CN106575575B - 使用脉冲电磁辐射来处理薄膜有机铁电材料 - Google Patents

使用脉冲电磁辐射来处理薄膜有机铁电材料 Download PDF

Info

Publication number
CN106575575B
CN106575575B CN201580031038.8A CN201580031038A CN106575575B CN 106575575 B CN106575575 B CN 106575575B CN 201580031038 A CN201580031038 A CN 201580031038A CN 106575575 B CN106575575 B CN 106575575B
Authority
CN
China
Prior art keywords
ferroelectric
tft
thin film
film transistor
polymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201580031038.8A
Other languages
English (en)
Other versions
CN106575575A (zh
Inventor
马哈茂德·N·阿尔玛德豪恩
伊哈卜·N·奥登
穆赫德·阿德南·坎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SABIC Global Technologies BV
Original Assignee
SABIC Innovative Plastics IP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SABIC Innovative Plastics IP BV filed Critical SABIC Innovative Plastics IP BV
Publication of CN106575575A publication Critical patent/CN106575575A/zh
Application granted granted Critical
Publication of CN106575575B publication Critical patent/CN106575575B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D127/00—Coating compositions based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by a halogen; Coating compositions based on derivatives of such polymers
    • C09D127/02—Coating compositions based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by a halogen; Coating compositions based on derivatives of such polymers not modified by chemical after-treatment
    • C09D127/12—Coating compositions based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by a halogen; Coating compositions based on derivatives of such polymers not modified by chemical after-treatment containing fluorine atoms
    • C09D127/16—Homopolymers or copolymers of vinylidene fluoride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D5/00—Coating compositions, e.g. paints, varnishes or lacquers, characterised by their physical nature or the effects produced; Filling pastes
    • C09D5/24—Electrically-conducting paints
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G7/00—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
    • H01G7/06—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture having a dielectric selected for the variation of its permittivity with applied voltage, i.e. ferroelectric capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/077—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/09—Forming piezoelectric or electrostrictive materials
    • H10N30/098—Forming organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/802—Circuitry or processes for operating piezoelectric or electrostrictive devices not otherwise provided for, e.g. drive circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95115—Supplying the plurality of semiconductor or solid-state bodies using a roll-to-roll transfer technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

公开了一种用于产生聚合铁电材料的方法。所述方法可以包括(a)获得聚合铁电前体材料，以及(b)使聚合铁电前体材料经受足以形成具有铁电滞后性质的聚合铁电材料的脉冲电磁辐射，其中，所述聚合铁电前体材料在步骤(b)之前先前并未经受热处理超过55分钟。

Description

使用脉冲电磁辐射来处理薄膜有机铁电材料
相关申请的交叉引用
本申请要求2014年6月9日提交的题为“PROCESSING OF THIN FILM ORGANICFERROELECTRIC MATERIALS USING PULSED ELECTROMAGNETIC RADIATION”的美国临时申请号62/009,729和2015年2月5日提交的题为“PROCESSING OF THIN FILM ORGANICFERROELECTRIC MATERIALS USING PULSED ELECTROMAGNETIC RADIATION”的美国临时申请号62/112,203的权益。所参考专利申请的全部内容被通过引用结合到本申请中。
技术领域
本公开一般地涉及可以在非易失性存储器和能量储存应用中使用的聚合铁电材料的处理。过程包括使用脉冲电磁辐射技术将聚合铁电前体材料转换成具有铁电滞后性质的铁电材料。用本发明的过程可以使铁电前体材料的传统热处理最小化且甚至避免。此外，过程允许实现低成本卷到卷(R2R)技术来制造本发明的聚合铁电材料。
背景技术
存储器系统在许多电子产品(诸如个人计算机系统、基于嵌入式处理器的系统、视频图像处理电路、便携式电话等)中被用于存储数据、程序代码和/或其它信息。用于电子装置中的存储器存储单元的重要特性是低成本、非易失性、高密度、可写性、低功率以及高速度。常规存储器解决方案包括只读存储器(ROM)、可编程只读存储器(PROM)、电可编程存储器(EPROM)、电可擦可编程只读存储器(EEPROM)、动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)。
ROM是相对低成本的，但是不能被重写。PROM可以被电编程，但是具有仅单个写循环。EPROM具有相对于ROM和PROM读循环而言快速的读循环，但是具有相对长的擦除时间和仅在几个重复读/写循环内的可靠性。EEPROM(或“闪存”)是价格低廉的，并且具有低功耗，但是与DRAM或SRAM相比具有长的写循环(m)和低的相对速度。闪存还具有有限数目的读/写循环，导致低的长期可靠性。ROM、PROM、EPROM和EEPROM全部是非易失性的，意味着如果给存储器的供电被中断，则存储器将保持存储在存储器存储单元中的信息。
DRAM将电荷存储在晶体管栅极上，其充当电容器，但是必须每几毫秒被电刷新，由于要求单独的电路以在电容器放电之前“刷新”存储器内容而使系统设计复杂化。SRAM不需要被刷新且相对于DRAM而言是快速的，但相对于DRAM而言具有较低密度且更加昂贵。SRAM和DRAM两者是易失性的，意味着如果给存储器的供电被中断，则存储器将失去存储在存储器存储单元中的信息。
因此，现有技术是非易失性的，但并不是可随机访问的且具有低密度、高成本以及允许以电路功能的高可靠性进行多次写入的有限能力，或者其是易失性的且使系统设计复杂化或者具有低密度。一些技术已尝试解决这些缺点，包括利用铁电电容器或薄膜晶体管的铁电区域来产生非易失性存储器存储单元的铁磁RAM(FRAM)。
这些电容器和薄膜晶体管是使用被铁电聚合物层分离的两个平行导电板制造的。铁电聚合物层本质上是薄层的绝缘膜，其包含可以被相反的电场重复地反向的永久性电极化。结果，铁电电容器或薄膜晶体管具有两个可能的非易失性状态，其可以在没有电力的情况下保持，对应于数字存储器中的两个二进制逻辑电平。铁电电容器和薄膜晶体管常常由于聚偏二氟乙烯(PVDF-TrFE)共聚物的大的极化值及电和材料性质而将其用作铁电材料。
铁电电容器和晶体管还提供了能量储存功能。当跨极板施加电压时，铁电材料中的电场使电荷移位，并且因此储存能量。所储存的能量的量取决于绝缘材料的介电常数和膜的尺寸(总面积和厚度)，使得为了使电容器或晶体管可以累积的能量的总量最大化，膜的介电常数和击穿电压被最大化，并且膜的厚度被最小化。
虽然铁电电容器和薄膜晶体管装置解决了用于存储器存储单元和能量储存的许多重要特性，但要制造它们可能是昂贵的、耗时的且复杂的。例如，给定铁电材料的处理通常从被溶解在溶液内、凝胶、半干形式或被熔化的铁电前体材料开始。此前体材料经受退火步骤(例如，用诸如加热板或烘箱之类的热源进行的热处理)以去除溶剂并形成结晶相，因此形成铁电材料。
此退火步骤是产生铁电材料时的限速步骤。举例来说，基于PVDF的聚合物在80℃至约170℃的温度范围内被退火达到直至约30分钟的很多分钟以形成期望的结晶相。因此，诸如卷到卷处理之类的高效处理系统的使用并不是用于制造铁电材料的可行选项。将用来制造铁电材料的当前退火步骤结合到卷到卷系统中不仅减慢过程的速度，而且明显促进制造线的总体热预算。
发明内容
已认识到与制造聚合铁电材料相关联的当前问题的解决方案。本解决方案在于退火步骤，其可以在几微秒至几秒而不是几分钟内执行，从而打开使用更高效的系统(例如，卷到卷过程或系统)来制造诸如铁电电容器和薄膜晶体管之类的铁电装置的可能性。特别地，本解决方案在于使用脉冲电磁辐射作为退火步骤，其可以在几微秒至几秒内完成。在不希望被理论束缚的情况下，请相信脉冲电磁辐射创建使得能够通过经由聚合铁电前体材料的溶剂去除、烧结、固化和/或干燥来促进前体材料的结晶而将所述前体材料转换成具有铁电滞后性质的聚合铁电材料的环境。特别地，可以使常规热处理步骤(即，用外部热源(例如，加热板、烘箱、熔炉、加热灯等)将前体材料加热)最小化或完全避免。此外，不需要将诸如固化剂、交联剂或电磁吸收剂之类的添加剂结合到前体材料中。简单来说，可以在不使用传统热处理步骤的情况下且在不使用添加剂的情况下在几微秒内将聚合铁电前体材料(例如，铁电有机聚合物，例如溶解在溶剂或组合物内的基于PVDF的聚合物)直接地转换成具有铁电滞后性质的聚合铁电材料。本发明的过程可以用来减少用以制造诸如电容器和薄膜晶体管之类的铁电装置的总成本、复杂性以及时间。
在本发明的一个方面，公开了一种用于产生铁电材料的方法，所述方法可以包括(a)获得铁电前体材料，以及(b)使铁电前体材料经受足以形成具有铁电滞后性质的铁电材料的脉冲电磁辐射。在某些方面，铁电前体材料在步骤(b)之前先前尚未经受热处理步骤(即，用外部热源(例如，加热板、烘箱、熔炉或加热灯等)将前体材料加热)超过55分钟、50分钟、40分钟、30分钟、20分钟、10分钟、5分钟、3分钟、2分钟、1分钟或者先前尚未经受热处理步骤(即，0分钟)。在优选方面，铁电前体材料在步骤(b)之前尚未经受热处理步骤超过30分钟或者优选地超过10分钟或5分钟或者优选地尚未经受所述热处理。此外，并且在某些实例中，未向前体材料添加添加剂，诸如固化剂、交联剂或电磁吸收剂或其任何组合或其中的全部。此外，在某些实施例中，铁电前体材料并不是在惰性条件下浇注的—相反地，其可以在正常气氛条件下被放置到基板上且然后经受步骤(b)以形成铁电材料。也就是说，可以在不使用任何先前的热处理/退火步骤或者不使用任何添加剂或两者的情况下将铁电前体材料直接地处理成具有铁电滞后性质的铁电材料。特别地，可以在短到0.000001秒至小于60秒小于30秒、小于15秒、小于1秒、小于0.5秒、小于0.1秒、小于0.01秒、小于0.001秒、小于0.0001秒至小于0.00001秒的时间帧内执行步骤(b)。亦即，经由脉冲电磁辐射将前体材料转换成具有铁电滞后性质的铁电材料所花费的时间可以在0.000001秒至小于60秒内发生。在某些方面，此时间帧可以是25μs至多达60秒。然而，可以使用大于60秒的时间帧(例如，75秒、90秒、105秒、2分钟、3分钟、4分钟、5分钟、6分钟、7分钟、8分钟、9分钟、10分钟或更多)。用于执行步骤(a)和(b)两者的时间帧可以受到在步骤(a)中被用来沉积前体的印刷技术(例如，喷涂、超声波喷涂、卷到卷涂布、喷墨式印刷、丝网印刷、滴涂、旋涂、浸涂、麦勒(Mayer)棒涂布、凹版涂布、狭缝式模具涂布、刮刀涂布、挤压涂布、苯胺凸版印刷、凹版印刷、平版印刷、旋转筛、平板筛、喷墨、卷到卷光刻法或激光消融)的印刷速率的限制。在某些方面，时间帧可以是0.01m2/s至100m2/s或在其中的任何时间或范围(例如，0.01m2/s至90、80、70、60、50、40、30、20、10、5、1、0.5、0.1、0.05m2/s)。在某些方面，该时间范围可以小于100m2/s、小于75m2/s、小于50m2/s、小于m2/s、小于25m2/s、小于10m2/s、小于5m2/s或小于1m2/s或以下。在某些优选方面，脉冲电磁辐射具有200nm至1500nm或者更优选地从200nm至1000nm的波长。然而，还可以使用在200nm以下(例如γ射线、x射线、极远紫外光)和1500nm以上(例如，微波以及无线电波)的波长。此外，在步骤(b)中使用的电磁辐射可以集中于特定波长(例如，300nm)或不包括各辐射类型(例如，使用可见光作为脉冲光而不包括UV光或IR光)时的特定辐射类型(例如，伽马射线、x射线、紫外光、可见光、红外光、微波、无线电波)。在某些实例中，可以使用其中脉冲电磁辐射包括在给定范围(例如，200nm至1500nm或200nm至1000nm)内的所有波长的大范围的辐射。此外且在一些非限制性方面，在脉冲光中不使用UV辐射(例如，约100nm至约400nm)。在某些方面，脉冲长度(即对于每个脉冲而言脉冲电磁辐射被开启的时间至其被关断的时间的时段)为约25μs至10000μs或在其中的任何整数或范围(例如，50、100、150、200、250、300、350、400、450、500、550、600、650、700、750、800、850、900、950、1000、1500、2000、2500、3000、3500、4000、4500、5000、5500、6000、6500、7000、7500、8000、8500、9000、9500至10000μs)。在某些方面，脉冲长度也可长于10000微秒(例如，范围可以是25μs至1秒。在某些特定方面，脉冲长度可以非常短，诸如在100μs以下(例如，约5至15μs或者约10μs、约40至60μs或者约50μs或者约80至120μs或者100μs)。在特别优选实施例中，脉冲长度可以是短的(例如，50至250μs或者优选地约200μs)、中等的(例如，约300至500μs或者优选地约400μs)或长的(例如，约600至900μs或者优选地约800μs)。脉冲可以是单个脉冲或者多个脉冲，多达1000个脉冲或者在其中的任何整数或范围(例如，1、10、20、30、40、50、60、70、80、90、100、150、200、250、300、350、400、450、500、550、600、650、700、750、800、850、900或1000)。在本发明的背景下可以使用的脉冲速率可以为约0.10Hz至1kHz或其中的任何整数或范围(例如，0.1、1、10、20、30、40、50、60、70、80、90、100、150、200、250、300、350、400、450、500、550、600、650、700、750、800、850、900或1000Hz或以上)。脉冲电磁辐射的辐射能可以在从1至100J/cm2范围内或在其中的任何辐射能或范围(例如1、2、3、4、5、6、7、8、9、10、20、30、40、50、60、70、80 90、100J/cm2-还可以使用更大的辐射能，如果期望的话)。脉冲电磁辐射的温度可以是20℃至1300℃或其中的任何温度或范围(例如，30、40、50、60、70、80、90、100、150、200、250、300、350、400、450、500、550、600、650、700、750、800、850、900、950、1000、1200或1300℃-还可以使用更大的温度，如果期望的话)。特别地，这些温度(和脉冲长度)足以将前体材料转换成具有滞后性质的铁电材料而不损坏底层基板，从而允许使用具有玻璃转变温度(Tg)的基板(例如，聚对苯二甲酸乙二醇酯(PET)、聚乙烯(PE)、聚氯乙烯(PVC)、聚苯乙烯(PS)、或聚丙烯(PP)或其共聚物、三元共聚物或混合物)。在不希望被理论束缚的情况下，请相信脉冲长度和温度的组合允许前体材料快速地转换成铁电材料而不使底层基板的温度显著地升高，诸如在其Tg温度以上。例如，脉冲电磁辐射的深度可以保持在前体材料内/不穿透底层基板，从而保护基板。替换地，脉冲电磁辐射的深度可以穿透整个前体材料而不穿透或者仅仅部分地穿透基板的上表面。在某些方面，脉冲电磁辐射具有10nm至多达1000nm或者更优选地100至300nm的脉冲深度或者甚至更优选地穿透前体材料而不穿透基板或者仅仅部分地穿透基板的深度(例如，达到10、20、30、40、50、60、70、80、90或100nm)。在某些方面，底层基板的玻璃转变温度可以在从10℃至300℃范围内或者在其中的任何数字或范围(例如，10℃至250℃、10℃至200℃、10℃至150℃、10℃至100℃、10℃至50℃或者50℃至300℃、100℃至300℃、150℃至300℃、200℃至300℃或者250℃至300℃)。在某些优选方面，在步骤(b)中在铁电前体材料中形成结晶相。此类结晶相在步骤(a)中可以不存在。并且，在本发明的某些实例中，步骤(a)中的铁电前体材料未展示出铁电滞后性质。因此，脉冲电磁辐射允许在短时间段内且在不需要或不依赖于常规热处理步骤的情况下形成此类铁电滞后性质，这使本发明的过程向诸如卷到卷系统之类的更高效的处理系统展开(例如，步骤(a)和(b)可以是卷到卷过程的一部分)。在一个实例中，步骤(a)还包括将铁电前体材料设置到基板上，使得铁电前体材料具有第一表面和相对的第二表面，其中，第二表面与基板表面接触。可以以液体形式、凝胶形式、半干形式或熔化形式将铁电前体材料设置到基板上。在特定实例中，设置的前体材料在基板上形成薄膜(例如，具有10nm至1000nm或者更优选地50nm至500nm或者更优选地从100至300nm的厚度的膜)。在某些方面，基板还可以包括电极，并且其中，铁电前体材料的第二表面的至少一部分与电极接触。可以向过程中结合另一步骤(c)，使得在步骤(b)之后，可以向具有铁电滞后性质的铁电材料的至少一部分上设置顶部电极。特别地，可以通过喷涂、超声波喷涂、卷到卷涂布、喷墨式印刷、丝网印刷、滴涂、旋涂、浸涂、麦勒棒涂布、凹版涂布、狭缝式模具涂布、刮刀涂布、挤压涂布、苯胺凸版印刷、凹版印刷、平版印刷、旋转筛、平板筛、喷墨、卷到卷光刻法或激光消融在基板或电极上设置铁电前体材料。并且，可以通过喷涂、超声波喷涂、卷到卷涂布、喷墨式印刷、丝网印刷、滴涂、旋涂、浸涂、麦勒棒涂布、凹版涂布、狭缝式模具涂布、刮刀涂布、挤压涂布、苯胺凸版印刷、凹版印刷、平版印刷、旋转筛、平板筛、喷墨、卷到卷光刻法或激光消融在具有铁电滞后性质的铁电材料的第一表面的至少一部分上设置底部或顶部电极或两者。在某些实例中，铁电前体材料在执行步骤(b)之前并未采取结晶或半结晶形式，并且使用脉冲电磁辐射来形成结晶或半结晶相。另外，可以在执行步骤(b)之前将铁电前体材料溶解在溶剂中，并且其中，该溶剂在步骤(b)中被基本上去除或完全去除以产生具有铁电滞后性质的铁电材料。溶剂的非限制性示例包括丁酮、二甲基甲酰胺、丙酮、二甲基亚砜、环己酮、四氢呋喃或其组合。所产生的具有铁电滞后性质的铁电材料可以是膜的形式。膜的厚度可以是1nm至10000nm或以上或者在其中的任何范围(例如，10nm至10,000nm或100至5,000nm、200至1,000nm等)。在某些实例中，厚度可以大于1微米、2微米、3微米、4微米、5微米、6微米、7微米、8微米、9微米、10微米或以上(例如，20、30、40、50微米或以上)。步骤(a)中的铁电前体材料可以是聚合材料(例如，其包括聚合物或聚合物的混合物)。在某些方面，铁电前体材料可以包括聚合物。在优选实施例中，聚合铁电前体材料可以是有机聚合铁电前体材料。在一个方面，聚合铁电前体材料包括单个类型的聚合物(例如，铁电聚合物)。在其它实例中，聚合铁电前体材料可以包括聚合混合物。该聚合混合物可以包括有机铁电聚合物和有机非铁电聚合物。在某些特定实例中，铁电聚合物可以是聚合物、共聚物、三元共聚物或者包括铁电聚合物、共聚物或三元共聚物或其组合的聚合混合物。在特定实例中，混合物中的聚合物是有机聚合物。铁电聚合物的非限制性示例包括基于聚偏二氟乙烯(PVDF)的聚合物、基于聚十一碳酰胺(Nylon11)的聚合物或基于PVDF的聚合物或基于聚十一碳酰胺(Nylon11)的聚合物的混合物。基于PVDF的聚合物可以是均聚物、共聚物或三元共聚物或其混合物。基于PVDF的均聚物聚合物的非限制性示例是PVDF。基于PVDF的共聚物的非限制性示例是聚(偏氟乙烯-四氟乙烯)(P(VDF-TrFE))、聚(偏氟乙烯—六氟丙烯)(P(VDF-HFP))、聚(偏氟乙烯—三氟氯乙烯)(P(VDF-CTFE))或聚(偏氟乙烯—氟氯乙烯)(P(VDF-CFE))。基于PVDF的三元共聚物的非限制性示例包括聚(偏氟乙烯—三氟乙烯—三氟氯乙烯)(P(VDF-TrFE-CTFE))或聚(偏氟乙烯-三氟乙烯-氟氯乙烯)(P(VDF-TrFE-CFE))。可以将铁电聚合物与非铁电聚合物混合。非铁电聚合物的是包括聚(苯醚)(PPO)、聚苯乙烯(PS)或聚(甲基丙烯酸甲酯)(PMMA)或其混合物。在其它实例中，聚合铁电前体材料可以包括铁电聚合物和无机材料或填料。无机材料和填料的非限制性示例包括钛酸铅锆、钛酸钡、钛酸钡锶或二硫化钼或其组合。然而，在其它实例中，铁电前体材料不包括无极材料或填料。在一个特定情况下，铁电前体材料不包括钛酸铅锆。在甚至更特定的实例中，铁电前体材料不包括钛酸铅锆、钛酸钡、钛酸钡锶和二硫化钼。在附加实施例中，可以是聚合铁电前体材料经受电场。电场可以来自电泳。可以在电场之前或者与电场同时地使聚合铁电前体材料经受脉冲电磁辐射。在其它方面，可以在脉冲电磁辐射之前或与之同时地使聚合铁电前体材料经受电场。在优选情况下，在卷到卷过程中执行步骤(a)和(b)。卷到卷过程可以包括(i)获得从卷展开的基本；(ii)向基板的表面的至少一部分上设置背电极；(iii)向背电极的表面的至少一部分上设置铁电前体材料，使得铁电前体材料可以包括第一表面和相对第二表面，第二表面与背电极接触；(iv)使第一表面的至少一部分经受足以形成具有铁电滞后性质的铁电材料的脉冲电磁辐射，其中，铁电前体材料在步骤(iv)之前先前尚未经受热处理步骤超过55分钟、50分钟、40分钟、30分钟、20分钟、10分钟、5分钟、3分钟、2分钟、1分钟或者根本未预先经受热处理步骤(即，0分钟)；以及(v)向具有铁电滞后性质的铁电材料的第一表面的至少一部分上设置前电极。在卷到卷过程中不需要固化剂或添加剂。
在本发明的另一方面，公开了一种可以包括本发明的铁电材料的铁电电容器或铁电薄膜晶体管。铁电电容器或薄膜晶体管可以包括第一导电材料和第二导电材料，其中，铁电材料的至少一部分被设置在第一导电材料的至少一部分与第二导电材料的至少一部分之间。第一和/或第二导电材料可以包括诸如铂、金、铝、银或铜之类的金属或者诸如氧化锌之类的金属氧化物或其合金。在某些方面，第一和/或第二导电材料可以包括PEDOT:PSS、聚苯胺或石墨烯。在其它实施例中，第一和/或第二导电材料可以包括类似于金属的导电基板，诸如铟掺杂氧化锡(ITO)。可以在基板上包括铁电电容器或薄膜晶体管。该基板可以是硅、塑料、纸、布等。在特定方面，基板可以是银行券(例如，帐单、纸币、或者简单地票据或期票)。
在另一实施例中，公开了一种印刷电路板或集成电路，其可以包括本发明的铁电材料或铁电电容器或铁电薄膜晶体管。该印刷电路板或集成电路中的铁电材料、电容器或薄膜晶体管可以被包括在通信电路、感测电路或控制电路的至少一部分中。该电路可以是压电传感器、压电换能器、压电致动器或热电传感器。此外，还可设想可以包括本发明的铁电材料或铁电电容器或薄膜晶体管的电子装置。
还公开了一种集成电路或电子装置，其可以包括由本发明的过程产生的铁电材料或者本发明的铁电电容器或薄膜晶体管。该集成电路可以被包括在通信电路、感测电路或控制电路的至少一部分中。
本发明的另一方面包括一种用于向可以包括本发明的铁电电容器或薄膜晶体管的非易失性存储器存储单元恢复和读取数据的方法。本方法可以包括：(1)向铁电电容器或薄膜晶体管施加电压；(2)将电压增加预定量；(3)检测从增加所述电压得到的充电信号，其中，至少具有某个最小振幅的充电信号指示表示第一二进制逻辑电平的先前设定极化状态的变化；以及(4)如果极化状态已改变，则通过改变施加于所述铁电电容器或薄膜晶体管的电压的极性来恢复所述铁电电容器或薄膜晶体管中的所述先前设定极化状态。
在本发明的另一方面，还公开了向可以包括本发明的铁电电容器或薄膜晶体管的非易失性存储器存储单元进行写入的方法。此类方法可以包括：(1)向铁电电容器或薄膜晶体管施加电压；(2)将所述电压增加预定量；(3)检测从增加所述电压得到的充电信号，其中，至少具有某个最小振幅的充电信号指示表示第二二进制逻辑电平的第二极化状态的变化；(4)如果所述存储器存储单元表示所述第二二进制逻辑电平，则保持所述第二极化状态；以及(5)如果存储器存储单元表示第一二进制逻辑电平，则通过改变施加于所述铁电电容器或薄膜晶体管的电压的极性来恢复到表示第一二进制逻辑电平的第一极化状态。
在本发明的另一实施例中，公开了一种用本发明的铁电电容器或薄膜晶体管将电路从电源解耦的方法。本方法可以包括在电源电压线与接地电压线之间设置铁电电容器或薄膜晶体管，其中，所述铁电电容器或薄膜晶体管被耦合到电源电压线和接地电压线，并且其中，实现了由电源电压和接地电压产生的电源噪声的减少。
还公开了一种用于操作可以包括本发明的铁电电容器或薄膜晶体管的能量储存电路的方法，其在来自主要电源的电功率不可用时向消耗装置提供电功率。本方法可以包括：(1)针对铁电电容器或薄膜晶体管定义目标能量水平；(2)对铁电电容器或薄膜晶体管充电；(3)测量在充电期间储存在铁电电容器或薄膜晶体管中的能量的第一量；(4)当储存在电容器或薄膜晶体管中的能量的第一量达到目标能量水平时，终止铁电电容器或薄膜晶体管的充电；以及(5)当来自主要电源的电功率变得不可用时，从电容器或薄膜晶体管向消耗装置中放电。
在另一实施例中，公开了一种用于使用本发明的铁电电容器或薄膜晶体管中的任何一个来操作压电传感器、压电换能器或压电致动器的方法。
在本发明的背景下还公开了实施例1至55。在第一实施例中，描述了一种用于产生聚合铁电材料的方法。本方法可以包括(a)获得聚合铁电前体材料；以及(b)使聚合铁电前体材料经受足以形成具有铁电滞后性质的聚合铁电材料的脉冲电磁辐射，其中，所述聚合铁电前体材料在步骤(b)之前先前并未经受热处理超过55分钟。实施例2是实施例1的方法，其中，所述脉冲电磁辐射可以包括200nm至1500nm的波长。实施例3是实施例1至2中的任一项的方法，其中，所述脉冲长度为25μs至10,000μs。实施例4是实施例1至3中的任一项的方法，其中，所述脉冲速率是0.1Hz至1kHz。实施例5是实施例1至4中的任一项的方法，其中，步骤(b)中的所述聚合铁电前体材料经受1至1000个脉冲。实施例6是实施例1至5中的任一项的方法，其中，所述脉冲电磁辐射的辐射能在1至100J/cm2的范围内。实施例7是实施例1至6中的任一项的方法，其中，在步骤(b)中的聚合铁电前体材料中形成结晶相。实施例8是实施例1至7中的任一项的方法，其中，步骤(a)中的所述聚合铁电前体材料未展示出铁电滞后性质。实施例9是实施例1至8中的任一项的方法，其中，步骤(a)还包括向基板上设置聚合铁电前体材料，使得该聚合铁电前体材料具有第一表面和相对的第二表面，其中，所述第二表面与所述基板表面接触。实施例10是方法9，其中，所述基板还包括电极，并且其中，所述聚合铁电前体材料的第二表面的至少一部分与所述电极接触。实施例11是实施例9至11中的任一项的方法，还包括向具有铁电滞后性质的聚合铁电材料的第一表面的至少一部分上设置顶部电极。实施例12是实施例9至11中的任一项的方法，其中，通过喷涂、超声波喷涂、卷到卷涂布、喷墨式印刷、丝网印刷、滴涂、旋涂、浸涂、麦勒棒涂布、凹版涂布、狭缝式模具涂布、刮刀涂布、挤压涂布、苯胺凸版印刷、凹版印刷、平版印刷、旋转筛、平板筛、喷墨或激光消融在所述基板或所述电极上设置所述聚合铁电前体材料。实施例13是实施例11至12中的任一项的方法，其中，通过喷涂、超声波喷涂、卷到卷涂布、喷墨式印刷、丝网印刷、滴涂、旋涂、浸涂、麦勒棒涂布、凹版涂布、狭缝式模具涂布、刮刀涂布或挤压涂布在具有铁电滞后性质的聚合铁电材料的第一表面的至少一部分上设置顶部电极。实施例14是实施例9至13中的任一项的方法，其中，在小于100m2/s内执行步骤(a)和(b)。实施例15是实施例1至14中的任一项的方法，其中，步骤(a)中的聚合铁电前体材料采取液体形式、半干形式、凝胶形式或熔化形式。实施例16是实施例1至15中的任一项的方法，其中，所述聚合铁电前体材料在执行步骤(b)之前并未采取结晶或半结晶形式，并且其中，产生的具有铁电滞后性质的聚合铁电材料在执行步骤(b)之后采取结晶或半结晶形式。实施例17是实施例1至16中的任一项的方法，其中，所述聚合铁电前体材料在执行步骤(b)之前被溶解在溶剂中，并且其中，所述溶剂在步骤(b)中被基本上去除以产生具有铁电滞后性质的聚合铁电材料。实施例18是实施例1至17中的任一项的方法，其中，产生的具有铁电滞后性质的聚合铁电材料是膜。实施例19是实施例18的方法，其中，所述膜的厚度是10纳米至10微米。实施例20是实施例1至19中的任一项的方法，其中，步骤(a)中的所述聚合铁电前体材料可以包括铁电聚合物。实施例21是实施例20的方法，其中，所述铁电聚合物是基于聚偏二氟乙烯(PVDF)的聚合物，或者混合物可以包括基于PVDF的聚合物。实施例22是实施例21的方法，其中，所述基于PVDF的聚合物是均聚物、共聚物或三元共聚物或其混合物。实施例23是实施例21至22中的任一项的方法，其中，所述基于PVDF的聚合物被与非基于PVDF的聚合物混合。实施例24是实施例23的方法，其在，非PVDF聚合物是聚(苯醚)(PPO)、聚苯乙烯(PS)或聚(甲基丙烯酸甲酯)(PMMA)或其混合物。实施例25是实施例21至24中的任一项的方法，其中，所述基于PVDF的聚合物是PVDF、聚(偏氟乙烯-四氟乙烯)(P(VDF-TrFE))或聚(偏氟乙烯-六氟丙烯)(P(VDF-HFP))、聚(偏氟乙烯-三氟氯乙烯)(PVDF-CTFE)或聚(偏氟乙烯-氟氯乙烯)(PVDF-CFE)、聚(偏氟乙烯—氯二氟乙烯)(PVDF-CDFE)、聚(偏氟乙烯—三氟乙烯—氟氯乙烯)(PVDF-TrFE-CFE)、聚(偏氟乙烯—三氟乙烯—三氟氯乙烯)(PVDF-TrFE-CTFE)、聚(偏氟乙烯—三氟乙烯-六氟丙烯)(PVDF-TrFE-HFP)、聚(偏氟乙烯—三氟乙烯—氯二氟乙烯)(PVDF-TrFE-CDFE)、聚(偏氟乙烯—四氟乙烯—氟氯乙烯)(PVDF-TFE-CFE)、聚(偏氟乙烯—四氟乙烯—三氟氯乙烯)(PVDF-TFE-CTFE)、聚(偏氟乙烯—四氟乙烯—六氟丙烯)(PVDF-TFE-HFP)以及聚(偏氟乙烯—四氟乙烯—氯二氟乙烯)(PVDF-TFE-CD FE)或其聚合混合物。实施例26是实施例1至25中的任一项的方法，其中，在卷到卷过程中执行步骤(a)和(b)。实施例是实施例26的方法，还包括：(i)获得从卷展开的基板；(ii)向基板的表面的至少一部分上设置背电极；(iii)向背电极的表面的至少一部分上设置聚合铁电前体材料，使得铁电前体材料可以包括第一表面和相对第二表面，所述第二表面与背电极接触；(iv)使第一表面的至少一部分经受足以形成具有铁电滞后性质的聚合铁电材料的脉冲电磁辐射，其中，所述聚合铁电前体材料在步骤(iv)之前先前尚未经受热处理超过55分钟、超过30分钟、超过5分钟或者先前尚未经受热处理；(v)向具有铁电滞后性质的铁电材料的第一表面的至少一部分上设置前电极。实施例28是实施例1至27中的任一项的方法，其中，在步骤(a)中的聚合铁电前体材料中未使用或包含固化剂。实施例29是实施例1至28中的任一项的方法，其中，所述聚合铁电前体材料在步骤(b)之前先前并未经受热处理超过30分钟。实施例30是实施例1至28中的任一项的方法，其中，所述聚合铁电前体材料在步骤(b)之前并未经受热处理超过5分钟。实施例31是实施例1至28中的任一项的方法，其中，所述聚合铁电前体材料在步骤(b)之前并未经受热处理。实施例32是实施例1至31中的任一项的方法，其中，所述聚合铁电前体材料是聚合混合物。实施例33是实施例32的方法，其中，所述聚合混合物可以包括铁电聚合物和非铁电聚合物。实施例34是实施例33的方法，其中，所述非铁电聚合物是热塑性聚合物。实施例35是实施例34的方法，其中，所述热塑性聚合物是聚(p-苯醚)、聚(甲基丙烯酸甲酯)或聚苯乙烯。实施例36是实施例1至35中的任一项的方法，其中，所述聚合铁电前体材料可以包括铁电聚合物和无机材料。实施例37是实施例1至36中的任一项的方法，还包括使所述聚合铁电前体材料经受电场。实施例38是实施例37的方法，其中，在电场之前或者与电场同时地使聚合铁电前体材料经受脉冲电磁辐射。
实施例38是一种铁电电容器或薄膜晶体管，其可以包括由实施例1至38中的任一项的方法产生的具有铁电滞后性质的铁电材料，其中，所述铁电电容器或薄膜晶体管包括第一导电材料和第二导电材料，其中，所述铁电材料的至少一部分被设置在第一导电材料的至少一部分与第二导电材料的至少一部分之间。实施例40是实施例39的所述铁电电容器或薄膜晶体管，其中，所述第一或第二导电材料或两者每个单独地包括金属。实施例41是实施例40的所述铁电电容器或薄膜晶体管，其中，所述金属是铂、金、铝、银或铜、金属氧化物或其任何组合或合金。实施例42是实施例39至41中的任一项的所述铁电电容器或薄膜晶体管，其中，所述第一或第二导电材料或两者每个单独地包括PEDOT:PSS或聚苯胺。实施例43是实施例39至42中的任一项的所述铁电电容器或薄膜晶体管，其中，所述第一或第二导电材料或两者每个单独地包括铟掺杂氧化锡(ITO)或石墨烯。实施例44是实施例39至43中的任一项的所述铁电电容器或薄膜晶体管，其中，可以在基板上包括所述铁电电容器或薄膜晶体管。实施例45是实施例44的所述铁电电容器其中，所述基板可以包括硅、塑料或纸。
实施例46是一种印刷电路板，其可以包括实施例39至45中的任一项的铁电电容器或薄膜晶体管或实施例1至38中的任一项的方法所产生的铁电材料。实施例47是实施例46的印刷电路板，其中，所述铁电材料或所述铁电电容器或薄膜晶体管被包括在通信电路、感测电路或控制电路的至少一部分中。
实施例48是一种集成电路，其可以包括实施例39至45中的任一项的铁电电容器或薄膜晶体管或实施例1至38中的任一项的方法所产生的铁电材料。实施例49是实施例48的集成电路，其中，所述铁电材料或所述铁电电容器或薄膜晶体管可以被包括在通信电路、感测电路或控制电路的至少一部分中。
实施例50是一种电子装置，其可以包括实施例39至45中的任一项的铁电电容器或薄膜晶体管或实施例1至38中的任一项的方法所产生的铁电材料。
实施例51是一种用于向可以包括实施例39至45中的任一项的铁电电容器或薄膜晶体管的非易失性存储器存储单元读取和恢复数据的方法。此类方法可以包括(a)向铁电电容器或薄膜晶体管施加电压；(b)将电压增加预定量；(c)检测从增加所述电压得到的充电信号，其中，至少具有某个最小振幅的充电信号指示表示第一二进制逻辑电平的先前设定极化状态的变化；以及(d)如果极化状态已改变，则通过改变施加于所述铁电电容器或薄膜晶体管的电压的极性来恢复所述铁电电容器或薄膜晶体管中的所述先前设定极化状态。
实施例52是一种用于向可以包括实施例39至45中的任一项的铁电电容器或薄膜晶体管的非易失性存储器存储单元进行写入的方法。此类方法可以包括：(a)向铁电电容器或薄膜晶体管施加电压；(b)将所述电压增加预定量；(c)检测从增加所述电压得到的充电信号，其中，至少具有某个最小振幅的充电信号指示表示第二二进制逻辑电平的第二极化状态的变化；(d)如果所述存储器存储单元表示所述第二二进制逻辑电平，则保持所述第二极化状态；以及(e)如果存储器存储单元表示第一二进制逻辑电平，则通过改变施加于所述铁电电容器或薄膜晶体管的电压的极性来恢复到表示第一二进制逻辑电平的第一极化状态。
实施例53是一种用实施例39至45的铁电电容器或薄膜晶体管中的任一项将电路从电源解耦的方法，本方法可以包括在电源电压线与接地电压线之间设置铁电电容器或薄膜晶体管，其中，所述铁电电容器或薄膜晶体管被耦合到电源电压线和接地电压线，并且其中，实现了由电源电压和接地电压产生的电源噪声的减少。
实施例54是一种用于操作可以包括实施例39至45的铁电电容器或薄膜晶体管中的任一项的能量储存电路的方法，其在来自主要电源的电功率不可用时向消耗装置提供电功率，所述方法包括：(a)针对铁电电容器或薄膜晶体管定义目标能量水平；(b)对铁电电容器或薄膜晶体管充电；(c)测量在充电期间储存在铁电电容器或薄膜晶体管中的能量的第一量；(d)当储存在电容器或薄膜晶体管中的能量的第一量达到目标能量水平时，终止铁电电容器或薄膜晶体管的充电；以及(e)当来自主要电源的电功率变得不可用时，从电容器或薄膜晶体管向消耗装置中放电。
实施例55是一种用于使用实施例39至45的铁电电容器或薄膜晶体管中的任一项来操作压电传感器、压电换能器以及压电致动器的方法。
短语“热处理”指的是其中使铁电前体材料经受诸如加热板、烘箱、熔炉或加热灯等外部热源的热处理。
短语“聚合混合物”包括已经用任何已知技术混合在一起以便产生聚合混合物的至少两个混合物。此类技术包括使用常用溶剂或熔融混合物挤压的溶液混合，由此各组分在聚合物的熔点以上的温度下被混合，并且所获得的混合物随后被挤压成颗粒或者直接地称为片材或任何其它适当形式。螺旋挤压机或磨机一般地被用于熔融混合聚合物。还将认识到的是聚合物的混合可以是简单的粉末混合，条件时该混合物在制造本发明的铁电材料的过程之前或期间经受均化过程。因此，例如，在铁电材料在螺旋馈送注塑成型机中由至少两个聚合物形成，到螺旋浆的料斗的馈送物可以是两个聚合物的简单混合体，因为可以在机器的螺旋部分中实现混合。
术语“聚合物”包括低聚物(例如，具有2至10个单体单元或2至5个单体单元)的聚合物)和聚合物(例如，具有大于10个单体单元)的聚合物。聚合物可以是均聚物、共聚物、三元共聚物或较高多单体组合物或其混合物。
术语“大约”或“近似”被定义为接近于本领域的技术人员中的一个所理解，并且在一个非限制性实施例中，该术语被定义成在10％内、优选地在5％内、更优选地在1％内且最优选地在0.5％内。
单词“一”或“一个”的使用当在权利要求或本说明书中与与术语“包括”相结合地使用时可意指“一个”，但是其还可与“一个或多个”、“至少一个”以及“一个或超过一个”的意义一致。
单词“包括”(以及任何形式的包括，诸如“由…构成”和“由...组成”)、具有(以及任何形式的具有，诸如“带有”和“拥有”)、包含(以及任何形式的包含，诸如“包住”和“放入”)或“含有”(以及任何形式的包含，诸如“包围”和“容纳”)是包括性或开放式的，并且不排除附加、未叙述元素或方法步骤。
术语“耦合”被定义为连接，但不一定直接地且不一定机械地。
本发明的过程可以“包括”遍及本说明书公开的特定步骤、“本质上由其组成”或者“由其组成”。在一个非限制性方面，相对于过渡短语“本质上由...组成”，本发明的过程的基本和新型特性是不需要通过传统退火方法(诸如，经由烘箱或加热板加热)进行的铁电前体材料的预处理以获得具有铁电滞后性质的铁电材料。相反地，脉冲电磁辐射是获得所述铁电滞后性质所需的唯一退火步骤，并且可以在几微秒至多达60秒内获得所述性质—在本发明的背景下不需要长时间加热步骤。
根据以下附图、详细描述以示例，本发明的其它目的、特征和优点将变得显而易见。然而，应理解的是附图、详细描述以及示例虽然指示本发明的特定实施例，但是仅仅以举例说明的方式给出且并不意图是限制性的。另外，可设想的是根据本详细描述，在本发明的精神和范围内的改变和修改将变得对于本领域的技术人员而言显而易见。
附图说明
图1：可以用本发明的过程来制造的铁电电容器。
图2A—2D：可以用本发明的过程来制造的各种铁电薄膜晶体管的图示。
图3：可以用来制造本发明的铁电材料、电容器、薄膜晶体管等的卷到卷过程的图示。
图4：图示出使用本发明的铁电电容器和薄膜晶体管的半导体晶片或电子装置中的电路的实现的框图。
图5：示出了其中可以有利地采用本发明的铁电电容器或薄膜晶体管的示例性无线通信系统的框图。
图6：被用于测试的PVDF薄膜的示意图。使用钢掩膜，样本被划分成4个区以研究脉冲长度对铁电性能的影响。
图7：不使用脉冲、使用短脉冲长度、中等脉冲长度以及长脉冲长度在～190℃下被暴露于光子照射的PVDF膜(～190nm)的极化滞后。无脉冲实验未被暴露于任何照射。
图8：无脉冲和长脉冲(约800μs)聚合铁电前体材料的吸收率(a.u.)对比波数(cm-1)的曲线图。
具体实施方式
用于由前体材料制造铁电电容器和薄膜晶体管的当前过程要求花费很多分钟至小时以充分地对前体进行退火从而获得结晶相的热处理步骤。虽然当前过程有效，但充分地对铁电前体材料进行退火所需的附加时间和能量变得昂贵，并且使铁电电容器和薄膜晶体管的产生复杂化。
本发明克服了与退火步骤相关联的当前困难。特别地，本发明的过程可以在几微秒而不是当前需要的延长的分钟和小时内执行所需的退火步骤。不需要传统的烘箱和加热板以用于退火步骤。相反地，所需要的全部是短时间段内的脉冲电磁辐射。令人惊奇地，前体材料在几秒或几微秒内转变成具有期望的铁电滞后性质的铁电材料。通过减少完成退火步骤所需的时间，可以将本发明的过程结合到更高效的生产系统中，其中的一个是卷到卷系统。
在随后的小节中更详细地讨论了本发明的这些及其它非限制性方面。
A.铁电电容器和薄膜晶体管
图1和图2每个分别地提供可以用本发明的过程产生的铁电电容器和薄膜晶体管(在(A)、(B)、(C)和(D)中具有变化设置的场效应晶体管)的横截面图。在讨论本发明的过程之前，提供了可以用来制造铁电电容器和薄膜晶体管的某些组件的描述。参考图1，铁电电容器(10)包括被用脉冲光退火的铁电材料(13)。被用于铁电材料(13)的阴影指的是已经经由脉冲电磁辐射—不需要诸如鲸鱼烘箱或加热板的加热之类的在先退火步骤—被变换成具有滞后性质的铁电材料的前体材料。出于图1的目的，以膜或层的形式图示出铁电材料(13)。铁电电容器(10)可以包括基板(11)、下电极(12)、铁电材料(13)以及末端电极(14)。可以通过将铁电材料(13)夹在两个导电电极(12)和(14)之间而在基板上制造铁电电容器(10)。可以将本领域的技术人员已知的附加材料、层以及涂层(未示出)与铁电电容器(10)一起使用，下面描述其中的一些。比较起来，图2A-图2D表示可以用本发明的方法来处理的各种薄膜晶体管(20)。
图1中的铁电电容器和图2中的薄膜晶体管被说成是具有“记忆”，因为在零伏下它们具有不会衰退回到零的两个极化状态。这些极化状态可以用来表示存储值，诸如二进制0或1，并且通过施加电场而被读取。可以测量使极化状态翻转至相反状态所需的充电量，并且显示先前的极化状态。这意味着读取操作改变极化状态，并且后面可以是相应的写入操作，以便通过再次地改变极化状态而写回存储值。
1.基板(10)
使用基板(10)作为支撑体。其通常由不容易由于热量或有机溶剂而改变或退化的材料制成。此类材料的非限制性示例包括无机材料，诸如硅、塑料、纸、纸币以及SABIC基板，其包括聚对苯二甲酸乙二醇酯、聚碳酸酯、聚(甲基丙烯酸甲酯)或聚醚酰亚胺，或者聚合混合物可以包括此类聚合物。特别地，当与诸如烘箱或加热板之类的目前可用退火技术相比时，本发明的退火步骤是在短时间段内(例如，微秒至60秒-还可以使用更长的处理时间)执行的，使得底层基板在延长时间段内不受热量的影响。本发明的此特征允许使用所有类型的基板，包括具有低玻璃态转化温度(Tg)(例如，聚对苯二甲酸乙二醇酯(PET)、聚乙烯(PE)、聚氯乙烯(PVC)、聚苯乙烯(PS)或聚丙烯(PP)的那些。
2.下电极和上电极(12)和(14)
继续图1，下电极(12)可以由导电材料制成。通常，可以通过使用此类材料来形成膜(例如，真空沉积、溅射、离子镀、镀覆、涂布等)而获得下电极(12)。可以用来形成膜的导电材料的非限制性示例包括金、铂、银、铝和铜、铱、氧化铱等。另外，导电聚合物材料的非限制性示例包括导电聚合物(诸如PEDOT：PSS、聚苯胺、石墨烯等)以及通过包括导电微米或纳米结构(诸如银纳米线)而制成导电的聚合物。用于下电极(12)的膜的厚度通常在20nm至500nm之间，但可设想其它尺寸和范围以便在本发明的背景下使用。
可以通过经由遮罩一种热蒸发而将上电极(14)设置在铁电材料(13)上。被用于上电极(14)的材料可以是导电的。此类材料的非限制性示例包括金属、金属氧化物以及导电聚合物(例如，聚苯胺、聚噻吩等)和通过包括导电微米或纳米结构(诸如上文在下电极(12)的背景下讨论的那些)而制成导电的聚合物。上电极(14)可以是由每个具有不同工作作用的材料制成的层压层或单个层。此外，其可以是具有低工作作用的材料中的一个或多个和选自由金、银、铂、铜、锰、钛、钴、镍、钨以及锡组成的组的至少一个的合金。合金的示例包括锂铝合金、锂镁合金、锂铟合金、镁银合金、镁铟合金、镁铝合金、铟银合金以及钙铝合金。上电极(14)的膜厚度通常在20nm至500nm之间，但可设想其它尺寸和范围以便在本发明的背景下使用。
3.铁电材料(13)
继续图1，可以在下电极(12)与上电极(14)之间插入铁电材料(13)。在一个实例中，可以从铁电前体材料(参见图3，元件(34))获得材料(13)，该铁电前体材料可以包括铁电聚合物、共聚物、三元共聚物或高分子混合物，其包括铁电聚合物、共聚物或三元共聚物或其组合。在优选方面，前体材料(34)的聚合物可以被溶解在溶剂中或熔融物，使得其不显示出铁电滞后性质，但是可以经由脉冲电磁辐射而被变换成在几秒或几微秒内显示出铁电滞后性质。下面提供了关于此过程的讨论。铁电聚合物的非限制性示例包括基于聚偏二氟乙烯(PVDF)的聚合物、基于聚十一碳酰胺(Nylon11)的聚合物或基于PVDF的聚合物与基于聚十一碳酰胺(Nylon11)的聚合物的混合物。所述基于PVDF的聚合物可以是均聚物、共聚物或三元共聚物或其混合物。基于PVDF的均聚物聚合物的非限制性示例是PVDF。基于PVDF的共聚物的非限制性示例是聚(偏氟乙烯-四氟乙烯)(P(VDF-TrFE))、聚(偏氟乙烯-六氟丙烯)(P(VDF-HFP))、聚(偏氟乙烯-三氟氯乙烯)(P(VDF-CTFE))或聚(偏氟乙烯-氟氯乙烯)(P(VDF-CFE))。基于PVDF的三元共聚物的非限制性示例包括聚(偏氟乙烯-三氟乙烯-三氟氯乙烯)(P(VDF-TrFE-CTFE))或聚(偏氟乙烯-三氟乙烯-氟氯乙烯)(P(VDF-TrFE-CFE))。可以将铁电聚合物与非铁电聚合物混合。非铁电聚合物的示例包括聚(苯醚)(PPO)、聚苯乙烯(PS)或聚(甲基丙烯酸甲酯)(PMMA)或其混合物。在优选实例下，在卷到卷过程中执行步骤(a)和(b)。
参考图3，可以通过获得包括溶剂和溶解在其中的铁电聚合物的溶液或熔融物而沉积铁电前体材料(34)。在某些实例中，并且在沉积之后但在经受脉冲电磁辐射之前，沉积的材料(34)可以是略微或基本上干燥的(例如，溶剂可以开始蒸发过程)以产生半干形式。可以在使聚合物溶解或者使聚合物熔化成混合物的常用溶剂中制备该溶液或熔融物。此类溶剂的非限制性示例包括丁酮、二甲基甲酰胺、丙酮、二甲基亚砜、环己酮、四氢呋喃、碳酸二乙酯、丙二醇甲醚醋酸酯等。可以通过喷涂、超音速喷涂、卷到卷涂布、喷墨式印刷、丝网印刷、滴涂、旋涂、浸涂、麦勒棒涂布、凹版涂布、狭缝式模具涂布、刮刀涂布、挤压涂布、苯胺凸版印刷、凹版印刷、平版印刷、旋转筛、平板筛、喷墨、卷到卷光刻法或激光消融来沉积溶液。替换地，并且如上文所解释的，可以使用诸如熔融混合物挤压之类的其它过程。图3提供可以在本发明的背景下使用的非限制性卷到卷系统(30)。
B.用于产生铁电电容器和薄膜晶体管的卷到卷过程。
从图3开始，卷到卷系统(30)包括可以用来以期望速度滚压基板(11)材料的辊子(31a和31b)。基板(11)可以被展开并放置在第一辊子(31a)上且然后附着到第二辊子31(b)，使得基板(11)从第一辊子(31a)移动至第二辊子(31b)。沿着该路径，系统(30)可以包括用于沉积各种材料的各种装置。例如，可以经由上文所讨论的任何形式的沉积方法向基板(11)上设置背电极(12)-沉积装置被示为(32)。如果需要的话，可以进一步处理背电极(12)(例如，沉积背电极(12)的固化)。在向基板(11)上沉积并处理背电极(12)之后，可以向电极表面(12)或基板(11)或两者的至少一部分上设置前体材料(34)。在图3中，经由沉积装置(33)在电极表面(12)上沉积前体材料(34)。特别地，然后在不适用共享或加热板或其它传统加热源的情况下对铁电前体材料(34)进行退火。相反地，可以将基板(11)/背电极(12)/铁电前体材料(34)堆叠直接地滚压到产生脉冲电磁辐射(36)的装置(35)上，诸如Ushio America公司(加利福尼亚州塞浦路斯)的UVH 22024-0、Fusion UV公司(马里兰州盖瑟斯堡)的Lighthammer 10、Comec Italia Srl(意大利)的BR 70sv、标准快速热退火烘箱或者(德克萨斯州奥斯汀)的PulseForge 3200X2。在优选的非限制性方面，可以使用被设计成用于基于传送带和卷到卷的材料处理的PulseForge 3200X2。可以使用的其它PulseForge装置包括型号1200和1300。可以与SimPulseTM软件(也由)相组合地使用PulseForge装置以具体地控制电磁辐射的类型、每个脉冲的脉冲时间长度、脉冲的频率、脉冲的功率、将允许将铁电前体材料(34)选择性加热而不将垫层基板(11)或背电极(12)或两者加热或显著地加热的脉冲的热穿透深度等。用于这些PulseForge装置的某些规则包括输送的辐射能(例如，达到21J/cm2)、线性处理速度(例如，达到30米/分钟)、输送的辐射功率(例如，达到4.3KW/cm2)、每个脉冲固化尺寸(例如，达到75×150mm)、每个样本固化的面积(例如，300×150毫米)、脉冲长度范围(25至10,000微秒)、脉冲长度增加(例如，达到1微秒)、脉冲间距(例如，20微秒的最小间距)、脉冲速率/频率、电磁输出谱(200至1500nm)、暴露均匀度(例如，+/-5％点到点或更好)。可以被用于使铁电前体材料(34)经受脉冲电磁辐射的另一装置包括来自Xenon公司(马萨诸塞州惠灵顿)的Sinteron 5000装置，其也可以在卷到卷系统中使用。被通过引用结合的美国专利8,410,712包括关于脉冲电磁辐射装置的附加信息。脉冲磁辐射将前体材料(34)转换成具有铁电滞后性质(13)的铁电材料(34)，其与(34)中的非阴影线相比在(13)中用阴影区域示出。请相信，该脉冲磁辐射(36)允许经由前体材料(34)的化学限制或溶剂从所述前体材料(34)的去除或两者来组成结晶相((13)中的阴影部分)。随后，可以通过经由沉积装置37向铁电材料(13)的至少表面上沉积前电极(14)来进一步处理基板(11)/背电极(12)/铁电材料(13)堆叠。如果需要的话，可以将前电极(14)进一步固化。
本发明的过程可以以快速且成本高效的方式以大规模的量高效地产生高性能铁电电容器(10)或薄膜晶体管(2)。然而，特别地，本发明的退火步骤不必局限于在卷到卷系统中使用。相反地，并且如在本发明的示例、权利要求以及概要中所举例说明的，关键处理步骤是脉冲电磁辐射，其可以在所有类型的薄膜晶体管或电容器制造过程中使用。
C.用于铁电电容器和薄膜晶体管的应用
可以在技术与装置的宽泛组合中使用本发明的铁电电容器或薄膜晶体管中的任何一个，包括但不限于：智能卡、RFID卡/标签、压电传感器、压电换能器、压电致动器、热电传感器、存储器装置、非易失性存储器、独立存储器、固件、微控制器、陀螺仪、声学传感器、致动器、微型发电机、电源电路、电路耦接和去耦、RF滤波器、延迟电路以及RF调谐器。如果用存储器(包括固件)实现，则可以将功能作为计算机可读介质上的一个或多个指令或代码而存储在铁电电容器或薄膜晶体管中。示例包括用数据结构编码的计算机可读介质和用计算机程序编码的计算机可读介质。计算机可读介质包括物理计算机存储介质。以上的组合也应被包括在计算机可读介质的范围内。
在这些应用中的许多中，通常使用铁电材料的薄膜，因为这允许用适中的电压来实现对极化进行切换所需的场。虽然已阐述了某些特定电路，但本领域的技术人员将认识到并不是所有的公开电路都是实施本公开所需要的。此外，未描述某些众所周知的电路，以保持集中于本公开。
图4是图示出根据一个实施例的半导体晶片或电子装置中的集成电路的实施方式的框图。在一个情况中，可以在晶片(41)中找到铁电电容器(10)或薄膜晶体管(20)。由于空间限制，图4参考铁电电容器(10)。然而，应认识到的是薄膜晶体管(20)可以替换铁电电容器(10)，或者可以连同铁电电容器(10)一起在图4中所示的电子装置中包括/利用。可以将晶片(41)单一化成一个或多个管芯，其可以包含铁电电容器(10)或薄膜晶体管(20)。另外，晶片(41)可以在单一化之前经历进一步的半导体制造。例如，可以将晶片(41)结合到载体晶片、封装块状区、第二晶片或转移到另一制造设施。替换地，诸如个人计算机之类的电子装置(43)可以包括存储器装置(42)，其可以包括铁电电容器(10)或薄膜晶体管(20)。另外，电子装置(43)的其它部分可以包括铁电电容器(10)或薄膜晶体管(20)，诸如中央处理单元(CPU)、数模转换器(DAC)、模数转换器(ADC)、图形处理单元(GPU)、微控制器或通信控制器。
图5是示出了其中可以有利地采用本公开的实施例的示例性无线通信系统(50)的框图。出于举例说明的目的，图5示出了三个远程单元(52)、(53)以及(55)和两个基站(54)。将认识到的是无线通信系统可以具有更多远程单元和基站。远程单元(52)、(53)和(55)包括包含用本发明的过程制造的公开铁电电容器或薄膜晶体管的电路装置(52A)、(52C)和(52B)，其可以包括集成电路或可印刷电路板。将认识到的是包含集成电路或可印刷电路板的任何装置也可以包括本文中公开的铁电电容器或薄膜晶体管，包括基站、开关装置以及网络设备。图5示出了从基站(54)至远程单元(52)、(53)和(55)的前向链路信号(58)和从远程单元(52)、(53)和(55)至基站(54)的反向链路信号(59)。
在图5中，远程单元(52)被示为移动电话，远程单元(53)被示为便携式计算机，并且远程单元(55)被示为无线本地环路系统中的固定位置远程单元。例如，远程单元可以是移动电话、手持式个人通信系统(PCS)单元、诸如个人数字助理之类的便携式数据单元、GPS使能装置、导航装置，设置的上框、音乐播放器、视频播放器、娱乐单元、诸如仪表读取设备之类的固定位置数据单元或者存储或检索数据或计算机指令的任何其它或其任何组合。虽然图5图示出根据本公开的讲授内容的远程单元，但本公开不限于这些示例性所示单元。可以在包括用由本发明公开的过程制造的铁电电容器(10)或薄膜电容(20)的任何装置中适当地采用本公开的实施例。
虽然已详细地描述了本公开及其优点，应理解的是在不脱离由所附权利要求定义的本公开的技术的情况下可以对其进行各种改变、替换和变更。此外，本发明的范围并不意图局限于在说明书中描述的过程、机器、制造、物质组成、部件、方法和步骤的特定实施例。如本领域的技术人员根据本公开将很容易认识到的，根据本公开可以利用执行与本文中所述的相应实施例基本上相同的功能或实现基本上相同的结果的当前现有或以后开发的过程、机器、制造、物质组成、部件、方法和步骤。因此，所附权利要求意图在其范围内包括此类过程、机器、制造、物质组成、部件、方法和步骤。
示例
将经由特定示例来更详细地描述本发明。以下示例是出于说明性目的而提供的，而并不意图以任何方式限制本发明。本领域的技术人员将很容易认识到可以被改变或修改以提供本质上相同结果的多种非关键参数。
示例1
(铁电前体材料的制备)
将5.1wt.％聚偏二氟乙烯(PVDF)溶解在二甲基甲酰胺(DMF)中以获得溶液。该溶液被旋涂(3000rpm达60秒)到铂涂层硅晶片上以获得约190nm的薄膜。膜被旋涂、储存在标准“gel-pak”内部并在6天后暴露于辐射。
示例2
(铁电前体材料到具有铁电滞后性质的铁电材料的处理)
在浇注铂涂层硅晶片支撑的PVDF薄膜溶液之后，并且在没有任何形式的加热的情况下，薄膜溶液被直接地暴露于来自由Novacentrix(美国德克萨斯州奥斯汀)供应的PulseForge 1300光子固化工具的光照射。经由结合PulseForge工具使用的Novacentrix的软件来使用以下参数：
(1)脉冲辐射能约2—4J/cm2。
(2)脉冲深度约200nm。
(3)输出光谱200至1000nm。
(4)脉冲长度：无；短(约200μs)、中等(约400μs)以及长(约800μs)。
(5)脉冲频率：由Simpulse软件从单个脉冲调整至1Hz以保持被输送到PVDF薄膜溶液的脉冲温度和脉冲长度。
针对比较数据，执行测试，使得使用钢掩膜，铂涂层硅晶片支撑的PVDF薄膜溶液的仅所选区域被暴露于脉冲光，每个使用不同的脉冲长度(无、短、中等、长)。图6提供了图示出此设立的示意图。
示例3
(产生的铁电材料的铁电滞后性质)
在使用PulseForge工具的光子暴露之后，使用遮罩来覆盖膜的整个顶面以对Au电极进行蒸发以实现铁电表征。图7提供这些测试的结果。特别地，测试来自每个区的至少4个装置。如在图7中显而易见的，在被暴露于最长脉冲长度(区域4)的样本区上获得最佳铁电滞后回线。样本上的此区域具体地能够耐受高场(＞250MV/m)而不显示出通常用自旋样本看到的顶部电极爆炸。存储器装置在～250MV/m的电场处的装置的电铸时显示出饱和铁电极化滞后，在10Hz下显示出约5μC/cm2的剩余极化和约110MV/m的矫顽磁场。这与用于PVDF的最佳报告极化磁滞回线一致。中等脉冲长度(区域3)也显示出铁电现象，但是具有较低的装置产率和10Hz下的～3μC/cm2的最大剩余极化。
通过比较，区域1(无脉冲光)和2(短脉冲长度)并未显示出任何铁电性质。这些装置在低频(10Hz)下立即损坏。因此，在图7中示出100Hz而不是10Hz下的数据。即使在达到足以用于电铸的电场(～230MV/m)之后也不存在极化的证据。表现最低的装置在区域1下面，未被暴露于任何脉冲光的样本上的区域。
在不希望被理论束缚的情况下，请相信较长的光子暴露允许有用于聚合物重排列的更多时间以获得用于铁电滞后性质的结晶相。因此，根据光子的脉冲长度和辐射能，形成可以被电铸成铁电δ相的采用PVDF的结晶α相的逐渐形成。另外，如图8中所示还形成了铁电β相。

Claims (18)

1.一种用于产生聚合铁电材料的方法，所述方法包括以下步骤：
(a)获得聚合铁电前体材料；以及
(b)使聚合铁电前体材料经受足以形成具有铁电滞后性质的聚合铁电材料的脉冲电磁辐射，
其中，所述聚合铁电前体材料在步骤(b)之前先前并未经受热处理超过55分钟；
其中，在卷到卷过程中执行步骤(a)和(b)，且所述方法还包括：
(i)获得从卷展开的基板；
(ii)向基板的表面的至少一部分上设置背电极；
(iii)向背电极的表面的至少一部分上设置聚合铁电前体材料，使得铁电前体材料包括第一表面和相对第二表面，所述第二表面与背电极接触；
(iv)使第一表面的至少一部分经受足以形成具有铁电滞后性质的聚合铁电材料的脉冲电磁辐射，其中，所述聚合铁电前体材料在步骤(iv)之前先前尚未经受热处理超过55分钟、超过30分钟、超过5分钟或者先前尚未经受热处理；
(v)向具有铁电滞后性质的铁电材料的第一表面的至少一部分上设置前电极。
2.根据权利要求1所述的方法，其中，所述脉冲长度为25μs至10,000μs。
3.根据权利要求1所述的方法，其中，步骤(a)还包括向基板上设置聚合铁电前体材料，使得所述聚合铁电前体材料具有第一表面和相对的第二表面，其中，所述第二表面与所述基板表面接触。
4.根据权利要求1所述的方法，其中，步骤(a)中的所述聚合铁电前体材料包括铁电聚合物。
5.根据权利要求4所述的方法，其中，所述铁电聚合物是基于聚偏二氟乙烯(PVDF)的聚合物，或者是包括基于PVDF的聚合物的混合物。
6.根据权利要求5所述的方法，其中，所述基于聚偏二氟乙烯的聚合物是PVDF、聚(偏氟乙烯-四氟乙烯)(P(VDF-TrFE))或聚(偏氟乙烯-六氟丙烯)(P(VDF-HFP))、聚(偏氟乙烯-三氟氯乙烯)(PVDF-CTFE)或聚(偏氟乙烯-氟氯乙烯)(PVDF-CFE)、聚(偏氟乙烯—氯二氟乙烯)(PVDF-CDFE)、聚(偏氟乙烯—三氟乙烯—氟氯乙烯)(PVDF-TrFE-CFE)、聚(偏氟乙烯—三氟乙烯—三氟氯乙烯)(PVDF-TrFE-CTFE)、聚(偏氟乙烯—三氟乙烯-六氟丙烯)(PVDF-TrFE-HFP)、聚(偏氟乙烯—三氟乙烯—氯二氟乙烯)(PVDF-TrFE-CDFE)、聚(偏氟乙烯—四氟乙烯—氟氯乙烯)(PVDF-TFE-CFE)、聚(偏氟乙烯—四氟乙烯—三氟氯乙烯)(PVDF-TFE-CTFE)、聚(偏氟乙烯—四氟乙烯—六氟丙烯)(PVDF-TFE-HFP)以及聚(偏氟乙烯—四氟乙烯—氯二氟乙烯)(PVDF-TFE-CDFE)或其聚合混合物。
7.根据权利要求1所述的方法，其中，在步骤(a)中的聚合铁电前体材料中未使用或包含固化剂。
8.根据权利要求1所述的方法，其中，所述聚合铁电前体材料包括铁电聚合物和无机材料。
9.根据权利要求1所述的方法，还包括使所述聚合铁电前体材料经受电场。
10.一种包括由权利要求1所述的方法产生的具有铁电滞后性质的铁电材料的铁电电容器或薄膜晶体管，其中，所述铁电电容器或薄膜晶体管包括第一导电材料和第二导电材料，其中，所述铁电材料的至少一部分被设置在第一导电材料的至少一部分与第二导电材料的至少一部分之间。
11.一种包括用权利要求1所述的方法产生的铁电材料的印刷电路板。
12.一种包括用权利要求1所述的方法产生的铁电材料的集成电路。
13.一种包括用权利要求1所述的方法产生的铁电材料的电子装置。
14.一种用于向包括铁电电容器或薄膜晶体管的非易失性存储器存储单元读取和恢复数据的方法，所述铁电电容器或薄膜晶体管包括通过以下步骤制作的聚合铁电材料：
(a)获得聚合铁电前体材料；以及
(b)使聚合铁电前体材料经受足以形成聚合铁电材料的脉冲电磁辐射，所述聚合铁电材料具有铁电滞后性质，
其中，所述聚合铁电前体材料在步骤(b)之前先前并未经受热处理超过55分钟；
其中，所述铁电电容器或薄膜晶体管包括第一导电材料和第二导电材料，以及
其中，所述铁电材料的至少一部分被设置在第一导电材料的至少一部分与第二导电材料的至少一部分之间，
所述方法包括：
(a)向铁电电容器或薄膜晶体管施加电压；
(b)将电压增加预定量；
(c)检测从增加所述电压得到的充电信号，其中，至少具有某个最小振幅的充电信号指示表示第一二进制逻辑电平的先前设定极化状态的变化；以及
(d)如果极化状态已改变，则通过改变施加于所述铁电电容器或薄膜晶体管的电压的极性来恢复所述铁电电容器或薄膜晶体管中的所述先前设定极化状态。
15.一种用于向包括铁电电容器或薄膜晶体管的非易失性存储器存储单元进行写入的方法，所述铁电电容器或薄膜晶体管包括通过以下步骤制作的聚合铁电材料：
(a)获得聚合铁电前体材料；以及
(b)使聚合铁电前体材料经受足以形成聚合铁电材料的脉冲电磁辐射，所述聚合铁电材料具有铁电滞后性质，
其中，所述聚合铁电前体材料在步骤(b)之前先前并未经受热处理超过55分钟；
其中，所述铁电电容器或薄膜晶体管包括第一导电材料和第二导电材料，以及
其中，所述铁电材料的至少一部分被设置在第一导电材料的至少一部分与第二导电材料的至少一部分之间，
所述方法包括：
(a)向铁电电容器或薄膜晶体管施加电压；
(b)将所述电压增加预定量；
(c)检测从增加所述电压得到的充电信号，其中，至少具有某个最小振幅的充电信号指示表示第二二进制逻辑电平的第二极化状态的变化；
(d)如果所述存储器存储单元表示所述第二二进制逻辑电平，则保持所述第二极化状态；以及
(e)如果存储器存储单元表示第一二进制逻辑电平，则通过改变施加于所述铁电电容器或薄膜晶体管的电压的极性来恢复到表示第一二进制逻辑电平的第一极化状态。
16.一种用包括从权利要求1所述的方法产生的具有铁电滞后性质的铁电材料的铁电电容器或薄膜晶体管中的任一项将电路从电源解耦的方法，所述方法包括在电源电压线与接地电压线之间设置铁电电容器或薄膜晶体管，其中，所述铁电电容器或薄膜晶体管被耦合到电源电压线和接地电压线，并且其中，实现了由电源电压和接地电压产生的电源噪声的减少，并且其中，所述铁电电容器或薄膜晶体管包括第一导电材料和第二导电材料，其中，所述铁电材料的至少一部分被设置在第一导电材料的至少一部分与第二导电材料的至少一部分之间。
17.一种用于操作包括用权利要求1所述的方法制作的聚合铁电材料的铁电电容器或薄膜晶体管中的任一项的储能电路的方法，所述储能电路在来自主要电源的电功率不可用时向消耗装置提供电功率，所述方法包括：
(a)针对铁电电容器或薄膜晶体管定义目标能量水平；
(b)对铁电电容器或薄膜晶体管充电；
(c)测量在充电期间储存在铁电电容器或薄膜晶体管中的能量的第一量；
(d)当储存在电容器或薄膜晶体管中的能量的第一量达到目标能量水平时，终止铁电电容器或薄膜晶体管的充电；以及
(e)当来自主要电源的电功率变得不可用时，从电容器或薄膜晶体管向消耗装置中放电，以及
其中，所述铁电电容器或薄膜晶体管包括第一导电材料和第二导电材料，其中，所述铁电材料的至少一部分被设置在第一导电材料的至少一部分与第二导电材料的至少一部分之间。
18.一种用于使用包括从权利要求1所述的方法产生的具有铁电滞后性质的铁电材料的铁电电容器或薄膜晶体管中的任一项来操作压电传感器、压电换能器以及压电致动器的方法，其中，所述铁电电容器或薄膜晶体管包括第一导电材料和第二导电材料，其中，所述铁电材料的至少一部分被设置在第一导电材料的至少一部分与第二导电材料的至少一部分之间。
CN201580031038.8A 2014-06-09 2015-05-19 使用脉冲电磁辐射来处理薄膜有机铁电材料 Expired - Fee Related CN106575575B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462009729P 2014-06-09 2014-06-09
US62/009,729 2014-06-09
US201562112203P 2015-02-05 2015-02-05
US62/112,203 2015-02-05
PCT/US2015/031522 WO2015191254A1 (en) 2014-06-09 2015-05-19 Processing of thin film organic ferroelectric materials using pulsed electromagnetic radiation

Publications (2)

Publication Number Publication Date
CN106575575A CN106575575A (zh) 2017-04-19
CN106575575B true CN106575575B (zh) 2018-12-28

Family

ID=54834096

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580031038.8A Expired - Fee Related CN106575575B (zh) 2014-06-09 2015-05-19 使用脉冲电磁辐射来处理薄膜有机铁电材料

Country Status (5)

Country Link
US (1) US10035922B2 (zh)
EP (1) EP3146567B1 (zh)
KR (1) KR101872632B1 (zh)
CN (1) CN106575575B (zh)
WO (1) WO2015191254A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3013510B1 (fr) * 2013-11-15 2017-05-05 Commissariat Energie Atomique Procede de fabrication d'un dispositif pyroelectrique et/ou piezoelectrique
US9786345B1 (en) * 2016-09-16 2017-10-10 Micron Technology, Inc. Compensation for threshold voltage variation of memory cell components
GB2561199B (en) * 2017-04-04 2022-04-20 Power Roll Ltd Method
US20190165251A1 (en) * 2017-11-30 2019-05-30 Jabil Inc. Apparatus, system and method for manufacturing piezoelectronics
CN108231949B (zh) * 2017-12-14 2020-05-15 上海集成电路研发中心有限公司 一种红外敏感器件以及红外传感信号放大电路
US10700093B1 (en) 2018-12-20 2020-06-30 Sandisk Technologies Llc Ferroelectric memory devices employing conductivity modulation of a thin semiconductor material or a two-dimensional charge carrier gas and methods of operating the same
US11177284B2 (en) 2018-12-20 2021-11-16 Sandisk Technologies Llc Ferroelectric memory devices containing a two-dimensional charge carrier gas channel and methods of making the same
US11222920B2 (en) 2020-02-04 2022-01-11 Western Digital Technologies, Inc. Magnetic device including multiferroic regions and methods of forming the same
US11107516B1 (en) 2020-02-24 2021-08-31 Sandisk Technologies Llc Ferroelectric memory devices containing a two-dimensional charge carrier gas channel and methods of making the same
US11264562B1 (en) 2020-08-27 2022-03-01 Western Digital Technologies, Inc. Multiferroic-assisted voltage controlled magnetic anisotropy memory device and methods of manufacturing the same
KR102417447B1 (ko) * 2020-08-27 2022-07-06 주식회사 아모그린텍 압전형 나노섬유 얀 및 이의 제조방법
US11276446B1 (en) 2020-08-27 2022-03-15 Western Digital Technologies, Inc. Multiferroic-assisted voltage controlled magnetic anisotropy memory device and methods of manufacturing the same
CN113371703A (zh) * 2021-05-21 2021-09-10 西安交通大学 一种石墨烯改良的硅集成储能薄膜及其制备方法
TWI803193B (zh) * 2022-02-15 2023-05-21 國立成功大學 有機無機複合壓電薄膜

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314045A (ja) * 2001-04-11 2002-10-25 Seiko Epson Corp 強誘電体薄膜の形成方法、強誘電体メモリおよび強誘電体メモリの製造方法
US20050224849A1 (en) * 2004-03-31 2005-10-13 Isenberger Mark S Metal heater for in situ heating and crystallization of ferroelectric polymer memory film
CN101084580A (zh) * 2003-12-22 2007-12-05 皇家飞利浦电子股份有限公司 非易失性铁电存储器设备的制备方法和由此获得的存储器设备
CN101540194A (zh) * 2008-03-21 2009-09-23 海力士半导体有限公司 存储电容器及包括存储电容器的半导体存储器件
US20090294818A1 (en) * 2008-05-30 2009-12-03 Sony Corporation Ferroelectric polymer
CN100585731C (zh) * 2004-12-30 2010-01-27 薄膜电子有限公司 存储器件制造中的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6067244A (en) * 1997-10-14 2000-05-23 Yale University Ferroelectric dynamic random access memory
NO20005980L (no) 2000-11-27 2002-05-28 Thin Film Electronics Ab Ferroelektrisk minnekrets og fremgangsmåte ved dens fremstilling
US7203886B2 (en) * 2002-03-27 2007-04-10 Intel Corporation Detecting and correcting corrupted memory cells in a memory
US7239194B2 (en) * 2004-03-25 2007-07-03 Integral Wave Technologies, Inc. Trench capacitor power supply system and method
US20090236908A1 (en) * 2008-03-21 2009-09-24 Kun-Woo Park Reservoir capacitor and semiconductor memory device including the same
US20090263671A1 (en) 2008-04-21 2009-10-22 Kui Yao Ferroelectric Poly (Vinylidene Fluoride) Film on a Substrate and Method for its Formation
KR20090131313A (ko) 2008-06-18 2009-12-29 연세대학교 산학협력단 ＲＴＡ를 통한 스핀캐스팅된 ＰＶＤＦ 박막의 β 결정화방법
US8410712B2 (en) * 2008-07-09 2013-04-02 Ncc Nano, Llc Method and apparatus for curing thin films on low-temperature substrates at high speeds
US9666815B2 (en) * 2008-12-12 2017-05-30 Palo Alto Research Center Incorporated Surface treatment of hydrophobic ferroelectric polymers for printing
US9058934B2 (en) 2009-12-23 2015-06-16 Agency For Science, Technology And Research Method of forming a VDF oligomer or co-oligomer film on a substrate and an electrical device comprising the VDF oligomer or co-oligomer film on the substrate
US9076975B2 (en) 2010-04-27 2015-07-07 Xerox Corporation Dielectric composition for thin-film transistors

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314045A (ja) * 2001-04-11 2002-10-25 Seiko Epson Corp 強誘電体薄膜の形成方法、強誘電体メモリおよび強誘電体メモリの製造方法
CN101084580A (zh) * 2003-12-22 2007-12-05 皇家飞利浦电子股份有限公司 非易失性铁电存储器设备的制备方法和由此获得的存储器设备
US20050224849A1 (en) * 2004-03-31 2005-10-13 Isenberger Mark S Metal heater for in situ heating and crystallization of ferroelectric polymer memory film
CN100585731C (zh) * 2004-12-30 2010-01-27 薄膜电子有限公司 存储器件制造中的方法
CN101540194A (zh) * 2008-03-21 2009-09-23 海力士半导体有限公司 存储电容器及包括存储电容器的半导体存储器件
US20090294818A1 (en) * 2008-05-30 2009-12-03 Sony Corporation Ferroelectric polymer

Also Published As

Publication number Publication date
CN106575575A (zh) 2017-04-19
EP3146567A1 (en) 2017-03-29
WO2015191254A1 (en) 2015-12-17
US20170114241A1 (en) 2017-04-27
KR20170003717A (ko) 2017-01-09
US10035922B2 (en) 2018-07-31
EP3146567B1 (en) 2018-06-20
KR101872632B1 (ko) 2018-08-02
EP3146567A4 (en) 2017-05-03

Similar Documents

Publication Publication Date Title
CN106575575B (zh) 使用脉冲电磁辐射来处理薄膜有机铁电材料
KR101802692B1 (ko) 강유전체 커패시터-계 메모리 기기
US10068630B2 (en) Non-volatile ferroelectric memory cells with multilevel operation
KR101810545B1 (ko) 2-단계 온도 공정을 사용한 박막 강유전체 장치의 제조 방법
JP7407879B2 (ja) 半導体装置
EP3192108B1 (en) Use of ambient-robust solution processing for preparing nanoscale organic ferroelectric films
Cheng et al. Highly controllable and silicon-compatible ferroelectric photovoltaic synapses for neuromorphic computing
US20140048799A1 (en) Invisible/transparent nonvolatile memory
JP2016519690A (ja) 疲労特性および破壊特性が改善された強誘電体キャパシタ
KR20110013356A (ko) 물리적인 지지부의 조합 또는 천연 또는 합성 셀룰로오스 섬유에 기반한 종이를 생성하고 이용하는 프로세싱 및 활성 반도체 산화물을 이용하여 지속적인 접합형 전계 효과 트랜지스터의 전하를 메모리에 저장하는 매체
Kumar et al. Ultrahigh‐Speed In‐Memory Electronics Enabled by Proximity‐Oxidation‐Evolved Metal Oxide Redox Transistors
CN103296206B (zh) 有机非易失性铁电三位存储器及其制造方法
Takada et al. Improved reliability properties of (Pb, La)(Zr, Ti) O3 ferroelectric capacitors by thin aluminium‐doped zinc oxide buffer layer
Lien et al. Paper memory by all printing technology
JP2007043111A (ja) 記憶装置および半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181228

Termination date: 20210519

CF01 Termination of patent right due to non-payment of annual fee