本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。
(実施の形態1)
本実施の形態では、二つの導電層の間に有機化合物が設置された記憶装置(以下、記憶回路または有機メモリとも記す)の一構成例に関して図面を用いて説明する。
図1に示すように、まず基板30としては、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレスを含む金属基板または半導体基板の表面に絶縁層を形成したものを用いても良い。PET等のプラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。なお、基板30の表面を、CMP法などの研磨により平坦化しておいても良い。
第1の導電層27と第2の導電層28の両方、あるいはいずれかは、標準電位が、飽和カロメル電極を基準として−3.0V以上+0.8V以下である金属を用いる。具体的には、マグネシウム(Mg)、アルミニウム(Al)、亜鉛(Zn)、クロミウム(Cr)、鉄(Fe)、カドミウム(Cd)、コバルト(Co)、ニッケル(Ni)などが好例である。これらの金属から選ばれた一種の元素、または当該元素を複数含む合金からなる単層、または積層構造を用いることができる。
第1の導電層27と第2の導電層28のいずれか一方に上記金属あるいは合金を用いた場合、もう片方の金属としては、標準電位が、飽和カロメル電極を基準として+0.8V以上の金属、または合金を用いても構わない。具体的には、金(Au)、銀(Ag)、白金(Pt)、パラジウム(Pd)などが良い。また、透明性を有する金属酸化物から構成される導電材料を用いてもよい。透明導電材料としては、インジウム錫酸化物(ITO、Indium Tin Oxide)、酸化亜鉛(ZnO)、酸化インジウム亜鉛(IZO)、ガリウムを添加した酸化亜鉛(GZO)などその他の透光性酸化物導電材料を用いることが可能である。酸化珪素を含む酸化インジウムスズや、酸化珪素を含んだ酸化インジウムにさらに2〜20wt%の酸化亜鉛(ZnO)を混合したものを用いても良い。上記材料は、液滴吐出法、蒸着法、スパッタ法、CVD法、スピンコート法またはスクリーン印刷やグラビア印刷等の各種印刷法を用いて形成することができる。例えば、Agを液滴吐出法で形成したり、Alを蒸着法により形成することができる。
有機化合物層29は、電気化学的にドープ、脱ドープできる材料からなる層を単層、または積層構造で設ける。あるいは、複数の材料を用いる場合には、混合層としても構わない。複数の材料を用いる場合には、電気化学的にドープ、脱ドープできる材料が少なくとも一種以上あれば、他の材料はドープ、脱ドープ不可能な材料でも構わない。具体的には、絶縁体でも良く、また、有機電解質であっても良い。これらの有機化合物は蒸着法や、スピンコート法、インクジェット法、ディップコーティング法、印刷法などを用いて成膜する。これらの方法を採用することで、膜質が良く、膜厚が制御された薄膜を製造することができるので、記憶装置の製造プロセスの簡略化、コストダウンが可能である。
電気化学的にドープ、脱ドープできる材料としては、9,10−ジフェニルアントラセンや9,10−ジ(2−ナフチル)アントラセンなどのアントラセン誘導体、10、10’−ジフェニル9、9’−ジアントラセンなどのビアントリル誘導体、1,3,6,8−テトラフェニルピレンなどのピレン誘導体、4,4’−ジ(N−カルバゾリル)ビフェニルなどのカルバゾール誘導体、4,4’−ビス(5−メチルベンゾオキサゾール−2−イル)スチルベンなどのオキサゾール誘導体、4,4’−ビス(2,2−ジフェニルエテニル)ビフェニルなどのスチルベン誘導体などが上げられる。あるいは、トリス(8−キノリノラト)アルミニウム(略称:Alq3)、トリス(4−メチル−8−キノリノラト)アルミニウム(略称:Almq3)、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(略称:BeBq2)、ビス(2−メチル−8−キノリノラト)−(4−ヒドロキシ−ビフェニリル)−アルミニウム(略称:BAlq)、ビス[2−(2−ヒドロキシフェニル)−ベンゾオキサゾラト]亜鉛(略称:Zn(BOX)2)、ビス[2−(2−ヒドロキシフェニル)−ベンゾチアゾラト]亜鉛(略称:Zn(BTZ)2)などの典型金属錯体が挙げられる。また、3−(4−tert−ブチルフェニル)−4−(4−エチルフェニル)−5−(4−ビフェニリル)−1,2,4−トリアゾールなどのトリアゾール誘導体、バソフェナントロリンやバソキュプロインなどのフェナントロリン誘導体を用いても良い。
より好ましい材料としては、スピンコートやディップコート、インクジェット法などの湿式法で成膜できる高分子化合物が挙げられる。具体的には、ポリ(フェニレンビニレン)やポリ(フェニレンエチニレン)、ポリフルオレン、ポリ(アセチレン)やそれらの置換体、ポリシラン、ポリアニリン、ポリチオフェン、ポリピロール、ポリピリジンなどが好適である。なお、これらのポリマーは溶解性が低い場合が多いので、アルキル基などの置換基、より好ましくは炭素数1〜6のアルキル基を導入することが好ましい。これらの材料は通常湿式法で成膜されるが、蒸着法を用いても構わない。
このような構成を採用することで、導電層間に設置された有機化合物のドープ、脱ドープを導電層に印加する電位の正負を変えるだけで達成可能である。このことを図2〜図4を用いて説明する。
図2では、二つの導電層に、標準電位が飽和カロメル電極を基準として+0.8V以上の金属を用いた記憶素子を考察する。具体的には、PtやAuなどの、イオン化傾向の小さい金属を用いた場合である。この二つの導電層の間に、上述した有機化合物層29、すなわち、電気化学的にドープ、脱ドープできる材料を設置する。まず、初期状態において、有機化合物層29が脱ドープされた状態である場合、第1の導電層27を陰極に、第2の導電層28を陽極として電流を流すと、以下の三つの現象が起こりうる。
第一の現象は、陰極から有機化合物層29に電子41が注入され、有機化合物はn−ドープされる。すなわち、一電子還元されて、有機化合物がアニオン種となる。しかし、対カチオンが存在しないため、また、素子内には電界が掛かっているため、注入された電子41は一つの有機化合物分子中に留まらず、有機化合物の最低非占有分子軌道(LUMO)をホッピングしながら陽極へ向かう。陽極において正孔が注入されない場合には、電子は陽極まで突き抜けてしまう(図2(A))。
第二の現象は、陽極から有機化合物層29に正孔42が注入され、有機化合物はp−ドープ、すなわち酸化される。しかしこの場合にも対アニオンが存在しないため、また、素子内には電界が掛かっているため、注入された正孔42は有機化合物の最高占有分子軌道(HOMO)をホッピングしながら陰極に向かう。陰極において電子が注入されない場合には、正孔42は陰極まで到達する(図2(B))。
第一と第二の現象が起きた場合、有機化合物層と導電層間に電子の授受が起こるものの、最終的には元の状態と同じであり、有機化合物層をドーピングすることはできない。
第三の現象では、陽極から有機化合物層29へ正孔42が注入されて有機化合物はp−ドープ、すなわち酸化されてカチオン種となり、同時に陰極から有機化合物層29へ電子41が注入され、有機化合物はn−ドープ、すなわち還元されてアニオン種となる(図2(C))。この場合には、カチオン種とアニオン種が存在するため、素子内では電荷の中性が保たれる。しかし、これらの有機化合物のイオン種は殆んど移動できないため、それぞれ局在化してしまう。このような状態はエネルギー的に非常に不利であり、第一と第二の可能性と同様、電子は陽極へ、正孔は陰極へ向かう。
その結果、第一と第二の可能性と同様、電子は陽極へ到達し、正孔は陰極へ到達する。もしくは、電子41と正孔42の再結合が生じる。再結合した場合、有機化合物は励起状態になるが、速やかに基底状態に失活し、元の状態に戻る。従って、イオン化傾向が小さく、イオン化しない導電層を両極に用いた場合には、導電層間に設置された有機化合物をドープすることができない。初期状態において有機化合物がp−ドープされていても、n−ドープされていても同様であり、脱ドープすることは不可能である。つまり、記憶素子として要求される機能を有していない。
これに対し、片方の導電層(第1の導電層27と記す)の標準電位が、飽和カロメル電極を基準として+0.8V以上の金属を用い、もう片方の導電層(第2の導電層28と記す)の標準電位が、飽和カロメル電極を基準として−3.0以上+0.8V以下の金属を用いた記憶素子を図3(A)を用いて説明する。初期状態において有機化合物は脱ドープされた状態であり、第1の導電層27を陰極とし、第2の導電層28を陽極として用いて電流を流した場合、以下の現象が生じる。
まず陰極からは電子41が注入され、有機化合物はn−ドープされる。すなわち、一電子還元されて、アニオン種となる。しかし、陽極と有機化合物層29との界面では、上述した第2の導電層を用いた電極の酸素過電圧が小さいため、有機化合物層29への正孔注入、すなわち有機化合物層の酸化は起こらず、第2の導電層自身の酸化が生じる。その結果、陽極はイオン化され、金属カチオン(イオン43)となって有機化合物層29に拡散する。こうして有機化合物がn−ドープされて生じたアニオン種に対する対カチオンが発生することで、有機化合物層29の電荷的中性が保たれる。このような状態は熱力学的にも安定であり、その結果n−ドープが完了する。これにより、有機化合物層29の導電性が大きく変化し、記憶素子に情報の書込みが可能となる。
次に、情報の消去の為に、この記憶素子に印加する電位の正負を逆転した場合を図3(B)で説明する。情報の消去は、印加する電位の正負を逆転させて行うので、第1の導電層27は陽極として働き、第2の導電層28は陰極として機能する。図3(B)では、n−ドープされた状態の有機化合物層29が上述した第1の導電層27と第2の導電層28に挟まれている。第1の導電層27を陽極とし、第2の導電層28を陰極として用い、印加する電圧の正負を逆転させて電流を流した場合、以下の現象が生じる。
陽極近傍では、陽極のイオン化傾向が小さいために陽極の酸化は起こらず、n−ドープされた有機化合物層29から電子41を奪い、脱ドープが進行する。一方陰極近傍では、陰極から有機化合物層へ電子41が注入される。しかし、既にn−ドープが完了した状態の有機化合物層29は、さらに電子注入をすることは困難である。従って前記有機化合物がさらにn−ドープされることはない。それに代わり、拡散していたイオン43が陰極に移動し、イオン43が還元されて0価の金属となり、陰極に付着する。以上の結果を素子全体に渡ってみると、n−ドープされた状態の有機化合物層29が脱ドープされることになる。これにより有機化合物層29の導電性が大きく変化し、記憶素子の情報の消去が可能となる。
なお、本実施の形態では、脱ドープされた有機化合物層29をn−ドープすることで情報の書込みを行い、電位の正負を逆転して有機化合物層29を脱ドープすることで情報の消去を行う例を示したが、予めn−ドープされた有機化合物層を設置しておき、脱ドープによる情報の書込み、再度のn−ドープによる情報の消去を行っても構わない。また、n−ドープではなく、p−ドープ状態と脱ドープ状態における導電性の差を利用して記憶素子の情報の書き込み、消去を行っても構わない。
同様に、第1の導電層27と第2の導電層28の標準電位が共に、飽和カロメル電極を基準として−3.0以上+0.8V以下の金属を用いた記憶素子を図4を用いて説明する。初期状態において有機化合物層29は脱ドープされた状態であり、第1の導電層27を陰極とし、第2の導電層28を陽極として用いて電流を流した場合、以下の現象が生じる。
まず陰極では、これら上述した第1の導電層は水素過電圧が大きいため、電子41は有機化合物層29に容易に注入され、有機化合物層29は電子41を受け取る。つまりn−ドープが進行する。しかし陽極と有機化合物層29との界面では、上述した第2の導電層は酸素過電圧が小さいので、有機化合物を酸化することは無い。従って、陽極から有機化合物層29への正孔注入、すなわち有機化合物層29の酸化は起こらず、第2の導電層自身の酸化反応が生じる。その結果、陽極の一部、特に有機化合物層29との界面近傍の陽極はカチオン(金属イオン44)となって有機化合物層29へ拡散する。従って素子全体を見ると、有機化合物層29はアニオン種となり、その対カチオンが陽極から供給され、有機化合物の還元反応を達成することができ、このことはすなわち、有機化合物層29は、n−ドープ可能であることを意味する。これにより、有機化合物層29の導電性が大きく変化し、記憶素子に情報の書込みが可能となる。
一方、書込みが終了した本素子の印加電圧の正負を逆転して、情報を消去する場合を図4(B)を用いて説明する。第1の導電層27を陽極とし、第2の導電層28を陰極として用い、印加する電圧の正負を逆転させて電流を流した場合、以下の現象が生じる。
第1の導電層27近傍では、n−ドープされた有機化合物層29は容易に酸化可能である為、第1の導電層27の酸化は起こらず、n−ドープされた有機化合物層29の脱ドープが生じる。一方、第2の導電層28近傍では、n−ドープが完了した有機化合物層29にさらに電子注入することは困難であるため、第1の導電層27由来の金属イオン44の還元が起こり、第1の導電層27に付着する。従って素子全体に渡って見ると、n−ドープされた有機化合物層29が脱ドープされたことになる。つまり、情報の消去が可能である。本素子においても、予めn−ドープされた有機化合物層29を設置しておき、脱ドープによる情報の書込み、再度のn−ドープによる情報の消去を行っても構わない。また、n−ドープではなく、p−ドープ状態と脱ドープ状態における導電性の差を利用して記憶素子に情報の書き込み、消去を行っても構わない。
(実施の形態2)
本実施の形態では、記憶素子部に有機化合物層を含んだ記憶回路の一構成例に関して図面を用いて説明する。より具体的には、記憶回路の構成がパッシブマトリクス型の場合に関して示す。
図5(A)に示したのは本発明の半導体装置の一構成例であり、メモリセル21がマトリクス状に設けられたメモリセルアレイ22、カラムデコーダ26aと読み出し回路26bとセレクタ26cを有するビット線駆動回路26、ロウデコーダ24aとレベルシフタ24bを有するワード線駆動回路24、書き込み回路等を有し外部とのやりとりを行うインターフェース23を有している。なお、ここで示す記憶回路16の構成はあくまで一例であり、センスアンプ、出力回路、バッファ等の他の回路を有していてもよいし、書き込み回路をビット線駆動回路に設けてもよい。
メモリセル21は、一対の導電層間に有機化合物層が設けられた構造(以下、「有機メモリ素子」とも記す)を有している。ここでは、ワード線Wy(1≦y≦n)を構成する第1の導電層と、ビット線Bx(1≦x≦m)を構成する第2の導電層と、有機化合物層とを有する。有機化合物層は、第1の導電層と第2の導電層の間に単層または積層して設けられている。
メモリセルアレイ22の上面構造の一例に関して図5(B)に示す。
メモリセルアレイ22は、第1の方向に延びた第1の導電層27と、第1の導電層27を覆って設けられた有機化合物層と、第1の方向と異なる第2の方向(ここでは、垂直方向)に延びた第2の導電層28とを有している。また、第1の導電層27と第2の導電層28との間に有機化合物層が設けられている。なお、第1の導電層27はワード線Wyに、第2の導電層28はビット線Bxにそれぞれ対応している。
次に、上記構成を有する有機メモリの作製方法に関して図6を用いて説明する。なお、図6では、図5(B)に示したメモリセルアレイ22におけるA−B間の断面構造を例に挙げて示す。
まず、基板30上に導電性を有する組成物を選択的に吐出することによって、第1の導電層27を形成する(図6(A))。また、第1の導電層27は、液滴吐出法に限らず、蒸着法、スパッタ法、CVD法、スピンコート法、スクリーン印刷法またはグラビア印刷法等の各種印刷法を用いて形成してもよい。例えば、スパッタ法やCVD法で導電性を有する材料を全面に形成した後にフォトリソグラフィ法を用いて選択的にエッチングすることにより第1の導電層27とすることができる。
次に、第1の導電層27を覆うように有機化合物層29を形成する(図6(B))。有機化合物層29は、液滴吐出法、スクリーン印刷法、グラビア印刷、スピンコート法または蒸着法を用いて形成することができる。これらの方法を用いることによって作業効率を向上することができる。
次に、有機化合物層29上に導電性を有する組成物を選択的に吐出することによって、第2の導電層28を形成する(図6(C))。ここでは、第1の導電層27と有機化合物層29と第2の導電層28との積層構造で構成された有機メモリ素子を複数有する記憶素子部39が形成される。また、第2の導電層28は、第1の導電層27と異なる方法を用いて形成してもよく、例えば、第1の導電層27をCVD法やスパッタ法で導電性を有する材料を全面に形成した後に選択的にエッチングして第1の導電層27を形成し、第2の導電層28を液滴吐出法やスクリーン印刷法等により直接選択的に形成することができる。この場合、第2の導電層28の形成にエッチングを行わなくてよいため、有機化合物層29へのダメージを抑制することができる。
次に、第2の導電層28を覆うように保護膜として絶縁層31を設ける(図6(D))。
以上の工程により、パッシブマトリクス型の記憶回路を有する半導体装置を形成することができる。次に、上述した各工程で用いる材料等に関して具体的に説明を行う。
基板30としては、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレスを含む金属基板または半導体基板の表面に絶縁層を形成したものを用いても良い。PET等のプラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。なお、基板30の表面を、CMP法などの研磨により平坦化しておいても良い。
第1の導電層27と第2の導電層28の両方、あるいはいずれかは、標準電位が、飽和カロメル電極を基準として−3.0V以上+0.8V以下である金属を用いる。具体的には、マグネシウム(Mg)、アルミニウム(Al)、亜鉛(Zn)、クロミウム(Cr)、鉄(Fe)、カドミウム(Cd)、コバルト(Co)、ニッケル(Ni)などが好例である。これらの金属から選ばれた一種の元素、または当該元素を複数含む合金からなる単層、または積層構造を用いることができる。
また、第1の導電層27と第2の導電層28の片方に上記金属あるいは合金を用いた場合、もう片方の金属としては、標準電位が、飽和カロメル電極を基準として+0.8V以上の金属、または合金を用いても構わない。具体的には、金(Au)、銀(Ag)、白金(Pt)、パラジウム(Pd)などが良い。また、透明性を有する金属酸化物から構成される導電材料を用いてもよい。透明導電材料としては、インジウム錫酸化物(ITO、Indium Tin Oxide)、酸化亜鉛(ZnO)、酸化インジウム亜鉛(IZO)、ガリウムを添加した酸化亜鉛(GZO)などその他の透光性酸化物導電材料を用いることが可能である。酸化珪素を含む酸化インジウムスズや、酸化珪素を含んだ酸化インジウムにさらに2〜20wt%の酸化亜鉛(ZnO)を混合したものを用いても良い。上記材料は、液滴吐出法、蒸着法、スパッタ法、CVD法、スピンコート法、スクリーン印刷法またはグラビア印刷法等の各種印刷法を用いて形成することができる。例えば、Agを液滴吐出法で形成したり、Alを蒸着法により形成することができる。
有機化合物層29は、電気化学的にドープ、脱ドープできる材料からなる層を単層、または積層構造で設ける。あるいは、複数の材料を用いる場合には、混合層としても構わない。複数の材料を用いる場合には、電気化学的にドープ、脱ドープできる材料が少なくとも一種以上あれば、他の材料はドープ、脱ドープ不可能な材料でも構わない。具体的には、絶縁体でも良く、また、有機電解質であっても良い。これらの有機化合物は蒸着法や、スピンコート法、インクジェット法、ディップコーティング法、印刷法などを用いて成膜する。これらの方法を採用することで、膜質が良く、膜厚が制御された薄膜を製造することができるので、記憶装置の製造プロセスの簡略化、コストダウンが可能である。
電気化学的にドープ、脱ドープできる材料としては、9,10−ジフェニルアントラセンや9,10−ジ(2−ナフチル)アントラセンなどのアントラセン誘導体、10、10’−ジフェニル9、9’−ジアントラセンなどのビアントリル誘導体、1,3,6,8−テトラフェニルピレンなどのピレン誘導体、4,4’−ジ(N−カルバゾリル)ビフェニルなどのカルバゾール誘導体、4,4’−ビス(5−メチルベンゾオキサゾール−2−イル)スチルベンなどのオキサゾール誘導体、4,4’−ビス(2,2−ジフェニルエテニル)ビフェニルなどのスチルベン誘導体などが上げられる。あるいは、トリス(8−キノリノラト)アルミニウム(略称:Alq3)、トリス(4−メチル−8−キノリノラト)アルミニウム(略称:Almq3)、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(略称:BeBq2)、ビス(2−メチル−8−キノリノラト)−(4−ヒドロキシ−ビフェニリル)−アルミニウム(略称:BAlq)、ビス[2−(2−ヒドロキシフェニル)−ベンゾオキサゾラト]亜鉛(略称:Zn(BOX)2)、ビス[2−(2−ヒドロキシフェニル)−ベンゾチアゾラト]亜鉛(略称:Zn(BTZ)2)などの典型金属錯体が挙げられる。また、3−(4−tert−ブチルフェニル)−4−(4−エチルフェニル)−5−(4−ビフェニリル)−1,2,4−トリアゾールなどのトリアゾール誘導体、バソフェナントロリンやバソキュプロインなどのフェナントロリン誘導体を用いても良い。
より好ましい材料としては、スピンコート法やディップコート法、インクジェット法などの湿式法で成膜できる高分子化合物が挙げられる。具体的には、ポリ(フェニレンビニレン)やポリ(フェニレンエチニレン)、ポリフルオレン、ポリ(アセチレン)やそれらの置換体、ポリシラン、ポリアニリン、ポリチオフェン、ポリピロール、ポリピリジンなどが好適である。なお、これらのポリマーは溶解性が低い場合が多いので、アルキル基などの置換基、より好ましくは炭素数1〜6のアルキル基を導入することが好ましい。これらの材料は通常湿式法で成膜されるが、蒸着法を用いても構わない。
絶縁層31としては、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等の酸素または窒素を有する無機材料等の単層構造またはこれらの積層構造を用いることができる。他にも、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル、エポキシ、シロキサン等の有機材料等により、単層又は積層構造で形成する。また、無機材料と有機材料を積層させて設けてもよい。シロキサン材料とは、Si−O−Si結合を含む材料に相当する。シロキサンは、例えば、シリコンと酸素との結合で骨格構造が構成される。置換基として少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
なお、図6に示した構成はあくまで一例であり、この構成に限られない。上記構成と異なる場合に関して図7に示す。
図6では、第1の導電層27を覆うように全面に有機化合物層29を形成しているが、隣接する各々のメモリセル間において横方向への電界の影響が懸念される場合は、各メモリセルに設けられた有機化合物層を分離するため、各メモリセルに設けられた有機化合物層間に絶縁層32を設けてもよい(図7(A))。つまり、メモリセルごとに有機化合物層29を選択的に設ける。この場合、液滴吐出法やスクリーン印刷法またはグラビア印刷法等を用いて有機化合物層を各メモリセルに選択的に形成することによって効率よく設けることができる。
また、第1の導電層27を覆って有機化合物層29を設ける際に、第1の導電層27間の段差により生じる有機化合物層29の段切れや各メモリセル間における横方向への電界の影響を防止するために第1の導電層27の端部を覆うように、第1の導電層27間に絶縁層37を設けてもよい(図7(B))。この場合、液滴吐出法を用いることによって、複数の第1の導電層27間に選択的に絶縁層37を形成することができる。
また、図6の構成において、第1の導電層27と有機化合物層29との間に、整流性を有する素子を設けてもよい(図7(C))。整流性を有する素子とは、代表的には、ショットキーダイオード、PN接合を有するダイオード、PIN接合を有するダイオード、あるいはゲート電極とドレイン電極を接続したトランジスタなどである。ここでは、第1の導電層27と有機化合物層29の間に、半導体層34、35を含むPN接合ダイオードを設けた場合を示す。半導体層34、35のうち、一方はN型半導体であり、他方はP型半導体である。このように、整流性があるダイオードを設けることにより、読み出しや書き込み動作のマージンや正確性を向上させることができる。なお、整流性を有する素子は、有機化合物層29と第2の導電層28との間に設けてもよい。
また、図6では基板30上に記憶素子部39を設ける構成を示したが、これに限られず、基板30上に薄膜トランジスタ(TFT)779を設けてその上に記憶素子部39を形成してもよいし(図7(D))、基板30としてSi等の半導体基板やSOI基板を用いて基板をチャネル部として電界効果トランジスタ(FET)778を形成しその上に記憶素子部39を形成してもよい(図7(E))。なお、ここでは、記憶素子部39を薄膜トランジスタ779上または電界効果トランジスタ778上に形成する例を示したが、記憶素子部39と薄膜トランジスタ779または電界効果トランジスタ778を貼り合わせることによって設けてもよい。この場合、記憶素子部39と薄膜トランジスタ779または電界効果トランジスタ778は、別工程で作製し、その後、導電性フィルム等を用いて貼り合わせることによって設けることができる。また、薄膜トランジスタ779または電界効果トランジスタ778の構成は、公知のものであればどのような構成を用いてもよい。
このように、本実施の形態では、記憶素子部の有機化合物層を液滴吐出法、スクリーン印刷法やグラビア印刷法等の印刷法またはスピンコート法により設けることができるため、作製が容易であり安価な記憶装置または半導体装置を作製することができる。また、本実施の形態で示した記憶素子部は、より微細な構造を作製することが可能であるため、大きい容量を有する記憶装置または半導体装置を得ることができる。
なお、本実施の形態は、上記実施の形態1と自由に組み合わせて行うことができる。
(実施の形態3)
本実施の形態では、上記実施の形態2とは異なる構成を有する記憶回路および半導体装置について説明する。具体的には、記憶回路の構成がアクティブマトリクス型の場合に関して示す。
図8(A)に示したのは本実施の形態で示す有機メモリの一構成例であり、メモリセル221がマトリクス状に設けられたメモリセルアレイ222、カラムデコーダ226aと読み出し回路226bとセレクタ226cを有するビット線駆動回路226、ロウデコーダ224aとレベルシフタ224bを有するワード線駆動回路224、書き込み回路等を有し外部とのやりとりを行うインターフェース223を有している。なお、ここで示す記憶回路216の構成はあくまで一例であり、センスアンプ、出力回路、バッファ等の他の回路を有していてもよいし、書き込み回路をビット線駆動回路に設けてもよい。
メモリセル221は、少なくとも、トランジスタ240と記憶素子241(有機メモリ素子)を有しており、当該トランジスタ240はワード線Wy(1≦y≦n)を構成する第1の配線231と、ビット線Bx(1≦x≦m)を構成する第2の配線232に電気的に接続される。
メモリセルアレイ222の上面構造の一例に関して図8(B)に示す。
メモリセルアレイ222は、第1の方向に延びた第1の配線231と、第1の方向と異なる第2の方向(ここでは、垂直方向)に延びた第2の配線232とがマトリクス状に設けられている。また、ここでは、第2の配線232はトランジスタ240のソースまたはドレイン電極の一方と電気的に接続されており、第1の配線231はトランジスタ240のゲート電極に電気的に接続されている。さらに、第2の配線232と電気的に接続されていないトランジスタ240のソースまたはドレイン電極の他方は、第1の導電層243が接続され、第1の導電層243と有機化合物層と第2の導電層との積層構造によって記憶素子241が設けられている。
次に、上記構成を有する有機メモリの作製方法に関して図9を用いて説明する。なお、図9では、図8(B)に示したメモリセルアレイ222におけるa−b間の断面図およびビット線駆動回路226に含まれるCMOS回路の断面構造を示している。
まず、基板230上に記憶素子のスイッチング素子として機能する複数のトランジスタ240およびビット線駆動回路226が含むCMOS回路を構成するトランジスタ248を形成する。その後、トランジスタ240のソース領域またはドレイン領域と電気的に接続するようにソース電極またはドレイン電極を形成する(図9(A))。なお、ここでは、トランジスタ240のソース電極またはドレイン電極の一方を、記憶素子に含まれる上記第1の導電層243として併用する。また、第1の導電層243とソースまたはドレイン電極の材料として異なる材料を用いる場合には、ソースまたはドレイン電極を形成した後に、第1の導電層243を別途形成すればよい。第1の導電層243は、蒸着法、スパッタ法、CVD法、液滴吐出法、スピンコート印刷法またはスクリーン印刷法やグラビア印刷法等の各種印刷法を用いて形成することができる。
次に、第1の導電層243の端部およびトランジスタ240、248のソース電極とドレイン電極を覆うように、保護膜として機能する絶縁層249を形成する(図9(B))。絶縁層249は、例えば、液滴吐出法、スクリーン印刷法またはグラビア印刷法を用いて直接選択的に形成してもよいし、CVD法、スパッタ法またはスピンコート法を用いて形成した後に、選択的にエッチングして第1の導電層243が露出するように形成してもよい。
次に、第1の導電層243上に有機化合物層244を形成する(図9(C))。なお、有機化合物層244は、図9(C)に示すように全面に形成してもよいし、各メモリセルに設けられる有機化合物層が分離するように選択的に形成してもよい。有機化合物層244は、液滴吐出法、スクリーン印刷法、グラビア印刷法、スピンコート法または蒸着法等等を用いて形成することができる。図9に示すように、基板230の上方の全面に有機化合物層244を設ける場合には、スピンコート法や蒸着法をを用いることによって作業効率を向上させることができる。また、選択的に有機化合物層244を設ける場合には、液滴吐出法やスクリーン印刷法、グラビア印刷法等を用いて行うことによって、材料の利用効率を向上させることができる。また、スピンコート法や蒸着法を用いた場合であっても、あらかじめ選択的にマスクを設けておくか、または全面に形成した後にエッチングすることにより選択的に有機化合物層を設けることができる。どの方法を用いるかは実施者が適宜選択すればよい。
次に、有機化合物層244上に第2の導電層245を形成する(図9(D))。第2の導電層245は、上記第1の導電層と同様に蒸着法、スパッタ法、CVD法、液滴吐出法、スピンコート法またはスクリーン印刷法やグラビア印刷法等の各種印刷法を用いて形成することができる。また、第1の導電層243と第2の導電層245は異なる方法を用いて形成してもよい。第1の導電層243と有機化合物層244と第2の導電層245との積層構造により記憶素子241(有機メモリ素子)が形成される。
次に、第2の導電層245を覆うように保護膜として機能する絶縁層256を設ける(図9(E))。絶縁層256は、蒸着法、スパッタ法、CVD法、液滴吐出法、スピンコート法、スクリーン印刷法またはグラビア印刷法等を用いて単層または積層構造で形成することができる。
以上の工程により、アクティブマトリクス型の記憶回路を有する半導体装置を形成することができる。続いて、各工程で用いる材料等に関して具体的に説明を行う。
基板230としては、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレスを含む金属基板または半導体基板の表面に絶縁層を形成したものを用いても良い。PET等のプラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。なお、基板230の表面を、CMP法などの研磨により平坦化しておいても良い。
トランジスタ240は、スイッチング素子として機能し得るものであれば、どのような構成で設けてもよい。例えば、基板230としてガラスや可撓性を有する基板上に薄膜トランジスタ(TFT)を形成してもよいし、Si等の半導体基板やSOI基板を用いて当該基板をトランジスタのチャネル領域として利用する電界効果トランジスタ(FET)を形成してもよい。また、トランジスタのチャネル領域に有機材料を用いた有機トランジスタを形成してもよい。また、図9では、絶縁性を有する基板上にプレーナ型の薄膜トランジスタを設けた例を示しているが、スタガ型や逆スタガ型等の構造でトランジスタを形成することも可能である。
また、トランジスタ240または248に含まれる半導体層の構造もどのようなものを用いてもよく、例えば不純物領域(ソース領域、ドレイン領域、GOLD領域、LDD領域を含む)を形成することもできる。トランジスタの構造としては、pチャネル型、nチャネル型のいずれかを用いて形成することができ、回路はpチャネル型のみ、nチャネル型のみ、またはその両方を用いたCMOS回路とすることができる。また、ゲート電極の側面と接するように絶縁層(サイドウォール)を形成してもよいし、ソース領域およびドレイン領域、またはゲート電極にシリサイド層を形成してもよい。シリサイド層の材料としては、ニッケル、タングステン、モリブデン、コバルト、白金等を用いることができる。
第1の導電層243と第2の導電層245の両方、あるいはいずれかは、標準電位が、飽和カロメル電極を基準として−3.0V以上+0.8V以下である金属を用いる。具体的には、マグネシウム(Mg)、アルミニウム(Al)、亜鉛(Zn)、クロミウム(Cr)、鉄(Fe)、カドミウム(Cd)、コバルト(Co)、ニッケル(Ni)などが好例である。これらの金属から選ばれた一種の元素、または当該元素を複数含む合金からなる単層、または積層構造を用いることができる。
第1の導電層243と第2の導電層245の片方に上記金属あるいは合金を用いた場合、もう片方としては、標準電位が、飽和カロメル電極を基準として+0.8V以上の金属、または合金を用いても構わない。具体的には、金(Au)、銀(Ag)、白金(Pt)、パラジウム(Pd)などが良い。また、透明性を有する金属酸化物から構成される導電材料を用いてもよい。透明導電材料としては、インジウム錫酸化物(ITO、Indium Tin Oxide)、酸化亜鉛(ZnO)、酸化インジウム亜鉛(IZO)、ガリウムを添加した酸化亜鉛(GZO)などその他の透光性酸化物導電材料を用いることが可能である。酸化珪素を含む酸化インジウムスズや、酸化珪素を含んだ酸化インジウムにさらに2〜20wt%の酸化亜鉛(ZnO)を混合したものを用いても良い。上記材料は、液滴吐出法、蒸着法、スパッタ法、CVD法、スピンコート法またはスクリーン印刷やグラビア印刷等の各種印刷法を用いて形成することができる。例えば、Agを液滴吐出法で形成したり、Alを蒸着法により形成することができる。
有機化合物層244としては、上記実施の形態1で示した有機化合物層29と同様の材料を用いることができる。一例として、第1の導電層例Al、Zn、またはMgや、Al、Zn、またはMgを含む合金上に有機化合物層として有機化合物層例ポリ(フェニレンビニレン)、ポリ(フェニレンエチレン)等を設け、その上に液滴吐出法により第2の導電層例Ag、Au、Pt等を設けて記憶素子部を形成することができる。
絶縁層249、256としては、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等の酸素または窒素を有する無機材料や、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル、エポキシ、シロキサン等の有機材料等により、単層又は積層で形成する。また、無機材料と有機材料を積層させて設けてもよい。ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル、エポキシ、シロキサン等の材料は、液滴吐出法、印刷法またはスピンコート法を用いることによって効率的に形成することができる。
また、上記構成において、第1の導電層243と有機化合物層244との間、または有機化合物層244と第2の導電層245との間に整流性を有する素子を設けてもよい。整流性を有する素子として、上記実施の形態で示したいずれかの構成とすればよい。
また、本実施の形態で示す半導体層の構成は上述したものに限られない。例えば、トランジスタ240のソースおよびドレイン電極を覆うように絶縁層250を設け、当該絶縁層250上に第1の導電層243を設ける構成とすることもできる(図10)。この場合も、スピンコート法や蒸着法を用いて第1の導電層243を覆うように全面に有機化合物層244を形成することができる(図10(B))。また、隣接する各々のメモリセル間において、有機化合物層244の段切れや、横方向への電界の影響が懸念される場合は、各メモリセルに設けられた有機化合物層を分離するために絶縁層249を設けてもよい(図10(C))。なお、図10(C)では、液滴吐出法や印刷法等を用いて各メモリセルに選択的に有機化合物層244を設けた例を示したが、上記図9に示したように、全面に有機化合物層244を設けた構成としてもよい。
このように、絶縁層250を介してソースまたはドレイン電極と電気的に接続するように第1の導電層243を設けることによって、ソース電極およびドレイン電極と同一の層に第1の導電層243を設ける場合と比較して第1の導電層243の配置を自由に決めることができる。つまり、図9に示した構成では、トランジスタ240のソースまたはドレイン電極を避けた領域に記憶素子241を設ける必要があったが、絶縁層250を介して記憶素子241を設けることによって、例えば、トランジスタ240の上方に記憶素子241を形成することが可能となる。その結果、メモリセルアレイ222をより高集積化することが可能となる(図10(A))。
また、他にも、上記構成とは異なる他の構成として、第1の導電層243と第2の導電層245とを同一の層に配置して記憶素子部を形成することもできる。この場合の一構成例に関して、図11を用いて説明する。
図9または図10では、第1の導電層243と第2の導電層245を用いて有機化合物層244を上下で挟んで積層させることによって記憶素子部を形成したが、ここでは、第1の導電層243と第2の導電層245を同一の層に設け横方向で有機化合物層244を挟むことによって記憶素子部を形成する(図11(A)、(B))。この場合、第1の導電層243は、トランジスタ240のソースまたはドレイン電極としての機能を有しており、第2の導電層245もソースまたはドレイン電極と同一の層に形成されている。第1の導電層243と第2の導電層245とが同じ材料を用いて形成することができる場合は、第1の導電層243および第2の導電層245を同時に形成することができるため、作製工程を減らすことができる。なお、ここでは、全面に有機化合物層244を設けた例を示したが、これに限られず、選択的に有機化合物層244を形成することもできる。
また、トランジスタ240のソースおよびドレイン電極を覆うように保護膜として絶縁層250を設け、当該絶縁層250上に第1の導電層243および第2の導電層245を設ける構成とすることもできる(図11(C))。これは、例えば、第1の導電層243をITO等の透光性を有する材料で設ける場合等、つまりトランジスタのソースおよびドレイン電極と第1の導電層243を異なる材料で形成したいとき等に有効である。また、絶縁層250を介して第1の導電層243および第2の導電層245を自由に配置することができるため、記憶素子部を集積化して設けることができる。この場合も、第1の導電層243と第2の導電層245の材料が同じ場合には同時に形成することにより、作製工程を減らすことができる。
なお、図11の構成において、第1の導電層243と第2の導電層245は必ずしも同一の層に設ける必要はない。例えば、図11(C)の構成において、第2の導電層245を有機化合物層244の上方に形成し、有機化合物層244を介して斜め方向で第1の導電層243と第2の導電層245が配置する構成としてもよい。このような構成とすることによって、第1の電極上にゴミ等の汚染物がある場合にも、その影響を防止することができる。
なお、本実施の形態は、上記実施の形態1、2と自由に組み合わせて行うことができる。
(実施の形態4)
本実施の形態では、上記実施の形態とは異なる半導体装置の一例に関して図面を用いて説明する。
本実施の形態で示す半導体装置は、非接触でデータの読み出しと書き込みが可能であることを特徴としており、データの伝送形式は、一対のコイルを対向に配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式の3つに大別されるが、いずれの方式を用いてもよい。また、データの伝送に用いるアンテナは2通りの設け方があり、1つは複数の素子および記憶素子が設けられた基板上にアンテナを設ける場合、もう1つは複数の素子および記憶素子が設けられた基板に端子部を設け、当該端子部に別の基板に設けられたアンテナを接続して設ける場合がある。
まず、複数の素子および記憶素子が設けられた基板上にアンテナを設ける場合の半導体装置の一構成例を図12を用いて説明する。
図12(A)はパッシブマトリクス型で構成される有機メモリを有する半導体装置を示しており、基板350上に複数のトランジスタ451を含む素子形成層351が設けられ、素子形成層351の上方に複数の有機メモリ素子を含んだ記憶素子部352とアンテナ部353が設けられている。なお、ここでは素子形成層351の上方に記憶素子部352またはアンテナ部353を設けた場合を示しているが、この構成に限られず記憶素子部352またはアンテナ部353を、素子形成層351の下方や同一の層に設けることも可能である。
記憶素子部352に含まれる複数の有機メモリ素子は、第1の導電層361と有機化合物層362と第2の導電層363とが積層して設けられ、第2の導電層363を覆って保護膜として機能する絶縁層366が形成されている。ここでは、各メモリセル間(複数の有機メモリ素子同士の間)に絶縁層364を設けて有機化合物層362をメモリセルごとに設けているが、有機化合物層362は第1の導電層361を覆うように全面に形成してもよい。なお、記憶素子部352は上記実施の形態で示した材料または作製方法を用いて形成することができる。
また、記憶素子部352において、上記実施の形態で示したように、第1の導電層361と有機化合物層362との間、または有機化合物層362と第2の導電層363との間に整流性を有する素子を設けてもよい。整流性を有する素子も上記実施の形態で示した構成を用いることができる。
アンテナ部353は、アンテナとして機能する導電層355が設けられている。ここでは、導電層355は第1の導電層361と同一の層に設けられており、導電層355と第1の導電層361を同一の材料を用いて一緒に形成してもよい。また、導電層355は、絶縁層364または絶縁層366上に形成してもよい。絶縁層364上に設ける場合は、第2の導電層363と同じ材料を用いて一緒に形成することができる。
アンテナとして機能する導電層355は、波形整形回路や整流回路を構成するトランジスタに接続されている。ここでは、アンテナとして機能する導電層355は複数のトランジスタ451のいずれかに電気的に接続されている。また、非接触で外部から送られてきたデータは波形整形回路や整流回路で処理された後、読み込み回路や書き込み回路を介して有機メモリ素子とデータのやりとり(データの書き込みや読み込み)が行われる。
導電層355の材料としては、金(Au)、白金(Pt)、ニッケル(Ni)、タングステン(W)、モリブデン(Mo)、コバルト(Co)、銅(Cu)、アルミニウム(Al)、マンガン(Mn)、チタン(Ti)等から選ばれた一種の元素または当該元素を複数含む合金等を用いることができる。また、導電層355の形成方法は、蒸着法、スパッタ法、CVD法、液滴吐出法、スクリーン印刷法やグラビア印刷法等を用いて形成することができる。
素子形成層351は、少なくともトランジスタを有している。当該トランジスタにより、CPU(central processing unit)、メモリまたはマイクロプロセッサ等のありとあらゆる集積回路を設けることができる。また、本実施の形態において、素子形成層351に含まれるトランジスタ451は、pチャネル型TFT、nチャネル型TFTまたはこれらを組み合わせたCMOSで設けることができる。また、トランジスタ451に含まれる半導体層の構造もどのようなものを用いてもよく、例えば不純物領域(ソース領域、ドレイン領域、GOLD領域、LDD領域を含む)を形成してもよい。また、ゲート電極の側面と接するように絶縁層(サイドウォール)を形成してもよいし、ソース領域、ドレイン領域、ゲート電極にシリサイド層を形成してもよい。シリサイド層の材料としては、ニッケル、タングステン、モリブデン、コバルト、白金等を用いることができる。
また、素子形成層351に含まれるトランジスタ451は、当該トランジスタのチャネル領域を有機材料で形成した有機トランジスタで設けてもよい。この場合、基板350としてプラスチック等の可撓性を有する基板上に、直接印刷法や液滴吐出法等を用いて有機トランジスタを有する素子形成層351を形成することができる。またこの際、上述したように記憶素子部352も液滴吐出法、スクリーン印刷法またはグラビア印刷法等を用いて形成することにより低コストで半導体装置を作製することが可能となる。
図12(B)にアクティブマトリクス型の有機メモリを有する半導体装置の一例を示す。なお、図12(B)については、図12(A)と異なる部分に関して説明する。
図12(B)に示す半導体装置は、基板350上にトランジスタ451、354を含む素子形成層351が設けられ、素子形成層351の上方に記憶素子部356とアンテナ部353が設けられている。なお、ここではトランジスタ451と同一の層に記憶素子部356のスイッチング素子として機能するトランジスタ354を設け、素子形成層351の上方に記憶素子部356とアンテナ部353を設けた場合を示しているが、この構成に限られずトランジスタ354を素子形成層351の上方や下方に設けてもよいし、記憶素子部356やアンテナ部353を、素子形成層351の下方や同一の層に設けることも可能である。
記憶素子部356に含まれる複数の有機メモリ素子は、第1の導電層371と有機化合物層372と第2の導電層373が積層して設けられており、第2の導電層373を覆うように保護膜として絶縁層376が形成されている。また、ここでは、第1の導電層371の端部を覆うように絶縁層374が形成され、有機化合物層372が各メモリセルに選択的に形成されているが、有機化合物層372を第1の導電層371および絶縁層374を覆うように全面に形成してもよい。なお、記憶素子部356は上記実施の形態で示した材料または作製方法を用いて形成することができる。また、記憶素子部356においても、上述したように、第1の導電層371と有機化合物層372との間、または有機化合物層372と第2の導電層373との間に整流性を有する素子を設けてもよい。
アンテナ部353に設けられた導電層355は、第1の導電層371と同一の層に形成してもよいし、絶縁層374または絶縁層376上に形成してもよい。導電層355を第1の導電層371または第2の導電層373と同一の層に設ける場合は、それぞれ第1の導電層371または第2の導電層373と同じ材料を用いて一緒に形成することもできる。
アンテナとして機能する導電層355は、波形整形回路や整流回路を構成するトランジスタに接続されている。ここでは、アンテナとして機能する導電層355は波形整形回路や整流回路を構成するトランジスタ451に電気的に接続されている。また、非接触で外部から送られてきたデータは波形整形回路や整流回路で処理された後、読み込み回路や書き込み回路を介して有機メモリ素子とデータのやりとり(データの書き込みや読み込み)が行われる。
素子形成層351に設けられたトランジスタ354は、記憶素子部356に含まれる有機メモリ素子へのデータの書き込みまたは読み込みを行う場合にスイッチング素子として機能する。そのため、トランジスタ354はpチャネル型TFTまたはnチャネル型TFTのどちらか一方の構成を用いて設けることが好ましい。また、トランジスタ354に含まれる半導体層の構造は、どのような構成としてもよく、例えば不純物領域(ソース領域、ドレイン領域、LDD領域を含む)を形成してもよいし、pチャネル型またはnチャネル型のどちらで形成してもよい。また、ゲート電極の側面と接するように絶縁層(サイドウォール)を形成してもよいし、ソース領域、ドレイン領域、ゲート電極にシリサイド層を形成してもよい。シリサイド層の材料としては、ニッケル、タングステン、モリブデン、コバルト、白金等を用いることができる。
また、素子形成層351、記憶素子部356、アンテナ部353は、上述したように蒸着、スパッタ法、CVD法、液滴吐出法、スクリーン印刷法またはグラビア印刷法等を用いて形成することができる。なお、各場所によって異なる方法を用いて形成してもかまわない。例えば、高速動作が必要とされるトランジスタ451は基板上にSi等からなる半導体層を形成した後に熱処理により結晶化させて設け、その後、素子形成層351の上方にスイッチング素子として機能するトランジスタ354を印刷法や液滴吐出法を用いて有機トランジスタとして設けることができる。
なお、図12(B)に示す記憶素子部356において、第1の導電層371は、絶縁層を介して素子形成層351のトランジスタ354のソースまたはドレイン電極と接続する構成を示しているが、もちろん図9に示すようにトランジスタのソースまたはドレイン電極と同一の層に形成することも可能である。また、図12(B)では、メモリセルごとに有機化合物層372を選択的に設けているが、もちろん図9に示したように全面に形成してもよい。メモリセルごとに有機化合物層を設ける場合には液滴吐出法、スクリーン印刷法またはグラビア印刷法等を、全面に有機化合物層を設ける場合にはスピンコート法や蒸着法を用いることが好ましい。
次に、複数の素子および記憶素子が設けられた基板に端子部を設け、当該端子部に別の基板に設けられたアンテナを接続して設ける場合の半導体装置の一構成例に関して図13を用いて説明する。なお、図13に関しては図12と異なる部分に関して説明を行う。
図13(A)は、パッシブマトリクス型の有機メモリを有する半導体装置を示しており、基板350上に複数のトランジスタ451を含む素子形成層351が設けられ、素子形成層351の上方に記憶素子部352が設けられ、基板365に設けられたアンテナ部357が素子形成層351のトランジスタ451と接続するように設けられている。なお、ここでは素子形成層351の上方に記憶素子部352またはアンテナ部357を設けた場合を示しているが、この構成に限られず記憶素子部352を素子形成層351の下方や同一の層に、またはアンテナ部357を素子形成層351の下方に設けることも可能である。
記憶素子部352に含まれる有機メモリ素子は、第1の導電層361と有機化合物層362と第2の導電層363が積層して設けられている。また、有機化合物層362の段切れや隣接するメモリセルにおいて横方向への電界の影響が懸念される場合は、メモリセルごとに有機化合物層を分離するための絶縁層を設けてもよい。なお、記憶素子部352は上記実施の形態で示した材料または作製方法を用いて形成することができる。
また、素子形成層351と記憶素子部352とが設けられた基板350と、アンテナ部357が設けられた基板365は、接着性を有する樹脂375により貼り合わされている。そして、素子形成層351と導電層358とは樹脂375中に含まれる導電性微粒子359を介して電気的に接続されている。また、銀ペースト、銅ペースト、カーボンペースト等の導電性接着剤や半田接合を行う方法を用いて素子形成層351と記憶素子部352とが設けられた基板350と、アンテナ部357が設けられた基板365とを貼り合わせてもよい。
図13(B)は、アクティブマトリクス型の有機メモリが設けられた半導体装置を示しており、基板350上にトランジスタ451、354を含む素子形成層351が設けられ、素子形成層351の上方に有機メモリ素子を複数有する記憶素子部356が設けられ、基板365に設けられたアンテナ部357が素子形成層351と接続するように設けられている。なお、ここでは素子形成層351においてトランジスタ451と同一の層にトランジスタ354を設け、素子形成層351の上方にアンテナ部357を設けた場合を示しているが、この構成に限られず記憶素子部356を素子形成層351の下方や同一の層に、またはアンテナ部357を素子形成層351の下方に設けることも可能である。
記憶素子部356に含まれる有機メモリ素子は、第1の導電層371と有機化合物層372と第2の導電層373が積層して設けられている。また、隣接するメモリセルにおいて横方向への電界の影響が懸念される場合は、隣接する有機化合物層を分離するために絶縁層を設けてもよい。なお、記憶素子部356は上記実施の形態で示した材料または作製方法を用いて形成することができる。
また、図13(B)においても素子形成層351と記憶素子部356とが設けられた基板350と、アンテナ部357が設けられた基板365は、導電性微粒子359を含む樹脂375により貼り合わせることにより設けることができる。
このように、有機メモリおよびアンテナを備えた半導体装置を形成することができる。また、本実施の形態では、トランジスタ354、451として、基板350上に薄膜トランジスタを形成して設けているが、基板350としてSi等の半導体基板を用いて、基板をチャネル領域として用いた電界効果トランジスタ(FET)を形成することによって設けてもよい。また、基板350としてSOI基板を用いて、当該基板に作り込んで設けてもよい。この場合、SOI基板はウェハの貼り合わせによる方法や酸素イオンをSi基板内に打ち込むことにより内部に絶縁層を形成するSIMOXと呼ばれる方法を用いて形成することができる。
本発明により、安価で、微細な構造の半導体装置を形成することができる。なお、本実施の形態は、上記実施の形態1〜3と自由に組み合わせて行うことができる。
(実施の形態5)
本実施の形態では、薄膜トランジスタ、記憶素子及びアンテナを含む本発明の半導体装置の作製方法について、図面を参照して説明する。
まず、基板701の一表面に、剥離層702を形成する(図14(A))。基板701は、ガラス基板、石英基板、金属基板やステンレス基板の一表面に絶縁層を形成したもの、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いるとよい。このような基板701であれば、その面積や形状に大きな制限はないため、基板701として、例えば、1辺が1メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。このような利点は、円形のシリコン基板を用いる場合と比較すると、大きな優位点である。なお、本工程では、剥離層702は、基板701の全面に設けているが、必要に応じて、基板701の全面に剥離層702を設けた後に、フォトリソグラフィ法を用いて選択的に設けてもよい。また、基板701に接するように剥離層702を形成しているが、必要に応じて、基板701に接するように下地となる絶縁層を形成し、当該絶縁層に接するように剥離層702を形成してもよい。
剥離層702は、公知の手段(スパッタリング法やプラズマCVD法等)により、タングステン(W)、モリブデン(Mo)、チタン(Ti)、タンタル(Ta)、ニオブ(Nb)、ニッケル(Ni)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、鉛(Pb)、オスミウム(Os)、イリジウム(Ir)、珪素(Si)から選択された元素または前記元素を主成分とする合金材料若しくは化合物材料からなる層を、単層又は積層して形成する。珪素を含む層の構造は、非晶質、微結晶、多結晶のいずれの場合でもよい。
剥離層702が単層構造の場合、例えば、タングステン層、モリブデン層またはタングステンとモリブデンの混合物を含む層を形成する。あるいは、タングステンの酸化物若しくは酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層またはタングステンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。また、タングステンの酸化物は、酸化タングステンと表記することがある。
剥離層702が積層構造の場合、1層目としてタングステン層、モリブデン層またはタングステンとモリブデンの混合物を含む層を形成し、2層目として、タングステン、モリブデンまたはタングステンとモリブデンの混合物の酸化物、窒化物、酸化窒化物又は窒化酸化物を形成する。
なお、剥離層702として、タングステン層とタングステンの酸化物を含む層の積層構造を形成する場合、タングステン層を形成し、その上層に酸化珪素を含む層を形成することで、タングステン層と酸化珪素層との界面に、タングステンの酸化物を含む層が形成されることを活用してもよい。これは、タングステンの窒化物、酸化窒化物及び窒化酸化物を含む層を形成する場合も同様であり、タングステンを含む層を形成後、その上層に窒化珪素層、酸化窒化珪素層、窒化酸化珪素層を形成するとよい。また、タングステンの酸化物は、WOxで表され、Xは2〜3であり、Xが2の場合(WO2)、Xが2.5の場合(W2O5)、Xが2.75の場合(W4O11)、Xが3の場合(WO3)などがある。タングステンの酸化物を形成するにあたり、上記に挙げたXの値に特に制約はなく、エッチングレート等を基に、どの酸化物を形成するかを決めるとよい。なお、エッチングレートとして最も良いものは、酸素雰囲気下で、スパッタリング法により形成するタングステンの酸化物を含む層(WOx、0<X<3)である。従って、作製時間の短縮のため、剥離層として、酸素雰囲気下でスパッタリング法によりタングステンの酸化物を含む層を形成するとよい。
また、剥離層として金属層と金属酸化物を含む層の積層構造で設ける場合、金属層を形成後、当該金属層にプラズマ処理を行うことによって金属層上に金属酸化膜を形成してもよい。プラズマ処理を行う場合、酸素雰囲気下や窒素雰囲気下またはN2O雰囲気下等で行うことによって、金属膜上に金属酸化膜や金属酸窒化膜等を形成することができる。
次に、剥離層702を覆うように、下地となる絶縁層703を形成する。絶縁層703は、公知の手段(スパッタ法やプラズマCVD法等)により、珪素の酸化物または珪素の窒化物を含む層を、単層又は積層で形成する。珪素の酸化物材料とは、珪素(Si)と酸素(O)を含む物質であり、酸化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。珪素の窒化物材料とは、珪素と窒素(N)を含む物質であり、窒化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。下地となる絶縁層が2層構造の場合、例えば、1層目として窒化酸化珪素層を形成し、2層目として酸化窒化珪素層を形成するとよい。下地となる絶縁層が3層構造の場合、1層目の絶縁層として酸化珪素層を形成し、2層目の絶縁層として窒化酸化珪素層を形成し、3層目の絶縁層として酸化窒化珪素層を形成するとよい。または、1層目の絶縁層として酸化窒化珪素層を形成し、2層目の絶縁層として窒化酸化珪素層を形成し、3層目の絶縁層として酸化窒化珪素層を形成するとよい。下地となる絶縁層は、基板701からの不純物の侵入を防止するブロッキング膜として機能する。
次に、絶縁層703上に、非晶質半導体層704(例えば非晶質珪素を含む層)を形成する。非晶質半導体層704は、公知の手段(スパッタ法、LPCVD法、プラズマCVD法等)により、25〜200nm(好ましくは30〜150nm)の厚さで形成する。続いて、非晶質半導体層704を公知の結晶化法(レーザ結晶化法、RTA又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とレーザ結晶化法を組み合わせた方法等)により結晶化して、結晶質半導体層を形成する。その後、得られた結晶質半導体層を所望の形状にパターニングして、結晶質半導体層706〜710を形成する(図14(B))。
結晶質半導体層706〜710の作成工程の一例を以下に簡単に説明すると、まず、プラズマCVD法を用いて、膜厚66nmの非晶質半導体層を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体層上に保持させた後、非晶質半導体層に脱水素化の処理(500℃、1時間)と、熱結晶化の処理(550℃、4時間)を行って結晶質半導体層を形成する。その後、必要に応じてレーザ光を照射し、フォトリソグラフィ法を用いたパターニング処理によって結晶質半導体層706〜710を形成する。レーザ結晶化法で結晶質半導体層を形成する場合、連続発振またはパルス発振の気体レーザ又は固体レーザを用いる。気体レーザとしては、エキシマレーザ、YAGレーザ、YVO4レーザ、YLFレーザ、YAlO3レーザ、ガラスレーザ、ルビーレーザ、Ti:サファイアレーザ等を用いる。固体レーザとしては、Cr、Nd、Er、Ho、Ce、Co、Ti又はTmがドーピングされたYAG、YVO4、YLF、YAlO3などの結晶を使ったレーザを用いる。
また、結晶化を助長する金属元素を用いて非晶質半導体層の結晶化を行うと、低温で短時間の結晶化が可能となるうえ、結晶の方向が揃うという利点がある一方、金属元素が結晶質半導体層に残存するためにオフ電流が上昇し、特性が安定しないという欠点がある。そこで、結晶質半導体層上に、ゲッタリングサイトとして機能する非晶質半導体層を形成するとよい。ゲッタリングサイトとなる非晶質半導体層には、リンやアルゴンの不純物元素を含有させる必要があるため、好適には、アルゴンを高濃度に含有させることが可能なスパッタ法で形成するとよい。その後、加熱処理(RTA法やファーネスアニール炉を用いた熱アニール等)を行って、非晶質半導体層中に金属元素を拡散させ、続いて、当該金属元素を含む非晶質半導体層を除去する。そうすると、結晶質半導体層中の金属元素の含有量を低減又は除去することができる。
次に、結晶質半導体層706〜710を覆うゲート絶縁層705を形成する。ゲート絶縁層705は、公知の手段(プラズマCVD法やスパッタ法)により、珪素の酸化物又は珪素の窒化物を含む層を、単層又は積層して形成する。具体的には、酸化珪素を含む層、酸化窒化珪素を含む層、窒化酸化珪素を含む層を、単層又は積層して形成する。
次に、ゲート絶縁層705上に、第1の導電層と第2の導電層を積層して形成する。第1の導電層は、公知の手段(プラズマCVD法やスパッタリング法)により、20〜100nmの厚さで形成する。第2の導電層は、公知の手段により、100〜400nmの厚さで形成する。第1の導電層と第2の導電層は、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ニオブ(Nb)等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成する。第1の導電層と第2の導電層の組み合わせの例を挙げると、窒化タンタル(TaN)層とタングステン(W)層、窒化タングステン(WN)層とタングステン層、窒化モリブデン(MoN)層とモリブデン(Mo)層等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第1の導電層と第2の導電層を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、2層構造ではなく、3層構造の場合は、モリブデン層とアルミニウム層とモリブデン層の積層構造を採用するとよい。
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極とゲート線を形成するためのエッチング処理を行って、ゲート電極として機能する導電層(ゲート電極層とよぶことがある)716〜725を形成する。
次に、フォトリソグラフィ法により、レジストからなるマスクを形成して、結晶質半導体層706、708〜710に、イオンドープ法又はイオン注入法により、N型を付与する不純物元素を低濃度に添加して、N型不純物領域711、713〜715とチャネル形成領域780、782〜784を形成する。N型を付与する不純物元素は、15族に属する元素を用いれば良く、例えばリン(P)、砒素(As)を用いる。
次に、フォトリソグラフィ法によりレジストからなるマスクを形成して、結晶質半導体層707に、P型を付与する不純物元素を添加して、P型不純物領域712とチャネル形成領域781を形成する。P型を付与する不純物元素は、例えばボロン(B)を用いる。
次に、ゲート絶縁層705と導電層716〜725を覆うように、絶縁層を形成する。絶縁層は、公知の手段(プラズマCVD法やスパッタ法)により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む層や、有機樹脂などの有機材料を含む層を、単層又は積層して形成する。次に、絶縁層を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、導電層716〜725の側面に接する絶縁層(サイドウォールともよばれる)739〜743を形成する(図14(C))。また、絶縁層739〜743の作製と同時に、ゲート絶縁層705がエッチングされた絶縁層734〜738を形成する。絶縁層739〜743は、後にLDD(Lightly Doped drain)領域を形成する際のドーピング用のマスクとして用いる。
次に、フォトリソグラフィ法により形成したレジストからなるマスクと、絶縁層739〜743をマスクとして用いて、結晶質半導体層706、708〜710にN型を付与する不純物元素を添加して、第1のN型不純物領域(LDD領域ともよぶ)727、729、731、733と、第2のN型不純物領域(ソース領域、ドレイン領域ともよぶ)726、728、730、732とを形成する。第1のN型不純物領域727、729、731、733が含む不純物元素の濃度は、第2のN型不純物領域726、728、730、732の不純物元素の濃度よりも低い。上記工程を経て、N型の薄膜トランジスタ744、746〜748と、P型の薄膜トランジスタ745が完成する。
なお、LDD領域を形成するためには、サイドウォールの絶縁層をマスクとして用いる手法がある。サイドウォールの絶縁層をマスクとして用いる手法は、LDD領域の幅の制御が容易であり、また、LDD領域を確実に形成することができる。
続いて、薄膜トランジスタ744〜748を覆うように、絶縁層を単層又は積層して形成する(図15(A))。薄膜トランジスタ744〜748を覆う絶縁層は、公知の手段(SOG法、液滴吐出法等)により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ、シロキサン等の有機材料等により、単層又は積層で形成する。例えば、薄膜トランジスタ744〜748を覆う絶縁層が3層構造の場合、1層目の絶縁層749として酸化珪素を含む層を形成し、2層目の絶縁層750として樹脂を含む層を形成し、3層目の絶縁層751として窒化珪素を含む層を形成するとよい。
なお、絶縁層749〜751を形成する前、又は絶縁層749〜751のうちの1つ又は複数の薄膜を形成した後に、半導体層の結晶性の回復や半導体層に添加された不純物元素の活性化、半導体層の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザアニール法又はRTA法などを適用するとよい。
次に、フォトリソグラフィ法により絶縁層749〜751をエッチングして、N型不純物領域726、728、730、732、P型不純物領域785を露出させるコンタクトホールを形成する。続いて、コンタクトホールを充填するように、導電層を形成し、当該導電層をパターン加工して、ソースドレイン配線として機能する導電層752〜761を形成する。
導電層752〜761は、公知の手段(プラズマCVD法やスパッタリング法)により、チタン(Ti)、アルミニウム(Al)、ネオジウム(Nd)から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。
アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。導電層752〜761は、例えば、バリア層とアルミニウムシリコン(Al−Si)層とバリア層の積層構造、バリア層とアルミニウムシリコン(Al−Si)層と窒化チタン(TiN)層とバリア層の積層構造を採用するとよい。なお、バリア層とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電層752〜761を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア層を形成すると、結晶質半導体層上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体層と良好なコンタクトをとることができる。
次に、導電層752〜761を覆うように、絶縁層762を形成する(図15(B))。絶縁層762は、公知の手段(SOG法、液滴吐出法等)を用いて、無機材料又は有機材料により、単層又は積層で形成する。また、絶縁層762は、好適には、0.75μm〜3μmの厚さで形成する。
続いて、フォトリソグラフィ法により絶縁層762をエッチングして、導電層757、759、761を露出させるコンタクトホールを形成する。続いて、コンタクトホールを充填するように、導電層を形成する。導電層は、公知の手段(プラズマCVD法やスパッタリング法)を用いて、導電性材料により形成する。次に、導電層をパターン加工して、導電層763〜765を形成する。なお、導電層763、764は、記憶素子が含む一対の導電層のうちの一方の導電層となる。従って、導電層763〜765は、上記実施の形態で示したいずれかの材料で形成するとよい。また、導電層763〜765を形成するためのフォトリソグラフィ工程においては、下層の薄膜トランジスタ744〜748にダメージを与えないために、ウエットエッチング加工を行うとよく、エッチング剤にはフッ化水素(HF)又はアンモニア過水を用いるとよい。
次に、導電層763〜765を覆うように、絶縁層766を形成する。絶縁層766は、公知の手段(SOG法、液滴吐出法等)を用いて、無機材料又は有機材料により、単層又は積層で形成する。また、絶縁層766は、好適には、0.75μm〜3μmの厚さで形成する。続いて、フォトリソグラフィ法により、絶縁層766をエッチングして、導電層763〜765を露出させるコンタクトホール767〜769を形成する。
次に、導電層765に接し、アンテナとして機能する導電層786を形成する(図16(A))。導電層786は、公知の手段(プラズマCVD法、スパッタリング法、印刷法、液滴吐出法)を用いて、導電性材料により形成する。好ましくは、導電層786は、アルミニウム(Al)、チタン(Ti)、銀(Ag)、銅(Cu)から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。具体的には、導電層786は、スクリーン印刷法により、銀を含むペーストを用いて形成し、その後、50〜350度の加熱処理を行って形成する。又は、スパッタリング法によりアルミニウム層を形成し、当該アルミニウム層をパターン加工することにより形成する。アルミニウム層のパターン加工は、ウエットエッチング加工を用いるとよく、ウエットエッチング加工後は200〜300度の加熱処理を行うとよい。
次に、導電層763、764に接するように有機化合物層787を形成する(図16(B))。有機化合物層787は、公知の手段(液滴吐出法や蒸着法等)により形成する。続いて、有機化合物層787に接するように、導電層771を形成する。導電層771は、公知の手段(スパッタリング法や蒸着法)により形成する。
以上の工程を経て、導電層763、有機化合物層787及び導電層771の積層体からなる記憶素子789と、導電層764、有機化合物層787及び導電層771の積層体からなる記憶素子790が完成する。
なお、上記の作成工程では、有機化合物層787の耐熱性が強くないため、アンテナとして機能する導電層786を形成する工程の後に、有機化合物層787を形成する工程を行うことを特徴とする。
次に、記憶素子789、790、アンテナとして機能する導電層786を覆うように、公知の手段(SOG法、液滴吐出法等)により、保護層として機能する絶縁層772を形成する。絶縁層772は、DLC(ダイヤモンドライクカーボン)などの炭素を含む層、窒化珪素を含む層、窒化酸化珪素を含む層、有機材料により形成し、好ましくはエポキシ樹脂により形成する。
次に、薄膜集積回路791を基板701から剥離する。ここでは、レーザ光(例えばUV光)を照射することによって開口部773、774を形成後(図17(A))、物理的な力を用いて基板701から薄膜集積回路791を剥離することができる。
また、開口部773、774を形成後、基板701から薄膜集積回路791を剥離する前に、開口部773、774にエッチング剤を導入してもよい。エッチング剤を導入し、剥離層702を除去した後に剥離する(図17(B))。エッチング剤は、フッ化ハロゲン又はハロゲン間化合物を含む気体又は液体を使用する。例えば、フッ化ハロゲンを含む気体として三フッ化塩素(ClF3)を使用する。そうすると、薄膜集積回路791は、基板701から剥離された状態となる。なお、剥離層702は、全て除去せず一部分を残存させておいてもよい。こうすることによって、処理時間を短縮することが可能となる。
薄膜集積回路791が剥離された基板701は、コストの削減のために、再利用するとよい。また、絶縁層772は、剥離層702を除去した後に、薄膜集積回路791が飛散しないように形成したものである。薄膜集積回路791は小さく薄く軽いために、剥離層702を除去した後は、基板701に密着していないために飛散しやすい。しかしながら、薄膜集積回路791上に絶縁層772を形成することで、薄膜集積回路791に重みが付き、基板701からの飛散を防止することができる。また、薄膜集積回路791単体では薄くて軽いが、絶縁層772を形成することで、巻かれた形状になることがなく、ある程度の強度を確保することができる。
次に、薄膜集積回路791の一方の面を、第1の基体776に接着させて、基板701から完全に剥離する(図18)。続いて、薄膜集積回路791の他方の面を、第2の基体775に接着させ、その後加熱処理と加圧処理の一方又は両方を行って、薄膜集積回路791を、第1の基体776と第2の基体775により封止する。第1の基体776と第2の基体775は、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなるフィルム、繊維質な材料からなる紙、基材フィルム(ポリエステル、ポリアミド、無機蒸着フィルム、紙類等)と接着性合成樹脂フィルム(アクリル系合成樹脂、エポキシ系合成樹脂等)との積層フィルムなどを用いることができる。なお、フィルムには帯電防止対策をしたもの(帯電防止フィルム)を用いることが好ましい。フィルムは、熱圧着により、被処理体に加熱処理と加圧処理が行われるものであり、加熱処理と加圧処理を行う際には、フィルムの最表面に設けられた接着層か、又は最外層に設けられた層(接着層ではない)を加熱処理によって溶かし、加圧により接着する。また、第1の基体776と第2の基体775の表面には接着層が設けられていてもよいし、接着層が設けられていなくてもよい。接着層は、熱硬化樹脂系接着剤、紫外線硬化樹脂系接着剤、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤を含む層を用いることができる。
以上の工程により、記憶素子部およびアンテナを有する半導体装置を作製することができる。また、上記工程と本発明を組み合わせることにより、安価で、可撓性を有する半導体装置を得ることができる。
なお、本実施の形態は上記実施の形態1〜4と自由に組み合わせて行うことができる。
(実施の形態6)
本実施の形態では、上記実施の形態と異なる半導体装置の作製方法に関して説明する。
まず、基板400上にノズル410から導電性を有する組成物を選択的に吐出することによって、配線および電極として機能する導電層401a、401bを形成する(図19(A))。なお、基板400上に保護膜として下地絶縁層をあらかじめ設けておいてもよい。また、当該下地絶縁層にピコ秒レーザまたはフェムト秒レーザ等の短パルスレーザを照射して表面に凹部を形成してもよい。そうすると、組成物を吐出する際に、導電層401a、401bを配置する位置を正確に制御することができる。
次に、ノズル410から導電性を有する組成物を選択的に吐出することによって、導電層402を形成する(図19(B))。なお、導電層402は導電層401bと同時に形成してもよく、特に、導電層401bと導電層402の材料が同じである場合には併せて設けることが好ましい。
次に、選択的に組成物を吐出して導電層401a、401bを覆うように半導体層403を形成し、当該半導体層403を覆うように絶縁層404を形成する。その後、導電層401aと401bの間にゲート電極として機能する導電層(以下、ゲート電極405と記す)を形成する(図19(C))。導電層401aと401b間には、凹部が形成されているため、組成物を吐出してゲート電極405を設ける際に、位置を正確に制御することが可能となる。
次に、導電層401a、401b、半導体層403、絶縁層404およびゲート電極405を覆うように絶縁性を有する組成物を選択的に吐出して絶縁層406を形成する(図19(D))。
次に、組成物を選択的に吐出して導電層402と接するように有機化合物層407を形成し、当該有機化合物層407上に導電層408を形成する。なお、有機化合物層407は全面に設けてもよいし、導電層402に接するように設けてもよい(図19(E))。このように、導電層402、有機化合物層407および導電層408の積層体によって記憶素子部409が形成される。
以上の工程により、アクティブマトリクス型の有機メモリを形成することができる。図19では、全ての工程に液滴吐出法を用いた場合を示したが、本実施の形態はこれに限られず、各工程において、蒸着法、CVD法、スパッタ法、スピンコート法、スクリーン印刷法やグラビア印刷法等の各種印刷法等、他の方法を用いて形成することが可能である。また、工程ごとに別々の方法を用いて、つまり、上述した方法を組み合わせてもよい。例えば、導電層401a、401bを液滴吐出法で形成し、半導体層403を蒸着法により形成し、有機化合物層407をスピンコート法により形成することができる。なお、各工程で用いる材料等に関して以下に説明する。
基板400としては、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレスを含む金属基板または半導体基板の表面に絶縁層を形成したものを用いても良い。PET等のプラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。なお、基板400の表面を、CMP法などの研磨により平坦化しておいても良い。
導電層401a、401bとしては、導電性材料であれば特に限定されず、Ag、Au、Cu、Pd、Cr、Mo、Ti、Ta、W、Al等の金属、金属化合物を1つまたは複数有する導電性材料を用いることができる。他にもドーピング等で導電率を向上させた公知の導電性ポリマー、例えば導電性ポリアニリン、導電性ポリピロール、導電性ポリチオフェン、ポリエチレンジオキシチオフェン(PEDOT)とポリスチレンスルホン酸(PSS)の錯体等も用いることができる。また、導電層402と同じ材料を形成してもよい。
導電層402と導電層408の両方、あるいはいずれかは、標準電位が、飽和カロメル電極を基準として−3.0V以上+0.8V以下である金属を用いる。具体的には、マグネシウム(Mg)、アルミニウム(Al)、亜鉛(Zn)、クロミウム(Cr)、鉄(Fe)、カドミウム(Cd)、コバルト(Co)、ニッケル(Ni)などが好例である。これらの金属から選ばれた一種の元素、または当該元素を複数含む合金からなる単層、または積層構造を用いることができる。
導電層402と導電層408の片方に上記金属あるいは合金を用いた場合、もう片方の金属としては、標準電位が、飽和カロメル電極を基準として+0.8V以上の金属、または合金を用いても構わない。具体的には、金(Au)、銀(Ag)、白金(Pt)、パラジウム(Pd)などが良い。また、透明性を有する金属酸化物から構成される導電材料を用いてもよい。透明導電材料としては、インジウム錫酸化物(ITO、Indium Tin Oxide)、酸化亜鉛(ZnO)、酸化インジウム亜鉛(IZO)、ガリウムを添加した酸化亜鉛(GZO)などその他の透光性酸化物導電材料を用いることが可能である。ITO及び酸化珪素を含む酸化インジウムスズや、酸化珪素を含んだ酸化インジウムにさらに2〜20wt%の酸化亜鉛(ZnO)を混合したものを用いても良い。上記材料は、液滴吐出法、蒸着法、スパッタ法、CVD法、スピンコート法またはスクリーン印刷やグラビア印刷等の各種印刷法を用いて形成することができる。例えば、Agを液滴吐出法で形成したり、Alを蒸着法により形成することができる。
半導体層403としては、半導体元素(シリコン、ゲルマニウム等)の単体または合金、有機半導体材料等を用いることができる。有機半導体材料とは、半導体的な電気的性質を示す有機化合物のことであり、その構造は、骨格が共役二重結合から構成されるπ電子共役系の高分子材料が望ましい。具体的には、ポリフェニレンビニレン、ポリチオフェン、ポリ(3−アルキルチオフェン)、ポリチオフェン誘導体等の可溶性の高分子材料を用いることができる。また、他にもペンタセンやナフタセン等の材料を用いてもよい。なお、本明細書では、半導体層に有機半導体材料を用いたトランジスタを有機トランジスタとよぶ。本実施の形態では、上記有機化合物を液滴吐出法、スクリーン印刷法、グラビア印刷法、スピンコート法または蒸着法等により形成することができる。
絶縁層404、絶縁層406としては、酸化珪素、窒化珪素、窒化酸化珪素などの無機絶縁層、ポリビニルフェノール、ポリイミド、シロキサン等の絶縁層などを用いることができる。また、ポリビニルフェノール、ポリイミドまたはシロキサンは、液滴吐出法、印刷法またはスピンコート法を用いることによって効率的に形成することができる。シロキサンは、その構造により、例えば、シリカガラス、アルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー、水素化シルセスキオキサンポリマー、水素化アルキルシルセスキオキサンポリマーなどに分類することができる。また、Si−N結合を有するポリマー(ポリシラザン)を含む材料で絶縁層を形成してもよい。またこれらの膜を積層して絶縁層を形成してもよい。
有機化合物層407は、上記実施の形態1で示した有機化合物材料のいずれかを用いて形成することができる。
また、上記構成において、導電層402と有機化合物層407との間、または有機化合物層407と導電層408との間に整流性を有する素子を設けてもよい。整流性を有する素子として、ゲート電極とドレイン電極を接続したトランジスタ、又はダイオードを設けることができる。例えば、N型半導体層およびP型半導体層を積層させて設けられたPN接合ダイオードを用いることができる。このように、整流性があるダイオードを設けることにより、1つの方向にしか電流が流れないために、誤差が減少し、読み出しマージンが向上する。なお、ダイオードを設ける場合、PN接合を有するダイオードではなく、PIN接合を有するダイオードやアバランシェダイオード等の、他の構成のダイオードを用いてもよい。
また、図19ではソースおよびドレイン電極よりゲート電極が上方に位置するトップゲート(順スタガ)構造に関して示したが、もちろんソースおよびドレイン電極よりゲート電極が下方に位置するボトムゲート(逆スタガ)構造で設けることも可能である。ボトムゲート構造で設けた場合に関して図21(A)に示す。
図21(A)では、基板400上にゲート電極425、絶縁層424、半導体層423、ソースまたはドレイン電極として機能する導電層420a、420b、絶縁層426、有機化合物層427および導電層428が順に積層して形成される。また、材料や形成方法は、上記図20と同様の材料や方法を用いて行うことができる。なお、この場合も、導電層420bと有機化合物層427との間、または有機化合物層427と導電層428との間に整流性を有する素子を設けてもよい。
次に、上記構成とは異なる場合に関して図20を参照して説明する。具体的には、記憶素子部をトランジスタの下方に設けた場合に関して示す。
まず、基板400上に導電層411と有機化合物層412を積層して設ける(図20(A))。導電層411と有機化合物層412は、上述したいずれかの方法で形成することができる。
次に、絶縁性を有する組成物を選択的に吐出して絶縁層413を形成する(図20(B))。なお、このとき記憶素子部となる領域を避けて絶縁層413を設ける。
次に、絶縁層413上に導電性を有する組成物を選択的に吐出して、配線または電極として機能する導電層414a、414bを選択的に形成する(図20(C))。この場合、あらかじめ絶縁層413の導電層414a、414bを設ける位置に、レーザ光を照射して凹部を形成しておいてもよい。
次に、導電層414bと接続するように導電層415を形成する(図20(D))。なお、導電層415は有機化合物層412上に配置するように設ける。そうすると、導電層411、有機化合物層412および導電層415の積層構造からなる記憶素子部419が得られる。また、導電層415は凹部に設けるため、液滴吐出法等を用いた場合に導電層415の位置の制御が容易になる。なお、導電層415は導電層414a、414bと同時に形成してもよい。
次に、導電層414a、414bを覆うように半導体層416を形成する。その後、半導体層416を覆うように絶縁層417を形成し、導電層414aと導電層414bの間にゲート電極418を形成する(図20(E))。導電層414aと導電層414b間は凹部が設けてあるため、液滴吐出法等によってゲート電極418を設ける場合位置の制御が容易となる。
以上の工程によって、トランジスタの下方に記憶素子部419が配置された有機メモリを形成することができる。なお、図20においては、全ての工程に液滴吐出法を用いた場合を示したが、これに限られず各工程において、蒸着法、CVD法、スパッタ法、スピンコート法、スクリーン印刷法やグラビア印刷法等の印刷法等または他の方法を用いて形成することも可能である。また、工程ごとに上記方法を組み合わせて行うこともできる。特に、導電層411または有機化合物層412等のように基板の全面に形成する材料は、スピンコート法を用いて形成することが好ましい。
また、図20において、導電層411、414a、414b、415、絶縁層413、417、半導体層416の材料は図19で示したいずれかの材料を用いることができる。有機化合物層412も上記実施の形態で示したいずれかの材料を用いて形成することができる。
次に、図20と構成が一部異なる有機メモリに関して図21(B)に示す。
高集積化された記憶素子では、隣接する各々のメモリセル間において横方向への電界の影響が懸念される場合がある。そのため、図21(B)に示すように隣接する各々の記憶素子部419に設けられる有機化合物層422を分離してもよい。ここでは、基板400上に導電層411を形成した後に、選択的に有機化合物層を形成する。図21(B)においては、各々の記憶素子部419を構成する有機化合物層422が形成されている。
また、図21(B)では、有機化合物層421が設けられている。これは、液滴吐出法等を用いて絶縁層413上に導電層414a、414bを形成する際に、位置の制御がしやすくなるように設けてある。つまり、有機化合物層421を設けることによって、導電層414a、414bが設けられる位置にあらかじめ凹部を形成することができる。なお、蒸着法やスパッタ法等他の方法を用いる場合や平坦性を考える場合、有機化合物層421は設けなくともよい。この場合、上述したように、あらかじめ絶縁層413の導電層414a、414bを設ける位置に、レーザ光を照射して凹部を形成しておくことが好ましい。
また、図20および図21(B)に示す構成においても、上述したように、記憶素子部419を構成する導電層と有機化合物層との間に整流性を有する素子を設けてもよい。
このように、本発明を用いて、記憶素子部およびトランジスタを有機化合物で設けることによって、有機メモリおよび当該有機メモリを備えた半導体装置を簡単なプロセスで安価に作製することが可能となる。また、トランジスタを有機化合物で設けることによって、可撓性を有する基板上に直接有機メモリおよび当該有機メモリを備えた半導体装置を作製することができる。
なお、本実施の形態は上記実施の形態1〜5と自由に組み合わせて行うことができる。
(実施の形態7)
本実施の形態では、上記実施の形態で示した半導体装置を表示装置に適用した場合に関して図面を用いて説明する。
まず、画素部がアクティブマトリクス型であり、記憶素子部がパッシブマトリクス型で設けた場合について、図22(A)、(B)に示す。なお、図22(A)におけるA−B間の断面図が図22(B)に対応している。
画素部81には、発光素子94が設けられており、発光素子94は、第1の導電層91と有機化合物層92と第2の導電層93とを有している。第1の導電層91と有機化合物層92と第2の導電層93とは積層して設けられている。発光素子94に含まれる第1の導電層91は、駆動用トランジスタ85のソースまたはドレイン配線として機能する導電層76に接続されている。また、隣接する発光素子94同士の間には、隔壁として機能する絶縁層79が設けられている。
駆動回路部82には複数のトランジスタ86を含む素子形成層が設けられている。素子形成層は、画素部81およびメモリセル部83の動作を制御する駆動回路を構成する。画素部81の動作を制御する駆動回路とは、例えば、シフトレジスタ、デコーダ、バッファ、サンプリング回路、ラッチ等である。また、メモリセル部83の動作を制御する駆動回路とは、例えば、デコーダ、センスアンプ、セレクタ、バッファ、読み出し回路、書き込み回路等である。
メモリセル部83には、記憶素子98が設けられており、記憶素子98は、ワード線Wyとして機能する第1の導電層95と、有機化合物層96と、ビット線Bxとして機能する第2の導電層97とを有する。第1の導電層95と有機化合物層96と第2の導電層97は積層して設けられている。また、図22(B)の構成において、絶縁層79上に記憶素子98を形成することによって、メモリセル部83を駆動回路部82の上方に設けることができる。このような構成とすることによって、画素部81の面積を拡大することが可能となる。
また、基板80上には接続フィルム84が設けられており、接続フィルム84は、具体的には、フレキシブルプリント回路(Flexible Print Circuit、FPC)等に相当する。画素部81とメモリセル部83を構成する複数の素子の動作を制御する信号や電源電位は、接続フィルム84を介して、外部から入力される。
なお、メモリセル部83に含まれる記憶素子98に対するデータの読み出しは、電気的作用を加えることによって行われる。具体的には、記憶素子98の第1の導電層95と第2の導電層97間に電圧を印加し、記憶素子98の抵抗値を読み取ることにより、データの読み出しが行われる。このようなデータの読み出しを行うとき、有機化合物層96に用いる材料によっては、記憶素子98が発光してしまう場合がある。従って、発光素子94に含まれる有機化合物層92と記憶素子98に含まれる有機化合物層96とが同じ材料から形成されている場合、記憶素子98の発光が視認されないようにブラックマトリクス等の筐体を配置するとよい。または、発光素子94に含まれる有機化合物層92と記憶素子98に含まれる有機化合物層96とを異なる材料で設けることによって、発光素子94のみが発光する構成とするとよい。
次に、画素部および記憶素子部の双方をアクティブマトリクス型で設けた場合について、図22(C)に示す。
画素部81には、発光素子94が設けられており、発光素子94は、第1の導電層91と有機化合物層92と第2の導電層93とを有している。第1の導電層91と有機化合物層92と第2の導電層93とは積層して設けられている。発光素子94に含まれる第1の導電層91は、絶縁層77を介して駆動用トランジスタ85のソースまたはドレイン配線として機能する導電層76に接続されている。また、隣接する発光素子94の間には、隔壁として機能する絶縁層78が設けられている。
駆動回路部82には複数のトランジスタ86を含む素子形成層が設けられている。素子形成層は、画素部81およびメモリセル部83の動作を制御する駆動回路を構成する。画素部81の動作を制御する駆動回路とは、例えば、シフトレジスタ、デコーダ、バッファ、サンプリング回路、ラッチ等である。また、メモリセル部83の動作を制御する駆動回路とは、例えば、デコーダ、センスアンプ、セレクタ、バッファ、読み出し回路、書き込み回路等である。
メモリセル部83には、記憶素子98が設けられており、記憶素子98は、第1の導電層88と有機化合物層89と第2の導電層90とを有している。第1の導電層88と有機化合物層89と第2の導電層90は積層して設けられている。記憶素子98が含む第1の導電層88は、スイッチ用トランジスタ87のソースドレイン配線として機能する導電層99に絶縁層77を介して接続している。また、隣接する記憶素子98の間には、隔壁として機能する絶縁層78が設けられる。また、図22(C)に示す構造において、絶縁層77を設けずに、第1の導電層91をソースまたはドレイン電極として機能する導電層76と同一の層に設けてもよいし、第1の導電層88をスイッチ用トランジスタ87のソースまたはドレイン電極として機能する導電層99と同一の層に設けてもよい。
また、上記構成において、発光素子94から発する光は、基板80側に向かう下面射出の構造を採用してもよいし、基板80と反対側に向かう上面射出の構造を採用してもよいし、上面射出と下面射出の双方の構造を有している両面射出の構造を採用してもよい。
また、上記構成において、有機化合物層96、92、89は、液滴吐出法、スピンコート法、スクリーン印刷法、グラビア印刷法または蒸着法等を用いて作製することができる。図22(B)、(C)では、選択的に有機化合物層96、92、89を形成しているが、これは液滴吐出法、スクリーン印刷法またはグラビア印刷法等によって形成することができる。この場合、各画素または各メモリセルにそれぞれ選択的に有機化合物層を設けることができるため、材料の利用効率を向上することが可能となる。さらに、有機化合物層96、92、89にそれぞれ異なる材料を用いて設けることができる。
上記構成を有する発光装置は、一対の導電層間に有機化合物層が挟まれた構造の記憶素子部からなる記憶回路を有することを特徴とする。上記の記憶素子部の構造は、発光素子の構造と同じ又はほぼ同じであるため、作製が簡単であり、安価な表示装置を提供することができる。また、メモリセルの面積を小型化することが容易であるために高集積化が容易であり、大容量の記憶回路を有する表示装置を提供することができる。
また、本発明と組み合わせることで、本実施の形態の表示装置は、画像を表示する複数の画素と、記憶回路とを同一基板上に設けることを特徴とする。上記特徴により、外部に接続させるICチップの個数を減らすことができるため、小型、薄型、軽量を実現した表示装置を提供することができる。
なお、本実施の形態は上記実施の形態1〜4、6と自由に組み合わせて行うことができる。つまり、上記実施の形態で示した半導体装置における材料や構成は、本実施の形態において自由に組み合わせて行うことができるものとする。
(実施の形態8)
本実施の形態では、無線チップ等の非接触でデータの送受信が可能な本発明の半導体装置に関して図23を用いて説明する。
半導体装置20は、非接触でデータを交信する機能を有し、電源回路11、クロック発生回路12、データ復調/変調回路13、他の回路を制御する制御回路14、インターフェース回路15、メモリ6、データバス17、アンテナ(アンテナコイル)18を有する(図23(A))。
電源回路11は、アンテナ18から入力された交流信号を基に、半導体装置の内部の各回路に供給する各種電源を生成する回路である。クロック発生回路12は、アンテナ18から入力された交流信号を基に、半導体装置内の各回路に供給する各種クロック信号を生成する回路である。データ復調/変調回路13は、リーダライタ19と交信するデータを復調/変調する機能を有する。制御回路14は、メモリ6を制御する機能を有する。アンテナ18は、電磁波或いは電波の送受信を行う機能を有する。リーダライタ19は、半導体装置との交信、制御及びそのデータに関する処理を制御する。
また、メモリ6は上記実施の形態で示した有機メモリのいずれかの構成により形成されている。なお、半導体装置は上記構成に制約されず、例えば、電源電圧のリミッタ回路や暗号処理専用ハードウエアといった他の要素を追加した構成であってもよい。
また、半導体装置は、各回路への電源電圧の供給を電源(バッテリ)を搭載せず電波により行うタイプとしてもよいし、各回路への電源電圧の供給をアンテナの代わりに電源(バッテリ)を搭載させて行うタイプとしてもよいし、電波と電源により電源電圧を供給するタイプとしてもよい。
本発明の半導体装置は、非接触で通信を行う点、複数読取りが可能である点、データの書き込み、消去、書き換えが可能である点、様々な形状に加工可能である点、選択する周波数によっては、指向性が広く、認識範囲が広い点等の利点を有する。半導体装置は、非接触による無線通信で人や物の個々の情報を識別可能なICタグ、ラベル加工を施して目標物への貼り付けを可能としたラベル、イベントやアミューズメント向けのリストバンド等に適用することができる。また、半導体装置を樹脂材料により成型加工してもよいし、無線通信を阻害する金属に直接固定してもよい。さらに、半導体装置は、入退室管理システムや精算システムといった、システムの運用に活用することができる。
次に、半導体装置を実際に使用するときの一形態について説明する。表示部321を含む携帯端末の側面には、リーダライタ320が設けられ、品物322の側面には半導体装置323が設けられる(図23(B))。品物322が含む半導体装置323にリーダライタ320をかざすと、表示部321に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。また、商品326をベルトコンベアにより搬送する際に、リーダライタ324と、商品326に設けられた半導体装置325を用いて、該商品326の検品を行うことができる(図23(C))。このように、本発明を用いてシステムに半導体装置を活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。
なお、本実施の形態は、上記実施の形態1〜6と自由に組み合わせて行うことができる。
(実施の形態9)
本実施の形態では、上記構成において、温度や圧力等の各種情報を測定可能なセンサを設けた半導体装置に関して図24を用いて説明する。
図24(A)は、上記実施の形態で示した半導体装置にセンサ部を設けた場合の一構成例である。基板350上にトランジスタ451、354を含む素子形成層351が設けられ、素子形成層の上方に記憶素子部356とアンテナ部353が設けられている。そして記憶素子部356の上方にセンサ部950が設けられている。
センサ部950は、温度、湿度、照度、気体、重力、圧力、音、振動、加速度、その他の特性を物理的又は化学的手段により検出することができる。また、センサ部950は、センサとそれを制御するセンサ回路とを有しており、センサとしては抵抗素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオードなどで形成される。
センサ部950は、素子形成層351に含まれるトランジスタ451に接続しており、ここでは、接着性を有する樹脂954により貼り合わされている。そして、センサ部950とトランジスタ451は、センサ部950と電気的に接続された導電層953とトランジスタのソースまたはドレイン領域と電気的に接続した導電層951とが樹脂954に含まれる導電性微粒子952を介して電気的に接続されている。
なお、センサ部950は、上記構成に限られずどのように配置してもよい。例えば、記憶素子部356と同一の層に設けてもよいし、トランジスタ451と同一の層に設けてもよい。また、基板350の下方にセンサ部950を設けることも可能である。
また、上記構成において、センサ部950とトランジスタ451の接続として、上記方法以外にも銀ペースト、銅ペースト、カーボンペースト等の導電性接着剤や半田接合を行う方法またはTCP(tape carrier package)法やワイヤーボンディング法等の公知の方法を用いて行うことができる。
上記構成においては、半導体装置と別途にセンサ部を形成した後に貼り合わせることによって設ける例を示したが、センサ部を直接半導体装置に作り込んで設けることも可能である。この場合について、図25を用いて説明する。
図25は、トランジスタ354、451を含む素子形成層351と同一の層に光センサが設けられている。ここでは、光センサとして、P型不純物領域と真性半導体領域とN型不純物領域とからなるフォトダイオード461が設けてある。フォトダイオード461は、光が照射されることにより電流値が変化するため、その電流値の変化をフォトダイオード461に接続されたトランジスタ462により測定することによって光を検出することができる。また、フォトダイオード461の構成としては、P型不純物領域と真性半導体領域とP型不純物領域、N型不純物領域と真性半導体領域とN型不純物領域またはP型不純物領域とN型不純物領域との接合構造とから構成してもよい。また、フォトダイオードの代わりにフォトトランジスタを設けてもよい。例えば、トランジスタ354、451を薄膜トランジスタで設ける場合にフォトダイオードやフォトトランジスタを同時に作り込んで設けると工程の簡略化や低コスト化を図ることができるため好ましい。
次に、図24(B)に、素子形成層901、記憶回路部904、センサ908およびアンテナ902を備えた半導体装置900の構成を示す。センサ部906は、温度、湿度、照度、気体、重力、圧力、音、振動、加速度、その他の特性を物理的又は化学的手段により検出する。センサ部906は、センサ908とそれを制御するセンサ回路909が含まれている。センサ908は抵抗素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオードなどで形成される。センサ回路909はインピーダンス、リアクタンス、インダクタンス、電圧又は電流の変化を検出し、アナログ/デジタル変換(A/D変換)して演算処理回路部903に信号を出力する。
素子形成層901は、演算処理回路部903、通信回路部905、電源回路部907を備える。また、記憶回路部904を素子形成層901内に設けることも可能である。記憶回路部904は、センサ部906及びアンテナ902を経由して受信した外部からの情報を随時記録することができる。記憶回路部904は、センサ部906で検知した信号を格納する第1の記憶回路部910と、リーダ/ライタ装置から書き込まれた情報を記録する第2の記憶回路部911に分けて構成することもできる。
第1の記憶回路部910はセンサ部906で検知した情報を記録するために、逐次書き込みを可能とするとともに、データが消失しないフラッシュメモリなどで構成することが好ましい。また、一度だけ書き込み可能な記憶素子部を適用することが好ましい。
通信回路部905は、復調回路912、変調回路913を含んでいる。復調回路912は、アンテナ902を経由して入力される信号を復調して、演算処理回路部903に出力する。信号にはセンサ部906を制御する信号や、記憶回路部904に記憶させる情報を含んでいる。また、センサ回路909から出力される信号や、記憶回路部904から読み出された情報は、演算処理回路部903を通して変調回路913に出力される。変調回路913は、この信号を無線通信可能な信号に変調して、アンテナ902を介して外部装置に出力する。
演算処理回路部903、センサ部906、記憶回路部904及び通信回路部905を動作させるのに必要な電力は、アンテナ902を介して供給される。また、使用形態によっては、電源(バッテリ)を内蔵させた構成としてもよい。
このように、温度や圧力等の情報を検出できるセンサを上記実施の形態で示した半導体装置に設けることによって、センサから検出された様々な情報を記憶素子部に記憶して管理することが可能となる。例えば、食品にガスセンサを有する半導体装置を設け、食品の状態を管理することができる。具体的には、腐敗しやすい食品等にガスセンサを有する半導体装置を設け、食品から発せられる腐敗ガスを検知する。記憶されたデータは、陳列棚またはベルトコンベアーの脇に設けられたリーダライタで定期的に読み取ることで食品の鮮度を管理すると共に、腐敗が始まった食品を選別することができる。
また、他にも、人体の表面または内部に、温度センサ、圧力センサ等のセンサを有する半導体装置を設けて脈拍数、心拍数、体温、血圧、心電図、筋電図等の生体情報を半導体装置に設けられた記憶素子部に記憶することができる。本発明の半導体装置は、薄型且つ小型であるため、人体を拘束せずとも生体情報を読み取ることが可能である。また、記録された情報をリーダライタで定期的に読み取ることにより、人体の健康状態や運動状態の管理や疾病の予防、予測が可能となる。また、インターネット等のネットワークを用いて、リーダライタで読み取った生体情報を得ることで、在宅医療監視システム等が可能となる。なお、人体だけでなく、家畜等の動物にセンサを備えた半導体装置を埋め込むことにより様々な情報を記録させて、管理することが可能となる。なお、上記システムは、本発明の半導体装置を用いることで、安価で、任意にデータを書き込みでき、かつ消去、書き換えができる機能を持つので、高機能な在宅医療監視システム等を提供することができる。
本実施の形態は、上記実施の形態1〜8と自由に組み合わせて行うことができる。つまり、上記実施の形態で示した半導体装置の全ての構成と組み合わせて実施することができる。
(実施の形態10)
本実施の形態では、上記構成を有する半導体装置において、電気的作用により、データの読み出しを行う際の動作について説明する。
データの読み出しは、記憶素子241の電気特性が、データ「0」を有するメモリセルとデータ「1」を有するメモリセルとで異なることを利用して行う。例えば、データ「0」を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧においてR0、データ「1」を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧においてR1とし、電気抵抗の差を利用して読み出す方法を説明する。なお、R1<<R0とする。読み出し回路226bは、読み出し部分の構成として、例えば、図28(A)に示す抵抗素子246と差動増幅器247を用いたビット線駆動回路226を考えることができる。抵抗素子は抵抗値Rrを有し、R1<Rr<R0であるとする。抵抗素子246の代わりに、トランジスタ248を用いても良いし、差動増幅器の代わりにクロックドインバータ229を用いることも可能である(図28(B))。勿論、回路構成は図28(A)、(B)に限定されない。
y行x列目メモリセル221からデータの読み出しを行う場合、まず、インターフェース223を介してロウデコーダ224a、カラムデコーダ226aおよびセレクタ226cによってメモリセル221を選択する。具体的には、ロウデコーダ224aによって、メモリセル221に接続されるワード線Wyに所定の電圧V24を印加する。また、カラムデコーダ226aとセレクタ226cによって、メモリセル221に接続されるビット線Bxを読み出し回路226bの端子Pに接続する。その結果、端子Pの電位Vpは、Vcomと抵抗素子246の一端に印加されたV0が抵抗素子246(抵抗値Rr)と記憶素子241(抵抗値R0もしくはR1)による抵抗分割によって決定される値となる。従って、メモリセル221がデータ「0」を有する場合には、Vp0=Vcom+(V0−Vcom)×R0/(R0+Rr)となる。また、メモリセル221がデータ「1」を有する場合には、Vp1=Vcom+(V0−Vcom)×R1/(R1+Rr)となる。その結果、図28(A)では、VrefをVp0とVp1の間となるように選択することで、図28(B)では、クロックトインバータの変化点をVp0とVp1の間となるように選択することで、出力電位Voutが、データ「0」/「1」に応じて、Lo/Hi(もしくはHi/Lo)となり、読み出しを行うことができる。
例えば、差動増幅器をVdd=3Vで動作させ、Vcom=0V、V0=3V、Vref=1.5Vとする。仮に、R0/Rr=Rr/R1=9とすると、メモリセルのデータが「0」の場合、Vp0=2.7VとなりVoutはHiが出力され、メモリセルのデータが「1」の場合、Vp1=0.3VとなりVoutはLoが出力される。こうして、メモリセルの読み出しを行うことができる。
上記の方法によると、記憶素子の抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。勿論、読み出し方法は、この方法に限定されない。例えば、電気抵抗の差を利用する以外に、電流値の差を利用して読み出しても構わない。また、メモリセルの電気特性が、データ「0」と「1」とで、しきい値電圧が異なるダイオード特性を有する場合には、しきい値電圧の差を利用して読み出しても構わない。
上記構成を有する有機メモリおよび当該有機メモリを備えた半導体装置は、不揮発性メモリであるため、データを保持するための電池を内蔵する必要がなく、小型、薄型、軽量の半導体装置の提供することができる。
なお、本実施の形態では、記憶回路の構成が単純であるパッシブマトリクス型の有機メモリおよび当該有機メモリを備えた半導体装置を例に挙げて説明を行ったが、アクティブマトリクス型の記憶回路を有する場合であっても、同様に読み出しを行うことができる。
ここで、アクティブマトリクス型の場合において、電気的作用により記憶素子部のデータを読み出す場合に関して図29に具体例を挙げて説明する。
図29は、記憶素子部に「0」のデータの書き込みを行った記憶素子部の電流電圧特性941と、「1」のデータの書き込みを行った記憶素子部電流電圧特性942と、抵抗素子246の電流電圧特性943を示しており、ここでは抵抗素子246としてトランジスタを用いた場合を示す。横軸はノードαの電位を示す。また、データを読み出す際の動作電圧として、第1の導電層243と第2の導電層245の間に3Vを印加した場合について説明する。
図29において、「0」のデータの書き込みが行われた記憶素子部を有するメモリセルでは、記憶素子部の電流電圧特性941とトランジスタの電流電圧特性943との交点944が動作点となり、このときのノードαの電位はV1(V)となる。ノードαの電位は差動増幅器247に供給され、当該差動増幅器247において、上記メモリセルが記憶するデータは、「0」と判別される。
一方、「1」のデータの書き込みが行われた記憶素子部を有するメモリセルでは、記憶素子部の電流電圧特性942とトランジスタの電流電圧特性943との交点945が動作点となり、このときのノードαの電位はV2(V)(V1>V2)となる。ノードαの電位は差動増幅器247に供給され、当該差動増幅器247において、上記メモリセルが記憶するデータは、「1」と判別される。
このように、記憶素子241の抵抗値に従って、抵抗分割された電位を読み取ることによって、メモリセルに記憶されたデータを判別することができる。
なお、本実施の形態は、上記実施の形態に示した有機メモリおよび当該有機メモリを備えた半導体装置の構成と自由に組み合わせて行うことができる。
(実施の形態11)
本発明の半導体装置の用途は広範にわたるが、例えば、情報を記憶して表示する電子機器に用いることができる。電子機器として、例えば液晶表示装置、EL表示装置、テレビジョン装置、携帯電話をはじめとする携帯情報端末、プリンター、カメラ、パーソナルコンピュータ、イヤホン付ゴーグル、スピーカ装置、ヘッドホン、ナビゲーション装置、ETC用車載器、又は電子鍵等に利用することができる。本発明の半導体装置を携帯電話に適用した場合に関して図26を用いて説明する。
携帯電話は、筐体2700、2706、パネル2701、ハウジング2702、プリント配線基板2703、操作ボタン2704、バッテリ2705とを有する。パネル2701はハウジング2702に脱着自在に組み込まれ、ハウジング2702はプリント配線基板2703に脱着される。ハウジング2702はパネル2701が組み込まれる電子機器に合わせて、形状や寸法が適宜変更される。プリント配線基板2703には、パッケージングされた複数の半導体装置が実装されており、このうちの1つとして、本発明の半導体装置を用いることができる。プリント配線基板2703に実装される複数の半導体装置は、コントローラ、中央処理ユニット(CPU、Central Processing Unit)、メモリ、電源回路、音声処理回路、送受信回路等のいずれかの機能を有する。
パネル2701は、接続フィルム2708を介して、プリント配線基板2703と接続される。上記のパネル2701、ハウジング2702、プリント配線基板2703は、操作ボタン2704やバッテリ2705と共に、筐体2700、2706の内部に収納される。パネル2701が含む画素領域2709は、筐体2700に設けられた開口窓から視認できるように配置されている。
本発明の半導体装置は、小型、薄型、軽量であることを特徴としており、上記特徴により、電子機器の筐体2700、2706内部の限られた空間を有効に利用することができる。また、本発明の半導体装置は、単純な構造の記憶回路を有することを特徴としており、上記特徴により、安価で、高集積化された記憶回路を有する半導体装置を用いた電子機器を提供することができる。さらに、本発明の半導体装置は、任意にデータを書き込みでき、かつ消去、書き換えができることを特徴としており、上記特徴により、高機能化と高付加価値化を実現した電子機器を提供することができる。また、本発明の半導体装置は、移動度や応答速度が良好な単結晶半導体層をチャネル領域に用いたトランジスタを設けることができ、この場合、高速な動作が可能であり、動作周波数を向上させた半導体装置を用いた電子機器を提供することができる。
また、本発明の半導体装置は、例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図27を用いて説明する。
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの(金券)、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指す(図27(A)参照)。証書類とは、運転免許証、住民票等を指す(図27(B)参照)。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す(図27(C)参照)。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指す(図27(D)参照)。書籍類とは、書物、本等を指す(図27(E)参照)。記録媒体とは、DVDソフト、ビデオテープ等を指す(図27(F)参照)。乗物類とは、自転車等の車両、船舶等を指す(図27(G)参照)。身の回り品とは、鞄、眼鏡等を指す(図27(H)参照)。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、EL表示装置、テレビジョン装置、携帯電話、プリンター、カメラ、パーソナルコンピュータ、イヤホン付ゴーグル、スピーカ装置、ヘッドホン、ナビゲーション装置、ETC用車載器、又は電子鍵等を指す。
紙幣、硬貨、有価証券類、証書類、無記名債券類等に半導体装置を設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等に半導体装置を設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。半導体装置の設け方としては、物品の表面に貼ったり、物品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。ただし、書き換えが可能なメモリに記憶されたデータを、不特定の第三者がデータの改ざんを行なわないように、例えばデータの書き換えの際にパスワードを要求したり、暗証鍵を形成したり、細工を施しておくことが好ましい。また、ユーザーが商品を購入した後のプライバシー等の問題についても、半導体装置に設けられた記憶素子にデータを消去するシステムを設けておくことによって解決することができる。
このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサを備えた半導体装置を埋め込むことによって、生まれた年や性別または種類等はもちろん現在の体温等の健康状態を容易に管理することが可能となる。
以上のように、本発明の半導体装置はデータを記憶する物品であればどのようなものにでも設けて使用することができる。また、本発明の半導体装置は単純な構造の記憶回路を有することを特徴としており、上記特徴により、小型で、安価な記憶回路を有する半導体装置を用いた電子機器を提供することができる。さらに、任意にデータを書き込みでき、かつ消去、書き換えができることを特徴としており、上記特徴により、高機能化と高付加価値化を実現した電子機器を提供することができる。なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。