CN101084580A - 非易失性铁电存储器设备的制备方法和由此获得的存储器设备 - Google Patents

非易失性铁电存储器设备的制备方法和由此获得的存储器设备 Download PDF

Info

Publication number
CN101084580A
CN101084580A CNA2004800385352A CN200480038535A CN101084580A CN 101084580 A CN101084580 A CN 101084580A CN A2004800385352 A CNA2004800385352 A CN A2004800385352A CN 200480038535 A CN200480038535 A CN 200480038535A CN 101084580 A CN101084580 A CN 101084580A
Authority
CN
China
Prior art keywords
layer
electrode
equipment
ferroelectric
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800385352A
Other languages
English (en)
Inventor
阿尔贝特·W·马尔斯曼
达戈贝尔特·M·德里兀
格温·H·格林克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101084580A publication Critical patent/CN101084580A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135—Polyethylene dioxythiophene [PEDOT]; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H10K85/623—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene containing five rings, e.g. pentacene

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及包括晶体管(22)和电容器(23)的非易失性铁电存储器设备(30)，尤其是非易失性可电清除的可编程的铁电存储元件，和所述非易失性铁电存储器设备(30)的制备方法。由于所述晶体管(22)的栅极介电层和所述电容器(23)的介电层由相同的有机或无机铁电层(14)制得，因此根据本发明的所述方法包括有限数量的掩模步骤。

Description

非易失性铁电存储器设备的制备方法和由此获得的存储器设备
本发明涉及非易失性铁电存储器设备，尤其是用于聚合物集成电路的非易失性可电清除的可编程的铁电存储元件，和所述非易失性铁电存储器设备的制备和操作方法。
存储器技术大致可分为两类：易失性和非易失性存储器。易失性存储器，例如SRAM(静态随机存取存储器)和DRAM(动态随机存取存储器)，当断电时丢失它们的存储信息，而以ROM(只读存储器)技术为基础的非易失性存储器，不丢失它们的存储信息。DRAM、SRAM和其它半导体存储器广泛用于计算机和其它设备中的信息处理和高速存储。近年来，已引入EEPROM和闪存存储器作为非易失性存储器，其在浮栅电极中以电荷存储数据。非易失性存储器(NVM)用于各种商业和军事电子设备和装置，例如手持电话、收音机和数码相机。这些电子设备的市场一直需要设备具有较低的电压、较低的能耗和减小的芯片尺寸。然而，EEPROM和闪存存储器写入数据耗时长，并且对可以再写数据的次数有限。
作为避免上述类型的存储器的缺点的途径，提出了铁电随机存取存储器(FRAM)，它通过电极化铁电薄膜来存储数据。铁电存储器元件包括铁电电容器和晶体管。其构造类似于DRAM的存储器元件。不同之处在于电容器电极之间的材料的介电性质，在为FRAM的情况下是铁电材料。据说当材料具有永久电偶极矩特性时，该材料是铁电的，即甚至在不施加外部电场时在低于击穿电压的电场下它可以在至少两种状态之间转换。在这种情况下，在其晶格结构的单位晶胞内存在多于一个的稳定的电极化状态。这样使得材料的介电常数是外加电场(E)的非线性函数。电容器上表面电荷密度D相对于外加场E的曲线产生特征磁滞回线，如图1所示。正和负的饱和极化强度(Ps)与二进制逻辑状态一致，例如存储器元件的“1”和“0”，而剩余极化强度(Pr)与关掉电源电压，或者由此关掉电场E时元件所处的状态一致。因此，剩余极化强度提供存储器元件的非易失性。由于施加FRAM的电场E控制铁电电容器的电极化，因此与通过注入热电子或者使用隧道效应的写入相比，正如在EEPROM和闪存存储器上进行的，写入速度快1,000倍或更高。同样，写入所需的功率低得多，仅仅为闪存存储器设备的EEPROM编程所用功率量的1/1000-1/100000。而且，不需使用隧道氧化薄膜从而延长FRAM的寿命，可以比闪存存储器或EEPROM设备的写入次数多100,000次。
存储器元件电容器上的铁电薄膜可以由无机材料如钛酸钡(BaTiO3)、锆酸钛酸铅(PZT-Pb(Zr，Ti)O3))、PLZT((Pb，La)(Zr，Ti)O3))或SBT(SrBi2Ta2O9)制成，或者由有机分子材料如三甘氨酸硫酸酯(TGS)或具有极性基团的有机聚合物如聚偏二氟乙烯(P(VDF))、奇碳原子数的尼龙或聚二氰亚乙烯(PVCN)(polyvinylidene cyanide)制成。通过使用例如P(VDF)与三氟乙烯(TrFE)或四氟乙烯(TeFE)的(无规)共聚物可以使这些极性层最优化。一般说来具有属于非对称空间基团的结晶结构的晶相的任意材料都可以使用，只要该电击穿电场高于所需的转换磁场(与矫顽场有关)。然而，在为铁电液晶聚合物的情况下，例如将其用于例如显示器目的，取决于大分子偶极矩的剩余极化强度Pr通常低(～5-10mC/m2)。它对存储器应用而言可能太低。此外，由于液晶性能，例如它们的相转变，因此操作条件将会对温度非常敏感。就存储器应用而言，人们希望在约-20至150℃的温度下具有稳定的性能。因此，在为用于聚合物集成电路中的非易失性存储器元件的情况下，优选使用上述的有机铁电材料作为铁电层，这是由于它们显示高的剩余极化强度。
在WO 98/14989中描述了一种存储器元件1，它包括连接存储电容器3的晶体管2(参见图2)。该存储电容器3含有具特定铁电性能的聚合物存储介电层4。该聚合物存储介电层4例如可以是尼龙11、尼龙9、尼龙7、尼龙5或具有氟原子的聚乙烯例如P(VDF)或其与三氟乙烯(TrFE)的共聚物。电容器3的第一电极5与晶体管2的第一接线6导电连接。聚合物存储介电层4位于电容器3的第一电极5的顶部并由第二电极7覆盖。第一电极5和第二电极7以及聚合物存储介电层4在不同步骤中沉积在晶体管2上，由此对晶体管2结构金属化主要导致形成分别的电容器3。
WO 98/14989中的设备的缺点在于为了用铁电材料作为聚合物存储介电层4形成包括晶体管2和存储电容器3的设备，需要许多掩模步骤，结果生产时间增加。这样使得这种铁电存储器设备的制造成本相当高。
本发明的一个目的在于提供一种廉价且快速制备铁电非易失性、可电再编程的存储器设备的方法以及按照该方法制得的存储器设备。
上面的目的是通过本发明的方法和设备实现的。
本发明提供了一种可用于非易失性存储器目的或闭锁电路的设备。根据本发明，该设备包括：
-选择设备，其具有控制电极和使该控制电极与该选择设备的剩余部分绝缘的第一介电层，和
-存储设备，其包括第二介电层，
其中选择设备的第一介电层和存储设备的第二介电层是同一个铁电层的分别的部分。
在一个实施方式中，选择设备可以是一包括栅电极、栅极介电层和漏极和源极的晶体管，存储设备可以是一包括第一电极、介电层和第二电极的电容器，其中晶体管的栅极介电层和电容器的介电层可以是同一个铁电层的分别的部分。晶体管例如可以是薄膜晶体管。
在本发明的一个实施方式中，铁电层例如可以是无机铁电层。在另一实施方式中，铁电层可以是有机铁电层，例如铁电低聚物或聚合物层，例如可以选自(CH2-CF2)n、(CHF-CF2)n、(CF2-CF2)n及其组合，从而形成(无规)共聚物，如(CH2-CF2)n-(CHF-CF2)m或(CH2-CF2)n-(CF2-CF2)m。而且，铁电层可以包括分散在有机物(例如基质)内的无机物或者反之亦然。
在该设备中，根据本发明，晶体管的栅电极和电容器的第一电极可以是第一导电层如导电聚合物层的分别的部分。
在另一实施方式中，晶体管的漏极和源极和电容器的第二电极可以是第二导电层如第二导电聚合物层的分别的部分。
电容器的第一和第二电极中的一个可以与晶体管的栅极、源极或漏极电连接。
在本发明的一个实施方式中，晶体管的栅电极、漏极和源极以及电容器的第一电极和第二电极可以由相同材料形成，例如可以是PEDOT/PSS，但也可以是任意其它合适的导电材料。
本发明的设备还可以包括一半导体层，它例如可以是有机或无机半导体。在一个优选的实施方式中，半导体层可以是有机半导体层。使用有机半导体的优点在于在半导体层和铁电层之间的界面显示非常好的性能。在一个特定的实施方式中，半导体层可以包括并五苯半导体层。
本发明还提供了一种可用于非易失性存储器目的或闭锁电路的设备的制备方法，该设备包括选择设备和存储设备，选择设备包括控制电极、第一介电层和第一主电极和第二主电极，存储设备包括第一电极、第二介电层和第二电极。本发明的方法包括：
-在基片上提供和构图第一导电层，由此形成存储设备的第一电极和选择设备的控制电极，
-在该构图的第一导电层上提供和构图铁电层，由此形成选择设备的第一介电层和存储设备的第二介电层，和
-在该构图的铁电层上提供和构图第二导电层，由此形成电容器的第二电极和选择设备的第一主电极和第二主电极。
本发明的方法还可以包括在该构图的第二导电层上提供半导体层。该半导体层例如可以是无机或有机半导体。在一个优选的实施方式中，半导体层可以是有机半导体层例如并五苯半导体层。
在一个实施方式中，第一导电层和/或第二导电层的构图可以通过标准光刻法进行。
铁电层的提供可以包括提供无机或有机铁电层。在一个实施方式中，铁电层的提供可以是提供选自(CH2-CF2)n、(CHF-CF2)n、(CF2-CF2)n及其组合的铁电聚合物层，从而形成(无规)共聚物如：(CH2-CF2)n-(CHF-CF2)m或(CH2-CF2)n-(CF2-CF2)m。铁电层的构图可以通过例如交联铁电层来进行。
在本发明的一个实施方式中，第一导电层和/或导电层的提供可以是提供任意的金属层或导电聚合物层。在一个特定的实施方式中，第一导电层和/或导电层的提供可以是提供PEDOT/PSS层。
本发明所述方法的一个优点在于由于仅需要几个掩模步骤，因此加工时间以及加工成本降低。
从以下详述并结合例如描述了本发明原理的附图，本发明的这些和其它特征、特性和优点将是显而易见的。该描述仅是例举性的，并不限制本发明的范围。下面引证的参照图是指附图。
图1显示了相对外加电场E铁电电容器上的表面电荷密度D。
图2显示了现有技术中包括晶体管和电容器以及铁电介电层的存储器元件的横截面。
图3-7显示了根据本发明的一个实施方式在制备1T/1C存储器元件的连续阶段的横截面图。
图8显示了在退火之前(开路)和之后(闭路)的PEDOT/PSS-VDF/TrFE-PEDOT/PSS堆叠的铁电磁滞回线。
现在参照具体实施方式和一些图描述本发明，但是本发明并不限于此，而是仅由权利要求书限定。所述的图仅是描述性的而非限制性的。在这些图中，为了描述的目的，一些元件的尺寸可以是放大的并且未按比例绘制。在本说明书和权利要求书中使用术语“包括”的地方，并不排除其它的元件或步骤。在称之为单数名称例如“一”或“该”的地方，包括复数意思，除非另有说明。
而且，本说明书和权利要求书中的术语第一、第二、第三等，用于区别类似的元件，而不一定是为了描述连续的或时间的顺序。应理解的是如此使用的术语在适当情况下可以互换并且本文所述的本发明的实施方式可以是在除本文所述之外的以其它顺序的操作。
而且，本说明书和权利要求书中的术语顶部、底部、上面、下面等用于描述目的，而不一定描述相对位置。应理解的是如此使用的术语在适当情况下可以互换并且本文所述的本发明的实施方式可以是在除本文所述之外的其它取向的操作。
在图3-7中描述了按照本发明的一个实施方式的1T/1C存储器设备30的不同制备步骤，所述设备包括一个转换元件例如晶体管22和一个存储元件例如电容器23。
在图3中描述了制备1T/1C存储器设备30的第一步。提供基片10。在本发明的实施方式中，术语“基片”可以包括可被使用的任意基础材料，或者在其上可以形成设备、电路或外延层的基础材料。在其它实施方式中，该“基片”可以包括半导体基片例如掺杂的硅、砷化镓(GaAs)、磷化砷镓(GaAsP)、磷化铟(InP)、锗(Ge)或锗化硅(SiGe)基片。除半导体基片部分外，“基片”可以包括例如绝缘层例如SiO2或Si3N4层。因此，术语基片还包括玻璃上的硅(silicon-on-glass)、蓝宝石基质上的硅(silicon-on sapphire)。术语“基片”因此用于通常定义位于感兴趣的层或部分的下面的层的元件。同样，“基片”可以是在其上形成层例如玻璃或金属层的任意其它基材。
加工可以从对基片10的任选极化开始。这可以例如通过在基片10上沉积光致抗蚀剂的极化层，例如可以是环氧-或酚醛清漆-基聚合物而进行。
在基片10极化之后在该基片10上沉积第一导电层。该第一导电层例如可以是金属层例如金、铝，或者可以是无机导电层例如氧化锡铟(ITO)层。或者，第一导电层可以是导电聚合物层，例如掺杂有樟脑磺酸的聚苯胺(PANI/CSA)或者掺杂有聚(4-苯乙烯磺酸盐)的聚(3，4-亚乙基二氧化噻吩)(PEDOT/PSS)。第一导电层的厚度取决于使用的材料和所需的电阻。该导电层在第一导电层例如为PEDOT/PSS层的情况下可以具有例如100nm的厚度，并且在导电层为金层的情况下可以是50nm。通过任何合适的技术例如溅射沉积，或者在为导电聚合物层的情况下通过例如旋涂可以在基片10上沉积第一导电层。
为了形成第一互联线11，例如通过标准光刻法形成电容器23的第一电极12和晶体管22的栅电极13，接着进行第一导电层的结构化或构图。光刻法包括包括依次以下步骤。首先，在基片10上于第一导电层的顶部，例如通过旋涂施加光致抗蚀剂层。该光致抗蚀剂层例如可以具有几μm的厚度并且可以由可用作光致抗蚀剂的任意合适的聚合物，例如聚(肉桂酸乙烯酯)或酚醛清漆-基聚合物制成。之后，在基片10上施加一掩模以排列图案。然后例如通过紫外线经掩模照射光致抗蚀剂层。照射之后使光致抗蚀剂显影，由此除去光致抗蚀剂的被照射部分(正性抗蚀剂)或光致抗蚀剂的未被照射部分(负性抗蚀剂)，这取决于使用的光致抗蚀剂的类型。然后使用显影的光致抗蚀剂层作为掩模进行第一导电层的构图，之后通常通过使用有机溶剂除去光致抗蚀剂层的剩余部分。结果示于图3。
在图4所述的下一个制备步骤中，在基片10上沉积铁电层14，它可以是铁电有机层或铁电无机层并且例如可以具有500nm或更小的厚度。有机铁电层14可以具有例如2000nm或更小的厚度。如果铁电层是有机的，铁电层厚度优选在30-500nm之间。铁电层14例如可以是基于偏二氟乙烯(VDF)与三氟乙烯(TrFE)或者与氯三氟乙烯的无规共聚物、并且可以例如从2-丁酮旋涂的铁电聚合物层。也可以使用其它铁电聚合物，例如奇碳原子数的尼龙、氰基聚合物、聚丙烯腈类、聚(亚乙烯基二氰)类和在侧链具有氰基的聚合物、聚脲类、聚硫脲类和聚氨酯类。所有聚合物都可以以纯态使用或者稀释于另一聚合物基质中。在“Principles and Applications of Ferroelectrics and relatedmaterials”，M.E.Lines and A.M.Glass，Oxford Press，2001和“Ferroelectric polymers，chemistry，physics and applications”，edited byHari Singh Nalwa，Marcel Dekker，Inc 1995中讨论了铁电材料。就铁电材料的一般列表而言，参见the Landolt-Boernstein series，Springer-Verlag Heidelberg Group III；Condensed Matter；Volume 16：Ferroelectrics and related substances(1982)和Volume 36：Ferroelectricsand related substances(2002)。然而，就存储器应用而言，重要的是铁电聚合物的剩余极化强度Pr尽可能高。因此，优选具有大偶极基团的高密度材料，例如是在含氟聚合物中的情形，它具有＞10mC/m2的剩余极化强度，例如～100mC/m2。上限可以通过确定的应用来确定。例如1T-1C(一个晶体管，一个电容器)设备优选使用具有最高Pr可能的材料以便在破坏性读出期间产生足够的电荷。
Pr不能太低的另一重要原因在于存储状态(极化)的稳定性将至少部分取决于Pr。在这一点上矫顽场也是重要的。太高的Ec获得高的转换电压(就极化饱和而言通常是2×Ec×层厚)。然而，太低的Ec可能在当与具有寄生电容的其它电路相连时，在电容器内呈现有害的极化场。
因此，尽管存在其它聚合物或分子，含氟材料似乎具有最有益的性能。该氟化聚合物可以优选是主链聚合物。然而，该氟化聚合物也可以是嵌段共聚物或侧链聚合物。该氟化聚合物例如可以是(CH2-CF2)n、(CHF-CF2)n、(CF2-CF2)n及其组合以形成(无规)共聚物如(CH2-CF2)n-(CHF-CF2)m或(CH2-CF2)n-(CF2-CF2)m。
构图铁电层14以在需要的地方形成与第一导电层接触的开孔15。如果可能的话，并且这取决于用于铁电层14的材料类型，该构图可以通过在构图第一导电层的情况中所述的标准光刻法进行。
然而，在将氟化聚合物用于铁电层14的情况下，难以采用常规光刻法进行构图，这是由于氟化聚合物溶于常用于除去光致抗蚀剂的极性有机溶剂中，这样导致顶部所有层完全脱离。在这种情况下，铁电聚合物层14也可以通过向氟化聚合物旋涂溶液中加入光敏性交联剂经光刻法构图，所述交联剂例如可以是叠氮化物例如二叠氮化物(bisazide)。用交联剂旋涂铁电聚合物层14之后，用紫外光通过导致部分不溶层的掩模照射该铁电层14。铁电聚合物层14的不溶性是通过聚合物的交联实现的。未被照射因此未交联的部分铁电聚合物层14的部分随之可以通过用例如丙酮洗涤除去，留下可以经退火以增加层14的铁电性能的构图的薄膜。该交联基本上不改变该铁电转换性能，而它大大提高堆叠完整性，这是由于通过进一步处理，该交联的铁电聚合物层14不溶解。可以使用所有交联材料，条件是它们在曝光期间不分解成带电颗粒。已知使用过氧化物或二胺交联的实例。然而它们导致带电副产物，这对转换电容器和晶体管的存储器特性都有害。图4描述了构图铁电层14之后的结果。当设备就绪并且使用时，铁电层14稍后既在活性晶体管22中起栅极介电层的作用，又在电容器23的第一电极12和第二电极18之间起转换层的作用。
在构图铁电层14之后，在构图的铁电层14的顶部沉积第二导电层。第二导电层也填充在铁电层14中形成的接触开孔15，由此形成垂直的互联线16。它描述于图5。第二导电层例如可以是金属层例如金、铝或氧化锡铟(ITO)、或者另一导电聚合物层例如掺杂有樟脑磺酸的聚苯胺(PANI/CSA)或掺杂有聚(4-苯乙烯磺酸盐)的聚(3，4-亚乙基二氧化噻吩)(PEDOT/PSS))并且可以具有与第一导电层的厚度相当的厚度，并且它也取决于使用的材料和所需的电阻和线路速度。在为金的情况下第二导电层的厚度例如可以是50nm或者在为PEDOT/PSS的情况下可以是100nm。形成第一和第二导电层的材料应是可以构成低欧姆垂直互联线16的材料。
为了形成第二互联线17、电容器23的第二电极18、漏极区19和源极区20，构图第二导电层。这也可以通过上面针对第一导电层的构图所解释的标准光刻法进行。该构图期间使用的光致抗蚀剂可以是任意合适的聚合物例如聚(肉桂酸乙烯酯)或酚醛清漆-基聚合物。而且，也可以使用本领域已知的非平版印刷技术进行构图，例如在为可溶性导电聚合物的情况下通过喷墨或丝网印刷，或者在为例如金的情况下通过微触印刷或者例如在为ITO的情况下通过微压印。然后在构图的第二导电层的顶部施加半导体层21(图6)。半导体层21例如可以是前体并五苯，从CH2Cl2旋涂接着在180℃下转化10秒钟。可以使用其它半导体材料形成半导体层21，例如有机材料(例如其它聚并苯类、聚芴类、聚亚苯基乙烯撑类(polyphenylene vinylens))或属于单极性和双极性的混合物[E.J.Meijer等，Nature Materials 2，678，2003]。或者，可以使用无机半导体材料(例如InP、GaAs、GaN、ZnS、CdS)，前提是处理它们的最大处理温度低于200℃。理想地，半导体层21和第二导电层的功函应匹配以使得在它们之间形成电阻性接触。半导体层21例如可以具有几十nm的厚度。半导体层21的厚度一方面不能太低，这是由于这种情况下层可能是不连续的。另一方面，厚度不能太高，这是由于设备将显示本底电流泄漏。半导体层21不需要构图。然而，通过降低横向泄漏，构图可以提高性能并且优选进行构图。半导体层21决定晶体管22的电气转换性能，它例如可以是如图7所示的薄膜晶体管(TFT)。
在图7中描述了一个完整的铁电存储器设备30，它包括晶体管22、电容器23和通路24。为了制备铁电存储器设备30，按照本发明上面实施方式所述的方法仅需要三个掩模步骤(或者当不构图该铁电层时仅需要两个步骤)，这是由于晶体管22的栅极介电层和电容器23的介电层是由相同的铁电层14制成的。由此，相对现有技术中的方法，缩短了铁电存储器设备30的制备时间并且加工成本降低。本发明的铁电存储器设备30是非易失性的、可电再编程并且经电压驱动。
具有有机铁电介电层的电容器23的铁电特性与用于形成电容器23的第一电极12和第二电极18的材料基本上无关。优选地，使用不通过例如氢键相互作用优先与铁电层5结合的电极材料，例如PEDOT/PSS或Au，它们对形成的设备的转换特性没有影响。这不是无机相应物的情形并且使用无机铁电材料经常在结构方面具有严重问题。电极材料的铁电特性的独立性与观察到的根据本发明方法制备的电容器23中的低泄漏电流有关。
根据本发明的一个实施方式的铁电存储器元件30由此经过构造，从而将铁电层14加入到晶体管22中作为绝缘体介电层。设备中的存储器位于铁电电容器23内。它是在其中通过双稳态铁电极化存储剩余电荷的非易失性部件。优选在不打开它的情况下使用晶体管进行编程和读出。在该实施方式中该晶体管不需要双稳态。在该元件中，必须使用SD电压在铁电元件23上产生转换电压。栅极电压正好将该通道打开和关闭。因此，在该设备中读出是破坏性的。转换速度首先由晶体管的沟道电导和铁电电容器的电容定义的RC时间常数大致决定。
而且，晶体管22的栅电容在存储电容器23内引起去极化场。为了保持该去极化场低于矫顽场，即发生存储电容器23转换的场，铁电电容器23的特征尺寸应大致小于晶体管22的特征尺寸的1/5，在VDF铁电聚合物的情况下，即存储电容器23的电容应比晶体管22栅电容小约20倍。该比例取决于介电层14的介电常数、剩余极化强度和矫顽场并对面积比的设限。
从图6和7可以看出，电容器23与晶体管22的漏极19区串联相连。在另一实施方式中，在图中未显示，电容器可以与晶体管的栅极相连。该构造类似于铁电晶体管。在电容器与源极漏极通道串联的1T-1C元件中，必须在转换期间进行读出。那么布尔0或1必须由电容器内两个极化状态定义的电荷差得出。即最大两倍剩余极化强度和相关电荷可用于检测存储器状态。然而，当为电容器与栅电极串联的设备的情况下如果使用该电容器的电荷调制晶体管的沟道电导，那么时间与源极漏极电流之积决定可以读出状态的精确度。这种情形提供了更大的灵敏度，即可以通过读出时间预选灵敏度。而且，当电容器23与栅电极13串联时，使用源极-漏极电平而不改变铁电电容器状态进行存储器状态的读出。因此，它不是破坏性的。在这种情况下，该方法也可以仅使用3个掩模步骤进行。
在本发明的上面实施方式的一个具体实例中，详述了铁电存储器设备30的制备，其中第一和第二导电层是PEDOT/PSS层并且其中铁电层14是铁电聚合物层例如VDF/TrFE层。
该实例的存储器元件的制备步骤可以如下。按照下面的方法将第一导电PEDOT/PSS层沉积在基片10上。PEDOT/PSS盐在水中的组合物可从Bayer以Baytron P商购获得。PEDOT在该组合物中的浓度是0.5％重量并且PSS的浓度是0.8％重量。向该组合物中加入约0.25％重量的胶体溶液。该胶体溶液可以包括一引发剂，它在用合适的光曝光之后引发交联，并且例如可以是4，4′二叠氮基二亚苄基丙酮-2，2′-二磺酸二钠盐和0.005％重量的十二烷基苯磺酸钠盐，它是一种皂、表面张力降低剂或提高湿润性能的湿润剂。在通过优选孔径为5微米或更小的过滤器过滤之后，将该组合物旋涂到该(任选极化的)基片10上。由此获得的层例如在30℃下干燥5分钟。然后借助Hg灯将该干燥层通过掩模用紫外光(例如波长X为365nm)照射曝光。接着，通过用水喷射对该层进行洗涤。在该洗涤步骤中，该层的未照射区溶解。在200℃下干燥之后，PEDOT/PSS层的剩余区域的平均层厚是80nm。这些区域具有1S/cm的电导率。每一连续的未溶解区起导电区例如第一互联线、电容器的第一电极或晶体管的栅电极的作用。
接着使用过滤过的(0.2μm可处理的)5重量％的(CH2-CF2)n-(CHF-CF2)m无规共聚物在VLSI级2-丁酮中的溶液在PEDOT/PSS层上旋涂例如无规共聚物(CH2-CF2)n-(CHF-CF2)m的薄膜，其中例如n＝m(然而，也可以使用其它m/n比)，并在2000rpm下旋涂10秒钟，接着在250rpm下旋涂25秒钟。这样获得厚度为约400nm的层，它具有高度疏水的防水表面。
为了在VDF/TrFE层上沉积第二PEDOT/PSS层，使用相同方法沉积第一PEDOT/PSS层。然而，需要改变旋涂溶液，这是由于由水溶液旋涂第二PEDOT/PSS层导致严重反润湿。这可以通过加入表面张力降低溶剂，例如正丁醇或者通过加入皂状试剂提高旋涂溶液的可湿性来克服。因此，在本发明的该具体实施方式中，通过与第一PEDOT/PSS层时相同的方法在VDF/TrFE层的顶部沉积第二PEDOT/PSS层，只是现在将4％正丁醇加入到旋涂溶液中。在对第二PEDOT/PSS层实施标准构图步骤之后，通过在顶部旋涂在水中5％二甘醇使该层的电导率提高并加热至例如110℃持续45分钟。接下来，在140℃、真空下退火2小时以增加VDF层的结晶度。图8显示了退火之前和之后在1Hz下记录的1mm2正方形电容器的磁滞回线。已发现降低VDF/TrFE层的厚度获得降低的转换电压Vc。例如250nm的层获得约25V的转换电压，而150nm的层获得约15V的转换电压。在所有情况下获得相同的剩余极化强度(Pr)。
在最后步骤中按照本领域技术人员已知的常规沉积技术加入半导体层以便完成晶体管。在退火之前和之后再次测定电容器的磁滞回线。未发现显著差异。
应理解的是，尽管本文针对本发明的设备讨论了优选实施方式、具体构造和结构、以及材料，然而在不背离本发明的范围和精神的情况下可以在形式和细节方面进行各种改变或改进。例如，可以将第一和第二导电层的许多不同组合用于与铁电层组合。
本发明涉及包括晶体管22和电容器的非易失性铁电存储器设备30，更具体地说涉及非易失性可电清除的可编程铁电存储元件、和这种非易失性铁电存储器设备的制备方法。由于晶体管22的栅极介电层和电容器23的介电层是由相同的有机或无机铁电层制成的，因此本发明的方法包括有限量的掩模步骤。

Claims (12)

1、一种可用于非易失性存储器目的或闭锁电路的设备(30)，所述设备包括：
-选择设备(22)，其具有控制电极(13)和使所述控制电极与所述选择设备的剩余部分绝缘的第一介电层，和
-存储设备(23)，其包括第二介电层，
其中选择设备(22)的第一介电层和存储设备(23)的第二介电层是同一个铁电层(14)的分别的部分。
2、如权利要求1所述的设备，其中，所述选择设备是一包括栅电极(13)、栅极介电层和漏极(19)和源极(20)的晶体管(22)，所述存储设备是一包括第一电极(12)、介电层和第二电极(18)的电容器(23)，其中，晶体管(22)的栅极介电层和电容器(23)的介电层是同一个铁电层(14)的分别的部分。
3、如权利要求1的设备(30)，其中，晶体管(22)的栅电极(13)和电容器(23)的第一电极(12)是第一导电层的分别的部分。
4、如前面权利要求任一项的设备(30)，其中，晶体管(22)的漏极(19)和源极(20)、以及电容器(23)的第二电极(18)是第二导电层的分别的部分。
5、如权利要求1的设备(30)，其中，电容器(23)的第一电极(12)和第二电极(18)与晶体管(22)的漏极(19)、源极(20)或栅极(13)电连接。
6、如权利要求1的设备(30)，其中，晶体管(22)的栅电极(13)、漏极(19)和源极(20)、以及电容器(23)的第一电极(12)和第二电极(18)由PEDOT/PSS形成。
7、如权利要求1的设备(30)，其还包括半导体层(21)。
8、如权利要求7的设备(30)，其中，半导体层(21)是有机半导体层。
9、如权利要求1的设备(30)，其中，铁电层(14)包括开孔(16)。
10、一种可用于非易失性存储器目的或闭锁电路的设备(30)的制备方法，设备(30)包括选择设备(22)和存储设备(23)，选择设备(22)包括控制电极(13)、第一介电层和第一主电极(19)和第二主电极(20)，存储设备(23)包括第一电极(12)、第二介电层和第二电极(18)，所述方法包括：
-在基片(10)上提供和构图第一导电层，由此形成存储设备(23)的第一电极(12)和选择设备(22)的控制电极(13)，
-在所述构图的第一导电层上提供和构图铁电层(14)，由此形成选择设备(22)的第一介电层和存储设备(23)的第二介电层，和
-在所述构图的铁电层(14)上提供和构图第二导电层，由此形成电容器(23)的第二电极(18)和选择设备(22)的第一主电极(19)和第二主电极(20)。
11、如权利要求10所述的方法，其中提供铁电层(14)是提供铁电聚合物层。
12、如权利要求10所述的方法，其中所述对铁电层(14)的构图包括交联所述铁电层。
CNA2004800385352A 2003-12-22 2004-11-29 非易失性铁电存储器设备的制备方法和由此获得的存储器设备 Pending CN101084580A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03104887 2003-12-22
EP03104887.9 2003-12-22

Publications (1)

Publication Number Publication Date
CN101084580A true CN101084580A (zh) 2007-12-05

Family

ID=34717219

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800385352A Pending CN101084580A (zh) 2003-12-22 2004-11-29 非易失性铁电存储器设备的制备方法和由此获得的存储器设备

Country Status (7)

Country Link
US (1) US20090039341A1 (zh)
EP (1) EP1700342A2 (zh)
JP (1) JP2007525829A (zh)
KR (1) KR20060120220A (zh)
CN (1) CN101084580A (zh)
TW (1) TW200534467A (zh)
WO (1) WO2005064681A2 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104350625A (zh) * 2012-06-06 2015-02-11 沙特基础工业公司 铁电装置、相互连接件、及其制造方法
CN104637949A (zh) * 2015-01-24 2015-05-20 复旦大学 非破坏性读出铁电存储器及其制备方法和操作方法
CN104637948A (zh) * 2015-01-24 2015-05-20 复旦大学 非破坏性读出铁电存储器及其制备方法和读/写操作方法
WO2016115826A1 (zh) * 2015-01-24 2016-07-28 复旦大学 非破坏性读出铁电存储器及其制备方法和操作方法
CN105990522A (zh) * 2015-01-28 2016-10-05 泓准达科技(上海)有限公司 一种柔性铁电存储器及其制备方法
CN106575575A (zh) * 2014-06-09 2017-04-19 沙特基础全球技术有限公司 使用脉冲电磁辐射来处理薄膜有机铁电材料
CN110391236A (zh) * 2018-04-16 2019-10-29 三星电子株式会社 具有强极化耦合的半导体存储器器件和设置其的方法
US11495601B2 (en) 2018-06-29 2022-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004025676B4 (de) * 2004-05-26 2008-09-04 Qimonda Ag Integrierter Halbleiterspeicher mit organischem Auswahltransistor
WO2008065927A1 (fr) * 2006-11-27 2008-06-05 Zeon Corporation Transistor à film fin organique, élément électronique composite organique, procédé de fabrication d'un tel transistor et d'un tel élément, écran d'affichage et mémoire
EP1995736A1 (en) 2007-05-22 2008-11-26 Rijksuniversiteit Groningen Ferro-electric device and modulatable injection barrier
CN101786599A (zh) * 2010-01-14 2010-07-28 复旦大学 一种构造铁电薄膜材料表面形貌的方法
US10242989B2 (en) * 2014-05-20 2019-03-26 Micron Technology, Inc. Polar, chiral, and non-centro-symmetric ferroelectric materials, memory cells including such materials, and related devices and methods
EP3192108B1 (en) * 2014-09-12 2019-03-27 SABIC Global Technologies B.V. Use of ambient-robust solution processing for preparing nanoscale organic ferroelectric films
JP6926475B2 (ja) * 2015-11-25 2021-08-25 東レ株式会社 強誘電体記憶素子、その製造方法、ならびにそれを用いたメモリセルおよびそれを用いた無線通信装置
EP3185658A1 (de) 2015-12-23 2017-06-28 Voestalpine Stahl GmbH Metallband und coil-coating-verfahren
US11621269B2 (en) * 2019-03-11 2023-04-04 Globalfoundries U.S. Inc. Multi-level ferroelectric memory cell
CN112310214B (zh) 2019-07-31 2021-09-24 复旦大学 一种非易失性铁电存储器及其制备方法
US11289602B2 (en) * 2020-01-03 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. FeFET of 3D structure for capacitance matching
WO2023047224A1 (ja) * 2021-09-21 2023-03-30 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05159585A (ja) * 1991-12-10 1993-06-25 Hitachi Ltd 固体記憶素子
EP0837504A3 (en) * 1996-08-20 1999-01-07 Ramtron International Corporation Partially or completely encapsulated ferroelectric device
US5981970A (en) * 1997-03-25 1999-11-09 International Business Machines Corporation Thin-film field-effect transistor with organic semiconductor requiring low operating voltages
US5946551A (en) * 1997-03-25 1999-08-31 Dimitrakopoulos; Christos Dimitrios Fabrication of thin film effect transistor comprising an organic semiconductor and chemical solution deposited metal oxide gate dielectric
US6205048B1 (en) * 1997-12-31 2001-03-20 Samsung Electronics Co., Ltd. Single transistor cell, method for manufacturing the same, memory circuit composed of single transistor cells, and method for driving the same
US6323490B1 (en) * 1998-03-20 2001-11-27 Kabushiki Kaisha Toshiba X-ray semiconductor detector
JP2001257350A (ja) * 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6683333B2 (en) * 2000-07-14 2004-01-27 E Ink Corporation Fabrication of electronic circuit elements using unpatterned semiconductor layers
US6433377B1 (en) * 2001-09-07 2002-08-13 Oki Electric Industry Co., Ltd. Chain RAM and method for fabricating the same
US6816355B2 (en) * 2001-09-13 2004-11-09 Seiko Epson Corporation Capacitor, semiconductor device, electro-optic device, method of manufacturing capacitor, method of manufacturing semiconductor device, and electronic apparatus
JP4434563B2 (ja) * 2002-09-12 2010-03-17 パイオニア株式会社 有機ｅｌ表示装置の製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104350625A (zh) * 2012-06-06 2015-02-11 沙特基础工业公司 铁电装置、相互连接件、及其制造方法
CN104350625B (zh) * 2012-06-06 2018-10-26 沙特基础工业公司 铁电装置、相互连接件、及其制造方法
CN106575575A (zh) * 2014-06-09 2017-04-19 沙特基础全球技术有限公司 使用脉冲电磁辐射来处理薄膜有机铁电材料
CN106575575B (zh) * 2014-06-09 2018-12-28 沙特基础全球技术有限公司 使用脉冲电磁辐射来处理薄膜有机铁电材料
CN104637949A (zh) * 2015-01-24 2015-05-20 复旦大学 非破坏性读出铁电存储器及其制备方法和操作方法
CN104637948A (zh) * 2015-01-24 2015-05-20 复旦大学 非破坏性读出铁电存储器及其制备方法和读/写操作方法
WO2016115826A1 (zh) * 2015-01-24 2016-07-28 复旦大学 非破坏性读出铁电存储器及其制备方法和操作方法
US9685216B2 (en) 2015-01-24 2017-06-20 Fudan University Non-destructive readout ferroelectric memory as well as method of preparing the same and method of operating the same
CN105990522A (zh) * 2015-01-28 2016-10-05 泓准达科技(上海)有限公司 一种柔性铁电存储器及其制备方法
CN110391236A (zh) * 2018-04-16 2019-10-29 三星电子株式会社 具有强极化耦合的半导体存储器器件和设置其的方法
CN110391236B (zh) * 2018-04-16 2024-04-09 三星电子株式会社 具有强极化耦合的半导体存储器器件和设置其的方法
US11495601B2 (en) 2018-06-29 2022-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device

Also Published As

Publication number Publication date
EP1700342A2 (en) 2006-09-13
US20090039341A1 (en) 2009-02-12
TW200534467A (en) 2005-10-16
WO2005064681A2 (en) 2005-07-14
KR20060120220A (ko) 2006-11-24
WO2005064681A3 (en) 2007-05-18
JP2007525829A (ja) 2007-09-06

Similar Documents

Publication Publication Date Title
CN101084580A (zh) 非易失性铁电存储器设备的制备方法和由此获得的存储器设备
US6812509B2 (en) Organic ferroelectric memory cells
Ling et al. Polymer electronic memories: Materials, devices and mechanisms
Asadi et al. Organic non-volatile memories from ferroelectric phase-separated blends
CN1898747B (zh) 利用有机双极半导体的非易失性铁电薄膜设备和所述设备的制备方法
US9318596B2 (en) Ferroelectric field-effect transistor
US20060131560A1 (en) Rewritable nano-surface organic electrical bistable devices
US20080128682A1 (en) Ferrodielectric Memory Device And Method For Manufacturing The Same
JP5241489B2 (ja) 強誘電体メモリ装置の製造方法
US7170779B2 (en) Non-volatile memory using organic bistable device
Asadi et al. Retention time and depolarization in organic nonvolatile memories based on ferroelectric semiconductor phase-separated blends
Boampong et al. Solution‐processed dual gate ferroelectric–ferroelectric organic polymer field‐effect transistor for the multibit nonvolatile memory
Park et al. Recent development in polymer ferroelectric field effect transistor memory
WO2009022773A1 (en) Fullerene-based flash memory device and method of fabricating the same
Kim et al. Fabrication and electrical characteristics of metal–ferroelectric–semiconductor field effect transistor based on poly (vinylidene fluoride)
WO2005064705A1 (en) Increasing the wettability of polymer solutions to be deposited on hydrophobic ferroelecric polymerb layers
Cho et al. Selective Etching of Dielectric Buffer Layer for Organic Ferroelectric Memory Cell
WO2008082045A1 (en) Memory device and method of manufacturing the same
Lee et al. Polymer and organic nonvolatile memory devices
WO2008082046A1 (en) Ferroelectric memory device, fet, and methods of manufacturing the same
KR100877428B1 (ko) 전계효과 트랜지스터 및 강유전체 메모리 장치와 그제조방법
Kumar Role of Interface in Ferroelectric Polymer based Memory Diodes
CN118524713A (zh) 一种非易失有机电化学晶体管阵列及其制备方法
KR100877429B1 (ko) 강유전체 메모리 장치
Mao Development and characterization of a ferroelectric non-volatile memory for flexible electronics

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20071205