CN110391236B - 具有强极化耦合的半导体存储器器件和设置其的方法 - Google Patents
具有强极化耦合的半导体存储器器件和设置其的方法 Download PDFInfo
- Publication number
- CN110391236B CN110391236B CN201910226421.9A CN201910226421A CN110391236B CN 110391236 B CN110391236 B CN 110391236B CN 201910226421 A CN201910226421 A CN 201910226421A CN 110391236 B CN110391236 B CN 110391236B
- Authority
- CN
- China
- Prior art keywords
- layer
- ferroelectric
- polarization
- interface
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010287 polarization Effects 0.000 title claims abstract description 182
- 230000008878 coupling Effects 0.000 title claims abstract description 92
- 238000010168 coupling process Methods 0.000 title claims abstract description 92
- 238000005859 coupling reaction Methods 0.000 title claims abstract description 92
- 239000004065 semiconductor Substances 0.000 title claims abstract description 67
- 238000000034 method Methods 0.000 title claims abstract description 30
- 239000012212 insulator Substances 0.000 claims abstract description 85
- 239000003990 capacitor Substances 0.000 claims abstract description 63
- 239000000463 material Substances 0.000 claims description 30
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 321
- 238000010586 diagram Methods 0.000 description 13
- 239000002356 single layer Substances 0.000 description 7
- 230000008901 benefit Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 230000007704 transition Effects 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229920002430 Fibre-reinforced plastic Polymers 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000011151 fibre-reinforced plastic Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- JFWLFXVBLPDVDZ-UHFFFAOYSA-N [Ru]=O.[Sr] Chemical compound [Ru]=O.[Sr] JFWLFXVBLPDVDZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 239000005018 casein Substances 0.000 description 1
- BECPQYXYKAMYBN-UHFFFAOYSA-N casein, tech. Chemical class NCCCCC(C(O)=O)N=C(O)C(CC(O)=O)N=C(O)C(CCC(O)=N)N=C(O)C(CC(C)C)N=C(O)C(CCC(O)=O)N=C(O)C(CC(O)=O)N=C(O)C(CCC(O)=O)N=C(O)C(C(C)O)N=C(O)C(CCC(O)=N)N=C(O)C(CCC(O)=N)N=C(O)C(CCC(O)=N)N=C(O)C(CCC(O)=O)N=C(O)C(CCC(O)=O)N=C(O)C(COP(O)(O)=O)N=C(O)C(CCC(O)=N)N=C(O)C(N)CC1=CC=CC=C1 BECPQYXYKAMYBN-UHFFFAOYSA-N 0.000 description 1
- 235000021240 caseins Nutrition 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2259—Cell access
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Abstract
描述了具有强极化耦合的半导体存储器器件和设置该半导体存储器器件的方法。半导体存储器器件包括铁电电容器。铁电电容器包括第一电极、第二电极和位于第一电极和第二电极之间的多层绝缘体结构。多层绝缘体结构包括至少一层铁电层和至少一层介电层。所述至少一层铁电层和所述至少一层介电层共享至少一个界面并且具有强极化耦合。
Description
本申请要求在2018年4月16日提交的发明名称为“具有强极化耦合的DRAM单元”的第62/658,543号临时专利申请以及在2018年9月26日提交的发明名称为“具有强极化耦合的存储器装置”的第16/142,944号非临时专利申请的权益，所述临时专利申请分配给本申请的受让人，并且通过引用包含于此。
技术领域
本公开提供了一种半导体存储器器件，具体地说，提供了一种具有强极化耦合的半导体存储器器件和设置该半导体存储器器件的方法。
背景技术
传统的动态随机存取存储器(DRAM)单元利用电容器来存储数据。当DRAM存储器缩小到较小尺寸时，希望保持这种DRAM存储单元电容器的电容以防止增加泄漏。为此，可以在DRAM存储器单元电容器中使用高介电常数(高κ)材料。这种方案无法将DRAM单元的电容保持在较小尺寸的节点上。因此，DRAM的缩小受到了不利影响。
已知在两个电极之间的电介质中具有铁电层的电容器。大多数这种传统方案关注的是铁电层与其余的电容器电介质之间的电容匹配条件。然而，这样的方法不清楚的是：期望电容是否为可实现的或者电容是否将不因其它原因遭受性能劣化。
因此，期望的是一种可以缩小到更高面密度的诸如DRAM存储器单元的改善的半导体存储器器件。
发明内容
根据本公开的一方面，提供一种半导体存储器器件，所述半导体存储器器件包括：铁电电容器，所述铁电电容器包括第一电极、第二电极和位于第一电极与第二电极之间的多层绝缘体结构，所述多层绝缘体结构包括至少一层铁电层和至少一层介电层，至少一层铁电层和至少一层介电层共享至少一个界面并且具有强极化耦合。
根据本公开的另一方面，提供一种半导体存储器器件，所述半导体存储器器件包括：多个存储器单元，所述多个存储器单元中的每个包括：铁电电容器，所述铁电电容器具有第一电极、第二电极和位于第一电极与第二电极之间的至少一个多层绝缘体结构，所述至少一个多层绝缘体结构包括至少一层铁电层和至少一层介电层，所述至少一层铁电层和所述至少一层介电层共享至少一个界面并且具有强极化耦合。
根据本公开的另一方面，提供一种设置半导体存储器器件的方法，所述方法包括：设置第一电极；在第一电极上设置多层绝缘体结构，所述步骤包括：设置至少一层铁电层，并且设置至少一层介电层，使得所述至少一层铁电层和所述至少一层介电层共享至少一个界面并且具有强极化耦合；设置第二电极，所述多层绝缘体结构位于第二电极与第一电极之间。
附图说明
图1是描绘包括电容器的半导体存储器器件的示例性实施例的图，所述电容器使用具有强极化耦合的多层绝缘体结构。
图2是描绘具有多个存储器单元的半导体存储器器件的示例性实施例的图，所述多个存储器单元使用铁电电容器，所述铁电电容器包括具有强极化耦合的多层绝缘体结构。
图3是半导体存储器单元的另一示例性实施例的示意图，所述半导体存储器单元包括铁电电容器，所述铁电电容器使用具有强极化耦合的多层绝缘体结构。
图4是描绘包括具有强极化耦合的多层绝缘体结构并可用于半导体存储器器件的铁电电容器的示例性实施例的图。
图5是描绘包括具有强极化耦合的多层绝缘体结构并可用于半导体存储器器件的铁电电容器的另一示例性实施例的图。
图6是描绘包括具有强极化耦合的多层绝缘体结构并可用于半导体存储器器件的铁电电容器的另一示例性实施例的图。
图7是描绘包括具有强极化耦合的多层绝缘体结构并可用于半导体存储器器件的铁电电容器的另一示例性实施例的图。
图8是描绘包括具有强极化耦合的多层绝缘体结构并可用于半导体存储器器件的铁电电容器的另一示例性实施例的图。
图9是描绘设置半导体存储器单元的方法的示例性实施例的流程图，所述半导体存储器单元包括电容器，所述电容器具有具备强极化耦合的多层绝缘体结构。
图10是描绘设置铁电电容器的方法的示例性实施例的流程图，所述铁电电容器具有具备强极化耦合的多层绝缘体结构。
具体实施方式
示例性实施例涉及具有电容器的半导体存储器器件，所述电容器包括具有强极化耦合的至少一层铁电层和至少一层介电层。呈现下面的描述以使本领域普通技术人员能够实现并使用本发明，在专利申请及其权利要求的上下文中提供下面的描述。对示例性实施例的各种修改以及在此描述的一般原理和特征将是清楚明白的。关于具体实施方式中提供的具体方法和系统来主要描述示例性实施例。然而，方法和系统将以其它实施方式有效地操作。
诸如“示例性实施例”、“一个实施例”和“另一实施例”的短语可以指相同或者不同的实施例以及指多个实施例。将针对具有特定组件的系统和/或装置对实施例进行描述。然而，系统和/或装置可以包括比所示组件多或少的组件，并且在不脱离本发明范围的情况下可以变化组件的布置和类型。也将在具有特定步骤的具体方法的上下文中对示例性实施例进行描述。然而，所述方法和系统对具有不同的步骤和/或附加的步骤的其它方法以及与示例性实施例不一致的不同顺序的步骤进行有效地操作。因此，本发明不意图受限于所示实施例，而是适合于符合在此描述的原理和特征的最大范围。
在描述本发明的上下文中使用的术语“一个(种/者)”、“该/所述”和类似指称(尤其是在权利要求的上下文中)将被理解为包含单数和复数两者，除非这里另有说明，或者明显与上下文相矛盾。除非另有说明，否则术语“包括”、“具有”、“包含”和“含有”将被理解为开放式的术语(即，其意思是“包括，但不限于”)。
除非另外定义，否则在此使用的所有技术术语和科学术语具有本发明所属领域的普通技术人员通常理解的相同含义。需要注意的是，除非另外指明，否则本文所提供的任何和所有示例或者示例性术语的使用仅意在更好地阐明本发明，而不是对本发明的范围的限制。此外，除非另有定义，否则在通用词典中定义的所有术语不可以被过度地解释。
描述了一种半导体存储器器件和设置该半导体存储器器件的方法。半导体存储器器件包括铁电电容器。铁电电容器包括第一电极、第二电极和位于第一电极和第二电极之间的多层绝缘体结构。多层绝缘体结构包括至少一层铁电层和至少一层介电层。至少一层铁电层和至少一层介电层共享至少一个界面并且具有强极化耦合。
图1和图2是描绘以下示例性实施例的图：半导体存储器单元100包括具有强极化耦合的多层绝缘体结构，并且多个这样的半导体存储器单元100A、100B和100C被集成到阵列130中。为简单起见，仅示出了半导体器件100和130的一部分，并且图1和图2未按比例描绘。图3是描绘这样的存储器单元100D的另一示例性实施例的示意图。
参照图1，半导体存储器器件100形成在半导体基底102上并且包括至少一个铁电电容器110。如在图3中可见，在一些实施例中，选择晶体管140还可以是存储器单元100D的一部分。图1和图2中未示出这样的选择晶体管140。半导体存储器器件100可以是例如用于DRAM存储器的单个存储器单元。用于半导体存储器器件100的铁电电容器110包括被介电结构114分隔开的电极112和116。介电结构114包括具有强极化耦合的多层绝缘体结构120。在一些实施例中，介电结构114仅由多层绝缘体结构120形成。在其它实施例中，介电结构114中可以包括额外的层。
多层绝缘体结构120包括至少一层铁电层和至少一层介电层。例如，多层绝缘体结构120可以是由单层介电层和单层铁电层构成的双层。在其它实施例中，多层绝缘体结构120可以包括三层或更多层。在这样的实施例中，铁电层(单层或多层)和介电层(单层或多层)是交替的。铁电层(单层或多层)和介电层(单层或多层)共享界面(单个或多个)。在一些实施例中，介电层最靠近于电极。在其它实施例中，铁电层最靠近于电极。在又一实施例中，介电层可以最靠近于一个电极而铁电层最靠近于另一电极。铁电层(单层或多层)和介电层(单层或多层)可以在彼此上外延生长。
铁电层(单层或多层)和介电层(单层或多层)具有强极化耦合。如这里所使用的，极化指在界面附近且垂直于界面的电极化分量。铁电层和介电层之间的强极化耦合是这样的：铁电层的垂直于界面且在界面附近的电极化分量与介电层的垂直于界面且在界面附近的电极化分量进行强耦合。在一些实施例中，这通过在介电层上外延形成铁电层来实现。在一些实施例中，铁电层(单层或多层)和介电层(单层或多层)之间的强极化耦合是这样：铁电层(单层或多层)的电极化与介电层(单层或多层)的电极化在各自的20％以内。同样，这些电极化是垂直于界面且靠近于界面的分量。在一些这样的实施例中，层的极化在各自的10％以内。在其它实施例中，层的极化在各自的2％以内。由于强极化耦合，在结构110中的铁电层中的一层或更多层可以在小极化下用作电介质。因此，铁电-介电组合可以表现为具有比单独的介电层更高k的高k电介质。
图2描绘了集成到器件130中的半导体存储器器件100A、100B和100C(统称为半导体器件100)。尽管仅示出了三个半导体器件100，但是通常将不同(例如，更大)数量的器件并入到单个半导体器件130中。半导体器件100中的每个可以包括其它组件，诸如，为清楚起见未被示出的选择晶体管。因为各自可以是不同的，所以半导体器件100A、100B和100C中的每个可以被不同地标记。每个半导体器件与半导体器件100类似并包括与相对于图1描述的组件类似的组件。因此，每个半导体器件100A、100B和100C包括与铁电电容器110类似的铁电电容器110A、110B和110C。每个铁电电容器110A、110B和110C包括分别被与图1的介电结构114类似的介电结构114A、114B和114C分隔开的电极112和116。介电结构114A、114B和114C分别包括与多层绝缘体结构120类似的多层绝缘体结构120A、120B和120C，或者分别由与多层绝缘体结构120类似的多层绝缘体结构120A、120B和120C构成。因此，多层绝缘体结构120A、120B和120C包括共享界面(单个或多个)并且具有强耦合极化的铁电层(单层或多层)和介电层(单层或多层)。在一些实施例中，半导体存储器单元100A、100B和100C相同。因此，多层绝缘体结构120A、120B和120C可以由相同材料形成，具有相同数量的层并且基本相同。然而，在其它实施例中，多层绝缘体结构120A、120B和120C可以不同。
多层绝缘体结构120、120A、120B和/或120C在介电层与铁电层中的至少一些层之间具有强极化耦合。这允许这样的介电层和铁电层起到非常高κ的电介质的作用，避免铁电层中的磁滞。对于分别位于存储器单元100、100A、100B和/或100C中的铁电电容器110、110A、110B和/或110C，使用多层绝缘体结构120、120A、120B和/或120C可以允许非常高的κ值且具有小的低泄漏。因此，可以改善非常低的等效氧化物厚度(EOT)和缩小至较小的节点。
图4是描绘具有具备强极化耦合的介电结构的铁电电容器150的示例性实施例的图。铁电电容器150包括被介电结构分隔开的电极156和152，所述介电结构由多层绝缘体结构154构成。多层绝缘体结构154包括共享界面180的介电层160和邻接的铁电层170。在一些实施例中，介电层160可以是诸如SrTiO3的钙钛矿氧化物、Al2O3、SiO2和SiON中的至少一种，其可以在如图10中所示的步骤214中沉积。在一些实施例中，铁电层可以包括铁电钙钛矿(诸如，Pb(Zr-Ti)O3(PZT)和/或BaTiO3)和HfO2基铁电材料(诸如，Si掺杂HfO2或铁电(Hf-Zr)O2)中的一种或更多种。电极152和156可以包括以下材料：诸如氧化锶钌(SRO)(特别对于SrTiO3和/或PZT)以及/或者TiN(特别对于诸如Si掺杂HfO2或铁电(Hf-Zr)O2的材料)。
层160和170具有强极化耦合。层160和170之间的强极化耦合是这样的：铁电层170的垂直于界面180且在界面180附近的电极化分量与介电层160的垂直于界面180且在界面180附近的电极化分量强耦合。这种耦合被认为在界面180处起源并因此倾向于靠近界面180。在一些实施例中，靠近界面180(或在界面180附近)可以指距界面180不超过5纳米。在一些这样的实施例中，靠近界面180指距界面不超过2纳米。在一些实施例中，在界面180附近指距界面180不超过1纳米。
在一些实施例中，强极化耦合指的是：铁电层170的电极化与介电层160的电极化在20％以内。针对强极化的这种标准可以被表达为|PFE-PDE|<0.1|PFEMAX+PDEMAX|或者|PFE-PDE|<0.1|PFE+PDE|。PFE是铁电层170的正交于界面180且靠近于界面180的极化分量。PDE是介电层160的正交于界面180且靠近于界面180的极化分量。PFEMAX是铁电层170在操作期间垂直于界面180且靠近于界面180的极化最大分量的绝对值。PDEMAX是介电层160在操作期间垂直于界面180且靠近于界面180的极化最大分量的绝对值。在一些实施例中，层160的极化和层170的极化在10％以内。这可以对应于|PFE-PDE|<0.05|PFEMAX+PDEMAX|或者|PFE-PDE|<0.05|PFE+PDE|。类似地，层160的极化和层170的极化可以在各自的2％以内。这样的条件可以是|PFE-PDE|<0.01|PFEMAX+PDEMAX|或者|PFE-PDE|<0.01|PFE+PDE|。在其它实施例中，层160的极化和层170的极化可以在各自的1％以内。这样的条件可以被表达为|PFE-PDE|<0.005|PFEMAX+PDEMAX|或者|PFE-PDE|<0.005|PFE+PDE|。
可选地，铁电层170与介电层160之间的强极化耦合可以根据界面极化耦合常数λ、介电层160的厚度(tDE)、铁电层170的厚度(tFE)和其它材料参数来给出。在一些实施例中，层160和层170的组合为至少1纳米厚并且不超过30纳米厚。对于钙钛矿体系，层160和层170的组合厚度对于SiO2/铁电Hf基氧化物而言可以为至少5纳米并且不超过40纳米。在这样的实施例中，SiO2介电层160可以为至少1.5nm且不超过3nm。对于作为Hf基氧化物的铁电层170，厚度可以为至少1.5nm且不超过6nm。在铁电层170中使用的铁电Hf基氧化物可以是铁电的掺杂HfO2(例如，掺杂有Si、Al、Y……)或者铁电(Hf-Zr)O2(也称为HZO)，通常为Hf0.5Zr0.5O2。例如，层160和层170之间的强极化耦合可以是λ>-αFE*tFE。可选地，强极化耦合的条件可以由λ>|αFE|*tFE给出，其中，αFE为铁电层的材料参数，其通过由郎道表达式(Landau expression)给出的铁电体的能量的近似值来定义：
其中，αFE<0且βFE或γFE>0：对于具有二阶铁电相变的材料，βFE>0，而具有一阶铁电相变的材料可以用βFE<0且γFE>0来建模。
在一些实施例中，强极化耦合使得多层绝缘体结构154的总系统能量在与电介质的极化行为对应的操作条件下得到组合的介电层160和铁电层170的最低自由能。换句话说，多层绝缘体结构154的电极化在这种情况下与施加的电场成正比而没有磁滞行为。
这种强极化耦合与铁电层在大多数传统铁电电容器中的使用形成对比。在这种传统的铁电电容器中，层之间通常很少存在或不存在极化耦合。在非相干和/或无序界面处，没有动机来保持介电层和铁电层的极化匹配。每个层通过采用其最佳极化来独立地使其自由能最小化。相反，多层绝缘体结构154的强极化条件可以解释如下。极化耦合可以存在于外延系统中，诸如存在于其中一层是铁电体的外延钙钛矿层之间。在一些实施例中，层160和层170可以满足这些标准。两个层160和170之间的界面的界面自由能fi可以被表达为：
Ui＝(λ/2)(P10-P20)2
P10和P20分别是层160和层170的界面极化(正交于界面180的极化分量，如上所述靠近于界面)。如上所述，参数λ是描述极化耦合(相互作用)强度的耦合常数。
在其中一层或两层是铁电体(并且可以是压电体)的外延系统中，可以存在强的界面耦合。在这些系统中，对界面处和/或界面附近的极化之间的差异存在大的界面能量惩罚(interface energy penalty)。当多层绝缘体结构154包含薄层时，界面自由能项可以对层160和层170的体积自由能项占绝对优势。因此，多层绝缘体结构154可以在不同层上采用相对均匀的极化。换句话说，即使一个层170是铁电的而另一层160不是，极化也可以如上描述的进行强耦合。
为了进一步解释强耦合，描述了对于铁电层170和介电层160之间的直接接触的简要分析。多层绝缘体结构154可以用于MOS器件中，该MOS器件的栅极的面积为A，介电层160的厚度和铁电层170的厚度分别为dDE和dFE。总系统能量可以被建模为：
其中，λ(>0)为描述界面极化耦合强度的界面极化耦合常数，PDE为介电层160的极化，αDE>0为介质层160的材料参数，PFE为铁电层170的极化，αFE、βFE和γFE为铁电层170的材料参数。在这种情况下，αFE<0(对于层170中使用的材料处于铁电相的温度)。对于具有二阶铁电相变的材料，βFE>0，而具有一阶铁电相变的材料可以用βFE<0且γFE>0来建模。
在小极化处：
因此，介电层160与铁电层170之间的强极化耦合的条件可以被表达为：
λ＞-αFEdFE＝|αFE|dFE
在一些实施例中，
λ＞＞-αFEdFE＝|αFE|dFE
在一些实施例中，>>表示至少大5倍。在其它实施例中，>>表示至少大一个数量级。在一些实施例中，>>表示至少大两个数量级。在一些这样的实施例中，>>为至少大三个数量级。
在一些实施例中，还满足以下条件：
在这种情况下，多层绝缘体结构154中的铁电层170起到电介质的作用。换言之，铁电层170具有与施加的电场成正比的电极化而没有磁滞行为。
因此，可以以多种方式来表达层160和层170之间的强极化耦合。这种强极化耦合还可以获得与施加的电场成正比的电极化并且即使存在铁电层170也不表现出磁滞的多层绝缘体结构154。此外，这种多层绝缘体结构154可以具有与低泄漏联合的非常高的κ。因此，可以改善在使用多层绝缘体结构154的诸如DRAM存储电容器的半导体器件中的EOT缩小。
图5描绘了包括夹有多层绝缘体结构154A的电极152和156的铁电电容器150A的另一示例性实施例。铁电电容器150A类似于铁电电容器150。因此，类似的组件具有相似的层。电极152和156可以包括上面描述的材料。类似地，多层绝缘体结构154A包括具有界面180A的层160和层170。层160和层170如上描述的进行强耦合。铁电层170可以设置得更靠近于底电极152，因此可以先于介电层160形成。然而，上面关于层160和层170以及界面180之间的极化耦合的讨论也适用于层160和层170以及界面180A之间的极化耦合。因此，多层绝缘体结构154A仍包括具有强耦合的极化的介电层160和铁电层170。因此，对于铁电电容器150A，可以实现上面描述的益处。
以上可以推广到比双层更复杂的堆叠体，并且可以推广到包括与电极的任何相互作用。图6是描绘具有强极化耦合的铁电电容器150B的示例性实施例的图。铁电电容器150B包括位于电极152和156之间的多层绝缘体结构154B。多层绝缘体结构154B类似于多层绝缘体结构154/154A。因此，多层绝缘体结构154B包括介电层160和邻接的铁电层170，介电层160和邻接的铁电层170共享界面180B并且类似于图3和图4中描绘的层160和170。此外，多层绝缘体结构154B包括额外的介电层162，所述介电层162也与铁电层170共享界面182。因此，铁电层170夹在介电层160和162之间。介电层160和162可以由相同或不同的材料制成。
层160、170和162具有强极化耦合。层160和170之间的强极化耦合是这样的：铁电层170的垂直于层160和170之间的界面180B且在界面180B附近的电极化分量与介电层160的垂直于层160和170之间的界面180B且在界面180B附近的电极化分量强耦合。类似地，层162和170之间的强极化耦合是这样的：铁电层170的垂直于层162和170之间的界面182且在界面182附近的电极化分量与介电层162的垂直于层162和170之间的界面182且在界面182附近的电极化分量强耦合。因此，层160、162和170的电极化在20％以内。在一些实施例中，层160、162和170的极化在10％以内。类似地，层160、162和170的极化可以在各自的2％以内。在一些实施例中，层160、162和170的极化可以在各自的1％以内。可以如上面那样来表达这些条件。在一些实施例中，全部的层160、162和170具有强耦合的极化。在其它实施例中，仅层160和170或仅层170和162具有强耦合的极化。
可选地，铁电层170与介电层160和162之间的强极化耦合可以根据每个界面的界面极化耦合常数λ1和λ2、铁电层170的厚度(tFE)和其它材料参数来给出。例如，层160、162和170之间的强极化耦合可以被表达为λ1+λ2>-αFE*tFE。可选地，这可以看做：λ1+λ2>|αFE|*tFE。这也可以被表达为层的厚度的和。强极化耦合也可以被表达为：
αDEdDE>|αFE|dFEλ/(λ–|αFE|dFE)
其中，dFE是铁电层的总厚度，dDE是介电层的总厚度，λ是界面极化耦合常数。铁电层的总厚度是每层铁电层170的厚度的第一加和(在这种情况下是单层的厚度)。介电层的总厚度是每层介电层160和162的厚度的第二加和(t160+t162)。在一些实施例中，强极化耦合使得铁电层170的极化对应于电介质的极化。换句话说，铁电层170的电极化与施加的电场成正比而没有磁滞行为。这种多层绝缘体结构154B可以具有与低泄漏联合的非常高的κ。因此，可以改善在使用多层绝缘体结构154B的诸如DRAM单元的半导体器件中的EOT缩小。
图7描绘了包括夹有多层绝缘体结构154C的电极152和156的铁电电容器150C的另一示例性实施例。铁电电容器150C类似于铁电电容器150、150A和150B。因此，类似的组件具有相似的层。电极152和156可以包括上面描述的材料。类似地，多层绝缘体结构154C包括具有界面180C的层160和170。层160和170如上描述的进行强耦合。铁电层170可以设置得更靠近底电极152，因此可以先于介电层160形成。上面关于层160和170以及界面180之间的极化耦合的讨论也适用于层160和170以及界面180C之间的极化耦合。
多层绝缘体结构154C还包括与介电层160共享界面182C的铁电层172。铁电层172和介电层160的极化也可以强耦合。上面关于多层绝缘体结构154、154A和154B的讨论适用于多层绝缘体结构154C。因此，层160、170和172中的一些或全部具有强耦合的极化。在一些实施例中，全部的层160、170和172具有强耦合的极化。在其它实施例中，仅层160和170或仅层160和172具有强耦合的极化。因此，多层绝缘体结构154C仍包括具有强耦合的极化的介电层160以及铁电层170和172。因此，对于铁电电容器150C，可以实现上面描述的益处。
这可以进一步推广到其它数量的交替的介电层和铁电层。例如，图8是描绘铁电电容器150D的示例性实施例的图，所述铁电电容器150D包括夹有具有强极化耦合的多层绝缘体结构154D的电极152和156。铁电电容器150D类似于铁电电容器150、150A、150B和/或150C。因此，类似的组件具有相似的层。电极152和156可以包括上面描述的材料。类似地，多层绝缘体结构154D包括具有界面180D和182D的层160、162和170。层160和170以及层162和170如上描述的进行强耦合。此外，多层绝缘体结构154D包括额外的铁电层172，所述铁电层172也与介电层162共享界面184。
层160、162、170和172可以具有强极化耦合。层160和170之间的强极化耦合是这样的：铁电层170的垂直于界面180D且在界面180D附近的电极化分量与介电层160的垂直于界面180D且在界面180D附近的电极化分量强耦合。层162和170之间的强极化耦合是这样的：铁电层170的垂直于界面182D且在界面182D附近的电极化分量与介电层162的垂直于界面182D且在界面182D附近的电极化分量强耦合。此外，层162和172之间的强极化耦合是这样的：铁电层172的垂直于层162和172之间的界面184且在界面184附近的电极化分量与介电层162的垂直于界面184且在界面184附近的电极化分量强耦合。在可选实施例中，并非所有铁电层都与邻接的介电层呈现强极化耦合。例如，仅层172可以与介电层162强耦合。
由于强极化耦合，所以层160、162、170和172的电极化在20％以内。在一些实施例中，层160、162、170和172的极化在10％以内。类似地，层160、162、170和172的极化可以在各自的2％以内。在一些实施例中，层160、162、170和172的极化可以在各自的1％以内。可以如上面那样来表达这些条件。可选地，铁电层170和172与介电层160和162之间的强极化耦合可以根据层的厚度的和来表达。强极化耦合也可以通过以下方式给出：
αDEdDE>|αFE|dFEλ/(λ–|αFE|dFE)
其中，dFE是铁电层的总厚度，dDE是介电层的总厚度，λ是界面极化耦合常数。铁电层的总厚度是每层铁电层170和172的厚度的第一加和(在这种情况下为t170+t172)。介电层的总厚度是每层介电层160和162的厚度的第二加和(t160+t162)。在可选实施例中，所有层160、162、170和172之间的极化耦合不需要强。相反，如上所述，介电层160和162中的至少一个与铁电层170和172中的至少一个之间的极化耦合是强的。在多层绝缘体结构具有其它数量的层的其它实施例中，上述表达式可以推广到其它层数。在一些实施例中，强极化耦合使得铁电层170和172中的一者或两者的极化对应于电介质的极化。换句话说，铁电层170和/或铁电层172的电极化与施加的电场成比例而没有磁滞。这种多层绝缘体结构154D可以具有与低泄漏联合的非常高的κ。因此，可以改善在使用多层绝缘体结构154D的诸如MOS器件的半导体器件中的EOT缩小。
图9是描绘用于设置半导体存储器器件的方法200的示例性实施例的流程图，其中，半导体存储器器件包括铁电电容器，铁电电容器具有强极化耦合的多层绝缘体结构。方法200还在半导体存储器器件100的语境中进行了描述。然而，方法200可以与另一半导体器件结合使用。为简单起见，并未示出所有步骤。此外，这些步骤可以以另一顺序执行，可以包括子步骤和/或可以进行组合。方法200也在形成单个半导体存储器单元的语境中进行描述。然而，更典型的是基本上同时形成多个器件。
通过步骤202设置具有强极化耦合的铁电电容器110。步骤202可以包括沉积用于电极112、电介质114/多层绝缘体结构120和电极116的层。然后可以掩蔽这些层并去除这些层的一部分以限定铁电电容器110的区域。还可以通过步骤204来可选择地制造用于存储器单元100的选择晶体管140。在一些实施例中，在步骤202之前执行步骤204。步骤204还可以包括将铁电电容器110电结合到选择晶体管140。因此，可以形成使用铁电电容器110、110A、110B、110C、150、150A、150B、150C、150D和/或类似的电容器的存储器器件100、100A、100B、100C、100D和/或类似的存储器器件。因此，可以实现这种器件的益处。
图10是描绘用于设置铁电电容器的方法210的示例性实施例的流程图，其中，铁电电容器具有强极化耦合的多层绝缘体结构。方法210还在铁电电容器150的语境中进行了描述。然而，方法210可以与包括但不限于铁电电容器110、110A、110B、110C、150A、150B、150C和/或150D的另一铁电电容器结合使用。为简单起见，并未显示所有步骤。此外，这些步骤可以以另一顺序执行，可以包括子步骤和/或可以进行组合。方法210也在形成单个铁电电容器的语境中进行描述。然而，更典型的是基本上同时形成多个器件。
通过步骤212设置第一电极。步骤212包括沉积将被用于第一电极的材料。例如，可以在步骤212中沉积SRO和/或TiN。
分别通过步骤214和216沉积介电层和铁电层。在一些实施例中，先于步骤214执行步骤216。在这样的实施例中，在形成的铁电电容器中，介电层160最靠近于底电极152。在其它实施例中，在步骤216之前执行步骤214。在这样的实施例中，铁电层170更靠近于底电极152。步骤214和216也被执行为使得介电层160和铁电层170具有它们的强耦合的极化。可以在步骤214中沉积诸如钙钛矿氧化物(诸如，SrTiO3)、Al2O3、SiO2和SiON中的一种或更多种的材料。可以在步骤216中设置诸如铁电钙钛矿(诸如，Pb(Zr-Ti)O3和/或BaTiO3)和HfO2基铁电材料(诸如，Si掺杂HfO2或铁电(Hf-Zr)O2)中的一种或更多种的材料。步骤214和216也可以被执行为使得铁电层和介电层在彼此上外延地形成。
通过步骤218，可选地重复步骤214和/或216。如果期望被形成的多层绝缘体结构具有多于两层，那么执行步骤218。此外，执行步骤218使得介电层和铁电层交替。因此，如果在步骤216之前执行步骤214，那么步骤218首先重复步骤214，反之亦然。因此，可以形成多层绝缘体结构154、154A、154B、154C和/或154D。执行步骤214、216和218使得一些或全部介电层和铁电层的极化进行强耦合。
通过步骤220设置第二电极。第二电极可以包括SRO和/或TiN。多层绝缘体结构位于第二电极与第一电极之间。通过步骤222限定铁电电容器的区域。然后可以完成器件的制造。
使用方法210，可以形成一个或更多个铁电电容器。因此，可以形成结构110、110A、110B、110C、150、150A、150B、150B、150C、150D和/或类似结构，并且实现它们的益处。
已经根据示出的示例性实施例描述了方法和系统，本领域普通技术人员将容易明白，实施例可以有变化，并且任何变化将在方法和系统的精神和范围内。因此，在不脱离所附权利要求的精神和范围的情况下，本领域普通技术人员可以做出许多修改。
Claims (17)
1.一种半导体存储器器件，所述半导体存储器器件包括：
铁电电容器，所述铁电电容器包括第一电极、第二电极和位于第一电极与第二电极之间的多层绝缘体结构，所述多层绝缘体结构包括至少一层铁电层和至少一层介电层，所述至少一层铁电层和所述至少一层介电层共享至少一个界面并且具有强极化耦合，
其中，所述至少一层铁电层具有第一极化，所述至少一层介电层具有第二极化，强极化耦合使得第一极化和第二极化在各自的20％以内。
2.如权利要求1所述的半导体存储器器件，其中，第一极化和第二极化在各自的10％以内。
3.如权利要求1所述的半导体存储器器件，其中，第一极化和第二极化在各自的2％以内。
4.如权利要求1所述的半导体存储器器件，其中，所述至少一层铁电层包括第一铁电层，所述至少一层介电层包括第一介电层，第一铁电层与第一介电层共享所述至少一个界面中的第一界面，多层绝缘体结构具有界面极化耦合常数λ，满足下式中的至少一个：
λ>-αFE*tFE和
λ>|αFE|*tFE，
其中，αFE为铁电层的材料参数，tFE为铁电层的厚度。
5.如权利要求1所述的半导体存储器器件，其中，所述至少一层铁电层包括第一铁电层，所述至少一层介电层包括第一介电层和第二介电层，第一铁电层与第一介电层共享所述至少一个界面中的第一界面，第一铁电层与第二介电层共享所述至少一个界面中的第二界面，多层绝缘体结构具有第一界面的第一界面极化耦合常数λ1和第二界面的第二界面极化耦合常数λ2，使得第一界面极化耦合常数λ1和第二界面极化耦合常数λ2的和满足下式中的至少一个：
λ1+λ2>-αFE*tFE和
λ1+λ2>|αFE|*tFE，
其中，αFE为铁电层的材料参数，tFE为铁电层的厚度。
6.如权利要求1所述的半导体存储器器件，其中，多层绝缘体结构具有所述至少一层铁电层的总厚度dFE，所述至少一层介电层的总厚度dDE，界面极化耦合常数λ，以及所述至少一层铁电层的材料参数αFE，使得：
αDEdDE>|αFE|dFEλ/(λ-|αFE|dFE)
其中，所述至少一层铁电层的总厚度是所述至少一层铁电层中的每层的厚度的第一加和，所述至少一层介电层的总厚度是所述至少一层介电层中的每层的厚度的第二加和。
7.如权利要求1所述的半导体存储器器件，其中，所述至少一层介电层包括钙钛矿氧化物、Al2O3、SiO2和SiON中的至少一种，其中，所述至少一层铁电层包括铁电钙钛矿和HfO2基铁电材料中的至少一种。
8.如权利要求1所述的半导体存储器器件，其中，所述至少一层铁电层在所述至少一层介电层上外延生长。
9.如权利要求1所述的半导体存储器器件，其中，所述半导体存储器器件为动态随机存取存储器单元。
10.如权利要求9所述的半导体存储器器件，所述半导体存储器器件还包括：
与铁电电容器结合的选择晶体管。
11.如权利要求1所述的半导体存储器器件，其中，所述至少一层铁电层中的至少一层具有至少一个没有磁滞的电极化。
12.一种半导体存储器器件，所述半导体存储器器件包括：
多个存储器单元，所述多个存储器单元中的每个包括：铁电电容器，所述铁电电容器具有第一电极、第二电极和位于第一电极与第二电极之间的至少一个多层绝缘体结构，所述至少一个多层绝缘体结构包括至少一层铁电层和至少一层介电层，所述至少一层铁电层和所述至少一层介电层共享至少一个界面并且具有强极化耦合，
其中，所述至少一层铁电层具有第一极化，所述至少一层介电层具有第二极化，强极化耦合使得第一极化和第二极化在各自的20％以内。
13.如权利要求12所述的半导体存储器器件，其中，第一极化和第二极化在各自的10％以内。
14.如权利要求12所述的半导体存储器器件，其中，所述半导体存储器器件为动态随机存取存储器(DRAM)，所述至少一层介电层包括钙钛矿氧化物、Al2O3、SiO2和SiON中的至少一种，所述至少一层铁电层包括铁电钙钛矿和HfO2基铁电材料中的至少一种。
15.如权利要求13所述的半导体存储器器件，其中，所述至少一层铁电层在所述至少一层介电层上外延生长并且具有至少一个没有磁滞的电极化。
16.一种设置半导体存储器器件的方法，所述方法包括：
设置第一电极；
在第一电极上设置多层绝缘体结构，步骤包括：设置至少一层铁电层；并且设置至少一层介电层，使得所述至少一层铁电层和所述至少一层介电层共享至少一个界面并且具有强极化耦合；
设置第二电极，所述多层绝缘体结构位于第二电极与第一电极之间，
其中，所述至少一层铁电层具有第一极化，所述至少一层介电层具有第二极化，强极化耦合使得第一极化和第二极化在各自的20％以内。
17.如权利要求16所述的方法，其中，多层绝缘体结构具有所述至少一层铁电层的总厚度dFE，所述至少一层介电层的总厚度dDE，界面极化耦合常数λ，以及所述至少一层铁电层的材料参数αFE，使得：
αDEdDE>|αFE|dFEλ/(λ-|αFE|dFE)
其中，所述至少一层铁电层的总厚度是所述至少一层铁电层中的每层的厚度的第一加和，所述至少一层介电层的总厚度是所述至少一层介电层中的每层的厚度的第二加和。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201862658543P | 2018-04-16 | 2018-04-16 | |
| US62/658,543 | 2018-04-16 | ||
| US16/142,944 US10614868B2 (en) | 2018-04-16 | 2018-09-26 | Memory device with strong polarization coupling |
| US16/142,944 | 2018-09-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110391236A CN110391236A (zh) | 2019-10-29 |
| CN110391236B true CN110391236B (zh) | 2024-04-09 |
Family
ID=68160418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910226421.9A Active CN110391236B (zh) | 2018-04-16 | 2019-03-25 | 具有强极化耦合的半导体存储器器件和设置其的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10614868B2 (zh) |
| CN (1) | CN110391236B (zh) |
| TW (1) | TWI793302B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11037614B2 (en) * | 2017-07-28 | 2021-06-15 | Intel Corporation | Imprint-free write driver for ferroelectric memory |
| KR20210085460A (ko) * | 2019-12-30 | 2021-07-08 | 삼성전자주식회사 | 강유전성의 커패시터, 트랜지스터, 메모리 소자 및 강유전성의 커패시터의 제조방법 |
| KR20210140858A (ko) | 2020-05-14 | 2021-11-23 | 삼성전자주식회사 | 반도체 장치 |
| JP2022051465A (ja) * | 2020-09-18 | 2022-03-31 | キオクシア株式会社 | 半導体記憶装置 |
| KR20220057356A (ko) * | 2020-10-29 | 2022-05-09 | 삼성전자주식회사 | 커패시터 및 이를 포함하는 반도체 장치 |
| CN112599529A (zh) * | 2020-12-10 | 2021-04-02 | 电子科技大学 | 一种铪基铁电抗重离子辐照的多层加固电容结构 |
| WO2022197706A2 (en) * | 2021-03-15 | 2022-09-22 | Cerfe Labs, Inc. | Semiconducting ferroelectric device |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5517445A (en) * | 1989-03-28 | 1996-05-14 | Tokyo Shibaura Electric Co | Non-volatile semiconductor memory device capable of electrically performing read and write operation and method of reading information from the same |
| CN1227669A (zh) * | 1996-07-09 | 1999-09-01 | 株式会社日立制作所 | 半导体存储器及其制造方法 |
| US6627930B1 (en) * | 2000-03-14 | 2003-09-30 | Fujitsu Limited | Ferroelectric thin film capacitors having multi-layered crystallographic textures |
| CN1461055A (zh) * | 2002-05-17 | 2003-12-10 | 恩益禧电子股份有限公司 | 强电介质电容器及其制造方法以及半导体存储装置 |
| JP2007273664A (ja) * | 2006-03-31 | 2007-10-18 | Oki Electric Ind Co Ltd | 半導体記憶装置およびその製造方法 |
| CN101084580A (zh) * | 2003-12-22 | 2007-12-05 | 皇家飞利浦电子股份有限公司 | 非易失性铁电存储器设备的制备方法和由此获得的存储器设备 |
| CN101529539A (zh) * | 2006-10-25 | 2009-09-09 | Nxp股份有限公司 | 具有改进调谐范围的铁电变容管 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69315125T2 (de) | 1992-06-18 | 1998-06-10 | Matsushita Electronics Corp | Herstellungsverfahren für Halbleiterbauelement mit Kondensator |
| US5889299A (en) | 1996-02-22 | 1999-03-30 | Kabushiki Kaisha Toshiba | Thin film capacitor |
| US6610548B1 (en) | 1999-03-26 | 2003-08-26 | Sony Corporation | Crystal growth method of oxide, cerium oxide, promethium oxide, multi-layered structure of oxides, manufacturing method of field effect transistor, manufacturing method of ferroelectric non-volatile memory and ferroelectric non-volatile memory |
| KR20030041974A (ko) | 2000-08-24 | 2003-05-27 | 코바 테크놀로지스, 인크. | 단일 트랜지스터 희토류 망가나이트 강유전성 비휘발성메모리 셀 |
| WO2002071477A1 (en) | 2001-03-02 | 2002-09-12 | Cova Technologies Incorporated | Single transistor rare earth manganite ferroelectric nonvolatile memory cell |
| US6489645B1 (en) | 2001-07-03 | 2002-12-03 | Matsushita Electric Industrial Co., Ltd. | Integrated circuit device including a layered superlattice material with an interface buffer layer |
| US7973348B1 (en) | 2004-08-06 | 2011-07-05 | Dalton David I | Single transistor charge transfer random access memory |
| TW200733379A (en) * | 2005-12-22 | 2007-09-01 | Mears R J Llc | Electronic device including a poled superlattice having a net electrical dipole moment |
| KR100890609B1 (ko) | 2006-08-23 | 2009-03-27 | 재단법인서울대학교산학협력재단 | 강유전체, 그 제조방법, 및 그 강유전체를 포함하는 반도체 캐패시터와 ｍｅｍｓ 디바이스 |
| US8736151B2 (en) * | 2006-09-26 | 2014-05-27 | Velos Industries, LLC | Electric generator |
| US8004871B2 (en) * | 2008-05-26 | 2011-08-23 | Panasonic Corporation | Semiconductor memory device including FET memory elements |
| US7700985B2 (en) | 2008-06-24 | 2010-04-20 | Seagate Technology Llc | Ferroelectric memory using multiferroics |
| WO2011043794A2 (en) | 2009-09-29 | 2011-04-14 | Yale University | Ferroelectric devices including a layer having two or more stable configurations |
| JP2011155071A (ja) | 2010-01-26 | 2011-08-11 | Toshiba Corp | 半導体記憶装置 |
| US8785995B2 (en) | 2011-05-16 | 2014-07-22 | International Business Machines Corporation | Ferroelectric semiconductor transistor devices having gate modulated conductive layer |
| JP2014053571A (ja) | 2012-09-10 | 2014-03-20 | Toshiba Corp | 強誘電体メモリ及びその製造方法 |
| US10062426B2 (en) | 2014-04-24 | 2018-08-28 | Micron Technology, Inc. | Field effect transistor constructions with gate insulator having local regions radially there-through that have different capacitance at different circumferential locations relative to a channel core periphery |
| US10186595B2 (en) | 2016-08-05 | 2019-01-22 | Northwestern University | Noncentrosymmetric metal electrodes for ferroic devices |
| TWI665690B (zh) * | 2017-10-24 | 2019-07-11 | 財團法人工業技術研究院 | 磁性電容元件 |
| US20190319108A1 (en) * | 2018-04-16 | 2019-10-17 | Samsung Electronics Co., Ltd. | Mos device with strong polarization coupling |
-
2018
- 2018-09-26 US US16/142,944 patent/US10614868B2/en active Active
-
2019
- 2019-03-25 CN CN201910226421.9A patent/CN110391236B/zh active Active
- 2019-04-11 TW TW108112606A patent/TWI793302B/zh active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5517445A (en) * | 1989-03-28 | 1996-05-14 | Tokyo Shibaura Electric Co | Non-volatile semiconductor memory device capable of electrically performing read and write operation and method of reading information from the same |
| CN1227669A (zh) * | 1996-07-09 | 1999-09-01 | 株式会社日立制作所 | 半导体存储器及其制造方法 |
| US6627930B1 (en) * | 2000-03-14 | 2003-09-30 | Fujitsu Limited | Ferroelectric thin film capacitors having multi-layered crystallographic textures |
| CN1461055A (zh) * | 2002-05-17 | 2003-12-10 | 恩益禧电子股份有限公司 | 强电介质电容器及其制造方法以及半导体存储装置 |
| CN101084580A (zh) * | 2003-12-22 | 2007-12-05 | 皇家飞利浦电子股份有限公司 | 非易失性铁电存储器设备的制备方法和由此获得的存储器设备 |
| JP2007273664A (ja) * | 2006-03-31 | 2007-10-18 | Oki Electric Ind Co Ltd | 半導体記憶装置およびその製造方法 |
| CN101529539A (zh) * | 2006-10-25 | 2009-09-09 | Nxp股份有限公司 | 具有改进调谐范围的铁电变容管 |
Non-Patent Citations (1)
| Title |
|---|
| 介电层/PbZr_(0.4)Ti_(0.6)O_3/介电层模块的高容量电荷存储;魏同茹;王英龙;褚立志;刘保亭;傅广生;;电子元件与材料;20080605(第06期) * |
Also Published As
| Publication number | Publication date |
|---|---|
| US10614868B2 (en) | 2020-04-07 |
| CN110391236A (zh) | 2019-10-29 |
| US20190318774A1 (en) | 2019-10-17 |
| TWI793302B (zh) | 2023-02-21 |
| TW201944579A (zh) | 2019-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110391236B (zh) | 具有强极化耦合的半导体存储器器件和设置其的方法 | |
| US6525427B2 (en) | BEOL decoupling capacitor | |
| KR100947064B1 (ko) | 반도체 장치의 커패시터 및 이를 구비하는 메모리 장치 | |
| US6885056B1 (en) | High-k dielectric stack in a MIM capacitor and method for its fabrication | |
| CN115811934A (zh) | 电容器和包括该电容器的电子装置 | |
| WO2017027744A1 (en) | Integrated circuit including ferroelectric memory cells and methods for manufacturing | |
| CN101183646A (zh) | 半导体器件及其制造方法 | |
| CN110391288B (zh) | 具有强极化耦合的半导体器件 | |
| US7763953B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20230074895A1 (en) | Thin film structure including dielectric material layer and electronic device including the same | |
| US6876030B2 (en) | Semiconductor memory device | |
| US6087688A (en) | Field effect transistor | |
| US20040033630A1 (en) | Charge pump or other charge storage capacitor including PZT layer for combined use as encapsulation layer and dielectric layer of ferroelectric capacitor and a method for manufacturing the same | |
| CN116458282A (zh) | 用于金属-绝缘体-金属电容器的四层高k | |
| US6700145B1 (en) | Capacitor with high charge storage capacity | |
| KR19980042343A (ko) | 유전율의 감소가 방지될 수 있는 박막 캐패시터 구조 | |
| US20230103003A1 (en) | Ferroelectric and paraelectric stack capacitors | |
| US20230420491A1 (en) | Ferroelectric Film with Buffer Layers for Improved Reliability of Metal-Insulator-Metal Capacitor | |
| US11908887B2 (en) | Capacitor and semiconductor device including the same | |
| US11538900B1 (en) | Semiconductor device and method of fabricating the same | |
| US20210098596A1 (en) | Thin film structure and electronic device including the same | |
| US20220238633A1 (en) | Thin film laminate structure, integrated device including the same, and method of manufacturing the thin film laminate structure | |
| US20040105213A1 (en) | Ferroelectric capacitor and process for its manufacture | |
| CN114334972A (zh) | 半导体结构及其制备方法 | |
| KR20000038359A (ko) | 디램 셀 캐패시터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |