CN101529539A - 具有改进调谐范围的铁电变容管 - Google Patents
具有改进调谐范围的铁电变容管 Download PDFInfo
- Publication number
- CN101529539A CN101529539A CNA2007800396524A CN200780039652A CN101529539A CN 101529539 A CN101529539 A CN 101529539A CN A2007800396524 A CNA2007800396524 A CN A2007800396524A CN 200780039652 A CN200780039652 A CN 200780039652A CN 101529539 A CN101529539 A CN 101529539A
- Authority
- CN
- China
- Prior art keywords
- dielectric
- layer
- lamination
- dielectric material
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003989 dielectric material Substances 0.000 claims abstract description 108
- 238000003475 lamination Methods 0.000 claims description 124
- 239000000758 substrate Substances 0.000 claims description 52
- 230000004888 barrier function Effects 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 33
- 239000003990 capacitor Substances 0.000 claims description 29
- 229910052697 platinum Inorganic materials 0.000 claims description 27
- 229910052737 gold Inorganic materials 0.000 claims description 15
- 230000010287 polarization Effects 0.000 claims description 13
- 229910020684 PbZr Inorganic materials 0.000 claims description 12
- 238000012360 testing method Methods 0.000 claims description 11
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 9
- 230000001186 cumulative effect Effects 0.000 claims description 8
- 238000011161 development Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims description 5
- 239000006104 solid solution Substances 0.000 claims description 4
- 239000003513 alkali Substances 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 3
- 229910052761 rare earth metal Inorganic materials 0.000 claims description 3
- 150000002910 rare earth metals Chemical class 0.000 claims description 3
- 229910000640 Fe alloy Inorganic materials 0.000 claims 1
- 229910000914 Mn alloy Inorganic materials 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 10
- 239000000463 material Substances 0.000 description 44
- 238000005516 engineering process Methods 0.000 description 21
- 238000012986 modification Methods 0.000 description 15
- 230000004048 modification Effects 0.000 description 15
- 230000008569 process Effects 0.000 description 13
- 229910004298 SiO 2 Inorganic materials 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 238000012545 processing Methods 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 9
- 238000010521 absorption reaction Methods 0.000 description 8
- 230000008901 benefit Effects 0.000 description 8
- 238000000151 deposition Methods 0.000 description 8
- 239000007772 electrode material Substances 0.000 description 8
- 239000010409 thin film Substances 0.000 description 8
- 238000010276 construction Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- 230000005684 electric field Effects 0.000 description 7
- 239000000395 magnesium oxide Substances 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 238000013461 design Methods 0.000 description 6
- 239000010408 film Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000018109 developmental process Effects 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910052741 iridium Inorganic materials 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- GEIAQOFPUVMAGM-UHFFFAOYSA-N ZrO Inorganic materials [Zr]=O GEIAQOFPUVMAGM-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000011982 device technology Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910001120 nichrome Inorganic materials 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 241000931705 Cicada Species 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 229910004121 SrRuO Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002068 genetic effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G7/00—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
- H01G7/06—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture having a dielectric selected for the variation of its permittivity with applied voltage, i.e. ferroelectric capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G7/00—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
- H01G7/02—Electrets, i.e. having a permanently-polarised dielectric
- H01G7/028—Electrets, i.e. having a permanently-polarised dielectric having a heterogeneous dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Inorganic Insulating Materials (AREA)
Abstract
本发明涉及一种铁电变容管(400),其包括电极(406,410)之间的介电叠层(408)。介电叠层包括具有至少三个介电层的交替层序列。介电叠层的至少两个非单晶第一介电层由具有第一介电常数的第一介电材料制成,介电叠层的至少一个非单晶第二介电层由具有第二介电常数的第二介电材料制成,并且第一介电常数不等于第二介电常数。第一介电材料和第二介电材料之一呈现出较弱的铁电滞后。具有较弱的铁电滞后的介电材料占介电叠层的总体积的百分比大于20%。本发明的铁电变容管实现了介电叠层中的高相对介电常数、高击穿电压、低压下的大调谐范围、以及小介电损失。
Description
技术领域
本发明涉及铁电变容管、包括铁电变容管的电子元件、以及用于制造铁电变容管的方法。
背景技术
变容管是可调的介电电容器。在将直流(DC)电压施加在变容管的电极上时,变容管呈现出电容变化。
具有铁电介电材料或者顺电介电材料的可调MIM电容器呈现出较高的相对介电常数εr以及相对介电常数εr对DC电压较强的依赖性。可调性T可被定义为相对介电常数εr的分数变化:
其中V表示施加在电容器的两个电极之间的电压。
US 2006/0118843 A1描述了一种用于铁电变容管的较薄的介电薄膜。为了降低单晶MgO衬底之间的晶格失配,先外延生长顺电种子层,然后在顺电种子层上外延生长铁电BaxSr1-xTiO3(BST)薄膜。顺电种子层降低了衬底和铁电BST薄膜之间的晶格常数中的差异,从而降低了BST薄膜内的应变和机械应力。这样,可以实现接近于BST单晶的BST薄膜介电特性,这种介电特性的特征在于相对介电常数的较高调谐率以及较少的介电损失。种子层被描述成其厚度为几个0.1nm至几个10nm。BST层的厚度被描述成介于0.1μm至1μm之间。
US 2006/0118843 A1的介电薄膜结构的一个缺点在于,为了实现介电常数的较高调谐率以及较低的介电损失(也就是较好的频率特性),需要特定的层序列。这就限制了铁电变容管设计中的灵活性。
发明内容
根据本发明的第一方面,提供了一种铁电变容管,其包括导电的第一电极和第二电极以及位于第一电极和第二电极之间的介电叠层。在本发明的铁电变容管中,介电叠层包括串联连接的至少三个介电层的交替层序列。
介电叠层的至少两个非单晶第一介电层由具有第一介电常数的第一介电材料制成。介电叠层的至少一个非单晶第二介电层布置在分别的两个第一介电层之间,并且所述第二介电层由具有第二介电常数的第二介电材料制成,并且第一介电常数不等于第二介电常数。
假设将第一介电材料和第二介电材料之一布置在两个测试电极之间,那么当在两个测试电极之间施加交流电压时,第一介电材料和第二介电材料之一比第一介电材料和第二介电材料中的另一个呈现出更弱的介电材料极化的铁电滞后。这与各种材料本身有关,即,例如可以在仅仅包含一种材料作为测试电极之间的介电层的假设测试电容器中观察到这种现象。注意,这指的是假设的电容器结构。这种假设的测试电容器与本发明的铁电变容管的不同点例如在于,其仅仅包括一个介电材料层。通常利用作为所施加的交流电压(单位为V)的函数的极化强度(单位为C/m2)曲线图来表示铁电滞后。“更强”或“更弱”的滞后指的是矫顽场的值以及剩余极化的值。剩余极化及矫顽场越高,滞后越强。
并且,在本发明第一方面的铁电变容管中,适当地选择介电叠层的各个第一介电层和第二介电层在垂直于它们各自的层平面的方向上的延伸长度,使得具有较弱铁电滞后的介电材料占介电叠层的总体积的百分比大于20%。一个层在垂直于层平面的方向上的延伸长度也称为该层的厚度。层平面是在层的横向方向上延伸的一个假想平面,即在制造时垂直于该层的主生长方向的假想平面。当在衬底上进行生长时,层平面平行于生长该层之前的衬底表面。在此,为了这个定义,衬底表面被假设为完全平坦的。
在本发明的铁电变容管中,在第一电极和第二电极之间施加有交流电压的情况下,介电叠层整体具有降低的或者完全抑制的极化的铁电滞后,这是相比较于仅由呈现较强铁电滞后的同体积的介电材料制成的介电层而言的。这就实现了相对于单介电层结构而言的较高的相对介电常数及较高的调谐范围。
虽然非单晶介电材料在介电叠层的第一电极和第二电极中的使用会降低可调性,但是本发明的铁电变容管通过使第一介电层和第二介电层具有不同介电常数值来补偿了这一不期望的影响。使一种材料的介电常数适当地高于另一种材料的介电常数能够补偿可调性的损失。
另一方面,两种介电材料之一(通常是具有较高介电常数的材料)在交流电压下呈现出更强的介电材料极化的铁电滞后。然而,在本发明的铁电变容管中,通过包含具有更弱的铁电滞后的另一介电材料来补偿了该不利特性(该不利特性在现有器件结构中会产生介电损失)。通过提供具有较弱铁电滞后的材料(该材料占介电叠层的体积百分比大于20%并且在典型实施例中小于95%),铁电滞后的补偿足够强到降低或者完全避免由于铁电滞后而产生的介电损失。介电损失是由于所施加的交流电场与介电材料发生反应而造成的该场的能量的部分转换。其最终会产生暴露于该交流电场的介电材料的温度的升高。这一温度升高可造成对电容器的破坏,并且需要适当的冷却,而这是昂贵的。
非单晶介电层不要求特定的用于在层中提供晶格常数序列以实现外延生长的应变工程。因此,相比于US 2006/0118843A1的结构,本发明第一方面的铁电变容管在层序列的顺序方面具有较为宽松的要求。这在介电叠层的层结构的设计中提供了更大的自由度。
此外,本发明的铁电变容管的介电叠层的非单晶介电层实现了较高相对介电常数以及较大调谐范围,并且在优选实施例中,实现了诸如非晶或多晶氧化物层(例如Si上的TiO2、SiO2)之类的非单晶表面上的、或者诸如Pt或Au或者Pt和Au叠层之类的多晶金属电极上的高击穿电场。如上所解释的那样,该自由度可用于补偿由于第一介电层和第二介电层的非单晶结构而造成的可能的缺点。
相反,US 2006/0118843 A1的指教限制了衬底的选择。例如,即使具有种子层,Si上的BST外延生长也非常困难甚至不可能,这是因为与BST相比(其在钙钛矿晶格中的晶体的晶格常数为3.90A至3.99A,具体为多少取决于组成),金刚石晶格中的Si晶体具有大得多的晶格常数5.34A。并且,在氧化物种子层和BST层的沉积过程中,Si单晶衬底上形成非晶SiO2的几率非常大。这也会阻止外延层的生长。相反,本发明的铁电变容管适合于与Si衬底一起使用,并且可被集成在集成电路的高度发展的工艺技术中。
并且,非单晶介电层的使用通常不要求相同材料(尤其是所关注的诸如BST或PLZT之类的介电材料)的单晶层所要求的那么高的制造温度。在与标准的基于硅的器件工艺技术相兼容的工艺条件下,可以制造介电叠层。如将在下文详细描述的那样,铁电变容管的优选实施例由此具有硅衬底。因此,本发明使得将调谐性能高、损耗低、滞后小以及击穿强度高的铁电变容管集成在普及的基于硅的器件工艺技术中变得可能。可以制成具有极好高频特性的电子元件,而无需许多复杂的工艺,从而降低了这些器件的成本。
根据Yan等人所发表的″Ferroelectric properties of(Ba0.5Sr0.5)TiO3/Pb(Zr0.52Ti0.48)O3/(Ba0.5Sr0.5)TiO3 thin films withplatinum electrodes″,Applied Physics Letters,Volume 82,Number24,Pages 4325-4327,16 June 2003,已知了一种非易失性铁电随机存取存储器(NVFRAM),其旨在利用PZT铁电层和Pt电极来在实现达到较低的铁电存储器单元的疲劳的同时保持较高的极化。据披露,基于PZT和Pt电极的铁电存储器单元表现出由于累积在Pt界面的氧空穴进入铁电畴而造成的疲劳。为了抑制氧空穴在Pt电极处的累积并因此降低疲劳,Yan等人提出了一种叠层,其中在600nm厚的PZT和Pt顶部电极及底部电极之间,布置了7.5-30nm厚的BST薄膜作为用于氧空穴的吸收层。BST层随机定位。PZT层生长成111织构。Yan等人披露出,BST层的体积百分比应该尽可能地小,以便实现铁电PZT存储器单元的高剩余极化。于是,具有较弱铁电滞后的介电材料BST占Yan等人所提出来的存储器单元的介电叠层的体积百分比小于10%。
Yan等人的这种器件结构不适合于高频应用,而高频应用形成了可调电容器的一个应用领域。实际上,Yan的NVFRAM结构被设计成具有相反的目的,其特征在于适于存储器应用而不是高频应用。
在下文中,将描述本发明第一方面的铁电变容管的优选实施例。除非特别的指出,否则实施例是可以彼此结合的。本发明的铁电变容管在此也被称为变容管、可调电容器或电容器。
在一个实施例中,与第一介电材料相比,当将第二介电材料布置在两个电极之间时,其在施加在电极之间的交流电压下呈现出较弱的介电材料极化的铁电滞后。也就是说,第一介电材料具有更强的铁电滞后。
在另一实施例中,一种介电材料(优选地为第一介电材料)的介电强度高于第二介电材料的介电强度。材料的介电强度与破坏材料的电绝缘特性所需要的电场强度(击穿场强)有关,即在该电场强度下出现介电击穿。介电强度是材料的一种特性,其与器件的特定几何结构无关。但是,注意,介电层的实际击穿场强取决于诸如层中所存在的缺陷之类的特定参数、以及取决于层的几何结构。因此,优选地,第一介电层的击穿场强高于第二介电层的击穿场强。击穿场强也缩写为击穿场。
除了大调谐范围以外,本实施例还能实现高达1.9MV/cm的非常高的击穿场。这使得变容管能在比已知纯粹的基于BST的可调电容器(其通常显示出仅仅0.6MV/cm至1MV/cm的击穿场)高的场中工作。
在该实施例中,具有第一介电材料和第二介电材料的介电叠层能够实现相对介电常数高、调谐范围大、滞后少以及击穿场高的可调电容器。任何已知单介电层结构都无法实现这些优点的组合。
可将不同的材料组成用于第一介电材料和第二介电材料。在一个实施例中,第一介电材料是PbZrxTi1-xO3(PZT),其中0<x<1,或者特别地是掺杂了La的PZT(LPZT),并且第二介电材料是Ba1-xSrxTiO3(BST),其中0<x<1。作为第一介电材料的PZT使得能够利用已知材料和已知方法来产生高质量的可调电容器。尤其是在一个实施例中(其中衬底是由Si制成的),本实施例的PZT-BST材料组合提供了具有低介电损失、高击穿场的良好的可调协性能,并且可以以较低成本及可靠技术来进行制造。注意,Si以外的其它衬底也可以实现后面的那些优点。
在替换实施例中,利用这样的介电叠层实现了非常高的相对介电常数以及因此实现了大调谐范围,在这种介电叠层中第一介电材料是(Pb(Mg0.33Nb0.67)O3)1-x-(PbTiO3)x(PMN-PT),其中0<x<1,其中可以但不必须包括La掺杂,并且第二介电材料是Ba1-xSrxTiO3,其中0<x<1。该实施例的特殊特征在于,可以实现宽的调谐范围和电容的温度系数。PMN-PT膜中的PbTiO3含量以及BST薄膜中的锶含量可适应于特定应用,以便实现期望的调谐范围和温度系数。
在另一替换实施例中,第一介电材料是PZT的固溶体,该固溶体含有例如Ca的稀土碱性离子,并且第二介电材料是BST。该实施例改进了可调电容器的温度稳定性。
在形成了前面提到的材料组合的另一替换物的实施例中,第一介电材料是PZT,并且第二介电材料是MgO或ZrO2或TiO2。在此,非铁电材料被用于第二介电材料。铁电薄膜与非铁电薄膜的组合提供了降低电容器损耗以及改进温度稳定性的可能。
通过利用施主(例如La或Nb)或者受主(例如Mn或Fe)或者它们的组合来对第一介电材料和/或第二介电材料进行掺杂,可降低电容器的漏电流。
如前所述,优选实施例将铁电变容管布置在硅衬底(也可以是例如绝缘体上硅(SOI)衬底中的硅衬底层)的顶部上。虽然平板变容管本身的功能不受衬底的导电性的影响,但是为了获得良好的互连和平板变容管性能,期望使用高阻甚至绝缘的衬底。因此,Si衬底层或完全的Si衬底优选是高阻的,甚至是绝缘的。相比较于已知的标准集成电路中的半导体变容管,本实施例的铁电变容管实现了微波频率范围内的高性能以及小尺寸的优点。因此,本实施例的变容管具有利用集成在晶片上的铁电变容管来替代专用的分立高性能半导体器件的潜在用途。本发明第一方面的铁电变容管的特定结构允许加工温度处于500℃至800℃温度范围内,这与半导体工艺兼容。但是,应该记住的是,也可以在诸如具有或者不具有平坦化层的氧化铝、sapphire、MgO、玻璃之类的其它衬底中加工铁电变容管。
为了进一步降低介电叠层的铁电滞后,在一个实施例中适当地分别选择介电叠层的第一介电层和第二介电层的厚度,从而使得具有较弱铁电滞后的介电材料占介电叠层的总体积的百分比大于30%,并且在另一实施例中,该百分比大于40%。不同实施例中的上限为70%、80%、90%和95%。
根据特定工艺条件,非单晶的第一介电材料和第二介电材料可具有多晶结构、柱状织构多晶结构、柱状织构多晶和多晶非织构的混合结构、或者非晶结构。利用这些结构特性,可以实现特别低的滞后。
应该注意,还可以呈现柱状微结构的准外延结构也被理解为非单晶结构的一种实施例。准外延结构以其中第一介电材料和第二介电材料在彼此的顶部上外延生长的柱状晶粒为特征。其还以其中一部分晶粒在衬底上外延生长而其他部分柱状晶粒斜靠在衬底上的柱状晶粒为特征。
在一个实施例中,在变容管的工艺次序中首先被制造出来的第一介电层具有柱状织构多晶结构。在一些实施例中,其还具有取向的晶体结构,例如(111)取向或(001)取向的结构。第二介电层(优选地为具有较弱铁电滞后的层)优选地在柱状第一介电层的顶部上外延生长。也就是说,其具有生长在其上的第一介电层的柱状织构多晶结构。随后沉积的介电叠层的介电层优选地也在各自的前一层上外延生长。这样,介电叠层的柱形在介电叠层的三个或更多的介电层上延伸。
特定示例的介电叠层具有在彼此顶部上生长的第一介电材料和第二介电材料的交替序列。该叠层的第一介电材料为掺杂了La的PbZrxTi1-xO3,它是柱状生长的(即具有柱状织构多晶结构),并且第二介电材料是Ba1-xSrxTiO3,其中0<x<1,其在各个第一介电材料层的顶部上外延生长。除了柱状区域之外,这种叠层还可以包括不显示柱状的小区域,这些小区域是外延生长的小多晶区域。
电极材料存在多种选择。总的指导原则是,电极应该是具有高导电性能的导电膜,以便保持较少的欧姆损失。具体地说,适合的电极材料为Pt、或者Pt和Au的叠层。其它示例为Ti/Pt、Ti/Au、或者诸如Ti/Pt/Au/Pt之类的金属电极的组合、以及诸如Al、TiW/Al、Cu、Ir、Ir/IrO2之类的其他金属。
Pt电极尤其适合于与由PZT或PLZT制成的相邻的第一介电层相结合。不同的PLZT层可被布置在与Pt电极相邻的各个相邻结构中。这可能是PbTiO3以及PZT或PLZT的组合,其作为第一介电层在该电极的顶部上生长。这样的电极-第一介电层的组合支持了可调电容器的较低的漏电流密度以及较高的击穿场。
在另一实施例中,在衬底和第一电极之间布置了阻挡层或阻挡层叠层。适当的阻挡层材料的示例为SiO2、TiO2、ZrO2、Al2O3或LaAlO3。
在一些实施例中,介电叠层在从第一电极到第二电极的方向上的延伸长度介于100nm到1μm之间。优选地,第一介电层和第二介电层从第一电极到第二电极的方向上的各自延伸长度介于10nm到100nm之间,需要记住的是权利要求1针对具有较弱铁电滞后的材料占介电叠层的总体积的体积百分比所提供的设计规则。
介电叠层中的材料相同的两个层(即第一介电层或第二介电层)的厚度在某些实施例中是不同的。该“厚度分级”的优点是可以更好地扩散来自底部电极处的粘结层的Ti原子。这种介电叠层的一个示意性示例为50nm的PLZT、30nm的BST、20nm的PLZT、30nm的BST、以及50nm的PLZT的层序列。层厚度的其它组合也是可行的。
在另外的优选实施例中,顶部电极被作为铁电电容器的上的第二电极来提供。适合的顶部电极的金属为TiW/Al、TiW(N)/Al,其中对于所有情况,都采用了纯Al或者掺杂了例如Si或Cu的Al。诸如Ti/Au、Pt或诸如Pt/Au或其它金属之类的电极的叠层的其他电极可被沉积为薄膜。金属应该具有高导电性。
本发明的铁电变容管可以是平板电容器的形式,或者在可选实施例中为共面电容器的形式。
对于平板电容器,前面提到的Si衬底的替换物为诸如玻璃、Al2O3、Al2O3陶瓷、具有平坦化层的Al2O3陶瓷、以及单晶Al2O3的衬底材料,但是也可以采用诸如Cu箔之类的其它衬底或其它单晶衬底(例如MgO、ZrO2)。
平板电容器类型的变容管实施例具有公共的第一电极以及分开的第二电极,从而形成了经由公共的第一电极而彼此连接的两个电容器。
平板电容器类型的另一实施例的第二电极同时形成了一个导电互连层。该实施例中省略了单独的第二电极的材料层。
对于共面电容器,直接在诸如高阻Si衬底之类的绝缘衬底的顶部上或者沉积在衬底上的阻挡层上加工介电叠层。在一些实施例中,介电叠层的进一步工艺处理与制造平板电容器所使用的工艺处理相同。并且在这种情况下,可以使用前述可选衬底材料。
具体地说,在一些实施例中,在衬底和介电叠层之间提供了阻挡层。阻挡层可以是单层形式或者是阻挡层叠层的形式。适当的阻挡层材料例如为SiO2、MgO、TiO2、ZrO2、Al2O3、LaAlO3、或者这些材料的组合。
前述实施例显示本发明的铁电变容管实现了介电层中的高相对介电常数、高击穿电压、低压下的大调谐范围以及低介电损失。
根据本发明的第二方面,提供了一种电子元件,其包括本发明第一方面的铁电变容管或者本发明第一方面的某个实施例的铁电变容管。其具有本发明第一方面的铁电变容管的优点。
本发明第二方面的电子元件尤其可以具有一种包含根据本发明第一方面的铁电变容管的集成电路的形式。本实施例的性能优于已知的采用半导体变容管的集成电路器件的性能。在不增加工艺成本的情况下,其实现了特别好的高频操作。
根据本发明的第三方面,提供了一种制造铁电变容管的方法,该铁电变容管具有位于第一电极和第二电极之间的介电叠层。所述方法包括制造介电叠层的步骤,该介电叠层包括在从第一电极到第二电极的方向上的串联连接的至少三个介电层的交替层序列。在本发明的方法中,其中制造介电叠层包括如下步骤:
-利用具有第一介电常数的非单晶第一介电材料来制造介电叠层的至少两个第一介电层,
-利用具有第二介电常数的非单晶第二介电材料在分别的两个第一介电层之间制造介电叠层的至少一个第二介电层,并且第一介电常数不等于第二介电常数。
将第一介电材料和第二介电材料之一制造成:当将其布置在两个测试电极之间时,如果在两个测试电极之间施加交流电压,则第一介电材料和第二介电材料之一比处于相同情况下的第一介电材料和第二介电材料中的另一个呈现出更弱的介电材料极化的铁电滞后。制造具有一定厚度的介电叠层的各个第一介电层和第二介电层,从而使得具有较弱铁电滞后的介电材料占介电叠层的总体积的百分比大于20%。
本发明第三方面的方法具有本发明第一方面的铁电变容管的优点。
在优选实施例中,在Si衬底层的顶部上制造介电叠层。第一介电材料是PbZrxTi1-xO3,其中0<x<1,其中掺杂或者没有掺杂La。第二介电材料是Ba1-xSrxTiO3,其中0<x<1。在该实施例中,制造介电叠层的步骤包括:利用与现有Si工艺技术相兼容的工艺温度,在具有阻挡层和电极的Si衬底的顶部上沉积介电叠层。
从属权利要求和下文对附图的描述中定义了其它实施例。
附图说明
现在将参考附图来更详细地描述本发明的多个实施例,附图中:
图1示出了平板电容器类型的多层铁电变容管的示意性截面图,
图2示出了共面电容器(coplanar-capacitor)类型的铁电变容管的示意性截面图,以及
图3示出了相对介电常数与施加在平板电容器的电极之间的电压的关系,其中平板电容器包含250nm的PLZT/BST/PLZT介电叠层。
图4示出了铁电变容管的第三实施例的示意性截面图。
图5示出了图4的实施例的第一变型的示意性截面图。
图6示出了图4的实施例的第二变型的示意性截面图。
图7示出了图4的实施例的第三变型的示意性截面图。
图8示出了图4的实施例的第四变型的示意性截面图。
图9示出了图4的实施例的第五变型的示意性截面图。
图10示出了铁电变容管的第四实施例的示意性截面图。
图11示出了铁电变容管的第五实施例的示意性截面图。
图12示出了图11的实施例的变型的示意性截面图。
图13示出了铁电变容管的另一实施例的示意性截面图,其中图示了介电叠层的柱状织构晶体结构。
具体实施方式
图1示出了平板电容器类型的多层铁电变容管的示意性截面图。
铁电变容管100包括高阻Si衬底102,其上具有由SiO2层104.1和TiO2阻挡层104.2形成的阻挡层结构104。第一电极106由具有Ti层106.1和Pt层106.2的Ti/Pt电极形成。Ti/Pt电极不仅具有较高的电导率而且具有对SiO2的较好的粘附性。可选的电极材料为Pt、Ti/Au、Ti/Pt/Au/Pt、Pt/Au/Pt、Ir或者IrO2、或者Pt和IR或Pt和IrO2的组合、或者具有较高电导率的另外的金属或者金属组合。这样,可以实现电容器在较高工作频率下的较少损耗。
注意,阻挡层104的使用并不是强制的。在另一实施例中,第一电极106直接沉积在诸如蓝宝石(sapphire)之类的绝缘衬底上。并且,可选的阻挡层材料可以采用例如MgO、ZrO2、Al2O3、LaAlO3、或者这些材料与前面提到的氧化物的组合。
介电叠层108被布置在第一电极106和第二电极110之间。介电叠层108在从第一电极到第二电极的方向上包括:掺杂了La的PbZrxTi1-xO3(0<x<1)(在此也简称为PLZT)和BST的交替层序列。对于掺杂了La的PbZrxTi1-xO3,x在某些实施例中的范围为0<x<0.7,并且对于BaxSr1-xTiO3,x在某些实施例中的范围为0.3<x≤1.0。
层序列以PLZT层108.1开始,接着就是BST层108.2。该序列重复m次(m≥0),直到到达顶层108.n。这就意味着,介电叠层108包括至少三个介电层108.1至108.3。它可能还包括5个介电层、7个介电层、9个介电层等等。对于本实施例,假设介电叠层108的总厚度约为270nm。在其它实施例中,厚度可能小于270nm或者大于270nm。各个PLZT和BST层的厚度约为15-20nm。在其它实施例中,能应用大于20nm的厚度,这取决于介电叠层108的总厚度。
介电叠层108的PLZT和BST层是非单晶体。特定晶体结构取决于沉积技术、工艺参数以及下面的第一电极106和衬底102,并且可能是多晶的、柱状织构多晶的、准外延的、或者非晶的。但是,非晶结构并非优选的。在本实施例中,通过旋涂(spin-on)技术及其后的退火来制造各个介电层。分别针对每一步骤来进行退火,以避免混合。退火温度介于500℃至800℃的范围。
在介电叠层108中,PLZT层形成了前面的描述和权利要求中的“第一介电层”。BST层形成了前面的描述和权利要求中的“第二介电层”。相比较于PLZT而言,BST在交流电压下呈现出其较弱的极化铁电滞后。介电叠层的这种滞后现象是很奇怪的。即使包含有PLZT(其通常具有很强的铁电滞后),也观察不到PLZT的特征性的铁电滞后现象。材料组合PLZT/BST的选择还具有在复合材料中提供PLZT层和BST层之间的良好粘合的优点。层与层之间的界面是密集并紧致的。这就避免了后续工艺阶段期间发生层剥离的问题。
根据介电叠层108中PLZT/BST层对的重复次数,BST层占到了介电叠层的总体积的20%至大于40%(但是少于95%)之间。大于40%的值的示例为:270nm的总厚度、各层的厚度为15nm-20nm。但是,应该注意的是,总厚度和各层的厚度在不同实施例中可能不同。PLZT层和BST层各自的厚度无需相等。并且,两个相同的层可被堆叠在彼此顶部以增大一个类型的层的体积分数。
在一个实施例中,顶部电极110是由Pt制成的。可选的材料为TiW/Al、TiW(N)/Al,对于所有情况,都采用了纯Al或者掺杂了例如Si或Cu的Al。并且可以沉积诸如Ti/Al、Pt之类的其它电极或者诸如Pt/Au或其它金属之类的电极叠层。同样,顶层电极的高电导率有利于在较高工作频率下保持较低的电容器损耗。
应该注意的是,PLZT层108.1和108.n分别紧邻至底部电极106和顶部电极110的这一布置已经被证明使得电容器具有尤其低的漏电流。并且,PLZT层108.1还作为用于随后的BST层108.2的结晶化的种子层。这易于降低加工温度,并且支持了介电层的颗粒尺寸的增大。
图1所示的器件结构具有极好的电学特性。给定介电叠层108的厚度为270nm并且各个层的厚度为15nm至20nm,那么相对介电常数经测量大约为480,并且电容密度为15.2nF/mm2。100kHz的工作频率fosc及大约0.05V的Vosc下的介电损失为0.7%。只有在达到约1MV/cm的电场强度时,电容器才会击穿。5V下的可调性为1.3∶1,10V下的可调性为2∶1。
因此,图1的铁电变容管提供了适合于并入公知的硅加工技术中的结构。与已知的电容器结构相比而言,降低了制造介电叠层108时的加工温度。但是,图1的铁电变容管避免了其它结构在采用较低加工温度时可能观察到的缺点,例如较低的相对介电常数。这样,相对于现有技术的具有诸如BST之类的单晶介电层的MIM结构(采用高达900℃的温度在诸如sapphire(Al2O3)之类的衬底上制造的),铁电变容管可以保持较高的调谐范围。
图2示出了共面电容器类型的铁电变容管的示意性截面图。
铁电变容管200与图1的铁电变容管100相似,不同点在于其使用了单个电极层210,该电极层210按照希望的共面电容器设计而被制成图案以形成第一电极210.1和第二电极210.2。可以根据特定应用的具体要求来选择特定的电极图案。例如,可以选择电极210.1和电极210.2的交叉指形布置。顶部电极可由Pt、TiW/Al、或TiW(N)/Al制成,对于所有情况,都采用了纯Al或者掺杂了例如Si或Cu的Al。并且可以采用诸如Ti/Al之类的其它电极或者诸如Pt/Au之类的电极叠层。
下面的介电叠层208与图1的介电叠层相似,其由交替的PLZT/BST/…/PLZT层序列组成。底部PLZT层208.1直接沉积在阻挡层结构204上,该阻挡层结构204与图1的阻挡层结构104相同。
图3示出了相对介电常数与施加在平板电容器的电极之间的电压的关系,其中平板电容器包含250nm的PLZT/BST/PLZT介电叠层。该图表是依据这样的铁电变容管获得的,该铁电变容管具有270nm厚的介电叠层,该介电叠层包括通过SiO2/TiO2阻挡而与高阻Si层分离开的Ti/Pt电极上的交替的PLZT/BST/…/PLZT层序列。介电叠层的各个层在700-760℃的温度下退火1-5分钟。在具有0.05V的交流分量、1000kHz的交变频率、以及图3的图表横坐标所表示的直流分量的电压下执行测量。从在不同DC电压VDC下测量到的介电常数可以清楚的看到,相对介电常数εr从0V处的值460变化成5V(对应于20V/μm的电场)处的370,并且进一步降低至10V(对应于40V/μm的电场)处的250。观察到的可调性为5V(20V/μm)处的1.2∶1以及10V(40V/μm)处的约1.8∶1。作为比较,BST层在40V/μm的DC电场下产生了仅仅1.3∶1的可调性。
图4示出了铁电变容管400的第三实施例的示意性截面图。
铁电变容管400具有衬底402。适合衬底402的衬底材料的示例为Si、MgO、sapphire或玻璃。在衬底402的顶部上沉积了阻挡层404。适合的阻挡层材料的示例为SiO2、SiO2+TiO2、SiO2+ZrO2、SiO2+Al3O2。可利用标准薄膜工艺(例如溅射或蒸发)来沉积阻挡层404。但是也可以采用任何其它合适的技术。在阻挡层404的顶部沉积底部电极406。适合的底部电极材料的示例为Pt、Ti/Pt、Pt/Au/Pt、Ti/Pt/Au/Pt、或其它导电电极材料。
阻挡层404是可选的。在其它实施例中,底部电极直接沉积在衬底402上。
在底部电极顶部上沉积了可调介电层408。可调介电层408的细致结构未在该示意图中示出。可调介电层408由介电叠层组成,该介电叠层包括串联连接的至少三个介电层的交替层序列。例如,PLZT/BST/…/PLZT层序列就是合适的。可通过反应离子刻蚀(RIE)或湿法刻蚀来形成介电叠层的横向延伸和形状图案。
第二电极或顶部电极410被布置在介电叠层408的顶部。顶部电极的适合材料为Pt、Pt/Au、Pt/Au/Pt、或TiW/Al。利用诸如湿法或干法刻蚀技术之类的标准光刻工艺来形成顶部电极410的横向延伸和形状图案。
注意,对于本实施例,在沉积顶部电极410之后执行图案形成序列。因此,在图案形成期间,首先,形成顶部电极410图案。随后,形成介电叠层408图案。之后,形成底部电极406图案。诸如反应离子刻蚀之类的标准刻蚀工艺是用于底部电极的适合的图案形成技术。
在上一段中所描述的铁电变容管400的叠层顶部,沉积封装层412。封装层可包括:SiN或SiO2、TiO2+SiN、SiO2+SiN、Al3O2+SiN、PZT+SiN、或者PLZT+SiN,其中“+”表示“+”号两边的材料均存在于封装层中。可通过诸如化学汽相沉积(CVD)、溅射或溶胶-凝胶沉积之类的标准技术来沉积封装层412。通过湿法刻蚀或者干法刻蚀或者这两种技术的组合来在沉积了封装层412之后形成图案,从而提供用于分别与底部电极406和顶部电极410接触的开口414和416。
在封装层412的顶部和接触开口414及416的内部,沉积了高导电性互连层418。适合的互连层材料的示例为:TiW/Al、TiW(N)/Al、TiN/Al、Ti/Au、TiW(N)/Au、TiN/Au、NiCr/Au、Ti/Ag、TiN/Au、或Ti/Cu。也可以使用其它高导电性电极材料。例如,可以通过溅射或者蒸发来沉积该互连层。随后通过湿法刻蚀或者干法刻蚀来形成互连层418图案。
在一个实施例中,填充有互连层材料418的接触开口414在顶部电极接触开口416的三个横向侧上延伸,例如成为一个U形。这样,能使底部电极的串联电阻减到最小。
在互连层418的顶部上沉积了覆盖层420。适合的覆盖层材料为:诸如SiN或SiO2之类的无机材料、有机材料、或者有机材料和无机材料的组合。可通过传统的湿法刻蚀或干法刻蚀来形成覆盖层420图案,从而提供接触开口422和424。可通过引线键合或者倒装片安装来实施接触(未示出)。
图5示出了形成了图4的实施例的第一变型的铁电变容管500的示意性截面图。
图5的铁电变容管500在许多结构单元上与图4的铁电变容管400相类似。以下的描述将侧重于重要的结构差异。铁电变容管400和铁电变容管500的相应结构单元所标有的参考标号的不同之处仅仅在于第一个数字。例如,图4的铁电变容管的封装层412在图5中标为参考标号512,表示对应于图5的铁电变容管的封装层。
铁电变容管500的介电叠层508不仅在底部电极506上延伸,而且在阻挡层504上延伸。这就造成了这样的事实,即,首先利用标准光刻工艺技术来形成底部电极图案。然后,在整个底部电极上沉积铁电叠层。这可以改进底部电极的粘结度,并且防止在按照图4给出的流程在铁电层刻蚀期间底部电极的层剥离。在一个实施例中,铁电变容管500的工艺包括沉积了底部电极506之后直接形成底部电极506图案。这允许在阻挡层504和底部电极506两者的顶部上随后沉积可调介电叠层。此后,沉积顶部电极510,并且利用标准的图案形成技术来形成顶部电极510图案。在形成顶部电极510图案之后,通过湿法刻蚀技术或者干法刻蚀技术来横向地形成介电叠层508图案,从而在介电叠层508中实现接触开口526。在同一步骤中,去除随后将要在其上例如利用高导电性的互连层518制造传输线或者线圈的晶片区域中的介电叠层材料。
后续工艺包括封装层512的沉积和图案形成以及其它工艺步骤,它们对应于在图4的实施例的上下文中所描述的那些步骤。
图6示出了形成了铁电变容管400的第二变型的铁电变容管600的示意性截面图。同样,后面的描述将侧重于结构差异。同样,铁电变容管400和铁电变容管600的相应结构单元所标有的参考标号的不同之处仅仅在于第一个数字。例如,图4的铁电变容管的封装层412在图6的铁电变容管中标为参考标号612。
图6的铁电变容管600包含两个单独的电容器。这是通过形成顶部电极层图案以形成两个分开的电极610.1和610.2来实现的,这两个分开的电极通过封装层612而彼此电绝缘。两个电容器从而通过公共底部电极606而串联连接。变容管经由第一顶部电极610.1和第二顶部电极610.2与外部器件连接。
图7示出了形成了图4的实施例的第三变型的铁电变容管700的示意性截面图。同样,后面的描述将侧重于结构差异。同样,铁电变容管400和铁电变容管700的相应结构元件所标有的参考标号的不同之处仅仅在于第一个数字。
图7的铁电变容管700包含两个单独的电容器,这是通过形成顶部电极层图案以形成两个分开的电极710.1和710.2来实现的。电极710.1和710.2通过封装层712而彼此电绝缘。两个电容器因此通过公共底部电极706而串联连接。经由第一顶部电极710.1和第二顶部电极710.2建立铁电变容管700与外部器件的接触。因此,该变型形成了图5和图6的特征的组合。
图8示出了形成了图4的实施例的第四变型的铁电变容管800的示意性截面图。同样,后面的描述将侧重于铁电变容管400和铁电变容管800的结构差异。同样,铁电变容管400和铁电变容管800的相应结构元件所标有的参考标号的不同之处仅仅在于第一个数字。
图8的铁电变容管800与前面的实施例的不同点在于,互连层818同时还作为电容器的顶部电极。本实施例中没有使用单独的顶部电极,这是相比较于图4的铁电变容管400中的顶部电极410而言的。
图9示出了形成了图4的实施例的第五变型的铁电变容管900的示意性截面图。同样,后面的描述将侧重于这两个铁电变容管的结构差异。同样,铁电变容管400和铁电变容管900的相应结构元件所标有的参考标号的不同之处仅仅在于第一个数字。
铁电变容管900结合了图5的铁电变容管500的特定特征以及图8的铁电变容管800的特定特征。因此,其介电叠层908不仅在底部电极906上延伸,而且在阻挡层904上延伸。在图9的铁电变容管900中,互连层918同时作为电容器的顶部电极。
图10示出了形成了第四示意性实施例的铁电变容管1000的示意性截面图。
铁电变容管1000具有衬底1002。适合于本实施例的衬底材料对应于对图4的铁电变容管400的描述中所提到的那些材料。
在衬底1002顶部上沉积阻挡层1004。对于适合的阻挡层材料,同样可以参考对图4的铁电变容管400的描述中所提到的对阻挡层404的描述。
在阻挡层1004的顶部上,或者在替换实施例中直接在衬底1002的顶部上沉积底部电极1006。在上述图4的描述中描述了适合的底部电极材料。
沉积了底部电极1006之后,通过标准光刻技术以及通过干法刻蚀技术来形成底部电极1006图案。注意,该处理产生了倾斜的侧向边缘1028。在图10中,包含电容器电极的有源区用椭圆1032来表示。
在按照这种方式形成图案的衬底的顶部上沉积可调介电叠层1008。已经在本发明的其它地方描述了适合的介电叠层的示例。随后通过湿法刻蚀或者干法刻蚀来形成介电叠层1008图案。此处,作为先前实施例的替换设计,刻蚀掉将在随后的工艺步骤之后形成导线或者线圈的区域中的介电叠层1008。从而,在介电叠层1008中例如形成了开口1030。介电叠层1008的有源介电层部分的横向延伸长度介于2μm到30μm之间。
在铁电变容管1000的处理期间,高导电性的金属层1028形式的顶部电极被沉积在介电叠层1008上及其开口1030中。通过标准光刻技术以及通过湿法刻蚀工艺或干法刻蚀工艺来形成该顶部电极图案。已经在对图4的铁电变容管400的高导电性层418的描述中提到了适合的顶部电极材料。
随后,沉积覆盖层1020并且形成覆盖层1020图案,以便提供用于接触的开口1022和开口1024。
图11示出了形成了第五示意性实施例的铁电变容管1100的示意性截面图。铁电变容管1100具有衬底1102。适合于本实施例的衬底材料对应于对图4的铁电变容管400的描述中所提到的那些材料。
在衬底1102顶部上沉积阻挡层1104。对于适合的阻挡层材料,同样可以参考对图4的铁电变容管400的描述中所提到的对阻挡层404的描述。
在阻挡层1104的顶部上,或者在替换实施例中直接在衬底1102的顶部上沉积可调介电叠层1108。已经在本发明的其它地方描述了适合的介电叠层的示例。随后通过通过湿法或干法刻蚀技术来形成介电叠层1108图案。刻蚀掉将在随后的工艺步骤之后形成导线或者线圈的区域中的介电叠层1108。从而,在介电叠层1108中例如形成开口1130。
在介电叠层1108的顶部上沉积了电极层1140。电极层1140由高导电性金属制成,例如厚Pt或Pt/Au、Pt/Au/Pt、TiW/Al、TiW(N)/Al、TiN/Al、Ti/Au、TiW(N)/Au、TiN/Au、NiCr/Au、Ti/Ag、TiN/Au、或Ti/Cu、或任何其它高导电性金属。随后通过标准光刻技术和湿法或干法刻蚀工艺来形成电极层1140图案,以便得到第一电极1140.1和第二电极1140.2。
此后,沉积覆盖层1120。对图4的铁电变容管400的覆盖层420的描述中提到了适合的覆盖层材料。随后通过传统的湿法或干法刻蚀技术来形成覆盖层图案,以便提供接触开口1122和1124,用于借助引线键合或倒装片安装来实施接触。
图12示出了形成了图11的实施例的变型的铁电变容管1200的示意性截面图。
在本变型中,铁电变容管1200在介电叠层1208的两侧具有另外的导电性能差的电极层1250和1252。下侧电极层1250布置在层1204和介电叠层1208之间,或者如果省略了可选的阻挡层1204,那么下侧电极层1250也可以位于衬底1202和介电叠层1208之间。上侧电极层1252布置在介电叠层1208和顶部电极层1240之间。电极层1250和1252例如可以由RuO2、SrRuO3、SrCrO、SiCrN、或导电的ZnO或诸如半导电的BaTiO3、SrTiO3之类的复合导电层、或者任何其它导电的或半导电的金属氧化物或金属氮化物或其它导电性能差的层制成。
在该共面电容器设计的工作期间,导电性能较差的电极层1250和1252与DC电源连接以便进行调谐。高导电性的第一电极1240.1和第二电极1240.2分别连接至RF信号。本实施例实现了具有宽调谐范围和低失真的可调电容器。
图13示出了铁电变容管1300的示意性截面图。铁电变容管1300具有Si衬底1302、底部电极1304、介电叠层1308和顶部电极1310。图13用于图示说明介电叠层1308的柱状织构晶体结构,该示范性示例中的介电叠层1308包含9个介电层的交替序列,前面已经描述了介电层的材料选择。柱形结构由柱形1308.5至1308.7之间的边缘1308.1至1308.4表示。在柱形中,第一介电层和第二介电层在彼此的顶部上外延生长。例如,该结构可在暗场透射电子显微镜(TEM)图像中变得可见,其中明亮区域示出了处于适当衍射情况下的柱形,而黑暗区域示出了未处于衍射情况的柱形。为了更清晰地表示图像,在此没有示出在该图像中所观察到的黑暗区域和明亮区域之间的对比度。此外,可以利用高角环行暗场模式下的扫描透射电子显微镜(STEM-HAADF)使叠层在截面图中变得可见。
柱形的截面大概具有形块(shape block),这些形块具有垂直穿过从底部电极到顶部电极的可调叠层的近似直线。横向相邻的柱形具有较长长度和较短长度的交替布置。也就是说,柱形沿着附图所示的电极横向方向以交替的顺序布置,从而在柱形中未观察到间隙。柱形的水平方向长度为100-300nm。在叠层中,还存在一些看不见柱形生长的较小圆形区域。
已经在附图和前述说明中详细描述了本发明,但是这些说明和描述应该被认为是说明性的或者示意性的,而不是限制性的;本发明并不限于所公开的实施例。
通过学习附图、公开内容和权利要求,本领域的技术人员在实践所要求保护的发明时可以理解和实施对本发明的变型。
权利要求中,词语“包括”并不排除其它元件或步骤的存在,并且不定冠词“一个”或“一种”并不排除多个的存在。事实仅仅在于,在互不相同的从属权利要求中所陈述的特定措施并不表示这些措施的结合不能用来提供优势。
权利要求中的任何标号都不应当被理解为限制本发明的保护范围。
Claims (19)
1.一种铁电变容管(100),其包括导电的第一电极(106)和第二电极(110)以及位于第一电极(106)和第二电极(110)之间的介电叠层(108),其中:
介电叠层(108)包括具有串联连接的至少三个介电层的交替层序列(108.1至108.n),
介电叠层(108)的至少两个非单晶第一介电层(108.1,108.n)由具有第一介电常数的第一介电材料制成,
介电叠层(108)的至少一个非单晶第二介电层(108.2)布置在两个第一介电层之间,并且所述第二介电层由具有第二介电常数的第二介电材料制成,并且第一介电常数不等于第二介电常数,
当把第一介电材料和第二介电材料之一布置在两个测试电极之间时,如果在两个测试电极之间施加交流电压,则第一介电材料和第二介电材料之一比处于相同情况下的第一介电材料和第二介电材料中的另一个呈现出更弱的介电材料极化的铁电滞后,并且其中
介电叠层(108)的第一介电层(108.1,108.n)和第二介电层(108.2)在垂直于它们各自的层平面的方向上的各自延伸长度被适当地选择,使得具有较弱铁电滞后的介电材料占介电叠层(108)的总体积的百分比大于20%。
2.如权利要求1所述的铁电变容管,其中第一介电材料的介电强度高于第二介电材料的介电强度。
3.如权利要求1所述的铁电变容管,其中第一介电材料是PbZrxTi1-xO3或者掺杂La的PbZrxTi1-xO3,其中0<x<1,并且第二介电材料是Ba1-xSrxTiO3,其中0<x<1。
4.如权利要求1所述的铁电变容管,其中第一介电材料是掺杂La或者没有掺杂La的(Pb(Mg0.33Nb0.67)O3)1-x-(PbTiO3)x,其中0<x<1,并且第二介电材料是Ba1-xSrxTiO3,其中0<x<1。
5.如权利要求1所述的铁电变容管,其中第一介电材料是含有稀土碱性离子的PbZrxTi1-xO3的固溶体或者含有稀土碱性离子的掺杂La的PbZrxTi1-xO3的固溶体,并且第二介电材料是Ba1-xSrxTiO3,其中0<x<1。
6.如权利要求1所述的铁电变容管,其中第一介电材料是PbZrxTi1-xO3或者掺杂La的PbZrxTi1-xO3,其中0<x<1,并且第二介电材料是MgO或ZrO2或TiO2。
7.如权利要求1所述的铁电变容管,其中第一介电材料和第二介电材料还包含La、Nb、Mn或Fe掺杂物。
8.如权利要求1所述的铁电变容管,其被布置在高阻或绝缘Si衬底层(102)的顶部。
9.如权利要求1所述的铁电变容管,其中介电叠层(108)的第一介电层(108.1,108.n)和第二介电层(108.2)的各自厚度被适当地选择,使得具有较弱铁电滞后的介电材料占介电叠层的总体积的百分比大于20%。
10.如权利要求1所述的铁电变容管(1300),其中第一介电材料和第二介电材料(1308.5,1308.6,1308.7)具有柱状织构多晶结构。
11.如权利要求1所述的铁电变容管,其中第一电极(106)和/或第二电极(110)由Pt、Ti/Pt、TiO2/Pt、Ti/Au、或Au制成,或者由Pt和Au的叠层、或者Ti/Pt和Au的叠层制成。
12.如权利要求1所述的铁电变容管(400),其中在衬底层(402)和第一电极(406)之间布置了阻挡层(404)或者阻挡层叠层。
13.如权利要求1所述的铁电变容管,其中介电叠层(108)在从第一电极(106)到第二电极(110)的方向上的延伸长度介于100纳米到1微米之间。
14.如权利要求1所述的铁电变容管,其中第一介电层(108.1,108.n)和第二介电层(108.2)在从第一电极(106)到第二电极(110)的方向上的各自延伸长度介于1纳米到100纳米之间。
15.如权利要求1所述的铁电变容管,其形式为平板电容器(100,400)。
16.如权利要求1所述的铁电变容管,其形式为共面电容器(100,1200)。
17.一种电子元件,其包括如权利要求1所述的铁电变容管(100)。
18.一种制造铁电变容管(100)的方法,该铁电变容管具有位于第一电极(106)和第二电极(110)之间的介电叠层(108),所述方法包括如下步骤:
制造介电叠层(108),该介电叠层(108)包括在从第一电极到第二电极的方向上具有串联连接的至少三个介电层的交替层序列;
其中制造介电叠层包括如下步骤:
利用具有第一介电常数的第一介电材料来制造介电叠层的至少两个非单晶第一介电层(108.1,108.n),
利用具有第二介电常数的第二介电材料在两个第一介电层(108.1,108.n)之间制造介电叠层的至少一个非单晶第二介电层(108.2),并且第一介电常数不等于第二介电常数,
其中,将第一介电材料和第二介电材料之一制造成:当将其布置在两个测试电极之间时,如果在两个测试电极之间施加交流电压,则第一介电材料和第二介电材料之一比处于相同情况下的第一介电材料和第二介电材料中的另一个呈现出更强的介电材料极化的铁电滞后,以及
制造具有一定厚度的介电叠层的各个第一介电层(108.1,108.n)和第二介电层(108.2),使得具有较弱铁电滞后的介电材料占介电叠层(108)的总体积的百分比大于20%。
19.如权利要求18所述的方法,其包括在Si衬底层(402)的顶部上制造介电叠层(408)的步骤,其中第一介电材料是掺杂或者没有掺杂La的PbZrxTi1-xO3,其中0<x<1,并且第二介电材料是Ba1-xSrxTiO3,其中0<x<1;并且其中制造介电叠层(408)包括:在500℃至800℃温度范围内,在具有阻挡层(404)或阻挡层叠层,以及具有电极或不具有电极的Si衬底层(402)的顶部上沉积介电叠层。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP06122895 | 2006-10-25 | ||
EP06122895.3 | 2006-10-25 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101529539A true CN101529539A (zh) | 2009-09-09 |
Family
ID=39232974
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2007800396524A Pending CN101529539A (zh) | 2006-10-25 | 2007-10-19 | 具有改进调谐范围的铁电变容管 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20100182730A1 (zh) |
EP (1) | EP2076910A2 (zh) |
CN (1) | CN101529539A (zh) |
WO (1) | WO2008050271A2 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102714096A (zh) * | 2010-01-25 | 2012-10-03 | 埃普科斯股份有限公司 | 陶瓷多层电容器 |
CN103456723A (zh) * | 2012-06-04 | 2013-12-18 | 友技科株式会社 | 铁电晶体膜、电子元件、铁电晶体膜的制造方法和铁电晶体膜的制造装置 |
CN110391236A (zh) * | 2018-04-16 | 2019-10-29 | 三星电子株式会社 | 具有强极化耦合的半导体存储器器件和设置其的方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014007890A2 (en) * | 2012-03-29 | 2014-01-09 | California Institute Of Technology | Sensor probe for bio-sensing and chemical-sensing applications |
GB2560938A (en) | 2017-03-29 | 2018-10-03 | Bombardier Primove Gmbh | A voltage-controllable capacitive device, a method for manufacturing such a device and a method for operating such a device and a device of a system |
WO2019066823A1 (en) * | 2017-09-27 | 2019-04-04 | Intel Corporation | FERROELECTRIC ELEMENTS USING THIN ALLOY OF PARAELECTRIC MATERIALS |
US10497774B2 (en) | 2017-10-23 | 2019-12-03 | Blackberry Limited | Small-gap coplanar tunable capacitors and methods for manufacturing thereof |
US10332687B2 (en) | 2017-10-23 | 2019-06-25 | Blackberry Limited | Tunable coplanar capacitor with vertical tuning and lateral RF path and methods for manufacturing thereof |
KR102469793B1 (ko) | 2017-12-29 | 2022-11-22 | 삼성디스플레이 주식회사 | 표시 장치 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5789801A (en) * | 1995-11-09 | 1998-08-04 | Endgate Corporation | Varactor with electrostatic barrier |
US5640042A (en) * | 1995-12-14 | 1997-06-17 | The United States Of America As Represented By The Secretary Of The Army | Thin film ferroelectric varactor |
US6727535B1 (en) * | 1998-11-09 | 2004-04-27 | Paratek Microwave, Inc. | Ferroelectric varactor with built-in DC blocks |
DE19915247A1 (de) * | 1999-04-03 | 2000-10-05 | Philips Corp Intellectual Pty | Spannungsabhängiger Dünnschichtkondensator |
SE517440C2 (sv) * | 2000-06-20 | 2002-06-04 | Ericsson Telefon Ab L M | Elektriskt avstämbar anordning och ett förfarande relaterande därtill |
WO2002073671A1 (en) * | 2001-03-13 | 2002-09-19 | Rochester Institute Of Technology | A micro-electro-mechanical varactor and a method of making and using |
KR20040070564A (ko) * | 2003-02-04 | 2004-08-11 | 삼성전자주식회사 | 강유전체 커패시터 및 그 제조방법 |
KR100541551B1 (ko) * | 2003-09-19 | 2006-01-10 | 삼성전자주식회사 | 적어도 3층의 고유전막들을 갖는 아날로그 커패시터 및그것을 제조하는 방법 |
CA2543450C (en) * | 2003-10-20 | 2015-11-24 | University Of Dayton | Ferroelectric varactors suitable for capacitive shunt switching |
US20060065916A1 (en) * | 2004-09-29 | 2006-03-30 | Xubai Zhang | Varactors and methods of manufacture and use |
US20060214213A1 (en) * | 2005-03-28 | 2006-09-28 | Fujitsu Limited | Thin-film capacitor element and semiconductor device |
US7158363B2 (en) * | 2005-04-11 | 2007-01-02 | Agilent Technologies, Inc. | Liquid metal varactor and method |
-
2007
- 2007-10-19 EP EP07826797A patent/EP2076910A2/en not_active Withdrawn
- 2007-10-19 US US12/447,078 patent/US20100182730A1/en not_active Abandoned
- 2007-10-19 WO PCT/IB2007/054260 patent/WO2008050271A2/en active Application Filing
- 2007-10-19 CN CNA2007800396524A patent/CN101529539A/zh active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102714096A (zh) * | 2010-01-25 | 2012-10-03 | 埃普科斯股份有限公司 | 陶瓷多层电容器 |
US9378892B2 (en) | 2010-01-25 | 2016-06-28 | Epcos Ag | Ceramic multilayer capacitor |
CN103456723A (zh) * | 2012-06-04 | 2013-12-18 | 友技科株式会社 | 铁电晶体膜、电子元件、铁电晶体膜的制造方法和铁电晶体膜的制造装置 |
CN110391236A (zh) * | 2018-04-16 | 2019-10-29 | 三星电子株式会社 | 具有强极化耦合的半导体存储器器件和设置其的方法 |
CN110391236B (zh) * | 2018-04-16 | 2024-04-09 | 三星电子株式会社 | 具有强极化耦合的半导体存储器器件和设置其的方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2008050271A2 (en) | 2008-05-02 |
EP2076910A2 (en) | 2009-07-08 |
WO2008050271A3 (en) | 2008-06-19 |
US20100182730A1 (en) | 2010-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101529539A (zh) | 具有改进调谐范围的铁电变容管 | |
CN102858691B (zh) | 具有阴离子控制的介电性质的钙钛矿材料、薄膜电容器器件及其制造方法 | |
US6642539B2 (en) | Epitaxial template and barrier for the integration of functional thin film metal oxide heterostructures on silicon | |
CN111295735A (zh) | 具有织构化铱底电极的基于氧化铪和氧化锆的铁电器件 | |
JPH09139480A (ja) | 薄膜キャパシタおよびこれを用いた半導体記憶装置 | |
US8076705B2 (en) | Capacitor device providing sufficient reliability | |
EP1056125B1 (en) | Lead germanate ferroelectric structure with multi-layered electrode | |
CN1979898A (zh) | 晶体管型铁电存储器及其制造方法 | |
Tyunina et al. | Perovskite ferroelectric tuned by thermal strain | |
KR19980024500A (ko) | 박막 유전체소자 | |
Han et al. | Improved ferroelectric property of LaNiO3∕ Pb (Zr0. 2Ti0. 8) O3∕ LaNiO3 capacitors prepared by chemical solution deposition on platinized silicon | |
Sama et al. | Bottom and top electrodes nature and PZT film thickness influence on electrical properties | |
Nguyen et al. | High-performance energy storage and breakdown strength of low-temperature laser-deposited relaxor PLZT thin films on flexible Ti-foils | |
Xiong et al. | Hydrogen-induced defects and degradation in oxide ferroelectrics | |
Zhang et al. | Hysteretic properties of Mn-doped Pb (Zr, Ti) O3 thin films | |
Lisca et al. | Thickness effect in Pb (Zr0. 2Ti0. 8) O3 ferroelectric thin films grown by pulsed laser deposition | |
KR20070089638A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
Chen et al. | Bi 3.25 La 0.75 Ti 3 O 12 thin films on ultrathin Al 2 O 3 buffered Si for ferroelectric memory application | |
JPH10173140A (ja) | 強誘電体キャパシタの製造方法及び強誘電体メモリ装置の製造方法 | |
JP3353833B2 (ja) | 半導体装置およびその製造方法 | |
Lamichhane et al. | Studies on energy storage properties of BFO/WO3 bilayer thin film capacitor | |
Jain et al. | Effect of conductive LaNiO3 electrode on the structural and ferroelectric properties of Bi3. 25La0. 75Ti3O12 films | |
Ezhilvalavan et al. | Ferroelectric properties and leakage current characteristics of radio-frequency-sputtered SrBi2 (V0. 1Nb0. 9) 2O9 thin films | |
JP4315676B2 (ja) | 半導体記憶装置およびその製造方法 | |
JP4126093B2 (ja) | 薄膜電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20090909 |