CN112599529A - 一种铪基铁电抗重离子辐照的多层加固电容结构 - Google Patents

一种铪基铁电抗重离子辐照的多层加固电容结构 Download PDF

Info

Publication number
CN112599529A
CN112599529A CN202011456424.0A CN202011456424A CN112599529A CN 112599529 A CN112599529 A CN 112599529A CN 202011456424 A CN202011456424 A CN 202011456424A CN 112599529 A CN112599529 A CN 112599529A
Authority
CN
China
Prior art keywords
hafnium
based ferroelectric
silicon dioxide
electrode plate
ferroelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011456424.0A
Other languages
English (en)
Inventor
黄鸿阳
李威
李建军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202011456424.0A priority Critical patent/CN112599529A/zh
Publication of CN112599529A publication Critical patent/CN112599529A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种铪基铁电抗重离子辐照的多层加固电容结构,属于存储器领域,通过在铪基铁电薄膜与顶层电极板之间设有上二氧化硅层;铪基铁电薄膜层与底层电极板之间设有下二氧化硅层;使铁电薄膜层形成了良好的绝缘界面,从而使电场在传递过程中保持一致。在产生陷阱缺陷时,介质层中电场的强度与方向不发生改变。因此本发明能够实现在保持铁电薄膜性能的同时对重离子辐照产生的介质损伤进行加固,减少漏电和击穿现象。

Description

一种铪基铁电抗重离子辐照的多层加固电容结构
技术领域
本发明涉及存储器领域,具体涉及一种铪基铁电抗重离子辐照的多层加固电容结构。
背景技术
铁电存储器((FRAM))是一种非易失性存储器,具有高密度,非易失,抗辐照,低功耗和快速读写等优点,因此常应用于一些特殊领域。在铁电存储器中,其核心工作部分是铁电电容。传统的铪基铁电电容通常为MFM的三层薄膜结构,由顶层电极和底层电极,以及插入在顶层电极和底层电极之间的铁电薄膜材料层构成。由于传统的铪基铁电电容结构在制作中只考虑其铁电与集成性能,因此铁电材料层的厚度通常控制在10纳米量级薄膜。而该量级厚度的铁电材料薄膜容易受到重离子辐照影响,当高能重离子对铁电材料薄膜材料进行撞击时,将在两极板间形成导电的缺陷,使铁电薄膜层出现介质损伤,出现漏电或击穿现象。
要解决这一问题,可以采用增加铁电材料薄膜厚度的方式来增强其绝缘性,使其减少漏电或者击穿现象。但是由于铁电材料厚度直接影响铁电性能,故在现有的MFM电容结构下,无法实现在保留较强的铁电性能的同时抑制介质层漏电。
发明内容
本发明的目的在于提供一种铪基铁电抗重离子辐照的多层加固电容结构,以解决现有的MFM电容结构下,无法实现在保留较强的铁电性能的同时抑制介质层漏电的技术问题。
为实现上述目的,本发明采取如下技术方案:
一种铪基铁电抗重离子辐照的多层加固电容结构,包括自上而下依次设置的顶层电极板、铪基铁电薄膜和底层电极板;顶层电极板与底层电极板分别设置在铪基铁电薄膜的上下两侧;
所述铪基铁电薄膜与顶层电极板之间还设置有上二氧化硅层;铪基铁电薄膜层与底层电极板之间还设置有下二氧化硅层。
进一步的,所述顶层电极板和底层电极板为锡(TiN)、铂(Pt)和钛(Ti)等金属材料制成的电极板。
进一步的,所述铪基铁电薄膜为铝(Al)、钢(Gd)、镧(La)、硅(Si)、锶(Sr)、钇(Y)和锆(Zr)参杂或不参杂的二氧化铪(HfO2)晶体。
进一步的,所述上二氧化硅层的厚度和下二氧化硅层的厚度都≥3nm,且上、下氧化硅层厚度相同。
本发明提供的一种铪基铁电抗重离子辐照的多层加固电容结构,是利用了二氧化硅材料具有良好绝缘性的特点,通过在铪基铁电薄膜与顶层电极板之间增设上二氧化硅层,在铪基铁电薄膜层与底层电极板之间增设有下二氧化硅层的方式,使铁电薄膜层形成了良好的绝缘界面,从而使电场在传递过程中保持一致;且在产生陷阱缺陷时,介质层中电场的强度与方向不发生改变。即使介质层出现损伤,仍然能保证正常铁电材料薄膜的铁电性能。在本发明中,优选将上、下二氧化硅层设置成相同厚度,使电容正负极性产生良好的对称性,以进一步提升本发明器件的使用寿命,且使应用本发明的铁电存储器使用寿命最长。这是因为,在串联系统里,安全性是由最脆弱的环节决定的。重离子辐射对于绝缘体损伤是普遍的,当上下两层二氧化硅层厚度不同时,则薄的那一层更容易受辐射损伤的影响会,也将会更早的失去绝缘特性。此时串联电路上的分压就会发生改变,使电路节点电容失配,造成电路功能故障。
综上所述,本发明提供的一种铪基铁电抗重离子辐照的多层加固电容结构,一方面,因铁电材料厚度不做改变,相应的铁电性能能够得到很好的保留;另一方面,由于二氧化硅材料有利于控制铪基铁电材料的晶相、增强铪基铁电薄膜的剩余极化强度,能达到9uC/cm2。因此本发明能够实现在保持铁电薄膜性能的同时对重离子辐照产生的介质损伤进行加固,减少漏电和击穿现象。
附图说明
图1为实施例的剖面结构示意图;
图2为实施例的制造过程示意图;
图3为本发明在实际应用中数据读取时单个电容结构的充电路径等效图;
图中:1.顶层电极板;2.底层电极板;3.铪基铁电薄膜;4.上二氧化硅层;5.下二氧化硅层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明作进一步地详细说明。
参阅图1,本发明提供的一种铪基铁电抗重离子辐照的多层加固电容结构,包括自上而下依次设置的顶层电极板1、铪基铁电薄膜3和底层电极板2;顶层电极板1与底层电极板2分别设置在铪基铁电薄膜3的上下两侧;所述铪基铁电薄膜3与顶层电极板1之间还设置有上二氧化硅层4;铪基铁电薄膜层3与底层电极板2之间还设置有下二氧化硅层5。使用时,高能重离子对铪基铁电薄膜3进行撞击,导致顶层电极板1与底层电极板2之间形成线性分布的导电缺陷,当线性分布的导电缺陷与顶层金属板或底层金属板连通时,则改变铪基铁电薄膜内部的电位和电场分布,从而影响到铁电性能。通过设置的上下二氧化硅层使顶层金属板与铁电薄膜层、底层金属板与铁电材料层之间形成阻断,从而实现对重离子辐照产生的介质损伤进行加固,以减少漏电和击穿现象。
本实施例中,所述顶层电极板1和底层电极板2都采用金属材料锡制成。铪基铁电薄膜3为具有铁电性能的介质层,由锆参杂的二氧化铪(HfO2)晶体构成。为得到相对低的胁迫电场强度(3MV/cm),制作时,可以使用与二氧化铪(HfO2)晶粒的近似大小(即1nm左右)作为铪基铁电薄膜3厚度。所述上二氧化硅层4、下二氧化硅层5都采用了由化学气相沉积的二氧化硅晶体构成;上二氧化硅层4和下二氧化硅层5的厚度都≥3nm,两者具有相同的厚度。当上下两层二氧化硅层的厚度都≥3nm时,在整个多层加固电容结构中,产生的隧穿电流”减小至10pA数量级,因此,二氧化硅层能始终保持良好绝缘性,在击穿前,隧穿电流不会明显增加。设置为相同的厚度可以使电容正负极性产生良好的对称性,以进一步提升电容结构的使用寿命。
图2为实施例的制造过程示意图。更详细的制作工艺流程采取的步骤如下:
步骤1:选取硅材料作为基底。将选取好的硅材料,采用物理气相沉积的方式制造一层厚度为30-50um的金属薄膜,使用掩膜刻蚀得到底层电极板2;
步骤2:在步骤1得到的底层电极板2上,采用化学气相沉积方式制造出厚为8nm的二氧化硅材料,通过掩膜刻蚀得到下二氧化硅层。之所以在本实施例中选用8nm厚度,是因为多层加固电容结构通常使用在低压环境中,二氧化硅材料厚度为8nm时,多层加固电容结构产品稳定性更好。
步骤3:在下二氧化硅层5上,采用物理气相沉积、化学气相沉积或原子层积的方式制造一层厚度为7nm的铪基铁电介质材料,通过掩膜刻蚀得到铪基铁电薄膜3。
步骤4:在铪基铁电薄膜3上,采用化学气相沉积方式制造出与下二氧化硅层5相同厚度的二氧化硅材料,通过掩膜刻蚀得到上二氧化硅层4。
步骤5:在上二氧化硅层4上,采用物理气相沉积的方式制造一层厚度为30-50um的金属薄膜,通过掩膜刻蚀得到顶层电极板1。
通过上述步骤完成铪基铁电抗重离子辐照的多层加固电容结构制备。
实施例
现有的研究表明,铁电电容在核爆或其他核设施的场所中,如进行作业的机器人或者用于设施控制的电路系统中具有很好的应用前景。而这类环境中的重离子辐照注量率通常会达到10^10次方。
根据热阻模型
Figure BDA0002828688810000031
(其中θ为热阻值,TJ为芯片Die表面的温度即结温,TX为热传导到某目标点位置的温度,P为输入的发热功率)可知,存储电路的静态工作电流每增加一个数量级,电路中元器件的静态功耗将增大100倍;也就是说即使环境温度不变,当静态功耗增大100倍时,静态功耗将导致温度升高为原来的100倍。而温度的升高会对整个电路产生发热的正反馈,从而产生的严重发热问题,使其超出原有散热系统所能克服的范围,导致电路烧毁。针对这一情况,在存储电路中,若采用传统的电容结构时,由于铪基铁电薄膜3直接设置在两层电极层之间。当电路出路严重发热时,当高能重离子对铁电材料薄膜材料进行撞击时,将在两极板间形成导电的缺陷,使铁电薄膜层出现介质损伤,出现漏电或击穿现象。对于电路原本存在的严重发热问题无法形成抑制作用。
本发明提供的多层加固电容结构,由于增加了上、下二氧化硅层,器件的隧穿电流将指数下降,存储电路静态电流不会有数量级的差异,减少了漏电或击穿现象的产生,从而能够有效避免电路烧毁的问题。
图3为本发明在实际应用中数据读取时单个电容结构的充电路径等效图。在图3中,Cl为位线寄生电容、Cox1为上二氧化硅层4的电容、Cf为铁电材料薄膜电容、Cox2为下二氧化硅层5的电容、BL为位线、PL为板线。如图3所示,根据串联电容充放电电荷相等的关系式(1)、串联电压分压公式(2)、平行板电容的电容公式(3)和(4);然后将公式(3)和(4)代入公式(1)和公式(2)后,通过计算得出本发明的多层加固电容结构电压、电容和单层二氧化硅之间的关系公式(5)。公式(1)~(5)的具体表达式如下:
VddCf=VoxCox=VlCl (1)
Vd'd=Vdd+Vox1+Vox2+Vdd+Vl (2)
Figure BDA0002828688810000041
Figure BDA0002828688810000042
Figure BDA0002828688810000043
公式中,Vdd为未加固前的设计工作电压,
Figure BDA0002828688810000044
为二氧化铪晶体的电容大小,lox为二氧化硅层厚度,Sox为二氧化硅面积,εr为二氧化硅的相对介电常数,ε0为真空介电常数,Cl为数据线寄生电容,Vd'd为加固后的电容工作电压。
由上述内容可知,本发明提供的一种铪基铁电抗重离子辐照的多层加固电容结构,能够实现在保持铁电薄膜性能的同时对重离子辐照产生的介质损伤进行加固,减少漏电和击穿现象。此外,当本发明提供的多层加固电容结构应用于恶劣辐射环境中时,还能有效避免电路烧毁。

Claims (4)

1.一种铪基铁电抗重离子辐照的多层加固电容结构,包括自上而下依次设置的顶层电极板、铪基铁电薄膜和底层电极板;顶层电极板与底层电极板分别设置在铪基铁电薄膜的上下两侧,其特征在于:
所述铪基铁电薄膜与顶层电极板之间还设置有上二氧化硅层;铪基铁电薄膜层与底层电极板之间还设置有下二氧化硅层。
2.根据权利要求1所述的铪基铁电抗重离子辐照的多层加固电容结构,其特征在于:所述顶层电极板和底层电极板为金属材料锡(TiN)、铂(Pt)和钛(Ti)制成的电极板。
3.根据权利要求1所述的铪基铁电抗重离子辐照的多层加固电容结构,其特征在于:,所述铪基铁电薄膜为铝(Al)、钢(Gd)、镧(La)、硅(Si)、锶(Sr)、钇(Y)和锆(Zr)参杂或不参杂的二氧化铪(HfO2)晶体。
4.根据权利要求1所述的铪基铁电抗重离子辐照的多层加固电容结构,其特征在于:所述上二氧化硅层的厚度和下二氧化硅层的厚度都≥3nm,且上、下氧化硅层厚度相同。
CN202011456424.0A 2020-12-10 2020-12-10 一种铪基铁电抗重离子辐照的多层加固电容结构 Pending CN112599529A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011456424.0A CN112599529A (zh) 2020-12-10 2020-12-10 一种铪基铁电抗重离子辐照的多层加固电容结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011456424.0A CN112599529A (zh) 2020-12-10 2020-12-10 一种铪基铁电抗重离子辐照的多层加固电容结构

Publications (1)

Publication Number Publication Date
CN112599529A true CN112599529A (zh) 2021-04-02

Family

ID=75192905

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011456424.0A Pending CN112599529A (zh) 2020-12-10 2020-12-10 一种铪基铁电抗重离子辐照的多层加固电容结构

Country Status (1)

Country Link
CN (1) CN112599529A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188356A (ja) * 2001-12-20 2003-07-04 Matsushita Electric Ind Co Ltd 金属、絶縁膜、強誘電体膜積層構造とその製造方法
CN1921005A (zh) * 2006-04-24 2007-02-28 清华大学 基于应变SiGe沟道的高速、高抗辐照的铁电存储器
CN106783174A (zh) * 2016-12-20 2017-05-31 上海集成电路研发中心有限公司 一种用于铁电存储器的铁电薄膜电容及其制造方法
US20190318774A1 (en) * 2018-04-16 2019-10-17 Samsung Electronics Co., Ltd. Memory device with strong polarization coupling
CN111627980A (zh) * 2019-09-06 2020-09-04 电子科技大学 抗辐照双极器件的制备方法
US20200286686A1 (en) * 2019-03-07 2020-09-10 Intel Corporation Ferroelectric capacitor with insulating thin film
CN111799278A (zh) * 2020-06-30 2020-10-20 湘潭大学 一种三维铁电存储器及其制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188356A (ja) * 2001-12-20 2003-07-04 Matsushita Electric Ind Co Ltd 金属、絶縁膜、強誘電体膜積層構造とその製造方法
CN1921005A (zh) * 2006-04-24 2007-02-28 清华大学 基于应变SiGe沟道的高速、高抗辐照的铁电存储器
CN106783174A (zh) * 2016-12-20 2017-05-31 上海集成电路研发中心有限公司 一种用于铁电存储器的铁电薄膜电容及其制造方法
US20190318774A1 (en) * 2018-04-16 2019-10-17 Samsung Electronics Co., Ltd. Memory device with strong polarization coupling
US20200286686A1 (en) * 2019-03-07 2020-09-10 Intel Corporation Ferroelectric capacitor with insulating thin film
CN111627980A (zh) * 2019-09-06 2020-09-04 电子科技大学 抗辐照双极器件的制备方法
CN111799278A (zh) * 2020-06-30 2020-10-20 湘潭大学 一种三维铁电存储器及其制备方法

Similar Documents

Publication Publication Date Title
Ishiwara et al. Ferroelectric random access memories: fundamentals and applications
TWI611515B (zh) 採用應變閘極工程與鐵電負電容介電質之動態隨機記憶體及其製造方法
KR101201891B1 (ko) 투명 비휘발성 메모리 박막 트랜지스터 및 그의 제조 방법
KR20190105544A (ko) 반도체 장치
US11145665B2 (en) Electrical storage device with negative capacitance
KR20140074384A (ko) 반도체 장치
US11824119B2 (en) Domain switching devices and methods of manufacturing the same
US20230070073A1 (en) Method of fabricating pedestal based memory devices using pocket integration
Zhang et al. A comparative study of the γ‐ray radiation effect on Zr‐doped and Al‐doped HfO2‐based ferroelectric memory
WO2018020730A1 (ja) 磁気トンネル接合素子およびその製造方法
JP3627640B2 (ja) 半導体メモリ素子
JP2000058831A (ja) Mis半導体装置及び不揮発性半導体記憶装置
CN112599529A (zh) 一种铪基铁电抗重离子辐照的多层加固电容结构
WO2013120285A1 (zh) 半导体存储器件及其访问方法
CN1319256A (zh) 减少四方性的铁电薄膜
EP1481398B1 (en) A memory cell
JPH0513706A (ja) 半導体装置
JP2019161139A (ja) 半導体装置及びその製造方法
KR102599623B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
JP3347010B2 (ja) 薄膜誘電体素子
KR102479391B1 (ko) 분극 가능한 물질을 이용한 메모리 소자
KR100831254B1 (ko) 반도체 소자의 엠아이엠 및 그 형성 방법
CN116234295B (zh) 动态随机存储单元及其制备方法、动态随机存储器
JP3472932B2 (ja) 半導体集積回路
US20210184107A1 (en) Semiconductor structure and fabrication method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210402

RJ01 Rejection of invention patent application after publication