CN111799278A - 一种三维铁电存储器及其制备方法 - Google Patents
一种三维铁电存储器及其制备方法 Download PDFInfo
- Publication number
- CN111799278A CN111799278A CN202010624170.2A CN202010624170A CN111799278A CN 111799278 A CN111799278 A CN 111799278A CN 202010624170 A CN202010624170 A CN 202010624170A CN 111799278 A CN111799278 A CN 111799278A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- ferroelectric
- substrate
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 101
- 238000002360 preparation method Methods 0.000 title claims abstract description 15
- 239000010409 thin film Substances 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000002955 isolation Methods 0.000 claims abstract description 32
- 239000000463 material Substances 0.000 claims abstract description 16
- 238000011049 filling Methods 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 23
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 230000005669 field effect Effects 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 229910052732 germanium Inorganic materials 0.000 claims description 16
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 16
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 16
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 12
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 claims description 8
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 239000010408 film Substances 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- 229910052684 Cerium Inorganic materials 0.000 claims description 4
- 229910052688 Gadolinium Inorganic materials 0.000 claims description 4
- 229910052765 Lutetium Inorganic materials 0.000 claims description 4
- 229910052779 Neodymium Inorganic materials 0.000 claims description 4
- GEIAQOFPUVMAGM-UHFFFAOYSA-N Oxozirconium Chemical compound [Zr]=O GEIAQOFPUVMAGM-UHFFFAOYSA-N 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 4
- CEPICIBPGDWCRU-UHFFFAOYSA-N [Si].[Hf] Chemical compound [Si].[Hf] CEPICIBPGDWCRU-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 claims description 4
- UIWYJDYFSGRHKR-UHFFFAOYSA-N gadolinium atom Chemical compound [Gd] UIWYJDYFSGRHKR-UHFFFAOYSA-N 0.000 claims description 4
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 claims description 4
- 229910052746 lanthanum Inorganic materials 0.000 claims description 4
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims description 4
- OHSVLFRHMCKCQY-UHFFFAOYSA-N lutetium atom Chemical compound [Lu] OHSVLFRHMCKCQY-UHFFFAOYSA-N 0.000 claims description 4
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 4
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 229910052706 scandium Inorganic materials 0.000 claims description 4
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 claims description 4
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 claims description 4
- 229910052712 strontium Inorganic materials 0.000 claims description 4
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract description 8
- 238000005530 etching Methods 0.000 abstract description 5
- 210000000352 storage cell Anatomy 0.000 abstract 2
- 210000004027 cell Anatomy 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 229910004542 HfN Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- -1 but not limited to Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
- H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
- H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
- H10B51/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the peripheral circuit region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
一种三维铁电存储器及其制备方法，包括：基底(1)和设置在基底(1)上的导电层(2)；导电层(2)上设置的层叠结构包括多层水平且相互交叠排布的隔离层(3)和控制栅电极(4)；多个沟槽孔(11)竖直贯穿层叠结构，且沟槽孔(11)的槽底嵌入导电层(2)中；沟槽孔(11)的侧壁和槽底依次铺设有第一介质层(6)、铁电薄膜层(7)、第二介质层(8)、沟道层(9)和填充层(10)，以形成多个沟槽型存储单元串(5)。沟槽型存储单元串(5)的两边均可以形成存储单元，能获得更为紧凑的布线，有利于实现更高密度集成；且沟槽型存储器，制备时依次沉积所需材料即可，无需刻蚀，不会影响已沉积材料的质量，可以保证存储器的可靠性。
Description
技术领域
本发明涉及存储器技术领域，特别涉及一种三维铁电存储器及其制备方法。
背景技术
晶体管型铁电存储器——铁电场效应晶体管(FeFET)是用铁电薄膜材料替代场效应晶体管(MOSFET)中的栅介质层，通过改变铁电薄膜材料的极化方向来控制沟道电流的导通和截止，从而实现信息的存储。FeFET存储器具有非易失性、低功耗、读写速度快等优点，且单元结构简单，理论存储密度大。因而，FeFET存储器被认为是最有潜力的新型存储器之一。
但是，长期以来FeFET存储器的实际存储密度与理论值有较大差异，这也限制了FeFET存储器的发展。三维集成技术是实现高密度FeFET存储器的重要途径。但能够同时保证高密度集成、低成本制作和高可靠性的三维集成技术还有待突破。
发明内容
(一)发明目的
本发明的目的是提供一种三维铁电存储器及其制备方法，以进一步提高铁电存储器的存储密度和可靠性，降低生产成本。
(二)技术方案
为解决上述问题，根据本发明的一个方面,本发明提供了一种三维铁电存储器，包括：基底；以及设置在基底上的导电层；导电层上设置有层叠结构，层叠结构包括多层水平排布的隔离层和多层控制栅电极，且相邻两个隔离层之间都设有控制栅电极；多个沟槽孔竖直贯穿层叠结构，且沟槽孔的槽底嵌入导电层中；沟槽孔的侧壁和槽底依次铺设有第一介质层、铁电薄膜层、第二介质层、沟道层和填充层，以形成多个沟槽型存储单元串，控制栅电极与第一介质层、铁电薄膜层、第二介质层和沟道层共同组成多个相互串联的铁电场效应晶体管。
进一步的，第一介质层、铁电薄膜层、第二介质层和沟道层的长度小于或等于侧壁和槽底的长度。
进一步的，所述基底为半导体衬底，包括：硅(Si)、锗(Ge)、硅锗(SiGe)、砷化镓(GaAs)；导电层为金属电极或者重掺杂的半导体材料。
进一步的，铁电薄膜层为氧化铪(HfO2)、氧化锆(ZrO2)、掺杂其他元素的氧化锆(ZrO2)或掺杂其他元素的氧化铪(HfO2)；掺杂元素包括硅(Si)、铝(Al)、锆(Zr)、镧(La)、铈(Ce)、锶(Sr)、镥(Lu)、钆(Gd)、钪(Sc)、钕(Nd)、锗(Ge)、氮(N)中的一种或多种。
进一步的，第一介质层和第二介质层均为氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化铪(HfO2)、氧化锆(ZrO2)、氧化钛(TiO2)、氧化镧(La2O3)、氮氧硅铪(HfSiON)、氧化锗(GeO2)中的一种或多种。
进一步的，沟道层为多晶硅(Si)、多晶锗(Ge)或多晶硅锗(SiGe)；或掺杂元素的多晶硅(Si)、多晶锗(Ge)或多晶硅锗(SiGe)；掺杂元素为硼(B)、磷(P)和砷(As)中的一种或多种。
进一步的，隔离层为氧化硅(SiO2)或介电常数小于氧化硅(SiO2)的介电常数的绝缘材料；控制栅电极为重掺杂的多晶硅、氮化物金属电极或钨(W)。
进一步的，每个沟槽孔的横截面的形状为矩形、梯形或“V”型。
根据本发明的另一个方面,本发明提供了一种三维铁电存储器的制备方法，包括：在基底上形成导电层；在导电层上依次交叠沉积预设层数的隔离层和控制栅电极；形成竖直贯穿隔离层和控制栅电极的多个沟槽孔，且每个沟槽孔的底部嵌于导电层中；在每个沟槽孔的侧壁和槽底依次铺设有第一介质层、铁电薄膜层、第二介质层和沟道层；在沟道层上铺设填充层，以填满沟槽孔，形成多个沟槽型存储单元串，完成三维铁电存储器的制备，其中，控制栅电极与第一介质层、铁电薄膜层、第二介质层和沟道层共同组成多个相互串联的铁电场效应晶体管。
(三)有益效果
本发明的上述技术方案具有如下有益的技术效果：
本发明的沟槽型存储单元串的沟槽两边均可以形成存储单元，能够获得更多的存储单元；且在沟槽的两端设置选择晶体管时能够获得更为紧凑的布线，可以实现更高密度集成。
同时，沟槽型存储单元串中依次设置的第一介质层和第二介质层可以作为铁电薄膜层生长的种子层或应力调控层，有利于促进铁电薄膜层中铁电相的生成，能够提升铁电薄膜层的性能；还可以避免铁电薄膜层与控制栅电极、沟道层直接接触引起的元素扩散和界面反应问题，防止铁电薄膜层的性能退化；而且还可以有效地降低漏电流，提升FeFET存储器的保持性能。
本发明提供的制备方法避免了第一介质层、铁电薄膜层和第二介质层的刻蚀，进一步增加了FeFET存储器的可靠性。
附图说明
图1是本发明提供的三维铁电存储器的立体结构示意图；
图2是本发明提供的三维铁电存储器中沟槽型存储单元串的顶视图；
图3是本发明提供的三维铁电存储器的剖面结构示意图；
图4是本发明提供的三维铁电存储器的制备方法中步骤一的结构示意图；
图5是本发明提供的三维铁电存储器的制备方法中步骤二的结构示意图；
图6是本发明提供的三维铁电存储器的制备方法中步骤三的结构示意图；
图7是本发明提供的三维铁电存储器的制备方法中步骤四的结构示意图。
附图标记：
1-基底；2-导电层；3(3a-3g)-隔离层；4(4a-4f)-控制栅电极；5-沟槽型存储单元串；6-第一介质层；7-铁电薄膜层；8-第二介质层；9-沟道层；10-填充层；11-沟槽孔。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本发明进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
下面结合附图和实施例对本发明进行详细说明。
图1是本发明提供的三维铁电存储器的立体结构示意图，图2是本发明提供的三维铁电存储器中沟槽型存储单元串的顶视图，图3是本发明提供的三维铁电存储器的剖面结构示意图，请查看图1、图2和和图3。
本发明提供了一种三维铁电存储器，包括：基底1，设置在基底1上的导电层2；导电层2上方设置有层叠结构，层叠结构包括多层水平排布的隔离层3和多层控制栅电极4，且隔离层3和控制栅电极4相互交叠排布，即相邻两个隔离层3之间都设有控制栅电极4，相邻两个控制栅电极4之间都设有隔离层3。
其中，基底1为半导体衬底，包括：硅(Si)、锗(Ge)、硅锗(SiGe)、砷化镓(GaAs)；导电层2为金属电极或者重掺杂的半导体材料。
若导电层2为金属电极，基底1与导电层2中间将设置一层绝缘材料；可选的，导电层2是Ti、Ta、HfN、TiN、W、TaN等金属电极中的一种或多种。
若导电层2为重掺杂的半导体材料，即重掺杂n型半导体，基底1则为p型半导体，此时导电层2与基底1形成pn结。其中，重掺杂是指浓度很高。
隔离层3用于绝缘，将隔离层3首先设置在导电层2的上表面，再将控制栅电极4设置在隔离层3的上表面，以此类推，使得隔离层3和控制栅电极4相互交叠排布在导电层2上方，直至隔离层3封顶。
图1和图3中，3a-3g和4a-3f中的a-g和a-f为预设层数，隔离层3和控制栅电极4的层数可根据情况而定。
本发明的三维铁电存储器还包括多个竖直贯穿层叠结构的沟槽孔11，且每个沟槽孔11的槽底嵌入导电层2中。每个沟槽孔11的侧壁和槽底还依次铺设有第一介质层6、铁电薄膜层7、第二介质层8、沟道层9和填充层10，以形成多个沟槽型存储单元串5。
最终由控制栅电极4与第一介质层6、铁电薄膜层7、第二介质层8、沟道层9共同组成多个相互串联的铁电场效应晶体管。请查看图3中矩形方框围出的区域，即为铁电场效应晶体管。
可选的，每个所述沟槽型存储单元串5中的第一介质层6、铁电薄膜层7、第二介质层8和沟道层9的长度小于所述侧壁和槽底的长度；或第一介质层6、铁电薄膜层7、第二介质层8和沟道层9的长度等于所述侧壁和槽底的长度。
请查看图1和图2，当有多个沟槽型存储单元串5相邻时，不同的沟槽型存储单元串5中的铁电场效应晶体管应隔离开，因此沟槽型存储单元串5中第一介质层6、铁电薄膜层7、第二介质层8和沟道层9的长度小于所述侧壁和槽底的长度，使得沟槽孔11只有一部分包含铁电场效应晶体管，另一部分用于隔离相邻的沟槽型存储单元串5中的铁电场效应晶体管。
当只有一个沟槽型存储单元串5时，沟槽型存储单元串5中的第一介质层6、铁电薄膜层7、第二介质层8和沟道层9可将沟槽孔11完全填满，因此沟槽型存储单元串5中每一层物质的长度都等于所述侧壁和槽底的长度。
可选的，每个沟槽型存储单元串5中包含的铁电场效应晶体管的数量是控制栅电极4的层数的两倍。
可选的，每个沟槽孔11的横截面的形状为矩形、梯形或者“V”型。
其中，在铁电薄膜层7与控制栅电极层4之间设置第一介质层6，可以有效避免铁电薄膜层7与控制栅电极层4的直接接触、元素扩散和化学反应；同时在铁电薄膜层7与沟道层9之间设置第二介质层8，也可以有效避免铁电薄膜层7与沟道层9的直接接触、元素扩散和化学反应。
并且第一介质层6和第二介质层8可以作为铁电薄膜层7的种子层，以诱导薄膜生长；或作为应力调控层，促进铁电薄膜层7的结晶、生成铁电相，从而提升铁电薄膜层7的性能。同时也可以有效降低漏电流，提升三维铁电存储器的保持性能。
沟道层9是铁电场效应晶体管的一部分，其电阻可通过加在控制栅电极层4上的电压改变铁电薄膜层7中的极化而改变，实现导通和截止，从而存取数据。沟道层9的厚度要小于其耗尽层厚度，以形成全耗尽型晶体管。其中耗尽层是半导体中的通用名称，其厚度与所选半导体材料的性质有关。
同时，现有的三维铁电存储器的源极和漏极选择晶体管分别位于存储单元串的上下两端，会影响后续工艺中的金属布线。请查看图3，图3中的两个黑色箭头表示沟槽型存储单元串5的两端，可以看出沟槽型存储单元串5的两端均位于同一个水平线上，该结构可以获得更为紧凑的金属布线，有利于实现更高密度的集成。
可选的，铁电薄膜层7为氧化铪(HfO2)、氧化锆(ZrO2)、掺杂其他元素的氧化锆(ZrO2)或掺杂其他元素的氧化铪(HfO2)；掺杂元素包括硅(Si)、铝(Al)、锆(Zr)、镧(La)、铈(Ce)、锶(Sr)、镥(Lu)、钆(Gd)、钪(Sc)、钕(Nd)、锗(Ge)、氮(N)中的一种或多种。
可选的，第一介质层6和第二介质层8属于相同材料，也可以是不同材料；第一介质层6和第二介质层8均为氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化铪(HfO2)、氧化锆(ZrO2)、氧化钛(TiO2)、氧化镧(La2O3)、氮氧硅铪(HfSiON)、氧化锗(GeO2)中的一种或多种。
可选的，沟道层9为多晶硅(Si)、多晶锗(Ge)或多晶硅锗(SiGe)；或掺杂元素的多晶硅(Si)、多晶锗(Ge)或多晶硅锗(SiGe)；其中掺杂元素为硼(B)、磷(P)和砷(As)中的一种或多种。
可选的，填充层10为氧化硅(SiO2)、氮化硅(Si3N4)或氮氧化硅(SiON)。
可选的，隔离层3为氧化硅(SiO2)或介电常数小于氧化硅(SiO2)的介电常数的绝缘材料。
可选的，控制栅电极4为重掺杂的多晶硅、氮化物金属电极或钨(W)，重掺杂是指浓度很高，浓度高导电性好。
本发明还提供了一种三维铁电存储器的制备方法，包括以下步骤：
步骤一：在基底1上设置导电层2。
图4是本发明提供的三维铁电存储器的制备方法中步骤一的结构示意图，请查看图4。
在基底1上设置导电层2的方法为：若导电层2为重掺杂的半导体材料，通过采用离子注入工艺向基底1的表面注入离子，以在基底1的表面形成导电层2，且导电层2和基底1形成pn结。例如：基底1为p型半导体，则导电层2为重掺杂的n型半导体，重掺杂是指浓度很高。若导电层2为金属电极，先在基底1的上面形成一层绝缘材料，然后沉积金属电极以形成导电层2。
可选的，基底1为半导体衬底，包括但不限于硅(Si)、锗(Ge)、硅锗(SiGe)、砷化镓(GaAs)等。
可选的，导电层2为金属电极，包括但不限于Ti、Ta、HfN、TiN、W、TaN等金属电极中的一种或多种。
步骤二：在导电层2上依次交叠沉积预设层数的隔离层3和控制栅电极4。
图5是本发明提供的三维铁电存储器的制备方法中步骤二的结构示意图，请查看图5。
先在导电层2的表面沉积隔离层3，再在隔离层3的表面沉积控制栅电极4，以此类推，使得隔离层3和控制栅电极4相互交叠排布在导电层2上方，直至隔离层3封顶。
可选的，隔离层3为氧化硅(SiO2)或介电常数小于氧化硅(SiO2)的介电常数的绝缘材料。控制栅电极4为重掺杂的多晶硅、氮化物金属电极或钨(W)，重掺杂是指浓度很高，浓度高导电性好。
可选的，隔离层3和控制栅电极4的沉积方法包括化学气相沉积(CVD)、磁控溅射(sputtering)、金属有机物化学气相沉积(MOCVD)和原子层沉积(ALD)中的任一种或多种。
可选的，本领域技术人员可根据情况设定隔离层3和控制栅电极4的预设层数，图5中仅展示7层隔离层3(3a-3g)和6层控制栅电极4(4a-4f)。
步骤三：形成竖直贯穿隔离层3和控制栅电极4的多个沟槽孔11，且每个沟槽孔11的底部嵌于导电层2中。
图6是本发明提供的三维铁电存储器的制备方法中步骤三的结构示意图，请查看图6。采用湿法刻蚀工艺或干法刻蚀工艺刻蚀控制栅电极4、隔离层3和导电层2，以形成多个沟槽孔11，每个沟槽孔11的横截面形状为矩形、梯形或者“V”型，每个沟槽孔11竖直贯穿所有的隔离层3和控制栅电极4，而且每个沟槽孔11的底部嵌于导电层2中，图6中仅展示两个沟槽孔11。
步骤四：在每个沟槽孔11的侧壁和槽底依次铺设第一介质层6、铁电薄膜层7、第二介质层8和沟道层9；并基于沟道层9在每个沟槽孔11内沉积填充层10，以填满每个沟槽孔11，形成多个沟槽型存储单元串5，完成三维铁电存储器的制备。
其中，控制栅电极4与第一介质层6、铁电薄膜层7、第二介质层8和沟道层9共同组成多个相互串联的铁电场效应晶体管。
图7是本发明提供的三维铁电存储器的制备方法中步骤四的结构示意图，请查看图7。图7中矩形方框围出的区域，即为铁电场效应晶体管。
可选的，第一介质层6、铁电薄膜层7、第二介质层8和沟道层9的长度小于所述侧壁和槽底的长度；或第一介质层6、铁电薄膜层7、第二介质层8和沟道层9的长度等于所述侧壁和槽底的长度。
请查看图1和图2，当有多个沟槽型存储单元串5相邻时，不同的沟槽型存储单元串5中的铁电场效应晶体管应隔离开，因此沟槽型存储单元串5中第一介质层6、铁电薄膜层7、第二介质层8和沟道层9的长度小于所述侧壁和槽底的长度，使得沟槽孔11只有一部分包含铁电场效应晶体管，另一部分用于隔离相邻的沟槽型存储单元串5的铁电场效应晶体管。
当只有一个沟槽型存储单元串5时，沟槽型存储单元串5中的第一介质层6、铁电薄膜层7、第二介质层8和沟道层9可将沟槽孔11完全填满，因此沟槽型存储单元串5中每一层物质的长度都等于所述侧壁和槽底的长度。
可选的，每个沟槽型存储单元串5中包含的铁电场效应晶体管的数量是控制栅电极4的层数的两倍。
在铁电薄膜层7与控制栅电极层4之间设置第一介质层6，可以有效避免铁电薄膜层7与控制栅电极层4的直接接触、元素扩散和化学反应；同时在铁电薄膜层7与沟道层9之间设置第二介质层8，也可以有效避免铁电薄膜层7与沟道层9的直接接触、元素扩散和化学反应。
并且第一介质层6和第二介质层8可以作为铁电薄膜层7的种子层，以诱导薄膜生长；或作为应力调控层，促进铁电薄膜层7的结晶、生成铁电相，从而提升铁电薄膜层7的性能。同时也可以有效降低漏电流，提升三维铁电存储器的保持性能。
沟道层9是所述铁电场效应晶体管的一部分，其电阻可通过电场改变铁电薄膜层7中的极化而改变，实现导通和截止，从而存取数据。沟道层9的厚度要小于其耗尽层厚度，以形成全耗尽型晶体管。其中耗尽层是半导体中的通用名称，其厚度与所选半导体材料的性质有关。
同时，现有的三维铁电存储器的源极和漏极选择晶体管分别位于存储单元串的上下两端，会影响后续工艺中的金属布线。图6中的两个黑色箭头表示沟槽型存储单元串5的两端，可以看出沟槽型存储单元串5的两端均位于同一个水平线上，以获得更为紧凑的金属布线，有利于实现更高密度的集成。
可选的，第一介质层6和第二介质层8可以相同，也可以不同；第一介质层6和第二介质层8均为氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化铪(HfO2)、氧化锆(ZrO2)、氧化钛(TiO2)、氧化镧(La2O3)、氮氧硅铪(HfSiON)、氧化锗(GeO2)中的一种或多种。
可选的，铁电薄膜层7为氧化铪(HfO2)、氧化锆(ZrO2)、掺杂其他元素的氧化锆(ZrO2)或掺杂其他元素的氧化铪(HfO2)；掺杂元素包括硅(Si)、铝(Al)、锆(Zr)、镧(La)、铈(Ce)、锶(Sr)、镥(Lu)、钆(Gd)、钪(Sc)、钕(Nd)、锗(Ge)、氮(N)中的一种或多种。
可选的，沟道层9为多晶硅(Si)、多晶锗(Ge)或多晶硅锗(SiGe)；或掺杂元素的多晶硅(Si)、多晶锗(Ge)或多晶硅锗(SiGe)；其中掺杂元素为硼(B)、磷(P)和砷(As)中的一种或多种。
可选的，填充层10为氧化硅(SiO2)、氮化硅(Si3N4)或氮氧化硅(SiON)。
可选的，本发明中第一介质层6、铁电薄膜层7、第二介质层8、沟道层9和填充层10的沉积方法包括化学气相沉积法(CVD)和原子层沉积法(ALD)。
现有三维铁电存储器工艺制备过程中的刻蚀步骤会损伤铁电薄膜层，从而将影响铁电存储器的可靠性。具体地，在现有的制备方法中，在沉积完铁电薄膜层之后，还需要刻蚀某些位置多余的铁电薄膜层，从而影响铁电薄膜层的质量。而本发明的三维铁电存储器的结构为沟槽型，制备的时候依次沉积第一介质层6、铁电薄膜层7、第二介质层8和沟道层9就可以了，不要采用刻蚀工艺，因而可以提升铁电存储器的可靠性。
本发明旨在保护一种三维铁电存储器及其制备方法，包括：基底1和设置在基底1上的导电层2；导电层2上设置的层叠结构包括多层水平排布的隔离层3和控制栅电极4，且相邻两个隔离层3之间都设有控制栅电极4；多个沟槽孔11竖直贯穿层叠结构，且沟槽孔11的槽底嵌入导电层2中；沟槽孔11的侧壁和槽底依次铺设有第一介质层6、铁电薄膜层7、第二介质层8、沟道层9和填充层10，以形成多个沟槽型存储单元串5；其中，控制栅电极4与第一介质层6、铁电薄膜层7、第二介质层8和沟道层9共同组成多个相互串联的铁电场效应晶体管。本发明的沟槽型存储单元串5的沟槽两边均可以形成存储单元，能够获得更多的存储单元；且在沟槽的两端设置选择晶体管可以获得更为紧凑的布线，有利于实现更高密度集成。同时沟槽型存储单元串5中依次设置的第一介质层6和第二介质层8能够保障铁电薄膜层7及其存储器的质量和性能，另外本发明提供的制备方法避免了第一介质层6、铁电薄膜层7和第二介质层8的刻蚀，进一步增加了存储器的可靠性。
应当理解的是，本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理，而不构成对本发明的限制。因此，在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。此外，本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。
Claims (10)
1.一种三维铁电存储器，其特征在于，包括：
基底(1)；以及
设置在所述基底(1)上的导电层(2)；
所述导电层(2)上设置有层叠结构，所述层叠结构包括多层水平排布的隔离层(3)和控制栅电极(4)，且相邻两个所述隔离层(3)之间都设有所述控制栅电极(4)；
多个沟槽孔(11)竖直贯穿所述层叠结构，且所述沟槽孔(11)的槽底嵌入所述导电层(2)中；
所述沟槽孔(11)的侧壁和槽底依次铺设有第一介质层(6)、铁电薄膜层(7)、第二介质层(8)、沟道层(9)和填充层(10)，以形成多个沟槽型存储单元串(5)；
其中，所述控制栅电极(4)与所述第一介质层(6)、所述铁电薄膜层(7)、所述第二介质层(8)和所述沟道层(9)共同组成相互串联的铁电场效应晶体管。
2.根据权利要求1所述的三维铁电存储器，其特征在于，
所述第一介质层(6)、所述铁电薄膜层(7)、所述第二介质层(8)和所述沟道层(9)的长度小于或等于所述侧壁和槽底的长度。
3.根据权利要求1所述的三维铁电存储器，其特征在于，
所述基底(1)为半导体衬底，包括：硅(Si)、锗(Ge)、硅锗(SiGe)、砷化镓(GaAs)；
所述导电层(2)为金属电极或重掺杂的半导体材料。
4.根据权利要求1所述的三维铁电存储器，其特征在于，
所述铁电薄膜层(7)为氧化铪(HfO2)、氧化锆(ZrO2)、掺杂其他元素的氧化锆(ZrO2)或掺杂其他元素的氧化铪(HfO2)；
所述掺杂元素包括硅(Si)、铝(Al)、锆(Zr)、镧(La)、铈(Ce)、锶(Sr)、镥(Lu)、钆(Gd)、钪(Sc)、钕(Nd)、锗(Ge)、氮(N)中的一种或多种。
5.根据权利要求1所述的三维铁电存储器，其特征在于，
所述第一介质层(6)和所述第二介质层(8)可以相同，也可以不同；
所述第一介质层(6)和所述第二介质层(8)均为氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化铪(HfO2)、氧化锆(ZrO2)、氧化钛(TiO2)、氧化镧(La2O3)、氮氧硅铪(HfSiON)、氧化锗(GeO2)中的一种或多种。
6.根据权利要求1所述的三维铁电存储器，其特征在于，
所述沟道层(9)为多晶硅(Si)、多晶锗(Ge)或多晶硅锗(SiGe)；或
掺杂元素的多晶硅(Si)、多晶锗(Ge)或多晶硅锗(SiGe)；
所述掺杂元素为硼(B)、磷(P)和砷(As)中的一种或多种。
7.根据权利要求1所述的三维铁电存储器，其特征在于，
每个所述沟槽孔(11)的横截面的形状为矩形、梯形或“V”型。
8.根据权利要求1所述的三维铁电存储器，其特征在于，
所述隔离层(3)为氧化硅(SiO2)或介电常数小于氧化硅(SiO2)的介电常数的绝缘材料；
所述控制栅电极(4)为重掺杂的多晶硅、氮化物金属电极或钨(W)。
9.一种三维铁电存储器的制备方法，其特征在于，包括：
在基底(1)上设置导电层(2)；
在所述导电层(2)上依次交叠沉积预设层数的隔离层(3)和控制栅电极(4)；
形成竖直贯穿所述隔离层(3)和所述控制栅电极(4)的多个沟槽孔(11)，且每个所述沟槽孔(11)的底部嵌于所述导电层(2)中；
在每个所述沟槽孔(11)的侧壁和槽底依次铺设有第一介质层(6)、铁电薄膜层(7)、第二介质层(8)和沟道层(9)；
在所述沟道层(9)上铺设填充层(10)，以填满所述沟槽孔(11)，形成多个沟槽型存储单元串(5)，完成三维铁电存储器的制备；
其中，所述控制栅电极(4)与所述第一介质层(6)、所述铁电薄膜层(7)、所述第二介质层(8)和所述沟道层(9)共同组成多个相互串联的铁电场效应晶体管。
10.根据权利要求9所述的制备方法，其特征在于，
在基底(1)上设置所述导电层(2)的方法包括：
所述导电层(2)采用重掺杂的半导体材料时，采用离子注入工艺向所述基底(1)的表面注入离子，以在所述基底(1)的表面形成所述导电层(2)，且所述导电层(2)和所述基底(1)形成pn结；
所述导电层(2)采用金属电极时，在所述基底(1)上形成一层绝缘材料后沉积金属电极，以形成所述导电层(2)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010624170.2A CN111799278B (zh) | 2020-06-30 | 2020-06-30 | 一种三维铁电存储器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010624170.2A CN111799278B (zh) | 2020-06-30 | 2020-06-30 | 一种三维铁电存储器及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111799278A true CN111799278A (zh) | 2020-10-20 |
| CN111799278B CN111799278B (zh) | 2021-05-07 |
Family
ID=72811089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010624170.2A Active CN111799278B (zh) | 2020-06-30 | 2020-06-30 | 一种三维铁电存储器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111799278B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112599529A (zh) * | 2020-12-10 | 2021-04-02 | 电子科技大学 | 一种铪基铁电抗重离子辐照的多层加固电容结构 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120104484A1 (en) * | 2010-10-29 | 2012-05-03 | Lee Changhyun | Nonvolatile memory device and manufacturing method thereof |
| US9941299B1 (en) * | 2017-05-24 | 2018-04-10 | Sandisk Technologies Llc | Three-dimensional ferroelectric memory device and method of making thereof |
| CN109473431A (zh) * | 2018-11-13 | 2019-03-15 | 中国科学院微电子研究所 | 一种三维铁电存储器及其制作方法 |
| CN110190062A (zh) * | 2018-02-22 | 2019-08-30 | 爱思开海力士有限公司 | 铁电存储器件及其操作方法 |
-
2020
- 2020-06-30 CN CN202010624170.2A patent/CN111799278B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120104484A1 (en) * | 2010-10-29 | 2012-05-03 | Lee Changhyun | Nonvolatile memory device and manufacturing method thereof |
| US9941299B1 (en) * | 2017-05-24 | 2018-04-10 | Sandisk Technologies Llc | Three-dimensional ferroelectric memory device and method of making thereof |
| CN110190062A (zh) * | 2018-02-22 | 2019-08-30 | 爱思开海力士有限公司 | 铁电存储器件及其操作方法 |
| CN109473431A (zh) * | 2018-11-13 | 2019-03-15 | 中国科学院微电子研究所 | 一种三维铁电存储器及其制作方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112599529A (zh) * | 2020-12-10 | 2021-04-02 | 电子科技大学 | 一种铪基铁电抗重离子辐照的多层加固电容结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111799278B (zh) | 2021-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7097952B2 (ja) | 高バンド・ギャップ材料を含むストリング・ドライバを備えたデバイス及びシステム、並びに形成の方法 | |
| US8241989B2 (en) | Integrated circuit with stacked devices | |
| US20230147421A1 (en) | Three-Dimensional Ferroelectric Random-Access Memory (FeRAM) | |
| WO2018136734A1 (en) | Ferroelectric oxide memory devices | |
| US20140151776A1 (en) | Vertical memory cell | |
| KR101102506B1 (ko) | 수직채널형 비휘발성 메모리 소자 제조 방법 | |
| CN111799263A (zh) | 一种三维nand铁电存储器及其制备方法 | |
| CN110911417B (zh) | 三维存储器及其制造方法 | |
| WO2022000843A1 (zh) | U形铁电场效应晶体管存储单元串、存储器及制备方法 | |
| US20230062718A1 (en) | Three-dimensional ferroelectric random-access memory (feram) | |
| TW202306048A (zh) | 具有豎直通道電晶體結構的半導體裝置 | |
| CN111799265B (zh) | 一种三维nand型铁电场效应晶体管存储器及其制备方法 | |
| CN111799278B (zh) | 一种三维铁电存储器及其制备方法 | |
| CN111799264B (zh) | 一种三维沟槽型铁电存储器及其制备方法 | |
| US7195973B2 (en) | Method for fabricating a trench capacitor with an insulation collar and corresponding trench capacitor | |
| CN113871395A (zh) | 三维铁电场效应晶体管存储单元、存储器及制备方法 | |
| CN112164699B (zh) | 一种三维结构的nand铁电存储单元及其制备方法 | |
| CN115224121A (zh) | 半导体结构及其制备方法 | |
| US9105505B2 (en) | Memory cell having a recessed gate and manufacturing method thereof | |
| US20240081082A1 (en) | Semiconductor device including barrier dielectric layer including ferroelectric material | |
| US20240023343A1 (en) | Semiconductor device including dielectric structure including ferroelectric layer and dielectric layer | |
| CN104752357B (zh) | 存储器的形成方法 | |
| US20230011186A1 (en) | Memory and method for manufacturing memory | |
| US20240194761A1 (en) | Electronic device and electronic apparatus including the same | |
| CN111799279A (zh) | 一种三维铁电场效应晶体管存储单元、存储器及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |