KR101102506B1 - 수직채널형 비휘발성 메모리 소자 제조 방법 - Google Patents

수직채널형 비휘발성 메모리 소자 제조 방법 Download PDF

Info

Publication number
KR101102506B1
KR101102506B1 KR1020090052159A KR20090052159A KR101102506B1 KR 101102506 B1 KR101102506 B1 KR 101102506B1 KR 1020090052159 A KR1020090052159 A KR 1020090052159A KR 20090052159 A KR20090052159 A KR 20090052159A KR 101102506 B1 KR101102506 B1 KR 101102506B1
Authority
KR
South Korea
Prior art keywords
channel
film
doped
memory device
nonvolatile memory
Prior art date
Application number
KR1020090052159A
Other languages
English (en)
Other versions
KR20100133558A (ko
Inventor
이기홍
주문식
홍권
황선환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090052159A priority Critical patent/KR101102506B1/ko
Priority to US12/493,439 priority patent/US8048743B2/en
Publication of KR20100133558A publication Critical patent/KR20100133558A/ko
Priority to US13/244,247 priority patent/US8399323B2/en
Application granted granted Critical
Publication of KR101102506B1 publication Critical patent/KR101102506B1/ko
Priority to US13/746,460 priority patent/US20130137228A1/en
Priority to US13/746,435 priority patent/US20130130454A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 기술은 3차원 구조를 갖는 비휘발성 메모리 소자의 제조 방법에 관한 것으로서, 기판 상에 복수의 층간절연막 및 게이트 전극용 도전막을 교대로 적층하는 단계; 상기 복수의 층간절연막 및 게이트 전극용 도전막을 식각하여 상기 기판을 노출시키는 채널용 트렌치를 형성하는 단계; 상기 채널용 트렌치가 형성된 결과물의 전면을 따라 불순물이 도핑되지 않은 제1채널용막을 형성하는 단계; 플라즈마 도핑 공정에 의해, 상기 제1채널용막에 불순물을 도핑하는 단계; 및 상기 채널용 트렌치 내에 제2채널용막을 매립하는 단계를 포함한다. 본 기술에 따르면, 3차원 구조의 비휘발성 메모리 소자 제조시, 저농도로 도핑된 수직 채널을 용이하게 형성할 수 있다.
3차원, 비휘발성 메모리 소자

Description

수직채널형 비휘발성 메모리 소자 제조 방법{METHOD FOR FABRICATING NON-VOLATILE MEMORY DEVICE}
본 발명은 비휘발성 메모리 소자 제조 방법에 관한 것으로, 보다 상세히는 3차원 구조를 갖는 비휘발성 메모리 소자의 제조 방법에 관한 것이다.
비휘발성 메모리 소자는 전원공급이 차단되더라도 저장된 데이터가 그대로 유지되는 메모리 소자이다. 최근 실리콘 기판 상에 단층으로 메모리 소자를 제조하는 2차원 구조의 메모리 소자의 집적도 향상이 한계에 도달함에 따라, 실리콘 기판으로부터 수직으로 메모리 셀을 적층하는 3차원 구조의 비휘발성 메모리 소자가 제안되고 있다.
이하, 도면을 참조하여 종래기술에 따른 3차원 구조의 비휘발성 메모리 소자의 구조 및 그 문제점을 상세히 살펴보도록 한다.
도 1은 종래기술에 따른 3차원 구조의 비휘발성 메모리 소자의 단면도로서, 특히, 기판으로부터 수직으로 스트링이 배열되는 3차원 구조의 비휘발성 메모리 소자의 단면을 나타낸다. 단, 본 도면에서는 설명의 편의를 위하여 하부 선택 트랜지스터, 상부 선택 트랜지스터 등은 생략하고 메모리 셀을 중심으로 도시하였다.
도시된 바와 같이, 소스 라인, 하부 선택트랜지스터 등 요구되는 하부 구조물이 형성된 기판(10) 상에 복수의 층간절연막(11) 및 게이트 전극용 도전막(12)을 교대로 형성한다. 이어서, 층간절연막(11) 및 게이트 전극용 도전막(12)을 선택적으로 식각하여, 기판(10)의 표면을 노출시키는 채널용 트렌치를 형성한다.
이어서, 채널용 트렌치가 형성된 결과물의 전면에, 전하차단막, 전하포획막 및 터널절연막을 차례로 형성한 후, 에치백 공정에 의해 기판(10)의 표면을 노출시킨다. 본 도면에서는 설명의 편의를 위하여, 전하차단막, 전하포획막 및 터널절연막은 도면 부호 "13"으로 도시하였다.
이어서, 채널용 트렌치 내에 채널용 막을 매립하여 기판(10)으로부터 수직으로 돌출되는 채널(14)을 형성한다. 여기서, 채널용 막은 에피택셜 성장(epitaxial growth)에 의해 단결정 실리콘막을 성장시키거나, 화학 기상 증착(chemical vapor deposition;CVD) 방법에 의해 폴리실리콘막을 증착시킴으로써 형성될 수 있다.
이로써, 기판으로부터 수직으로 돌출된 채널(14)을 따라 적층된 복수의 메모리 셀이 형성되며, 하부 선택 트랜지스터(미도시됨) 및 상부 선택 트랜지스터(미도시됨) 사이에 직렬로 연결된 메모리 셀들이 하나의 스트링을 구성하게 된다.
그러나, 전술한 바와 같은 종래기술에 따르면, 채널(14)의 불순물 도핑 농도 를 조절하는데 한계가 있다.
비휘발성 메모리 소자 제조시, 일반적으로 채널(14)의 불순물 도핑 농도를 조절하여 메모리 셀들의 문턱 전압을 조절하는데, 예를 들어, 채널용 막에 N타입의 불순물을 낮은 농도로 도핑하여 문턱 전압을 조절한다. 종래의 평판형 비휘발성 메모리 소자의 경우, 채널용 막을 형성한 후 이온 주입 공정을 통해 불순물을 도핑함으로써, 불순물이 낮은 농도로 도핑된 채널을 형성하게 된다.
그러나, 수직채널형 비휘발성 메모리 소자의 경우, 앞서 설명한 바와 같이 채널용 트렌치에 채널용 막을 매립하여 채널(14)을 형성하기 때문에, 이온 주입 공정에 의한 불순물 도핑이 불가능하다. 또한, 불순물을 도핑하면서 채널용 막을 형성하더라도 불순물 도핑 농도를 1E19 atoms/cm3 이하로 형성하는 것이 용이하지 않다. 즉, 종래기술에 따르면, 3차원 구조의 비휘발성 메모리 소자 제조시 저농도의 불순물이 도핑된 수직 채널을 형성하는 것이 불가능하다.
본 명세서에서는 설명의 편의상 메모리 셀의 채널 형성시 발생하는 문제점에 대해 설명하였으나, 이와 같은 문제점은 하부 선택 트랜지스터 또는 상부 선택 트랜지스터 형성시에도 동일하게 발생될 수 있다.
본 발명은 상기 문제점을 해결하기 위해 제안된 것으로, 채널의 불순물 도핑 농도를 용이하게 조절할 수 있는 3차원 구조의 비휘발성 메모리 소자 제조 방법을 제공하는 것을 목적으로 한다.
이러한 목적을 달성하기 위해 제안된 본 발명은 3차원 구조의 비휘발성 메모리 소자 제조 방법에 있어서, 기판 상에 복수의 층간절연막 및 게이트 전극용 도전막을 교대로 적층하는 단계; 상기 복수의 층간절연막 및 게이트 전극용 도전막을 식각하여 상기 기판을 노출시키는 채널용 트렌치를 형성하는 단계; 상기 채널용 트렌치가 형성된 결과물의 전면을 따라 불순물이 도핑되지 않은 제1채널용막을 형성하는 단계; 플라즈마 도핑 공정에 의해, 상기 제1채널용막에 불순물을 도핑하는 단계; 및 상기 채널용 트렌치 내에 제2채널용막을 매립하는 단계를 포함하는 것을 일 특징으로 한다.
또한, 본 발명은 3차원 구조의 비휘발성 메모리 소자 제조 방법에 있어서, 기판 상에 복수의 층간절연막 및 게이트 전극용 도전막을 교대로 적층하는 단계; 상기 복수의 층간절연막 및 게이트 전극용 도전막을 식각하여 상기 기판을 노출시키는 채널용 트렌치를 형성하는 단계; 및 상기 채널용 트렌치 내에 불순물의 도핑 농도가 상이한 제1채널용막 및 제2채널용막을 교대로 형성하는 단계를 포함하는 것 을 다른 특징으로 한다.
본 발명에 따르면, 불순물이 도핑되지 않은 제1채널용막을 형성한 후 플라즈마 도핑 공정에 의해 불순물을 도핑함으로써, 저농도로 도핑된 채널을 용이하게 형성할 수 있다. 특히, 플라즈마 도핑 공정에 의해 제1채널용막에 불순물을 도핑한 후 불순물이 고농도로 도핑된 영역을 일부 두께 식각하거나, 제1채널용막 상에 버퍼막을 형성하여 후속 공정에서 이를 제거함으로써, 불순물이 고농도로 도핑된 영역을 용이하게 제거할 수 있다.
또한, 불순물의 도핑 농도가 상이한 제1채널용막 및 제2채널용막을 교대로 형성한 후, 열처리 공정을 수행함으로써, 저농도로 도핑된 채널을 용이하게 형성할 수 있다.
이하에서는, 본 발명의 가장 바람직한 실시예가 설명된다. 도면에 있어서, 두께와 간격은 설명의 편의를 위하여 표현된 것이며, 실제 물리적 두께에 비해 과장되어 도시될 수 있다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
도 2a 내지 도 2c는 본 발명의 제1 실시예에 따른 3차원 구조의 비휘발성 메모리 소자 제조 방법을 설명하기 위한 공정 단면도이다.
도 2a에 도시된 바와 같이, 기판(20) 상에 복수의 층간절연막(21) 및 게이트 전극용 도전막(22)을 교대로 적층한다.
여기서, 층간절연막(21)은 복수의 메모리 셀을 상호 분리시키기 위한 것으로서, 산화막으로 이루어지는 것이 바람직하다. 또한, 게이트 전극용 도전막(22)은 폴리실리콘막으로 이루어지는 것이 바람직하다.
또한, 기판(20)으로부터 적층하고자 하는 메모리 셀의 갯수에 따라 층간절연막(21) 및 게이트 전극용 도전막(22)을 반복 형성하는 것이 바람직하다. 본 실시예에서는, 설명의 편의를 위하여 2개의 메모리 셀이 적층되는 경우에 대해 도시하고 있다.
이어서, 복수의 층간절연막(21) 및 게이트 전극용 도전막(22)을 식각하여, 기판(20)의 표면을 노출시키는 채널용 트렌치를 형성한다.
이어서, 채널용 트렌치가 형성된 결과물의 전면에 전하차단막, 전하포획막 및 터널절연막을 차례로 형성한 후, 에치백 공정에 의해 기판(20)의 표면을 노출시킨다. 본 도면에서는 전하차단막, 전하포획막 및 터널절연막을 하나의 막으로 나타냈으며, 도면 부호 "23"으로 도시하였다.
이어서, 전하차단막, 전하포획막 및 터널절연막(23)이 형성된 결과물의 전면을 따라 불순물이 도핑되지 않은 제1채널용막(24)을 형성한다. 여기서, 제1채널용막(24)은 채널용 트렌치의 중심 영역이 오픈되도록 형성한다.
이어서, 플라즈마 도핑 공정에 의해 제1채널용막(24)에 불순물을 도핑한다. 예를 들어, 불순물이 도핑되지 않은 폴리실리콘막으로 이루어지는 제1채널용막(24)을 형성한 후, 제1채널용막(24)에 N타입의 불순물을 도핑하는 것이 바람직하다.
이와 같은 플라즈마 도핑 공정에 의해, 제1채널용막(24)의 표면으로부터 일정 두께에 걸쳐 불순물이 도핑되는데, 제1채널용막(24)의 표면에서 불순물 도핑 농도가 가장 높으며, 깊이 방향으로 불순물의 도핑 농도가 감소하게 된다.
도 2b에 도시된 바와 같이, 불순물이 고농도 도핑된 영역을 일부 두께 식각한다. 즉, 제1채널용막(24)의 표면을 소정 두께 식각하여 고농도로 도핑된 불순물을 제거함으로써, 제1채널용막에 저농도의 불순물만을 잔류시키게 된다. 이와 같이 소정 두께 식각된 제1채널용막은 도면 부호 "24A"로 도시하였다.
이어서, 결과물의 전체 구조 상에 제2채널용막(25)을 형성함으로써, 채널용 트렌치 내에 제2채널용막(25)을 매립한다. 여기서, 제2채널용막(25)은 불순물이 도핑되지 않은 폴리실리콘막인 것이 바람직하다.
도 2c에 도시된 바와 같이, 층간절연막(21)이 노출될때까지 평탄화 공정을 수행한다. 이로써, 제1채널용막(24B) 및 제2채널용막(25A)으로 이루어지는 채널(CH)이 형성된다.
이어서, 열처리 공정을 수행하여, 제1채널용막(24B)에 도핑된 불순물을 제2채널용막(25A)으로 확산시킨다. 이로써, 불순물이 저농도로 도핑된 채널(CH)이 형성된다.
도 3a 내지 도 3d는 본 발명의 제2 실시예에 따른 3차원 구조의 비휘발성 메모리 소자 제조 방법을 설명하기 위한 공정 단면도이다. 단, 앞서 제1 실시예에서 설명한 내용과 중복되는 내용은 생략하도록 한다.
도 3a에 도시된 바와 같이, 기판(30) 상에 복수의 층간절연막(31) 및 게이트 전극용 도전막(32)을 교대로 적층한 후, 복수의 층간절연막(31) 및 게이트 전극용 도전막(32)을 식각하여, 기판(30)의 표면을 노출시키는 채널용 트렌치를 형성한다.
이어서, 채널용 트렌치가 형성된 결과물의 전면에 전하차단막, 전하포획막 및 터널절연막을 차례로 형성한 후, 에치백 공정에 의해 기판(30)의 표면을 노출시킨다. 본 도면에서는 전하차단막, 전하포획막 및 터널절연막을 하나의 막으로 나타냈으며, 도면 부호 "33"으로 도시하였다.
이어서, 전하차단막, 전하포획막 및 터널절연막(33)이 형성된 결과물의 전면을 따라 제1채널용막(34)을 형성한다. 제1채널용막(34)은 예를 들어, 불순물이 도핑되지 않은 폴리실리콘막으로 이루어지는 것이 바람직하다.
도 3b에 도시된 바와 같이, 제1채널용막(34) 상에 버퍼막(35)을 형성한다. 여기서, 버퍼막(35)은 후속 공정에서 제1채널용막(34)에 직접 불순물이 도핑되는 것을 방지하기 위한 것으로서, 산화막 또는 질화막으로 이루어지는 것이 바람직하다. 예를 들어, 산화막으로 이루어지는 버퍼막(35)을 형성하는 경우, 제1채널용막(34) 상에 산화막을 증착하거나, 산화공정을 통해 제1채널용막(34)의 표면을 일부 두께 산화시킴으로써 산화막을 형성할 수 있다.
이어서, 플라즈마 도핑 공정에 의해, 제1채널용막(34)에 불순물을 도핑한다. 이때, 제1채널용막(34) 상의 버퍼막(35)에 일차적으로 불순물이 도핑된 후, 이차적으로 제1채널용막(34)에 불순물이 도핑된다. 즉, 버퍼막(35)에 의해 제1채널용막(34)에 직접적으로 불순물이 도핑되는 것을 방지할 수 있다. 따라서, 버퍼막(35)에 고농도로 불순물이 도핑되고, 제1채널용막(34)에는 상대적으로 적은 농도의 불순물이 도핑된다.
이때, 버퍼막(35)의 두께를 조절하여 제1채널용막(34)에 도핑되는 불순물의 농도를 적절하게 조절하는 것이 바람직하다. 예를 들어, 버퍼막(35)의 두께를 증가시킴으로써, 제1채널용막(34)에 도핑되는 불순물의 농도를 감소시킬 수 있다.
도 3c에 도시된 바와 같이, 버퍼막(35)을 제거한다. 여기서, 버퍼막(35) 제거는 습식 식각 공정에 의해 수행되는 것이 바람직하다. 이로써, 불순물이 고농도로 도핑된 영역이 제거되며, 제1채널용막(34)에 도핑된 저농도의 불순물만이 잔류하게 된다.
이어서, 버퍼막(35)이 제거된 결과물의 전체 구조 상에 제2채널용막(36)을 형성한다. 여기서, 제2채널용막(36)은 불순물이 도핑되지 않은 폴리실리콘막인 것이 바람직하다.
도 3d에 도시된 바와 같이, 층간절연막(31)의 표면이 노출될 때까지 평탄화 공정을 수행한다. 이로써, 제1채널용막(34A) 및 제2채널용막(36A)으로 이루어지는 채널(CH)이 형성된다.
이어서, 열처리 공정을 수행하여, 제1채널용막(34A)에 도핑된 불순물을 제2채널용막(36A)으로 확산시킨다. 이로써, 불순물이 저농도로 도핑된 채널(CH)이 형 성된다.
도 4a 내지 도 4d는 본 발명의 제3 실시예에 따른 3차원 구조의 비휘발성 메모리 소자 제조 방법을 설명하기 위한 공정 단면도이다. 단, 앞서 설명한 내용과 중복되는 내용은 생략하도록 한다.
도 4a에 도시된 바와 같이, 기판(40) 상에 복수의 층간절연막(41) 및 게이트 전극용 도전막(42)을 교대로 적층한 후, 복수의 층간절연막(41) 및 게이트 전극용 도전막(42)을 식각하여, 기판(40)의 표면을 노출시키는 채널용 트렌치를 형성한다.
이어서, 채널용 트렌치가 형성된 결과물의 전면에 전하차단막, 전하포획막 및 터널절연막을 차례로 형성한 후, 에치백 공정에 의해 기판(40)의 표면을 노출시킨다. 본 도면에서는 전하차단막, 전하포획막 및 터널절연막을 하나의 막으로 나타냈으며, 도면 부호 "43"으로 도시하였다.
이어서, 전하차단막, 전하포획막 및 터널절연막(43)이 형성된 결과물의 전면을 따라 제1채널용막(44)을 형성한다. 제1채널용막(44)은 예를 들어, 불순물이 도핑되지 않은 폴리실리콘막으로 이루어지는 것이 바람직하다.
이어서, 플라즈마 도핑 공정에 의해, 제1채널용막(44)에 불순물을 도핑한다. 예를 들어, 불순물이 도핑되지 않은 폴리실리콘막으로 이루어지는 제1채널용막(44)을 형성한 후, 제1채널용막(44)에 N타입의 불순물을 도핑하는 것이 바람직하다. 여기서, 제1채널용막(44)은 표면에서 불순물 도핑 농도가 가장 높으며, 깊이 방향으로 불순물의 도핑 농도가 감소하게 된다.
도 4b에 도시된 바와 같이, 제1채널용막(44) 상에 버퍼막(45)을 형성한다. 여기서, 버퍼막(45)은 제1채널용막(44) 표면의 고농도 불순물 도핑 영역을 제거하기 위한 것으로서, 산화막 또는 질화막으로 이루어지는 것이 바람직하다.
예를 들어, 산화막으로 이루어지는 버퍼막(45)을 형성하는 경우, 산화공정을 통해 제1채널용막(34)의 표면을 일부 두께 산화시킴으로써 산화막을 형성할 수 있다. 이때, 불순물이 고농도로 도핑된 제1채널용막(44)의 표면이 산화되어 산화막 즉, 버퍼막(45)을 형성하게 된다.
이와 같이 산화 공정을 통해 형성된 버퍼막(45)은 후속 공정에서 제거됨으로써, 고농도 불순물 도핑 영역을 제거하게 된다. 따라서, 제1채널용막(44)이 산화되는 정도 즉, 버퍼막(45)의 두께를 조절함으로써 제1채널용막(44)에 잔류하는 불순물의 농도를 조절할 수 있다. 예를 들어, 제1채널용막(44)의 산화 두께를 증가시킴으로써, 즉, 버퍼막(45)의 두께를 증가시킴으로써 제1채널용막(44)에 잔류하는 불순물의 농도를 감소시킬 수 있다.
도 4c에 도시된 바와 같이, 버퍼막(45)을 제거한다. 여기서, 버퍼막(45) 제거는 습식 식각 공정에 의해 수행되는 것이 바람직하다.
이와 같이, 제1채널용막(44)의 표면을 산화시켜 형성된 버퍼막(45)을 제거함으로써, 앞서 플라즈마 도핑 공정에 의해 제1채널용막(44)의 표면에 고농도로 도핑된 불순물을 제거할 수 있다. 이로써, 불순물이 고농도로 도핑된 영역이 제거되며, 제1채널용막(44A)에는 저농도의 불순물만이 잔류하게 된다.
이어서, 버퍼막(45)이 제거된 결과물의 전체 구조 상에 제2채널용막(46)을 형성한다. 여기서, 제2채널용막(46)은 불순물이 도핑되지 않은 폴리실리콘막인 것이 바람직하다.
도 4d에 도시된 바와 같이, 층간절연막(41)의 표면이 노출될 때까지 평탄화 공정을 수행한다. 이로써, 제1채널용막(44B) 및 제2채널용막(46A)으로 이루어지는 채널(CH)이 형성된다.
이어서, 열처리 공정을 수행하여, 제1채널용막(44B)에 도핑된 불순물을 제2채널용막(46A)으로 확산시킨다. 이로써, 불순물이 저농도로 도핑된 채널(CH)이 형성된다.
도 5a 및 도 5b는 본 발명의 제4 실시예에 따른 3차원 구조의 비휘발성 메모리 소자 제조 방법을 설명하기 위한 공정 단면도이다. 단, 앞서 설명한 내용과 중복되는 내용은 생략하도록 한다.
도 5a에 도시된 바와 같이, 기판(50) 상에 복수의 층간절연막(51) 및 게이트 전극용 도전막(52)을 교대로 적층한 후, 복수의 층간절연막(51) 및 게이트 전극용 도전막(52)을 식각하여, 기판(50)의 표면을 노출시키는 채널용 트렌치를 형성한다.
이어서, 채널용 트렌치가 형성된 결과물의 전면에 전하차단막, 전하포획막 및 터널절연막을 차례로 형성한 후, 에치백 공정에 의해 기판(50)의 표면을 노출시킨다. 본 도면에서는 전하차단막, 전하포획막 및 터널절연막을 하나의 막으로 나타냈으며, 도면 부호 "53"으로 도시하였다.
이어서, 채널용 트렌치 내에 불순물의 도핑 농도가 상이한 제1채널용막 및 제2채널용막을 교대로 형성한다. 예를 들어, 불순물의 도핑 농도가 상대적으로 낮은 제1채널용막 및 불순물의 도핑 농도가 상대적으로 높은 제2채널용막을 교대로 형성하는 것이 바람직하다. 본 실시예에서는 일 예로서 불순물이 도핑되지 않은 제1채널용막(54) 및 불순물이 도핑된 제2채널용막(55)을 형성하는 경우에 대해 살펴보도록 한다.
먼저, 전하차단막, 전하포획막 및 터널절연막(53)이 형성된 결과물의 전면을 따라 제1채널용막(54)을 형성한다. 제1채널용막(54)은 예를 들어, 불순물이 도핑되지 않은 폴리실리콘막으로 이루어지는 것이 바람직하다.
이어서, 제1채널용막(54)이 형성된 결과물의 전체 구조 상에, 불순물이 도핑된 제2채널용막(55)을 형성한다. 여기서, 제2채널용막(55)은 불순물을 도핑하면서 형성하는 것이 바람직하며, 예를 들어, N타입의 불순물이 도핑된 폴리실리콘막인 것이 더욱 바람직하다.
도 5b에 도시된 바와 같이, 열처리 공정을 수행하여, 제2채널용막(55)에 도핑된 불순물을 제1채널용막(54)으로 확산시킨다.
이어서, 층간절연막(51)의 표면이 노출될 때까지 평탄화 공정을 수행한다. 이로써, 제1채널용막(54A) 및 제2채널용막(55A)으로 이루어지는 불순물이 저농도로 도핑된 채널(CH)이 형성된다.
본 실시예에서는 일 예로서, 제1채널용막(54) 및 제2채널용막(55)으로 이루어지는 채널을 형성하는 경우에 대해 설명하였으나, 이 밖에도 복수의 채널용막을 반복 형성하여 멀티 스택(multi stack)으로 이루어지는 채널을 형성하는 것 또한 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 종래기술에 따른 3차원 구조의 비휘발성 메모리 소자의 단면도
도 2a 내지 도 2c는 본 발명의 제1 실시예에 따른 3차원 구조의 비휘발성 메모리 제조 방법을 설명하기 위한 공정 단면도.
도 3a 내지 도 3d는 본 발명의 제2 실시예에 따른 3차원 구조의 비휘발성 메모리 제조 방법을 설명하기 위한 공정 단면도.
도 4a 내지 도 4d는 본 발명의 제3 실시예에 따른 3차원 구조의 비휘발성 메모리 제조 방법을 설명하기 위한 공정 단면도.
도 5a 및 도 5b는 본 발명의 제4 실시예에 따른 3차원 구조의 비휘발성 메모리 제조 방법을 설명하기 위한 공정 단면도.
[도면의 주요 부분에 대한 부호의 설명]
20: 기판 21: 층간절연막
22: 게이트 전극용 도전막 23: 전하차단막, 전하포획막 및 터널절연막
24: 제1채널용막 25: 제2채널용막
30: 기판 31: 층간절연막
32: 게이트 전극용 도전막 33: 전하차단막, 전하포획막 및 터널절연막
34: 제1채널용막 35: 버퍼막
36: 제2채널용막

Claims (15)

  1. 기판 상에 복수의 층간절연막 및 게이트 전극용 도전막을 교대로 적층하는 단계;
    상기 복수의 층간절연막 및 게이트 전극용 도전막을 식각하여 상기 기판을 노출시키는 채널용 트렌치를 형성하는 단계;
    상기 채널용 트렌치가 형성된 결과물의 전면을 따라 불순물이 도핑되지 않은 제1채널용막을 형성하는 단계;
    상기 제1 채널용막의 표면으로부터 깊이 방향으로 불순물 도핑 농도가 감소하도록 플라즈마 도핑 공정을 수행함으로써 상기 제1채널용막에 불순물을 도핑하는 단계;
    상기 불순물이 도핑된 제1채널용막의 표면을 일부 두께 제거하는 단계; 및
    상기 채널용 트렌치 내에 제2채널용막을 매립하는 단계
    를 포함하는 수직채널형 비휘발성 메모리 소자 제조 방법.
  2. 제 1 항에 있어서,
    상기 불순물이 도핑된 제1채널용막의 표면을 일부 두께 제거하는 단계는,
    상기 불순물이 도핑된 제1채널용막의 표면을 일부 두께 식각하는 단계를 포함하는
    수직채널형 비휘발성 메모리 소자 제조 방법.
  3. 제 1 항에 있어서,
    상기 불순물이 도핑된 제1채널용막의 표면을 일부 두께 제거하는 단계는,
    상기 불순물이 도핑된 제1채널용막의 표면을 일부 두께 산화시키는 단계; 및
    상기 산화시키는 단계에서 산화된 부분을 제거하는 단계를 포함하는
    수직채널형 비휘발성 메모리 소자 제조 방법.
  4. 기판 상에 복수의 층간절연막 및 게이트 전극용 도전막을 교대로 적층하는 단계;
    상기 복수의 층간절연막 및 게이트 전극용 도전막을 식각하여 상기 기판을 노출시키는 채널용 트렌치를 형성하는 단계;
    상기 채널용 트렌치가 형성된 결과물의 전면을 따라 불순물이 도핑되지 않은 제1채널용막을 형성하는 단계;
    상기 제1채널용막 상에 버퍼막을 형성하는 단계;
    상기 버퍼막의 표면으로부터 깊이 방향으로 불순물 도핑 농도가 감소하도록 플라즈마 도핑 공정을 수행함으로써 상기 버퍼막 및 상기 제1채널용막에 불순물을 도핑하는 단계;
    상기 버퍼막을 제거하는 단계; 및
    상기 채널용 트렌치 내에 제2채널용막을 매립하는 단계
    를 포함하는 수직채널형 비휘발성 메모리 소자 제조 방법.
  5. 제 4 항에 있어서,
    상기 제1채널용막 상에 형성되는 상기 버퍼막의 두께에 의하여, 상기 제1채널용막에 도핑되는 불순물의 농도가 조절되는
    수직채널형 비휘발성 메모리 소자 제조 방법.
  6. 제 4 항에 있어서,
    상기 버퍼막은,
    산화막 또는 질화막인
    수직채널형 비휘발성 메모리 소자 제조 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제1채널용막 형성 단계는,
    상기 채널용 트렌치의 중심영역이 오픈되도록 상기 제1채널용막을 형성하는
    수직채널형 비휘발성 메모리 소자 제조 방법.
  8. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제2채널용막 매립 단계 후에,
    열처리 공정을 수행하는 단계
    를 더 포함하는 수직채널형 비휘발성 메모리 소자 제조 방법.
  9. 제 8 항에 있어서,
    상기 열처리 공정 단계는,
    상기 제1채널용막에 도핑된 불순물을 상기 제2채널용막으로 확산시키는
    수직채널형 비휘발성 메모리 소자 제조 방법.
  10. 삭제
  11. 삭제
  12. 기판 상에 복수의 층간절연막 및 게이트 전극용 도전막을 교대로 적층하는 단계;
    상기 복수의 층간절연막 및 게이트 전극용 도전막을 식각하여 상기 기판을 노출시키는 채널용 트렌치를 형성하는 단계;
    상기 채널용 트렌치가 형성된 결과물의 전면을 따라, 불순물이 도핑되지 않은 제1채널용막을 형성하는 단계;
    상기 제1채널용막 상에 불순물이 도핑된 제2채널용막을 형성하는 단계; 및
    열처리 공정을 수행하여 상기 제2채널용막에 도핑된 불순물을 상기 제1채널용막으로 확산시키는 단계
    를 포함하는 수직채널형 비휘발성 메모리 소자 제조 방법.
  13. 삭제
  14. 삭제
  15. 삭제
KR1020090052159A 2009-06-12 2009-06-12 수직채널형 비휘발성 메모리 소자 제조 방법 KR101102506B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020090052159A KR101102506B1 (ko) 2009-06-12 2009-06-12 수직채널형 비휘발성 메모리 소자 제조 방법
US12/493,439 US8048743B2 (en) 2009-06-12 2009-06-29 Method for fabricating vertical channel type nonvolatile memory device
US13/244,247 US8399323B2 (en) 2009-06-12 2011-09-23 Method for fabricating vertical channel type nonvolatile memory device
US13/746,460 US20130137228A1 (en) 2009-06-12 2013-01-22 Method for fabricating vertical channel type nonvolatile memory device
US13/746,435 US20130130454A1 (en) 2009-06-12 2013-01-22 Method for fabricating vertical channel type nonvolatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090052159A KR101102506B1 (ko) 2009-06-12 2009-06-12 수직채널형 비휘발성 메모리 소자 제조 방법

Publications (2)

Publication Number Publication Date
KR20100133558A KR20100133558A (ko) 2010-12-22
KR101102506B1 true KR101102506B1 (ko) 2012-01-04

Family

ID=43306779

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090052159A KR101102506B1 (ko) 2009-06-12 2009-06-12 수직채널형 비휘발성 메모리 소자 제조 방법

Country Status (2)

Country Link
US (4) US8048743B2 (ko)
KR (1) KR101102506B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140017750A (ko) * 2012-07-31 2014-02-12 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120060480A (ko) * 2010-12-02 2012-06-12 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자, 반도체 소자 및 시스템
US9343469B2 (en) 2012-06-27 2016-05-17 Intel Corporation Three dimensional NAND flash with self-aligned select gate
KR20140011872A (ko) 2012-07-20 2014-01-29 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
US11018149B2 (en) 2014-03-27 2021-05-25 Intel Corporation Building stacked hollow channels for a three dimensional circuit device
WO2015198088A1 (zh) * 2014-06-23 2015-12-30 三星电子株式会社 制造半导体装置的方法
CN104465989B (zh) * 2014-12-26 2017-02-22 中国科学院微电子研究所 三端原子开关器件及其制备方法
US10276384B2 (en) * 2017-01-30 2019-04-30 International Business Machines Corporation Plasma shallow doping and wet removal of depth control cap
CN107507761A (zh) * 2017-08-31 2017-12-22 长江存储科技有限责任公司 一种多晶硅沉积方法以及多晶硅沉积设备
KR102055942B1 (ko) * 2018-06-08 2019-12-16 한양대학교 산학협력단 수직형 메모리 소자 및 그의 제조 방법
CN110649032B (zh) * 2019-10-23 2023-11-21 长江存储科技有限责任公司 3d存储器件及其制造方法
WO2021184176A1 (en) * 2020-03-17 2021-09-23 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and fabricating methods thereof
US20230309300A1 (en) * 2022-03-25 2023-09-28 Applied Materials, Inc. Electrical improvements for 3d nand

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4977104A (en) 1988-06-01 1990-12-11 Matsushita Electric Industrial Co., Ltd. Method for producing a semiconductor device by filling hollows with thermally decomposed doped and undoped polysilicon
KR20070046350A (ko) * 2005-10-31 2007-05-03 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조 방법
JP2008192708A (ja) * 2007-02-01 2008-08-21 Toshiba Corp 不揮発性半導体記憶装置
US20090184360A1 (en) 2008-01-18 2009-07-23 Samsung Electronics Co., Ltd. Non-volatile memory device and method of fabricating the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS548981A (en) * 1977-06-23 1979-01-23 Mitsubishi Electric Corp Manufacture for diode
TW388087B (en) * 1997-11-20 2000-04-21 Winbond Electronics Corp Method of forming buried-channel P-type metal oxide semiconductor
WO2001020685A1 (en) * 1999-09-16 2001-03-22 Matsushita Electric Industrial Co., Ltd. Thin-film transistor and method for producing the same
WO2007007995A1 (en) 2005-07-09 2007-01-18 Bang-Kwon Kang Surface coating method for hydrophobic and superhydrophobic treatment in atmospheric pressure plasma

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4977104A (en) 1988-06-01 1990-12-11 Matsushita Electric Industrial Co., Ltd. Method for producing a semiconductor device by filling hollows with thermally decomposed doped and undoped polysilicon
KR20070046350A (ko) * 2005-10-31 2007-05-03 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조 방법
JP2008192708A (ja) * 2007-02-01 2008-08-21 Toshiba Corp 不揮発性半導体記憶装置
US20090184360A1 (en) 2008-01-18 2009-07-23 Samsung Electronics Co., Ltd. Non-volatile memory device and method of fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140017750A (ko) * 2012-07-31 2014-02-12 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
KR102003526B1 (ko) 2012-07-31 2019-07-25 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법

Also Published As

Publication number Publication date
US20120021574A1 (en) 2012-01-26
US20100317166A1 (en) 2010-12-16
KR20100133558A (ko) 2010-12-22
US8048743B2 (en) 2011-11-01
US8399323B2 (en) 2013-03-19
US20130130454A1 (en) 2013-05-23
US20130137228A1 (en) 2013-05-30

Similar Documents

Publication Publication Date Title
KR101102506B1 (ko) 수직채널형 비휘발성 메모리 소자 제조 방법
KR101868799B1 (ko) 비휘발성 메모리 장치 및 그 제조 방법
KR101755643B1 (ko) 3차원 반도체 장치 및 그 제조 방법
US8384152B2 (en) Semiconductor device having trench gate VDMOSFET and method of manufacturing the same
US11342187B2 (en) Method for producing a superjunction device
KR102377358B1 (ko) 반도체 메모리 소자 및 그 제조 방법
TWI654744B (zh) 積體晶片與其形成方法
TWI424571B (zh) 包含在不同高度之通道區域之電子裝置及其形成方法
CN110911417B (zh) 三维存储器及其制造方法
US8686488B2 (en) Nonvolatile semiconductor memory device and method of manufacturing the same
US11444100B2 (en) Vertical memory device with tri-layer channel
KR20110070527A (ko) 반도체 장치 제조 방법 및 반도체 장치의 채널 형성 방법
CN106663698B (zh) 具有l形栅极的分栅半导体器件
US8912064B2 (en) Method for forming impurity region of vertical transistor and method for fabricating vertical transistor using the same
KR20100133671A (ko) 수직채널형 비휘발성 메모리 소자 및 그 제조 방법
KR20170138751A (ko) 개선된 저항 특성을 갖는 반도체 집적 회로 장치 및 그 제조 방법
JP2011253881A (ja) 不揮発性半導体記憶装置
US8598001B2 (en) Method for manufacturing twin bit structure cell with hafnium oxide and nano-crystalline silicon layer
CN110504161A (zh) 沟槽栅极金氧半场效晶体管及其制造方法
CN111799278B (zh) 一种三维铁电存储器及其制备方法
KR100705252B1 (ko) 반도체 소자 및 그 제조 방법
KR101164981B1 (ko) 반도체 소자 제조 방법
KR100653985B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR100725712B1 (ko) 반도체 소자 및 그 제조 방법
KR20090133001A (ko) 웨이퍼 접합을 이용한 비휘발성 메모리 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141126

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151120

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 8