CN110504161A - 沟槽栅极金氧半场效晶体管及其制造方法 - Google Patents

沟槽栅极金氧半场效晶体管及其制造方法 Download PDF

Info

Publication number
CN110504161A
CN110504161A CN201810685612.7A CN201810685612A CN110504161A CN 110504161 A CN110504161 A CN 110504161A CN 201810685612 A CN201810685612 A CN 201810685612A CN 110504161 A CN110504161 A CN 110504161A
Authority
CN
China
Prior art keywords
layer
groove
hard mask
substrate
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810685612.7A
Other languages
English (en)
Other versions
CN110504161B (zh
Inventor
白井伸幸
张浚绪
周明弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
UPI Semiconductor Corp
Original Assignee
UPI Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by UPI Semiconductor Corp filed Critical UPI Semiconductor Corp
Publication of CN110504161A publication Critical patent/CN110504161A/zh
Application granted granted Critical
Publication of CN110504161B publication Critical patent/CN110504161B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66719—With a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种沟槽栅极金氧半场效晶体管及其制造方法。在衬底上形成硬掩模层。以硬掩模层为掩模，移除部分衬底，以于衬底中形成沟槽。在沟槽的下部形成第一绝缘层以及第一导体层。在沟槽的上部侧壁形成牺牲层，牺牲层连接硬掩模层。在牺牲层及硬掩模层存在的情况下，利用热氧化工艺于第一导体层上形成层间绝缘层。在沟槽的上部形成第二绝缘层以及第二导体层。

Description

沟槽栅极金氧半场效晶体管及其制造方法
技术领域
本发明涉及一种晶体管及其制造方法，尤其涉及一种沟槽式栅极金氧半场效晶体管及其制造方法。
背景技术
功率开关晶体管被广泛地应用在电力开关(power switch)元件上，例如是电源供应器、整流器或低压马达控制器等等。常见的一种功率开关晶体管为沟槽式栅极金氧半场效晶体管。现有的沟槽式栅极金氧半场效晶体管的工艺中，沟槽顶部边缘会因热氧化工艺而严重变形，导致后续形成的掺杂区的深度不易控制。更具体地说，沟槽顶部边缘会过度扩张而严重倾斜，导致掺杂区在靠近沟槽的底面与掺杂区在远离沟槽的底面存在明显高度差异。此种掺杂区的轮廓差异会降低晶体管的工艺稳定性，尤其对短通道(short channel)沟槽式栅极金氧半场效晶体管元件影响更大。
发明内容
有鉴于此，本发明提供一种沟槽式栅极金氧半场效晶体管的制造方法，可利用现有的工艺使沟槽顶部边缘不受热氧化工艺影响而变形，提高晶体管的工艺稳定性。
本发明提供一种沟槽式栅极金氧半场效晶体管的制造方法，其包括以下步骤。在衬底上形成硬掩模层。以硬掩模层为掩模，移除部分衬底，以于衬底中形成沟槽。在沟槽的下部形成第一绝缘层以及第一导体层。在沟槽的上部的侧壁形成牺牲层，牺牲层连接硬掩模层。在牺牲层及硬掩模层存在的情况下，利用热氧化工艺于第一导体层上形成层间绝缘层。在沟槽的上部形成第二绝缘层以及第二导体层。
在本发明的一实施例中，在形成层间绝缘层的步骤之后，移除牺牲层以及硬掩模层。
在本发明的一实施例中，在形成层间绝缘层的步骤之后，移除牺牲层以及部分硬掩模层。
在本发明的一实施例中，在移除部分硬掩模层的步骤中，留下的硬掩模层的材料包括氮化硅或氮氧化硅。
在本发明的一实施例中，硬掩模层为多层复合结构，且牺牲层的材料与硬掩模层中其中一层的材料相同。
在本发明的一实施例中，在形成层间绝缘层的步骤之后，沟槽在衬底表面处具有宽度W1，且在衬底表面起算的深度100～150nm处具有宽度W2，则W1/W2的比值大于1且小于1.08。
本发明另提供一种沟槽式栅极金氧半场效晶体管，其包括衬底、第一导体层、第一绝缘层、第二导体层、第二绝缘层以及层间绝缘层。衬底具有沟槽。第一导体层配置于沟槽的下部。第一绝缘层配置于第一导体层与衬底之间。第二导体层配置于沟槽中且位于第一导体层上。第二绝缘层配置于第二导体层与衬底之间。层间绝缘层配置于第一导体层与第二导体层之间，层间绝缘层系以热氧化工艺形成。此外，沟槽于衬底表面处具有宽度W1且于从衬底表面起算深度约100～150nm处具有宽度W2，则W1/W2的比值大于1且小于1.08。
在本发明的一实施例中，沟槽式栅极金氧半场效晶体管还包括含氮硬掩模层，配置于沟槽两侧的衬底上。
在本发明的一实施例中，层间绝缘层的中心部位的顶面高于其边缘部位的顶面。
在本发明的一实施例中，以热氧化工艺形成层间绝缘层时，沟槽两侧的衬底表面具有含氮硬掩模层。
基于所述，本发明的制造方法简单，且可利用现有的工艺轻易地提高晶体管的工艺稳定性。本发明的沟槽式栅极金氧半场效晶体管中，沟槽顶角处不受热氧化工艺影响而变形，意即衬底表面与沟槽顶部侧壁于沟槽顶角处大致维持直角，故后续形成的掺杂区深度容易控制使其深度一致，可大幅提升元件的工艺稳定性。
为让本发明的所述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至1G为依据本发明一实施例所示出的一种沟槽式栅极金氧半场效晶体管的制造方法的剖面示意图。
图2A至2C为依据本发明另一实施例所示出的一种沟槽式栅极金氧半场效晶体管的制造方法的剖面示意图。
具体实施方式
图1A至1G为依据本发明一实施例所示出的一种沟槽式栅极金氧半场效晶体管的制造方法的剖面示意图。
请参照图1A，提供衬底101。在一实施例中、衬底101包括基层100以及形成于基层100上的外延层102。在一实施例中，基层100为具有第一导电型的半导体基层，例如是N型重掺杂的硅基层。在一实施例中，外延层102为具有第一导电型的外延层，例如是N型轻掺杂的外延层，且其形成方法包括进行选择性外延生长(selective epitaxy growth，SEG)工艺。
接着，在衬底101上形成硬掩模层HM，且硬掩模层HM裸露出部分衬底101。在一实施例中，在外延层102上形成硬掩模材料层。在一实施例中，形成硬掩模材料层的方法包括进行热氧化工艺、化学气相沉积(CVD)工艺或其组合。然后，对硬掩模材料层进行图案化工艺(例如微影蚀刻工艺)，以形成硬掩模层HM。在一实施例中，硬掩模层HM为含氮硬掩模层。例如，硬掩模层HM的材料可包括氮化硅或氮氧化硅。在一实施例中，硬掩模层HM为包括(由下而上)氧化硅层104、氮化硅层105以及氧化硅层106的三层复合结构，如图1A所示。在一实施例中，氧化硅层106的厚度大于氧化硅层104的厚度。
此外，硬掩模层HM的结构并不以图1A为限。在另一实施例中，硬掩模层HM的材料可包括氧化硅-氮化硅-氮氧化硅-氧化硅的四层复合结构、氧化硅-氮化硅的双层复合结构、氮氧化硅单层结构或任何合适的结构。
然后，以硬掩模层HM为掩模，移除部分衬底101，以于衬底101中形成沟槽T。在一实施例中，沟槽T具有实质上垂直的侧壁，如图1A所示。
请参照图1B以及图1C，于沟槽T的下部形成第一绝缘层108a以及第一导体层110。如图1B所示，于沟槽T的表面以及硬掩模层HM的顶面上形成第一绝缘材料层108。在一实施例中，第一绝缘材料层108的材料包括氧化硅，且其形成方法包括进行化学气相沉积工艺。接着，在沟槽T的下部形成第一导体层110。在一实施例中，在第一绝缘材料层108上形成第一导体材料层，且第一导体材料层填满沟槽T。第一导体材料层包括掺杂多晶硅，且其形成方法包括进行化学气相沉积工艺。接着，移除部分第一导体材料层，直到剩余的第一导体材料层的顶面低于衬底101或外延层102的顶面。所述移除步骤包括进行回蚀刻工艺。
接着，如图1C所示，移除部分第一绝缘材料层108，以形成第一绝缘层108a，且第一绝缘层108a裸露出部分外延层102。所述移除步骤包括进行回蚀刻工艺。在一实施例中，移除部分第一绝缘材料层108的步骤也会移除掉部分硬掩模层HM。更具体地说，部分的氧化硅层106也被移除。在一实施例中，第一绝缘层108a的顶面低于第一导体层110的顶面。
请参照图1D，在沟槽T的上部的侧壁上形成牺牲层112。在一实施例中，在衬底101上先形成牺牲材料层，且牺牲材料层覆盖硬掩模层HM的顶面、沟槽T的上部侧壁以及第一绝缘层108a和第一导体层110的顶面。然后，进行非等向性蚀刻工艺，移除部分牺牲材料层，以形成间隙壁形式的牺牲层112。在一实施例中，视情况地，也可以移除部分第一导体层110，使得第一导体层110的顶面与第一绝缘层108a的顶面大致上齐平。
请参照图1E，在第一导体层110上形成层间绝缘层114。在一实施例中，层间绝缘层114的材料包括氧化硅，且其形成方法包括进行热氧化工艺。在一实施例中，层间绝缘层114的顶面高于第一绝缘层108a的顶面。在一实施例中，层间绝缘层114的顶面大致呈弧状，且其中心部位的顶面高于其边缘部位的顶面。
在本发明中，牺牲层112与硬掩模层HM材料相同，可连接构成保护结构，以于层间绝缘层114的形成步骤中保护沟槽T的顶角处不受热氧化工艺影响而变形，故沟槽顶部边缘形状维持固定，意即衬底表面与沟槽T顶部侧壁于沟槽T顶角处大致维持直角。一般而言，形成层间绝缘层的工艺时间较久，会造成沟槽T顶角的严重变形，导致后续形成掺杂区的植入深度难以控制使其一致。然而，本发明由牺牲层112与硬掩模层HM构成的保护结构可保护沟槽T的顶角处大致维持直角，故不会有现有的顶角变形导致掺杂区深度不一致的问题。
请参照图1F，移除牺牲层112以及至少部分硬掩模层HM。在一实施例中，进行至少一蚀刻工艺，以移除全部的牺牲层112以及全部的硬掩模层HM。在一实施例中，上述移除步骤后，沟槽T的顶角处维持完整，沟槽T顶部侧壁与衬底101表面的夹角大致呈90度。
请参照图1G，在沟槽T的上部形成第二绝缘层116以及第二导体层120。首先，在沟槽T内形成第二绝缘层116，且第二绝缘层116覆盖沟槽T的上部侧壁。在一实施例中，第二绝缘层116的材料包括氧化硅，且其形成方法包括进行热氧化工艺。热氧化工艺会消耗部分的衬底101，因此沟槽T的顶角处会略为扩张。在一实施例中，上述热氧化工艺后，沟槽T与衬底101的夹角大于90度且小于110度或甚至小于105度。
在一实施例中，沟槽T在衬底表面处具有宽度W1且从衬底101的表面算起的深度D1处具有宽度W2。在一实施例中，当深度D1例如是约100～150nm时，W1/W2的比值例如是大于1且小于1.08。
此外，假设沟槽T的最大深度为D0，从衬底表面到衬底下方深度D1的沟槽T的侧壁略为倾斜，而从衬底下方深度D1到衬底下方深度D0的沟槽T的侧壁则实质上垂直。例如，当深度D1例如是约100～150nm时，W1/W2的比值例如是大于1且小于1.08，沟渠T从衬底表面到衬底下方深度D1的宽度呈线性缩小，且当深度例如大于100～150nm时，沟渠T的宽度大致相同。
更具体地说，由于沟槽顶部的倾斜程度轻微，D1仅100～150nm且沟槽T与衬底101的夹角仅略大于90度且小于110度，故沟槽顶部边缘实质上维持完整，不会影响后续形成的掺杂区124的深度。因此，本发明中，后续形成的掺杂区124在靠近沟槽T的底面与掺杂区124在远离沟槽T的底面未有明显的高度差异，掺杂区124的深度大致位于相同水平(level)。
接着，在衬底101的表面形成遮罩绝缘层(screen insulating layer)118。在一实施例中，遮罩绝缘层118的材料包括氧化硅，且其形成方法包括进行热氧化工艺或化学气相沉积工艺。遮罩绝缘层118可作为后续形成主体层122以及掺杂区124的植入遮罩。
在一实施例中，可在不同步骤中形成彼此连接的第二绝缘层116以及遮罩绝缘层118，如图1G所示。然而，本发明并不以此为限。
在另一实施例中，也可于相同步骤中形成第二绝缘层116以及遮罩绝缘层118。例如，进行化学气相沉积工艺来形成第二绝缘层116以及遮罩绝缘层118，则沟槽T的顶角处可维持完整，沟槽T与衬底101的夹角大致维持90度。
请继续参照图1G，在沟槽T的上部形成第二导体层120。在一实施例中，于外延层102上形成第二导体材料层，且第二导体材料层填满沟槽T。在一实施例中，第二导体材料层包括掺杂多晶硅，且其形成方法包括进行化学气相沉积工艺。之后，进行化学机械研磨工艺和/或回蚀刻工艺，以移除沟槽T外的第二导体材料层。
然后，在外延层102中形成主体层122。在一实施例中，主体层122为具有第二导电型的主体层，例如是P型主体层，且其形成方法包括进行离子植入工艺。
接着，在主体层122中形成掺杂区124。在一实施例中，掺杂区124为具有第一导电型的掺杂区124，例如是N型重掺杂区，且其形成方法包括进行离子植入工艺。至此，完成本发明的沟槽式栅极金氧半场效晶体管10的制作。
在上述实施例中，在图1F的步骤中，是以移除掉全部的牺牲层112以及全部的硬掩模层HM为例来说明之，但并不用以限定本发明。以下，将说明另一种实施方式。
图2A至2C为依据本发明另一实施例所示出的一种沟槽式栅极金氧半场效晶体管的制造方法的剖面示意图。
请参照图2A，进行如图1A至图1E的步骤，形成如图1E的中间结构。接着，请参照图2B，移除全部的牺牲层112以及部分的硬掩模层HM。在一实施例中，进行至少一蚀刻工艺，以移除全部的牺牲层112以及硬掩模层HM中的氧化硅层106，而留下硬掩模层HM中的氮化硅层105以及氧化硅层104。在一实施例中，上述移除步骤后，沟槽T的顶角处维持完整，沟槽T与衬底101的夹角大致呈90度左右。
请参照图2C，进行如图1G的步骤，完成本发明的沟槽式栅极金氧半场效晶体管20的制作。在一实施例中，硬掩模层HM中的氮化硅层105以及氧化硅层104可取代图1G的遮罩绝缘层118的形成步骤。换言之，图2C的硬掩模层HM可作为形成主体层122以及掺杂区124的植入遮罩。
在以上的实施例中，是以第一导电型为N型，第二导电型为P型为例来说明，但本发明并不以此为限。本领域具有通常知识者应了解，第一导电型也可以为P型，而第二导电型为N型。
接下来，将说明本发明的沟槽式栅极金氧半场效晶体管的结构。请参照图1G以及图2C，本发明的沟槽式栅极金氧半场效晶体管10、20包括衬底101、第一导体层110、第一绝缘层108a、第二导体层120、第二绝缘层116以及层间绝缘层114。衬底101具有沟槽T。第一导体层110配置于沟槽T的下部。第一绝缘层108a配置于第一导体层110与衬底101之间。第二导体层120配置于沟槽T中且位于第一导体层110上。第二绝缘层116配置于第二导体层120与衬底101之间。层间绝缘层114配置于第一导体层110与第二导体层120之间。此外，沟槽T于衬底表面处具有宽度W1且从衬底表面起算的深度100～150nm处具有宽度W2，则W1/W2的比值大于1且小于1.08，例如1.01、1.02、1.03、1.04、1.05、1.06、1.07或1.08，其比值包括任意两个前述数值之间的任何范围。
在一实施例中，如图2C所示，沟槽式栅极金氧半场效晶体管20还包括硬掩模层HM。硬掩模层HM配置于沟槽T两侧的衬底101上。在一实施例中，硬掩模层HM为含氮硬掩模层。硬掩模层HM的材料可包括氮化硅或氮氧化硅。在一实施例中，硬掩模层HM为包括(由下而上)氧化硅层104以及氮化硅层105的双层复合结构，如图2C所示。此外，硬掩模层HM的结构并不以图2C为限。在另一实施例中，硬掩模层HM的材料可包括氧化硅-氮化硅-氮氧化硅的三层复合结构、氮氧化硅单层结构或任何合适的结构。
在本发明的沟槽式栅极金氧半场效晶体管10、20中，第二导体层120(或上部电极)作为栅极，第一导体层110(或下部电极)作为遮蔽电极或源电极，掺杂区124作为源极，且衬底101作为漏极。层间绝缘层114作为栅极与遮蔽栅极之间的闸间绝缘层。
基于所述，本发明的制造方法简单，且可利用现有的工艺轻易地提高晶体管的工艺稳定性。本发明的沟槽式栅极金氧半场效晶体管中，沟槽顶角处不受热氧化工艺影响而变形，意即衬底表面与沟槽顶部侧壁于沟槽顶角处大致维持直角，故后续形成的掺杂区深度容易控制使其深度一致，换句话说，掺杂区的深度容易控制，可大幅提升元件的工艺稳定性。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (10)

1.一种沟槽式栅极金氧半场效晶体管的制造方法，其特征在于，包括：
在衬底上形成硬掩模层；
以所述硬掩模层为掩模，移除部分所述衬底，以于所述衬底中形成沟槽；
在所述沟槽的下部形成第一绝缘层以及第一导体层；
在所述沟槽的上部侧壁形成牺牲层，其中所述牺牲层连接所述硬掩模层；
在所述牺牲层及所述硬掩模层存在的情况下，利用热氧化工艺于所述第一导体层上形成层间绝缘层；以及
在所述沟槽的上部形成第二绝缘层以及第二导体层。
2.根据权利要求1所述的制造方法，其特征在于，在形成所述层间绝缘层的步骤之后，移除所述牺牲层以及所述硬掩模层。
3.根据权利要求1所述的制造方法，其特征在于，在形成所述层间绝缘层的步骤之后，移除所述牺牲层以及部分所述硬掩模层。
4.根据权利要求3所述的制造方法，其特征在于，于移除部分所述硬掩模层的步骤中，留下的所述硬掩模层的材料包括氮化硅或氮氧化硅。
5.根据权利要求1所述的制造方法，其特征在于，所述硬掩模层为多层复合结构，且所述牺牲层的材料与所述硬掩模层中其中一层的材料相同。
6.根据权利要求1所述的制造方法，其特征在于，于形成所述层间绝缘层的步骤之后，所述沟槽于衬底表面处具有宽度W1，且于所述衬底表面起算的深度100～150nm处具有宽度W2，则W1/W2的比值大于1且小于1.08。
7.一种沟槽式栅极金氧半场效晶体管，其特征在于，包括：
衬底，具有沟槽；
第一导体层，配置于所述沟槽的下部；
第一绝缘层，配置于所述第一导体层与所述衬底之间；
第二导体层，配置于所述沟槽中且位于所述第一导体层上；
第二绝缘层，配置于所述第二导体层与所述衬底之间；以及
层间绝缘层，配置于所述第一导体层与所述第二导体层之间，其中所述层间绝缘层系以热氧化工艺形成；
其中所述沟槽在衬底表面处具有宽度W1且于所述衬底表面起算的深度100～150nm处具有宽度W2，则W1/W2的比值大于1且小于1.08。
8.根据权利要求7所述的沟槽式栅极金氧半场效晶体管，其特征在于，还包括含氮硬掩模层，配置于所述沟槽两侧的所述衬底上。
9.根据权利要求7所述的沟槽式栅极金氧半场效晶体管，其特征在于，所述层间绝缘层的中心部位的顶面高于其边缘部位的顶面。
10.根据权利要求7所述的沟槽式栅极金氧半场效晶体管，其特征在于，以所述热氧化工艺形成所述层间绝缘层时，所述沟槽两侧的所述衬底表面具有含氮硬掩模层。
CN201810685612.7A 2018-05-16 2018-06-28 沟槽栅极金氧半场效晶体管及其制造方法 Active CN110504161B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107116645A TWI750375B (zh) 2018-05-16 2018-05-16 溝槽閘極金氧半場效電晶體及其製造方法
TW107116645 2018-05-16

Publications (2)

Publication Number Publication Date
CN110504161A true CN110504161A (zh) 2019-11-26
CN110504161B CN110504161B (zh) 2024-05-07

Family

ID=68533448

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810685612.7A Active CN110504161B (zh) 2018-05-16 2018-06-28 沟槽栅极金氧半场效晶体管及其制造方法

Country Status (3)

Country Link
US (2) US11075296B2 (zh)
CN (1) CN110504161B (zh)
TW (1) TWI750375B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244176A (zh) * 2019-12-30 2020-06-05 江苏长晶科技有限公司 屏蔽栅沟槽mosfet及其制备方法、电子设备
CN112582260B (zh) * 2020-12-04 2023-08-22 杭州芯迈半导体技术有限公司 沟槽型mosfet及其制造方法

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142593A (ja) * 1993-11-17 1995-06-02 Fujitsu Ltd 半導体装置の製造方法
US6610142B1 (en) * 1993-02-03 2003-08-26 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor and process for fabricating semiconductor device
US20050026384A1 (en) * 2003-07-29 2005-02-03 Infineon Technologies Ag Method for fabricating trench capacitor with insulation collar electrically connected to substrate through buried contact, in particular, for a semiconductor memory cell
US20060273386A1 (en) * 2005-05-26 2006-12-07 Hamza Yilmaz Trench-gate field effect transistors and methods of forming the same
US20070166950A1 (en) * 2006-01-18 2007-07-19 Elpida Memory, Inc. Semiconductor device fabrication method for improving capability for burying a conductive film in the trenches of trench gates
CN101079450A (zh) * 2007-06-19 2007-11-28 北京大学 鳍型沟道双栅多功能场效应晶体管及其制备方法
KR20080014503A (ko) * 2006-08-11 2008-02-14 삼성전자주식회사 리세스 채널 구조 및 핀 구조를 갖는 트랜지스터, 이를채택하는 반도체소자 및 그 제조방법
CN101281886A (zh) * 2006-04-20 2008-10-08 南亚科技股份有限公司 凹入式栅极金属氧化物半导体晶体管装置及其制作方法
US7550359B1 (en) * 2008-02-14 2009-06-23 International Business Machines Corporation Methods involving silicon-on-insulator trench memory with implanted plate
CN102005373A (zh) * 2009-08-28 2011-04-06 中芯国际集成电路制造(上海)有限公司 栅极及功率场效应管的制造方法
CN102496573A (zh) * 2011-12-28 2012-06-13 上海先进半导体制造股份有限公司 沟槽绝缘栅型双极晶体管的制作方法
CN102856255A (zh) * 2011-06-27 2013-01-02 联华电子股份有限公司 具有金属栅极的半导体元件及其制作方法
US20130224920A1 (en) * 2012-02-27 2013-08-29 Samsung Electronics Co., Ltd. Semiconductor device including metal-oxide-semiconductor field effect transistors and methods of fabricating the same
US20160093706A1 (en) * 2014-09-30 2016-03-31 Infineon Technologies Ag Method of Forming a Transistor, Method of Patterning a Substrate, and Transistor
CN106876392A (zh) * 2015-12-10 2017-06-20 力智电子股份有限公司 具热感测功能的功率金氧半晶体管晶粒以及集成电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8497549B2 (en) 2007-08-21 2013-07-30 Fairchild Semiconductor Corporation Method and structure for shielded gate trench FET
US8252647B2 (en) 2009-08-31 2012-08-28 Alpha & Omega Semiconductor Incorporated Fabrication of trench DMOS device having thick bottom shielding oxide
US9070585B2 (en) * 2012-02-24 2015-06-30 Semiconductor Components Industries, Llc Electronic device including a trench and a conductive structure therein and a process of forming the same
US8816431B2 (en) * 2012-03-09 2014-08-26 Fairchild Semiconductor Corporation Shielded gate MOSFET device with a funnel-shaped trench
US8921184B2 (en) 2012-05-14 2014-12-30 Semiconductor Components Industries, Llc Method of making an electrode contact structure and structure therefor
WO2016038833A1 (ja) * 2014-09-08 2016-03-17 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
US10056370B2 (en) * 2015-07-16 2018-08-21 Fuji Electric Co., Ltd. Semiconductor device
JP6848317B2 (ja) * 2016-10-05 2021-03-24 富士電機株式会社 半導体装置および半導体装置の製造方法
CN107871787B (zh) * 2017-10-11 2021-10-12 矽力杰半导体技术(杭州)有限公司 一种制造沟槽mosfet的方法
US11011636B2 (en) * 2018-09-27 2021-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure with hard mask layer over gate structure and method for forming the same

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6610142B1 (en) * 1993-02-03 2003-08-26 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor and process for fabricating semiconductor device
JPH07142593A (ja) * 1993-11-17 1995-06-02 Fujitsu Ltd 半導体装置の製造方法
US20050026384A1 (en) * 2003-07-29 2005-02-03 Infineon Technologies Ag Method for fabricating trench capacitor with insulation collar electrically connected to substrate through buried contact, in particular, for a semiconductor memory cell
US20060273386A1 (en) * 2005-05-26 2006-12-07 Hamza Yilmaz Trench-gate field effect transistors and methods of forming the same
US20070166950A1 (en) * 2006-01-18 2007-07-19 Elpida Memory, Inc. Semiconductor device fabrication method for improving capability for burying a conductive film in the trenches of trench gates
CN101281886A (zh) * 2006-04-20 2008-10-08 南亚科技股份有限公司 凹入式栅极金属氧化物半导体晶体管装置及其制作方法
KR20080014503A (ko) * 2006-08-11 2008-02-14 삼성전자주식회사 리세스 채널 구조 및 핀 구조를 갖는 트랜지스터, 이를채택하는 반도체소자 및 그 제조방법
CN101079450A (zh) * 2007-06-19 2007-11-28 北京大学 鳍型沟道双栅多功能场效应晶体管及其制备方法
US7550359B1 (en) * 2008-02-14 2009-06-23 International Business Machines Corporation Methods involving silicon-on-insulator trench memory with implanted plate
CN102005373A (zh) * 2009-08-28 2011-04-06 中芯国际集成电路制造(上海)有限公司 栅极及功率场效应管的制造方法
CN102856255A (zh) * 2011-06-27 2013-01-02 联华电子股份有限公司 具有金属栅极的半导体元件及其制作方法
CN102496573A (zh) * 2011-12-28 2012-06-13 上海先进半导体制造股份有限公司 沟槽绝缘栅型双极晶体管的制作方法
US20130224920A1 (en) * 2012-02-27 2013-08-29 Samsung Electronics Co., Ltd. Semiconductor device including metal-oxide-semiconductor field effect transistors and methods of fabricating the same
US20160093706A1 (en) * 2014-09-30 2016-03-31 Infineon Technologies Ag Method of Forming a Transistor, Method of Patterning a Substrate, and Transistor
CN105470121A (zh) * 2014-09-30 2016-04-06 英飞凌科技股份有限公司 形成晶体管的方法、衬底图案化的方法及晶体管
CN106876392A (zh) * 2015-12-10 2017-06-20 力智电子股份有限公司 具热感测功能的功率金氧半晶体管晶粒以及集成电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王善屹;郭筝;楼颖颖;钱亮;: "基于沟槽型功率器件的三层掩膜板工艺设计", 现代电子技术, no. 20, 15 October 2015 (2015-10-15) *

Also Published As

Publication number Publication date
CN110504161B (zh) 2024-05-07
TWI750375B (zh) 2021-12-21
TW201947667A (zh) 2019-12-16
US11075296B2 (en) 2021-07-27
US11527643B2 (en) 2022-12-13
US20210296493A1 (en) 2021-09-23
US20190355846A1 (en) 2019-11-21

Similar Documents

Publication Publication Date Title
US9911810B2 (en) Process for manufacturing a semiconductor power device comprising charge-balance column structures and respective device
KR100640159B1 (ko) 채널길이를 증가시킨 반도체소자 및 그의 제조 방법
CN102479753B (zh) 高性能应变源极-漏极结构及其制造方法
KR101102506B1 (ko) 수직채널형 비휘발성 메모리 소자 제조 방법
CN106057674A (zh) 屏蔽栅沟槽mosfet的制造方法
JP5894383B2 (ja) 半導体装置およびその製造方法
TWI654744B (zh) 積體晶片與其形成方法
CN105870022A (zh) 屏蔽栅沟槽mosfet的制造方法
JP5298565B2 (ja) 半導体装置およびその製造方法
US7524726B2 (en) Method for fabricating a semiconductor device
CN103681836A (zh) 垂直的微电子元件以及相应的制造方法
JP5217118B2 (ja) 炭化珪素半導体装置の製造方法
CN104103519A (zh) 半导体功率器件的制作方法
KR100507856B1 (ko) Ｍｏｓ트랜지스터 제조방법
TW201539667A (zh) 通過矽磊晶提升性能
CN108400166A (zh) 在端子降低表面电场区域中具有端子沟槽的功率晶体管
CN110504161A (zh) 沟槽栅极金氧半场效晶体管及其制造方法
US9570605B1 (en) Semiconductor device having a plurality of source lines being laid in both X and Y directions
US9431286B1 (en) Deep trench with self-aligned sinker
JP2006510216A (ja) トレンチ・ゲート型半導体デバイスの製造方法
CN104103518A (zh) 半导体功率器件的制作方法
US20220336465A1 (en) Integrated circuit device
CN115662902A (zh) 沟槽型场效应晶体管的制作方法
CN111128725B (zh) 一种igbt器件制备方法
US11527650B2 (en) FinFET device having a source/drain region with a multi-sloped undersurface

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant