TW201947667A - 溝槽閘極金氧半場效電晶體及其製造方法 - Google Patents

溝槽閘極金氧半場效電晶體及其製造方法 Download PDF

Info

Publication number
TW201947667A
TW201947667A TW107116645A TW107116645A TW201947667A TW 201947667 A TW201947667 A TW 201947667A TW 107116645 A TW107116645 A TW 107116645A TW 107116645 A TW107116645 A TW 107116645A TW 201947667 A TW201947667 A TW 201947667A
Authority
TW
Taiwan
Prior art keywords
layer
trench
substrate
hard mask
insulating layer
Prior art date
Application number
TW107116645A
Other languages
English (en)
Other versions
TWI750375B (zh
Inventor
白井伸幸
張濬緒
周明弘
Original Assignee
力智電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力智電子股份有限公司 filed Critical 力智電子股份有限公司
Priority to TW107116645A priority Critical patent/TWI750375B/zh
Priority to CN201810685612.7A priority patent/CN110504161B/zh
Priority to US16/412,427 priority patent/US11075296B2/en
Publication of TW201947667A publication Critical patent/TW201947667A/zh
Priority to US17/342,567 priority patent/US11527643B2/en
Application granted granted Critical
Publication of TWI750375B publication Critical patent/TWI750375B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66719—With a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

提供一種溝槽閘極金氧半場效電晶體的製造方法。於基底上形成硬罩幕層。以硬罩幕層為罩幕，移除部分基底，以於基底中形成溝槽。於溝槽的下部形成第一絕緣層以及第一導體層。於溝槽的上部側壁形成犧牲層，犧牲層連接硬罩幕層。於犧牲層及硬罩幕層存在的情況下，利用熱氧化製程於第一導體層上形成層間絕緣層。於溝槽的上部形成第二絕緣層以及第二導體層。另提供一種溝槽閘極金氧半場效電晶體。

Description

溝槽閘極金氧半場效電晶體及其製造方法
本發明是有關於一種電晶體及其製造方法，且特別是有關於一種溝槽式閘極金氧半場效電晶體及其製造方法。
功率開關電晶體被廣泛地應用在電力開關（power switch）元件上，例如是電源供應器、整流器或低壓馬達控制器等等。常見的一種功率開關電晶體為溝槽式閘極金氧半場效電晶體。習知的溝槽式閘極金氧半場效電晶體的製程中，溝槽頂部邊緣會因熱氧化製程而嚴重變形，導致後續形成的摻雜區的深度不易控制。更具體地說，溝槽頂部邊緣會過度擴張而嚴重傾斜，導致摻雜區在靠近溝槽的底面與摻雜區在遠離溝槽的底面存在明顯高度差異。此種摻雜區的輪廓差異會降低電晶體的製程穩定性，尤其對短通道（short channel）溝槽式閘極金氧半場效電晶體元件影響更大。
有鑒於此，本發明提供一種溝槽式閘極金氧半場效電晶體的製造方法，可利用現有的製程使溝槽頂部邊緣不受熱氧化製程影響而變形，提高電晶體的製程穩定性。
本發明提供一種溝槽式閘極金氧半場效電晶體的製造方法，其包括以下步驟。於基底上形成硬罩幕層。以硬罩幕層為罩幕，移除部分基底，以於基底中形成溝槽。於溝槽的下部形成第一絕緣層以及第一導體層。於溝槽的上部的側壁形成犧牲層，犧牲層連接硬罩幕層。於犧牲層及硬罩幕層存在的情況下，利用熱氧化製程於第一導體層上形成層間絕緣層。於溝槽的上部形成第二絕緣層以及第二導體層。
在本發明的一實施例中，於形成層間絕緣層的步驟之後，移除犧牲層以及硬罩幕層。
在本發明的一實施例中，於形成層間絕緣層的步驟之後，移除犧牲層以及部分硬罩幕層。
在本發明的一實施例中，於移除部分硬罩幕層的步驟中，留下的硬罩幕層的材料包括氮化矽或氮氧化矽。
在本發明的一實施例中，硬罩幕層為多層複合結構，且犧牲層的材料與硬罩幕層中其中一層的材料相同。
在本發明的一實施例中，於形成層間絕緣層的步驟之後，溝槽於基底表面處具有寬度W1，且於基底表面起算的深度100~150 nm處具有寬度W2，則W1/W2的比值大於1且小於1.08。
本發明另提供一種溝槽式閘極金氧半場效電晶體，其包括基底、第一導體層、第一絕緣層、第二導體層、第二絕緣層以及層間絕緣層。基底具有溝槽。第一導體層配置於溝槽的下部。第一絕緣層配置於第一導體層與基底之間。第二導體層配置於溝槽中且位於第一導體層上。第二絕緣層配置於第二導體層與基底之間。層間絕緣層配置於第一導體層與第二導體層之間，層間絕緣層係以熱氧化製程形成。此外，溝槽於基底表面處具有寬度W1且於從基底表面起算深度約100~150 nm處具有寬度W2，則W1/W2的比值大於1且小於1.08。
在本發明的一實施例中，溝槽式閘極金氧半場效電晶體更包括含氮硬罩幕層，配置於溝槽兩側的基底上。
在本發明的一實施例中，層間絕緣層的中心部位的頂面高於其邊緣部位的頂面。
在本發明的一實施例中，以熱氧化製程形成層間絕緣層時，溝槽兩側的基底表面具有含氮硬罩幕層。
基於所述，本發明的製造方法簡單，且可利用現有的製程輕易地提高電晶體的製程穩定性。本發明的溝槽式閘極金氧半場效電晶體中，溝槽頂角處不受熱氧化製程影響而變形，意即基底表面與溝槽頂部側壁於溝槽頂角處大致維持直角，故後續形成的摻雜區深度容易控制使其深度一致，可大幅提升元件的製程穩定性。
為讓本發明的所述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至1G為依據本發明一實施例所繪示的一種溝槽式閘極金氧半場效電晶體的製造方法的剖面示意圖。
請參照圖1A，提供基底101。在一實施例中、基底101包括基層100以及形成於基層100上的磊晶層102。在一實施例中，基層100為具有第一導電型的半導體基層，例如是N型重摻雜的矽基層。在一實施例中，磊晶層102為具有第一導電型的磊晶層，例如是N型輕摻雜的磊晶層，且其形成方法包括進行選擇性磊晶生長（selective epitaxy growth，SEG）製程。
接著，於基底101上形成硬罩幕層HM，且硬罩幕層HM裸露出部分基底101。在一實施例中，於磊晶層102上形成硬罩幕材料層。在一實施例中，形成硬罩幕材料層的方法包括進行熱氧化製程、化學氣相沉積（CVD）製程或其組合。然後，對硬罩幕材料層進行圖案化製程（例如微影蝕刻製程），以形成硬罩幕層HM。在一實施例中，硬罩幕層HM為含氮硬罩幕層。例如，硬罩幕層HM的材料可包括氮化矽或氮氧化矽。在一實施例中，硬罩幕層HM為包括（由下而上）氧化矽層104、氮化矽層105以及氧化矽層106的三層複合結構，如圖1A所示。在一實施例中，氧化矽層106的厚度大於氧化矽層104的厚度。
此外，硬罩幕層HM的結構並不以圖1A為限。在另一實施例中，硬罩幕層HM的材料可包括氧化矽-氮化矽-氮氧化矽-氧化矽的四層複合結構、氧化矽-氮化矽的雙層複合結構、氮氧化矽單層結構或任何合適的結構。
然後，以硬罩幕層HM為罩幕，移除部分基底101，以於基底101中形成溝槽T。在一實施例中，溝槽T具有實質上垂直的側壁，如圖1A所示。
請參照圖1B以及圖1C，於溝槽T的下部形成第一絕緣層108a以及第一導體層110。如圖1B所示，於溝槽T的表面以及硬罩幕層HM的頂面上形成第一絕緣材料層108。在一實施例中，第一絕緣材料層108的材料包括氧化矽，且其形成方法包括進行化學氣相沉積製程。接著，於溝槽T的下部形成第一導體層110。在一實施例中，於第一絕緣材料層108上形成第一導體材料層，且第一導體材料層填滿溝槽T。第一導體材料層包括摻雜多晶矽，且其形成方法包括進行化學氣相沉積製程。接著，移除部分第一導體材料層，直到剩餘的第一導體材料層的頂面低於基底101或磊晶層102的頂面。所述移除步驟包括進行回蝕刻製程。
接著，如圖1C所示，移除部分第一絕緣材料層108，以形成第一絕緣層108a，且第一絕緣層108a裸露出部分磊晶層102。所述移除步驟包括進行回蝕刻製程。在一實施例中，移除部分第一絕緣材料層108的步驟也會移除掉部分硬罩幕層HM。更具體地說，部分的氧化矽層106也被移除。在一實施例中，第一絕緣層108a的頂面低於第一導體層110的頂面。
請參照圖1D，於溝槽T的上部的側壁上形成犧牲層112。在一實施例中，於基底101上先形成犧牲材料層，且犧牲材料層覆蓋硬罩幕層HM的頂面、溝槽T的上部側壁以及第一絕緣層108a和第一導體層110的頂面。然後，進行非等向性蝕刻製程，移除部分犧牲材料層，以形成間隙壁形式的犧牲層112。在一實施例中，視情況地，也可以移除部分第一導體層110，使得第一導體層110的頂面與第一絕緣層108a的頂面大致上齊平。
請參照圖1E，於第一導體層110上形成層間絕緣層114。在一實施例中，層間絕緣層114的材料包括氧化矽，且其形成方法包括進行熱氧化製程。在一實施例中，層間絕緣層114的頂面高於第一絕緣層108a的頂面。在一實施例中，層間絕緣層114的頂面大致呈弧狀，且其中心部位的頂面高於其邊緣部位的頂面。
在本發明中，犧牲層112與硬罩幕層HM材料相同，可連接構成保護結構，以於層間絕緣層114的形成步驟中保護溝槽T的頂角處不受熱氧化製程影響而變形，故溝槽頂部邊緣形狀維持固定，意即基底表面與溝槽T頂部側壁於溝槽T頂角處大致維持直角。一般而言，形成層間絕緣層的製程時間較久，會造成溝槽T頂角的嚴重變形，導致後續形成摻雜區的植入深度難以控制使其一致。然而，本發明由犧牲層112與硬罩幕層HM構成的保護結構可保護溝槽T的頂角處大致維持直角，故不會有習知的頂角變形導致摻雜區深度不一致的問題。
請參照圖1F，移除犧牲層112以及至少部分硬罩幕層HM。在一實施例中，進行至少一蝕刻製程，以移除全部的犧牲層112以及全部的硬罩幕層HM。在一實施例中，上述移除步驟後，溝槽T的頂角處維持完整，溝槽T頂部側壁與基底101表面的夾角大致呈90度。
請參照圖1G，於溝槽T的上部形成第二絕緣層116以及第二導體層120。首先，於溝槽T內形成第二絕緣層116，且第二絕緣層116覆蓋溝槽T的上部側壁。在一實施例中，第二絕緣層116的材料包括氧化矽，且其形成方法包括進行熱氧化製程。熱氧化製程會消耗部分的基底101，因此溝槽T的頂角處會略為擴張。在一實施例中，上述熱氧化製程後，溝槽T與基底101的夾角大於90度且小於110度或甚至小於105度。
在一實施例中，溝槽T於基底表面處具有寬度W1且從基底101的表面算起的深度D1處具有寬度W2。在一實施例中，當深度D1例如是約100~150 nm時，W1/W2的比值例如是大於1且小於1.08。
此外，假設溝槽T的最大深度為D0，從基底表面到基底下方深度D1的溝槽T的側壁略為傾斜，而從基底下方深度D1到基底下方深度D0的溝槽T的側壁則實質上垂直。例如，當深度D1例如是約100~150 nm時，W1/W2的比值例如是大於1且小於1.08，溝渠T從基底表面到基底下方深度D1的寬度呈線性縮小，且當深度例如大於100~150 nm時，溝渠T的寬度大致相同。
更具體地說，由於溝槽頂部的傾斜程度輕微，D1僅100~150 nm且溝槽T與基底101的夾角僅略大於90度且小於110度，故溝槽頂部邊緣實質上維持完整，不會影響後續形成的摻雜區124的深度。因此，本發明中，後續形成的摻雜區124在靠近溝槽T的底面與摻雜區124在遠離溝槽T的底面未有明顯的高度差異，摻雜區124的深度大致位於相同水平（level）。
接著，於基底101的表面形成遮罩絕緣層（screen insulating layer）118。在一實施例中，遮罩絕緣層118的材料包括氧化矽，且其形成方法包括進行熱氧化製程或化學氣相沉積製程。遮罩絕緣層118可作為後續形成主體層122以及摻雜區124的植入遮罩。
在一實施例中，可於不同步驟中形成彼此連接的第二絕緣層116以及遮罩絕緣層118，如圖1G所示。然而，本發明並不以此為限。
在另一實施例中，也可於相同步驟中形成第二絕緣層116以及遮罩絕緣層118。例如，進行化學氣相沉積製程來形成第二絕緣層116以及遮罩絕緣層118，則溝槽T的頂角處可維持完整，溝槽T與基底101的夾角大致維持90度。
請繼續參照圖1G，於溝槽T的上部形成第二導體層120。在一實施例中，於磊晶層102上形成第二導體材料層，且第二導體材料層填滿溝槽T。在一實施例中，第二導體材料層包括摻雜多晶矽，且其形成方法包括進行化學氣相沉積製程。之後，進行化學機械研磨製程及/或回蝕刻製程，以移除溝槽T外的第二導體材料層。
然後，於磊晶層102中形成主體層122。在一實施例中，主體層122為具有第二導電型的主體層，例如是P型主體層，且其形成方法包括進行離子植入製程。
接著，於主體層122中形成摻雜區124。在一實施例中，摻雜區124為具有第一導電型的摻雜區124，例如是N型重摻雜區，且其形成方法包括進行離子植入製程。至此，完成本發明的溝槽式閘極金氧半場效電晶體10的製作。
在上述實施例中，於圖1F的步驟中，是以移除掉全部的犧牲層112以及全部的硬罩幕層HM為例來說明之，但並不用以限定本發明。以下，將說明另一種實施方式。
圖2A至2C為依據本發明另一實施例所繪示的一種溝槽式閘極金氧半場效電晶體的製造方法的剖面示意圖。
請參照圖2A，進行如圖1A至圖1E的步驟，形成如圖1E的中間結構。接著，請參照圖2B，移除全部的犧牲層112以及部分的硬罩幕層HM。在一實施例中，進行至少一蝕刻製程，以移除全部的犧牲層112以及硬罩幕層HM中的氧化層106，而留下硬罩幕層HM中的氮化物層105以及氧化層104。在一實施例中，上述移除步驟後，溝槽T的頂角處維持完整，溝槽T與基底101的夾角大致呈90度左右。
請參照圖2C，進行如圖1G的步驟，完成本發明的溝槽式閘極金氧半場效電晶體20的製作。在一實施例中，硬罩幕層HM中的氮化物層105以及氧化層104可取代圖1G的遮罩絕緣層118的形成步驟。換言之，圖2C的硬罩幕層HM可作為形成主體層122以及摻雜區124的植入遮罩。
在以上的實施例中，是以第一導電型為N型，第二導電型為P型為例來說明，但本發明並不以此為限。本領域具有通常知識者應了解，第一導電型也可以為P型，而第二導電型為N型。
接下來，將說明本發明的溝槽式閘極金氧半場效電晶體的結構。請參照圖1G以及圖2C，本發明的溝槽式閘極金氧半場效電晶體10/20包括基底101、第一導體層110、第一絕緣層108a、第二導體層120、第二絕緣層116以及層間絕緣層114。基底101具有溝槽T。第一導體層110配置於溝槽T的下部。第一絕緣層108a配置於第一導體層110與基底101之間。第二導體層120配置於溝槽T中且位於第一導體層110上。第二絕緣層116配置於第二導體層120與基底101之間。層間絕緣層114配置於第一導體層110與第二導體層120之間。此外，溝槽T於基底表面處具有寬度W1且從基底表面起算的深度100~150 nm處具有寬度W2，則W1/W2的比值大於1且小於1.08，例如1.01、1.02、1.03、1.04、1.05、1.06、1.07或1.08，其比值包括任意兩個前述數值之間的任何範圍。
在一實施例中，如圖2C所示，溝槽式閘極金氧半場效電晶體20更包括硬罩幕層HM。硬罩幕層HM配置於溝槽T兩側的基底101上。在一實施例中，硬罩幕層HM為含氮硬罩幕層。硬罩幕層HM的材料可包括氮化矽或氮氧化矽。在一實施例中，硬罩幕層HM為包括（由下而上）氧化矽層104以及氮化矽層105的雙層複合結構，如圖2C所示。此外，硬罩幕層HM的結構並不以圖2C為限。在另一實施例中，硬罩幕層HM的材料可包括氧化矽-氮化矽-氮氧化矽的三層複合結構、氮氧化矽單層結構或任何合適的結構。
在本發明的溝槽式閘極金氧半場效電晶體10/20中，第二導體層120（或上部電極）作為閘極，第一導體層110（或下部電極）作為遮蔽電極或源電極，摻雜區124作為源極，且基底101作為汲極。層間絕緣層114作為閘極與遮蔽閘極之間的閘間絕緣層。
基於所述，本發明的製造方法簡單，且可利用現有的製程輕易地提高電晶體的製程穩定性。本發明的溝槽式閘極金氧半場效電晶體中，溝槽頂角處不受熱氧化製程影響而變形，意即基底表面與溝槽頂部側壁於溝槽頂角處大致維持直角，故後續形成的摻雜區深度容易控制使其深度一致，換句話說，摻雜區的深度容易控制，可大幅提升元件的製程穩定性。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、20‧‧‧溝槽式閘極金氧半場效電晶體
100‧‧‧基層
101‧‧‧基底
102‧‧‧磊晶層
104、106‧‧‧氧化物層
105‧‧‧氮化物層
108‧‧‧第一絕緣材料層
108a‧‧‧第一絕緣層
110‧‧‧第一導體層
112‧‧‧犧牲層
114‧‧‧層間絕緣層
116‧‧‧第二絕緣層
118‧‧‧遮罩絕緣層
120‧‧‧第二導體層
122‧‧‧主體層
124‧‧‧摻雜區
D0、D1‧‧‧深度
HM‧‧‧硬罩幕層
T‧‧‧溝槽
W1、W2‧‧‧寬度
圖1A至1G為依據本發明一實施例所繪示的一種溝槽式閘極金氧半場效電晶體的製造方法的剖面示意圖。 圖2A至2C為依據本發明另一實施例所繪示的一種溝槽式閘極金氧半場效電晶體的製造方法的剖面示意圖。

Claims (10)

  1. 一種溝槽式閘極金氧半場效電晶體的製造方法，包括： 於基底上形成硬罩幕層； 以所述硬罩幕層為罩幕，移除部分所述基底，以於所述基底中形成溝槽； 於所述溝槽的下部形成第一絕緣層以及第一導體層； 於所述溝槽的上部側壁形成犧牲層，其中所述犧牲層連接所述硬罩幕層； 於所述犧牲層及所述硬罩幕層存在的情況下，利用熱氧化製程於所述第一導體層上形成層間絕緣層；以及 於所述溝槽的上部形成第二絕緣層以及第二導體層。
  2. 如申請專利範圍第1項所述的製造方法，於形成所述層間絕緣層的步驟之後，移除所述犧牲層以及所述硬罩幕層。
  3. 如申請專利範圍第1項所述的製造方法，於形成所述層間絕緣層的步驟之後，移除所述犧牲層以及部分所述硬罩幕層。
  4. 如申請專利範圍第3項所述的製造方法，其中於移除部分所述硬罩幕層的步驟中，留下的所述硬罩幕層的材料包括氮化矽或氮氧化矽。
  5. 如申請專利範圍第1項所述的製造方法，其中所述硬罩幕層為多層複合結構，且所述犧牲層的材料與所述硬罩幕層中其中一層的材料相同。
  6. 如申請專利範圍第1項所述的製造方法，其中於形成所述層間絕緣層的步驟之後，所述溝槽於基底表面處具有寬度W1，且於所述基底表面起算的深度100~150 nm處具有寬度W2，則W1/W2的比值大於1且小於1.08。
  7. 一種溝槽式閘極金氧半場效電晶體，包括： 基底，具有溝槽； 第一導體層，配置於所述溝槽的下部； 第一絕緣層，配置於所述第一導體層與所述基底之間； 第二導體層，配置於所述溝槽中且位於所述第一導體層上； 第二絕緣層，配置於所述第二導體層與所述基底之間；以及 層間絕緣層，配置於所述第一導體層與所述第二導體層之間，其中所述層間絕緣層係以熱氧化製程形成； 其中所述溝槽於基底表面處具有寬度W1且於所述基底表面起算的深度100~150 nm處具有寬度W2，則W1/W2的比值大於1且小於1.08。
  8. 如申請專利範圍第7項所述的溝槽式閘極金氧半場效電晶體，更包括含氮硬罩幕層，配置於所述溝槽兩側的所述基底上。
  9. 如申請專利範圍第7項所述的溝槽式閘極金氧半場效電晶體，其中所述層間絕緣層的中心部位的頂面高於其邊緣部位的頂面。
  10. 如申請專利範圍第7項所述的溝槽式閘極金氧半場效電晶體，其中以所述熱氧化製程形成所述層間絕緣層時，所述溝槽兩側的所述基底表面具有含氮硬罩幕層。
TW107116645A 2018-05-16 2018-05-16 溝槽閘極金氧半場效電晶體及其製造方法 TWI750375B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW107116645A TWI750375B (zh) 2018-05-16 2018-05-16 溝槽閘極金氧半場效電晶體及其製造方法
CN201810685612.7A CN110504161B (zh) 2018-05-16 2018-06-28 沟槽栅极金氧半场效晶体管及其制造方法
US16/412,427 US11075296B2 (en) 2018-05-16 2019-05-15 Trench gate MOSFET and method of manufacturing the same
US17/342,567 US11527643B2 (en) 2018-05-16 2021-06-09 Trench gate MOSFET and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107116645A TWI750375B (zh) 2018-05-16 2018-05-16 溝槽閘極金氧半場效電晶體及其製造方法

Publications (2)

Publication Number Publication Date
TW201947667A true TW201947667A (zh) 2019-12-16
TWI750375B TWI750375B (zh) 2021-12-21

Family

ID=68533448

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107116645A TWI750375B (zh) 2018-05-16 2018-05-16 溝槽閘極金氧半場效電晶體及其製造方法

Country Status (3)

Country Link
US (2) US11075296B2 (zh)
CN (1) CN110504161B (zh)
TW (1) TWI750375B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI773605B (zh) * 2020-12-04 2022-08-01 大陸商杭州芯邁半導體技術有限公司 製造溝槽型ｍｏｓｆｅｔ的方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244176A (zh) * 2019-12-30 2020-06-05 江苏长晶科技有限公司 屏蔽栅沟槽mosfet及其制备方法、电子设备

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3497198B2 (ja) * 1993-02-03 2004-02-16 株式会社半導体エネルギー研究所 半導体装置および薄膜トランジスタの作製方法
JPH07142593A (ja) * 1993-11-17 1995-06-02 Fujitsu Ltd 半導体装置の製造方法
DE10334547B4 (de) * 2003-07-29 2006-07-27 Infineon Technologies Ag Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist
CN102738239A (zh) * 2005-05-26 2012-10-17 飞兆半导体公司 沟槽栅场效应晶体管及其制造方法
JP2007194333A (ja) * 2006-01-18 2007-08-02 Elpida Memory Inc 半導体装置の製造方法
TWI323498B (en) * 2006-04-20 2010-04-11 Nanya Technology Corp Recessed gate mos transistor device and method of making the same
KR100827656B1 (ko) * 2006-08-11 2008-05-07 삼성전자주식회사 리세스 채널 구조 및 핀 구조를 갖는 트랜지스터, 이를채택하는 반도체소자 및 그 제조방법
CN100490182C (zh) * 2007-06-19 2009-05-20 北京大学 鳍型沟道双栅多功能场效应晶体管的制备方法
US8497549B2 (en) 2007-08-21 2013-07-30 Fairchild Semiconductor Corporation Method and structure for shielded gate trench FET
US7384842B1 (en) * 2008-02-14 2008-06-10 International Business Machines Corporation Methods involving silicon-on-insulator trench memory with implanted plate
CN102005373B (zh) * 2009-08-28 2012-08-22 中芯国际集成电路制造(上海)有限公司 栅极及功率场效应管的制造方法
US8252647B2 (en) 2009-08-31 2012-08-28 Alpha & Omega Semiconductor Incorporated Fabrication of trench DMOS device having thick bottom shielding oxide
CN102856255B (zh) * 2011-06-27 2016-05-25 联华电子股份有限公司 具有金属栅极的半导体元件及其制作方法
CN102496573B (zh) * 2011-12-28 2014-01-01 上海先进半导体制造股份有限公司 沟槽绝缘栅型双极晶体管的制作方法
US9070585B2 (en) * 2012-02-24 2015-06-30 Semiconductor Components Industries, Llc Electronic device including a trench and a conductive structure therein and a process of forming the same
KR101862345B1 (ko) * 2012-02-27 2018-07-05 삼성전자주식회사 모오스 전계효과 트랜지스터를 포함하는 반도체 장치 및 그 제조 방법
US8816431B2 (en) * 2012-03-09 2014-08-26 Fairchild Semiconductor Corporation Shielded gate MOSFET device with a funnel-shaped trench
US8921184B2 (en) 2012-05-14 2014-12-30 Semiconductor Components Industries, Llc Method of making an electrode contact structure and structure therefor
JP6543814B2 (ja) * 2014-09-08 2019-07-17 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
DE102014114235B3 (de) * 2014-09-30 2016-01-28 Infineon Technologies Ag Verfahren zum Bilden eines Transistors, Verfahren zum Strukturieren eines Substrates und Transistor
US10056370B2 (en) * 2015-07-16 2018-08-21 Fuji Electric Co., Ltd. Semiconductor device
TW201721832A (zh) * 2015-12-10 2017-06-16 力智電子股份有限公司 具熱感測功能的功率金氧半電晶體晶粒以及積體電路
JP6848317B2 (ja) * 2016-10-05 2021-03-24 富士電機株式会社 半導体装置および半導体装置の製造方法
CN107871787B (zh) * 2017-10-11 2021-10-12 矽力杰半导体技术(杭州)有限公司 一种制造沟槽mosfet的方法
US11011636B2 (en) * 2018-09-27 2021-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure with hard mask layer over gate structure and method for forming the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI773605B (zh) * 2020-12-04 2022-08-01 大陸商杭州芯邁半導體技術有限公司 製造溝槽型ｍｏｓｆｅｔ的方法

Also Published As

Publication number Publication date
CN110504161B (zh) 2024-05-07
CN110504161A (zh) 2019-11-26
US11075296B2 (en) 2021-07-27
US20210296493A1 (en) 2021-09-23
US11527643B2 (en) 2022-12-13
US20190355846A1 (en) 2019-11-21
TWI750375B (zh) 2021-12-21

Similar Documents

Publication Publication Date Title
TWI484567B (zh) 半導體結構與其製造方法
US8178921B2 (en) Semiconductor device having reduced standby leakage current and increased driving current and method for manufacturing the same
KR100640159B1 (ko) 채널길이를 증가시킨 반도체소자 및 그의 제조 방법
CN104701168B (zh) 鳍式场效应晶体管的形成方法
KR100970282B1 (ko) 트렌치 ｍｏｓｆｅｔ 및 그 제조방법
CN110164967B (zh) 半导体装置及其制造方法
CN107403721B (zh) 功率金氧半导体场效晶体管的制造方法
TWI624032B (zh) 半導體元件及其製造方法
US11527643B2 (en) Trench gate MOSFET and method of manufacturing the same
JP2008085205A (ja) 半導体装置及びその製造方法
TWI643253B (zh) 功率金氧半導體場效電晶體的製造方法
CN109103102B (zh) 半导体结构及其形成方法
US7387921B2 (en) Method of manufacturing semiconductor device
TW201926437A (zh) 溝槽式閘極金氧半場效電晶體的製造方法
JP2019503084A (ja) トレンチゲート構造およびそれを製造する方法
US9123579B2 (en) 3D memory process and structures
JP2009141040A (ja) 半導体装置及びその製造方法
JP2003100890A (ja) 容量素子の製造方法
JP2015070192A (ja) 半導体装置の製造方法、半導体装置
KR100633988B1 (ko) 반도체 소자 및 그 제조 방법
TWI659500B (zh) 內連線結構、其製造方法與半導體結構
KR100636667B1 (ko) 반도체 소자의 제조 방법
JP2005079290A (ja) 半導体装置およびその製造方法
KR100591180B1 (ko) 반도체 소자 및 그 제조방법
US20020182834A1 (en) Method of manufacturing a transistor with a footed offset spacer