CN1898747B - 利用有机双极半导体的非易失性铁电薄膜设备和所述设备的制备方法 - Google Patents

利用有机双极半导体的非易失性铁电薄膜设备和所述设备的制备方法 Download PDF

Info

Publication number
CN1898747B
CN1898747B CN200480038611XA CN200480038611A CN1898747B CN 1898747 B CN1898747 B CN 1898747B CN 200480038611X A CN200480038611X A CN 200480038611XA CN 200480038611 A CN200480038611 A CN 200480038611A CN 1898747 B CN1898747 B CN 1898747B
Authority
CN
China
Prior art keywords
layer
organic
memory devices
ferroelectric
volatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200480038611XA
Other languages
English (en)
Other versions
CN1898747A (zh
Inventor
格温·H.·格林克
阿尔贝特·W.·马尔斯曼
弗雷德里克·J.·土斡斯拉格
达戈贝尔特·M.·德里兀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1898747A publication Critical patent/CN1898747A/zh
Application granted granted Critical
Publication of CN1898747B publication Critical patent/CN1898747B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/201—Integrated devices having a three-dimensional layout, e.g. 3D ICs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Non-Volatile Memory (AREA)

Abstract

提供了一种非易失性铁电存储器设备，它包括有机铁电聚合物与有机双极半导体的结合。本发明的设备与聚合物的益处相适应并且充分利用这些益处，即溶液加工、低成本、低温层沉积和与柔性基片的相容性。

Description

利用有机双极半导体的非易失性铁电薄膜设备和所述设备的制备方法
技术领域
本发明涉及非易失性铁电存储器设备及其制备方法，它例如可以与聚合物加工方法相容。更具体地说，本发明涉及包括铁电聚合物-绝缘层与有机双极半导体(organic ambipolar semiconductor)的结合的非易失性铁电存储器设备。
背景技术
存储器技术大致可分为两类：易失性和非易失性存储器。易失性存储器，例如SRAM(静态随机存取存储器)和DRAM(动态随机存取存储器)，当断电时丢失它们的存储信息，而以ROM(只读存储器)技术为基础的非易失性存储器，不丢失它们的存储信息。DRAM、SRAM和其它半导体存储器广泛用于计算机和其它设备中的信息处理和高速存储。近年来，已引入EEPROM和闪存存储器作为非易失性存储器，其在浮栅电极中以电荷存储数据。非易失性存储器(NVM)用于各种商业和军事电子设备和装置，例如手持电话、收音机和数码相机。这些电子设备的市场一直需要设备具有较低的电压、较低的能耗和减小的芯片尺寸。然而，EEPROM和闪存存储器写入数据耗时长，并且对可以再写数据的次数有限。
作为避免上述类型的存储器的缺点的途径，提出了铁电随机存取存储器(FRAM)，它通过电极化铁电薄膜来存储数据。对铁电存储器而言有两种存储操作原理。第一种是检测贮存的电荷的量，即测定极化转换充电电流和极化非转换充电电流之差(FRAM)。第二种是测定FET沟道电导之差(FET)。该沟道电导是由FET沟道区上的铁电薄膜的极化方向改变的。铁电非易失性存储器吸引人之处在于它们具有相对电流技术(EEPROM、闪存)方面具有无异议的性能优点，例如较高的写入耐久性、较低的写入电压、非破坏性读出和较低功耗。
铁电材料的特征在于在没有电场的情况下自发极化，即通过施加比击穿电场低的电场是可逆的。铁电材料自发极化由其产生电偶极矩的单位晶胞内离子或极性分子的非中心对称排列引起。
当向铁电材料施加交变电场时，极化强度显示随施加电场的滞后行为。在初始阶段，相对施加电场方向有利地取向的铁电磁畴在耗费其它磁畴下生长。这将连续直到发生总磁畴生长和再取向。在此阶段，材料达到其饱和极化强度(Ps)。如果然后除去电场，那么一些磁畴不回到它们的随机构造和取向。该阶段的极化强度被称为剩余极化强度(Pr)。将极化强度归回到零所需的电场的强度是矫顽场(Ec)。
图1描述了一种典型的铁电磁滞回线，它显示表面电荷密度D为外加电场E的函数。在零施加电场E＝0下，有两种极化状态，±Pr。而且，这两种极化状态同样地稳定。这两种状态的任一种可编码为“1”或“0”并且由于不需要外加电场来保持这些状态，因此该存储器设备是非易失性的。为了转换设备的状态，需要绝对值大于Ec的阈磁场。为了降低给定铁电材料的阈磁场Ec，铁电材料需要加工成薄膜形式(优选厚度小于2微米)。
存储器元件电容器上的铁电薄膜可以由无机材料如钛酸钡(BaTiO3)、锆酸钛酸铅(PZT-Pb(Zr，Ti)O3))、PLZT((Pb，La)(Zr，Ti)O3))或SBT(SrBi2Ta2O9)制成，或者由有机分子材料如三甘氨酸硫酸酯(TGS)或具有极性基团的有机低聚物或聚合物如奇碳原子数的尼龙、聚二氰亚乙烯p(VCN)(polyvinylidene cyanide)或聚偏二氟乙烯p(VDF)制成。从迄今已知的聚合物中，特别优选一组含氟材料，它们属于具有化学结构(CH2-CF2)n的p(VDF)，这归因于它们优异的性能，例如在由旋涂直接获得的薄膜中的高剩余极化强度和相对低的矫顽场。特别是VDF(CH2-CF2)与TrFE(CHF-CF2)和/或TFE(CF2-CF2)的结合的材料，例如无规共聚物(CH2-CF2)n-(CHF-CF2)m或(CH2-CF2)n-(CF2-CF2)m具有优异的铁电和成膜性能。本文还注意到一般说来具有属于非对称空间基团的结晶结构的晶相的任意材料可以具有铁电性能，只要该电击穿场高于所需的转换磁场(与矫顽场有关)。
然而，在为例如用于显示器的铁电液晶聚合物的情况下，剩余极化强度Pr通常较低(～5-10mC/m2)，这取决于得自大分子的偶极矩。这对存储器应用而言可能太低。此外，由于液晶性能，操作条件对温度将是非常敏感的。就存储器应用而言人们喜欢在约-20至150℃的温度下具有稳定的性能。因此，在为非易失性存储器元件的情况下，优选使用前述的非液晶有机铁电材料作为铁电层。
在US 2003/0127676中描述了一种非易失性存储器设备10，它包括基片1、活性层2、漏极3、源极4、栅极绝缘层5和栅极6。该活性层2是由在源极4和漏极3之间的接触区的有机半导体形成的。栅极-绝缘层5由铁电材料形成并且沉积在活性层2上，并且在栅极-绝缘层5的上面形成栅极6。图2描述了该文献的设备10。由于非易失性存储器设备10包括铁电栅极绝缘层5和有机半导体活性层2，因此它非常柔软、重量轻、可多次编程并且可以容易加工。
然而，具有单极有机半导体活性层2的设备10仅在累积和耗尽时起作用。该设备10在转化时不起作用。就铁电晶体管应用而言这意味着仅一个铁电累积电荷密度的极化方向补偿该极化。对相反极化方向而言，半导体被耗尽并因此必需有补偿电荷密度作为空间电荷，即半导体必需具有足够的本底掺杂才能够维持该极化诱导的电荷密度。然而，为了不破坏有机晶体管的转移特性，所用的半导体，根据它们的性质，不含有掺杂。然而它们通常含有在合成或操作期间引入的杂质并且经常是无意识地掺杂的。该无意识的掺杂显然能够促进一定的转换并赋予涉及的栅极极化状态一定的稳定性。然而该操作原理从晶体管质量和技术角度是不希望的，这是由于无意识的掺杂不能控制并且实际上是不希望的。此外，无意识的掺杂主要由离子物质或极性小分子(空间电荷)组成，它们在设备操作期间在所用的电场的影响下可以穿过栅极介电层或者在写入之后可以移动一定的极化状态由此引起铁电存储器设备中经常遇到的压印、疲劳或其它退化现象。
发明内容
本发明的目的是提供非易失性铁电存储器设备，它可以通过低成本加工并在低温下获得，可以与柔性基片相容并且解决了现有技术设备的电荷稳定性问题。
上面的目的是通过本发明的方法和设备实现的。
本发明提供一种非易失性存储器设备，它包括有机双极半导体层和有机铁电层。有机双极半导体层和有机铁电层至少部分地彼此接触。
在本发明的一个实施方式中，设备可以包括可以形成于第一导电层中的控制电极。第一导电层例如可以是金属(例如氧化锡铟(ITO)、金)、或导电聚合物层(例如PEDOT/PSS)。控制电极可以通过有机铁电层与有机双极半导体层分开。
本发明的设备还可以包括第一主电极和第二主电极。第一和第二主电极可以在第二导电层内形成。第二导电层例如可以是金属(例如ITO、金)、或导电聚合物层(例如PEDOT/PSS)。控制电极可以通过有机铁电层与有机双极半导体层分开。第一主电极和第二主电极可以通过有机双极半导体层的材料彼此分开并且可以通过有机铁电层与控制电极分开。
在本发明的一个实施方式中，有机铁电层可以是铁电氟化聚合物或低聚物层并且例如可以包括选自(CH2-CF2)n、(CHF-CF2)n、(CF2-CF2)n及其组合的材料以形成(无规)共聚物如(CH2-CF2)n-(CHF-CF2)m或(CH2-CF2)n-(CF2-CF2)m。
用于本发明的有机双极半导体层例如可以包括n-型和p-型半导体材料的混合物，例如[6，6]-苯基-C61-丁酸甲酯和聚[2-甲氧基，5-(3，7)二甲基-辛氧基]-对亚苯基乙烯撑的混合物。
在本发明的另一实施方式中，有机双极半导体层可以包括单一有机材料，例如聚(3，9-二叔丁基茚并[1，2-b]芴)。
而且，有机双极半导体层可以是p-型和n-型半导体的双层-堆叠，其中可以使用两个活性半导体。本发明的非易失性存储器设备可以包括存储窗口(memory window)，由此该存储窗口可以依赖于电子电流和空穴电流之比。在一个实施方式中，电子电流和空穴电流之比可以是接近0或者可以接近1。在这种情况下，存储窗口可以最大。
本发明还提供了一种非易失性存储器设备的制备方法，该方法包括：
-形成有机铁电层，和
-形成有机双极半导体层，
有机双极半导体层和有机铁电层至少部分地彼此接触。有机铁电层例如可以是铁电氟化聚合物或低聚物层并且例如可以包括选自(CH2-CF2)n、(CHF-CF2)n、(CF2-CF2)n及其组合的材料以形成(无规)共聚物如(CH2-CF2)n-(CHF-CF2)m或(CH2-CF2)n-(CF2-CF2)m，该有机双极半导体层可以是n-型和p-型半导体材料的混合物并且例如可以是[6，6]-苯基-C61-丁酸甲酯和聚[2-甲氧基，5-(3，7)-二甲基-辛氧基]-对亚苯基乙烯撑的混合物。在另一实施方式中，有机双极半导体层可以是单一有机材料例如聚(3，9-二叔丁基茚并[1，2-b]芴)。而且，有机双极半导体层可以是p-型和n-型半导体的双层-堆叠，其中可以使用两个活性半导体。
本发明的方法还可以包括由第一导电层形成控制电极。第一导电层例如可以是金属(如ITO、金)、或导电聚合物层(例如PEDOT/PSS)。
在本发明的一个实施方式中，该方法还可以包括由第二导电层形成第一主电极和第二主电极。第二导电层例如可以是金属(例如ITO、金)、或导电聚合物层(例如PEDOT/PSS)。第一和第二主电极可以通过有机双极半导体的材料彼此分开并且可以通过有机铁电层与控制电极分开。
本发明的方法还可以包括有机双极半导体层的构图。
本发明的设备的优点在于它可以通过溶液加工制备并且因此可以获得低成本加工。本发明的另一优点是形成设备所需的不同层可以在低温下沉积。本发明的另一优点在于与柔性基片的相容性。
附图说明
从以下详述并结合例如描述了本发明原理的附图，本发明的这些和其它特征、特性和优点将是显而易见的。该描述仅是为了例举性的，并不限制本发明的范围。下面引证的参照图是指附图。
图1显示一描述电容器上的表面电荷密度D相对外加电场E的图。(参见：M.E.Lines和A.M.Glass in′Principles and Applications ofFerroelectrics and Related Meterials)
图2显示现有技术的一种非易失性存储器设备。
图3-4和6-7描述了根据本发明的一个实施方式的非易失性铁电存储元件的加工中的随后步骤。
图5是一描述在交联之前和交联之后的铁电磁滞回线的图。
图8显示在沟道长度/沟道宽度＝4/1000μm的设备上记录的OC1OC10-PPV和PCBM混合物基铁电晶体管的Id-Vg特性的滞后(或滞后转移曲线)。
图9显示以聚(3，9-二叔丁基茚并[1，2-b]芴)(PIF)为基础的铁电晶体管的Id-Vg特性的滞后。
在不同图中，相同附图标记代表相同或相似的元件。
具体实施方式
现在参照具体实施方式和一些图描述本发明，但是本发明并不限于此，而是仅由权利要求书限定。所述的图仅是描述性的而非限制性的。在这些图中，为了描述的目的，一些元件的尺寸可以是放大的并且未按比例绘制。在本说明书和权利要求书中使用术语“包括”的地方，并不排除其它的元件或步骤。在称之为单数名称例如“一”或“该”的地方，包括复数意思，除非另有说明。
而且，本说明书和权利要求书中的术语第一、第二、第三等，用于区别类似的元件，而不一定是为了描述连续的或时间的顺序。应理解的是如此使用的术语在适当情况下可以互换并且本文所述的本发明的实施方式可以是在除本文所述之外的以其它顺序的操作。
而且，本说明书和权利要求书中的术语顶部、底部、上面、下面等用于描述目的，而不一定描述相对位置。应理解的是如此使用的术语在适当情况下可以互换并且本文所述的本发明的实施方式可以是在除本文所述之外的其它取向的操作。
在图3-4和6-7中描述本发明的一个实施方式的非易失性铁电存储器的加工的后续步骤。
在第一步中，基片11可以任选地例如通过在基片11上沉积极化层12来极化，该极化层例如可以是环氧-或酚醛清漆-基聚合物(图3)。
在本发明的实施方式中，术语“基片”可以包括可被使用的任意基础材料，或者在其上可以形成设备、电路或外延层的基础材料。在其它实施方式中，该“基片”可以包括半导体基片例如掺杂的硅、砷化镓(GaAs)、磷化砷镓(GaAsP)、磷化铟(InP)、锗(Ge)或锗化硅(SiGe)基片。除半导体基片部分外，“基片”可以包括例如绝缘层例如SiO2或Si3N4层。因此，术语基片还包括玻璃上的硅(silicon-on-glass)、蓝宝石基质上的硅(silicon-on sapphire)。术语“基片”因此用于通常定义位于感兴趣的层或部分的下面的层的元件。同样，“基片”可以是在其上形成层例如玻璃、塑料或金属层的任意其它基材。极化层12可以通过例如旋涂沉积在基片11上。在基片11任选极化之后，在极化层12上沉积第一导电层，或者在基片11未极化的情况下通过任意合适的技术，例如通过旋涂、滴铸、刮刀、层合预制复合薄膜、喷雾或印刷沉积在基片11上。第一导电层例如可以是金属层(例如金、ITO)、导电聚合物层(例如掺杂有樟脑磺酸(PANI/CSA)的聚苯胺或掺杂有聚(4-苯乙烯磺酸盐)(PEDOT/PSS)的聚(3，4-亚乙基二氧化噻吩))或任意其它合适的导电材料层。使用的第一导电层的厚度取决于预想应用所需的薄片电阻和使用的材料的电阻率。第一导电层可以具有例如100nm和更低的厚度，例如在第一导电层为金的情况下，第一导电层的厚度可以是例如50nm。另一方面，如果第一导电层是PEDOT/PSS的话，该厚度例如可以是100nm。
沉积之后，将第一导电层构图以形成栅电极13。这可以通过例如标准光刻法进行。光刻法包括如下步骤。首先，在第一导电层的顶部，例如通过旋涂施加光致抗蚀剂层。该光致抗蚀剂层例如可以具有几μm的厚度并且可以由可用作光致抗蚀剂的任意合适的聚合物，例如聚(肉桂酸乙烯酯)或酚醛清漆-基聚合物制成。之后，在基片11上施加一掩模以排列图案。然后例如通过紫外线经掩模照射光致抗蚀剂层。照射之后使光致抗蚀剂显影，由此除去光致抗蚀剂的照射部分(正性抗蚀剂)或光致抗蚀剂的未照射部分(负性抗蚀剂)，这取决于使用的光致抗蚀剂的类型。然后使用显影的光致抗蚀剂层作为掩模进行第一导电层的构图，之后通常通过使用有机溶剂除去光致抗蚀剂层的剩余部分。结果示于图3。
在第一导电层是导电聚合物层的情况下，可以使用由Touwslager等[Touwslager，F.J.、Willard，N.P.&de Leeuw、D.M.I-line lithography ofpoly-(3，4-ethylenedioxythiophene)electrodes and application inall-polymer integrated circuits Appl.Phys.Lett.81，4556-4558(2002)]和Gelinck等[G.H.Gelinck等，Appl.Phys.Lett.，77，1487(2000).]所述的方法光刻地进行构图。也可以使用本领域已知的非平板技术进行构图，例如在为可溶性导电聚合物的情况下使用丝网印刷、喷墨印刷，或者在为金的情况下使用微触印刷、或者在为ITO的情况下使用微压印。
在接下来的制备步骤中，描述于图4，在栅电极13的顶部沉积有机铁电层14。可以由溶剂例如丙酮、2-丁酮、环己烷、二甲亚砜(DMSO)或二甲基甲酰胺(DMF)通过旋涂涂覆有机铁电层14。而且，有机铁电层14的沉积可以通过如下进行：滴铸、刮刀、层合预制复合薄膜、喷雾或印刷。有机铁电层14可以具有例如2000nm或更小的厚度，优选有机铁电层14具有低于500nm的厚度。铁电层14例如可以是三甘氨酸硫酸酯(TGS)或者可以是以偏二氟乙烯(VDF)与三氟乙烯(TrFE)或者与氯三氟乙烯的无规共聚物和其它氟化聚合物为基础的铁电聚合物或低聚物层，或者更通常地铁电聚合物或低聚物层14可以是卤化聚合物。然而，为了制备存储器设备，氟化聚合物似乎具有最有益的性能，因为对存储器应用而言重要的是铁电聚合物的剩余极化强度Pr尽可能高。因此，优选具有大偶极基团的高密度材料，例如是在含氟聚合物中的情形，它具有＞10mC/m2的剩余极化强度，例如～100mC/m2。Pr不能太低的另一重要原因在于存储状态(极化)的稳定性将至少地部分取决于它。在这一点上矫顽磁场也是重要的。太高的Ec导致高的转换电压(就极化饱和而言通常是2×Ec×层厚)。然而，太低的Ec可能在与具有寄生电容的其它电路相连时在电容器内呈现有害的极化场。而且，其中聚合物具有铁电效应的热窗口对氟化聚合物而言是非常有益的以便用于存储器功能。因此，尽管存在其它聚合物或分子，如果形成的设备是用于存储器，含氟材料似乎具有最有益的性能。
该氟化聚合物可以优选是主链聚合物。然而，该氟化聚合物也可以是嵌段共聚物或侧链聚合物。该氟化聚合物例如可以是(CH2-CF2)n、(CHF-CF2)n、(CF2-CF2)n及其组合以形成(无规)共聚物如(CH2-CF2)n-(CHF-CF2)m或(CH2-CF2)n-(CF2-CF2)m。
可以使用其它铁电聚合物，例如奇碳原子数的尼龙、氰基聚合物(聚丙烯腈类、聚二氰亚乙烯和在侧链具有氰基的聚合物)、聚脲类、聚硫脲类和聚氨酯类。所有聚合物都可以以纯态使用或者稀释于另一(聚合物)基质中。
在“Principles and Applications of Ferroelectrics and relatedmaterials”，M.E.Lines and A.M.Glass，Oxford Press，2001中讨论了铁电材料。在“Ferroelectric polymers，chemistry，physics and applications”，edited by Hari Singh Nalwa，Marcel Dekker，Inc 1995中可以找到聚合物铁电材料的列表。
然后可以根据需要构图有机铁电层14以对第一导电层形成接触开孔15(图4)。如果可能，并且如果它取决于铁电层14所用材料的种类的话，该构图可以通过上面讨论的标准光刻法进行。然而，在有机铁电层14以氟化聚合物为基础的情况下，难以采用标准光刻法构图，这是由于氟化聚合物溶解在常用于除去光致抗蚀剂的极性有机溶剂中，这样导致顶部所有层完全脱离。因此，在这种情况下，有机铁电层14也可以通过向氟化聚合物旋涂溶液中加入辐射交联剂，例如光敏性交联剂经标准光刻法构图，所述交联剂例如可以是重氮化合物或双偶氮(bisazide)化合物。用交联剂旋涂铁电聚合物层14之后，用紫外光通过导致部分不溶层的掩模照射该铁电层14。代替旋涂，可以使用其它合适的涂覆方法例如丝网印刷或喷墨印刷。有机铁电层14的不溶性是通过聚合物的交联实现的。未照射因此未交联的铁电聚合物层14部分接着可以通过用适宜溶剂，例如有机溶剂，例如丙酮洗涤除去，剩下可以在130-145℃下经退火增加层14的铁电性能的构图的薄膜。退火温度取决于确定的聚合物组成。例如，在为VDF/TrFE的情况下，退火温度取决于VDF与TrFE之比。然后例如可以用Sawyer-Towe装置在10Hz正弦电压下测定铁电磁滞回线。图5比较了交联之前(图5的曲线1)和交联之后(图5的曲线2和3)的铁电磁滞回线。在后一情况下，显示了经过退火(图5的曲线2)和没有经过退火(图5的曲线3)的磁滞回线。从图5可以看出退火几乎使剩余极化强度Pr翻倍，这相应于存储器元件处于电源电压关掉时的状态。该交联基本上不改变该铁电转换性能；Ec未受影响，Pr略有降低。然而，它大大提高堆叠完整性，这是由于通过进一步处理该交联的有机铁电层14不溶解。在构图铁电层14之后，在构图的有机铁电层14的顶部沉积第二导电层。第二导电层也填充铁电有机层14中形成的接触开孔15，由此形成垂直的互连线16。这描述于图6。第二导电层可以具有与第一导电层相同的厚度。再次，使用的第二导电层的厚度取决于预想应用所需的薄片电阻和使用的材料的电阻率。第二导电层例如可以是金属层(例如金、ITO)、半导体层、导电聚合物层(例如是掺杂有樟脑磺酸的聚苯胺(PANI/CSA)或掺杂有聚(4-苯乙烯磺酸盐)的聚(3，4-亚乙基二氧化噻吩)(PEDOT/PSS))或者可以是任意合适的导电材料层。形成第一和第二导电层的材料应满足尽可能构造低欧姆垂直互联线16。
第二导电层的沉积可以通过任意合适的沉积技术进行，这取决于使用的材料，例如通过化学蒸汽沉积(CVD)、旋涂、滴铸、刮刀、层合预制复合薄膜，等等。
然而，如果第二导电层是必须旋涂在有机铁电层14上的导电聚合物层的话，沉积该聚合物层的水溶液需要改进旋涂溶液，这是由于在有机铁电层14上由水溶液旋涂第二导电层使得严重反润湿。这可以通过加入表面张力降低剂来改善旋涂溶液的润湿性来克服，所述试剂可以是与水可混溶、比水蒸发慢并且在设备的加工时间内不攻击有机铁电层14的任意溶剂。可用于本发明的湿润剂的实例例如有正丁醇、胺或皂类试剂。包括胺的湿润剂优选具有在一侧含有胺并且在另一侧含有极性基团的结构。极性基团使表面疏水。极性基团例如可以是OH基团。可用于本发明的胺的具体实例例如可以是氨基醇例如6-氨基-1-己醇或6-氨基-1-十二烷醇。也可以使用具有其它极性基团的化合物，例如羧酸，只要它们不容易离解。可用于本发明的皂类试剂是含有与有机铁电聚合物14形成氢桥的基团的皂，例如亚砜类。
第二导电聚合物层的构图可以通过例如前面所述的标准光刻法进行。通过构图第二导电聚合物层形成源极17和漏极18(图5)。
下一步，描述于图7中，通过本发明形成的存储器设备30，是在源极17和漏极18的顶部沉积有机双极半导体层19实现的。有机双极半导体层19例如可以包括其中将p-和n-型有机半导体紧密混合的层，由此避免在现有技术设备中出现的在耗尽时转换极化的缺陷，这是由于现在铁电栅极的两种极化状态都可以通过累积电荷补偿；一种具有在有机双极半导体层19的p-型部分中累积的空穴，另一种通过在有机双极半导体层19的n-型部分中累积电子。可用于本发明的合适有机双极半导体层19是n-和p-型有机半导体的混合物例如[6，6]-苯基C61丁酸甲酯(PCMB)和聚[2-甲氧基，5-(3，7)二甲基-辛氧基]-对亚苯基乙烯撑(OC10C10-PPV)的混合物、单一聚合物半导体例如聚(3，9-二叔丁基茚并[1，2-b]芴)(PIF))或p-型和n-型半导体的双层-堆叠，其中可以使用两个活性半导体。
可以对有机双极半导体层19构图，但是这一步不是必需的。然而，有机双极半导体层19的构图可以经过构图以降低漏电。因此，是否构图取决于应用需要。
图7显示了根据本发明加工的存储器设备30。设备30包括晶体管20和通路21。晶体管20包括栅电极13和源极17和漏极18。有机铁电层14夹在栅电极13和源极17和漏极18之间。
使用双极混合物获得提高的存储效果。这表现在较大存储窗口，在“0”和“1”状态之间的较大电流比，促进读出操作上。它也可以使当设备速度受到半导体沟道30的RC时间限制时转换时间更快。在为双极设备的情况下，累积中在两个极性内发生转换。这样可以使开电流和关电流独立地最佳化。
在图8中描述了OC1OC10-PVV和PCMB混合物基铁电晶体管的Id-Vg特性。栅偏压从+40V移到-40V并以1V/s的恒定扫描速度返回。对栅极施加大电压调整极化方向并因此将晶体管的漏极电流值调整至VG＝0。可以将这些滞后转移曲线重复几次，例如10次，其中仅有小的降低。
在本发明的一个具体实施方式中，通过将PEDOT/PSS用于第一和第二导电层并将P(VDF/TrFE)用于有机铁电层14来形成如第一个实施方式中所述的非易失性铁电存储器设备30。该具体实施方式的设备的加工方法与本发明的第一个实施方式中所述的相似。如此形成的设备30可以与任意合适的有机双极半导体层19组合。然而，在本实施方式的一个具体实施例中，有机双极半导体层19可以是单一聚合物半导体。以这种方式，可以使用本发明的方法制备所有聚合物非易失性存储器设备。因此，本发明的方法可用于制备所有聚合物设备。
在另一具体实施方式中，[6，6]-苯基C61丁酸甲酯(PCMB)和聚[2-甲氧基，5-(3，7)二甲基-辛氧基]-对亚苯基乙烯撑(OC1OCIO-PPV)的混合物可用作有机双极半导体层19。上述混合物可以通过将PCMB和OC1OC10-PPV的混合物以4∶1的比例溶解在氯苯中制得。重量含量是约0.5％。将该溶液在80℃下搅拌1小时，冷却至室温，然后旋涂在该构图的第二导电聚合物层上。图8显示了以PCMB和OC1OC10-PPV的混合物为基础的铁电晶体管(沟道长度/沟道宽度4/1000μm)的磁滞回线。
在另一具体实施方式中，提供了以单一有机半导体为基础的双极晶体管。用于该实施方式的有机双极半导体层19是聚(3，9-二叔丁基茚并[1，2-b]芴)(PIF)。图9显示了不同栅极电压范围的PIF基晶体管的Id-Vg磁滞回线。Id电流低是由于电子和空穴移动性低，然而存在存储效果的清楚证明，并且在两种极性下发生转换。使用单一材料，相对使用n-和p-型材料的混合物，不产生p-和n-型成分的相分离的益处。
本发明的第一和第二实施方式的设备30的益处在于，由于所有层可以由溶液制得，因此容易加工并且获得一种低成本技术。包括一掩模构图有机双极半导体层19，整个方法仅由4个掩模装配组成。由于最大加工温度低于150℃，因此该工艺可以与柔性基片例如聚合物基片的使用相容。
可以发现另一优点是铁电有机材料，例如P(VDF/TrFE)的介电常数，比现有技术中常用的光致抗蚀剂约大3倍。因此，驱动电压降低，使得功率耗散降低。
上面实施方式中所述的提高的存储效果和转换，与用于与有机双极半导体层19组合使用的有机铁电层14的材料无关。
设备30的存储窗口取决于电子电流和空穴电流之比。当该比例接近0或1时存储窗口最大。在相对Vg＝0这些电流精确对称的另外情况下，不能在Vg＝0下读出，并且存储状态的读出应在Vg≠0下进行，由此Vg小于转换磁场。
应理解的是，尽管本文针对本发明的设备讨论了优选实施方式、具体构造和结构、以及材料，然而在不背离本发明的范围和精神的情况下可以在形式和细节方面进行各种改变或改进。
提出了一种非易失性铁电存储器，它包括有机铁电聚合物与有机双极半导体的组合。本发明的设备可以与聚合物的益处相容并完全利用，即溶液加工、低成本、低温层沉积和与柔性基片的相容性。

Claims (16)

1.非易失性存储器设备(30)，其包括第一导电层、形成于所述第一导电层中的控制电极、有机双极半导体层(19)和有机铁电层(14)，所述有机双极半导体层(19)和所述有机铁电层(14)至少部分地彼此接触。
2.如权利要求1的非易失性存储器设备(30)，其中，通过有机铁电层(14)将控制电极(13)与有机双极半导体层(19)分开。
3.如权利要求1的非易失性存储器设备(30)，其还包括第二导电层，并且第一主电极(17)和第二主电极(18)形成于所述第二导电层中，第一主电极(17)和第二主电极(18)通过有机双极半导体层(19)的材料彼此分开，并且第一主电极(17)和第二主电极(18)通过有机铁电层(14)与控制电极(13)分开。
4.如权利要求1的非易失性存储器设备(30)，其中，所述第一导电层是导电聚合物层。
5.如权利要求4的非易失性存储器设备(30)，其中，所述导电聚合物层是PEDOT/PSS层或PANI层。
6.如权利要求3的非易失性存储器设备(30)，其中，所述第二导电层是导电聚合物层。
7.如权利要求6的非易失性存储器设备(30)，其中，所述导电聚合物层是PEDOT/PSS层或PANI层。
8.如权利要求1的非易失性存储器设备(30)，其中，所述有机铁电层(14)是铁电聚合物或低聚物层。
9.如权利要求8的非易失性存储器设备(30)，其中，铁电聚合物或低聚物层(14)是包括选自(CH2-CF2)n、(CHF-CF2)n、(CF2-CF2)n及其组合的材料的层，以形成(无规)共聚物，如(CH2-CF2)n-(CHF-CF2)m或(CH2-CF2)n-(CF2-CF2)m。
10.如权利要求1的非易失性存储器设备(30)，其中，有机双极半导体层(19)包括n-型和p-型半导体材料的混合物。
11.如权利要求10的非易失性存储器设备(30)，其中，有机双极半导体层(19)包括[6，6]-苯基C61丁酸甲酯和聚[2-甲氧基，5-(3，7)二甲基-辛氧基]-对亚苯基乙烯撑的混合物。
12.如权利要求1的非易失性存储器设备(30)，其中，有机双极半导体层(19)包括单一有机材料。
13.如权利要求12的非易失性存储器设备(30)，其中，所述单一有机材料是聚(3，9-二叔丁基茚并[1，2-b]芴)。
14.如权利要求1的非易失性存储器设备(30)，存储器设备(30)包括存储窗口，所述存储窗口取决于电子电流和空穴电流之比。
15.如权利要求1的非易失性存储器设备(30)，电子电流和空穴电流之比接近0或接近1。
16.一种非易失性存储器设备(30)的制备方法，所述方法包括：形成有机铁电层(14)和形成有机双极半导体层(19)，所述有机双极半导体层(19)和所述有机铁电层(14)至少部分地彼此接触。
CN200480038611XA 2003-12-22 2004-12-01 利用有机双极半导体的非易失性铁电薄膜设备和所述设备的制备方法 Expired - Fee Related CN1898747B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP03104889 2003-12-22
EP03104889.5 2003-12-22
PCT/IB2004/052613 WO2005064614A1 (en) 2003-12-22 2004-12-01 Non-volatile ferroelectric thin film device using an organic ambipolar semiconductor and method for processing such a device

Publications (2)

Publication Number Publication Date
CN1898747A CN1898747A (zh) 2007-01-17
CN1898747B true CN1898747B (zh) 2010-06-16

Family

ID=34717220

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200480038611XA Expired - Fee Related CN1898747B (zh) 2003-12-22 2004-12-01 利用有机双极半导体的非易失性铁电薄膜设备和所述设备的制备方法

Country Status (9)

Country Link
US (1) US7829884B2 (zh)
EP (1) EP1700309B1 (zh)
JP (1) JP2007523469A (zh)
KR (1) KR20060123368A (zh)
CN (1) CN1898747B (zh)
AT (1) ATE362178T1 (zh)
DE (1) DE602004006441T2 (zh)
TW (1) TW200601551A (zh)
WO (1) WO2005064614A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4883558B2 (ja) * 2005-03-25 2012-02-22 国立大学法人大阪大学 両極性有機電界効果薄層トランジスター及びその製造方法
JP4883672B2 (ja) * 2005-11-16 2012-02-22 国立大学法人神戸大学 強誘電体記憶素子及び強誘電体記憶装置
JP2007184462A (ja) * 2006-01-10 2007-07-19 Agfa Gevaert Nv 強誘電性記憶素子、その素子を含むデバイス及びその製法
JP5297633B2 (ja) 2006-11-22 2013-09-25 富士フイルム株式会社 反射防止フィルムの製造方法
EP1995736A1 (en) * 2007-05-22 2008-11-26 Rijksuniversiteit Groningen Ferro-electric device and modulatable injection barrier
CN102203974A (zh) * 2008-10-29 2011-09-28 皇家飞利浦电子股份有限公司 双栅极场效应晶体管和生产双栅极场效应晶体管的方法
KR101201891B1 (ko) 2009-03-26 2012-11-16 한국전자통신연구원 투명 비휘발성 메모리 박막 트랜지스터 및 그의 제조 방법
WO2010119124A1 (en) 2009-04-16 2010-10-21 Imec Organic non-volatile memory device
DE102009032696A1 (de) * 2009-07-09 2011-01-13 Polyic Gmbh & Co. Kg Organisch elektronische Schaltung
US8558295B2 (en) 2009-08-25 2013-10-15 Electronics And Telecommunications Research Institute Nonvolatile memory cell and method of manufacturing the same
KR101148798B1 (ko) * 2010-02-26 2012-05-24 연세대학교 산학협력단 누설 전류를 억제하는 수단이 구비된 강유전체 메모리 소자 및 그 강유전체 메모리 소자의 제조 방법
ITMI20111447A1 (it) 2011-07-29 2013-01-30 E T C Srl Transistor organico elettroluminescente
ITMI20111446A1 (it) * 2011-07-29 2013-01-30 E T C Srl Transistor organico elettroluminescente
CN103296206B (zh) * 2013-06-13 2016-08-10 复旦大学 有机非易失性铁电三位存储器及其制造方法
JP2016164899A (ja) * 2013-07-05 2016-09-08 旭硝子株式会社 有機トランジスタ素子の製造方法
US9373742B2 (en) 2014-03-06 2016-06-21 The Regents Of The University Of Michigan Plasma-assisted techniques for fabricating semiconductor devices
KR101537492B1 (ko) * 2014-12-26 2015-07-16 성균관대학교산학협력단 강유전체를 이용한 2차원 구조 물질의 p―n 접합 형성 방법 및 강유전체를 이용하여 p―n 접합된 2차원 구조 물질
JP2022523265A (ja) 2019-04-08 2022-04-21 ケプラー コンピューティング インコーポレイテッド ドープされた極性層及びそれを組み込んだ半導体デバイス
US11289602B2 (en) * 2020-01-03 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. FeFET of 3D structure for capacitance matching

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1385896A (zh) * 2001-05-16 2002-12-18 日本电气株式会社 具有相同特性的存储单元的半导体存储器及其制造方法
CN1447433A (zh) * 2002-03-26 2003-10-08 松下电器产业株式会社 半导体存储装置及其驱动方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3035331B2 (ja) 1990-11-15 2000-04-24 オリンパス光学工業株式会社 メモリセル及びメモリ装置
EP1243034A1 (en) * 1999-12-21 2002-09-25 Plastic Logic Limited Solution processed devices
EP1306909A1 (en) * 2001-10-24 2003-05-02 Interuniversitair Micro-Elektronica Centrum Ambipolar organic transistors
DE10200475A1 (de) * 2002-01-09 2003-07-24 Samsung Sdi Co Nichtflüchtiges Speicherelement und Anzeigematrizen daraus
NO315399B1 (no) * 2002-03-01 2003-08-25 Thin Film Electronics Asa Minnecelle

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1385896A (zh) * 2001-05-16 2002-12-18 日本电气株式会社 具有相同特性的存储单元的半导体存储器及其制造方法
CN1447433A (zh) * 2002-03-26 2003-10-08 松下电器产业株式会社 半导体存储装置及其驱动方法

Also Published As

Publication number Publication date
KR20060123368A (ko) 2006-12-01
EP1700309B1 (en) 2007-05-09
US20070252137A1 (en) 2007-11-01
US7829884B2 (en) 2010-11-09
ATE362178T1 (de) 2007-06-15
TW200601551A (en) 2006-01-01
EP1700309A1 (en) 2006-09-13
WO2005064614A1 (en) 2005-07-14
DE602004006441D1 (de) 2007-06-21
CN1898747A (zh) 2007-01-17
JP2007523469A (ja) 2007-08-16
DE602004006441T2 (de) 2008-05-15

Similar Documents

Publication Publication Date Title
CN1898747B (zh) 利用有机双极半导体的非易失性铁电薄膜设备和所述设备的制备方法
Asadi et al. Organic non-volatile memories from ferroelectric phase-separated blends
Khan et al. All‐polymer bistable resistive memory device based on nanoscale phase‐separated PCBM‐ferroelectric blends
US20040002176A1 (en) Organic ferroelectric memory cells
JP4875847B2 (ja) 自己整合型メモリ素子およびワード線
KR101163791B1 (ko) 유기 전자소자의 전극형성 방법, 이에 의해 형성된 전극을포함하는 유기박막 트랜지스터 및 이를 포함하는 표시소자
TWI586008B (zh) 鐵電裝置，互連器及其製法
EP2779261B1 (en) Ferroelectric field-effect transistor
US20090039341A1 (en) Method for the Manufacturing of a Non-Volatile Ferroelectric Memory Device and Memory Device Thus Obtained
KR20090040199A (ko) 다층 바이폴라 전계효과 트랜지스터 및 그의 제조방법
US8120084B2 (en) Ferro-electric device and modulatable injection barrier
Zhu et al. Organic ferroelectric field‐effect transistor memories with poly (vinylidene fluoride) gate insulators and conjugated semiconductor channels: a review
Boampong et al. Solution‐processed dual gate ferroelectric–ferroelectric organic polymer field‐effect transistor for the multibit nonvolatile memory
Kim et al. Flexible and printed organic nonvolatile memory transistor with bilayer polymer dielectrics
Sakai et al. Organic field-effect-transistor-based memory with nylon 11 as gate dielectric
KR101703417B1 (ko) 아조벤젠 결합 pvdf필름을 이용하는 트랜지스터 및 그 제조방법
Park Non-volatile Ferroelectric Memory Transistors Using PVDF and P (VDF-TrFE) Thin Films
JP5724529B2 (ja) 半導体装置の製造方法、強誘電体素子の製造方法および電子機器の製造方法
Cho et al. Selective Etching of Dielectric Buffer Layer for Organic Ferroelectric Memory Cell
JP2015111741A (ja) 半導体装置
Kumar Role of Interface in Ferroelectric Polymer based Memory Diodes
KR100877428B1 (ko) 전계효과 트랜지스터 및 강유전체 메모리 장치와 그제조방법
JP5223294B2 (ja) 有機薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100616

Termination date: 20111201