CN106575702A - 具有多级操作的非易失性铁电存储器单元 - Google Patents

具有多级操作的非易失性铁电存储器单元 Download PDF

Info

Publication number
CN106575702A
CN106575702A CN201580043366.XA CN201580043366A CN106575702A CN 106575702 A CN106575702 A CN 106575702A CN 201580043366 A CN201580043366 A CN 201580043366A CN 106575702 A CN106575702 A CN 106575702A
Authority
CN
China
Prior art keywords
memory cell
ferroelectric
bit pattern
write pulse
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580043366.XA
Other languages
English (en)
Other versions
CN106575702B (zh
Inventor
朴志勋
胡萨姆·N·阿尔沙雷夫
穆赫德·A·卡恩
伊哈卜·尼扎尔·乌达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SABIC Global Technologies BV
Original Assignee
SABIC Global Technologies BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SABIC Global Technologies BV filed Critical SABIC Global Technologies BV
Publication of CN106575702A publication Critical patent/CN106575702A/zh
Application granted granted Critical
Publication of CN106575702B publication Critical patent/CN106575702B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2277—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5657—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using ferroelectric storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

铁电部件，例如上述的铁电场效应晶体管(FeFET)、铁电电容器和铁电二极管，可以用作如本发明所述的多级存储器单元。在每个多级存储器单元中存储多个信息位可以由耦合到铁电部件的阵列的控制器执行，该铁电部件的阵列配置为铁电存储器单元。控制器可以执行以下步骤：接收用于写入多级存储器单元的位模式，该多级存储器单元包括铁电层；至少部分地基于接收的位模式选择用于将写入脉冲施加到所述存储器单元的脉冲持续时间；以及将具有选择的脉冲持续时间的至少一个写入脉冲施加到所述存储器单元，其中所述至少一个写入脉冲在所述铁电层内产生代表接收的位模式的残余极化。

Description

具有多级操作的非易失性铁电存储器单元
相关申请的交叉引用
本申请要求于2014年8月19日提交的、名称为“NON-VOLATILE FERROELECTRICMEMORY CELLS WITH MULTILEVEL OPERATION”的美国临时申请No.62/039,229的权益。引用的专利申请的全部内容通过引用并入本申请。
技术领域
本公开总体上涉及可以在非易失性存储器和能量存储应用中使用的具有聚合物铁电材料的电子器件和部件的操作。
背景技术
存储器系统用于在诸如个人计算机系统、基于嵌入式处理器的系统、视频图像处理电路、便携式电话等的许多电子产品中存储数据、程序代码和/或其它信息。电子器件中的存储器单元的重要特性是低成本、非易失性、高密度、可写性、低功率和高速度。常规的存储器解决方案包括只读存储器(ROM)、可编程只读存储器(PROM)、电可编程存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)。
ROM是相对低成本的，但是不能被重写。PROM可以电编程，但只有一个写周期。EPROM具有相对于ROM和PROM读周期更快速的读周期，但是具有相对长的擦除时间和仅在几个迭代读/写周期上的可靠性。EEPROM(或“闪存”)便宜，并且具有低功耗，但与DRAM或SRAM相比具有长的写周期(ms)和低的相对速度。闪存也具有有限数量的读/写周期，导致低的长期可靠性。ROM、PROM、EPROM和EEPROM都是非易失性的，意味着如果存储器的电力中断，则存储器将保持存储在存储器单元中的信息。
DRAM在用作电容器的晶体管栅极上存储电荷，但是必须每几毫秒电刷新，使系统设计复杂化，原因是需要独立电路在电容器放电之前“刷新”存储器内容。SRAM不需要刷新并且相对于DRAM较快速，但是相对于DRAM具有较低的密度并且更贵。SRAM和DRAM都是易失性的，意味着如果存储器的电力中断，则存储器将丢失存储在存储器单元中的信息。
因此，现有技术是非易失性的，但是不是随机可访问的并且具有低密度、高成本和允许以电路功能的高可靠性多次写的受限能力，或者它们是易失性的并且使系统设计复杂化或具有低密度。一些技术已经尝试解决这些缺点，包括铁磁RAM(FRAM)，其利用铁电电容器或薄膜晶体管的铁磁区域来产生非易失性存储器单元。
这些电容器和薄膜晶体管可以包括铁电聚合物层。铁电聚合物层基本上是绝缘膜的薄层，其包含可以通过相反的电场重复地反转的永久电极化。因此，铁电存储器部件和器件具有它们可以在没有电力的情况下保持的两种可能的非易失性状态，对应于数字存储器中的两个二元逻辑级。由于其大极化值以及电和材料性质，铁电存储器器件经常使用聚偏二氟乙烯(PVDF)或聚偏二氟乙烯(PVDF-TrFE)共聚物作为铁电材料。
铁电电容器也提供能量存储功能。当在板上施加电压时，铁电材料中的电场移位电荷，并且因此存储能量。存储的能量的量取决于绝缘材料的介电常数和膜的尺寸(总面积和厚度)，从而为了最大化电容器或晶体管可以积累的能量的总量，膜的介电常数和击穿电压最大化，并且膜的厚度最小化。
尽管铁电存储器器件解决了存储器单元和能量存储装置的许多重要特性，但是它们的制造可能昂贵、耗时并且复杂。因此，例如在存储器器件中，铁电器件相对于常规电子器件的每存储位的成本高得多。
发明内容
诸如铁电场效应晶体管(FeFET)、铁电电容器和铁电二极管的铁电部件和器件可以用作如本发明所述的多级存储器单元。在每个多级存储器单元中存储多个信息位可以增加存储在存储器器件中的数据的密度，并且因此允许以减小的成本构建尺寸更小和/或容量更高的存储器器件。常规地，单个铁电存储器单元可以存储单个信息位，例如‘1’或‘0’。该‘1’或‘0’值可以被存储为铁电部件中的铁电层的二元极化方向。例如，当铁电层从顶部到底部极化时，铁电部件存储‘1’，而当铁电层从底部到顶部极化时，铁电部件存储‘0’。多级存储器单元(MLC)在单个铁电部件中存储两个或多个信息位，例如‘00’，‘01’，‘10’或‘11’。在一个实施例中，可以通过改变铁电材料的极化水平来代表多个信息位，其可以通过改变铁电材料的施加电压的脉冲来实现。也就是说，高极化铁电层可以代表‘00’，较低极化层可以代表‘01’，进一步减小的极化层可以代表‘10’，并且接近零或零极化层可以代表‘11’。极化状态的该映射仅仅是一个示例，在本发明的不同实施例中不同的极化水平可以代表不同的位组合。
在本发明的一方面，公开了一种用于在具有铁电材料的多级铁电存储器单元中存储多个信息位的方法，所述方法包括：接收用于写入多级存储器单元的位模式，该多级存储器单元包括铁电层；至少部分地基于接收的位模式选择用于将写入脉冲施加到所述存储器单元的脉冲持续时间；以及将具有选择的脉冲持续时间的至少一个写入脉冲施加到所述存储器单元，其中所述至少一个写入脉冲在所述铁电层内产生代表接收的位模式的残余极化。
在本发明的另一方面，公开了一种装置，例如存储器器件，其具有至少一个铁电电容器、铁电薄膜晶体管或铁电二极管。所述装置也可以包括控制器，所述控制器耦合到所述存储器单元的栅极并且配置成执行以下步骤：接收用于写入所述存储器单元的位模式；至少部分地基于接收的位模式选择用于将写入脉冲施加到所述存储器单元的脉冲持续时间；以及将具有选择的脉冲持续时间的至少一个写入脉冲施加到所述存储器单元，其中所述至少一个写入脉冲在所述铁电层内产生代表接收的位模式的残余极化。
在本发明的又一方面，公开了一种装置，其包括存储器单元，例如铁电二极管，以及耦合到所述存储器单元的控制器。所述存储器单元可以包括上电极、下电极以及在所述下电极和所述上电极之间的铁电材料和半导体材料的共混物。所述控制器可以配置成执行以下步骤：接收用于写入所述存储器单元的位模式，至少部分地基于接收的位模式选择用于将写入脉冲施加到所述存储器单元的脉冲持续时间，以及将具有选择的脉冲持续时间的至少一个写入脉冲施加到所述存储器单元，其中所述至少一个写入脉冲在所述铁电层内产生代表接收的位模式的残余极化。
在本发明的上下文中也公开了实施例1至33。实施例1是一种方法，其包括：a)接收用于写入多级存储器单元的位模式，该多级存储器单元包括铁电层；b)至少部分地基于接收的位模式选择用于将写入脉冲施加到所述存储器单元的脉冲持续时间；以及c)将具有选择的脉冲持续时间的至少一个写入脉冲施加到所述存储器单元，其中所述至少一个写入脉冲在所述铁电层内产生代表接收的位模式的残余极化。实施例2是实施例1的方法，其中将所述至少一个写入脉冲施加到所述存储器单元的步骤包括将所述至少一个写入脉冲施加到铁电场效应晶体管(Fe-FET)。实施例3是实施例2的方法，其中将所述至少一个写入脉冲施加到所述存储器单元的步骤包括将所述至少一个写入脉冲施加到包括铁电聚合物的多级存储器单元。实施例4是实施例2的方法，其中将所述至少一个写入脉冲施加到所述存储器单元以在所述铁电层内产生残余极化的步骤包括修改所述Fe-FET的漏极和源极之间的沟道电阻，其中所述漏极和所述源极之间的沟道电阻代表接收的位模式。实施例5是实施例1的方法，其中将所述至少一个写入脉冲施加到所述存储器单元的步骤包括将所述至少一个写入脉冲施加到铁电二极管。实施例6是实施例5的方法，其中将所述至少一个写入脉冲施加到所述存储器单元以在所述铁电层内产生残余极化的步骤包括修改二极管中的上电极和下电极之间的沟道电阻，其中所述上电极和所述下电极之间的沟道电阻代表接收的位模式。实施例7是实施例1的方法，其中将所述至少一个写入脉冲施加到所述存储器单元的步骤包括以至少部分地基于接收的位模式的频率将多个写入脉冲施加到所述存储器单元。实施例8是实施例1的方法，其中接收位模式的步骤包括接收至少两个位。实施例9是实施例1的方法，其还包括：感测具有铁电层的第二多级存储器单元的沟道电阻；以及至少部分地基于感测电阻确定存储在所述第二多级存储器单元中的第二位模式。实施例10是实施例9的方法，其中所述第二多级存储器单元的感测电阻代表所述铁电层的残余极化。实施例11是根据实施例10的方法，其中所述第二多级存储器单元是所述第一多级存储器单元，并且所述方法还包括验证确定的第二位模式是接收的位模式。
实施例12是一种装置，其包括(a)存储器单元，所述存储器单元包括：i.源极；ii.漏极；iii.在所述源极和所述漏极之间的沟道；iv.在所述沟道之上或之下的铁电层；v.在所述铁电层之上或之下的栅极；以及(b)控制器，所述控制器耦合到所述存储器单元的所述栅极并且配置成执行以下步骤：i.接收用于写入所述存储器单元的位模式；ii.至少部分地基于接收的位模式选择用于将写入脉冲施加到所述存储器单元的脉冲持续时间；以及iii.将具有选择的脉冲持续时间的至少一个写入脉冲施加到所述存储器单元，其中所述至少一个写入脉冲在所述铁电层内产生代表接收的位模式的残余极化。实施例13是实施例12的装置，其中所述控制器配置成通过至少部分地基于所述至少一个写入脉冲的脉冲持续时间将所述至少一个写入脉冲施加到所述存储器单元而在所述沟道中产生导电路径。实施例14是实施例13的装置，其中所述控制器配置成通过至少部分地基于所述至少一个写入脉冲的脉冲持续时间将所述至少一个写入脉冲施加到所述存储器单元而设置所述导电沟道中的电荷载体水平。实施例15是实施例12的装置，其中所述控制器配置成接收所述接收的位模式中的至少两个位。实施例16是实施例12的装置，该装置还包括所述存储器单元构造在其上的衬底，其中所述存储器单元配置在顶栅结构中，所述顶栅结构在所述存储器单元背离所述衬底的一侧上具有栅极。实施例17是实施例12的装置，该装置还包括所述存储器单元构造在其上的衬底，其中所述存储器单元配置在底栅结构中，所述底栅结构在所述存储器单元面对所述衬底的一侧上具有栅极。实施例18是实施例12的装置，其中所述铁电层包括有机铁电体。实施例19是实施例12的装置，其中所述存储器单元是存储器单元阵列中的一个存储器单元。实施例20是实施例19的装置，该装置还包括：字线，所述字线耦合到所述存储器单元的栅极并且耦合到所述控制器，其中所述控制器配置成将所述脉冲持续时间的所述至少一个写入脉冲通过所述字线施加到所述存储器单元。实施例21是实施例19的装置，该装置还包括：位线，所述位线耦合到所述存储器单元的漏极和源极中的至少一个；以及耦合到所述位线的感测放大器，其中所述控制器还配置成执行以下步骤：i.检测由所述感测放大器感测的通过所述存储器单元的电流；以及ii.确定代表检测的电流的位模式。实施例22是实施例21的装置，其中所述控制器配置成验证确定的位模式等于接收的位模式。实施例23是实施例12的装置，其中所述存储器单元是铁电场效应晶体管(Fe-FET)。
实施例24是一种装置，其包括：a)存储器单元，所述存储器单元包括上电极；ii.下电极；iii.在所述下电极和所述上电极之间的铁电材料和半导体材料的共混物；以及b)控制器，所述控制器耦合到所述存储器单元并且配置成执行以下步骤：i.接收用于写入所述存储器单元的位模式；ii.至少部分地基于接收的位模式选择用于将写入脉冲施加到所述存储器单元的脉冲持续时间；以及iii.将具有选择的脉冲持续时间的至少一个写入脉冲施加到所述存储器单元，其中所述至少一个写入脉冲在所述铁电层内产生代表接收的位模式的残余极化。实施例25是实施例24的装置，其中所述控制器配置成通过至少部分地基于所述至少一个写入脉冲的脉冲持续时间将所述至少一个写入脉冲施加到所述存储器单元在所述共混物层中产生导电沟道。实施例26是实施例25的装置，其中所述控制器配置成通过至少部分地基于所述至少一个写入脉冲的脉冲持续时间将所述至少一个写入脉冲施加到所述存储器单元设置所述共混物层中的电荷载体水平。实施例27是实施例24的装置，其中所述控制器配置成接收所述接收的位模式中的至少两个位。实施例28是实施例24的装置，其还包括所述存储器单元构造在其上的衬底。实施例29是实施例24的装置，其中所述铁电层包括有机铁电体。实施例30是实施例24的装置，其中所述半导体层包括聚合物半导体、氧化物半导体、小分子或任何无机半导体。实施例31是权利要求24的实施例，其中所述存储器单元是存储器单元阵列中的一个存储器单元。
实施例32是一种装置，其包括：存储器单元，所述存储器单元包括：i.源极；ii.漏极；iii.在所述源极和所述漏极之间的沟道；iv.在所述沟道之上或之下的铁电层；以及v.在所述铁电层之上或之下的栅极；b)用于接收用于写入所述存储器单元的位模式的装置，该接收装置耦合到所述存储器单元；c)用于至少部分地基于接收的位模式选择用于将写入脉冲施加到所述存储器单元的脉冲持续时间的装置，该选择装置耦合到所述存储器单元和接收装置；以及d)用于将具有选择的脉冲持续时间的至少一个写入脉冲施加到所述存储器单元的装置，其中所述至少一个写入脉冲在所述铁电层内产生代表接收的位模式的残余极化，该施加装置耦合到所述存储器单元和选择装置。
实施例33是一种装置，其包括：a)存储器单元，所述存储器单元包括：i.上电极；ii.下电极；以及iii.在所述下电极和所述上电极之间的铁电材料和半导体材料的共混物；b)用于接收用于写入所述存储器单元的位模式的装置，该接收装置耦合到所述存储器单元；c)用于至少部分地基于接收的位模式选择用于将写入脉冲施加到所述存储器单元的脉冲持续时间的装置，该选择装置耦合到接收装置和所述存储器单元；以及d)用于将具有选择的脉冲持续时间的至少一个写入脉冲施加到所述存储器单元的装置，其中所述至少一个写入脉冲在所述铁电层内产生代表接收的位模式的残余极化，该施加装置耦合到选择装置和所述存储器单元。
短语“聚合物共混物”包括通过用于制备聚合物共混物的任何已知技术共混在一起的至少两种聚合物。这样的技术包括使用普通溶剂的溶液共混或熔融共混挤出，其中组分在高于聚合物熔点的温度下共混，并且随后获得的共混物挤压成颗粒或直接成片材或任何其它合适的形式。螺杆挤出机或研磨机通常用于熔融共混聚合物。也将领会聚合物的共混物可以是简单的粉末共混物，条件是在制造本发明的铁电材料的过程之前或期间使共混物受到均化过程。因此，例如，在螺杆进料注射成型机中由至少两种聚合物形成铁电材料的情况下，到螺杆的料斗的进料可以是两种聚合物的简单共混物，原因是可以在机器的螺杆部分中获得共混物。
术语“聚合物”包括低聚物(例如，具有2至10个单体单元或2至5个单体单元的聚合物)和聚合物(例如，具有大于10个单体单元的聚合物)。聚合物可以是均聚物、共聚物、三元共聚物或更高的多单体组合物，或其共混物。
术语“铁电材料”包括具有铁电性质(例如在零施加电场保持残余电场极化)的所有材料，有机的和无机的。
如本领域普通技术人员所理解的，术语“约”或“大约”被定义为接近，并且在一个非限制性实施例中，术语被定义为在10％以内，优选在5％以内，更优选在1％以内，最优选在0.5％以内。
当在权利要求或说明书中与术语“包括”结合使用时，词语“一”或“一个”的使用可以表示“一个”，但是它也与“一个或多个、“至少一个”和“一个或一个以上”的含义一致。
词语“包括”(以及包括的任何形式，例如动词原形和第三人称单数)、“具有”(以及具有的任何形式，例如动词原形和第三人称单数)、“包含”(以及包含的任何形式，例如动词原形和第三人称单数)或“含有”(以及含有的任何形式，例如动词原形和第三人称单数)是包括式的或开放式的并且不排除附加的、未叙述的元件或方法步骤。
术语“耦合”被定义为连接，但是不一定是直接连接，并且不一定是机械连接。
本发明的方法可以“包括”在本说明书中公开的特定步骤，或者“基本上由”或“由”在本说明书中公开的特定步骤“组成”。
本发明的其它目的、特征和优点将从以下附图、详细描述和示例变得显而易见。然而，应当理解在指示本发明的具体实施例的同时，附图、详细描述和示例仅以说明的方式给出而不意味着限制。另外，可以预料，根据该详细描述，在本发明的精神和范围内的变化和修改对于本领域的技术人员而言将是显而易见的。
附图说明
图1A是可以通过本发明的工艺和装置控制的单个铁电电容器的图示。
图1B是根据本发明的工艺和装置可以用于存储信息的铁电电容器阵列的图示。
图2A是可以通过本发明的工艺和装置控制的各种铁电薄膜晶体管的图示。
图2B是可以通过本发明的工艺和装置控制的各种铁电二极管的图示。
图3是可以用于制造本发明的铁电材料、电容器、薄膜晶体管、二极管等的卷对卷工艺的图示。
图4是示出使用本发明的铁电电容器、薄膜晶体管或二极管在半导体晶片或电子器件中实现电路的框图。
图5是显示示例性无线通信系统的框图，其中可以有利地采用本发明的铁电存储器器件。
图6是本发明的用不同频率的施加写入信号获得的铁电材料的不同极化的图示。
图7A是可以基于不同的写入脉冲持续时间用本发明的铁电晶体管获得的各种沟道电阻的图示。
图7B是可以基于不同的写入脉冲持续时间用本发明的铁电二极管获得的各种沟道电阻的图示。
图8A-D是不同写入脉冲持续时间对本发明的铁电存储器单元的影响的图示。
图9是用于将多个信息位写入本发明的多级铁电存储器单元的方法的图示。
图10是带验证的、用于将多个信息位写入本发明的多级铁电存储器单元的方法的图示。
图11是用于从本发明的多级铁电存储器单元读取多个信息位的方法的图示。
图12是本发明的一个实施例中的存储器单元的操作的图示。
具体实施方式
与常规存储器器件相比，基于铁电材料的当前存储器器件具有与制造相关的高成本。本发明克服了与制造铁电存储器器件相关的当前困难。为了减小存储器器件的成本，可以控制存储器器件的每个单元以存储多个信息位，而不是如在常规铁电存储器器件中存储单个信息位。因此，可以在保持相同的总信息存储的同时减小铁电存储器器件的尺寸。例如，单级铁电存储器器件通常可能需要10mm2×10mm2的管芯尺寸来存储1GB的信息。然而，操作成使得器件中的每个存储器单元存储两个信息位的多级铁电存储器器件可以允许构造具有仅为大约7mm2×7mm2的管芯尺寸的1GB存储器芯片。
在以下部分中进一步详细讨论本发明的这些和其它非限制性方面。
A.铁电电容器和薄膜晶体管和二极管
图1A、1B、2A和2B均提供了分别包括铁电电容器和薄膜晶体管(在图2的(A)、(B)、(C)和(D)中具有不同设置的场效应晶体管)的铁电部件的视图，铁电部件可以被集成到存储器器件中并且根据本发明的方法由存储器控制器或其它器件操作。在讨论本发明的工艺之前，提供了可以用于制造铁电电容器和薄膜晶体管的一些部件的描述。参考图1A，铁电电容器10包括在一个实施例中用脉冲光或在另一实施例中用热进行退火处理的铁电材料13。用于铁电材料13的阴影是指已转变为具有滞后性质的铁电材料的前体材料。为了图1A的目的，铁电材料13以膜或层的形式示出。铁电电容器10可以包括衬底11、下电极12、铁电材料13和端电极14。通过在两个导电电极12和14之间夹持铁电材料13，可以在衬底上制造铁电电容器10。本领域普通技术人员已知的附加材料、层和涂层(未显示)可以与铁电电容器10一起使用，其中一些在下面描述。包括电容器的铁电部件的阵列可以通过图案化例如如图1B中所示的端电极14来制造。可以用于形成存储器阵列的其它铁电部件可以是例如图2A中所示的铁电场效应晶体管(FeFET)。图2A代表可以集成到本发明的存储器器件中的薄膜晶体管20的各种配置。可以用于形成存储器阵列的其它铁电部件可以是例如图2B中所示的铁电二极管。图2B代表铁电二极管25的配置。铁电二极管可以包括由交替的铁电材料和半导体材料的层分离的上电极和下电极。铁电材料部分可以包括铁电材料和半导体材料的共混物。
图1A-B中的铁电电容器、图2A中的薄膜晶体管和图2B中的二极管被认为具有“存储器”，原因是在零伏下，它们具有不衰减回到零的两个极化状态。这些极化状态可以用于代表存储值，例如二进制0或1，并且通过施加电场被读取。可以测量将极化状态翻转到相反状态所需的电荷量，并且揭示先前的极化状态。在铁电电容器的情况下，这意味着读操作改变极化状态，并且可以接着进行相应的写操作，以便通过再次改变极化状态回写存储值
1.衬底10
衬底10用作支撑件。它典型地由不容易被热或有机溶剂改变或降解的材料制成。这样的材料的非限制性实例包括无机材料，例如硅、塑料、纸张、纸币以及SABIC基材，其包括聚对苯二甲酸乙二醇酯、聚碳酸酯、聚(甲基丙烯酸甲酯)或聚醚酰亚胺，或包括这样的聚合物的聚合物共混物。本文中所述的存储器单元可以在所有类型的衬底上制造，包括具有低玻璃化转变温度(Tg)的那些(例如，聚对苯二甲酸乙二醇酯(PET)、聚乙烯(PE)、聚氯乙烯(PVC)、聚苯乙烯(PS)或聚丙烯(PP))。
2.下电极12和上电极14
如图1A中所示，下电极12可以由导电材料制成。典型地，可以通过使用这样的材料形成膜(例如，真空沉积、溅射、离子镀、电镀、涂覆等)来获得下电极12。可以用于形成膜的导电材料的非限制性实例包括金、铂、银、铝和铜、铱、氧化铱等。另外，导电聚合物材料的非限制性实例包括导电聚合物(例如PEDOT：PSS、聚苯胺、石墨烯等)，以及通过包含导电微米结构或纳米结构(例如银纳米线)而导电的聚合物。用于下电极12的膜的厚度典型地在20nm至500nm之间，但是其它尺寸和范围也预期用于本发明。
上电极14可以借由通过阴影掩模进行热蒸发而布置在铁电材料13上。用于上电极14的材料可以是导电的。这样的材料的非限制性实例包括金属、金属氧化物和导电聚合物(例如，聚苯胺、聚噻吩等)和通过包含导电微米或纳米结构而导电的聚合物，例如上面在下电极12的上下文中所述的那些。上电极14可以是单层或由均具有不同功函数的材料形成的层压层。此外，它可以是具有低功函数的材料中的一种或多种与选自金、银、铂、铜、锰、钛、钴、镍、钨和锡中的至少一种的合金。合金的实例包括锂-铝合金、锂-镁合金、锂-铟合金、镁-银合金、镁-铟合金、镁-铝合金、铟-银合金和钙-铝合金。上电极14的膜厚度典型地在20nm至500nm之间，但是其它尺寸和范围也预期用于本发明。
3.铁电材料13
继续参考图1A，铁电材料13可以插入在下电极12和上电极14之间。在一种情况下，材料13可以从铁电前体材料(参见图3，元件34)获得，铁电前体材料可以包括铁电聚合物、共聚物、三元共聚物或包括铁电聚合物、共聚物、或三元共聚物或其组合的聚合物共混物。在优选的方面，前体材料34中的聚合物溶解在溶剂或熔体中，使得它们不显示铁电滞后性质，但是可以经由退火(例如通过加热)被转化以显示铁电滞后性质。下面提供关于该工艺的讨论。铁电聚合物的非限制性实例包括基于聚偏二氟乙烯(PVDF)的聚合物、基于聚十一酰胺(尼龙11)的聚合物或基于PVDF的聚合物或基于聚十一酰胺(尼龙11)的聚合物的共混物。基于PVDF的聚合物可以是均聚物、共聚物或三元共聚物，或其共混物。基于PVDF的均聚物聚合物的非限制性实例是PVDF。基于PVDF的共聚物的非限制性实例是聚(偏二氟乙烯-四氟乙烯)(P(VDF-TrFE))、聚(偏二氟乙烯-六氟丙烯)(P(VDF-HFP))、聚(偏二氟乙烯-氯三氟乙烯)(P(VDF-CTFE))或聚(偏二氟乙烯-氯氟乙烯)(P(VDF-CFE))。基于PVDF的三元共聚物的非限制性实例包括聚(偏二氟乙烯-三氟乙烯-氯三氟乙烯)(P(VDF-TrFE-CTFE))或聚(偏二氟乙烯-三氟乙烯-氯氟乙烯)(P(VDF-TrFE-CFE))。铁电聚合物可以与非铁电聚合物共混。非铁电聚合物的实例包括聚(苯醚)(PPO)、聚苯乙烯(PS)或聚(甲基丙烯酸甲酯)(PMMA)或其共混物。在一些情况下，步骤(a)和(b)在卷对卷工艺中被执行。
参考图3，可以通过获得包括溶剂和溶解于其中的铁电聚合物的溶液或熔体来沉积铁电前体材料34。在某些情况下，在沉积之后但在退火之前，沉积的材料34可以略微或基本上干燥(例如，溶剂可以开始蒸发过程)以产生半干形式。溶液或熔体可以在溶解聚合物或将聚合物熔融成共混物的普通溶剂中制备。这样的溶剂的非限制性实例包括甲基乙基酮、二甲基甲酰胺、丙酮、二甲基亚砜、环己酮、四氢呋喃、碳酸二乙酯、丙二醇甲醚乙酸酯等。溶液可以通过以下方式沉积：喷涂、超声波喷涂涂布、卷对卷涂布、喷墨印刷、丝网印刷、液滴涂布、旋涂、浸涂、Mayer棒涂布、凹版涂布、狭缝模头涂布、刮刀涂布、挤出涂布、苯胺印刷、凹版印刷、胶版印刷、旋转筛、平面筛、喷墨、卷对卷光刻或激光烧蚀。替代地，如上所述，可以使用其它工艺，例如熔融共混挤出。图3提供了可以用于在本发明的情况下制造铁电器件的非限制性卷对卷系统30。
B.用于制造铁电电容器和薄膜晶体管的卷对卷工艺
继续参考图3，卷对卷系统30包括能够用于以期望的速度滚动衬底11材料的辊31a和31b。衬底11可以展开并放置在第一辊31a上，然后附连到第二辊31b，使得衬底11从第一辊31a移动到第二辊31b。沿着路径，系统30可以包括用于沉积各种材料的各种装置。例如，可以经由任何形式的上述沉积方法将背电极12布置到衬底11上——沉积装置被示出为32。如果需要，可以进一步加工背电极12(例如，沉积的背电极12的固化)。在将背电极12沉积并加工到衬底11上之后，前体材料34可以沉积到电极表面12或衬底11的至少一部分上，或沉积到两者上。在图3中，经由沉积装置33将前体材料34沉积在电极表面12上。然后可以用烘箱或热板或其它传统加热源对铁电前体材料34进行退火。例如，衬底11/背电极12/铁电前体材料34堆叠可以直接滚动到产生热36的装置35，例如标准快速热退火炉。装置35可以与软件结合使用以具体地控制加热的持续时间和加热的温度。施加的热将前体材料34转化为具有铁电滞后性质的铁电材料13，当与34中的无阴影线相比时，其由13中的阴影区域示出。该退火步骤允许通过对前体材料34的化学限制或从所述前体材料34去除溶剂或两者来形成结晶相(13中的阴影部分)。随后，可以通过经由沉积装置37将前电极14沉积到铁电材料13的至少一个表面上来进一步加工衬底11/背电极12/铁电材料13堆叠。如果需要，前电极14可以进一步固化。
这些描述的工艺可以允许以快速且成本效益高的方式大量地高效生产高性能铁电电容器10、薄膜晶体管20或二极管25。然而，尽管上面描述了卷对卷加工，但是可以使用其它薄膜制造技术来制造本文中所述的铁电器件。
C.铁电电容器和薄膜晶体管的应用
本发明的铁电电容器、薄膜晶体管或二极管中的任何一个可以用于各种技术和设备，包括但不限于：智能卡、RFID卡/标签、压电传感器、压电换能器、压电致动器、热电传感器、存储器器件、非易失性存储器、独立存储器、固件、微控制器、陀螺仪、声学传感器、致动器、微型发电机、电源电路、电路耦合和去耦、RF滤波、延迟电路和RF调谐器。如果在包括固件的存储器中实现，则功能可以作为计算机可读介质上的一个或多个指令或代码存储在铁电电容器或薄膜晶体管中。示例包括用数据结构编码的计算机可读介质和用计算机程序编码的计算机可读介质。计算机可读介质包括物理计算机存储介质。以上的组合也应当包括在计算机可读介质的范围内。
在许多这些应用中，通常使用铁电材料的薄膜，原因是这允许用中等电压实现切换极化所需的场。尽管已阐述了一些特定的电路，但是本领域技术人员将领会，并非需要所有公开的电路来实现本公开。而且，没有描述某些公知的电路以集中于本公开。
图4是示出根据一个实施例的半导体晶片或电子器件中的集成电路的实现的框图。在一种情况下，可以在晶片41中发现铁电电容器10或薄膜晶体管20。由于空间限制，图4涉及铁电电容器10。然而，应当认识到，薄膜晶体管20或铁电二极管25可以代替铁电电容器10，或者可以与所述铁电电容器10一起包括/利用在图4所示的电子器件中。晶片41可以被分割成可以包含铁电电容器10、薄膜晶体管20或二极管25的一个或多个管芯。另外，晶片41可以在分割之前进行进一步的半导体制造。例如，晶片41可以结合到载体晶片、封装体区域、第二晶片，或转移到另一制造设施。替代地，诸如个人计算机的电子设备43可以包括存储器器件42，该存储器器件包括铁电电容器10、薄膜晶体管20或二极管25。另外，电子器件43的其它部分可以包括铁电电容器10、薄膜晶体管20或二极管25，例如中央处理单元(CPU)、数模转换器(DAC)、模数转换器(ADC)、图形处理单元(GPU)、微控制器或通信控制器。
图5是显示可以有利地采用本公开的实施例的示例性无线通信系统50的框图。为了说明的目的，图5显示三个远程单元52、53和55和两个基站54。将认识到，无线通信系统可以具有更多的远程单元和基站。远程单元52、53和55包括电路器件52A、52C和52B(可以包括集成电路或可印刷电路板)，其包括通过本发明的工艺制造的公开的铁电电容器、薄膜晶体管或二极管。将认识到，包含集成电路或可印刷电路板的任何器件也可以包括本文中公开的铁电电容器、薄膜晶体管或二极管，包括基站、开关装置和网络设备。图5显示从基站54到远程单元52、53和55的正向链路信号58和从远程单元52、53和55到基站54的反向链路信号59。
在图5中，远程单元52被显示为移动电话，远程单元53被显示为便携式计算机，并且远程单元55被显示为无线本地环路系统中的固定位置远程单元。例如，远程单元可以是移动电话、手持个人通信系统(PCS)单元、诸如个人数据助理的便携式数据单元、支持GPS的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、诸如仪表读取设备的固定位置数据单元或存储或检索数据或计算机指令的任何其它设备，或其任何组合。尽管图5示出了根据本公开的教导的远程单元，但是本公开不限于这些示例性示出的单元。可以在通过本发明公开的工艺制造的铁电电容器10、薄膜电容器20或二极管25的任何器件中适当地利用本公开的实施例。
D.使用铁电部件作为多级存储器单元
铁电部件，例如上述的铁电场效应晶体管(FeFET)和铁电电容器和二极管，可以用作如本发明所述的多级存储器单元。常规地，单个铁电部件或器件可以存储单个信息位，例如‘1’或‘0’。该‘1’或‘0’值可以被存储为铁电部件中的铁电层的二元极化方向。例如，当铁电层从顶部到底部极化时，铁电部件存储‘1’，而当铁电层从底部到顶部极化时，铁电部件存储‘0’。如本发明中公开的多级存储器单元(MLC)在单个铁电部件中存储两个或多个信息位，例如‘00’，‘01’，‘10’或‘11’。在一个实施例中，可以通过改变铁电层的极化水平来代表多个信息位。也就是说，高度极化铁电层可以代表‘00’，较低极化层可以代表‘01’，进一步减小的极化层可以代表‘10’，并且接近零或零极化层可以代表‘11’。极化状态的该映射仅仅是一个示例，在本发明的不同实施例中不同的极化水平可以代表不同的位组合。
获得铁电部件的铁电层内的不同极化水平的一种方法是通过在对部件编程期间对施加到铁电部件的电脉冲施加不同的频率。在施加不同脉冲频率下铁电部件的变化特性在图6中示出。图6是示出根据本发明的一个实施例的在不同脉冲频率下获得的铁电部件的滞后回线的图示。该图示包括线602、604、606、608和610，这些线示出了在不同脉冲频率下的铁电部件的滞后回线。线602对应于1kHz的脉冲频率，线610对应于1Hz的脉冲频率。1赫兹信号的较长脉冲时间导致较大的残余极化存在于铁电层上。因此，比线602相比，线610在零施加场下在铁电层内的存储电场较大。
存储在铁电部件的铁电材料中的电场的变化水平改变铁电部件的沟道电阻，并且因此改变铁电部件的I-V(电流-电压)特性。可以测量通过将不同脉冲频率施加到铁电部件产生的沟道电阻的差异以确定铁电部件的状态。通过在铁电部件的编程期间操纵脉冲频率，可以使铁电部件的状态对应于多个信息位。
用不同脉冲频率编程的铁电部件的不同I-V特性在图7A中示出。图7A是根据本发明的一个实施例的存储不同信息位的铁电晶体管存储器单元的I-V特性的图示。图7A的图示包括对应于由不同脉冲频率编程的铁电存储器单元的预期响应的线702、704、706和708。在图7A的图示中插入施加到铁电存储器单元的写波形以获得线702、704、706和708的不同I-V特性。例如，线718的施加脉冲可以在铁电存储器单元内产生导致线708中所示的I-V特性的残余极化。由于逐渐更高的操作频率，线716、714和712的较短脉冲可以在铁电存储器单元内产生不同的极化，导致分别在线706、704和702中示出的I-V特性。
用不同脉冲频率编程的铁电部件的不同I-V特性进一步在图7B中示出。7B是根据本发明的一个实施例的存储不同信息位的铁电二极管存储器单元的I-V特性的图示。图7B的图示包括对应于由不同脉冲频率编程的铁电存储器单元的预期响应的线722、724、726。在图7B的图示中插入施加到铁电存储器单元的写波形以获得线722、724和726的不同IV特性。例如，线736的施加脉冲可以在铁电存储器单元内产生导致线726中所示的I-V特性的残余极化。由于逐渐更高的操作频率，线734和732的较短脉冲可以在铁电存储器单元内产生不同的极化，导致分别在线724和722中示出的I-V特性。
图7A的线702、704、706和708和图7B的线722、724和726的不同I-V特性是存在于铁电存储器单元的铁电层中的不同残余电场产生的铁电存储器单元的不同沟道电阻的结果。对于不同极化的沟道电阻的变化在图8A-D中示出。图8A是对应于图7A的线708和线718的铁电存储器单元的图示。施加的写入脉冲的长脉冲持续时间导致在施加写入脉冲之后保留在铁电层802中的更大的残余电场。铁电层802中较大的残余电场将电子吸引到铁电存储器单元的沟道区804中。沟道区804中的电子增加沟道区804内的电荷载体的数量，这导致铁电存储器单元的电阻的减小。图8B-D的图示分别对应于线706、704和702的铁电存储器单元。分别由线716、714和712的较短写入脉冲持续时间产生的图8B-D的铁电层内的较小残余电场导致沟道区804中的电子数量减少。因此，由于沟道中的可用电荷载体的数量减少，对于线706、704和702中的每一者，铁电存储器单元的沟道电阻增加。
E.用于在铁电存储器器件的存储器单元中存储多个信息位的铁电存储器器件的控制器的操作
铁电存储器器件可以用上述多级铁电存储器单元的阵列构造。对铁电存储器器件的读和写操作可以由耦合到多级铁电存储器单元的阵列的存储器控制器控制。在图9中显示由控制器执行以在单个铁电存储器单元中存储多个信息位的写操作的一个示例。图9的方法900开始于框902，其中接收用于写入多级铁电存储器单元的位模式。位模式可以是例如“01”或“010”。在框904，可以为将施加到铁电存储器单元的写入脉冲选择脉冲持续时间。可以至少部分地基于在框902接收的位模式选择脉冲持续时间。例如，如上所述，可以选择脉冲持续时间以在铁电存储器单元的铁电层中产生一定水平的残余极化。该残余极化影响铁电存储器单元的沟道电阻，其可在稍后时间被测量以检索对应于存储在铁电存储器单元中的沟道电阻的位模式。然后，在框906，可以将在框904选择的脉冲持续时间的写入脉冲施加到铁电存储器单元。写入脉冲可以在铁电层内产生对应于在框902接收的位模式的残余极化。在框906处的单元编程也可以包括基于框902的接收的位模式而选择的写入脉冲的其它变化。例如，框906可以包括生成多个写入脉冲，每个写入脉冲具有选择的脉冲持续时间或变化的脉冲持续时间。可以基于在框902接收的位模式选择这些写入脉冲的施加频率。
控制器可以配置成遵循具有验证操作的写操作。可以用选择写或全写操作来执行验证操作。在图10中显示具有验证操作的写的一个示例。图10的方法1000包括框902、904、906的写操作。存储两个以上位的位模式的其它写操作可以代替图10的步骤902、904和906。在框902、904和906的写操作之后，可以执行验证操作以确保正确的位模式存储在多级铁电存储器单元中。在框1008，可以感测多级铁电存储器单元的沟道电阻。可以通过在铁电存储器单元的源极和漏极端子之间施加电压并且测量通过铁电存储器单元的电流来测量沟道电阻。在框1010可以将测量的电流与参考值进行比较以确定第二位模式，例如，在框906存储在存储器单元中的位模式。例如，测量的电流可以与如图7中所示在特定电压处的电流的已知值进行比较。返回参考图7，线722示出对于用不同写入脉冲编程的铁电存储器单元在相同施加的源极-漏极电压下获得的不同电流。当铁电存储器单元用718的写入脉冲编程时，当线722的电压施加在铁电存储器单元的漏极和源极端子之间时，可以测量电流724。因此，在框1012，框1010测量的电流值可以用于验证框902的接收位模式匹配在框906存储于铁电存储器单元中的位模式。如果验证操作在框1012确定不正确的值存储在铁电存储器单元中，则可以重复框902、904和/或906的写操作。当框1012的验证操作确定正确的值存储在铁电存储器单元中时，控制器可以继续下一个操作。
也可以由存储器控制器执行读操作以获得存储在铁电存储器单元中的位模式。读操作可以类似于图10的框1008、1010和1012的验证操作来执行。在图11中显示读操作的一个示例。方法1100开始于框1102，其中测量多级铁电存储器单元的沟道电阻。例如可以通过在铁电存储器单元的漏极和源极端子之间施加电压并且测量电流来测量沟道电阻。沟道电阻可以从R＝V/I计算为大约施加电压除以测量电流。在框1104，可以基于框1102的测量沟道电阻确定多级铁电存储器单元的铁电层的残余极化。然后，在框1106，可以从框1104的确定残余极化和/或框1102的测量沟道电阻确定存储在铁电存储器单元中的位模式。
在多级铁电存储器单元的阵列中，阵列可以由在存储器单元行上延伸的字线和在存储器单元列上延伸的位线互连。存储器控制器可以操作字线和位线以从阵列选择特定存储器单元以用于执行读和/或写操作。然后可以将适当的信号施加到字线和位线以执行期望的读和/或写操作。
除了如上所述由控制器对存储器单元的操作之外，存储器单元可以由任何器件或电路控制。在图12的系统图中显示如上所述的多级铁电存储器单元的操作的一个一般示例。存储器单元1208可以耦合到框1206，框1206包括用于将具有选择的脉冲持续时间的至少一个写入脉冲施加到存储器单元的装置，其中所述至少一个写入脉冲在铁电层内产生代表接收的位模式的残余极化。框1206的施加装置可以耦合到框1204，框1204包括用于至少部分地基于接收的位模式选择用于将写入脉冲施加到存储器单元的脉冲持续时间的装置。框1206的施加装置可以包括例如放大器，其配置成生成期望电压的信号并且在脉冲持续时间内被接通和切断。框1204的选择装置可以耦合到框1202，框1202包括用于接收用于写入存储器单元的位模式的装置。框1204的选择装置可以是例如数字逻辑电路，其配置成基于与将存储在存储器单元中的数据相对应的接收信号选择脉冲持续时间。框1202的接收装置可以包括例如配置成接收数字或模拟信号的输入节点。在一个实施例中，接收装置可以包括耦合到输入节点的缓冲电路和/或阻抗匹配电路。
尽管已详细描述了本公开及其优点，但是应当理解在不脱离由附带的权利要求限定的本公开的技术的情况下可以在本文中进行各种改变、替换和变更。而且，本申请的范围不旨在限于说明书中描述的工艺、机器、制造、物质组成、装置、方法和步骤的特定实施例。本领域普通技术人员从本公开将容易地理解，目前存在或以后开发的与本文中所述的相应实施例执行基本上相同功能或获得基本上相同结果的工艺、机器、制造、物质组成、装置、方法或步骤结果可以根据本公开被利用。因此，附带的权利要求旨在将这些工艺、机器、制造、物质组成、装置、方法或步骤包括在其范围内。

Claims (20)

1.一种方法，包括：
a)接收用于写入多级存储器单元的位模式，该多级存储器单元包括铁电层；
b)至少部分地基于接收的位模式选择用于将写入脉冲施加到所述存储器单元的脉冲持续时间；以及
c)将具有选择的脉冲持续时间的至少一个写入脉冲施加到所述存储器单元，其中所述至少一个写入脉冲在所述铁电层内产生代表接收的位模式的残余极化。
2.根据权利要求1所述的方法，其中，将所述至少一个写入脉冲施加到所述存储器单元的步骤包括将所述至少一个写入脉冲施加到铁电场效应晶体管(Fe-FET)。
3.根据权利要求2所述的方法，其中，将所述至少一个写入脉冲施加到所述存储器单元的步骤包括将所述至少一个写入脉冲施加到包括铁电聚合物的多级存储器单元，或者其中，将所述至少一个写入脉冲施加到所述存储器单元以在所述铁电层内产生残余极化的步骤包括修改Fe-FET的漏极和源极之间的沟道电阻，其中所述漏极和所述源极之间的沟道电阻代表接收的位模式。
4.根据权利要求1所述的方法，其中，将所述至少一个写入脉冲施加到所述存储器单元的步骤包括将所述至少一个写入脉冲施加到铁电二极管。
5.根据权利要求4所述的方法，其中，将所述至少一个写入脉冲施加到所述存储器单元以在所述铁电层内产生残余极化的步骤包括修改二极管中的上电极和下电极之间的沟道电阻，其中所述上电极和所述下电极之间的沟道电阻代表接收的位模式。
6.根据权利要求1所述的方法，其中，将所述至少一个写入脉冲施加到所述存储器单元的步骤包括以至少部分地基于接收的位模式的频率将多个写入脉冲施加到所述存储器单元。
7.根据权利要求1所述的方法，还包括：
感测具有铁电层的第二多级存储器单元的沟道电阻；以及
至少部分地基于感测电阻确定存储在所述第二多级存储器单元中的第二位模式。
8.根据权利要求7所述的方法，其中，所述第二多级存储器单元的感测电阻代表所述铁电层的残余极化。
9.根据权利要求8所述的方法，其中，所述第二多级存储器单元是所述第一多级存储器单元，并且所述方法还包括验证确定的第二位模式是接收的位模式。
10.一种装置，其包括：
(a)存储器单元，所述存储器单元包括：
i.源极；
ii.漏极；
iii.在所述源极和所述漏极之间的沟道；
iv.在所述沟道之上或之下的铁电层；
v.在所述铁电层之上或之下的栅极；以及
(b)控制器，所述控制器耦合到所述存储器单元的所述栅极并且配置成执行以下步骤：
i.接收用于写入所述存储器单元的位模式；
ii.至少部分地基于接收的位模式选择用于将写入脉冲施加到所述存储器单元的脉冲持续时间；以及
iii.将具有选择的脉冲持续时间的至少一个写入脉冲施加到所述存储器单元，其中所述至少一个写入脉冲在所述铁电层内产生代表接收的位模式的残余极化。
11.根据权利要求10所述的装置，其中，所述控制器配置成通过至少部分地基于所述至少一个写入脉冲的脉冲持续时间将所述至少一个写入脉冲施加到所述存储器单元而在所述沟道中产生导电路径。
12.根据权利要求11所述的装置，其中，所述控制器配置成通过至少部分地基于所述至少一个写入脉冲的脉冲持续时间将所述至少一个写入脉冲施加到所述存储器单元而设置所述导电沟道中的电荷载体水平。
13.根据权利要求10所述的装置，其中，所述控制器配置成接收所述接收的位模式中的至少两个位。
14.根据权利要求10所述的装置，还包括所述存储器单元构造在其上的衬底，其中所述存储器单元配置在顶栅结构中，所述顶栅结构在所述存储器单元背离所述衬底的一侧上具有栅极，或者，所述装置还包括所述存储器单元构造在其上的衬底，其中所述存储器单元配置在底栅结构中，所述底栅结构在所述存储器单元面对所述衬底的一侧上具有栅极。
15.根据权利要求10所述的装置，其中，所述铁电层包括有机铁电体。
16.根据权利要求10所述的装置，其中，所述存储器单元是存储器单元阵列中的一个存储器单元。
17.根据权利要求16所述的装置，还包括：字线，所述字线耦合到所述存储器单元的栅极并且耦合到所述控制器，其中所述控制器配置成将所述脉冲持续时间的所述至少一个写入脉冲通过所述字线施加到所述存储器单元，或位线，所述位线耦合到所述存储器单元的漏极和源极中的至少一个；以及耦合到所述位线的感测放大器，其中所述控制器还配置成执行以下步骤：i)检测由所述感测放大器感测的通过所述存储器单元的电流；以及ii)确定代表检测的电流的位模式。
18.根据权利要求17所述的装置，其中，所述控制器配置成验证确定的位模式等于接收的位模式。
19.根据权利要求10所述的装置，其中，所述存储器单元是铁电场效应晶体管(Fe-FET)。
20.一种装置，其包括：
a)存储器单元，所述存储器单元包括：
i.上电极；
ii.下电极；
iii.在所述下电极和所述上电极之间的铁电材料和半导体材料的共混物；以及
b)控制器，所述控制器耦合到所述存储器单元并且配置成执行以下步骤：
i.接收用于写入所述存储器单元的位模式；
ii.至少部分地基于接收的位模式选择用于将写入脉冲施加到所述存储器单元的脉冲持续时间；以及
iii.将具有选择的脉冲持续时间的至少一个写入脉冲施加到所述存储器单元，其中所述至少一个写入脉冲在所述铁电层内产生代表接收的位模式的残余极化。
CN201580043366.XA 2014-08-19 2015-06-03 具有多级操作的非易失性铁电存储器单元 Expired - Fee Related CN106575702B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201462039229P 2014-08-19 2014-08-19
US62/039,229 2014-08-19
PCT/US2015/033983 WO2016028356A1 (en) 2014-08-19 2015-06-03 Non-volatile ferroelectric memory cells with multilevel operation

Publications (2)

Publication Number Publication Date
CN106575702A true CN106575702A (zh) 2017-04-19
CN106575702B CN106575702B (zh) 2018-05-22

Family

ID=55351112

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580043366.XA Expired - Fee Related CN106575702B (zh) 2014-08-19 2015-06-03 具有多级操作的非易失性铁电存储器单元

Country Status (6)

Country Link
US (1) US10068630B2 (zh)
EP (1) EP3143650A4 (zh)
JP (1) JP6273384B2 (zh)
KR (1) KR20160148719A (zh)
CN (1) CN106575702B (zh)
WO (1) WO2016028356A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109378313A (zh) * 2018-09-23 2019-02-22 复旦大学 一种低功耗三维非易失性存储器及其制备方法
CN110021316A (zh) * 2017-11-22 2019-07-16 美光科技公司 脉冲积分器和存储器技术
CN111681692A (zh) * 2019-03-11 2020-09-18 格芯公司 多级铁电存储单元
CN112599664A (zh) * 2020-11-25 2021-04-02 南京大学 一种模拟神经突触的超低能耗柔性薄膜忆阻器及其制备方法
CN113077828A (zh) * 2017-06-09 2021-07-06 美光科技公司 存储器单元的基于时间存取
US11735244B2 (en) 2017-06-09 2023-08-22 Micron Technology, Inc. Time-based access of a memory cell

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101810406B1 (ko) * 2016-03-21 2017-12-20 한국과학기술원 메모리 소자
US10734531B2 (en) * 2017-06-22 2020-08-04 The Penn State Research Foundation Two-dimensional electrostrictive field effect transistor (2D-EFET)
US10643694B1 (en) * 2018-11-05 2020-05-05 University Of Notre Dame Du Lac Partial-polarization resistive electronic devices, neural network systems including partial-polarization resistive electronic devices and methods of operating the same
US11205467B2 (en) 2019-05-09 2021-12-21 Namlab Ggmbh Ferroelectric memory and logic cell and operation method
US11133047B2 (en) * 2019-06-24 2021-09-28 Micron Technology, Inc. Digit line management for a ferroelectric memory array
DE102021105038A1 (de) * 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Mehrbit-speichervorrichtung und verfahren zum betreiben derselben
US11289171B1 (en) * 2020-10-02 2022-03-29 Sandisk Technologies Llc Multi-level ultra-low power inference engine accelerator
US11450687B2 (en) 2020-12-15 2022-09-20 Sandisk Technologies Llc Multibit ferroelectric memory cells and methods for forming the same
US11877446B2 (en) * 2021-06-11 2024-01-16 Sandisk Technologies Llc Three-dimensional memory device with electrically conductive layers containing vertical tubular liners and methods for forming the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1403876A1 (en) * 2002-09-30 2004-03-31 Texas Instruments Incorporated Ferroelectric memory with wide operating voltage and multi-bit storage per cell
US6870753B2 (en) * 2002-03-27 2005-03-22 Seiko Epson Corporation Ferroelectric memory
CN1892889A (zh) * 2005-07-06 2007-01-10 三星电子株式会社 相变存储设备以及对其进行编程的方法
CN101620879A (zh) * 2009-07-29 2010-01-06 复旦大学 铁电存储器多位数据存储的操作方法
US20100073988A1 (en) * 2008-09-24 2010-03-25 Nat Inst Of Adv Industrial Sci And Tech Nonvolatile semiconductor storage device
CN101821811A (zh) * 2007-10-10 2010-09-01 美光科技公司 多级单元nand中的非相等阈值电压范围
CN102257610A (zh) * 2008-09-23 2011-11-23 新加坡国立大学 石墨烯存储单元及其制造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3275216B2 (ja) 1993-06-17 2002-04-15 富士通株式会社 強誘電体メモリ
BE1007865A3 (nl) * 1993-12-10 1995-11-07 Philips Electronics Nv Tunnel schakelelement met verschillende blijvende schakeltoestanden.
JP3360471B2 (ja) 1995-03-10 2002-12-24 ソニー株式会社 強誘電体記憶装置
JPH09161473A (ja) * 1995-12-11 1997-06-20 Fujitsu Ltd 強誘電体メモリセル及びこれを用いた強誘電体メモリ
JP2004288276A (ja) * 2003-03-20 2004-10-14 Seiko Epson Corp 強誘電体記憶装置
KR100506456B1 (ko) * 2003-07-30 2005-08-05 주식회사 하이닉스반도체 멀티비트 제어 기능을 갖는 불휘발성 강유전체 메모리 장치
TWI277207B (en) 2004-10-08 2007-03-21 Ind Tech Res Inst Multilevel phase-change memory, operating method and manufacture method thereof
KR100695139B1 (ko) * 2005-02-07 2007-03-14 삼성전자주식회사 강유전체 기록 매체 및 그의 기록 방법
US7476927B2 (en) 2005-08-24 2009-01-13 Micron Technology, Inc. Scalable multi-functional and multi-level nano-crystal non-volatile memory device
US7429767B2 (en) 2005-09-01 2008-09-30 Micron Technology, Inc. High performance multi-level non-volatile memory device
US7667220B2 (en) 2007-01-19 2010-02-23 Macronix International Co., Ltd. Multilevel-cell memory structures employing multi-memory with tungsten oxides and manufacturing method
US8004871B2 (en) * 2008-05-26 2011-08-23 Panasonic Corporation Semiconductor memory device including FET memory elements
KR101028993B1 (ko) 2009-06-30 2011-04-12 주식회사 하이닉스반도체 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
US8547741B2 (en) 2010-12-10 2013-10-01 Macronix International Co., Ltd. Nonvolatile stacked NAND memory
IT1403803B1 (it) * 2011-02-01 2013-10-31 St Microelectronics Srl Supporto di memorizzazione provvisto di elementi di memoria di materiale ferroelettrico e relativo metodo di programmazione
KR20130021199A (ko) * 2011-08-22 2013-03-05 삼성전자주식회사 비휘발성 메모리 소자 및 그 구동 방법
KR101300241B1 (ko) * 2011-08-31 2013-08-26 서울대학교산학협력단 강유전체 메모리 소자 및 그의 제조 방법
CN102306705A (zh) 2011-09-16 2012-01-04 北京大学 一种大容量多值阻变存储器
US8643142B2 (en) 2011-11-21 2014-02-04 Sandisk Technologies Inc. Passive devices for 3D non-volatile memory
US8865535B2 (en) 2012-04-13 2014-10-21 Sandisk Technologies Inc. Fabricating 3D non-volatile storage with transistor decoding structure
KR101438273B1 (ko) 2012-08-23 2014-09-04 연세대학교 산학협력단 강유전체 게이트 전계효과트랜지스터의 게이트 전압 조절을 통한 멀티레벨 비휘발성 강유전체 고분자 메모리 동작 방법
KR20140029814A (ko) * 2012-08-30 2014-03-11 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 구동 방법
EP2779261B1 (en) * 2013-03-15 2016-11-30 Acreo Swedish ICT AB Ferroelectric field-effect transistor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870753B2 (en) * 2002-03-27 2005-03-22 Seiko Epson Corporation Ferroelectric memory
EP1403876A1 (en) * 2002-09-30 2004-03-31 Texas Instruments Incorporated Ferroelectric memory with wide operating voltage and multi-bit storage per cell
CN1892889A (zh) * 2005-07-06 2007-01-10 三星电子株式会社 相变存储设备以及对其进行编程的方法
CN101821811A (zh) * 2007-10-10 2010-09-01 美光科技公司 多级单元nand中的非相等阈值电压范围
CN102257610A (zh) * 2008-09-23 2011-11-23 新加坡国立大学 石墨烯存储单元及其制造方法
US20100073988A1 (en) * 2008-09-24 2010-03-25 Nat Inst Of Adv Industrial Sci And Tech Nonvolatile semiconductor storage device
CN101620879A (zh) * 2009-07-29 2010-01-06 复旦大学 铁电存储器多位数据存储的操作方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113077828A (zh) * 2017-06-09 2021-07-06 美光科技公司 存储器单元的基于时间存取
US11735244B2 (en) 2017-06-09 2023-08-22 Micron Technology, Inc. Time-based access of a memory cell
CN110021316A (zh) * 2017-11-22 2019-07-16 美光科技公司 脉冲积分器和存储器技术
CN109378313A (zh) * 2018-09-23 2019-02-22 复旦大学 一种低功耗三维非易失性存储器及其制备方法
CN111681692A (zh) * 2019-03-11 2020-09-18 格芯公司 多级铁电存储单元
CN111681692B (zh) * 2019-03-11 2023-08-29 格芯公司 多级铁电存储单元
CN112599664A (zh) * 2020-11-25 2021-04-02 南京大学 一种模拟神经突触的超低能耗柔性薄膜忆阻器及其制备方法
CN112599664B (zh) * 2020-11-25 2023-09-22 南京大学 一种模拟神经突触的超低能耗柔性薄膜忆阻器及其制备方法

Also Published As

Publication number Publication date
WO2016028356A1 (en) 2016-02-25
US20170249983A1 (en) 2017-08-31
JP2017527979A (ja) 2017-09-21
JP6273384B2 (ja) 2018-01-31
EP3143650A1 (en) 2017-03-22
KR20160148719A (ko) 2016-12-26
EP3143650A4 (en) 2017-11-01
CN106575702B (zh) 2018-05-22
US10068630B2 (en) 2018-09-04

Similar Documents

Publication Publication Date Title
CN106575702B (zh) 具有多级操作的非易失性铁电存储器单元
CN107077966B (zh) 掺杂石墨烯的电极作为用于铁电电容器的互连体
CN106575575B (zh) 使用脉冲电磁辐射来处理薄膜有机铁电材料
CN106575622B (zh) 使用两步温度处理来制造薄膜铁电装置的方法
Baeg et al. High‐performance top‐gated organic field‐effect transistor memory using electrets for monolithic printed flexible NAND flash memory
US8194433B2 (en) Method and apparatus for accessing a bidirectional memory
Kohlstedt et al. Current status and challenges of ferroelectric memory devices
US8158973B2 (en) Organic memory array with ferroelectric field-effect transistor pixels
US9590014B2 (en) Resistance variable memory cell structures and methods
US8842462B2 (en) Resistive random access memory device and operating method thereof
US20070051940A1 (en) Device and method for determining the physical condition of an animal
Natarajan Emerging memory technologies
JP2007142014A (ja) 強誘電体記憶素子及び強誘電体記憶装置
Natarajan et al. Emerging memory technologies-mainstream or hearsay?

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180522

Termination date: 20200603