CN102257610A - 石墨烯存储单元及其制造方法 - Google Patents

石墨烯存储单元及其制造方法 Download PDF

Info

Publication number
CN102257610A
CN102257610A CN2009801408049A CN200980140804A CN102257610A CN 102257610 A CN102257610 A CN 102257610A CN 2009801408049 A CN2009801408049 A CN 2009801408049A CN 200980140804 A CN200980140804 A CN 200980140804A CN 102257610 A CN102257610 A CN 102257610A
Authority
CN
China
Prior art keywords
layer
memory cell
graphene layer
graphene
ferroelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801408049A
Other languages
English (en)
Other versions
CN102257610B (zh
Inventor
巴巴罗斯·欧伊尔迈兹
郑毅
倪广信
杜志达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Singapore
Original Assignee
National University of Singapore
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Singapore filed Critical National University of Singapore
Publication of CN102257610A publication Critical patent/CN102257610A/zh
Application granted granted Critical
Publication of CN102257610B publication Critical patent/CN102257610B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5657—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using ferroelectric storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5664—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using organic memory material storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/35—Material including carbon, e.g. graphite, grapheme
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种存储单元(10)，包括石墨烯层(16)，石墨烯层(16)具有代表存储单元(10)的数据值的可控电阻状态。在一个实例性的实施例中，通过使用铁电层(18)控制电阻状态来提供非易失性存储器。在实例性的实施例中，二进制“0”和“1”分别由石墨烯层(16)的低电阻状态和高电阻状态来代表，且这些状态由铁电层(18)的极化方向以非易失性方式进行切换。

Description

石墨烯存储单元及其制造方法
技术领域
本发明大体而言涉及一种存储单元以及制造存储单元的方法。更具体而言，本发明涉及但并不仅仅涉及一种基于石墨烯的存储单元及其制造方法。 
背景技术
对于需要高密度、超紧凑和低功率消耗的存储装置来代替使用大而笨重的硬盘驱动器的高性能数字照相机、mp3播放器、闪存驱动器和闪存卡、移动电话、个人数码助理(PDA)以及超便携笔记本个人电脑(PC)而言，对存储器且具体而言是非易失性存储器存在大量的需求。 
非易失性存储器的一个实例是NAND快闪存储器。本质上，NAND快闪存储器的每一存储单元除控制栅极之外还包括具有额外栅极(称为浮栅)的硅金属氧化物半导体场效应晶体管(SiMOSFET)。浮栅由绝缘层包围，绝缘层用于捕获任何通过热电子隧穿插入浮栅的电荷。浮栅中存在或缺少电荷会影响通过MOSFET沟道的电流，感测该电流以确定存储单元是将数据值保持为“1”还是“0”。 
近几年来，由于与硬盘驱动器相比具有较快的速度和更紧凑的结构、简单的电路设计以及因其积极主动的可扩展性而快速增加的容量，NAND快闪存储器已成长为十亿美元的产业。NAND的主要缺点是其较慢的随机存取时间，随机存取时间在第一个字节为25μs。NAND闪存还具有有限的写入-擦除循环次数，对于块0为100,000个循环，对于其他块则没有保证。与NAND闪存有关的另一个缺点是有必要进行“块擦除”，这意味着尽管NAND闪存的每一位均可从1变化至0，但如果具体块的一个位需要从0 变换至1，则需要将整个块(2112个字节)擦除至1。NAND闪存还需要高电压(220V)用于写入和擦除过程。 
另一非易失性存储器是铁电RAM(FeRAM)，其利用铁电电容器进行数据存储。在FeRAM中，“1”和“0”数据值由两个相反的极化状态表示，该极化状态不用电力即可保存。与NAND闪存不同，FeRAM仅需要比读取电压略高的写入电压。另外，读取和写入两者均可在FeRAM中以逐位的方式进行。这两个特征使FeRAM具有比NAND闪存小的功率消耗，且具有更平衡的读取和写入操作。FeRAM的速度与动态随机存取存储器(DRAM)相差无几，但远快于NAND闪存。通过强迫FeRAM单元进入某特定状态(例如“0”状态)来实施FeRAM单元的读取。如果单元已保持“0”，则在输出线观察不到变化。如果单元保持“1”，则强迫进入相反状态会导致在输出线出现短时电流脉冲。于是，单元的数据值由存在或缺少该脉冲决定。然而，FeRAM的主要缺点是“1”状态的读取过程具有破坏性，且需要后续的重新写入过程将该状态恢复至“1”。另外，FeRAM的扩展性仍不清楚。 
发明内容
概括地说，本发明涉及一种存储单元，该存储单元包括作为工作介质的石墨烯。可通过使用已知的栅极电介质来切换石墨烯以提供易失性操作，同时可通过使用铁电层作为栅极电介质来切换石墨烯以提供非易失性操作。 
按照一个具体表述，本发明涉及一种存储单元，该存储单元包括石墨烯层，石墨烯层具有代表该存储单元的数据值的可控电阻状态。 
优选地，该存储单元进一步包括用以控制电阻状态的铁电层。 
优选地，石墨烯层被构造成在将铁电层去极化为剩余极化强度为零时处于高电阻状态，并且，该石墨烯层被构造成在将铁电层极化为剩余极化强度不为零时处于低电阻状态。在另一形式中，存储单元进一步包括电性连接至铁电层的上电极，其中石墨烯层被构造成在对上电极施加非对称电 压扫描以进行铁电去极化时处于高电阻状态，且其中石墨烯层被构造成在对上电极施加对称电压扫描以极化铁电层时处于低电阻状态。 
优选地，该高电阻状态和所述低电阻状态均具有大于500％的电阻变化率。由于能够清楚地描述电阻状态所代表的数据值(例如0和1)，所以这是有利的，尽管50％的电阻变化率即足以实现此目的。 
优选地，在第一形式中，将石墨烯层设置于铁电层与导电基板上的介电层之间。在此种形式中，该方法优选地进一步包括在铁电层上形成的上电极。在第二形式中，将铁电层设置于石墨烯层与导电基板上的介电层之间。在此第二形式中，在介电层(使用基板)上优选地具有下电极。在第三形式中，将外延铁电层设置于石墨烯层与导电氧化物基板之间。在第一和第三形式中，导电基板和导电氧化物基板均作为下电极。 
优选地，石墨烯层包括大于零的本底掺杂能级。这能够有利地实施对称的写入过程。在一个形式中，这能够实现在对存储单元的上电极施加正电压脉冲时石墨烯层处于高电阻状态，在对上电极施加负电压脉冲时石墨烯层处于低电阻状态。在一个形式中，通过在碳化硅基板上提供作为外延石墨烯的石墨烯层可实现本底掺杂能级。在另一形式中，对石墨烯层掺杂以施主或受主分子，并将其设置于铁电层的一个表面上，且在铁电层的相对侧的表面上形成电极。 
优选地，本底掺杂能级是可控的，以调整电阻状态的电阻变化率。此有利地能够使用多个电阻变化率来代表多个数据位。 
优选地，在第一形式中，以化学方式从石墨烯氧化物获得石墨烯层。在第二形式中，石墨烯层是化学改性石墨烯，例如石墨烷。在第三形式中，石墨烯层通过化学气相沉积(CVD)、低压CVD或等离子体增强CVD生长于铜、镍、钴或任何其他表面上，从而能够获得大规模石墨烯。在第四形式中，石墨烯层以机械方式从块状石墨剥落。就厚度而言，石墨烯层可为一层、两层、三层或任何其他栅极可调的厚度。 
优选地，石墨烯层是原始状态的两维片材，或成图案化的纳米级尺寸的点、点阵列、纳米线或纳米线阵列。石墨烯层可具有本征能带结构，或 具有由侧限、应变应力或电场所限定的带隙。 
优选地，石墨烯层由顶部栅极、侧面栅极、背面栅极、或由顶部栅极、背面栅极、侧面栅极中的一个或多个的组合进行选通。 
优选地，存储单元在柔性和/或透明基板上制造。 
优选地，石墨烯层的设置是选自如下之一：与铁电层直接接触，以及通过超薄的绝缘层与该铁电层进行隔离。 
优选地，存储单元进一步包括石墨烯层和铁电层的交替堆叠，其中每一层均分别接触(或可接触)。由于这能够实现三维存储器架构，所以是有利的。 
按照另一个具体表述，本发明涉及一种制造存储单元的方法，包括提供石墨烯层，石墨烯层具有可控的电阻状态以代表存储单元的数据值。 
优选地，此方法进一步包括提供用于控制所述电阻状态的铁电层。 
优选地，在第一形式中，该提供步骤包括将石墨烯层设置于导电基板上的介电层上，以及在石墨烯层上形成铁电薄膜。在此形式中，该方法优选地进一步包括在铁电薄膜上形式上电极。在第二形式中，该提供步骤包括在导电基板上的介电层上形成铁电薄膜，以及将石墨烯层设置于铁电薄膜上。在此形式中，此方法优选地进一步包括在铁电薄膜与介电层之间形成下电极。在第三形式中，该提供步骤包括在导电氧化物上形成外延铁电薄膜，并将石墨烯层设置于铁电薄膜上。在此形式中，导电氧化物作为下电极。 
优选地，在需要本底掺杂时，该提供步骤包括将石墨烯层沉积于铁电基板上，以及用施主或受主分子掺杂石墨烯层。替代地或另外地，这可通过在碳化硅基板上生长外延石墨烯来实现。还可使用铁电本底选通(ferroelectric background gating)。 
优选地，在第一形式中，该提供步骤包括以化学方式从石墨烯氧化物获得石墨烯层。在第二形式中，该提供步骤包括对石墨烯进行化学改性以提供石墨烯层。在第三形式中，该提供步骤包括通过化学气相沉积(CVD)、低压CVD或等离子体增强CVD在铜、镍、钴或任何其他表面上生长石墨 烯层，从而能够获得大规模石墨烯。在第四形式中，该提供步骤包括以机械方式从块状石墨剥落。就厚度而言，该石墨烯层可为一层、两层、三层或任何其他栅极可调的厚度。 
优选地，该提供步骤包括作为一层、两层、三层或任何其他栅极可调的厚度来提供石墨烯层。 
优选地，该提供步骤包括作为原始状态的两维片材，或成图案化的纳米级尺寸的点、点阵列、纳米线或纳米线阵列来提供石墨烯层。 
优选地，该提供步骤包括在柔性和/或透明基板上提供这些层。 
优选地，该提供步骤包括提供与铁电层直接接触的石墨烯层，或者使用超薄的绝缘层将石墨烯层与铁电层隔离。优选地，该方法进一步包括形成石墨烯层和铁电层的交替堆叠。 
从下面的描述中将显见，本发明的各实施例提供一种受益于低偏压写入和读取过程的存储单元，从而相应地减小使用该存储单元的装置的功率消耗。另外，从本发明的存储单元读取数据不具有破坏性，从而可避免重新写入过程，因此可增加切换时间并减小使用功率。当这些因素与下文中所述的各个因素相结合时，可形成具有高性能、快速存取时间、高可靠性、低功率消耗和非易失性的存储器装置。本发明还通过使用柔性和/或透明基板和聚合物铁电提供一种用于具有成本效益的柔性电子器件的非易失性存储器方案。通过下文中的描述，这些优点以及其他相关的优点将为所属领域的技术人员所显见。 
附图说明
现在，参照附图说明存储单元的非限制性优选实施例，其中： 
图1A和1B分别是该存储单元的一个实施例的剖面示意图和剖视立体示意图； 
图2是显示石墨烯层的场敏电阻的曲线图； 
图3A和3B是显示石墨烯层在极化强度为零(即，位“1”)和极化强度不为零(即，位“0”)时的电阻与电场之间关系的曲线图； 
图3C和3D是显示从不同的初始状态将“1”状态写入该存储单元的两个系列的极化与电场(P-E)关系磁滞回线图。 
图3E和3F是显示从不同的初始状态将“0”状态写入该存储单元的两个系列的极化-电场(P-E)关系磁滞回线，。 
图4A和4B是该存储单元的替代实施例的剖面示意图； 
图4C是使用柔性和/或透明基板和聚合物铁电的柔性存储单元的剖视立体示意图； 
图5是显示当栅极电压扫描为-85V与85V之间时，石墨烯-铁电存储单元的石墨烯电阻的磁滞回线与栅极电压之间的关系曲线图； 
图6A至6D是显示为实施各个数据值变化(即，位写入存储单元)，石墨烯电阻的磁滞回线与栅极电压之间的关系曲线图； 
图7A和7B分别是非静电偏压的存储单元和静电偏压的存储单元的剖面示意图、磁滞回线和曲线图。 
图8A至8C是剖面示意图以及显示在进行静电偏压以及将“1”和“0”写入该存储单元的操作后磁滞回线之变化的磁滞回线。 
图9A和9B是该存储单元的两个实施例在带静电偏压时的剖面示意图；以及 
图10是每一单元多个位的数据存储的电阻变化率与本底掺杂能级关系的曲线图。 
具体实施方式
参见图1A和1B，其中显示存储单元10的一个优选实施例。存储单元10包括导电基板12和设置在导电基板12上的介电层14。包括石墨烯片材的石墨烯层16设置于介电层14上，并由包括铁电薄膜的铁电层18封装。石墨烯层16电性连接至存储单元10的源极区15和漏极区17。电性连接至铁电层18的上电极20和电性连接至介电层的下电极22形成存储单元10的两个替代栅极区。在石墨烯层16上提供触点24以连接至/自存储单元10。上述各层的这种设置形成具有金属/铁电/石墨烯的夹心结构的非 易失性存储单元，这在图1B中最佳地进行绘示。 
石墨烯层16包括石墨烯，其是一层具有两维六角晶体结构的碳原子。人们已经发现，石墨烯的独特性能的其中一个是场敏电导率(field-dependent conductivity)。参见曲线图2，此场敏电导率显示为差分电阻与栅极电压之间的倒置V形关系曲线。视栅极电压建立的电场而定，石墨烯中的电荷载流子可从空穴至穿过最小导电点的电子(即，V形形状的峰点，也称为迪拉克点)连续调节。因此，在将单个石墨烯片材放置于导电基板(例如，硅晶圆)上的介电层上以形成石墨烯-介电层-栅极结构时，当石墨烯片材接地时施加至导电基板的偏压导致电荷载流子浓度和电导率变化。 
在本发明中使用的石墨烯通过使用石墨烯层的不同电阻状态代表数据值(参考磁性数据存储)来利用石墨烯的场敏电导率。然而，只要关闭外部的场，石墨烯的不同电阻状态就不能保存。为克服场敏电阻的此易失性性质，本发明的一个优选实施例利用铁电层的剩余场来设置石墨烯的特定电阻状态。如在下文中所述，在一个优选实施例中，二进制“0”和“1”由石墨烯层的不同电阻状态代表，且这些状态由铁电层的极化大小以非易失性方式切换。 
图3A至3F显示上述设置的优选操作。参见图3A和3B(其也显示石墨烯层的场敏电阻)的电阻-极化关系曲线图，将铁电层设置为零剩余极化Pmin和非零剩余极化-Pr导致石墨烯层的两个具体电阻状态。在所示实施例中，二进制信息是分别代表数据值“1”的高电阻状态(具有电阻R1)和代表数据值“0”的低电阻状态(具有电阻R0)。在需要读取所存储的二进制数值时，所需的操作是检测石墨烯层的电阻。应当理解，由于存储器数值由铁电层保存，铁电层维持剩余极化直到其被去极化或被不同地极化为止，所以读取数据值不具有破坏性。 
图3C和3D显示将二进制数值“1”写入优选形式的存储单元的操作。参见曲线图3C和3D，其中显示铁电层的两个不同的极化-电场(P-E)磁滞回线。在图3C中，铁电层最初用剩余极化强度-Pr进行极化，而在图3D 中，铁电层最初使用零极化强度进行极化。在两种情况下，铁电层经受非对称VTG扫描从0至Vmax，Vmax至VEC以及从VEC返回至0的小磁滞回线。应当理解，剩余极化强度是铁电层内的电偶极子响应于所施加的电场在一个方向上对齐的结果，且EC是铁电的矫顽场。 
现在，参见图3E和3F，其中显示将二进制数值“0”写入优选形式的存储单元的操作。如前所述，图3E和3F显示铁电层的两个不同的极化-电场(P-E)磁滞回线。在图3E中，铁电层最初用剩余极化强度-Pr进行极化，而在图3F中，铁电层最初使用零极化强度进行极化。为写入位“0”，铁电层经受非对称VTG扫描从0至Vmax，Vmax至-Vmax以及从-Vmax返回至0的大磁滞回线。该大磁滞回线使铁电层中的极化最大化，并将存储单元设置为位“0”，仍与最初的状态无关。人们已经发现，可再现地实现高电阻状态与低电阻状态之间的至少一个数量级的电阻变化。如前所述，需要读取所存储的数值，所需的操作是检测石墨烯层的电阻。 
图4A和4B例示存储单元的替代优选实施例。在图4A中，在介电层14上设置铁电层18，而在图4B中，在导电氧化物层14上设置铁电层18，在外延铁电层18上设置石墨烯层16。这些设置中的上电极20位于铁电层18的下面(即，位于铁电层18与图4A中的介电层14及图4B中的导电钙钛矿氧化物之间)。这些实施例的设置能够实现铁电层18的热处理。 
在易失性实施例中制造存储单元包括提供石墨烯层，该石墨烯层具有代表数据值的不同电阻状态。在非易失性实施例中制造存储单元包括通常在基板上提供石墨烯层和铁电层(尽管有一个实施例使用铁电层作为基板)，铁电层被构造成以可控方式设置石墨烯层的电阻状态。在一个优选实施例中，在柔性和/或透明基板12上制造存储单元，如图4C中所示。对于图1A中的实施例，该方法包括使用导电基板12形成下电极，在导电基板12上设置石墨烯层16，在石墨烯层16上设置铁电层18。在一个实例中，该方法包括通过金属的热蒸发形成下电极，以及通过电子束光刻下电极形成图案。也可类似地制造一个或多个额外的顶部栅极、侧面栅极、背面栅极或者它们的组合。优选形式中的方法还包括在石墨烯层上或介电层上旋 涂一层聚偏氟乙烯-三氟乙烯共聚物[P(VDF-TrFE)]，以形成铁电层。石墨烯层在铁电层上的设置是选自如下之一：石墨烯层与铁电层直接接触，以及由超薄的绝缘层隔离该石墨烯层和铁电层。 
石墨烯层使用以下方式中的一种或多种方式制造：以化学方式从石墨烯氧化物获得，利用化学改性石墨烯(例如，石墨烷)制造，以及通过化学气相沉积(CVD)、低压CVD或等离子体增强CVD中的一种或多种生长于铜、镍、钴或任何其他表面上，从而能够获得大规模石墨烯。石墨烯层也可以机械方式从块状石墨剥落。石墨烯层的厚度选自由如下组成的群组：一层、两层、三层和任何其他栅极可调的厚度。 
石墨烯层可为原始状态的两维片材，或为成图案的纳米级尺寸的点、点阵列、纳米线或纳米线阵列。就带隙而言，石墨烯层具有本征石墨烯层具有本征能带结构，或具有由侧限、应变应力或电场所限定的带隙。 
图5显示图1的存储单元的一个样品的石墨烯电阻R的电磁滞回线与顶部栅极(即，上电极)电压VTG之间的函数关系。值得注意的是，当顶部栅极电压沿闭环扫描时，电阻测量有显著的磁滞。在最大电阻Rmax与最小电阻Rmin之间显示有磁滞切换。对于所试验的样品，电阻变化率，ΔR/R＝(Rmax-Rmin)/Rmin大于350％。 
在优选实施例中，最大电阻峰值Rmax代表数据值“1”，而数据值“0”则由RPr代表。如图6A和6D所示，与现有状态无关，对应于全对称VTG扫描的大磁滞回线将存储器设置为“0”。在图6A中，已将“0”重新写入“0”，而在图6D中，已将数据值从“1”复位至“0”。相反，将“1”写入存储单元需要具有非对称VTG扫描的小磁滞回线，以便当VTG返回至零时使铁电层中的极化强度最小。如图6B和6C中所示，与初始状态“1”或“0”无关，小磁滞回线将石墨烯通道的电阻状态设置为接近Rmax。因此，通过使用大和小磁滞回线，可在本发明的存储单元中实现非易失性切换或数值的设置。如前文中所述，仅仅通过使用低达1nA的励磁电流测量存储单元电阻即可读取存储单元中设置的信息。 
上述实施例清楚地显示，通过实施大或小磁滞回线可实现高电阻状态 与低电阻状态之间的可逆转非易失性切换。电阻磁滞回线以及高电阻状态与低电阻状态之间的切换起因于铁电薄膜在石墨烯中由电偶极子引起的掺杂(即，磁滞铁电掺杂)。在迄今为止准备的样品中，电阻变化ΔR/R超过500％(即，在高电阻状态下的电阻是低电阻状态下的电阻的6倍)，并可通过提高铁电/石墨烯界面的质量、石墨烯中的电荷载流子迁移率，以及通过增加铁电薄膜的剩余极化强度来进一步提高。一个增加铁电层的剩余极化强度的方法是施加较大的电场。一个替代方法是直接在铁电基板上准备石墨烯片材，从而能够使用具有高得多的剩余极化强度的其他铁电材料。另一方法是通过使用双层石墨烯或石墨烯纳米带来打开石墨烯层中的带隙。 
尽管上述实施例可通过使用非对称写入对策(即，使用不同的磁滞回线)进行工作，但非对称写入对策的要求可能使装置操作和存储器的电路设计以及数据存储应用变得复杂。为解决此问题，本发明的又一优选实施例实施静电偏压技术。具体而言，在此替代实施例中，在铁电极化前通过在石墨烯中引入本底掺杂能级(在本说明书中为nback)来单向修改石墨烯层中的磁滞铁电掺杂。nback在电偶极子翻转上加静电力/偏压，并在铁电层中产生非对称剩余极化强度Pr′和Pr″。 
图7A和7B相对于非静电偏压技术显示静电偏压技术的效应。在这两个附图中，用显示电偶极子方向的箭头说明铁电层。图7A显示没有静电偏压的效应。铁电栅极在石墨烯中引入两个具有相反符号的对称的零场掺杂能级。利用对称的电压扫描，在石墨烯中没有观察到因双极性场敏导电性引起的电阻变化。图7B显示具有静电偏压的效应。如前文中所述，由于石墨烯中的本底掺杂nback引起的静电偏压(静电偏压也可由铁电栅极提供)会单向修改磁滞铁电掺杂，从而利用对称的电压扫描能够实现两个不同的电阻状态。此实施例中的电阻变化率(ΔR/R)可利用以下等式(1)确定： 
ΔR R = R 1 - R 0 R 0 = 2 n back n 0 - n back - - - ( 1 )
通过使用静电偏压效应，可通过对称电压脉冲来实现向存储单元中进行对称的位写入，从而通过施加电压脉冲以翻转铁电层中的电偶极子定向来简化写入程序。这在图8A至8C中显示。图8A显示石墨烯层具有大于零的nback的存储单元的剖面示意图，以及nback在铁电层中产生非对称剩余极化强度Pr′和Pr″的最终效应。参照图8B和8C，本实施例中的存储单元能够在对上电极施加正电压脉冲时将存储器状态从“0”切换至“1”。在正脉冲后，铁电中的极化将保持为Pr′，以将石墨烯层设置为高电阻值R1(如图7B中所示)。相反，为从“1”切换至“0”，对上电极施加负电压脉冲。在施加负脉冲后，铁电中的极化强度将保持为Pr″，从而将石墨烯层设置为低电阻值R0(如图7B中所示)。相反，在没有静电偏压以及当石墨烯的场敏导电性不是双极时，对称写入会由于对称剩余极化强度Pr和-Pr(如图7A中所示)而导致相同的电阻状态。 
图9A和9B显示利用静电偏压的存储单元的两个实施例。在图9A中，存储单元与图1A中的存储单元具有类似的结构，但其是通过在碳化硅(SiC)基板12上生长外延石墨烯16而形成。在此实施例中，通过控制SiC的表面重构而以受控的方式由基板12对石墨烯层16进行掺杂(在优选实施例中为重掺杂，由石墨烯层16中的正离子代表)。在图9B中，石墨烯层16在铁电层18上由化学气相沉积(CVD)或机械剥落沉积，铁电层18作为基板。在此实施例中，石墨烯层16掺杂以(在优选实施例中为重掺杂)施主/受主分子26，例如五苯、红荧烯或四氰基对本醌(TCNQ)，并被设置于铁电层18的一个表面上，下电极22形成于铁电层18的相对的表面上。 
在本发明的另一替代实施例中，石墨烯中的本底掺杂能级或nback受到控制，以便存储单元中的电阻变化率(ΔR/R)连续可调。通过对基板施加背部栅极电压(VBG)可控制nback。对于非易失性应用，可使用铁电背部栅极提供可调的nback。此种栅极可调的ΔR/R由于能够实现每一单元多个位的数据存储，所以是有利的。从图10可看出栅极可调的ΔR/R的效应，图 10显示nback与最终的电阻变化率ΔR/R之间的关系。此处，n0(Pr/e)代表当nback＝0时石墨烯中的零场铁电掺杂。具体而言，通过逐渐改变nback，ΔR/R从零连续调节至超过1000％(尽管高迁移率样品已显示大得多的范围，例如，超过10000％)。于是，使用不同的ΔR/R数值来代表多位信息存储。由于调节nback对R1和R0产生具有不同数值的磁滞回线，所以这是可能的。由于每组R1和R0能够实现一个具体的ΔR/R进行一位存储，所以多组R1和R0能够存储多位。例如，如果可检测到三组R1和R0，则可实施三位存储(即，00，01和10)。在图10的实例中，显示每一单元十个位调节，其中将ΔR/R每变化100％定义为一位。与二进制信息相比，在使用同一单位单元尺寸的情况下，每一单元十个位的存储可使数据存储容量增加5倍。通过使用电阻变化率为10000或更大的极高迁移率装置，这可得到进一步增强和利用。另外，如果使用带隙开度(例如，侧限、带、点和解毒剂阵列)，则可在石墨烯带结构中进行期望的改变(例如，氢化，电场引起的间隙，例如，双层)。 
从上述说明可清楚看出本发明带来的益处。例如，通过利用石墨烯层的场敏电阻，存储单元足够快速以匹配当前的DRAM。当石墨烯层由铁电层控制时，所得的存储器也是非易失性的。本发明的存储单元中的写入和读取过程两者均由低工作偏压实现，从而减小使用该存储单元的装置的功率消耗。对于石墨烯-P(VDF-TrFE)存储器，为进行读取，需要数十微伏来读取石墨烯工作通道的电阻值；而为了进行写入，可通过将P(VDF-TrFE)厚度限制于低于100nm可实现小于10V的工作偏压。应理解，有机铁电层还能够实现与柔性透明电子的简单集成，同时还作为覆盖层和钝化层。另外，从本发明的存储单元进行数据读取不具有破坏性，因此不需要后续的重新写入。这可增加切换循环并减小功率使用。由于石墨烯的稳定、化学惰性性质，即使与传统的数据存储相比，本发明的存储单元也可提供可靠的数据存储方法。具有超高电荷载流子迁移率的石墨烯还使存储单元具有极快的读取速度，通常为数十飞秒。即使由于实际工作装置的设计限制而不利用这些速度，这些装置具有极高的迁移率这一事实也在其以多个数量 级的慢速度工作时会节省很多电。当这些因素与石墨烯层的灵敏的场敏电阻和铁电层的快速切换时间(数十纳秒)结合时，可提供具有高性能、快速存取时间、高可靠性、低功率消耗和非易失性的存储器装置。对于石墨烯-铁电存储单元，P(VDF-TrFE)优选与用于非易失性数据存储的具有成本效益方案的柔性电子器件集成，而在需要高性能、超快读取和写入石墨烯-铁电存储器时，优选使用无机铁电物质，例如基于锆钛酸铅(PZT)的材料(对于基于PZT的材料，切换速度可快达280ps)。换言之，铁电栅极可利用无机或有机材料制造。 
上述说明归纳如下： 
1.石墨烯存储器依靠材料的电子固有特性。利用电场效应可调节载流子浓度。当载流子浓度很大(高掺杂)时，装置电阻很低。当载流子浓度很低(小掺杂)时，装置电阻很高。与掺杂无关，石墨烯的载流子迁移率很大。可使用两个电阻状态来存储信息，以便将大电阻状态“捐助”给信息的一个位，将小电阻“捐助”给信息的互补位。 
2.通过使用电栅极提供的电场效应改变载流子浓度，可将装置状态从一个状态切换至另一状态。 
3.电场效应可通过易失性栅极或非易失性栅极实现。 
4.在存在易失性栅极时，存储器将为易失性存储器。对于非易失性栅极，存储器将为非易失性存储器。 
5.非易失性栅极由铁电材料实现。 
6.装置操作可使得仅一个栅极作用于原本不掺杂(中性)的石墨烯上。这会导致非对称写入方案。 
7.装置操作可使得人们可将铁电栅极用于已充电的石墨烯片材。该充电可通过众多方式实现(基板引起的，例如碳化硅，背面栅极引起的(易失性和非易失性)，化学掺杂引起的，或者上述项的任何组合)。在本文中已将这称为“静电偏压”，并导致简单的读写方案(对称写入)。 
8.对于静电偏压，可实现可在多个数量级上变化的栅极可调ΔR/R(至少1000％，在极高质量的样品中100000％，在带隙所限定的工程样品中 ＞＞10000％)。还可能使用于承受静电偏压的互补栅极原则上为易失性。 
还可构建多层石墨烯存储单元。此替代实施例中的结构由石墨烯和铁电栅极的交替堆叠组成，每一层均分别接触，从而当每一层均形成单位单元时，实现三维存储器架构。这可通过使用石墨烯或石墨烯氧化物来实施，例如通过逐层地旋涂石墨烯和铁电栅极。 
在又一替代实施例中，使用透明和柔性的有机铁电材料来为基于石墨烯的柔性、透明电子装置提供覆盖层(如果石墨烯也用作栅极的接触金属)。 
前文中说明非限制性优选实施例，所属领域的技术人员应理解，可对这些非限制性优选实施例的设计、结构或操作进行变更或修改，这不会背离权利要求的范围。例如，尽管已结合非易失性设置和操作来说明优选实施例，但由于也可设想不需要铁电栅极介电层的易失性操作，所以这并不是必不可少的。另外，在使用铁电栅极时，并不是必需使用零剩余极化强度和非零剩余极化强度来界定二进制数值“1”和“0”中的每一者。如果需要或期望，可将一个剩余极化强度界定成使石墨烯片材在该极化强度下的最终电阻代表一个数据值，且缺少该极化强度(导致其他电阻值)可代表另一数据值。从非零剩余极化强度改变至实质上零极化强度可通过已知的去极化技术来完成。另外，尽管已将图3A和3B的曲线图中的x轴描述为铁电层的极化强度，但所属领域的技术人员将理解，x轴也可代表底部栅极电压(图1A中的VBG)或顶部栅极电压(图1A中的VTG)。也就是说，除铁电层的极化外，石墨烯层的场敏电阻特性还可使用施加至存储单元的顶部或底部栅极的电压来表示。在期望绝缘基板时，其可为柔性和/或透明基板。如果需要背面栅极，可进行如下设置：使石墨烯位于由高导电层组成的底部栅极结构上，高导电层通过绝缘层与石墨烯隔离。例如，权利要求书的范围企图涵盖上述变化。 

Claims (41)

1.一种存储单元，包括石墨烯层，所述石墨烯层具有代表所述存储单元的数据值的可控电阻状态。
2.如权利要求1所述的存储单元，进一步包括铁电层，所述铁电层用以控制所述电阻状态。
3.如权利要求2所述的存储单元，其特征在于，所述石墨烯层被构造成当所述铁电层的剩余极化强度为零时处于高电阻状态，且其中所述石墨烯层被构造成当所述铁电层的剩余极化强度不为零时处于低电阻状态。
4.如权利要求2所述的存储单元，进一步包括电性连接至所述铁电层的上电极，其中所述石墨烯层被构造成在对所述上电极施加非对称电压扫描时处于高电阻状态，且其中所述石墨烯层被构造成在对所述上电极施加对称电压扫描时处于低电阻状态。
5.如权利要求3或4所述的存储单元，其特征在于，所述高电阻状态和所述低电阻状态均具有大于500％的电阻变化率。
6.如权利要求2至5中任一项所述的存储单元，其特征在于，所述石墨烯层设置于所述铁电层与导电基板上的介电层之间。
7.如权利要求2至5中任一项所述的存储单元，其特征在于，所述铁电层设置于所述石墨烯层与导电基板上的介电层之间。
8.如权利要求6或7所述的存储单元，进一步包括下电极，所述下电极使用导电基板。
9.如权利要求2至5中任一项所述的存储单元，其特征在于，所述石墨烯层设置于导电氧化物基板上的外延铁电层上。
10.如权利要求2所述的存储单元，其特征在于，所述石墨烯层包括大于0的本底掺杂能级。
11.如权利要求10所述的存储单元，其特征在于，所述石墨烯层被构造成在对所述存储单元的上电极施加正电压脉冲时处于高电阻状态，且其中所述石墨烯层被构造成在对所述上电极施加负电压脉冲时处于低电阻状态。
12.如权利要求10或11所述的存储单元，其特征在于，所述石墨烯层是在碳化硅基板上的外延石墨烯。
13.如权利要求10或11所述的存储单元，其特征在于，所述石墨烯层掺杂有施主或受主分子，且设置于所述铁电层的一个表面上，所述铁电层的相对的表面上形成有电极。
14.如权利要求10至13中任一项所述的存储单元，其特征在于，所述本底掺杂能级是可控的，以调节所述电阻状态的电阻变化率。
15.如权利要求14所述的存储单元，其特征在于，多个电阻变化率代表多个数据位。
16.如权利要求1至11中任一项所述的存储单元，其特征在于，所述石墨烯层以化学方式从石墨烯氧化物获得。
17.如权利要求1至11中任一项所述的存储单元，其特征在于，所述石墨烯层是化学改性的石墨烯。
18.如权利要求1至11中任一项所述的存储单元，其特征在于，所述石墨烯层通过化学气相沉积(CVD)、低压CVD或等离子体增强CVD生长于铜、镍、钴或任何其他表面上，从而能够获得大规模石墨烯。
19.如权利要求1至11中任一项所述的存储单元，其特征在于，所述石墨烯层是一层、两层、三层或任何其他栅极可调的厚度。
20.如权利要求1至11中任一项所述的存储单元，其特征在于，所述石墨烯层是原始状态的两维片材，或形成图案的纳米级尺寸的点、点阵列、纳米线或纳米线阵列。
21.如权利要求1至11中任一项所述的存储单元，其特征在于，所述石墨烯层具有本征能带结构，或具有由侧限、应变应力或电场所限定的带隙。
22.如权利要求1至11中任一项所述的存储单元，其特征在于，所述石墨烯层由顶部栅极、侧面栅极、背面栅极、或由顶部栅极、背面栅极、侧面栅极中的一个或多个的组合进行选通。
23.如权利要求1至11中任一项所述的存储单元，其特征在于，所述存储单元在柔性和/或透明基板上制造。
24.如权利要求2至11中任一项所述的存储单元，其特征在于，所述石墨烯层的设置是选自如下之一：与所述铁电层直接接触，以及由超薄的绝缘层进行隔离。
25.如前述权利要求中任一项所述的存储单元，进一步包括石墨烯层和铁电层的交替堆叠，其中每一层均分别接触。
26.一种制造存储单元的方法，包括提供石墨烯层，所述石墨烯层具有可控的电阻状态以代表所述存储单元的数据值。
27.如权利要求26所述的方法，进一步包括：提供用于控制所述电阻状态的铁电层。
28.如权利要求27所述的方法，其特征在于，所述提供步骤包括将所述石墨烯层设置于导电基板上的介电层上，以及在所述石墨烯层上形成铁电薄膜。
29.如权利要求26或27所述的方法，其特征在于，所述提供步骤包括在碳化硅基板上生长外延石墨烯。
30.如权利要求27所述的方法，其特征在于，所述提供步骤包括在导电基板上的介电层上形成铁电薄膜，以及将所述石墨烯层设置于所述铁电薄膜上。
31.如权利要求27所述的方法，其特征在于，所述提供步骤包括将所述石墨烯层沉积于铁电基板上，以及用施主或受主分子掺杂所述石墨烯层。
32.如权利要求27或28所述的方法，进一步包括在所述铁电薄膜上形成上电极。
33.如权利要求32所述的方法，进一步包括在所述铁电薄膜与所述介电层之间形成下电极。
34.如权利要求26或27所述的方法，其特征在于，所述提供步骤包括以化学方式从石墨烯氧化物获得所述石墨烯层。
35.如权利要求26或27所述的方法，其特征在于，所述提供步骤包括对石墨烯进行化学改性以提供所述石墨烯层。
36.如权利要求26或27所述的方法，其特征在于，所述提供步骤包括通过化学气相沉积(CVD)、低压CVD或等离子体增强CVD在铜、镍、钴或任何其他表面上生长所述石墨烯层，从而能够获得大规模石墨烯。
37.如权利要求26或27所述的方法，其特征在于，所述提供步骤包括作为一层、两层、三层或任何其他栅极可调的厚度提供所述石墨烯层。
38.如权利要求26或27所述的方法，其特征在于，所述提供步骤包括将所述石墨烯层提供为原始状态的两维片材，或形成图案的纳米级尺寸的点、点阵列、纳米线或纳米线阵列。
39.如权利要求26或27所述的方法，其特征在于，所述提供步骤包括在柔性和透明基板上提供所述各层。
40.如权利要求27所述的方法，其特征在于，所述提供步骤包括提供与所述铁电层直接接触的所述石墨烯层，或者使用超薄的绝缘层将所述石墨烯层与所述铁电层隔离。
41.如权利要求26或27所述的方法，进一步包括形成石墨烯层和铁电层的交替堆叠。
CN200980140804.9A 2008-09-23 2009-09-23 石墨烯存储单元及其制造方法 Expired - Fee Related CN102257610B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US19296708P 2008-09-23 2008-09-23
US61//192,967 2008-09-23
US26962909P 2009-06-26 2009-06-26
US61//269,629 2009-06-26
PCT/SG2009/000352 WO2010036210A1 (en) 2008-09-23 2009-09-23 Graphene memory cell and fabrication methods thereof

Publications (2)

Publication Number Publication Date
CN102257610A true CN102257610A (zh) 2011-11-23
CN102257610B CN102257610B (zh) 2014-05-21

Family

ID=42059966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980140804.9A Expired - Fee Related CN102257610B (zh) 2008-09-23 2009-09-23 石墨烯存储单元及其制造方法

Country Status (6)

Country Link
US (1) US20110170330A1 (zh)
EP (1) EP2345071B1 (zh)
JP (1) JP5572165B2 (zh)
KR (1) KR101583685B1 (zh)
CN (1) CN102257610B (zh)
WO (1) WO2010036210A1 (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102566089A (zh) * 2012-01-10 2012-07-11 东南大学 基于石墨烯的表面等离子体极化波分束器
CN102709293A (zh) * 2012-06-06 2012-10-03 中国科学院物理研究所 基于分立式纳米石墨烯浮栅的新型低压高性能非易失性存储器
CN104617099A (zh) * 2015-01-23 2015-05-13 清华大学 有机铁电栅石墨烯柔性存储器件及其制造方法
CN105428364A (zh) * 2015-12-15 2016-03-23 上海集成电路研发中心有限公司 石墨烯和有机薄膜复合结构的光触发非易失性存储器及方法
CN105825886A (zh) * 2016-03-31 2016-08-03 东南大学 一种微机电多值存储器件
CN104126227B (zh) * 2012-02-20 2016-09-28 美光科技公司 集成电路组件、开关和存储器单元
CN106575702A (zh) * 2014-08-19 2017-04-19 沙特基础工业全球技术公司 具有多级操作的非易失性铁电存储器单元
CN107077966A (zh) * 2014-08-26 2017-08-18 沙特基础工业全球技术公司 掺杂石墨烯的电极作为用于铁电电容器的互连体
CN108303811A (zh) * 2018-02-05 2018-07-20 浙江大学 非易失性的光开关
CN108493206A (zh) * 2018-04-27 2018-09-04 上海集成电路研发中心有限公司 一种提高量子效率的cmos图像传感器
CN109856204A (zh) * 2019-01-18 2019-06-07 中国科学院武汉病毒研究所 一种基于电化学原位石墨烯合成的碳基电极修饰方法
CN111900199A (zh) * 2017-07-18 2020-11-06 电子科技大学 栅极抽取和注入场效应晶体管载流子控制方法

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8563965B2 (en) 2010-02-02 2013-10-22 The Invention Science Fund I, Llc Doped graphene electronic materials
US8278643B2 (en) * 2010-02-02 2012-10-02 Searete Llc Doped graphene electronic materials
US8426842B2 (en) * 2010-02-02 2013-04-23 The Invention Science Fund I, Llc Doped graphene electronic materials
US8354323B2 (en) * 2010-02-02 2013-01-15 Searete Llc Doped graphene electronic materials
US8455981B2 (en) 2010-02-02 2013-06-04 The Invention Science Fund I, Llc Doped graphene electronic materials
GB201004554D0 (en) * 2010-03-18 2010-05-05 Isis Innovation Superconducting materials
EP2402999A1 (en) * 2010-06-29 2012-01-04 IHP GmbH-Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik Semiconductor component, method of producing a semiconductor component, semiconductor device
KR20120006218A (ko) * 2010-07-12 2012-01-18 한국전자통신연구원 이중 게이트 구조의 비휘발성 메모리 트랜지스터
CN103201106B (zh) * 2010-11-10 2015-07-08 新加坡国立大学 具有永久偶极层的透明石墨烯导体
EP2458620B1 (en) 2010-11-29 2021-12-01 IHP GmbH-Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik Fabrication of graphene electronic devices using step surface contour
US8406037B2 (en) 2011-01-05 2013-03-26 Nokia Corporation Apparatus and a method
US8785995B2 (en) * 2011-05-16 2014-07-22 International Business Machines Corporation Ferroelectric semiconductor transistor devices having gate modulated conductive layer
KR101532313B1 (ko) * 2011-06-24 2015-06-29 삼성전자주식회사 그래핀과 상변화 물질을 포함하는 불휘발성 메모리 소자와 그 제조 및 동작방법
WO2013002601A2 (ko) * 2011-06-30 2013-01-03 광주과학기술원 그래핀을 이용한 메모리 소자 및 이의 제조방법
US8394682B2 (en) * 2011-07-26 2013-03-12 Micron Technology, Inc. Methods of forming graphene-containing switches
US8514626B2 (en) * 2011-07-26 2013-08-20 Micron Technology, Inc. Memory cells and methods of storing information
US8900538B2 (en) 2011-07-31 2014-12-02 International Business Machines Corporation Doped, passivated graphene nanomesh, method of making the doped, passivated graphene nanomesh, and semiconductor device including the doped, passivated graphene nanomesh
US9102540B2 (en) 2011-07-31 2015-08-11 International Business Machines Corporation Graphene nanomesh based charge sensor
CN102629035A (zh) * 2011-09-29 2012-08-08 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法
SG11201400809PA (en) * 2011-09-29 2014-04-28 Univ Singapore Graphene ferroelectric device and opto-electronic control of graphene ferroelectric memory device
KR101878745B1 (ko) 2011-11-02 2018-08-20 삼성전자주식회사 에어갭을 구비한 그래핀 트랜지스터, 그를 구비한 하이브리드 트랜지스터 및 그 제조방법
JP6052537B2 (ja) * 2011-12-01 2016-12-27 国立大学法人東北大学 グラフェン構造体及びそれを用いた半導体装置並びにそれらの製造方法
KR101532312B1 (ko) * 2012-01-19 2015-06-29 삼성전자주식회사 그래핀을 이용한 논리소자와 그 제조 및 동작방법
JP5900883B2 (ja) * 2012-01-25 2016-04-06 国立研究開発法人物質・材料研究機構 単結晶酸化すずワイヤを用いたデバイス
US8964491B2 (en) * 2012-02-23 2015-02-24 OCZ Storage Solutions Inc. Graphene-based memory devices and methods therefor
KR101952363B1 (ko) 2012-04-03 2019-05-22 삼성전자주식회사 그래핀 반도체 소자 및 그 제조 방법, 그래핀 반도체 소자를 포함하는 유기 발광 표시 장치 및 기억 소자
EP2856511B1 (en) * 2012-06-01 2019-03-06 National University of Singapore Synthesis of three-dimensional graphene foam: use as supercapacitors
US8519450B1 (en) * 2012-08-17 2013-08-27 International Business Machines Corporation Graphene-based non-volatile memory
US9715247B2 (en) 2012-10-03 2017-07-25 National University Of Singapore Touch screen devices employing graphene networks with polyvinylidene fluoride films
KR101919420B1 (ko) 2012-10-08 2019-02-08 삼성전자주식회사 그래핀 스위칭 소자를 이용한 메모리 어레이
US8941095B2 (en) 2012-12-06 2015-01-27 Hrl Laboratories, Llc Methods for integrating and forming optically transparent devices on surfaces
KR101919426B1 (ko) 2013-01-08 2018-11-19 삼성전자주식회사 그래핀 전자 소자 및 그 제조 방법
US9899480B2 (en) * 2013-03-15 2018-02-20 University Of Notre Dame Du Lac Single transistor random access memory using ion storage in two-dimensional crystals
WO2014162625A1 (ja) * 2013-04-03 2014-10-09 独立行政法人産業技術総合研究所 接続構造及びその製造方法、半導体装置
KR102116978B1 (ko) 2013-10-07 2020-05-29 삼성전자 주식회사 그래핀 소자 및 그 제조 방법
US9960175B2 (en) 2014-03-06 2018-05-01 The Regents Of The University Of Michigan Field effect transistor memory device
US9455758B1 (en) 2015-05-18 2016-09-27 The Regents Of The University Of Michigan Ultra-low power long range transceiver
US10211312B2 (en) * 2015-08-07 2019-02-19 Imec Vzw Ferroelectric memory device and fabrication method thereof
WO2017160553A2 (en) * 2016-03-08 2017-09-21 Massachusetts Institute Of Technology Apparatus and methods for memory using in-plane polarization
US10157338B2 (en) 2016-05-04 2018-12-18 International Business Machines Corporation Graphene-based micro-scale identification system
KR101869378B1 (ko) 2016-06-16 2018-06-20 광주과학기술원 산화 그라핀과 산화철의 적층구조를 저항층으로 사용한 비휘발성 메모리 소자
JP6297233B1 (ja) * 2016-07-12 2018-03-20 三菱電機株式会社 電磁波検出器及び電磁波検出器アレイ
US9934838B1 (en) * 2017-05-10 2018-04-03 International Business Machines Corporation Pulse shaping unit cell and array for symmetric updating
KR20190055661A (ko) * 2017-11-15 2019-05-23 에스케이하이닉스 주식회사 강유전 소자의 구동 방법
CN109273598B (zh) * 2018-11-30 2022-03-22 北京印刷学院 一种银纳米线复合石墨烯忆阻器及其制备方法
US10923502B2 (en) 2019-01-16 2021-02-16 Sandisk Technologies Llc Three-dimensional ferroelectric memory devices including a backside gate electrode and methods of making same
US11257962B2 (en) 2019-05-02 2022-02-22 Micron Technology, Inc. Transistors comprising an electrolyte, semiconductor devices, electronic systems, and related methods
US11205467B2 (en) 2019-05-09 2021-12-21 Namlab Ggmbh Ferroelectric memory and logic cell and operation method
DE102020100777A1 (de) 2019-08-30 2021-03-04 Taiwan Semiconductor Manufacturing Co., Ltd. Analoge nichtflüchtige Speichervorrichtung unter Verwendung eines polyferroelektrischen Films mit zufälligen Polarisationsrichtungen
US11380708B2 (en) 2019-08-30 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Analog non-volatile memory device using poly ferroelectric film with random polarization directions
US11710775B2 (en) * 2020-05-29 2023-07-25 Taiwan Semiconductor Manufacturing Co., Ltd. Ferroelectric field effect transistor
US11791383B2 (en) * 2021-07-28 2023-10-17 Infineon Technologies Ag Semiconductor device having a ferroelectric gate stack
CN113745400B (zh) * 2021-08-16 2023-07-14 南通大学 Fe插层氧化石墨烯二维可调铁电极化材料结构设计方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008108383A1 (ja) * 2007-03-02 2008-09-12 Nec Corporation グラフェンを用いる半導体装置及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3460095B2 (ja) * 1994-06-01 2003-10-27 富士通株式会社 強誘電体メモリ
US8513768B2 (en) * 2005-05-09 2013-08-20 Nantero Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
JP2007096129A (ja) * 2005-09-29 2007-04-12 Kyoto Univ 分子トランジスタおよびその製造方法、並びにそれを用いた不揮発性メモリおよび圧電センサ
KR101206661B1 (ko) * 2006-06-02 2012-11-30 삼성전자주식회사 동일 계열의 소재로 형성된 반도체층 및 소스/드레인전극을 포함하는 유기 전자 소자
US8133793B2 (en) * 2008-05-16 2012-03-13 Sandisk 3D Llc Carbon nano-film reversible resistance-switchable elements and methods of forming the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008108383A1 (ja) * 2007-03-02 2008-09-12 Nec Corporation グラフェンを用いる半導体装置及びその製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ECHTERMEYER.ET AL.: "《Non-volatile switching in graphene field effect devices》", 《IEEE ELECTRON DEVICE LETTERS》 *
ELUND,PETER C.ETAL.: "《Graphene Electronics》", 《NSF NANOSCALE SCIENCE AND ENGINEERING GRANTEES CONFERENCE》 *

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102566089B (zh) * 2012-01-10 2014-02-26 东南大学 基于石墨烯的表面等离子体极化波分束器
CN102566089A (zh) * 2012-01-10 2012-07-11 东南大学 基于石墨烯的表面等离子体极化波分束器
CN104126227B (zh) * 2012-02-20 2016-09-28 美光科技公司 集成电路组件、开关和存储器单元
CN102709293A (zh) * 2012-06-06 2012-10-03 中国科学院物理研究所 基于分立式纳米石墨烯浮栅的新型低压高性能非易失性存储器
CN106575702A (zh) * 2014-08-19 2017-04-19 沙特基础工业全球技术公司 具有多级操作的非易失性铁电存储器单元
US10068630B2 (en) 2014-08-19 2018-09-04 Sabic Global Technologies B.V. Non-volatile ferroelectric memory cells with multilevel operation
CN106575702B (zh) * 2014-08-19 2018-05-22 沙特基础工业全球技术公司 具有多级操作的非易失性铁电存储器单元
CN107077966A (zh) * 2014-08-26 2017-08-18 沙特基础工业全球技术公司 掺杂石墨烯的电极作为用于铁电电容器的互连体
CN104617099A (zh) * 2015-01-23 2015-05-13 清华大学 有机铁电栅石墨烯柔性存储器件及其制造方法
CN105428364A (zh) * 2015-12-15 2016-03-23 上海集成电路研发中心有限公司 石墨烯和有机薄膜复合结构的光触发非易失性存储器及方法
CN105428364B (zh) * 2015-12-15 2018-10-16 上海集成电路研发中心有限公司 石墨烯和有机薄膜复合结构的光触发非易失性存储器及方法
CN105825886A (zh) * 2016-03-31 2016-08-03 东南大学 一种微机电多值存储器件
CN105825886B (zh) * 2016-03-31 2018-06-01 东南大学 一种微机电多值存储器件
CN111900199A (zh) * 2017-07-18 2020-11-06 电子科技大学 栅极抽取和注入场效应晶体管载流子控制方法
CN108303811A (zh) * 2018-02-05 2018-07-20 浙江大学 非易失性的光开关
CN108493206A (zh) * 2018-04-27 2018-09-04 上海集成电路研发中心有限公司 一种提高量子效率的cmos图像传感器
CN109856204A (zh) * 2019-01-18 2019-06-07 中国科学院武汉病毒研究所 一种基于电化学原位石墨烯合成的碳基电极修饰方法

Also Published As

Publication number Publication date
JP5572165B2 (ja) 2014-08-13
CN102257610B (zh) 2014-05-21
WO2010036210A1 (en) 2010-04-01
US20110170330A1 (en) 2011-07-14
KR20110081183A (ko) 2011-07-13
WO2010036210A8 (en) 2010-06-10
JP2012503878A (ja) 2012-02-09
EP2345071A1 (en) 2011-07-20
KR101583685B1 (ko) 2016-01-08
EP2345071A4 (en) 2012-03-07
EP2345071B1 (en) 2013-05-01

Similar Documents

Publication Publication Date Title
CN102257610B (zh) 石墨烯存储单元及其制造方法
Xue et al. Gate‐tunable and multidirection‐switchable memristive phenomena in a van der Waals ferroelectric
Bertolazzi et al. Nonvolatile memories based on graphene and related 2D materials
Han et al. Black phosphorus quantum dots with tunable memory properties and multilevel resistive switching characteristics
Jiang et al. Temporary formation of highly conducting domain walls for non-destructive read-out of ferroelectric domain-wall resistance switching memories
Wen et al. Ferroelectric-field-effect-enhanced electroresistance in metal/ferroelectric/semiconductor tunnel junctions
Yamada et al. Giant electroresistance of super-tetragonal BiFeO3-based ferroelectric tunnel junctions
Jiang et al. Next-generation ferroelectric domain-wall memories: principle and architecture
Mardana et al. Ferroelectric control of magnetic anisotropy
JP4856950B2 (ja) 電気スイッチおよびそれを用いた記憶素子
US10971204B2 (en) Three-dimensional non-volatile ferroelectric memory
Si et al. Asymmetric metal/α-In2Se3/Si crossbar ferroelectric semiconductor junction
KR100754930B1 (ko) 전압제어 자화반전 기록방식의 ｍｒａｍ 소자 및 이를이용한 정보의 기록 및 판독 방법
CN104064599A (zh) 包含具有应力产生材料层的晶体管的半导体结构及其形成方法
Krieger Principle operation of 3-D memory device based on piezoacousto properties of ferroelectric films
CN107230676A (zh) 高读出电流的非挥发铁电存储器及其操作方法
Zhang et al. Distorted monolayer ReS2 with low-magnetic-field controlled magnetoelectricity
Liang et al. Quenching of spin polarization switching in organic multiferroic tunnel junctions by ferroelectric “ailing-channel” in organic barrier
US10658426B2 (en) Magnetic element, skyrmion memory, skyrmion memory-mounted central processing LSI, data recording apparatus, data processing apparatus, and data communication apparatus
Namiki et al. Room-temperature manipulation of magnetization angle, achieved with an all-solid-state redox device
Zhang et al. Fast operations of nonvolatile ferroelectric domain wall memory with inhibited space charge injection
Sun et al. Ferroelectric domain wall memory and logic
Yang et al. Reducing Threshold of Ferroelectric Domain Switching in Ultrathin Two-Dimensional CuInP2S6 Ferroelectrics via Electrical–Mechanical Coupling
Sun et al. High-power LiNbO3 domain-wall nanodevices
Zhang et al. Boosting Polarization Switching-Induced Current Injection by Mechanical Force in Ferroelectric Thin Films

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140521

Termination date: 20180923