DE102020100777A1 - Analoge nichtflüchtige Speichervorrichtung unter Verwendung eines polyferroelektrischen Films mit zufälligen Polarisationsrichtungen - Google Patents

Analoge nichtflüchtige Speichervorrichtung unter Verwendung eines polyferroelektrischen Films mit zufälligen Polarisationsrichtungen Download PDF

Info

Publication number
DE102020100777A1
DE102020100777A1 DE102020100777.9A DE102020100777A DE102020100777A1 DE 102020100777 A1 DE102020100777 A1 DE 102020100777A1 DE 102020100777 A DE102020100777 A DE 102020100777A DE 102020100777 A1 DE102020100777 A1 DE 102020100777A1
Authority
DE
Germany
Prior art keywords
ferroelectric
fefet
ftj
dielectric layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102020100777.9A
Other languages
English (en)
Other versions
DE102020100777B4 (de
Inventor
Chih-Sheng Chang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/733,029 external-priority patent/US11380708B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020100777A1 publication Critical patent/DE102020100777A1/de
Application granted granted Critical
Publication of DE102020100777B4 publication Critical patent/DE102020100777B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2257—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2259—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2297—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5657—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using ferroelectric storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Neurology (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Eine Halbleitervorrichtung enthält einen ferroelektrischen Feldeffekttransistor (FeFET), wobei der FeFET ein Substrat; einen Source-Bereich in dem Substrat; einen Drain-Bereich in dem Substrat; und eine Gatestruktur über dem Substrat und zwischen dem Source-Bereich und dem Drain-Bereich enthält. Die Gatestruktur enthält eine Gatedielektrikumsschicht über dem Substrat; einen ferroelektrischen Film über der Gatedielektrikumsschicht; und eine Gateelektrode über dem ferroelektrischen Film.

Description

  • QUERVERWEISE UND PRIORITÄTSANSPRÜCHE
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Anmeldung Nr. 62/894 505 , eingereicht am 30. August 2019, mit dem Titel „Analog Non-Volatile Memory Device Using Poly Ferroelectric Film with Random Polarization Directions“, die hiermit durch Bezugnahme aufgenommen wird.
  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft allgemein nichtflüchtige Speichervorrichtungen und insbesondere Ausführungsformen nichtflüchtiger Speichervorrichtungen, die unter Verwendung eines ferroelektrischen Films mit zufälligen Polarisationsrichtungen ausgebildet werden.
  • HINTERGRUND
  • In Anwendungen für künstliche Intelligenz (KI) und/oder maschinelles Lernen (ML) wird das tiefe neuronale Netzwerk (DNN) oder eine Schicht desselben häufig als Matrix WM×N modelliert, und die Beziehung zwischen dem Eingabevektor XN und dem Ausgangsvektor YM des DNN (oder einer Schicht davon) wird oft als YM = WM×NXN beschrieben, wobei XN ein N×i-Vektor, YM ein M×1-Vektor und WM×N eine MxN-Matrix ist. Wenn die Dimensionen des Eingabevektors und des Ausgabevektors größer werden, nimmt die Anzahl der Multiply-Accumulate- (MAC)-Operationen proportional zu M×N zu.
  • Analoge Nichtflüchtige-Speicher- (NVM)-Synapsen, die beim analogen Rechnen für AI/ML-Anwendungen verwendet werden, können die Geschwindigkeit und Energieeffizienz für komplizierte und intensive Rechnungen in AI/ML-Anwendungen erheblich verbessern.
  • Für AI/ML-Anwendungen kann es vorteilhaft sein, wenn die Synapse eine lineare und symmetrische Antwort auf Trainingsimpulse aufweist. Herkömmliche Ferroelektrikum- (FE)-basierte NVM-Synapsen antworten jedoch nichtlinear auf Trainingsimpulse und haben daher Zuverlässigkeitsprobleme in ML-Anwendungen.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten aus der folgenden detaillierten Beschreibung verstanden, wenn sie mit den beigefügten Zeichnungen gelesen wird. Man beachte, dass gemäß dem üblichen Vorgehen in der Branche verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zur Klarheit der Beschreibung beliebig vergrößert oder verkleinert werden.
    • 1 zeigt in einer Ausführungsform eine Querschnittsansicht eines ferroelektrischen Films mit zufälligen Polarisationsrichtungen.
    • Die 2A, 2B und 2C zeigen in einer Ausführungsform die Schalteigenschaften des ferroelektrischen Films von 1.
    • 3 zeigt eine Querschnittsansicht eines ferroelektrischen Feldeffekttransistors (FeFET) in einer Ausführungsform.
    • 4 zeigt in einer Ausführungsform die Änderung der Schwellenspannung gegenüber der Programmierspannung für den FeFET von 3.
    • 5 zeigt in einer Ausführungsform eine schematische Ansicht eines Speicherarrays, das unter Verwendung von FeFETs ausgebildet wurde.
    • Die 6A und 6B zeigen Querschnittsansichten einer Vorrichtung in einer Ausführungsform, die einen ferroelektrischen Tunnelübergang (FTJ) enthält.
    • 7 zeigt eine Querschnittsansicht einer Vorrichtung in einer weiteren Ausführungsform, die einen FTJ enthält.
    • 8 zeigt eine Querschnittsansicht einer Vorrichtung in einer weiteren Ausführungsform, die einen FTJ enthält.
    • 9 zeigt eine Querschnittsansicht einer Vorrichtung in einer weiteren Ausführungsform, die einen FTJ enthält.
    • 10 zeigt eine schematische Ansicht eines Speicherarrays in einer Ausführungsform, das unter Verwendung von FTJs ausgebildet wurde.
    • 11 zeigt ein Flussdiagramm eines Verfahrens zum Ausbilden einer Vorrichtung in einigen Ausführungsformen, die einen FeFET enthält.
  • DETAILLIERTE BESCHREIBUNG VON BEISPIELHAFTEN
  • AUSFÜHRUNGSFORMEN
  • Die folgende Offenbarung sieht viele verschiedene Ausführungsformen oder Beispiele vor, um verschiedene Merkmale der Erfindung zu implementieren. Spezielle Beispiele von Komponenten und Anordnungen sind unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und sollen nicht einschränkend wirken. Beispielsweise kann das Ausbilden eines ersten Elements über oder auf einem zweiten Element in der folgenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Element in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, in denen zusätzliche Elemente zwischen dem ersten Element und dem zweiten Element ausgebildet sein können, so dass das erste und das zweite Element nicht in direktem Kontakt stehen müssen. In der gesamten Beschreibung bezieht sich dasselbe Referenzzeichen in unterschiedlichen Figuren, sofern nicht anders angegeben, auf dieselbe oder eine ähnliche Komponente, die durch dasselbe oder ein ähnliches Verfahren unter Verwendung eines oder mehrerer gleicher oder ähnlicher Materialien ausgebildet wurde.
  • Weiter können räumlich relative Begriffe, wie „unten“, „unter“, „unterer“, „über“, „oberer“ und ähnliche, hier der Einfachheit der Beschreibung halber verwendet werden, um die Beziehung eines Elements oder Merkmals mit einem oder mehreren anderen Elementen oder Merkmalen zu beschreiben, wie sie in den Figuren gezeigt sind. Die räumlich relativen Begriffe sollen verschiedene Ausrichtungen der Vorrichtung, die verwendet oder betrieben wird, zusätzlich zu der in den Figuren gezeigten Ausrichtung umfassen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder in einer anderen Ausrichtung) und die räumlich relativen Begriffe, die hier verwendet werden, können ebenfalls demgemäß interpretiert werden.
  • In einigen Ausführungsformen wird ein ferroelektrischer Film mit zufälligen Polarisationsrichtungen ausgebildet, der eine Mehrzahl (z. B. drei oder mehr) von effektiven Koerzitivfeldern aufweist. Es werden ferroelektrische Feldeffekttransistoren (FeFETs) offenbart, die unter Verwendung des offenbarten ferroelektrischen Films hergestellt wurden. Jeder der offenbarten FeFETs weist eine Mehrzahl (z. B. drei oder mehr) von programmierbaren Schwellenspannungswerten auf, die durch eine Programmierspannung eingestellt werden. Es werden ferroelektrische Tunnelübergänge (FTJs) offenbart, die unter Verwendung des offenbarten ferroelektrischen Films hergestellt wurden. Jeder der offenbarten FTJs weist eine Mehrzahl (z. B. drei oder mehr) von programmierbaren elektrischen Widerstandswerten auf, die durch eine Programmierspannung eingestellt werden. Die offenbarten FeFETs und FTJs werden verwendet, um Speicherzellen mit einer 1T1FeFET- oder 1T1FTJ-Struktur auszubilden. Die Speicherzellen werden verwendet, um ein Speicherarray auszubilden, das beim analogen Rechnen für AI/ML-Anwendungen verwendet wird.
  • 1 zeigt eine Querschnittsansicht eines ferroelektrischen Films 250 mit zufälligen Polarisationsrichtungen in einer Ausführungsform. Der ferroelektrische (FE-) Film 250 weist eine Mehrzahl von Körnern (z. B. Partikeln) auf, beispielsweise die Körner 201A, 201B und 201C, wobei die Körner in einer oder mehreren Schichten von Körnern des FE-Films 250 ausgebildet sind. Die Körner (z. B. 201A, 201B und 201C) können zur leichteren Beschreibung hierin gemeinsam als Körner 201 bezeichnet werden.
  • Wie in 1 gezeigt, weist jedes der Körner 201 eine zufällige Polarisationsrichtung (als Pfeil innerhalb jedes Korns gezeigt) auf, so dass die Körner in dem FE-Film 250 viele unterschiedliche Polarisationsrichtungen aufweisen. Die Körner des FE-Films 250 können auch unterschiedliche Größen (als Korngrößen bezeichnet) aufweisen. Der FE-Film 250 (der uneinheitliche Polarisationsrichtungen aufweist) unterscheidet sich von einem FE-Film mit einer einheitlichen Polarisationsrichtung, bei dem die Polarisationsrichtungen aller Körner in dem FE-Film entlang derselben oder einer ähnlichen Richtung liegen. Zur Erleichterung der Beschreibung kann der FE-Film mit einer einheitlichen Polarisationsrichtung im Folgenden als einheitlicher FE-Film bezeichnet werden.
  • Für einen einheitlichen FE-Film mit der gleichen Polarisationsrichtung und dem gleichem Koerzitivfeld (Ec) für alle Körner hat jedes der Körner zwei mögliche Polarisationsrichtungen, die einander entgegengesetzt sind, und die Polarisationsrichtungen aller Körner sind aneinander ausgerichtet (z. B. parallel zueinander). Wenn ein elektrisches Feld, das an diesen einheitlichen FE-Film angelegt wird, ein effektives Feld entlang der Polarisationsrichtung aufweist, das höher als Ec des einheitlichen FE-Films ist, werden die Polarisationsrichtungen aller Körner in diesem einheitlichen FE-Film in eine erste Richtung umgeschaltet. Wenn in ähnlicher Weise das an diesen einheitlichen FE-Film angelegte elektrische Feld ein effektives Feld entlang der Polarisationsrichtung aufweist, das z. B. niedriger als -Ec ist, schalten die Polarisationsrichtungen aller Körner in dem einheitlichen FE-Film in eine zweite Richtung um, die der ersten Richtung entgegengesetzt ist. Die Polarisationsschaltcharakteristik des einheitlichen FE-Films weist eine Hystereseschleife auf und kann eine ähnliche Form wie eine der QV-Kurven in 2B haben (siehe die Beschreibung unten). Da dieser einheitliche FE-Film nur zwei unterschiedliche (z. B. entgegengesetzte) mögliche Polarisationsrichtungen aufweist, können Vorrichtungen, die unter Verwendung des einheitlichen FE-Films hergestellt werden, nur zwei unterschiedliche Zustände aufweisen. Beispielsweise kann ein ferroelektrischer Feldeffekttransistor (FeFET), der unter Verwendung des einheitlichen FE-Films hergestellt wurde, nur zwei unterschiedliche Schwellenspannungswerte aufweisen, die jeweils einem Polarisationszustand entsprechen. Als weiteres Beispiel kann ein ferroelektrischer Tunnelübergang (FTJ), der unter Verwendung des einheitlichen FE-Films hergestellt wurde, nur zwei unterschiedliche Werte für den Tunnelelektrowiderstand (TER) aufweisen, die jeweils einem Polarisationszustand des einheitlichen FE-Films entsprechen.
  • Für den FE-Film 250 von 1 weist jedes der Körner des FE-Films 250 zwei mögliche Polarisationsrichtungen auf, die einander entgegengesetzt sind, und die Polarisationsrichtung jedes der Körner kann zufällig (z. B. unkorreliert mit der Polarisationsrichtung eines anderen Korns) sein. Wenn ein elektrisches Feld angelegt wird, z. B. entlang der Richtung der Dicke T, ist das effektive elektrische Feld entlang einer Richtung parallel zur Polarisationsrichtung jedes Korns unterschiedlich. Zur Erleichterung der Beschreibung wird das effektive elektrische Feld entlang einer Richtung parallel zur Polarisationsrichtung eines Korns einfach als das effektive elektrische Feld des Korns bezeichnet. Fachleute werden leicht erkennen, dass das effektive elektrische Feld jedes Korns berechnet werden kann, indem eine Vektorzerlegung des angelegten elektrischen Feldes durchgeführt wird.
  • Aufgrund der zufälligen Polarisationsrichtungen der Körner des FE-Films 250 kann, wenn das entlang der Richtung der Dicke T angelegte elektrische Feld allmählich ansteigt, das effektive elektrische Felder jedes der Körner zu unterschiedlichen Zeiten sein jeweiliges Koerzitivfeld überschreiten, und infolgedessen kann die Polarisationsrichtung jedes der Körner zu einem anderen Zeitpunkt in seine jeweilige erste Richtung wechseln. In ähnlicher Weise kann, wenn das elektrische Feld allmählich sinkt, die Polarisationsrichtung jedes der Körner zu einem anderen Zeitpunkt in ihre jeweilige zweite Richtung wechseln. Daher hat der FE-Film 250 als Ganzes eine Mehrzahl verschiedener Zustände (z. B. mehr als zwei verschiedene Zustände), die der Mehrzahl von Schaltvorgängen der Polarisationsrichtung in dem FE-Film 250 entsprechen. Mit anderen Worten weist der FE-Film 250 eine Mehrzahl verschiedener Zustände auf, die unter Verwendung eines allmählich (z. B. kontinuierlich) ansteigenden und/oder eines allmählich (z. B. kontinuierlich) sinkenden elektrischen Feldes (bzw. einer allmählich sinkenden elektrischen Spannung) eingestellt (z. B. programmiert) werden können. Die Mehrzahl von unterschiedlichen Zuständen des FE-Films 250 können vorteilhafterweise verwendet werden, um eine analoge NVM-Synapse auszubilden, die für analoges Rechnen für AI/ML-Anwendungen geeignet ist, wie nachstehend ausführlicher beschrieben wird.
  • Die 2A, 2B und 2C zeigen in einer Ausführungsform die Polarisationsschalteigenschaften des ferroelektrischen Films 250 von 1. In 2A ist der FE-Film 250 mit fünf Körnern gezeigt, die mit den Ziffern 1,2,3,4 und 5 gekennzeichnet sind. Die in 2A gezeigte Anzahl von Körnern ist nur ein Beispiel, und der FE-Film 250 kann eine beliebige geeignete Anzahl von Körnern aufweisen. Die fünf Teildarstellungen (jeweils in einer anderen Zeile) in 2A zeigen denselben FE-Film 250, aber in jeder Teildarstellung ist ein anderes Korn mit einer anderen Ziffer gekennzeichnet. Die fünf Teildarstellungen (jeweils in einer anderen Zeile) in 2B zeigen fünf QV-Kurven für die fünf unterschiedlichen Körner des FE-Films 250, wobei jede QV-Kurve zu einem jeweiligen gekennzeichneten Korn in derselben Zeile in 2A gehört. 2C zeigt eine kombinierte QV-Kurve für den FE-Film 250, wenn die Beiträge aller Körner (z. B. 1,2,3,4 und 5) berücksichtigt werden. Fachleute werden erkennen, dass für jede QV-Kurve in 2B die X-Achse das elektrische Feld zeigt, das entlang Richtung der Dicke des FE-Films 250 (siehe T in 1) an den FE-Film 250 angelegt wird, und die Y-Achse die Richtung und Stärke der Restpolarisation des Korns entlang der Dickenrichtung zeigt. Es ist zu beachten, dass jede der QV-Kurven eine Hystereseschleife um den Ursprung (z. B. den Punkt (0,0)) ihrer jeweiligen XY-Koordinaten hat.
  • Das effektive Koerzitivfeld jedes der Körner des FE-Films 250 kann durch die Korngröße und/oder die Polarisationsrichtung jedes der Körner bestimmt sein. Hier bezieht sich das effektive Koerzitivfeld eines Korns auf einen Wert des elektrischen Feldes entlang der Richtung der Dicke T, der bewirkt, dass die Polarisationsrichtung des Korns wechselt. Wie in 2B gezeigt, haben die QV-Kurven der Körner eine ähnliche Form, jedoch unterscheiden sich die effektiven Koerzitivfelder (z. B. Ec1, Ec2, Ec3, Ec4 und Ec5) für unterschiedliche Körner. Daher ändert jedes Korn seine Polarisationsrichtung (auch als Polarisationsausrichtung bezeichnet), wenn das elektrische Feld entlang der Richtung der Dicke T (das proportional zur angelegten Spannung sein kann) sein jeweiliges effektives Koerzitivfeld kreuzt. Betrachtet man beispielsweise die erste QV-Kurve von 2B, schaltet das erste Korn, wenn das angelegte elektrische Feld über Ec1 ansteigt, von einer zweiten Polarisationsrichtung zu einer ersten Polarisationsrichtung; wenn das angelegte elektrische Feld z. B. unter -Ec1 sinkt, schaltet das erste Korn von der ersten Polarisationsrichtung zurück in die zweite Polarisationsrichtung. Es ist zu beachten, dass in 2B für jedes Korn die Stärke (z. B. das Maß) der Restpolarisation entlang der Richtung der Dicke T aufgrund der unterschiedlichen Polarisationsrichtung jedes der Körner unterschiedlich ist.
  • 2C zeigt die QV-Kurve des FE-Films 250, wenn die QV-Kurven aller Körner miteinander kombiniert werden. Die Form der kombinierten QV-Kurve weist viele Stufen (z. B. stufenweise Änderungen) auf, wobei die Positionen der Stufen entlang der X-Achse den effektiven Koerzitivfeldern der verschiedenen Körner entsprechen. Wenn beispielsweise das an den FE-Film 250 angelegte elektrische Feld allmählich über die effektiven Koerzitivfelder Ec1, Ec2, Ec3, Ec4 und Ec5 hinaus ansteigt, schalten die Körner 1,2,3,4 und 5 nacheinander ihre Polarisationsrichtungen in ihre jeweilige ersten Richtungen (die nicht miteinander korreliert sein müssen), und als Ergebnis zeigt die Gesamt-Restpolarisation des FE-Films 250 (mit den Beiträgen aller Körner) den stufenweisen Anstieg bei den effektiven Koerzitivfeldern Ec1, Ec2, Ec3, Ec4 und Ec5. Mit anderen Worten weist die kombinierte QV-Kurve mehrere (z.B.>2) Polarisationsschaltpunkte entlang der X-Achse auf, und daher weist die Polarisationsstärke
    (z. B. das Polarisationsmaß) mehrere Werte auf, was für die Verwendung als analoge NVM-Synapse vorteilhaft ist. In dem Beispiel von 2C weist der FE-Film 250 10 verschiedene Zustände auf, die jeweils einem Schaltpunkt der Polarisationsrichtung (bzw. einem effektiven Koerzitivfeld) entsprechen.
  • Die Kurven 260 in 2C zeigen eine Näherung der kombinierten QV-Antworten aller Körner. Fachleute werden erkennen, dass mit zunehmender Anzahl der Körner in dem FE-Film 250 die Anzahl von Schaltpunkten der Polarisationsrichtung (z. B. die Anzahl von unterschiedlichen effektiven Koerzitivfeldern) zunimmt und die Kurve 260 sich den kombinierten QV-Kurven stärker annähet. Mit anderen Worten kann der FE-Film 250 durch eine größere Anzahl von Körnern mit zufälligen Polarisationsrichtungen eine glatte, kontinuierliche QV-Antwort aufweisen, die für die Verwendung als nichtflüchtige Speichersynapse vorteilhaft ist.
  • 3 zeigt eine Querschnittsansicht eines ferroelektrischen Feldeffekttransistors (FeFET) 200 in einer Ausführungsform. Der FeFET 200 enthält ein Substrat 231, das ein Halbleitersubstrat wie Silizium, dotiert oder undotiert, oder eine aktive Schicht eines Halbleiter-auf-Isolator- (SOI)-Substrats sein kann. Das Halbleitersubstrat kann andere Halbleitermaterialien wie Germanium; einen Verbindungshalbleiter wie beispielsweise Siliziumkarbid, Galliumarsen, Galliumphosphid, Galliumnitrid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter wie beispielsweise SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; oder Kombinationen davon enthalten. Es können auch andere Substrate wie Mehrschicht- oder Gradientsubstrate verwendet werden.
  • Ein Source-Bereich 207 und ein Drain-Bereich 205 (die zusammen als Source/Drain-Bereiche bezeichnet werden können) sind in dem Substrat 231 auf gegenüberliegenden Seiten einer Gatestruktur ausgebildet, wobei die Gatestruktur eine Gatedielektrikumsschicht 211, eine innere Metallschicht 213, den ferroelektrischen Film 250 und eine Gateelektrode 217 enthält, die nacheinander über dem Substrat 231 ausgebildet sind. Der FeFET 200 kann als MFMIS-FET bezeichnet werden, wobei „MFMIS“ die Materialien der verschiedenen Schichten des FeFET 200 wiedergibt. Beispielsweise steht das erste M für das Metallmaterial der Gateelektrode 217, F für das ferroelektrische Material des ferroelektrischen Films 250, das zweite M für das Metallmaterial der inneren Metallschicht 213, 1 für das Dielektrikum der Gatedielektrikumsschicht 211 und S für das Substratmaterial des Substrats 231.
  • Der Source-Bereich 207 und der Drain-Bereich 205 können durch Dotieren von bestimmten Bereichen des Substrats 231 mit einem n-Dotierstoff wie Arsen oder Phosphor für eine n-Vorrichtung, oder durch Dotieren von Bereichen des Substrats 231 mit einem p-Dotierstoff wie Bor für eine p-Vorrichtung ausgebildet werden. Die Gatedielektrikumsschicht 211 kann aus einem geeigneten Dielektrikum wie Siliziumoxid, Siliziumnitrid (SiN), einem High-k-Dielektrikum mit einer Dielektrizitätskonstante (K-Wert) von mehr als 3,9 (z. B. zwischen etwa 3,9 und etwa 25) oder dergleichen ausgebildet sein und kann durch ein geeignetes Ausbildungsverfahren wie chemische Gasphasenabscheidung (CVD), physikalische Gasphasenabscheidung (CVD), Atomlagenabscheidung (ALD), Kombinationen davon oder dergleichen ausgebildet werden.
  • Die innere Metallschicht 213 wird aus einem Metall oder einem metallhaltigen Material wie Titannitrid (TiN), Tantalnitrid (TaN), Wolfram (W) oder Kupfer (Cu) unter Verwendung eines geeigneten Ausbildungsverfahrens wie CVD, PVD oder ALD ausgebildet. In einigen Ausführungsformen ist der ferroelektrische Film 250 ein dotierter Hafniumoxid- (Hf02)-Film, etwa ein Hf02-Film, der mit Silizium (Si), Aluminium (Al), Zirkonium (Zr), Gadolinium (Gd) oder Yttrium (Yt) dotiert ist. Beispielsweise kann das dotierte Hafniumoxid ein mit Zirkonium dotiertes Hafniumoxid sein, wobei das Atomanteilverhältnis von Hf, Zr und O etwa 1:1:4 ist. Als weiteres Beispiel kann das dotierte Hafniumoxid ein mit Aluminium dotiertes Hafniumoxid sein, wobei der Atomanteil (At.-%) von Aluminium etwa 10 At.-% oder weniger beträgt, beispielsweise etwa 10%.
  • In einigen Ausführungsformen wird der FE-Film 250 unter Verwendung einer Atomlagenabscheidung (ALD) bei einer Temperatur von etwa 250 °C ausgebildet. In einigen Ausführungsformen wird ein dotierter Hf02-Film unter Verwendung von ALD ausgebildet, wobei der Dotierstoff (z. B. Si, Al, Zr, Gd oder Yt) in einigen Zyklen des ALD-Prozesses über einer Sauerstoffmonoschicht (O) ausgebildet wird, die in einem vorherigen ALD-Zyklus ausgebildet wurde. In einem ALD-Prozess zur Ausbildung eines nicht dotierten HfO2-Films werden Monoschichten von Hf und Monoschichten von O abwechselnd in sich abwechselnden Abscheidungszyklen (auch nur als Zyklen bezeichnet) des ALD-Prozesses ausgebildet. Zur Ausbildung des dotierten Hf02-Films werden einige Abscheidungszyklen zur Ausbildung von Hf-Monoschichten im nicht dotierten ALD-Prozess durch Abscheidungszyklen zur Ausbildung der Dotierstoffmonoschichten (z. B. von Si, Al, Zr, Gd oder Yt) ersetzt. Beispielsweise werden einige Monoschichten von Hf durch Monoschichten eines Dotierstoffs Zr ersetzt, und daher kann der dotierte Hf02-Film (der z. B. mit Zr dotiert ist) Wiederholungen der folgenden Monoschichtstruktur enthalten: eine erste O-Monoschicht, eine Hf-Monoschicht über (z. B. in direktem Kontakt mit) der ersten O-Monoschicht, eine zweite O-Monoschicht über (z. B. in direktem Kontakt mit) der Hf-Monoschicht und eine Zr-Monoschicht über (z. B. in direktem Kontakt mit) der zweiten O-Monoschicht.
  • Eine Dicke T (siehe 1) des ferroelektrischen Films 250 liegt in einigen Ausführungsformen zwischen etwa 5 nm und etwa 20 nm. Wenn die Dicke T kleiner als etwa 5 nm ist, haben die aus dem Hf02-Film ausgebildeten Körner häufig eine einheitliche Polarisationsrichtung anstelle von zufälligen Polarisationsrichtungen und sorgen daher nicht für die in 2C gezeigte mehrstufige QV-Antwort. Wenn auf der anderen Seite die Dicke T größer als 20 nm ist, kann der FE-Film 250 zu dick für moderne Prozesstechnologien sein, die für die Implementierung von AI/ML-Hardware geeignet sind.
  • In einigen Ausführungsformen enthält jedes Korn des FE-Films 250 dotiertes HfO2. Nachdem der FE-Film 250 ausgebildet ist, wird die Gateelektrode 217 über dem FE-Film 250 ausgebildet, und ein thermischer Temperprozess wird bei einer Temperatur zwischen etwa 500 °C und etwa 600 °C durchgeführt. Die Gateelektrode 217 kann ein Metall oder ein metallhaltiges Material wie TiN, TaN, W, Cu oder dergleichen enthalten und kann unter Verwendung eines geeigneten Ausbildungsverfahrens wie CVD, PVD oder ALD ausgebildet werden. Die Gateelektrode 217 ist in einigen Ausführungsformen aus demselben Material wie die innere Metallschicht 213 ausgebildet. In weiteren Ausführungsformen ist die Gateelektrode 217 aus einem anderen Material als die innere Metallschicht 213 ausgebildet. In einigen Ausführungsformen ist der abgeschiedene FE-Film 250 nach dem ALD-Prozess amorph, und nach dem oben beschriebenen Temperprozess ist der FE-Film 250 kristallisiert, so dass er einen polykristallinen FE-Film 250 bildet. Ohne sich auf eine bestimmte Theorie einzuschränken, wird angenommen, dass der Dotierstoff im dotierten Hf02-Film hilft, den polykristallinen FE-Film 250 mit zufälligen Polarisationsrichtungen auszubilden.
  • 3 zeigt ferner eine Programmierspannung 221 (die mehrere Spannungsimpulse mit allmählich ansteigenden oder allmählich abnehmenden Spannungen aufweisen kann) für den FeFET 200. Während des Programmierens werden der Source-Bereich 207 und der Drain-Bereich 205 mit elektrischer Masse gekoppelt (z. B. geerdet), und die Programmierspannung 221 legt in einigen Ausführungsformen eine Spannung (z. B. eine Folge von Spannungsimpulsen) an die Gateelektrode 217 an. Es sei daran erinnert, dass in 2C die QV-Kurve mehrere Schaltpunkte für die Polarisationsrichtung aufweist, die verschiedenen effektiven Koerzitivfeldern entsprechen (die proportional zur angelegten Programmierspannung 221 sind). Daher können in Abhängigkeit von der Spannung Vg der Programmierspannung 221 die Richtung und Stärke der Restpolarisation des FE-Films 250 unterschiedliche Werte haben. Man betrachte ein Beispiel, bei dem der FeFET 200 ein NMOS-FET ist und die Programmierspannung 221 eine Folge von Spannungsimpulsen mit einer allmählich ansteigenden positiven Spannung ist. Mit zunehmender Spannung Vg nimmt die Stärke der Restpolarisation des FE-Films 250 zu, wodurch mehr Elektronen in den Kanalbereich des FeFET 200 gezogen werden, wodurch die Schwellenspannung Vt des FeFET 200 fällt. Durch Ändern der Programmierspannung 221 wird in einigen Ausführungsformen die Schwellenspannung Vt des FeFET 200 auf verschiedene Werte eingestellt (z. B. programmiert). Aufgrund der Mehrzahl von effektiven Koerzitivfeldern (siehe z. B. 2C) des FE-Films 250 weist der FeFET 200 eine Mehrzahl (z. B. mehr als zwei) unterschiedlicher programmierbarer Schwellenspannungswerte auf.
  • Nachdem die Schwellenspannung Vt des FeFET 200 eingestellt (z. B. programmiert) wurde, ist beim Anlegen einer Spannung V (z. B. einer Lesespannung in einer Speichervorrichtung) an die Gateelektrode 217 des FeFET 200 der zwischen dem Source-Bereich 207 und dem Drain-Bereich 205 des FeFET 200 fließende Strom (als Source-Drain-Strom bezeichnet) in einigen Ausführungsformen proportional zu V - Vt. Mit anderen Worten kann die Leitfähigkeit (z. B. der Kehrwert des elektrischen Widerstands) zwischen dem Source-Bereich 207 und dem Drain-Bereich 205 des FeFET 200 durch Einstellen der Schwellenspannung Vt eingestellt werden, die durch die Programmierspannung 221 programmiert wird. Daher kann der FeFET 200 funktional als einstellbarer Widerstand mit drei Anschlüssen betrachtet werden, bei dem elektrischer Strom zwischen dem Source-Bereich 207 und dem Drain-Bereich 205 fließt und die Gateelektrode 217 zum Einstellen des elektrischen Widerstandswerts (bzw. der Leitfähigkeit) des Widerstands verwendet wird. Zur Erleichterung der Beschreibung hierin kann die Leitfähigkeit zwischen dem Source-Bereich 207 und dem Drain-Bereich 205 des FeFET 200 auch als effektive Leitfähigkeit des FeFET 200 oder einfach als Leitfähigkeit des FeFET 200 bezeichnet werden. Aufgrund der Mehrzahl von effektiven Koerzitivfeldern (siehe z. B. 2C) des FE-Films 250 weist der FeFET 200 eine Mehrzahl
    (z. B. mehr als zwei) von unterschiedlichen programmierbaren effektiven Leitfähigkeitswerten auf.
  • 4 zeigt in einer Ausführungsform die Änderung der Schwellenspannung Vt (mit ΔVt bezeichnet) gegenüber der Programmierspannung Vg für den FeFET 200 von 3. 4 zeigt ein Beispiel, bei dem der FeFET 200 eine n-Vorrichtung ist. Wenn Vg allmählich von Null ansteigt und einen Minimalwert VA überschreitet (was einem niedrigsten positiven effektiven Koerzitivfeld ähnlich dem ersten effektiven Koerzitivfeld Ec1 in 2C entsprechen kann) beginnt, wie in 4 gezeigt, die Schwellenspannung Vt allmählich von einem Anfangswert über einen Bereich von Vg-Werten (z. B. einen Bereich zwischen VA und VB) abzunehmen. Wenn Vg die Spannung VB erreicht (was einem höchsten positiven effektiven Koerzitivfeld des FE-Films 250 entsprechen kann), erreicht die Schwellenspannung Vt einen Minimalwert und hört auf abzunehmen. In ähnlicher Weise steigt durch Anlegen einer sinkenden negativen Programmierspannung Vg die Schwellenspannung Vt über einen Bereich von Vg-Werten (z. B. den Bereich zwischen -VA und -VB) an. Die in 4 gezeigte allmähliche, kontinuierliche und im Wesentlichen lineare Änderung der Schwellenspannung Vt ist besonders vorteilhaft für das Ausbilden einer analogen NVM-Synapse. Im Gegensatz dazu kann ein einheitlicher Fe-Film nur ein positives Koerzitivfeld Ec1 aufweisen, und daher kann die Änderung der Schwellenspannung Vt gegenüber der Vg-Kurve eine plötzliche stufenweise Änderung für positive Vg-Werte zeigen. Aus diesem Grund können nichtflüchtige Speichervorrichtungen, die unter Verwendung des FeFET 200 ausgebildet sind, aufgrund der analogen QV-Antwort (siehe 2C) und/oder der Beziehung von ΔVt gegenüber Vg als analoge nichtflüchtige Speichervorrichtungen bezeichnet werden.
  • 5 zeigt eine schematische Ansicht eines Speicherarrays 400 in einer Ausführungsform, das unter Verwendung des FeFET 200 hergestellt ist. Das Speicherarray 400 von 5 ist ein 4×4-Array, das mit 16 analogen nichtflüchtigen 1T1FeFET-Speicherzellen ausgebildet ist, wobei T für Transistor und FeFET für einen ferroelektrischen Feldeffekttransistor steht. Die Größe (z.B.4×4) des in 5 gezeigten Speicherarrays 400 ist ein nicht einschränkendes Beispiel. Fachleute werden erkennen, dass das Speicherarray beliebige andere Abmessungen haben kann.
  • In 5 ist jeder FeFET 200 mit einem zugehörigen Transistor 411 (auch als Schalttransistor oder Schalt-FET bezeichnet) verbunden, so dass sie eine Speicherzelle bilden. Beispielsweise zeigt der gestrichelte Kreis in 5 eine Speicherzelle 420. Für jede Speicherzelle 420 ist eine Source des Schalttransistors 411 mit einem Gate des FeFET 200 verbunden. 5 zeigt ferner Bitleitungen BL1, BL2, BL3 und BL4 und Wortleitungen WL1, WL2, WL3 und WL4. Jede der Bitleitungen ist mit den Drains der zugehörigen FeFETs 200 verbunden. Beispielsweise ist die Bitleitung BL1 mit den Drains von vier FeFETs 200 verbunden, die in der oberen Reihe des Speicherarrays in 5 angeordnet sind. Jede der Wortleitungen ist mit den Gates der zugehörigen Schalttransistoren 411 verbunden. Beispielsweise ist die Wortleitung WL1 mit den Gates von vier Schalttransistoren 411 verbunden, die in der oberen Reihe des Speicherarrays in 5 angeordnet sind. Zusätzlich zeigt 5 Programmierleitungen PRL1, PRL2, PRL3 und PRL4 und Ausgangsleitungen SL1, SL2, SL3 und SL4. Jede der Programmierleitungen ist mit den Drains der zugehörigen Schalttransistoren 411 verbunden, und jede der Ausgangsleitungen ist mit den Sources der zugehörigen FeFETs 200 verbunden. Beispielsweise ist die Programmierleitung PRL1 mit den Drains von vier Schalttransistoren 411 verbunden, die in derselben Spalte (z. B. der Spalte ganz links) des Speicherarrays von 5 angeordnet sind, und die Ausgangsleitung SL1 ist mit den Sources der vier FeFETs 200 verbunden, die in derselben Spalte (z. B. der Spalte ganz links) des Speicherarrays von 5 angeordnet sind.
  • Wie oben beschrieben, kann die Leitfähigkeit des FeFET 200 in jeder der Speicherzellen durch die Programmierspannung auf einen unterschiedlichen Wert programmiert werden. Die Leitfähigkeit des FeFET 200 in jeder Speicherzelle von 5 kann als Element (z. B. als Koeffizient) in einer 4×4-Matrix dienen, die zum Implementieren der Multiply-Accumulate- (MAC)-Operationen beim analogen Rechnen verwendet wird. Ein Beispiel wird unten beschrieben, um zu zeigen, wie der FeFET 200 als analoge NMV-Synapse beim analogen Rechnen verwendet wird.
  • Man betrachte ein Beispiel, bei dem die Leitfähigkeit jedes der FeFETs 200 auf einen anderen Wert Gi,j programmiert wird, wobei i und j die Reihennummer und die Spaltennummer in dem Speicherarray bezeichnen, in dem sich der FeFET 200 befindet. Beispielsweise weisen die vier FeFETs 200 in der ersten Reihe des Speicherarrays 400 Leitfähigkeiten G1,1, C1,2, G1,3, und G1,4 auf. Eine Gewichtsaktualisierungsoperation kann durchgeführt werden, um die Leitfähigkeiten der FeFETs 200 zu programmieren. Bei der Gewichtsaktualisierungsoperation wird zum Programmieren der Leitfähigkeit Gi,j des in der i-te Reihe und der j-ten Spalte befindlichen FeFET 200 eine hohe Spannung an die Wortleitungen WLi angelegt, um die Schalttransistoren 411 in der i-ten Reihe einzuschalten, und eine Programmierspannung (z. B. eine Folge von allmählich ansteigenden oder allmählich abnehmenden Spannungsimpulsen) wird an die Programmierleitung PRLj angelegt, um die Leitfähigkeit Gi,j des FeFET 200 in der i-ten Reihe und j-ten Spalte einzustellen (z. B. zu programmieren). Es ist zu beachten, dass das Beispiel hier annimmt, dass der Schalttransistor 411 eine n-Vorrichtung ist, so dass eine hohe Spannung (z.B.+3V, +5V) verwendet wird, um den Schalttransistor 411 einzuschalten.
  • Nachdem die Leitfähigkeiten aller FeFETs 200 in dem Speicherarray 400 programmiert wurden, wird die analoge Rechnung durch eine Inferenzoperation durchgeführt. Bei der Inferenzoperation wird an alle Wortleitungen WL1, WL2, WL3 und WL4 eine hohe Spannung angelegt, um alle Schalttransistoren 411 einzuschalten. Als nächstes wird an alle Programmierleitungen PRL1, PRL2, PRL3 und PRL4 eine Lesespannung angelegt, die eine feste Spannung (z.B.+0,2V,+0,3V) sein kann, die z. B. geringfügig höher als die höchste Schwellenspannung der FeFETs 200 ist, so dass die Lesespannung an die Gates aller FeFETs 200 angelegt wird. Eingangsspannungen VI,1, VI,2, VI,3, und VI,4 werden an die Bitleitungen BL1, BL2, BL3 bzw. BL4 angelegt. Der an den unteren Enden (siehe die Enden mit den Kennzeichnungen IO,1, IO,2, IO,3, und IO,4) der Ausgangsleitungen SL1, SL2, SL3 und SL4 gemessene Strom ist gegeben durch I o , j = ∑ k = 1 4 G j , k V I , k
    Figure DE102020100777A1_0001
    wobei j = 1,2,3 oder 4 ist. Es ist zu beachten, dass die am unteren Ende jeder der Ausgangsleitungen (z.B. SL1, SL2, SL3 oder SL4) gemessenen Ausgangsströme automatisch die Multiply-Accumulate-Operationen in Gleichung (1) ausführen. Insbesondere wandelt jeder FeFET 200 durch seine Funktion als programmierbarer Widerstand eine jeweilige Eingangsspannung (z.B. VI,1, VI,2, VI,3 oder VI,4) in einen entsprechenden Ausgangsstrom um, wodurch die Multiplikationsoperationen in Gleichung (1) ohne Verwendung digitaler Multiplikatoren ausgeführt werden. Zusätzlich werden die Source-Drain-Ströme aller FeFETs 200, die in derselben Spalte des Speicherarrays angeordnet sind, wie durch das Kirchhoff'sche Gesetz für Ströme erzwungen von selbst addiert, wodurch die Akkumulationsoperationen ohne Verwendung digitaler Addierer erreicht werden. Somit werden die MAC-Operationen in Gleichung (1) ausgeführt, indem die analogen Eigenschaften der Vorrichtungen (die z. B. durch physikalische Gesetze vorgegeben sind) in dem Speicherarray verwendet werden.
  • Zusätzliche Ausführungsformen einer analogen NVM-Synapse, die unter Verwendung des FE-Films 250 ausgebildet ist, werden nachstehend offenbart. Insbesondere werden ferroelektrische Tunnelübergänge (FTJs), die unter Verwendung des FE-Films 250 hergestellt sind, und nichtflüchtige Speichervorrichtungen offenbart, die unter Verwendung solcher FTJs hergestellt sind.
  • Ein FTJ ist eine Vorrichtung mit zwei Anschlüssen und kann ausgebildet werden, indem ein ferroelektrischer Film zwischen zwei elektrisch leitfähigen Schichten (z. B. einer oberen Elektrode und einer unteren Elektrode) angeordnet wird, wobei die zwei elektrisch leitfähigen Schichten als die zwei Anschlüsse der FTJ-Vorrichtung fungieren. Die elektrische Polarisationsrichtung des ferroelektrischen Films kann durch ein an den ferroelektrischen Film angelegtes elektrisches Feld umgeschaltet werden. Der elektrische Widerstand des FTJ, auch als elektrischer Tunnelwiderstand (TER) des FTJ bezeichnet, wird durch die Ausrichtung der elektrischen Polarisation des ferroelektrischen Films bestimmt. Beispielsweise kann für einen herkömmlichen FTJ mit einem ferroelektrischen Film mit einer einheitlichen Polarisationsrichtung durch ein Ändern des Profils des elektrostatischen Potentials (z. B. der Spannung) an dem ferroelektrischen Film der FTJ von einem hohen Widerstandszustand (HRS) in einen niedrigen Widerstandszustand (LRS) schalten oder umgekehrt. Da der ferroelektrische Film 250 der vorliegenden Offenbarung viele unterschiedliche Schaltpunkte der Polarisationsrichtung aufweist (siehe z. B. 2C), weist ein TER eines FTJ, der unter Verwendung des ferroelektrischen Films 250 in der vorliegenden Offenbarung ausgebildet ist, viele unterschiedliche Werte auf, die durch Anlegen unterschiedlicher Programmierspannungen programmierbar sind. Zum Beispiel kann der TER durch eine Programmierspannung mit einer allmählich ansteigenden oder allmählich sinkenden Spannung eingestellt (z. B. programmiert) werden.
  • Die 6A und 6B zeigen Querschnittsansichten einer Vorrichtung 100 in einer Ausführungsform, die einen ferroelektrischen Tunnelübergang (FTJ) 102 enthält. 6B zeigt die Querschnittsansicht der Vorrichtung 100 entlang des Querschnitts B-B in 6A, und 6A zeigt die Querschnittsansicht der Vorrichtung 100 entlang des Querschnitts A-A in 6B. Es ist zu beachten, dass aus Gründen der Klarheit nicht alle Merkmale der Vorrichtung 100 in den 6A und 6B gezeigt sind und die 6A und 6B nur einen Teil der ausgebildeten Vorrichtung zeigen können. Um die Beziehung (z. B. der Orte, Größen) zwischen verschiedenen Merkmalen der Vorrichtung 100 zu zeigen, sind einige Merkmale (z.B. 105, 103), die entlang des Querschnitts B-B nicht sichtbar sind, in 6B zudem in gestrichelten Linien gezeigt.
  • Bezugnehmend auf 6A enthält die Vorrichtung 100 ein Substrat 131, eine dielektrische Schicht 135 über dem Substrat 131, einen FTJ 102 über der dielektrischen Schicht 135, dielektrische Schichten 117 und 119 über der dielektrischen Schicht 135, Durchkontaktierungen 111/113 und Leiterbahnen 115A/115B. Der FTJ 102 enthält eine untere Elektrode 101 (die auch als untere Metallschicht bezeichnet werden kann), eine dielektrische Schicht 103, eine innere Metallschicht 105 (auch als inneres Gate bezeichnet), den ferroelektrischen Film 250 (auch als ferroelektrische Schicht bezeichnet) und eine obere Elektrode 109 (auch als obere Metallschicht bezeichnet).
  • 6A zeigt ferner ein leitfähiges Element 133, das in oder auf dem Substrat 131 ausgebildet ist. In der gezeigten Ausführungsform ist das leitfähige Element 133 ein Transistor, der elektrisch mit der unteren Elektrode 101 des FTJ 102 über eine Durchkontaktierung 137 verbunden ist. In dem Beispiel von 6A erstreckt sich die Durchkontaktierung 137 durch die dielektrische Schicht 135 und verbindet die untere Elektrode 101 elektrisch mit einem Drain des Transistors 133. Die Vorrichtung 100 kann daher eine Speicherzelle einer Speichervorrichtung (z. B. einer nichtflüchtigen Speichervorrichtung) mit einer 1T1FTJ-Struktur sein, wobei T für Transistor und FTJ für ferroelektrischen Tunnelübergang steht. Details der Vorrichtung 100 und des Verfahrens zum Ausbilden der Vorrichtung 100 werden nachstehend beschrieben.
  • Das Substrat 131 kann ein Halbleitersubstrat wie Silizium, dotiert oder undotiert, oder eine aktive Schicht eines Halbleiter-auf-Isolator- (SOI)-Substrats sein. Das Halbleitersubstrat kann andere Halbleitermaterialien wie Germanium; einen Verbindungshalbleiter wie beispielsweise Siliziumkarbid, Galliumarsen, Galliumphosphid, Galliumnitrid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter wie beispielsweise SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; oder Kombinationen davon enthalten. Es können auch andere Substrate wie Mehrschicht- oder Gradientsubstrate verwendet werden. Vorrichtungen wie Transistoren 133, Dioden, Kondensatoren, Widerstände usw. können in und/oder auf dem Substrat 131 ausgebildet sein und können durch Interconnect-Strukturen miteinander verbunden sein, die beispielsweise durch Metallisierungsstrukturen in einer oder mehreren dielektrischen Schichten über dem Substrat 131 gebildet werden. 6A kann nur einen Teil der Vorrichtung zeigen, die den FTJ 102 und den Transistor 133 enthält.
  • Die dielektrische Schicht 135, die eine dielektrische Zwischenschicht (ILD) sein kann, wird über dem Substrat 131 ausgebildet. Die dielektrische Schicht 135 kann ein Polymer wie Polybenzoxazol (PBO), Polyimid, Benzocyclobuten (BCB) oder dergleichen; ein Nitrid wie Siliziumnitrid oder dergleichen; ein Oxid wie Siliziumoxid, Phosphorsilikatglas (PSG), Borsilikatglas (BSG), Bor-dotiertes Phosphorsilikatglas (BPSG) oder dergleichen; oder eine Kombination davon sein und kann beispielsweise durch Rotationsbeschichtung, Laminierung, chemische Gasphasenabscheidung (CVD) oder dergleichen ausgebildet werden. Als nächstes wird die Durchkontaktierung 137 in der dielektrischen Schicht 135 so ausgebildet, dass sie z. B. mit einem Drain des Transistors 133 elektrisch verbunden ist. Die Durchkontaktierung 137 kann ausgebildet werden, indem eine Öffnung in der dielektrischen Schicht 135 ausgebildet wird und die Öffnung mit einem elektrisch leitfähigen Material (z.B. Kupfer, Wolfram oder dergleichen) gefüllt wird.
  • Als nächstes wird die untere Elektrode 101 über der dielektrischen Schicht 135 ausgebildet. Die untere Elektrode 101 ist aus einem elektrisch leitfähigen Material ausgebildet. In dem Beispiel von 6A ist die untere Elektrode 101 aus einem Metall oder einem metallhaltigen Material wie Kupfer (Cu), Wolfram (W), Titannitrid (TiN), Tantalnitrid (TaN) oder dergleichen ausgebildet. Eine Dicke der unteren Elektrode 101 kann beispielsweise zwischen etwa 5 nm und etwa 30 nm liegen. Ein geeignetes Ausbildungsverfahren, beispielsweise Atomlagenabscheidung (ALD), kann verwendet werden, um die untere Elektrode 101 auszubilden.
  • Als nächstes werden die dielektrische Schicht 103 und die innere Metallschicht 105 nacheinander über der unteren Elektrode 101 ausgebildet. Die dielektrische Schicht 103 ist in einigen Ausführungsformen eine Siliziumoxidschicht. In einigen Ausführungsformen besteht die dielektrische Schicht 103 aus einem High-k-Dielektrikum mit einem Wert der Dielektrizitätskonstante (K) von mehr als 3,9, beispielsweise zwischen etwa 3,9 und etwa 25. Beispiele für das High-k-Dielektrikum enthalten Hafniumoxid (z.B. HfO2), Zirkonoxid (z.B. ZrO2), Siliziumnitrid (z.B. SiN) und Lanthanoxid (z.B. La2O3). Eine Dicke der dielektrischen Schicht 103 beträgt in einigen Ausführungsformen weniger als etwa 2 nm, beispielsweise etwa 1 nm. Ein geeignetes Abscheidungsverfahren wie ALD kann verwendet werden, um die dielektrische Schicht 103 auszubilden.
  • Die innere Metallschicht 105 ist aus einem elektrisch leitfähigen Material (z. B. Cu, W, TiN, TaN) ausgebildet und kann aus demselben Material oder einem anderen Material als die untere Elektrode 101 ausgebildet sein. Ein geeignetes Abscheidungsverfahren wie ALD kann verwendet werden, um die innere Metallschicht 105 auszubilden. Eine Dicke der inneren Metallschicht 105 liegt in einigen Ausführungsformen zwischen etwa 5 nm und etwa 30 nm.
  • Als nächstes werden die dielektrische Schicht 103 und die innere Metallschicht 105 unter Verwendung beispielsweise einer gleichen Strukturierungsmaske strukturiert. Mit anderen Worten wird in einigen Ausführungsformen ein einziger Strukturierungsprozess verwendet, um sowohl die dielektrische Schicht 103 als auch die innere Metallschicht 105 zu strukturieren. Ein anisotroper Ätzprozess wie ein Plasmaätzprozess kann verwendet werden, um die dielektrische Schicht 103 und die innere Metallschicht 105 zu strukturieren. Der Strukturierungsprozess entfernt Abschnitte der dielektrischen Schicht 103 und Abschnitte der inneren Metallschicht 105 und legt Abschnitte der unteren Elektrode 101 frei. Nach dem Strukturierungsprozess haben verbleibende Abschnitte der dielektrischen Schicht 103 und verbleibende Abschnitte der inneren Metallschicht 105 dieselbe Größe (z. B. dieselbe Länge, Breite und Fläche), wie in den 6A und 6B gezeigt. Zum Beispiel haben, wie in 6B gezeigt, die innere Metallschicht 105 und die dielektrische Schicht 103 in einer Draufsicht die gleiche Fläche, so dass sich ihre Ränder (z. B. Seitenwände) vollständig überlappen.
  • Unter erneuter Bezugnahme auf 6A werden nach dem Strukturieren der dielektrischen Schicht 103 und der inneren Metallschicht 105 die ferroelektrische Schicht 250 und die obere Elektrode 109 nacheinander über der inneren Metallschicht 105 ausgebildet. Das Material und das Ausbildungsverfahren der ferroelektrischen Schicht 250 der Vorrichtung 100 ähneln oder gleichen denen des oben beschriebenen ferroelektrischen Films 250 des FeFET 200, so dass Einzelheiten nicht wiederholt werden müssen. Beispielsweise ist die ferroelektrische Schicht 250 aus einem geeigneten ferroelektrischen Material wie dotiertem Hafniumoxid ausgebildet. Das dotierte Hafniumoxid kann ein mit Si, Al, Zr, Gd oder Yt dotiertes Hafniumoxid sein. Beispielsweise kann das dotierte Hafniumoxid ein mit Zirkonium dotiertes Hafniumoxid sein, wobei das Atomanteilverhältnis von Hf, Zr und O etwa 1:1:4 ist. Als weiteres Beispiel kann das dotierte Hafniumoxid ein mit Aluminium dotiertes Hafniumoxid sein, wobei der Atomanteil (At.-%) von Aluminium weniger als etwa 10 At.-% beträgt, beispielsweise etwa 10 At.-%. Die ferroelektrische Schicht 250 kann eine Dicke zwischen etwa 5 nm und etwa 20 nm aufweisen.
  • Die obere Elektrode 109 besteht aus einem elektrisch leitfähigen Material wie Cu, W, TiN, TaN oder dergleichen und kann aus demselben Material wie die untere Elektrode 101 ausgebildet sein. In einigen Ausführungsformen ist die obere Elektrode 109 aus einem anderen Material als die untere Elektrode 101 ausgebildet. Eine Dicke der oberen Elektrode 109 liegt in einigen Ausführungsformen zwischen etwa 10 nm und etwa 30 nm. Ein geeignetes Abscheidungsverfahren wie ALD kann verwendet werden, um die obere Elektrode 109 auszubilden.
  • Nachdem die obere Elektrode 109 und die ferroelektrische Schicht 250 ausgebildet sind, werden die obere Elektrode 109 und die ferroelektrische Schicht 250 unter Verwendung beispielsweise einer gleichen Strukturierungsmaske strukturiert. Mit anderen Worten wird in einigen Ausführungsformen ein einziger Strukturierungsprozess verwendet, um sowohl die obere Elektrode 109 als auch die ferroelektrische Schicht 250 zu strukturieren. Ein anisotroper Ätzprozess wie beispielsweise ein Plasmaätzprozess kann verwendet werden, um die obere Elektrode 109 und die ferroelektrische Schicht 250 zu strukturieren. Der Strukturierungsprozess entfernt Abschnitte der oberen Elektrode 109 und Abschnitte der ferroelektrischen Schicht 250 und legt Abschnitte der inneren Metallschicht 105 frei. Nach der Strukturierungsverarbeitung haben verbleibende Abschnitte der oberen Elektrode 109 und verbleibende Abschnitte der ferroelektrischen Schicht 250 dieselbe Größe (z. B. dieselbe Länge, Breite und Fläche), wie in den 6A und 6B gezeigt. Zum Beispiel haben, wie in 6B gezeigt, die obere Elektrode 109 und die ferroelektrische Schicht 250 in der Draufsicht die gleiche Fläche, so dass sich ihre Ränder (z. B. Seitenwände) vollständig überlappen.
  • Wie in 6B gezeigt, ist eine Fläche A1 der oberen Elektrode 109 kleiner als eine Fläche A2 der inneren Metallschicht 105. In einigen Ausführungsformen liegt ein Verhältnis der Fläche A1 der oberen Elektrode 109 zu der Fläche A2 der inneren Metallschicht 105 zwischen etwa 1/100 und etwa 1/5, beispielsweise etwa 1/30. In der vorliegenden Beschreibung können die obere Elektrode 109, die ferroelektrische Schicht 250 und die innere Metallschicht 105 als ein erster Kondensator bezeichnet werden, wobei die obere Elektrode 109 und die innere Metallschicht 105 als die Platten (z. B. die obere Platte bzw. die untere Platte) des ersten Kondensators betrachtet werden und die ferroelektrische Schicht 250 als die dielektrische Schicht zwischen den Platten des ersten Kondensators betrachtet wird. Die Fläche (z. B. Plattenfläche) des ersten Kondensators wird durch die Fläche der oberen Elektrode 109 bestimmt und ist daher A1. Die obere Elektrode 109, die ferroelektrische Schicht 250 und die innere Metallschicht 105 können zusammen als MFM-Struktur oder MFM-Kondensator bezeichnet werden, wobei M für das Metallmaterial (z. B. der Schicht 109 oder der Schicht 105) und F für das ferroelektrische Material (z. B. der Schicht 250) steht.
  • In ähnlicher Weise können die innere Metallschicht 105, die dielektrische Schicht 103 und die untere Elektrode 101 als zweiter Kondensator bezeichnet werden, und die Fläche (z.B. Plattenfläche) des zweiten Kondensators wird durch die Fläche der inneren Metallschicht 105 bestimmt und ist daher A2. Die innere Metallschicht 105, die dielektrische Schicht 103 und die untere Elektrode 101 können gemeinsam als MIM-Struktur oder MIM-Kondensator bezeichnet werden, wobei M für Metallmaterial (z. B. der Schicht 105 oder der Schicht 101) und I für das Dielektrikum (z. B. der Schicht 103) steht. Der FTJ 102 von 6A kann daher als MFMIM-FTJ oder MFMIM-Struktur bezeichnet werden. Der FTJ 102 ist eine Vorrichtung mit zwei Anschlüssen, wobei die untere Elektrode 101 und die obere Elektrode 109 als die beiden Anschlüsse des FTJ 102 fungieren.
  • Unter Bezugnahme auf 6A wird als nächstes eine dielektrische Schicht 117, etwa SiO2, SiN, ein Low-k-Dielektrikum oder dergleichen, über der unteren Elektrode 101 und über dem FTJ 102 ausgebildet. Ein geeignetes Abscheidungsverfahren wie CVD, PVD oder dergleichen kann verwendet werden, um die dielektrische Schicht 117 auszubilden. Eine Durchkontaktierung 111 wird so ausgebildet, dass sie sich von einer oberen Fläche der dielektrischen Schicht 117 in die dielektrische Schicht 117 erstreckt und elektrisch mit der oberen Elektrode 109 verbunden ist. Eine weitere Durchkontaktierung 113 wird so ausgebildet, dass sie sich von der oberen Fläche der dielektrischen Schicht 117 in die dielektrische Schicht 117 erstreckt und elektrisch mit der unteren Elektrode 101 verbunden ist.
  • Als nächstes wird eine dielektrische Schicht 119 über der dielektrischen Schicht 117 ausgebildet, und Leiterbahnen 115A und 115B (z. B. Kupferleitungen) werden in der dielektrischen Schicht 119 ausgebildet. Die dielektrische Schicht 119 kann ein gleiches oder ähnliches Material wie die dielektrische Schicht 117 enthalten und kann unter Verwendung eines gleichen oder ähnlichen Ausbildungsverfahrens ausgebildet werden, so dass Details nicht wiederholt werden. Die Leiterbahnen 115A und 115B können unter Verwendung eines beliebigen geeigneten Verfahrens wie beispielsweise eines Damascene-Prozesses ausgebildet werden. In einigen Ausführungsformen werden die Leiterbahnen 115A/115B und die Durchkontaktierungen 111/113 gemeinsam in einem Dual-Damascene-Prozess ausgebildet, wobei in diesem Fall die dielektrischen Schichten 117 und 119 gemeinsam als eine Schicht ausgebildet werden können. In dem Beispiel von 6A sind die Leiterbahnen 115A und 115B elektrisch mit den Durchkontaktierungen 111 bzw. 113 verbunden. Die Leiterbahnen 115A und 115B stellen eine elektrische Verbindung zu den beiden Anschlüssen (z. B. der oberen Elektrode 109 und der unteren Elektrode 101) des FTJ 102 her. Da die untere Elektrode 101 des FTJ 102 beispielsweise über die Durchkontaktierung 137 elektrisch mit dem Drain des Transistors 133 verbunden ist, können in einigen Ausführungsformen die Durchkontaktierung 113 und die Leiterbahn 115B somit weggelassen werden.
  • Eine zusätzliche Verarbeitung, wie ein Ausbilden zusätzlicher dielektrischer Schichten und leitfähiger Elemente (z. B. Durchkontaktierungen, Leiterbahnen), kann durchgeführt werden, um die Herstellung der Vorrichtung 100 abzuschließen, wie Fachleute leicht erkennen werden, weshalb Details hier nicht beschrieben werden. Zudem sind der Klarheit halber nicht alle Merkmale der Vorrichtung 100 in den 6A und 6B gezeigt. Beispielsweise sind elektrische Verbindungen zu dem Gate und der Source des Transistors 133 sowie andere Komponenten (z. B. andere Transistoren, Widerstände, Dioden, Kondensatoren, Induktoren oder dergleichen) der Vorrichtung 100 und deren elektrische Verbindungen in den 6A und 6B nicht gezeigt.
  • Die rechteckigen Formen der verschiedenen Schichten (z.B. 109, 250, 105, 103) des in 6B gezeigten FTJ 102 sind nicht einschränkende Beispiele. Andere Formen wie Quadrate, Kreise, Polygone oder dergleichen sind ebenfalls möglich und sollen vollständig in den Umfang der vorliegenden Offenbarung fallen.
  • Die offenbarte Struktur des FTJ 102 (und anderer nachstehend offenbarter FTJs) hat viele Vorteile. Um die Vorteile zu erkennen, wird ein Referenz-FTJ betrachtet, der dem FTJ 102 in 6A ähnelt, dem jedoch die innere Metallschicht 105 fehlt. Zusätzlich hat der Referenz-FTJ eine gleiche Größe (z. B. gleiche Fläche in der Draufsicht) der oberen Elektrode 109, der ferroelektrischen Schichten 250 und der dielektrischen Schicht 103. Da eine übliche elektrische Flussdichte (D-Feld) zum Umschalten der Polarisationsrichtung einer ferroelektrischen Schicht etwa 30 µC/cm2 beträgt und die Struktur des Referenz-FTJ zu einem ähnlichen D-Feld in der dielektrischen Schicht (z. B. 103) führt, kann ein solches D-Feld einen Durchschlag der dielektrischen Schicht verursachen, die üblicherweise ein Durchschlags-D-Feld von etwa 1 µC/cm2 aufweist. Der Durchschlag der dielektrischen Schicht im FTJ kann zu einer schlechten Lebensdauer bestimmter FTJs beitragen.
  • In den offenbarten Ausführungsformen wird durch das Vorhandensein der inneren Metallschicht 105 und durch einen Entwurf, bei dem die Fläche A1 der oberen Elektrode 109 kleiner als die Fläche A2 der inneren Metallschicht 105 ist, der Durchschlag der dielektrischen Schicht 103 abgeschwächt oder vermieden (siehe Beschreibung unten), wodurch die Lebensdauer des FTJ verbessert wird.
  • Wenn die innere Metallschicht 105 zwischen der oberen Elektrode 109 und der unteren Elektrode 101 eingefügt ist, kann der FTJ 102 als zwei in Reihe geschaltete Kondensatoren betrachtet werden, wobei die beiden Kondensatoren bestehen aus: einem ersten Kondensator (z. B. einem MFM-Kondensator), der die obere Elektrode 109, die ferroelektrische Schicht 250 und die innere Metallschicht 105 enthält, und einem zweiten Kondensator (z. B. einem MIM-Kondensator), der die innere Metallschicht 105, die dielektrische Schicht 103 und die untere Elektrode 101 enthält. Die kleinere Fläche A1 der oberen Elektrode 109 kann dazu führen, dass die Kapazität des ersten Kondensators kleiner als die Kapazität des zweiten Kondensators ist. Da der erste Kondensator und der zweite Kondensator in Reihe geschaltet sind, werden Fachleute leicht erkennen, dass für eine gegebene Spannung V, die zwischen der oberen Elektrode 109 und der unteren Elektrode 101 angelegt wird, der erste Kondensator (mit der kleineren Kapazität) einen größeren Spannungsabfall als der zweite Kondensator erfährt (z. B. aufnimmt). Mit anderen Worten nimmt der erste Kondensator einen größeren Anteil der Spannung V als der zweite Kondensator auf, und infolgedessen ist der Spannungsabfall über dem zweiten Kondensator (z. B. zwischen der inneren Metallschicht 105 und der unteren Elektrode 101) niedriger. Der niedrigere Spannungsabfall in dem zweiten Kondensator führt zu einem niedrigeren D-Feld in der dielektrischen Schicht 103, was wiederum den Durchschlag der dielektrischen Schicht 103 abschwächt oder verhindert.
  • Da außerdem die ferroelektrische Schicht 250 vorbestimmte Programmierspannungen aufweist (z. B. Spannungen zum Einstellen bzw. Ändern des TER des FTJ 102) und der erste Kondensator (aufgrund der niedrigeren Kapazität) einen größeren Anteil der Spannung V aufnimmt, kann eine niedrigere Spannung V ausreichen, die an den FTJ 102 angelegt wird, um die vorbestimmten Programmierspannungen für die ferroelektrische Schicht 250 bereitzustellen, verglichen z. B. mit einem Referenzentwurf, bei dem sich der erste Kondensator und der zweite Kondensator jeweils 50% der Spannung V teilen. Mit anderen Worten ermöglichen die offenbarten Ausführungsformen niedrigere Programmierspannungen V für den FTJ 102. Die niedrigere Programmierspannung V kann vorteilhafterweise den Stromverbrauch des FTJ 102 und/oder der Speichervorrichtung verringern, die unter Verwendung des FTJ 102 ausgebildet werden.
  • Die Verwendung eines High-k-Dielektrikums als dielektrische Schicht 103 verbessert die Leistung des FTJ 102 weiter. Dies liegt daran, dass für ein festes D-Feld das elektrische Feld (E-Feld) in der dielektrischen Schicht 103 umgekehrt proportional zum K-Wert der dielektrischen Schicht 103 ist. Daher führt ein höherer K-Wert (aufgrund der Verwendung eines High-k-Dielektrikums) zu einem niedrigeren E-Feld in der dielektrischen Schicht 103, was dazu beiträgt, den Durchschlag der dielektrischen Schicht 103 zu verhindern oder abzuschwächen. Es ist zu beachten, dass ein höherer K-Wert zu einem niedrigeren Durchschlags-E-Feld für die dielektrische Schicht 103 führen kann. Solange jedoch die Verringerung des E-Feldes aufgrund der Verwendung eines High-k-Dielektrikums größer als die Verringerung des Durchschlags-E-Felds ist, sorgt die Verwendung des High-k-Dielektrikums für die dielektrische Schicht 103 für einen Leistungsgewinn (schwächt z. B. den Durchschlag der dielektrischen Schicht 103 ab).
  • 7 zeigt eine Querschnittsansicht einer Vorrichtung 100A (z.B. einer Speichervorrichtung) in einer Ausführungsform, die einen FTJ 102A enthält. Der Einfachheit halber sind nicht alle Merkmale der Vorrichtung 100A gezeigt. Der FTJ 102A in 7 ähnelt dem FTJ 102 in 6A, außer dass die untere Elektrode des FTJ 102A ein stark dotiertes Substrat 121 anstelle des Metalls oder metallhaltigen Materials in 6A ist. In einigen Ausführungsformen ist das stark dotierte Substrat 121 ein Halbleitersubstrat (z. B. Silizium, Siliziumgermanium, Germanium oder dergleichen), das mit einem Dotierstoff (z. B. Bor, Phosphor oder Arsen) dotiert ist. Eine Konzentration des Dotierstoffs kann als Beispiel zwischen etwa 1019 cm-3 und etwa 1021 cm-3 liegen. Aufgrund des Dotierungsmittels in dem stark dotierten Substrat 121 ist das stark dotierte Substrat 121 in der gezeigten Ausführungsform elektrisch leitfähig. Beispielsweise liegt ein elektrischer Widerstand des stark dotierten Substrats 121 zwischen 0,1 mΩ*cm und ca. 10 mΩ*cm. Eine Dicke des stark dotierten Substrats 121 liegt zwischen etwa 100 nm und etwa 100 µm. In einigen Ausführungsformen ist das stark dotierte Substrat 121 eine dotierte Halbleiterschicht über einem weiteren Substrat oder ein dotierter oberer Abschnitt eines Substrats.
  • 7 zeigt ferner einen Isolationsbereich 127, etwa einen Flachgrabenisolations- (STI)-Bereich, der die untere Elektrode 121 von einem aktiven Bereich 122 des Substrats trennt. Zusätzlich zeigt 7 einen Transistor 133, der in dem aktiven Bereich 122 ausgebildet ist. Die Durchkontaktierungen 113 und die Leiterbahn 115B verbinden die untere Elektrode 121 des FTJ 102A elektrisch mit dem Transistor 133. Beispielsweise ist die Durchkontaktierung 113 über dem Transistor 133 elektrisch mit einem Drain des Transistors 133 verbunden. Daher zeigt 7 Abschnitte einer Speichervorrichtung (z. B. einer Speicherzelle) mit einer 1T1FTJ-Struktur. Die in 7 gezeigte elektrische Verbindung zwischen dem Transistor 133 und dem FTJ 102A ist nur ein Beispiel; andere elektrische Verbindungen sind ebenfalls möglich und sollen vollständig in den Umfang der vorliegenden Offenbarung einbezogen werden.
  • In 7 bilden die obere Elektrode 109, die ferroelektrische Schicht 250 und die innere Metallschicht 105 eine MFM-Struktur. Die innere Metallschicht 105, die dielektrische Schicht 103 und das stark dotierte Substrat 121 bilden eine MIS-Struktur, wobei M für Metall, 1 für das Dielektrikum und S für das Substrat steht. Der FTJ 102A kann auch als MFMIS-Struktur oder MFMIS-FTJ bezeichnet werden.
  • Ähnlich wie beim FTJ 102 ist die Fläche A1 der oberen Elektrode 109 des FTJ 102A kleiner als die Fläche A2 der inneren Metallschicht 105 des FTJ 102A. In einigen Ausführungsformen liegt ein Verhältnis zwischen der Fläche A1 und der Fläche A2 zwischen etwa 1/100 und etwa 1/5, beispielsweise etwa 1/30. Die Abmessungen anderer Schichten des FTJ 102A ähneln oder gleichen denen des FTJ 102. Beispielsweise beträgt eine Dicke der dielektrischen Schicht 103 in 7 weniger als etwa 2 nm, wie beispielsweise 1 nm. Eine Dicke der ferroelektrischen Schicht 250 in 7 liegt zwischen etwa 5 nm und etwa 20 nm.
  • 8 zeigt eine Querschnittsansicht einer Vorrichtung 100B (z.B. einer Speichervorrichtung) mit einem FTJ 102B in einer Ausführungsform. Der FTJ 102B ähnelt dem FTJ 102, der zweite Kondensator weist jedoch eine dreidimensionale (3D-) MIM-Struktur auf. Insbesondere ist die untere Elektrode 101 als Metallfinne ausgebildet, die über die dielektrische Schicht 135 hinausragt. In einigen Ausführungsformen wird die untere Elektrode 101 ausgebildet, indem eine Schicht aus Metall oder metallhaltigem Material (z.B. Cu, W, TiN, TaN oder dergleichen) über der dielektrischen Schicht 135 abgeschieden wird und dann die abgeschiedene Schicht z. B. unter Verwendung eines anisotropen Ätzprozesses strukturiert wird, um die Metallfinne auszubilden. In dem Beispiel von 8 hat die Metallfinnenstruktur der unteren Elektrode 101 eine Breite W zwischen etwa 5 nm und etwa 15 nm und eine Höhe H zwischen etwa 10 nm und etwa 50nm.
  • Nachdem die Metallfinnenstruktur ausgebildet ist, wird die dielektrische Schicht 103 unter Verwendung eines geeigneten Abscheidungsverfahrens wie ALD konform über Seitenwänden und über einer oberen Fläche der unteren Elektrode 101 (z.B. einer Metallfinne) ausgebildet. Eine Dicke der dielektrischen Schicht 103 (z.B. Si02) beträgt weniger als etwa 2 nm, beispielsweise etwa 1 nm. Als nächstes wird die innere Metallschicht 105 konform über der dielektrischen Schicht 103 ausgebildet und erstreckt sich entlang Seitenwänden und entlang einer oberen Fläche der unteren Elektrode 101.
  • Es ist zu beachten, dass aufgrund der Struktur der 3D-MIM-Struktur die Fläche A2 der inneren Metallschicht 105 (oder die Fläche der dielektrischen Schicht 103) Flächen entlang der Seitenwände und entlang der oberen Fläche der unteren Elektrode 101 enthält. Infolgedessen kann der FTJ 102B von 8 im Vergleich zu der planaren MIM-Struktur des zweiten Kondensators im FTJ 102 von 6A die gleiche Fläche A2 für die innere Metallschicht 105 mit einer geringeren Grundfläche über dem Substrat 131 erreichen. Dies ermöglicht eine höhere Integrationsdichte der Vorrichtung 100B.
  • Nachdem die innere Metallschicht 105 ausgebildet ist, wird die dielektrische Schicht 117 über der dielektrischen Schicht 135 und um den zweiten Kondensator (z.B. 101, 103 und 105) herum ausgebildet. Ein Planarisierungsprozess wie beispielsweise eine chemischmechanische Planarisierung (CMP) kann durchgeführt werden, um eine planare obere Fläche der dielektrischen Schicht 117 zu erreichen und die obere Fläche der inneren Metallschicht 105 freizulegen.
  • Als nächstes werden die ferroelektrische Schicht 250 und die obere Elektrode 109 nacheinander über der inneren Metallschicht 105 ausgebildet, und ein Strukturierungsprozess wird durchgeführt, um Abschnitte der ferroelektrischen Schicht 250 und Abschnitte der oberen Elektrode 109 zu entfernen, ähnlich wie bei der Verarbeitung für die Vorrichtung 100 von 6A. Als nächstes wird eine dielektrische Schicht 118, die das gleiche Material wie die dielektrische Schicht 117 sein kann, über der dielektrischen Schicht 117 ausgebildet. Abhängig von den Materialien der dielektrischen Schicht 118 und/oder dem Ausbildungsverfahren kann es eine Grenzfläche 117F zwischen den dielektrischen Schichten 118 und 117 geben, muss es aber nicht. Als nächstes werden Durchkontaktierungen 111 und Leiterbahnen 115 ausgebildet, um die obere Elektrode 109 des FTJ 102B elektrisch zu verbinden. Es ist zu beachten, dass in dem Beispiel von 8 die untere Elektrode 101 des FTJ 102B über die Durchkontaktierung 137 elektrisch beispielsweise einem Drain des Transistors 133 verbunden ist. Die in 8 gezeigte elektrische Verbindung zwischen dem Transistor 133 und dem FTJ 102B ist nur ein Beispiel; andere elektrische Verbindungen sind ebenfalls möglich und sollen vollständig in den Umfang der vorliegenden Offenbarung einbezogen werden.
  • In dem Beispiel von 8 weist der erste Kondensator des FTJ 102B eine planare MFM-Struktur auf, die die obere Elektrode 109, die ferroelektrische Schicht 250 und den horizontalen Abschnitt der inneren Metallschicht 105 (z.B. den Abschnitt entlang der oberen Fläche der dielektrischen Schicht 103) enthält. Der zweite Kondensator des FJT 102B weist eine dreidimensionale MIM-Struktur auf, die die innere Metallschicht 105, die dielektrische Schicht 103 und die untere Elektrode 101 (z.B. eine Metallfinne) enthält. Der FTJ 102B kann als 3D-MFMIM-Struktur oder als 3D-MFMIM-FTJ bezeichnet werden.
  • Ähnlich wie beim FTJ 102 ist die Fläche A1 der oberen Elektrode 109 des FTJ 102B kleiner als die Fläche A2 der inneren Metallschicht 105 des FTJ 102B. In einigen Ausführungsformen liegt ein Verhältnis der Fläche A1 der oberen Elektrode 109 zu der Fläche A2 der inneren Metallschicht 105 zwischen etwa 1/100 und etwa 1/5, beispielsweise etwa 1/30. Die Abmessungen anderer Schichten des FTJ 102B ähneln oder gleichen denen des FTJ 102. Beispielsweise beträgt eine Dicke der dielektrischen Schicht 103 in 8 weniger als etwa 2 nm, wie beispielsweise 1 nm. Eine Dicke der ferroelektrischen Schicht 250 in 8 liegt zwischen etwa 5 nm und etwa 20 nm.
  • 9 zeigt eine Querschnittsansicht einer Vorrichtung 100C (z. B. einer Speichervorrichtung) mit einem FTJ 102C in einer Ausführungsform. Der FTJ 102C ähnelt dem FTJ 102B, jedoch ist die untere Elektrode 121 des FTJ 102C ein stark dotiertes Substrat anstelle eines Metalls oder eines metallhaltigen Materials, wobei die untere Elektrode 121 eine Finnenstruktur aufweist, die über ein Substrat 125 hinausragt. In der gezeigten Ausführungsform ist die untere Elektrode 121 mit dem Substrat 125 verbunden, das ebenfalls ein stark dotiertes Substrat ist. Mit anderen Worten sind die untere Elektrode 121 und das Substrat 125 in 9 aus demselben stark dotierten Halbleitermaterial ausgebildet. In einigen Ausführungsformen wird die Finnenstruktur der unteren Elektrode 121 durch Strukturieren des stark dotierten Halbleitermaterials unter Verwendung beispielsweise eines anisotropen Ätzprozesses ausgebildet. Die Zusammensetzung des stark dotierten Halbleitermaterials (z. B. 121 und 125) gleicht oder ähnelt der des stark dotierten Substrats 121 von 7, weswegen Details hier nicht wiederholt werden. Eine Breite W der Finnenstruktur der unteren Elektrode 121 liegt in einigen Ausführungsformen zwischen etwa 5 nm und etwa 15 nm, und eine Höhe H der Finnenstruktur der unteren Elektrode 121 liegt zwischen etwa 10 nm und etwa 50nm.
  • Bezugnehmend auf 9 wird nach dem Ausbilden der unteren Elektrode 121 eine dielektrische Schicht 123 über dem Substrat 125 und um die untere Elektrode 121 herum ausgebildet. Das Material und das Ausbildungsverfahren der dielektrischen Schicht 123 können dem der dielektrischen Schicht 117 gleichen oder ähneln, so dass Details nicht wiederholt werden. In einigen Ausführungsformen wird die dielektrische Schicht 123 weggelassen. Die nachfolgende Verarbeitung zur Ausbildung weiterer Schichten des FTJ 102C, der Durchkontaktierungen 111/113, der Leiterbahnen 115A/115B und der dielektrischen Schichten 117/118/119 gleichen oder ähneln den oben beschriebenen, so dass Details hier nicht wiederholt werden. Die in 9 gezeigte elektrische Verbindung zwischen dem Transistor 133 und dem FTJ 102C ist nur ein Beispiel; andere elektrische Verbindungen sind ebenfalls möglich und sollen vollständig in den Umfang der vorliegenden Offenbarung einbezogen werden.
  • Es ist zu beachten, dass der zweite Kondensator des FTJ 102C in 9, der die untere Elektrode 121, die dielektrische Schicht 103 und die innere Metallschicht 105 enthält, eine 3D-MIS-Struktur aufweist. Der erste Kondensator des FTJ 102C, der die innere Metallschicht 105 (bzw. deren horizontalen Abschnitt), die ferroelektrische Schicht 250 und die obere Elektrode 109 enthält, weist eine planare MFM-Struktur auf. Der FTJ 102C kann als 3D-MFMIS-Struktur oder als 3D-MFMIS-FTJ bezeichnet werden. Ähnlich wie bei der obigen Beschreibung für den FTJ 102B ermöglicht die 3D-MIS-Struktur des zweiten Kondensators des FTJ 102C eine große Fläche A2 (z. B. Flächen entlang Seitenwänden und einer oberen Fläche der unteren Elektrode 121) für die innere Metallschicht 105 mit einer kleinen Grundfläche über dem Substrat 125, was eine höhere Integrationsdichte des Speicherarray 400 ermöglicht.
  • Ähnlich wie beim FTJ 102B ist die Fläche A1 der oberen Elektrode 109 des FTJ 102C kleiner als die Fläche A2 der inneren Metallschicht 105 des FTJ 102C. In einigen Ausführungsformen liegt ein Verhältnis der Fläche A1 der oberen Elektrode 109 zu der Fläche A2 der inneren Metallschicht 105 zwischen etwa 1/100 und etwa 1/5, beispielsweise etwa 1/30. Die Abmessungen anderer Schichten des FTJ 102C gleichen oder ähneln denen des FTJ 102. Beispielsweise beträgt eine Dicke der dielektrischen Schicht 103 in 9 weniger als etwa 2 nm, wie beispielsweise 1 nm. Eine Dicke der ferroelektrischen Schicht 250 in 9 liegt zwischen etwa 5 nm und etwa 20 nm.
  • 10 zeigt eine schematische Ansicht eines Speicherarrays 500 in einer Ausführungsform, das unter Verwendung der FTJs ausgebildet wurde. Das Speicherarray 500 von 10 ist ein 4×4-Array, das mit 16 analogen nichtflüchtigen 1T1FTJ-Speicherzellen ausgebildet ist, wobei T für Transistor und FTJ für ferroelektrischen Tunnelübergang steht. Die Größe (z. B. 4×4) des in 10 gezeigten Speicherarrays 500 ist ein nicht einschränkendes Beispiel. Fachleute werden erkennen, dass das Speicherarray beliebige andere Abmessungen haben kann.
  • In 10 enthält jede Speicherzelle 520 einen Transistor 511 (auch als Schalttransistor oder Schalt-FET bezeichnet), der mit einem jeweiligen FTJ verbunden ist. Der FTJ kann jeder geeignete FTJ sein, der unter Verwendung des ferroelektrischen Films 250 ausgebildet wurde, so dass der TER des FTJ eine Mehrzahl (z.B. mehr als 2) von unterschiedlichen Werten aufweist, die durch eine Programmierspannung programmierbar werden. Beispielsweise können die FTJs 102, 102A, 102B oder 102C verwendet werden, um die Speicherzelle 520 auszubilden. Zur Erleichterung der Beschreibung wird der FTJ in dem Speicherarray 500 als FTJ 102 bezeichnet, wobei sich versteht, dass jeder geeignete FTJ verwendet werden kann.
  • Für jede Speicherzelle 520 ist ein Drain des Schalttransistors 511 mit einem ersten Anschluss des FTJ 102 verbunden. 10 zeigt ferner Bitleitungen BL1, BL2, BL3 und BL4 und Wortleitungen WL1, WL2, WL3 und WL4. Der zweite Anschluss jedes der FTJs 102 ist mit einer Bitleitung verbunden, und die zweiten Anschlüsse der FTJs 102, die entlang derselben Reihe in 10 angeordnet sind, sind mit derselben Bitleitung verbunden. Jede der Wortleitungen ist mit den Gates der zugehörigen Schalttransistoren 511 verbunden, die entlang derselben Reihe angeordnet sind. Beispielsweise ist die Wortleitung WLi mit den Gates von vier Schalttransistoren 511 verbunden, die in der oberen Reihe des Speicherarrays in 10 angeordnet sind. Zusätzlich zeigt 10 die Ausgangsleitungen SL1, SL2, SL3 und SL4, und jede der Ausgangsleitungen ist mit den Sources der zugehörigen Schalttransistoren 511 verbunden, die entlang derselben Spalte angeordnet sind. Beispielsweise ist die Ausgangsleitung SL1 mit den Sources der vier Schalttransistoren 511 verbunden, die in der Spalte ganz links des Speicherarrays von 10 angeordnet sind.
  • Wie oben beschrieben, kann die Leitfähigkeit (z.B. der Kehrwert des TER) des FTJ 102 in jeder der Speicherzellen durch die Programmierspannung auf unterschiedliche Werte programmiert werden. Die Leitfähigkeit des FTJ 102 in jeder der Speicherzellen von 10 kann als Element (z. B. Koeffizient) in einer 4×4-Matrix dienen, die zum Implementieren der Multiply-Accumulate- (MAC)-Operationen beim analogen Rechnen verwendet wird. Ein Beispiel wird unten beschrieben, um zu demonstrieren, wie der FTJ 102 als analoge NMV-Synapse beim analogen Rechnen verwendet wird.
  • Man betrachte ein Beispiel, bei dem die Leitfähigkeit jedes der FTJs 102 auf einen anderen Wert Gi,j programmiert wird, wobei i und j die Reihennummer und die Spaltennummer in dem Speicherarray bezeichnen, in dem sich der FTJ 102 befindet. Beispielsweise haben die FTJs 102 in der ersten Reihe des Speicherarrays 500 Leitfähigkeiten G1,1, C1,2, G1,3 und G1,4. Eine Gewichtsaktualisierungsoperation kann durchgeführt werden, um die Leitfähigkeiten der FTJs 102 zu programmieren. Um die Leitfähigkeit Gi,j des FTJ 102 in der i-ten Reihe und j-ten Spalte zu programmieren, wird in der Gewichtsaktualisierungsoperation eine hohe Spannung an die Wortleitungen WLi angelegt, um die Schalttransistoren 511 in i-ten Reihe einzuschalten, und eine Programmierspannung (z. B. eine Folge von allmählich ansteigenden oder allmählich abfallenden Spannungsimpulsen) wird an die Ausgangsleitung SLj angelegt, um die Leitfähigkeit Gi,j des FTJ 102 in der i-ten Reihe und j-ten Spalte einzustellen (z. B. zu programmieren). Es ist zu beachten, dass das Beispiel hier annimmt, dass der Schalttransistor 511 eine n-Vorrichtung ist, so dass eine hohe Spannung (z.B. +3 V, +5 V) verwendet wird, um den Schalttransistor 511 einzuschalten.
  • Nachdem die Leitfähigkeiten aller FTJs 102 in dem Speicherarray 500 programmiert wurden, wird die analoge Rechnung durch eine Inferenzoperation ausgeführt. Bei der Inferenzoperation wird an alle Wortleitungen WL1, WL2, WL3 und WL4 eine hohe Spannung angelegt, um alle Schalttransistoren 511 einzuschalten. Eingangsspannungen VI,1, VI,2, VI,3, und VI,4 werden an die Bitleitungen BL1, BL2, BL3 bzw. BL4 angelegt. Der an den unteren Enden (siehe die Enden mit den Kennzeichnungen I0,1, I0,2, I0,3, und I0,4) der Ausgangsleitungen SL1, SL2, SL3 und SL4 gemessene Strom ist gegeben durch I o , j = ∑ k = 1 4 G j , k V I , k
    Figure DE102020100777A1_0002
    wobei j = 1, 2, 3 oder 4 ist. Es ist zu beachten, dass die an den unteren Enden jeder der Ausgangsleitungen gemessenen Ausgangsströme (z. B. SL1, SL2, SL3 oder SL4) automatisch die MAC-Operationen in Gleichung (2) ausführen. Insbesondere wandelt jeder FTJ 102 durch seine Funktion als programmierbarer Widerstand eine jeweilige Eingangsspannung (z.B. VI,1, VI,2, VI,3 oder VI,4) in einen jeweiligen Ausgangsstrom um, wodurch die Multiplikationsoperationen in Gleichung (2) ohne Verwendung digitaler Multiplikatoren erreicht werden. Zusätzlich werden die Ausgangsströme aller FTJs 102, die in derselben Spalte des Speicherarrays angeordnet sind, wie durch das Kirchhoff'sche Gesetz für Ströme erzwungen von selbst addiert, wodurch die Akkumulationsoperationen ohne Verwendung digitaler Addierer erreicht werden.
  • Varianten der offenbarten Ausführungsformen sind möglich und sollen vollständig in den Umfang der vorliegenden Offenbarung fallen. Beispielsweise kann die innere Metallschicht 213 des FeFET 200 (siehe 3) weggelassen werden, so dass ein FeFET mit einer MFIS-Struktur ausgebildet wird, und der MFIS-FeFET kann z. B. in 5 den FeFET 200 ersetzen, um die Speichervorrichtung auszubilden. Als weiteres Beispiel kann der ferroelektrische Film 250 zwischen und in räumlichem Kontakt mit einer unteren Elektrode (z.B. einem Metall oder einer metallhaltigen Schicht) und einer oberen Elektrode (z. B. einem Metall oder einer metallhaltigen Schicht) ausgebildet werden, so dass sie einen FTJ mit einer MFM-Struktur bilden. Als weiteres Beispiel kann der ferroelektrische Film 250 zwischen und in räumlichem Kontakt mit einer unteren Elektrode (z. B. einem stark dotierten Substrat) und einer oberen Elektrode (z. B. einem Metall oder einer metallhaltigen Schicht) ausgebildet werden, so dass sie einen FTJ mit einer MFS-Struktur bilden. Der MFM-FTJ oder der MFS-FTJ können die in 10 verwendeten FTJs ersetzen, um die Speichervorrichtung auszubilden. Während der offenbarte ferroelektrische Film 250 durch Ausbilden von Körnern mit zufälliger Polarisation eine Mehrzahl von Polarisationsschaltpunkten erreicht (siehe z.B. 2C), erwägt die vorliegende Offenbarung auch ein Variieren der Größe der Körner des ferroelektrischen Films 250 (z. B. Körner mit zufälliger Größe) als zusätzliches Abstimmungselement, um die Zieleigenschaften des ferroelektrischen Films 250 zu erreichen.
  • Die offenbarten Ausführungsformen erzielen bestimmte Vorteile. Beispielsweise weist der unter Verwendung des ferroelektrischen Films 250 ausgebildete FeFET durch ein Ausbilden des ferroelektrischen Films 250 mit zufälligen Polarisationsrichtungen eine Mehrzahl (z.B. drei oder mehr) von programmierbaren Schwellenspannungen auf und kann als programmierbarer Widerstand fungieren. In ähnlicher Weise weist der unter Verwendung des ferroelektrischen Films 250 ausgebildete FTJ eine Mehrzahl (z. B. drei oder mehr) von programmierbaren Widerstandswerten (bzw. Leitfähigkeitswerten) auf. Der offenbarte FeFET und FTJ können verwendet werden, um eine analoge NVM-Synapse zu bilden, die beim analogen Rechnen verwendet wird, wodurch komplexe und rechenintensive Vorgänge vermieden werden, die mit einer Matrixmultiplikation verbunden sind. Zusätzlich wird durch Verwendung der inneren Metallschicht 105 in dem FTJ und durch Entwerfen der Fläche A1 der oberen Elektrode 109 so, dass sie kleiner als die Fläche A2 der inneren Metallschicht 105 ist, nur ein kleiner Anteil der Spannung V, die an den beiden Anschlüssen des FTJ angelegt wird, an der dielektrischen Schicht 103 angelegt, wodurch das E-Feld in der dielektrischen Schicht 103 verringert wird und ein Durchschlag der dielektrischen Schicht 103 abgeschwächt oder vermieden wird, wodurch die Lebensdauer des FTJ verbessert wird. Zusätzlich verringert die Verwendung eines High-k-Dielektrikums für die dielektrische Schicht 103 das E-Feld der dielektrischen Schicht 103 weiter und kann die Lebensdauer der ausgebildeten Vorrichtung weiter verbessern. Der offenbarte 3D-MFMIM-FTJ oder 3D-MFMIS-FTJ ermöglicht eine höhere Integrationsdichte als planare FTJs.
  • 11 zeigt ein Flussdiagramm eines Verfahrens zur Herstellung einer Vorrichtung gemäß einigen Ausführungsformen. Es sollte klar sein, dass die in 11 gezeigte Ausführungsform des Verfahrens lediglich ein Beispiel für viele mögliche Ausführungsformen ist. Fachleute würden viele Varianten, Alternativen und Modifikationen erkennen. Zum Beispiel können verschiedene Schritte wie die, die die in 11 gezeigt sind, hinzugefügt, entfernt, ersetzt, neu angeordnet oder wiederholt werden.
  • Bezugnehmend auf 11 wird in Schritt 1010 eine Gatedielektrikumsschicht über einem Substrat ausgebildet. In Schritt 1020 wird eine innere Metallschicht über der Gatedielektrikumsschicht ausgebildet. In Schritt 1030 wird eine ferroelektrische Schicht über der inneren Metallschicht ausgebildet. In Schritt 1040 wird eine Gateelektrode über der ferroelektrischen Schicht ausgebildet.
  • Gemäß einer Ausführungsform enthält eine Halbleitervorrichtung: einen ferroelektrischen Feldeffekttransistor (FeFET), enthaltend: ein Substrat; einen Source-Bereich in dem Substrat; einen Drain-Bereich in dem Substrat; und eine Gatestruktur über dem Substrat und zwischen dem Source-Bereich und dem Drain-Bereich, wobei die Gatestruktur enthält: eine Gatedielektrikumsschicht über dem Substrat; einen ferroelektrischen Film über der Gatedielektrikumsschicht; und eine Gateelektrode über dem ferroelektrischen Film. In einer Ausführungsform enthält die Gatestruktur ferner eine innere Metallschicht zwischen der Gatedielektrikumsschicht und dem ferroelektrischen Film. In einer Ausführungsform enthält der ferroelektrische Film eine Mehrzahl von Körnern, die zufällige Polarisationsrichtungen aufweisen. In einer Ausführungsform ist eine Schwellenspannung des FeFET einstellbar und weist mehr als zwei unterschiedliche Schwellenspannungswerte auf. In einer Ausführungsform ist die Schwellenspannung des FeFET so konfiguriert, dass sie durch Anlegen einer Folge von Spannungsimpulsen mit allmählich ansteigenden oder allmählich abfallenden Spannungen an die Gateelektrode des FeFET eingestellt wird. In einer Ausführungsform enthält der ferroelektrische Film dotiertes Hafniumoxid. In einer Ausführungsform ist das dotierte Hafniumoxid ein mit Silizium, Aluminium, Zirkonium, Gadolinium oder Yttrium dotiertes Hafniumoxid. In einer Ausführungsform liegt eine Dicke des ferroelektrischen Films zwischen etwa 5 nm und etwa 20 nm. In einer Ausführungsform ist eine Leitfähigkeit des FeFET, gemessen zwischen dem Source-Bereich und dem Drain-Bereich des FeFET, einstellbar und weist mehr als zwei unterschiedliche Leitfähigkeitswerte auf, wobei die Leitfähigkeit des FeFET so konfiguriert ist, dass sie durch Anlegen einer Folge von Programmierspannungen mit allmählich ansteigenden oder allmählich abnehmenden Spannungswerten an die Gateelektrode des FeFET eingestellt wird. In einer Ausführungsform enthält die Halbleitervorrichtung ferner: einen Schalttransistor, wobei ein Source-Bereich des Schalttransistors mit der Gateelektrode des FeFET verbunden ist; eine Wortleitung, die mit einem Gate des Schalttransistors verbunden ist; eine Programmierleitung, die mit einem Drain-Bereich des Schalttransistors verbunden ist; eine Bitleitung, die mit dem Drain-Bereich des FeFET verbunden ist; und eine Ausgangsleitung, die mit dem Source-Bereich des FeFET verbunden ist.
  • Gemäß einer Ausführungsform enthält eine Halbleitervorrichtung ein Substrat; und einen ferroelektrischen Tunnelübergang (FTJ) über dem Substrat, wobei der FTJ enthält: eine untere Elektrode über dem Substrat; eine dielektrische Schicht über der unteren Elektrode; eine innere Metallschicht über der dielektrischen Schicht; eine ferroelektrische Schicht über der inneren Metallschicht; und eine obere Elektrode über der ferroelektrischen Schicht, wobei ein Tunnelelektrowiderstand (TER) des FTJ einstellbar ist und mehr als zwei unterschiedliche Werte aufweist. In einer Ausführungsform ist der TER des FTJ so konfiguriert, dass er durch Anlegen einer Folge von Spannungsimpulsen mit zunehmenden oder abnehmenden Spannungen zwischen der oberen Elektrode und der unteren Elektrode eingestellt wird. In einer Ausführungsform weisen die obere Elektrode und die ferroelektrische Schicht eine gleiche erste Fläche auf, wobei die innere Metallschicht und die dielektrische Schicht eine gleiche zweite Fläche aufweisen, wobei die zweite Fläche größer als die erste Fläche ist. In einer Ausführungsform ist die ferroelektrische Schicht ein dotiertes Hafniumoxid, und wobei eine Dicke der ferroelektrischen Schicht zwischen etwa 5 nm und etwa 20 nm liegt. In einer Ausführungsform enthält die ferroelektrische Schicht eine Mehrzahl von Körnern, die zufällige Polarisationsrichtungen aufweisen. In einer Ausführungsform ist die untere Elektrode eine Finne, die über das Substrat hinausragt, wobei sich die dielektrische Schicht und die innere Metallschicht konform entlang Seitenwänden und einer oberen Fläche der Finne erstrecken.
  • Gemäß einer Ausführungsform umfasst ein Verfahren zum Ausbilden einer Vorrichtung, die einen ferroelektrischen Feldeffekttransistor (FeFET) enthält, Folgendes: Ausbilden einer Gatedielektrikumsschicht über einem Substrat; Ausbilden einer inneren Metallschicht über der Gatedielektrikumsschicht; Ausbilden einer ferroelektrischen Schicht über der inneren Metallschicht; und Ausbilden einer Gateelektrode über der ferroelektrischen Schicht. In einer Ausführungsform besteht die ferroelektrische Schicht aus einem dotierten Hafniumoxid mit einer Dicke zwischen etwa 5 nm und etwa 20 nm. In einer Ausführungsform ist das dotierte Hafniumoxid ein mit Silizium, Aluminium, Zirkonium, Gadolinium oder Yttrium dotiertes Hafniumoxid. In einer Ausführungsform umfasst das Verfahren ferner nach dem Ausbilden der Gateelektrode ein Durchführen eines Temperprozesses bei einer Temperatur zwischen etwa 500 °C und etwa 600 °C.
  • Während diese Erfindung unter Bezugnahme auf beispielhafte Ausführungsformen beschrieben wurde, soll diese Beschreibung nicht in einem einschränkenden Sinne verstanden werden. Verschiedene Modifikationen und Kombinationen der beispielhaften Ausführungsformen sowie weitere Ausführungsformen der Erfindung werden Fachleuten durch Bezugnahme auf die Beschreibung ersichtlich sein. Es ist daher beabsichtigt, dass die beigefügten Ansprüche solche Modifikationen oder Ausführungsformen enthalten.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62/894505 [0001]

Claims (20)

  1. Halbleitervorrichtung, umfassend: einen ferroelektrischen Feldeffekttransistor (FeFET), umfassend: ein Substrat; einen Source-Bereich in dem Substrat; einen Drain-Bereich in dem Substrat; und eine Gatestruktur über dem Substrat und zwischen dem Source-Bereich und dem Drain-Bereich, wobei die Gatestruktur umfasst: eine Gatedielektrikumsschicht über dem Substrat; einen ferroelektrischen Film über der Gatedielektrikumsschicht; und eine Gateelektrode über dem ferroelektrischen Film.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Gatestruktur ferner eine innere Metallschicht zwischen der Gatedielektrikumsschicht und dem ferroelektrischen Film enthält.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei der ferroelektrische Film eine Mehrzahl von Körnern enthält, die zufällige Polarisationsrichtungen aufweisen.
  4. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei eine Schwellenspannung des FeFET einstellbar ist und mehr als zwei unterschiedliche Schwellenspannungswerte aufweist.
  5. Halbleitervorrichtung nach Anspruch 4, wobei die Schwellenspannung des FeFET so konfiguriert ist, dass sie durch Anlegen einer Folge von Spannungsimpulsen mit allmählich ansteigenden oder allmählich abfallenden Spannungen an die Gateelektrode des FeFET eingestellt wird.
  6. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei der ferroelektrische Film dotiertes Hafniumoxid enthält.
  7. Halbleitervorrichtung nach Anspruch 6, wobei das dotierte Hafniumoxid ein mit Silizium, Aluminium, Zirkonium, Gadolinium oder Yttrium dotiertes Hafniumoxid ist.
  8. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei eine Dicke des ferroelektrischen Films zwischen etwa 5 nm und etwa 20 nm liegt.
  9. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei eine Leitfähigkeit des FeFET, gemessen zwischen dem Source-Bereich und dem Drain-Bereich des FeFET, einstellbar ist und mehr als zwei unterschiedliche Leitfähigkeitswerte aufweist, wobei die Leitfähigkeit des FeFET so konfiguriert ist, dass sie durch Anlegen einer Folge von Programmierspannungen mit allmählich ansteigenden oder allmählich abnehmenden Spannungswerten an die Gateelektrode des FeFET eingestellt wird.
  10. Halbleitervorrichtung nach Anspruch 9, ferner umfassend: einen Schalttransistor, wobei ein Source-Bereich des Schalttransistors mit der Gateelektrode des FeFET verbunden ist; eine Wortleitung, die mit einem Gate des Schalttransistors verbunden ist; eine Programmierleitung, die mit einem Drain-Bereich des Schalttransistors verbunden ist; eine Bitleitung, die mit dem Drain-Bereich des FeFET verbunden ist; und eine Ausgangsleitung, die mit dem Source-Bereich des FeFET verbunden ist.
  11. Halbleitervorrichtung, umfassend: ein Substrat; und einen ferroelektrischen Tunnelübergang (FTJ) über dem Substrat, wobei der FTJ umfasst: eine untere Elektrode über dem Substrat; eine dielektrische Schicht über der unteren Elektrode; eine innere Metallschicht über der dielektrischen Schicht; eine ferroelektrische Schicht über der inneren Metallschicht; und eine obere Elektrode über der ferroelektrischen Schicht, wobei ein Tunnelelektrowiderstand (TER) des FTJ einstellbar ist und mehr als zwei unterschiedliche Werte aufweist.
  12. Halbleitervorrichtung nach Anspruch 11, wobei der TER des FTJ so konfiguriert ist, dass er durch Anlegen einer Folge von Spannungsimpulsen mit zunehmenden oder abnehmenden Spannungen zwischen der oberen Elektrode und der unteren Elektrode eingestellt wird.
  13. Halbleitervorrichtung nach Anspruch 11 oder 12, wobei die obere Elektrode und die ferroelektrische Schicht eine gemeinsame erste Fläche aufweisen, wobei die innere Metallschicht und die dielektrische Schicht eine gemeinsame zweite Fläche aufweisen, wobei die zweite Fläche größer als die erste Fläche ist.
  14. Halbleitervorrichtung nach einem der Ansprüche 11 bis 13, wobei die ferroelektrische Schicht ein dotiertes Hafniumoxid ist, und wobei eine Dicke der ferroelektrischen Schicht zwischen etwa 5 nm und etwa 20 nm liegt.
  15. Halbleitervorrichtung nach einem der Ansprüche 11 bis 14, wobei die ferroelektrische Schicht eine Mehrzahl von Körnern enthält, die zufällige Polarisationsrichtungen aufweisen.
  16. Halbleitervorrichtung nach einem der Ansprüche 11 bis 15, wobei die untere Elektrode eine Finne ist, die über das Substrat hinausragt, wobei sich die dielektrische Schicht und die innere Metallschicht konform entlang Seitenwänden und einer oberen Fläche der Finne erstrecken.
  17. Verfahren zum Ausbilden einer Vorrichtung, die einen ferroelektrischen Feldeffekttransistor (FeFET) enthält, das Verfahren umfassend: Ausbilden einer Gatedielektrikumsschicht über einem Substrat; Ausbilden einer inneren Metallschicht über der Gatedielektrikumsschicht; Ausbilden einer ferroelektrischen Schicht über der inneren Metallschicht; und Ausbilden einer Gateelektrode über der ferroelektrischen Schicht.
  18. Verfahren nach Anspruch 17, wobei die ferroelektrische Schicht aus einem dotierten Hafniumoxid mit einer Dicke zwischen etwa 5 nm und etwa 20 nm ausgebildet ist.
  19. Verfahren nach Anspruch 18, wobei das dotierte Hafniumoxid ein mit Silizium, Aluminium, Zirkonium, Gadolinium oder Yttrium dotiertes Hafniumoxid ist.
  20. Verfahren nach einem der Ansprüche 17 bis 19, das ferner nach dem Ausbilden der Gateelektrode ein Durchführen eines Temperprozesses bei einer Temperatur zwischen etwa 500 °C und etwa 600 °C umfasst.
DE102020100777.9A 2019-08-30 2020-01-15 Analoge nichtflüchtige Speichervorrichtung unter Verwendung eines polyferroelektrischen Films mit zufälligen Polarisationsrichtungen Active DE102020100777B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962894505P 2019-08-30 2019-08-30
US62/894,505 2019-08-30
US16/733,029 US11380708B2 (en) 2019-08-30 2020-01-02 Analog non-volatile memory device using poly ferroelectric film with random polarization directions
US16/733,029 2020-01-02

Publications (2)

Publication Number Publication Date
DE102020100777A1 true DE102020100777A1 (de) 2021-03-04
DE102020100777B4 DE102020100777B4 (de) 2024-09-19

Family

ID=74565450

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020100777.9A Active DE102020100777B4 (de) 2019-08-30 2020-01-15 Analoge nichtflüchtige Speichervorrichtung unter Verwendung eines polyferroelektrischen Films mit zufälligen Polarisationsrichtungen

Country Status (4)

Country Link
US (2) US11856784B2 (de)
KR (1) KR102395394B1 (de)
DE (1) DE102020100777B4 (de)
TW (1) TWI741566B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020100777B4 (de) * 2019-08-30 2024-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Analoge nichtflüchtige Speichervorrichtung unter Verwendung eines polyferroelektrischen Films mit zufälligen Polarisationsrichtungen
KR102514801B1 (ko) * 2021-08-09 2023-03-29 한국과학기술원 3차원 비휘발성 메모리, 이의 동작 방법 및 이의 제조 방법
US11948969B2 (en) 2021-08-30 2024-04-02 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of manufacturing the same

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213819A (ja) * 1996-01-29 1997-08-15 Oki Electric Ind Co Ltd 強誘電体ゲートメモリ、これに用いる強誘電体薄膜の形成方法およびこの形成方法に用いる前駆体溶液
KR19990016997A (ko) * 1997-08-20 1999-03-15 구자홍 강유전체 에프이티(ｆｅｔ)
JP2000156470A (ja) * 1998-06-26 2000-06-06 Nec Corp 強誘電体記憶素子、記憶装置およびそれらの製造方法
US6370056B1 (en) 2000-03-10 2002-04-09 Symetrix Corporation Ferroelectric memory and method of operating same
US7227210B2 (en) * 1999-12-27 2007-06-05 Hynix Semiconductor, Inc. Ferroelectric memory transistor with highly-oriented film on gate insulator
JP3939250B2 (ja) 2001-05-10 2007-07-04 シメトリックス・コーポレーション 強誘電性複合材料、その製造方法、およびそれを用いたメモリ
JP4931292B2 (ja) * 2001-06-29 2012-05-16 ローム株式会社 強誘電体メモリおよびその製造方法
US6717195B2 (en) * 2001-06-29 2004-04-06 Rohm Co., Ltd. Ferroelectric memory
KR100449949B1 (ko) 2002-04-26 2004-09-30 주식회사 하이닉스반도체 강유전체 메모리 소자의 캐패시터 제조방법
JP4785180B2 (ja) 2004-09-10 2011-10-05 富士通セミコンダクター株式会社 強誘電体メモリ、多値データ記録方法、および多値データ読出し方法
JP5133813B2 (ja) 2008-08-11 2013-01-30 レノボ・シンガポール・プライベート・リミテッド 積層セラミック・コンデンサの単位配置構造、全体配置構造およびプリント配線基板
EP2345071B1 (de) * 2008-09-23 2013-05-01 National University of Singapore Graphenspeicherzelle und herstellungsverfahren dafür
JP2010079941A (ja) 2008-09-24 2010-04-08 National Institute Of Advanced Industrial Science & Technology 半導体不揮発記憶装置
FR2973553B1 (fr) 2011-03-31 2013-03-29 Thales Sa Procédé de mise en oeuvre d'une jonction tunnel ferroelectrique, dispositif comprenant une jonction tunnel ferroelectrique et utilisation d'un tel dispositif
US9269785B2 (en) * 2014-01-27 2016-02-23 Globalfoundries Inc. Semiconductor device with ferroelectric hafnium oxide and method for forming semiconductor device
US20160064510A1 (en) * 2014-08-26 2016-03-03 Globalfoundries Inc. Device including a floating gate electrode and a layer of ferroelectric material and method for the formation thereof
US10636471B2 (en) * 2016-04-20 2020-04-28 Micron Technology, Inc. Memory arrays, ferroelectric transistors, and methods of reading and writing relative to memory cells of memory arrays
US10892330B2 (en) * 2016-07-06 2021-01-12 International Business Machines Corporation FET based synapse network
EP3507805A4 (de) * 2016-08-31 2020-06-03 Micron Technology, Inc. Vorrichtungen und verfahren mit ferroelektrischem speicher und zum betrieb von ferroelektrischem speicher
WO2018044487A1 (en) * 2016-08-31 2018-03-08 Micron Technology, Inc. Apparatuses and methods including ferroelectric memory and for accessing ferroelectric memory
KR20180097378A (ko) 2017-02-23 2018-08-31 에스케이하이닉스 주식회사 강유전성 메모리 장치 및 그 제조 방법
US11081337B2 (en) 2017-03-15 2021-08-03 Versum Materials U.S., LLC Formulation for deposition of silicon doped hafnium oxide as ferroelectric materials
US10262715B2 (en) * 2017-03-27 2019-04-16 Micron Technology, Inc. Multiple plate line architecture for multideck memory array
CN109087997A (zh) * 2017-06-14 2018-12-25 萨摩亚商费洛储存科技股份有限公司 铁电膜层的制造方法、铁电隧道结单元、存储器元件及其写入与读取方法
US10867675B2 (en) * 2017-07-13 2020-12-15 Micron Technology, Inc. Apparatuses and methods for memory including ferroelectric memory cells and dielectric memory cells
US10679688B2 (en) 2018-04-16 2020-06-09 Samsung Electronics Co., Ltd. Ferroelectric-based memory cell usable in on-logic chip memory
US10963776B2 (en) * 2018-08-24 2021-03-30 Namlab Ggmbh Artificial neuron based on ferroelectric circuit element
US10734985B2 (en) 2018-12-17 2020-08-04 Qualcomm Incorporated Comparators for power and high-speed applications
US11380708B2 (en) * 2019-08-30 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Analog non-volatile memory device using poly ferroelectric film with random polarization directions
DE102020100777B4 (de) * 2019-08-30 2024-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Analoge nichtflüchtige Speichervorrichtung unter Verwendung eines polyferroelektrischen Films mit zufälligen Polarisationsrichtungen

Also Published As

Publication number Publication date
US20240114691A1 (en) 2024-04-04
US11856784B2 (en) 2023-12-26
US20220336478A1 (en) 2022-10-20
KR20210028060A (ko) 2021-03-11
KR102395394B1 (ko) 2022-05-10
DE102020100777B4 (de) 2024-09-19
TW202109855A (zh) 2021-03-01
TWI741566B (zh) 2021-10-01

Similar Documents

Publication Publication Date Title
DE102020126631B4 (de) Speicheranordnungen enthaltend Dummy-Bereiche und Verfahren zu ihrer Herstellung
CN112447849B (zh) 半导体器件和形成包括铁电场效应晶体管的器件的方法
DE102020100777B4 (de) Analoge nichtflüchtige Speichervorrichtung unter Verwendung eines polyferroelektrischen Films mit zufälligen Polarisationsrichtungen
DE102020133671A1 (de) Dreidimensionale speichervorrichtung und verfahren
DE112019001709T5 (de) Halbleitervorrichtung und multiply-accumulate-operations-vorrichtung
DE112016006556T5 (de) Ansätze zum Einbetten von Spin-Hall-MTJ-Vorrichtungen in einen Logikprozessor und die daraus resultierenden Strukturen
DE102020134397A1 (de) Speicherarraykontaktstrukturen
DE102021112578A1 (de) Speicherbauelement und verfahren zum bilden davon
DE102021111163A1 (de) Ferroelektrische tunnelübergangsspeichervorrichtung, welche ein magnesiumoxid-tunnelungsdielektrikum verwendet, und verfahren zur bildung derselben
DE102020133522A1 (de) Speicherarray-source-/drain-elektrodenstrukturen
DE102021110537A1 (de) Stapelbarer 3D-Speicher und Verfahren zum Herstellen
DE102020135119B4 (de) Ferroelektrische speichervorrichtung und verfahren zu deren herstellung
DE102019124068A1 (de) Halbleitervorrichtung mit magnetischen tunnelübergängen
DE102013202739A1 (de) SRAM-integrierte Schaltungen mit vergrabenem sattelförmigen FINFET und Verfahren zu deren Herstellung
DE112021005997T5 (de) Magnetoresistive zwei-bit-direktzugriffsspeicher-zelle
DE102020201684B4 (de) Mehrfachniveau-FRAM-Zelle und Herstellungsverfahren
DE102020127831A1 (de) Speicherarray-gatestrukturen
DE112022003125T5 (de) Magnetoresistives spin-orbit-torque-direktzugriffsspeicher-array
DE102022100082A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE102021101243A1 (de) Speicherblock-kanalregionen
DE102021108348A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102021110834A1 (de) Zweischichtiger Kanaltransistor und Verfahren zum Bilden desselben
DE102020132373A1 (de) Ferroelektrische speichervorrichtung und deren ausbildungsverfahren
DE112021005509T5 (de) Resistive schaltende Speicherzelle
DE102020100007B4 (de) Linienförmiger speicher und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027115020

Ipc: H10B0053000000

R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H10B0053000000

Ipc: H10B0051300000

R018 Grant decision by examination section/examining division