DE102020100007B4 - Linienförmiger speicher und verfahren zu dessen herstellung - Google Patents

Linienförmiger speicher und verfahren zu dessen herstellung Download PDF

Info

Publication number
DE102020100007B4
DE102020100007B4 DE102020100007.3A DE102020100007A DE102020100007B4 DE 102020100007 B4 DE102020100007 B4 DE 102020100007B4 DE 102020100007 A DE102020100007 A DE 102020100007A DE 102020100007 B4 DE102020100007 B4 DE 102020100007B4
Authority
DE
Germany
Prior art keywords
strips
electrode
layer
matrix
selector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102020100007.3A
Other languages
English (en)
Other versions
DE102020100007A1 (de
Inventor
Yi-Tzu Lin
Kuo-Chyuan Tzeng
Kao-Chao Lin
Chang-Chih Huang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020100007A1 publication Critical patent/DE102020100007A1/de
Application granted granted Critical
Publication of DE102020100007B4 publication Critical patent/DE102020100007B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

Verfahren mit den folgenden Schritten:
Abscheiden einer ersten Elektrodenschicht (26);
Abscheiden einer ersten Selektorschicht (28) über der ersten Elektrodenschicht (26);
Herstellen einer zweiten Elektrodenschicht (30) über der ersten Selektorschicht (28);
Durchführen eines ersten Strukturierungsprozesses, wobei die erste Elektrodenschicht (26), die erste Selektorschicht (28) und die zweite Elektrodenschicht (30) als erste Elektrodenstreifen (26'), erste Selektorstreifen (28') bzw. zweite Elektrodenstreifen (30') strukturiert werden;
Abscheiden einer Speicherschicht (38) über den zweiten Elektrodenstreifen (30');
Abscheiden einer dritten Elektrodenschicht (40) über der Speicherschicht (38); und
Durchführen eines zweiten Strukturierungsprozesses, wobei die dritte Elektrodenschicht (40) und die Speicherschicht (38) als dritte Elektrodenstreifen (40') bzw. als Speicherstreifen (38') strukturiert werden, die zweiten Elektrodenstreifen (30') und die ersten Selektorstreifen (28') als eine erste Elektrodenmatrix (30'') bzw. eine erste Selektormatrix (28'') strukturiert werden und jeder der Speicherstreifen eine Mehrzahl von Selektoren (28'') in der ersten Selektormatrix überdeckt;
wobei Spalte (34) zwischen den ersten Elektrodenstreifen (26'), den ersten Selektorstreifen (28') und den zweiten Elektrodenstreifen (30') breite Spalte (34A) mit einer ersten Breite und schmale Spalte (34B) mit einer zweiten Breite umfassen, und ein Verhältnis zwischen der ersten und der zweiten Breite größer als 1,5 ist.

Description

  • Hintergrund
  • In IC-Bauelementen (IC: integrierter Schaltkreis) ist ein resistiver Direktzugriffsspeicher (RRAM) eine Technologie für nichtflüchtige Speicherbauelemente. Im Allgemeinen wird für einen RRAM ein dielektrisches Material verwendet, das zwar normalerweise isolierend ist, aber durch ein Filament oder einen Leitungsweg, der nach dem Anlegen einer bestimmten Spannung entsteht, leitend gemacht werden kann. Nachdem das Filament hergestellt worden ist, kann es durch Anlegen entsprechender Spannungen eingestellt werden (d. h., umgeformt werden, was zu einem niedrigeren Widerstand über den RRAM führt) oder rückgesetzt werden (d. h., unterbrochen werden, was zu einem höheren Widerstand über den RRAM führt). Die nieder- und hochohmigen Zustände können in Abhängigkeit von dem Widerstandszustand zum Anzeigen eines digitalen Signals „1“ oder „0“ verwendet werden und dadurch eine nichtflüchtige Speicherzelle bereitstellen, die ein Bit speichern kann.
  • Aus Anwendungssicht hat ein RRAM zahlreiche Vorteile. Ein RRAM weist eine einfache Zellenstruktur und Prozesse auf, die mit denen einer CMOS-Logik vergleichbar sind, was zu einer Verringerung der Herstellungskomplexität und -kosten gegenüber anderen nichtflüchtigen Speicherstrukturen führt. Trotz der vorgenannten attraktiven Eigenschaften gibt es eine Reihe von Problemen.
  • Die Patentschrift US 2012 / 0 225 534 A1 beschreibt ein zweidimensionales Array von Speicherzellen, wobei jede Speicherzelle ein Speicherelement und ein Schalterelement umfasst, die in Reihe geschaltet sind. Die Speicherelemente einer Spalte von Speicherzellen werden durch unterschiedliche Abschnitte eines durchgehenden Streifens von Phasenänderungsmaterial gebildet. Die Patentschrift US 2017 / 0 294 483 A1 beschreibt eine Speichervorrichtung mit ersten, zweiten und dritten Leitungen, wobei die zweiten Leitungen über den ersten Leitungen angeordnet sind und die dritten Leitungen über den zweiten Leitungen angeordnet sind. Die ersten und dritten Leitungen erstrecken sich in einer ersten Richtung, wohingegen sich die zweiten Leitungen in einer dazu orthogonalen Richtung erstrecken. Ferner umfasst die Speichervorrichtung erste Speicherzellen zwischen den ersten und zweiten Leitungen sowie zweite Speicherzellen zwischen den zweiten und dritten Leitungen. Die ersten und zweiten Speicherzellen umfassen jeweils ein Auswahlelement und ein Element mit einstellbarem Widerstand.
  • Es besteht die Aufgabe die Probleme der RRAM Speicher zu verringern.
  • Die Aufgabe wir durch das Verfahren gemäß dem Patentanspruch 1 und die Vorrichtungen gemäß den Patentansprüchen 9 und 16 gelöst. Weitere Ausgestaltungen ergeben sich aus den Unteransprüchen.
  • Kurze Beschreibung der Zeichnungen
  • Aspekte der vorliegenden Erfindung lassen sich am besten anhand der nachstehenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstehen. Es ist zu beachten, dass entsprechend der üblichen Praxis in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Vielmehr können der Übersichtlichkeit der Erörterung halber die Abmessungen der verschiedenen Elemente beliebig vergrößert oder verkleinert sein.
    • Die 1 bis 6 und 7A bis 7C zeigen perspektivische Darstellungen und Schnittansichten von Zwischenstufen bei der Herstellung von RAM-Zellen (RAM: Direktzugriffsspeicher) gemäß einigen Ausführungsformen.
    • Die 8 bis 15 zeigen perspektivische Darstellungen von Zwischenstufen bei der Herstellung von gestapelten RAM-Zellen gemäß einigen Ausführungsformen.
    • 16 zeigt eine perspektivische Darstellung von RAM-Zellen gemäß einigen Ausführungsformen.
    • 17 zeigt eine Schnittansicht von RAM-Zellen gemäß einigen Ausführungsformen.
    • 18 zeigt einen Prozessablauf zum Herstellen von RAM-Zellen gemäß einigen Ausführungsformen.
  • Detaillierte Beschreibung
  • Die nachstehende Beschreibung liefert viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element so hergestellt werden können, dass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen der in Gebrauch oder in Betrieb befindlichen Vorrichtung umfassen. Die Vorrichtung kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können ebenso entsprechend interpretiert werden.
  • Es werden RAM-Zellen und -Matrizen und ein Verfahren zu deren Herstellung gemäß einigen Ausführungsformen bereitgestellt. Außerdem werden einige Abwandlungen einiger Ausführungsformen erörtert. Ausführungsformen, die hier erörtert werden, sollen Beispiele zum Ermöglichen der Herstellung oder Nutzung des Gegenstands der vorliegenden Erfindung liefern. In allen Darstellungen und erläuternden Ausführungsformen werden ähnliche Bezugszahlen zum Bezeichnen von ähnlichen Elementen verwendet. Darüber hinaus können Verfahrensausführungsformen, als Ausführungsformen erörtert werden, die in einer bestimmten Reihenfolge ausgeführt werden, aber andere Verfahrensausführungsformen können in jeder logischen Reihenfolge ausgeführt werden.
  • Bei einigen Ausführungsformen der vorliegenden Erfindung umfasst eine Speichermatrix eine Mehrzahl von Speicherzellen, die in einer Mehrzahl von Zeilen und Spalten angeordnet sind. Zustandsspeicherelemente (die auch als Bit-Speicherelemente bezeichnet werden) einer Mehrzahl von RAM-Zellen in der gleichen Zeile (oder der gleichen Spalte) der RAM-Matrix sind Teile ein und desselben zusammenhängenden Streifens, der durch Strukturieren nicht in einzelne Teile getrennt wird. Dementsprechend werden beim Strukturieren der RAM-Zellen zum Erzeugen von Spalten die Zustandsspeicherelement-Streifen nicht strukturiert. Wenn die Zustandsspeicherelement-Streifen in nur einer Richtung statt in zwei Richtungen strukturiert werden, können kleinere Größen für die RAM-Matrix erzielt werden und der Spaltfüllungsprozess ist leichter.
  • Die 1 bis 7A zeigen perspektivische Darstellungen und Schnittansichten von Zwischenstufen bei der Herstellung einer RAM-Matrix gemäß einigen Ausführungsformen der vorliegenden Erfindung. Die entsprechenden Schritte sind auch in dem Prozessablauf schematisch angegeben, der in 18 gezeigt ist.
  • In 1 wird eine Grundstruktur 20, die Teil eines Wafers 10 ist, bereitgestellt. Die Grundstruktur 20 kann ein Substrat sein oder aufweisen. Die Grundstruktur 20 kann ein Halbleitersubstrat, wie etwa ein massives Halbleitersubstrat, ein Halbleiter-auf-Isolator-Substrat (SOI-Substrat) oder dergleichen sein. Das Halbleitersubstrat in der Grundstruktur 20 kann dotiert (z. B. mit einem p- oder einem n-Dotanden) oder undotiert sein. Das Halbleitersubstrat kann ein Teil eines Halbleiterwafers, wie etwa eines Siliziumwafers, sein. Ein SOI-Substrat ist eine Schicht aus einem Halbleitermaterial, die auf einer Isolierschicht hergestellt ist. Die Isolierschicht kann zum Beispiel eine vergrabene Oxidschicht (BOX-Schicht), eine Siliziumoxidschicht oder dergleichen sein. Die Isolierschicht wird auf einem Substrat hergestellt, normalerweise einem Silizium- oder Glassubstrat. Andere Substrate, wie etwa mehrschichtige oder Gradient-Substrate, können ebenfalls verwendet werden. Bei einigen Ausführungsformen kann das Halbleitermaterial des Halbleitersubstrats Folgendes umfassen: Silizium; Germanium; einen Verbindungshalbleiter, wie etwa Siliziumcarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter, wie etwa SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; oder Kombinationen davon. Das Substrat in der Grundstruktur 20 kann auch aus anderen Materialien hergestellt werden, wie etwa Saphir, Indiumzinnoxid (ITO) oder dergleichen. Bei alternativen Ausführungsformen ist das Substrat in der Grundstruktur 20 ein dielektrisches Substrat, zum Beispiel ein Siliziumoxidsubstrat. Außerdem kann die Grundstruktur 20 Durchkontaktierungen 25 (16) aufweisen, die unter später herzustellenden unteren Elektrodenstreifen (die Wortleitungen sein können) angeordnet werden sollen und diese kontaktieren sollen.
  • Die Grundstruktur 20 kann außerdem weitere Schichten und Bauelemente umfassen, unter anderem dielektrische Schichten, metallische Strukturelemente oder dergleichen, zum Beispiel ein Zwischenschicht-Dielektrikum, Zwischenmetall-Dielektrika (die dielektrische Low-k-Schichten sein können) und/oder dergleichen. In der Grundstruktur 20 können integrierte Schaltkreiselemente, wie etwa passive Bauelemente (Kondensatoren, Widerstände, Induktoren und/oder dergleichen) und/oder aktive Bauelemente (Transistoren, Dioden und/oder dergleichen), hergestellt werden oder auch nicht, die alle auf dem Substrat in dem Wafer 10 hergestellt werden können.
  • Über der Grundstruktur 20 kann eine dielektrische Schicht 22 hergestellt werden. Bei einigen Ausführungsformen der vorliegenden Erfindung wird die dielektrische Schicht 22 aus Siliziumoxid, Siliziumnitrid, Siliziumoxidnitrid, Siliziumoxidcarbid oder dergleichen, Kombinationen davon und/oder Multischichten davon hergestellt. Wenn die Durchkontaktierungen 25 (16) hergestellt werden sollen, reichen sie in die dielektrische Schicht 22 hinein.
  • Bei einigen Ausführungsformen wird eine Ätzstoppschicht 24 über der dielektrischen Schicht 22 hergestellt. Die Ätzstoppschicht 24 kann ebenfalls aus einem dielektrischen Material hergestellt werden oder dieses aufweisen, wie etwa Siliziumoxid, Aluminiumoxid, Siliziumnitrid, Siliziumoxidnitrid, Siliziumoxidcarbid oder dergleichen, oder Kombinationen davon. Bei alternativen Ausführungsformen wird die Ätzstoppschicht 24 nicht hergestellt, und eine später hergestellte untere Elektrodenschicht 26 ist in Kontakt mit der dielektrischen Schicht 22. Die dielektrische Schicht 22 und die Ätzstoppschicht 24 können durch plasmaunterstützte chemische Aufdampfung (PECVD), chemische Aufdampfung (CVD), Atomlagenabscheidung (ALD) oder dergleichen hergestellt werden.
  • Über der Ätzstoppschicht 24 (oder über der dielektrischen Schicht 22, falls die Ätzstoppschicht nicht hergestellt wird) wird die untere Elektrodenschicht 26 abgeschieden. Der entsprechende Schritt ist als ein Schritt 202 in dem Prozessablauf 200 angegeben, der in 18 gezeigt ist. Die untere Elektrodenschicht 26 ist eine elektrisch leitfähige Schicht. Bei einigen Ausführungsformen wird die untere Elektrodenschicht 26 aus einem Metall, wie etwa Wolfram, Titan, Cobalt, Nickel und/oder Legierungen davon, hergestellt oder sie weist diese auf. Als Herstellungsverfahren können physikalische Aufdampfung (PVD), ALD, CVD oder dergleichen verwendet werden. Die untere Elektrodenschicht 26 kann eine einzelne Schicht sein oder kann eine Mehrzahl von Schichten umfassen, die aus unterschiedlichen Materialien hergestellt sind.
  • Dann wird eine Selektorschicht 28 über der unteren Elektrodenschicht 26 abgeschieden. Der entsprechende Schritt ist als ein Schritt 204 in dem Prozessablauf 200 angegeben, der in 18 gezeigt ist. Die Selektorschicht 28 kann eine Mehrzahl von Schichten umfassen, die aus unterschiedlichen Materialien hergestellt sind. Anschließend wird die Selektorschicht 28 strukturiert, um Selektoren (28'' wie in 7A) herzustellen, die ein- und ausgeschaltet werden können, um in Abhängigkeit von Vorspannungen der jeweiligen Selektoren Ströme durchzulassen bzw. zu unterbrechen. Die Selektoren können hohe Ansteuerströme bereitstellen. Außerdem ist ein Nichtlinearitätsfaktor (oder Gleichrichtungsfaktor oder Ein-Aus-Verhältnis) hoch, zum Beispiel höher als etwa 1000, um die Erzeugung großer Speichermatrizen mit hoher Dichte zu ermöglichen. Bei einigen Ausführungsformen der vorliegenden Erfindung hat die Selektorschicht 28 eine pnÜbergangsstruktur, bei der eine p-Halbleiterschicht in Kontakt mit einer n-Halbleiterschicht ist, sodass ein pn-Übergang entsteht. Die Selektorschicht 28 kann auch eine Metall/Halbleiter/Isolator/Halbleiter/Metall-Struktur (M/S/I/S/M-Struktur) oder eine Metall/Geringer-Bandabstand-Dielektrikum/Isolator/Geringer-Bandabstand-Dielektrikum/Metall-Struktur (M/I/I/I/M-Struktur) haben. Zum Beispiel kann die Selektorschicht 28 ein TiN/α-Si/Si-reiches-SiN/α-Si/TiN-Stapel, ein TiAlN/α-Si/Si-reiches-SiN/α-Si/TiAlN-Stapel, ein TiN/α-Si/N-dotiertes-Si/α-Si/TiN-Stapel, ein TiAlN/α-Si/N-dotiertes-Si/α-Si/TiAlN-Stapel oder dergleichen sein.
  • Über der Selektorschicht 28 werden eine oder mehrere Elektrodenschichten 30 abgeschieden. Der entsprechende Schritt ist als ein Schritt 206 in dem Prozessablauf 200 angegeben, der in 18 gezeigt ist. Die Elektrodenschicht 30 ist eine leitfähige Schicht, die ein Metall sein oder aufweisen kann. Es dürfte wohlverstanden sein, dass, da die Selektorschicht 28 und die später abgeschiedene Zustandsspeicherschicht jeweils unterschiedliche Strukturen haben können und aus unterschiedlichen Materialien hergestellt sein können, auch die Elektrodenschicht 30 mehrere mögliche unterschiedliche Strukturen und unterschiedliche Materialien haben kann, die zu der darüber befindlichen Zustandsspeicherschicht passen. Bei einigen Ausführungsformen umfasst die Elektrodenschicht 30 eine Haftschicht 30A und eine Metallschicht 30B. Bei einigen Ausführungsformen weist die Haftschicht 30A Titan, Tantal, Titannidrid, Tantalnitrid oder dergleichen oder Legierungen davon auf. Die Metallschicht 30B kann aus Platin (Pt), Iridium (Ir), Gold (Au), Wolfram (W), Titannidrid (TiN) oder dergleichen hergestellt werden oder dieses aufweisen. Die Elektrodenschicht 30 kann eine inerte Schicht sein, wenn ein Conductive Bridging Random Access Memory (CBRAM) hergestellt werden soll. Alternativ kann die Metallschicht 30B eine aktive Schicht sein und kann aus Kupfer oder Silber oder dergleichen hergestellt werden.
  • Bei einigen Ausführungsformen werden die untere Elektrodenschicht 26, die Selektorschicht 28 und die Elektrodenschicht 30 als Schutzschichten abgeschieden. Dann werden Ätzmasken 32 über der Elektrodenschicht 30 hergestellt. Der entsprechende Schritt ist als ein Schritt 208 in dem Prozessablauf 200 angegeben, der in 18 gezeigt ist. Bei einigen Ausführungsformen der vorliegenden Erfindung umfassen die Ätzmasken 32 Hartmasken 32A und ein Fotoresist 32B über den Hartmasken 32A. Die Herstellungsprozesse können Folgendes umfassen: Herstellen einer Hartmaskenschicht durch Schutzabscheidung; Aufbringen und Strukturieren des Fotoresists 32B durch Lithografie; und anschließendes Ätzen der Hartmaskenschicht, um die Hartmaske 32A herzustellen.
  • Die Elektrodenschicht 30, die Selektorschicht 28 und die untere Elektrodenschicht 26 werden unter Verwendung der Ätzmasken 32 geätzt. Der entsprechende Schritt ist als ein Schritt 210 in dem Prozessablauf 200 angegeben, der in 18 gezeigt ist. Nach dem Ätzprozess wird die Ätzmaske 32 entfernt. In dem Ätzprozess kann die Ätzstoppschicht 24 oder die dielektrische Schicht 22 (wenn die Ätzstoppschicht 24 nicht hergestellt wird) zum Beenden des Ätzprozesses verwendet werden. Durch den Ätzprozess entsteht eine Mehrzahl von Streifen, die untere Elektrodenstreifen 26', Selektorstreifen 28' und Elektrodenstreifen 30' (mit Elektrodenstreifen 30A' und 30B') umfassen, wie in 2 gezeigt ist. Die unteren Elektrodenstreifen 26', die Selektorstreifen 28' und die Elektrodenstreifen 30' sind längliche Streifen mit Längsrichtungen in der y-Richtung. Als Beispiele sind breite Streifen und schmale Streifen dargestellt, um zu zeigen, dass Speicher mit unterschiedlichen Spezifikationen und Größen gleichzeitig hergestellt werden können. Die mehreren Streifen sind durch Spalte 34 voneinander getrennt. Die Streifen haben Längsrichtungen in der y-Richtung. Bei einigen Ausführungsformen wird die y-Richtung als die Zeilenrichtung bezeichnet, und die x-Richtung wird als die Spaltenrichtung bezeichnet. Es dürfte jedoch wohlverstanden sein, dass die „Zeilenrichtung“ und die „Spaltenrichtung“ relative Begriffe sind, die in Abhängigkeit von der Richtung, in der die Struktur betrachtet wird, austauschbar sind. Die Spalte 34 befinden sich zwischen den strukturierten Streifen. Bei einigen Ausführungsformen können die Spalte 34 breite Spalte 34A mit eine Breite W1 und schmale Streifen 34B mit einer Breite W2 umfassen. Zum Beispiel kann ein Verhältnis W1/W2 größer als etwa 1,5 sein und kann bei einigen Ausführungsformen etwa 2 bis etwa 5 betragen, wobei die Breite W1 die Breite eines breiteren Spalts 34A ist und die Breite W2 die Breite eines schmalen Spalts 34B ist. Bei einigen Ausführungsformen der vorliegenden Erfindung können die Spalte 34 eine einheitliche Breite haben.
  • Dann werden die Spalte 34 in einem Spaltfüllungsprozess gefüllt, und resultierende Spaltfüllungsbereiche 36 sind in 3 gezeigt. Der entsprechende Schritt ist als ein Schritt 212 in dem Prozessablauf 200 angegeben, der in 18 gezeigt ist. Bei einigen Ausführungsformen umfasst der Spaltfüllungsprozess Folgendes: Abscheiden einer oder mehrerer dielektrischer Schichten; und anschließendes Durchführen eines Planarisierungsprozesses, wie etwa einer chemisch-mechanischen Polierung (CMP) oder eines mechanischen Schleifprozesses, um überschüssige Teile des einen oder der mehreren abgeschiedenen dielektrischen Materialien zu entfernen. Die Elektrodenschicht 30B kann als ein Polierstoppschicht in dem Planarisierungsprozess fungieren. Bei einigen Ausführungsformen weisen die Spaltfüllungsbereiche 36 dielektrische Schichten 36A und 36B auf. Die dielektrische Schicht 36A kann aus einem Material mit guter Haftung an den unteren Elektrodenstreifen 26', den Selektorstreifen 28' und den Elektrodenstreifen 30' hergestellt werden und kann mit einem konformen Abscheidungsverfahren, wie etwa ALD, abgeschieden werden. Die dielektrische Schicht 36B kann aus einem Material mit guten Spaltfüllungseigenschaften hergestellt werden, das die Spalte füllen kann, ohne dass Hohlräume zurückbleiben. Zum Beispiel kann die dielektrische Schicht 36A aus Siliziumnitrid hergestellt werden oder dieses aufweisen, und die dielektrische Schicht 36B kann aus Siliziumoxid hergestellt werden oder dieses aufweisen.
  • Wie in 3 gezeigt ist, füllt bei einigen Ausführungsformen die dielektrische Schicht 36A die schmalen Spalte 34B (2) vollständig und die breiten Spalte 34A teilweise. Dementsprechend weisen die Spaltfüllungsbereiche 36 in den schmalen Spalten 34B die dielektrische Schicht 36B nicht auf. Hingegen können die Spaltfüllungsbereiche 36 in den breiten Spalten 34A beide dielektrische Schichten 36A und 36B aufweisen.
  • 4 zeigt die Herstellung einer Zustandsspeicherschicht 38. In der gesamten Beschreibung wird die Zustandsspeicherschicht 38 auch als RAM-Schicht 38 oder als Speicherschicht 38 bezeichnet. Der entsprechende Schritt ist als ein Schritt 214 in dem Prozessablauf 200 angegeben, der in 18 gezeigt ist. Bei einigen Ausführungsformen wird die RAM-Schicht 38 aus einem oder mehreren Materialien hergestellt, die zum Herstellen von Speichern verwendet werden, unter anderem von resistiven Direktzugriffsspeichern (RRAMs), Conductive Bridging Random Access Memories (CBRAMs), magnetoresistiven Direktzugriffsspeichern (MRAMs), Phase-Change Random Access Memories (PCRAMs), ferroelektrischen Direktzugriffsspeichern (FeRAMs) oder dergleichen. Dementsprechend kann die RAM-Schicht 38 eine einzelne Schicht oder eine Mehrzahl von Schichten umfassen, und in Abhängigkeit von der Art der herzustellenden RAMs können die einzelne oder die mehreren Schichten geeignete Strukturen und Materialien haben. Wenn zum Beispiel die jeweiligen herzustellenden RAMs CBRAMs sind, kann die RAM-Schicht 38 aus einem festen Elektrolytmaterial hergestellt werden, in dem leitfähige Filamente hergestellt werden können. Das feste Elektrolytmaterial kann aus einem Chalcogenid-Material, wie zum Beispiel GeSb2Te5, hergestellt werden. Alternativ ist das feste Elektrolytmaterial ein Metalloxidmaterial, wie zum Beispiel Hafniumoxid.
  • Wenn in einem anderen Beispiel die jeweiligen herzustellenden RAMs PCRAMs sind, kann die RAM-Schicht 38 eine Heizschicht und eine Phasenwechselschicht umfassen. Die Heizschicht kann eine dünne Schicht sein, die aus TiN, TaN, TiSiN, TiAlN, TiCN oder Kombinationen davon hergestellt ist und so konfiguriert ist, dass sie so viel Wärme erzeugt, dass sie die Temperatur der benachbarten Phasenwechselschicht erhöht. Die Phasenwechselschicht kann zum Beispiel aus GeSbTe hergestellt werden oder dieses aufweisen. Die Herstellungsverfahren für die RAM-Schicht 38 können in Abhängigkeit von den Materialien der Schichten in der RAM-Schicht 38 CVD, PECVD, metallorganische chemische Aufdampfung (MOCVD) und/oder dergleichen sein.
  • 4 zeigt außerdem die Herstellung einer oberen Elektrodenschicht 40. Der entsprechende Schritt ist als ein Schritt 216 in dem Prozessablauf 200 angegeben, der in 18 gezeigt ist. Die obere Elektrodenschicht 40 ist eine leitfähige Schicht, die eine Metallschicht sein oder aufweisen kann. Bei einigen Ausführungsformen umfasst die obere Elektrodenschicht 40 eine Haftschicht 40A und eine Metallschicht 40B. Bei einigen Ausführungsformen weist die Haftschicht 40A Titan, Tantal, Titannidrid, Tantalnitrid, Wolfram oder dergleichen oder Legierungen davon auf. Die Metallschicht 40B kann aus Wolfram, Kupfer, Silber, Nickel, Platin, Iridium, Gold der dergleichen hergestellt werden oder dieses aufweisen. Die obere Elektrodenschicht 40 kann als eine aktive oder als eine inerte Elektrode fungieren, wenn CBRAMs hergestellt werden sollen.
  • In 5 werden Ätzmasken 42 über der oberen Elektrodenschicht 40 hergestellt. Der entsprechende Schritt ist als ein Schritt 218 in dem Prozessablauf 200 angegeben, der in 18 gezeigt ist. Bei einigen Ausführungsformen der vorliegenden Erfindung umfassen die Ätzmasken 42 Hartmasken 42A und ein Fotoresist 42B über den Hartmasken 42A. Die Herstellungsprozesse können Folgendes umfassen: Schutzabscheidung einer Hartmaskenschicht; Aufbringen und Strukturieren des Fotoresists 42B durch Belichtung und Entwicklung; und anschließendes Ätzen der Hartmaskenschicht, um die Hartmasken 42A herzustellen.
  • In 6 werden die obere Elektrodenschicht 40 und die RAM-Schicht 38 unter Verwendung der Ätzmasken 42 als die Ätzmaske geätzt. Der entsprechende Schritt ist als ein Schritt 220 in dem Prozessablauf 200 angegeben, der in 18 gezeigt ist. Nach dem Ätzen liegen die Spaltfüllungsbereiche 36 und die Elektrodenstreifen 30' frei. Die verbliebenen Teile der oberen Elektrodenschicht 40 bilden obere Elektrodenstreifen 40', die Elektrodenstreifen 40A' und 40B' umfassen. Die verbliebenen Teile der RAM-Schicht 38 bilden RAM-Streifen 38', die auch als Speicherstreifen 38' bezeichnet werden. Die oberen Elektrodenstreifen 40' und die RAM-Streifen 38' sind längliche Streifen, die sich in der x-Richtung erstrecken und durch Spalte 44 voneinander getrennt sind.
  • Dann geht die Ätzung mit einem Durchätzen der Spaltfüllungsbereiche 36, der Elektrodenstreifen 30' und der Selektorstreifen 28' weiter. Der entsprechende Schritt ist als ein Schritt 222 in dem Prozessablauf 200 angegeben, der in 18 gezeigt ist. Nach dem Ätzprozess werden die verbliebenen Teile (wie etwa 42A) der Ätzmaske 42 entfernt. Die Ätzung wird auf Oberflächen der unteren Elektrodenstreifen 26' beendet. Die resultierende Struktur ist in den 7A, 7B und 7C gezeigt. Die Elektrodenstreifen 30' (6) werden nochmals geätzt, um Elektroden 30'' (mit Elektroden 30A'' und 30B'') herzustellen, die eine Matrix mit Spalten in der x-Richtung und mit Zeilen in der y-Richtung bilden. Die Selektorstreifen 28' (6) werden ebenfalls nochmals geätzt, um Selektoren 28'' herzustellen, die ebenfalls eine Matrix bilden. Die Selektoren 28'' der gleichen Zeile sind auf dem gleichen unteren Elektrodenstreifen 26' angeordnet und kontaktieren diesen. Die unteren Elektrodenstreifen 26', die Selektoren 28'', die Elektroden 30'', die RAM-Streifen 38' und die oberen Elektrodenstreifen 40' werden gemeinsam als ein RAM 50 bezeichnet, der auch in der perspektivischen Darstellung von 16 gezeigt ist.
  • 7B zeigt den Referenzquerschnitt 7B - 7B von 7A. Wie in 7B gezeigt ist, sind die oberen Elektrodenstreifen 40' und die RAM-Streifen 38' längliche Streifen, die sich über die gesamte jeweilige Spalte des RAM 50 erstrecken. Dies weicht von herkömmlichen Speichermatrizen ab, bei denen die Zustandsspeicherschichten als eine Matrix statt als Streifen strukturiert werden. Anders ausgedrückt, die RAMs in ein und derselben Zeile sind bei einigen Ausführungsformen der vorliegenden Erfindung Teile eines zusammenhängenden RAM-Streifens, statt in einzelne RAM-Elemente getrennt zu werden. Die RAM-Streifen 38' als Streifen beizubehalten, hat mehrere Vorzüge. Wenn RAMs als einzelne Matrix-Elemente hergestellt werden sollen, muss die RAM-Schicht 38 (5) vor dem in 2 gezeigten Strukturierungsprozess abgeschieden werden, sodass die RAM-Schicht 38 in dem in 2 gezeigten Prozess strukturiert werden kann. Dies bedeutet jedoch, dass die Spalte 34, die in 2 gezeigt sind, höhere Seitenverhältnisse (Verhältnisse der Tiefen zu den entsprechenden Breiten) haben. Die Spalte 34 mit den höheren Seitenverhältnissen lassen sich schwerer füllen, wenn die Spaltfüllungsbereiche 36 hergestellt werden, sodass nachteilig Hohlräume entstehen können. Die Hohlräume werden mit der RAM-Schicht 38 gefüllt, was zu Defekten führen kann. Außerdem müssen die Spalte mit den höheren Seitenverhältnissen dickere Hartmasken 32 ( 1) haben, was auch hier die entsprechenden lithografischen Prozesse erschwert.
  • 7C zeigt den Referenzquerschnitt 7C - 7C von 7A. Wie in 7C gezeigt ist, sind die unteren Elektrodenstreifen 26' länglich und erstrecken sich über die gesamte jeweilige Zeile. In späteren Prozessen werden die in 7A gezeigten Spalte 44 von dielektrischen Spaltfüllungsbereichen 46 gefüllt, die in 7C gezeigt sind. Der entsprechende Schritt ist als ein Schritt 224 in dem Prozessablauf 200 angegeben, der in 18 gezeigt ist. Der Herstellungsprozess und die Materialien für die dielektrischen Spaltfüllungsbereiche 46 können denen für die Spaltfüllungsbereiche 36 ähnlich sein und werden daher hier nicht wiederholt. In der resultierenden Struktur wird eine RAM-Matrix 50 erzeugt, die die unteren Elektrodenstreifen 26' und die oberen Elektrodenstreifen 40' aufweist, die als Wortleitungen bzw. Bitleitungen verwendet werden können. Alternativ können die unteren Elektrodenstreifen 26' als Bitleitungen verwendet werden, während die oberen Elektrodenstreifen 40' als Wortleitungen verwendet werden können. Die Selektoren 28'' entsprechen den darüber befindlichen Zustandsspeicherelementen, die Teile der länglichen RAM-Streifen 38' (7A und 7B) sind.
  • In einem späteren Prozess, der in 7C gezeigt ist, werden Durchkontaktierungen 51 über den oberen Elektrodenstreifen 40' hergestellt, wobei jede der Durchkontaktierungen 51 einen der oberen Elektrodenstreifen 40' kontaktiert. Die Spannungen und Ströme zum Programmieren und Lesen des RAM 50 können somit für die oberen Elektrodenstreifen 40' bereitgestellt werden.
  • 16 zeigt eine perspektivische Darstellung der Strukturen, die in den 7A bis 7C gezeigt sind, wobei die Spaltfüllungsbereiche nicht dargestellt sind. Die Durchkontaktierungen 25 sind so dargestellt, dass sie sich unter jedem der unteren Elektrodenstreifen 26' befinden, die als Wortleitungen verwendet werden können. Über jeder der Wortleitungen 26' wird eine Mehrzahl von einzelnen Selektoren 28'' hergestellt. Außerdem können Elektroden 30'' über den Selektoren 28'' hergestellt werden. Mehrere Elektroden 30'' in der gleichen Zeile (in der x-Richtung) befinden sich darunter und können in Kontakt mit ein und demselben RAM-Streifen 38' sein. Außerdem überdecken die oberen Elektrodenstreifen 40' die jeweiligen darunter befindlichen RAM-Streifen 38', und alle Ränder der oberen Elektrodenstreifen 40' können bündig mit den jeweiligen Rändern der jeweiligen darunter befindlichen RAM-Streifen 38' sein. Die oberen Elektrodenstreifen 40' können als Bitleitungen verwendet werden.
  • 17 zeigt eine Schnittansicht der Struktur von 16. Wie in 17 gezeigt ist, umfasst jeder der RAM-Streifen 38' eine Mehrzahl von aktiven Teilen 38'-A und inaktiven Teilen 38'-I, die wechselweise angeordnet sind. Die aktiven Teile 38'-A sind Teile, die die Elektroden 30'', die Selektoren 28'' und die Elektrodenstreifen 26' überdecken. Die inaktiven Teile 38'-I sind zwischen den aktiven Teilen 38'-A angeordnet. Die inaktiven Teile 38'-I überdecken keine(n) der Elektroden 30'', der Selektoren 28'' und der Elektrodenstreifen 26'. Die Speicherzustandsmaterialien in den inaktiven Teilen 38'-I weisen keine leitfähigen Filamente auf und sind somit stets in einem hochohmigen Zustand. Die aktiven Teile 38'-A werden zum Speichern von Zuständen verwendet, und ihre Zustände können kippen, zum Beispiel durch Anlegen von entsprechenden Programmierspannungen an die unteren Elektrodestreifen 26' und die oberen Elektrodenstreifen 40' oder durch Führen eines entsprechenden Programmierstroms zwischen dem unteren Elektrodenstreifen 26' und dem oberen Elektrodenstreifen 40'. Die inaktiven Teile 38'-I haben hingegen einen feststehenden Zustand unabhängig von den Zuständen der benachbarten aktiven Teile 38'-A. Die Zustände der inaktiven Teile 38'-I haben keinen Einfluss auf den Wert, der aus den benachbarten aktiven Teilen 38'-A gelesen wird. Zum Beispiel können die inaktiven Teile 38'-I stets hohe Widerstandswerte haben, und sie weisen keine elektrisch leitfähigen Filamentpfade auf. Dementsprechend wird, wenn ein benachbarter RAM in einem niederohmigen Zustand ist, entsprechend ein niedriger Widerstandswert gelesen, und wenn der benachbarte RAM in einem hochohmigen Zustand ist, wird entsprechend ein hoher Widerstandswert gelesen. Bei einigen Ausführungsformen befinden sich, wenn die RAMs 50 CBRAMs sind, keine leitfähigen Filamente in den inaktiven Teilen 38'-I, und der Zustand eines benachbarten Teils 38'-A wird dadurch bestimmt, ob der aktive Teil 38'-A ein leitfähiges Filament hat oder nicht, und er wird nicht von den benachbarten inaktiven Teilen 38'-I beeinflusst. In einem anderen Beispiel sind, wenn die RAMs 50 PCRAMs sind, die Chalcogenid-Halbleitermaterialien in den inaktiven Teilen 38'-I amorph und sie haben daher hohe Widerstandswerte. Der Zustand eines benachbarten aktiven Teils 38'-A kann amorph oder kristallin sein, wodurch bestimmt wird, ob er einen hohen oder einen niedrigen Widerstand hat.
  • Es ist klar, dass zwar die RAM-Streifen 38' längliche Streifen sind und keine Matrizen bilden, aber die aktiven Teile 38'-A Matrizen sind. Die inaktiven Teile 38'-I sind keine funktionsfähigen Teile des Speicherteils zum Speichern der Zustände, und sie isolieren die aktiven Teile 38'-A elektrisch gegeneinander. Die Funktionen der inaktiven Teile 38'-I sind somit denen von dielektrischen Bereichen ähnlich. Dementsprechend werden in der gesamten Beschreibung die in den 16 und 17 gezeigten Schaltkreise immer noch als eine RAM-Matrix bezeichnet, da die aktiven Teile 38'-A mittels der elektrisch isolierenden inaktiven Teile 38'-I eine Matrix bilden, obwohl die aktiven Teile 38'-A und die inaktiven Teile 38'-I zum Zeitpunkt der Abscheidung und Strukturierung aus dem gleichen Material hergestellt werden.
  • Die 8 bis 15 zeigen Schnittansichten von Zwischenstufen bei der Herstellung von gestapelten RAM-Matrizen gemäß einigen Ausführungsformen der vorliegenden Erfindung. Die gestapelten RAM-Matrizen können getrennt betrieben werden, obwohl für ihre Herstellung gemeinsame Elektroden und gleiche Strukturierungsprozesse verwendet werden können, sodass Herstellungskosten eingespart werden. Wenn nicht anders angegeben, sind die Materialien und die Herstellungsprozesse für die Komponenten bei diesen Ausführungsformen im Wesentlichen die Gleichen wie für die ähnlichen Komponenten, die mit ähnlichen Bezugszahlen in den vorhergehenden Ausführungsformen, die in den 1 bis 7C gezeigt sind, bezeichnet werden. Die Einzelheiten zu dem Herstellungsprozess und den Materialien für die in den 8 bis 15 gezeigten Komponenten sind somit in der Erörterung der vorhergehenden Ausführungsformen zu finden.
  • Die ersten Schritte dieser Ausführungsformen sind im Wesentlichen die Gleichen wie die, die in den 1 bis 4 gezeigt sind. Eine RAM-Schicht 38 und eine Elektrodenschicht 40 werden als Schutzschichten abgeschieden und werden nicht strukturiert. Bei einigen Ausführungsformen wird die Elektrodenschicht 40 als eine mittlere Elektrodenschicht im Gegensatz zu einer oberen Elektrodenschicht bezeichnet, da sie die Elektrodenschicht in der Mitte von zwei aufeinander gestapelten RAM-Matrizen ist. Der nachfolgende Prozess ist in 8 gezeigt, in der eine Selektorschicht 128 und eine Elektrodenschicht 130 abgeschieden werden. Die Selektorschicht 128 kann aus Materialien und Strukturen hergestellt werden, die aus den gleichen in Frage kommenden Gruppen von Materialien und Strukturen wie zum Herstellen der Selektorschicht 28 gewählt sind. Außerdem können die Materialien und Strukturen der Selektorschicht 128 die Gleichen wie die der Selektorschicht 28 sein oder von diesen verschieden sein. Die Elektrodenschicht 130 kann eine Einschichtstruktur, die aus einer einzelnen Schicht hergestellt ist, oder eine Mehrschichtstruktur haben, die aus mehreren Schichten hergestellt ist. Zum Beispiel kann die Elektrodenschicht 130 Schichten 130A und 130B umfassen, die aus ähnlichen oder den gleichen Materialien wie denen für die Elektroden 30A'' bzw. 30B'' hergestellt sein können.
  • 9 zeigt die Herstellung von strukturierten Ätzmasken 42, die im Wesentlichen die Gleichen wie die Ätzmasken 42 sind, die in 5 gezeigt sind. Dann wird ein Strukturierungsprozess unter Verwendung der Ätzmasken 42 durchgeführt, um tieferliegende Schichten zu ätzen, die die Elektrodenschicht 130, die Selektorschicht 128, die mittlere Elektrodenschicht 40, die RAM-Schicht 38, die Elektrodenstreifen 30', die Selektorstreifen 28' und die Spaltfüllungsbereiche 36 umfassen. Nach dem Ätzprozess werden die verbliebenen Teile der Hartmasken 42 entfernt. Die resultierende Struktur ist in 10 gezeigt. Die Ätzung ist anisotrop und wird beendet, wenn die Oberseiten der unteren Elektrodenstreifen 26' freigelegt sind. Die unteren Elektrodenstreifen 26' bleiben nach dem Ätzprozess als längliche Streifen zurück, die sich in der y-Richtung erstrecken. Im Gegensatz dazu werden die Selektoren 28'' und die Elektroden 30'' als diskrete Strukturelemente hergestellt, die als Matrizen angeordnet sind, wie in 16 gezeigt ist. Die einzelnen Zeilen von Selektoren 28'' sind auf dem gleichen unteren Elektrodenstreifen 26' angeordnet und kontaktieren diesen. Nach die Ätzung bilden die verbliebenen Teile der Elektrodenschicht 130 Elektrodenstreifen 130', die Streifen 130A' und 1308' umfassen. Die verbliebenen Teile der Selektorschicht 128 bilden Selektorstreifen 128'. Die verbliebenen Teile der mittleren Elektrodenschicht 40 bilden mittlere Elektrodenstreifen 40', die Streifen 40A' und 40B' umfassen. Die verbliebenen Teile der RAM-Schicht 38 bilden RAM-Streifen 38'. Die Elektrodenstreifen 130', die Selektorstreifen 128', die mittleren Elektrodenstreifen 40' und die RAM-Streifen 38' sind längliche Streifen mit Längsrichtungen in der x-Richtung und sind durch Spalte 44 voneinander getrennt. Die unteren Elektrodenstreifen 26', die Selektoren 28'', die Elektroden 30'', die RAM-Streifen 38' und die oberen Elektrodenstreifen 40' sind auch in der perspektivischen Darstellung von 16 gezeigt.
  • In 10 werden zwei Schichten von Selektoren-Elementen, die die Selektorstreifen 28' und 128 umfassen, unter Verwendung der gemeinsamen Ätzmaske 42 geätzt, um die Selektoren 28'' bzw. die Selektorstreifen 128' herzustellen. Anders ausgedrückt, die Prozesse und die Ätzmasken 42 zum Ätzen der Selektoren und der oberen Elektroden des unteren RAM-Stapels werden gemeinsam auch für die Ätzung der Selektoren und der unteren Elektroden der oberen RAM-Matrix verwendet. Dadurch werden Herstellungskosten eingespart. In ähnlicher Weise wird eine RAM-Schicht 138 (12) nach dem in 11 gezeigten Ätzprozess hergestellt, sodass der in 10 gezeigte Ätzprozess einfacher durchgeführt werden kann und die Masken 42 (9) dünner hergestellt werden können.
  • Die in 10 gezeigten Spalte 44 werden dann mit einem oder mehreren dielektrischen Materialien gefüllt, um Spaltfüllungsbereiche 46' herzustellen, die in 11 gezeigt sind. Der Herstellungsprozess kann ein Abscheiden einer oder mehrerer dielektrischer Schichten und ein anschließendes Durchführen eines Planarisierungsprozesses zum Entfernen von überschüssigen dielektrischen Materialien umfassen. In dem Planarisierungsprozess können die Elektrodenstreifen 130' als eine Polierstoppschicht verwendet werden.
  • 12 zeigt die Herstellung der RAM-Schicht 138. Bei einigen Ausführungsformen wird die RAM-Schicht 138 zum Herstellen von Speichern verwendet, unter anderem RRAMs, CBRAMs, MRAMs, PCRAMs, FeRAMs oder dergleichen. Dementsprechend kann die RAM-Schicht 138 eine oder mehrere Schichten umfassen, die in der Lage sind, Zustände zu speichern und zu ändern. In Abhängigkeit von der Art des RAM können die eine oder die mehreren Schichten in der RAM-Schicht 138 entsprechende Strukturen und Materialien haben. Die Art der RAM-Schicht 138 kann die Gleiche wie die der RAM-Schicht 38 (4) sein oder von dieser verschieden sein. Wenn die RAM-Schicht 138 zum Beispiel zum Herstellen von CBRAMs verwendet wird, kann die RAM-Schicht 138 zum Herstellen von CBRAMs verwendet werden oder kann zum Herstellen von RRAMs, MRAMs, PCRAMs oder FeRAMs verwendet werden.
  • Dann wird eine obere Elektrodenschicht 140 hergestellt. Die obere Elektrodenschicht 140 ist eine leitfähige Schicht, die eine Metallschicht sein oder aufweisen kann. Bei einigen Ausführungsformen umfasst die obere Elektrodenschicht 140 eine Haftschicht 140A und eine Metallschicht 140B. Bei einigen Ausführungsformen weist die Haftschicht 140A Titan, Tantal, Titannidrid, Tantalnitrid, Wolfram oder dergleichen oder Legierungen davon auf. Die Metallschicht 140B kann aus Wolfram, Kupfer, Nickel, Platin, Iridium, Gold, Titannidrid (TiN) oder dergleichen hergestellt werden oder dieses aufweisen.
  • In 13 werden Ätzmasken 142 über der oberen Elektrodenschicht 140 hergestellt. Bei einigen Ausführungsformen der vorliegenden Erfindung umfassen die Ätzmasken 142 Hartmasken 142A und ein Fotoresist 142B über den Hartmasken 142A. Die Herstellungsprozesse können Folgendes umfassen: Schutzabscheidung einer Hartmaskenschicht; Aufbringen und Strukturieren des Fotoresists 142B; und anschließendes Ätzen der Hartmaskenschicht, um die Hartmasken 142A herzustellen.
  • In 14 werden die obere Elektrodenschicht 140 und die RAM-Schicht 138 unter Verwendung der Ätzmasken 142 geätzt, um Strukturen zu definieren. Die oberen Teile der Spaltfüllungsbereiche 46' werden ebenfalls geätzt. Dadurch entstehen Spalte 144. Nach dem Ätzen liegen untere Teile der Spaltfüllungsbereiche 46' und der Elektrodenstreifen 40' frei. Die Ätzung endet auf den Elektrodenstreifen 40', und somit bleiben die Elektrodenstreifen 40' als längliche Streifen bestehen, die sich in der x-Richtung erstrecken. Die verbliebenen Teile der oberen Elektrodenschicht 140 sind Elektrodenstreifen 140' (die die Elektrodenstreifen 140A' und 140B' umfassen). Die verbliebenen Teile der RAM-Schicht 138 sind RAM-Streifen 138'. Die Elektrodenstreifen 130' (13) werden nochmals geätzt, um Elektroden 130'' (die Elektroden 130A'' und 130B'' umfassen) herzustellen, die eine Matrix mit Zeilen in der y-Richtung und Spalten in der x-Richtung bilden. Die Selektorstreifen 128' (13) werden ebenfalls nochmals geätzt, um Selektoren 128'' herzustellen, die eine Matrix bilden.
  • In nachfolgenden Prozessen werden die Spalte 144 mit dielektrischen Spaltfüllungsbereichen 146 gefüllt, die in 15 gezeigt sind. Der Herstellungsprozess und die Materialien für die dielektrischen Spaltfüllungsbereiche 146 können denen für die Spaltfüllungsbereiche 36 ähnlich sein und werden daher hier nicht wiederholt.
  • In der resultierenden Struktur gibt es zwei RAMs. Der untere RAM 50 weist die unteren Elektrodenstreifen 26', die Selektoren 28'', die Elektroden 30'', die RAM-Streifen 38' und die Elektrodenstreifen 40' auf. Der obere RAM 150 weist die Elektrodenstreifen 40', die Selektoren 128'', die Elektroden 130'', die RAM-Streifen 138' und die Elektrodenstreifen 140' auf. Dementsprechend werden die Elektrodenstreifen 40' von dem unteren RAM 50 und dem oberen RAM 150 gemeinsam verwendet. Wenn der untere RAM 50 betrieben (programmiert oder gelesen) wird, können die Elektrodenstreifen 26' als Wortleitungen (oder Bitleitungen) verwendet werden, und die Elektrodenstreifen 40' können als Bitleitungen (oder Wortleitungen) verwendet werden. Wenn der obere RAM 150 betrieben wird, können die Elektrodenstreifen 40' als Wortleitungen (oder Bitleitungen) verwendet werden, und die Elektrodenstreifen 140' können als Bitleitungen (oder Wortleitungen) verwendet werden.
  • Die Ausführungsformen der vorliegenden Erfindung haben mehrere Vorzüge. Durch Verwenden von RAM-Streifen statt von diskreten RAM-Matrix-Elementen in den RAMs können die Spalte, die mit dielektrischen Materialien gefüllt werden sollen, kleinere Seitenverhältnisse haben, die Spaltfüllungsprozesse sind einfacher, und es gibt weniger Schwierigkeiten beim Füllen der Spalte. Außerdem können die Hartmasken zum Ätzen dünner sein, was ebenfalls zu weniger Prozessschwierigkeiten führt. Wenn darüber hinaus die eine oder die mehreren RAM-Schichten in nur einer Richtung statt in zwei Richtungen strukturiert werden, können die RAMs kleiner hergestellt werden und leiden weniger an den Problemen, die mit kleinen Abmessungen verbunden sind, wie etwa an Optical-Proximity-Problemen.
  • Gemäß einigen Ausführungsformen der vorliegenden Erfindung weist ein Verfahren die folgenden Schritte auf: Abscheiden einer ersten Elektrodenschicht; Abscheiden einer ersten Selektorschicht über der ersten Elektrodenschicht; Herstellen einer zweiten Elektrodenschicht über der ersten Selektorschicht; Durchführen eines ersten Strukturierungsprozesses, wobei die erste Elektrodenschicht, die erste Selektorschicht und die zweite Elektrodenschicht als erste Elektrodenstreifen, erste Selektorstreifen bzw. zweite Elektrodenstreifen strukturiert werden; Abscheiden einer Speicherschicht über den zweiten Elektrodenstreifen; Abscheiden einer dritten Elektrodenschicht über der Speicherschicht; und Durchführen eines zweiten Strukturierungsprozesses, wobei die dritte Elektrodenschicht und die Speicherschicht als dritte Elektrodenstreifen bzw. als Speicherstreifen strukturiert werden und die zweiten Elektrodenstreifen und die ersten Selektorstreifen als eine erste Elektrodenmatrix bzw. eine erste Selektormatrix strukturiert werden. Bei einer Ausführungsform umfasst das Verfahren weiterhin Folgendes: nach dem ersten Strukturierungsprozess Einfüllen eines dielektrischen Bereichs in Spalte zwischen den ersten Elektrodenstreifen, den ersten Selektorstreifen und den zweiten Elektrodenstreifen; und Durchführen eines Planarisierungsprozesses, wobei die zweiten Elektrodenstreifen als eine Polierstoppschicht in dem Planarisierungsprozess verwendet werden. Bei einer Ausführungsform wird der zweite Strukturierungsprozess auf Oberseiten der ersten Elektrodenstreifen beendet. Bei einer Ausführungsform umfasst das Verfahren weiterhin ein Herstellen einer Mehrzahl von leitfähigen Durchkontaktierungen, die jeweils über und in Kontakt mit einem der dritten Elektrodenstreifen angeordnet sind, wobei zu einem Zeitpunkt nach dem Herstellen der Mehrzahl von leitfähigen Durchkontaktierungen jeder der Speicherstreifen ein zusammenhängender Streifen mit Teilen ist, die eine Mehrzahl von Selektoren in der ersten Selektormatrix überdecken. Bei einer Ausführungsform umfasst das Abscheiden der Speicherschicht ein Abscheiden eines Phasenwechselmaterials. Bei einer Ausführungsform umfasst das Abscheiden der Speicherschicht ein Abscheiden eines Oxids. Bei einer Ausführungsform umfasst das Verfahren weiterhin Folgendes: vor dem Abscheiden der dritten Elektrodenschicht Abscheiden einer zweiten Selektorschicht, wobei bei dem zweiten Strukturierungsprozess die zweite Selektorschicht als zweite Selektorstreifen strukturiert wird. Bei einer Ausführungsform umfasst das Verfahren weiterhin Folgendes: vor dem Abscheiden der dritten Elektrodenschicht Abscheiden einer weiteren Speicherschicht über der zweiten Selektorschicht; Abscheiden einer vierten Elektrodenschicht über der weiteren Speicherschicht; und Durchführen eines dritten Strukturierungsprozesses, wobei die vierte Elektrodenschicht und die weitere Speicherschicht als vierte Elektrodenstreifen bzw. als weitere Speicherstreifen strukturiert werden.
  • Gemäß einigen Ausführungsformen der vorliegenden Erfindung weist eine Vorrichtung Folgendes auf: eine erste Mehrzahl von leitfähigen Streifen mit Längsrichtungen in einer ersten Richtung; eine erste Selektormatrix, die die erste Mehrzahl von leitfähigen Streifen überdeckt; eine erste Elektrodenmatrix, die die erste Selektormatrix überdeckt; eine erste Mehrzahl von Speicherstreifen über der ersten Elektrodenmatrix; und eine zweite Mehrzahl von leitfähigen Streifen, die die erste Mehrzahl von Speicherstreifen überdeckt, wobei die erste Mehrzahl von Speicherstreifen und die zweite Mehrzahl von leitfähigen Streifen Längsrichtungen in einer zweiten Richtung haben, die senkrecht zu der ersten Richtung ist. Bei einer Ausführungsform weist die Vorrichtung weiterhin eine Mehrzahl von leitfähigen Durchkontaktierungen auf, die jeweils über einem der zweiten Mehrzahl von leitfähigen Streifen angeordnet sind und diesen kontaktieren. Bei einer Ausführungsform überdeckt jeder der ersten Mehrzahl von Speicherstreifen eine Mehrzahl von Selektoren in der ersten Selektormatrix. Bei einer Ausführungsform weist die Vorrichtung weiterhin eine Mehrzahl von dielektrischen Streifen auf, die Elektroden in der ersten Elektrodenmatrix voneinander trennen und Selektoren in der ersten Selektormatrix voneinander trennen. Bei einer Ausführungsform sind Oberseiten der mehreren dielektrischen Streifen in Kontakt mit Unterseiten der ersten Mehrzahl von Speicherstreifen. Bei einer Ausführungsform umfasst die erste Mehrzahl von Speicherstreifen Zustandsspeicherelemente von Speichern, die aus der Gruppe RRAMs, CBRAMs, MRAMs und PCRAMs gewählt sind. Bei einer Ausführungsform weist die Vorrichtung weiterhin Folgendes auf: eine zweite Selektormatrix, die die zweite Mehrzahl von leitfähigen Streifen überdeckt und kontaktiert; eine zweite Elektrodenmatrix, die die zweite Selektormatrix überdeckt; eine zweite Mehrzahl von Speicherstreifen über der zweiten Elektrodenmatrix; und eine dritte Mehrzahl von leitfähigen Streifen, die die zweite Mehrzahl von Speicherstreifen überdeckt, wobei die zweite Mehrzahl von Speicherstreifen und die dritte Mehrzahl von leitfähigen Streifen Längsrichtungen in der ersten Richtung haben.
  • Gemäß einigen Ausführungsformen der vorliegenden Erfindung weist eine Vorrichtung Folgendes auf: eine erste Matrix von Elektroden; eine erste Mehrzahl von Speicherstreifen, die jeweils eine Spalte der ersten Matrix von Elektroden überdecken; eine erste Mehrzahl von leitfähigen Streifen, die jeweils einen der ersten Mehrzahl von Speicherstreifen überdecken und kontaktieren; eine zweite Matrix von Elektroden, die die erste Mehrzahl von leitfähigen Streifen überdeckt; eine zweite Mehrzahl von Speicherstreifen über der zweiten Matrix von Elektroden, wobei jeder der zweiten Mehrzahl von Speicherstreifen eine Zeile der zweiten Matrix von Elektroden überdeckt; und eine zweite Mehrzahl von leitfähigen Streifen, die jeweils einen der zweiten Mehrzahl von Speicherstreifen überdecken. Bei einer Ausführungsform ist jeder der ersten Mehrzahl von Speicherstreifen ein zusammenhängender Streifen, der aus ein und demselben Material hergestellt ist, wobei der zusammenhängende Streifen über eine Mehrzahl von Elektroden in der ersten Matrix von Elektroden hinwegführt und diese kontaktiert. Bei einer Ausführungsform ist jeder der zweiten Mehrzahl von Speicherstreifen ein zusammenhängender Streifen, der aus einem homogenen Material hergestellt ist, wobei der zusammenhängende Streifen über eine Mehrzahl von Elektroden in der zweiten Matrix von Elektroden hinwegführt und diese kontaktiert. Bei einer Ausführungsform umfasst die erste Mehrzahl von Speicherstreifen Zustandsspeicherelemente von CBRAMs. Bei einer Ausführungsform umfasst die erste Mehrzahl von Speicherstreifen Zustandsspeicherelemente von PCRAMs.

Claims (20)

  1. Verfahren mit den folgenden Schritten: Abscheiden einer ersten Elektrodenschicht (26); Abscheiden einer ersten Selektorschicht (28) über der ersten Elektrodenschicht (26); Herstellen einer zweiten Elektrodenschicht (30) über der ersten Selektorschicht (28); Durchführen eines ersten Strukturierungsprozesses, wobei die erste Elektrodenschicht (26), die erste Selektorschicht (28) und die zweite Elektrodenschicht (30) als erste Elektrodenstreifen (26'), erste Selektorstreifen (28') bzw. zweite Elektrodenstreifen (30') strukturiert werden; Abscheiden einer Speicherschicht (38) über den zweiten Elektrodenstreifen (30'); Abscheiden einer dritten Elektrodenschicht (40) über der Speicherschicht (38); und Durchführen eines zweiten Strukturierungsprozesses, wobei die dritte Elektrodenschicht (40) und die Speicherschicht (38) als dritte Elektrodenstreifen (40') bzw. als Speicherstreifen (38') strukturiert werden, die zweiten Elektrodenstreifen (30') und die ersten Selektorstreifen (28') als eine erste Elektrodenmatrix (30'') bzw. eine erste Selektormatrix (28'') strukturiert werden und jeder der Speicherstreifen eine Mehrzahl von Selektoren (28'') in der ersten Selektormatrix überdeckt; wobei Spalte (34) zwischen den ersten Elektrodenstreifen (26'), den ersten Selektorstreifen (28') und den zweiten Elektrodenstreifen (30') breite Spalte (34A) mit einer ersten Breite und schmale Spalte (34B) mit einer zweiten Breite umfassen, und ein Verhältnis zwischen der ersten und der zweiten Breite größer als 1,5 ist.
  2. Verfahren nach Anspruch 1, das weiterhin Folgendes umfasst: nach dem ersten Strukturierungsprozess Einfüllen eines dielektrischen Bereichs (36) in die Spalte (34) zwischen den ersten Elektrodenstreifen (26'), den ersten Selektorstreifen (28') und den zweiten Elektrodenstreifen (30'); und Durchführen eines Planarisierungsprozesses, wobei die zweiten Elektrodenstreifen (30') als eine Polierstoppschicht in dem Planarisierungsprozess verwendet werden.
  3. Verfahren nach Anspruch 1 oder 2, wobei der zweite Strukturierungsprozess auf Oberseiten der ersten Elektrodenstreifen (26') beendet wird.
  4. Verfahren nach einem der vorhergehenden Ansprüche, das weiterhin Folgendes umfasst: Herstellen einer Mehrzahl von leitfähigen Durchkontaktierungen (51), die jeweils über und in Kontakt mit einem der dritten Elektrodenstreifen (40') angeordnet sind, wobei zu einem Zeitpunkt nach dem Herstellen der Mehrzahl von leitfähigen Durchkontaktierungen jeder der Speicherstreifen (38') ein zusammenhängender Streifen mit Teilen ist, die eine Mehrzahl von Elektroden (30'') in der ersten Elektrodenmatrix überdecken.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Abscheiden der Speicherschicht (38) ein Abscheiden eines Phasenwechselmaterials umfasst.
  6. Verfahren nach einem der Ansprüche 1 bis 4, wobei das Abscheiden der Speicherschicht (38) ein Abscheiden eines Oxids umfasst.
  7. Verfahren nach einem der vorhergehenden Ansprüche, das weiterhin Folgendes umfasst: nach dem Abscheiden der dritten Elektrodenschicht (40), Abscheiden einer zweiten Selektorschicht (128), wobei die zweite Selektorschicht (128) in dem zweiten Strukturierungsprozess als zweite Selektorstreifen (128') strukturiert wird.
  8. Verfahren nach Anspruch 7, das weiterhin Folgendes umfasst: nach dem Abscheiden der dritten Elektrodenschicht (40), Abscheiden einer weiteren Speicherschicht (138) über der zweiten Selektorschicht (128); Abscheiden einer vierten Elektrodenschicht (140) über der weiteren Speicherschicht (138); und Durchführen eines dritten Strukturierungsprozesses, wobei die vierte Elektrodenschicht (140) und die weitere Speicherschicht (138) als vierte Elektrodenstreifen (140') bzw. als weitere Speicherstreifen (138') strukturiert werden.
  9. Vorrichtung (10) mit: einer ersten Mehrzahl von leitfähigen Streifen (26') mit Längsrichtungen in einer ersten Richtung (Y); einer ersten Selektormatrix (28''), die die erste Mehrzahl von leitfähigen Streifen (26') überdeckt; einer ersten Elektrodenmatrix (30''), die die erste Selektormatrix (28'') überdeckt; einer ersten Mehrzahl von Speicherstreifen (38') über der ersten Elektrodenmatrix (30''); und einer zweiten Mehrzahl von leitfähigen Streifen (40'), die die erste Mehrzahl von Speicherstreifen (38') überdeckt, wobei die erste Mehrzahl von Speicherstreifen und die zweite Mehrzahl von leitfähigen Streifen Längsrichtungen in einer zweiten Richtung (X) haben, die senkrecht zu der ersten Richtung (Y) ist, und jeder der ersten Mehrzahl von Speicherstreifen (26') eine Mehrzahl von Selektoren (28'') in der Selektormatrix überdeckt; wobei Abstände (34) in der zweiten Richtung (X) zwischen benachbarten ersten Elektrodenstreifen (26'), zwischen benachbarten Spalten der ersten Selektormatrix (28'') und zwischen benachbarten Spalten der ersten Elektrodenmatrix (30'') erste und zweite Abstände umfassen, und ein Verhältnis zwischen den ersten und zweiten Abständen größer als 1,5 ist.
  10. Vorrichtung (10) nach Anspruch 9, die weiterhin eine Mehrzahl von leitfähigen Durchkontaktierungen (51) aufweist, die jeweils über und in Kontakt mit einem der zweiten Mehrzahl von leitfähigen Streifen (40') angeordnet sind.
  11. Vorrichtung (10) nach Anspruch 9 oder 10, wobei jeder der ersten Mehrzahl von Speicherstreifen (38') alle Selektoren (28'') in einer gesamten Zeile der ersten Selektormatrix überdeckt.
  12. Vorrichtung (10) nach einem der Ansprüche 9 bis 11, die weiterhin mehrere dielektrische Streifen (36) aufweist, die Elektroden (30'') in der ersten Elektrodenmatrix voneinander trennen und Selektoren (28'') in der ersten Selektormatrix voneinander trennen.
  13. Vorrichtung (10) nach Anspruch 12, wobei Oberseiten der mehreren dielektrischen Streifen (36) in Kontakt mit Unterseiten der ersten Mehrzahl von Speicherstreifen (38') sind.
  14. Vorrichtung (10) nach einem der Ansprüche 9 bis 13, wobei die erste Mehrzahl von Speicherstreifen (38') Zustandsspeicherelemente von Speichern umfasst, die aus der Gruppe resistive Direktzugriffsspeicher, Conductive Bridging Random Access Memories, magnetoresistive Direktzugriffsspeicher und Phase-Change Random Access Memories gewählt sind.
  15. Vorrichtung (10) nach einem der Ansprüche 9 bis 14, die weiterhin Folgendes aufweist: eine zweite Selektormatrix (128''), die die zweite Mehrzahl von leitfähigen Streifen (40') überdeckt und kontaktiert; eine zweite Elektrodenmatrix (130''), die die zweite Selektormatrix (128'') überdeckt; eine zweite Mehrzahl von Speicherstreifen (138') über der zweiten Elektrodenmatrix (130''); und eine dritte Mehrzahl von leitfähigen Streifen (140'), die die zweite Mehrzahl von Speicherstreifen (138') überdeckt, wobei die zweite Mehrzahl von Speicherstreifen und die dritte Mehrzahl von leitfähigen Streifen Längsrichtungen in der ersten Richtung (Y) aufweisen.
  16. Vorrichtung (10) mit: einer ersten Matrix von Elektroden (30''); einer ersten Mehrzahl von Speicherstreifen (38'), die jeweils eine Spalte der ersten Matrix von Elektroden (30'') überdecken; einer ersten Mehrzahl von leitfähigen Streifen (40'), die jeweils einen der ersten Mehrzahl von Speicherstreifen (38') überdecken und kontaktieren; einer zweiten Matrix von Elektroden (130''), die die erste Mehrzahl von leitfähigen Streifen (40') überdeckt; einer zweiten Mehrzahl von Speicherstreifen (138') über der zweiten Matrix von Elektroden (130''), wobei jeder der zweiten Mehrzahl von Speicherstreifen eine Mehrzahl von Elektroden in einer Zeile der zweiten Matrix von Elektroden überdeckt; und einer zweiten Mehrzahl von leitfähigen Streifen (140'), die jeweils einen der zweiten Mehrzahl von Speicherstreifen (138') überdecken; wobei Abstände (34) zwischen benachbarten Zeilen der ersten Matrix von Elektroden (30'') erste und zweite Abstände umfassen, und ein Verhältnis zwischen den ersten und zweiten Abständen größer als 1,5 ist.
  17. Vorrichtung (10) nach Anspruch 16, wobei jeder der ersten Mehrzahl von Speicherstreifen (38') ein zusammenhängender Streifen ist, der aus ein und demselben Material hergestellt ist, wobei der zusammenhängende Streifen über eine Mehrzahl von Elektroden (30'') in der ersten Matrix von Elektroden hinwegführt und diese kontaktiert.
  18. Vorrichtung (10) nach Anspruch 16 oder 17, wobei jeder der zweiten Mehrzahl von Speicherstreifen (138') ein zusammenhängender Streifen ist, der aus einem homogenen Material hergestellt ist, wobei der zusammenhängende Streifen über eine Mehrzahl von Elektroden (130'') in der zweiten Matrix von Elektroden hinwegführt und diese kontaktiert.
  19. Vorrichtung (10) nach einem der Ansprüche 16 bis 18, wobei die erste Mehrzahl von Speicherstreifen (38') Zustandsspeicherelemente von Conductive Bridging Random Access Memories umfasst.
  20. Vorrichtung (10) nach einem der Ansprüche 16 bis 18, wobei die erste Mehrzahl von Speicherstreifen (38') Zustandsspeicherelemente von Phase-Change Random Access Memories umfasst.
DE102020100007.3A 2019-12-26 2020-01-02 Linienförmiger speicher und verfahren zu dessen herstellung Active DE102020100007B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/727,051 US11404480B2 (en) 2019-12-26 2019-12-26 Memory arrays including continuous line-shaped random access memory strips and method forming same
US16/727,051 2019-12-26

Publications (2)

Publication Number Publication Date
DE102020100007A1 DE102020100007A1 (de) 2021-07-01
DE102020100007B4 true DE102020100007B4 (de) 2023-10-05

Family

ID=76310355

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020100007.3A Active DE102020100007B4 (de) 2019-12-26 2020-01-02 Linienförmiger speicher und verfahren zu dessen herstellung

Country Status (4)

Country Link
US (2) US11404480B2 (de)
KR (1) KR102329578B1 (de)
DE (1) DE102020100007B4 (de)
TW (1) TWI758733B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11404480B2 (en) * 2019-12-26 2022-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Memory arrays including continuous line-shaped random access memory strips and method forming same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120225534A1 (en) 2009-11-30 2012-09-06 Micron Technology, Inc. Self-aligned cross-point phase change memory-switch array
US20170294483A1 (en) 2016-02-22 2017-10-12 Samsung Electronics Co., Ltd. Memory device including ovonic threshold switch adjusting threshold voltage thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100665227B1 (ko) 2005-10-18 2007-01-09 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
US7391045B2 (en) * 2006-09-18 2008-06-24 Ovonyx, Inc. Three-dimensional phase-change memory
US7671354B2 (en) * 2007-06-11 2010-03-02 Qimonda Ag Integrated circuit including spacer defined electrode
JP5106031B2 (ja) * 2007-10-12 2012-12-26 パナソニック株式会社 半導体記憶装置及びその製造方法並びに半導体スイッチング装置
US8497182B2 (en) * 2011-04-19 2013-07-30 Macronix International Co., Ltd. Sidewall thin film electrode with self-aligned top electrode and programmable resistance memory
US9041129B2 (en) * 2012-02-24 2015-05-26 National Applied Research Laboratories Semiconductor memory storage array device and method for fabricating the same
US9257486B2 (en) 2014-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM array having lateral RRAM cells and vertical conducting structures
US9306165B2 (en) 2014-03-27 2016-04-05 Micron Technology, Inc. Replacement materials processes for forming cross point memory
EP3198645A4 (de) 2014-09-25 2018-05-23 Intel Corporation 1s1r-speicherzellen mit integrierter grenzschicht
US9299747B1 (en) 2014-11-24 2016-03-29 Intel Corporation Electrode configurations to increase electro-thermal isolation of phase-change memory elements and associated techniques
US20170173262A1 (en) * 2017-03-01 2017-06-22 François Paul VELTZ Medical systems, devices and methods
KR102295524B1 (ko) 2017-03-27 2021-08-30 삼성전자 주식회사 메모리 소자
TWI757635B (zh) * 2018-09-20 2022-03-11 美商森恩萊斯記憶體公司 記憶體結構及其用於電性連接三維記憶裝置之多水平導電層之階梯結構的製作方法
US10991879B2 (en) * 2019-06-26 2021-04-27 Western Digital Technologies, Inc. Multi-level phase change memory cells and method of making the same
US11404480B2 (en) * 2019-12-26 2022-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Memory arrays including continuous line-shaped random access memory strips and method forming same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120225534A1 (en) 2009-11-30 2012-09-06 Micron Technology, Inc. Self-aligned cross-point phase change memory-switch array
US20170294483A1 (en) 2016-02-22 2017-10-12 Samsung Electronics Co., Ltd. Memory device including ovonic threshold switch adjusting threshold voltage thereof

Also Published As

Publication number Publication date
KR102329578B1 (ko) 2021-11-23
US11404480B2 (en) 2022-08-02
TWI758733B (zh) 2022-03-21
DE102020100007A1 (de) 2021-07-01
KR20210084194A (ko) 2021-07-07
US20220336530A1 (en) 2022-10-20
CN113130533A (zh) 2021-07-16
US20210202579A1 (en) 2021-07-01
TW202125855A (zh) 2021-07-01

Similar Documents

Publication Publication Date Title
DE102016100272B4 (de) Integrierter Schaltkreis, der zumindest eine Speicherzelle mit einer Datenspeicherschicht enthält, und Verfahren zu dessen Herstellung
DE102008030419B4 (de) Verfahren zur Herstellung eines Phasenwechselspeichers mit konischem Heizelement
DE102020134613A1 (de) Speichervorrichtung und verfahren zur herstellung derselben
DE102006028971B4 (de) Integriertes Schaltkreisbauelement mit einer vertikalen Diode und Herstellungsverfahren
DE102013103503A1 (de) Resistiver Direktzugriffsspeicher (RRAM) und Verfahren zu seiner Herstellung
DE102008008679A1 (de) Verfahren zum Herstellen einer Phasenänderungs-Speichervorrichtung mit säulenförmiger Bottom-Elektrode
DE102008032067A1 (de) Verfahren zum Bilden von Phasenänderungsspeichern mit unteren Elektroden
DE102008007655A1 (de) Mehrbit-Phasenänderungs-Zufallszugriffsspeicher und Verfahren zum Bilden derselben
DE102019103777B4 (de) Verfahren zum Herstellen von Speicherzellen, die durch eine hohlraumfreie dielektrische Struktur getrennt sind, und zugehöriger integrierter Chip
DE102019113416A1 (de) Durchkontaktierungs-Aufsetzverbesserung für Speicherbauelement
DE102020124212B4 (de) Dreidimensionale Speichervorrichtung und Verfahren
DE102020134397A1 (de) Speicherarraykontaktstrukturen
DE102018110017A1 (de) Halbleiterspeichervorrichtung und herstellungsverfahren dafür
DE102020124219A1 (de) Dreidimensionale Speichervorrichtung und Verfahren
DE102021110278A1 (de) Ferroelektrische speichervorrichtung unter verwendung von back-end-of-line(beol)-dünnschicht-zugriffstransistoren und verfahren zu deren herstellung
DE102020101212A1 (de) Obere Elektrodensperrschicht für RRAM
DE102020133183A1 (de) Back-end-of-line-selektor für speichervorrichtung
DE112022003125T5 (de) Magnetoresistives spin-orbit-torque-direktzugriffsspeicher-array
DE102020133522A1 (de) Speicherarray-source-/drain-elektrodenstrukturen
DE102021110537A1 (de) Stapelbarer 3D-Speicher und Verfahren zum Herstellen
DE102021112578A1 (de) Speicherbauelement und verfahren zum bilden davon
DE102021110683A1 (de) Speicherzellenbauelement mit dünnschichttransistor-auswahleinrichtung und verfahren zum bilden desselben
DE102019124068A1 (de) Halbleitervorrichtung mit magnetischen tunnelübergängen
DE102020132537A1 (de) Dreidimensionale Speichervorrichtung und Herstellungsverfahren dafür
DE102020104126A1 (de) Erzeugung selbstausgerichteter heizelemente für pcram

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0045000000

Ipc: H10N0070000000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H10N0070000000

Ipc: H10N0070200000

R018 Grant decision by examination section/examining division