CN111681692A - 多级铁电存储单元 - Google Patents

多级铁电存储单元 Download PDF

Info

Publication number
CN111681692A
CN111681692A CN202010086592.9A CN202010086592A CN111681692A CN 111681692 A CN111681692 A CN 111681692A CN 202010086592 A CN202010086592 A CN 202010086592A CN 111681692 A CN111681692 A CN 111681692A
Authority
CN
China
Prior art keywords
ferroelectric
electrode
tapered
level
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010086592.9A
Other languages
English (en)
Other versions
CN111681692B (zh
Inventor
J·弗鲁吉尔
谢瑞龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GF
Original Assignee
GF
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GF filed Critical GF
Publication of CN111681692A publication Critical patent/CN111681692A/zh
Application granted granted Critical
Publication of CN111681692B publication Critical patent/CN111681692B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/10—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the top-view layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明涉及多级铁电存储单元。本公开涉及半导体结构，更具体地，涉及多级铁电存储单元及制造方法。该结构包括：第一金属化特征；锥形铁电电容器，其包括第一电极、第二电极和位于第一电极与第二电极之间的铁电材料，第一电极接触第一金属化特征；以及第二金属化特征，其接触第二电极。

Description

多级铁电存储单元
技术领域
本公开涉及半导体结构，更具体地，涉及多级铁电存储单元(memory cell)及制造方法。
背景技术
铁电RAM是一种具有广泛应用范围的有竞争力的存储器技术。铁电RAM(FeRAM、F-RAM或FRAM)是类似于DRAM的随机存取存储器。在FRAM中，使用铁电层代替介电层来实现非易失性。FeRAM是提供与闪速存储器相同功能的日益增多的替代非易失性随机存取存储器技术之一。FRAM技术基于两状态单元架构，因此受到常规二进制存储系统的限制。也就是说，FRAM被限制为每个器件一种存储状态。
发明内容
在本公开的一方面，一种结构包括：第一金属化特征；锥形(tapered)铁电电容器，其包括第一电极、第二电极和位于所述第一电极与所述第二电极之间的铁电材料，所述第一电极接触所述第一金属化特征；以及第二金属化特征，其接触所述第二电极。
在本公开的一方面，一种多级FRAM单元包括：上金属线和上过孔；下金属线和下过孔；以及锥形垂直铁电电容器，其具有连接到所述上过孔的第一金属电极和连接到所述下过孔的第二金属电极。
在本公开的一方面，一种方法包括：在介电材料中形成下金属线和下过孔；在所述下过孔上方的所述介电材料中形成沟槽；在所述沟槽的侧壁上形成锥形金属间隔物(spacer)，在每个沟槽中，所述金属间隔物中的第一金属间隔物连接到所述下过孔；在所述沟槽的侧壁上的金属间隔物之间形成铁电材料；以及形成上层级过孔和金属线，其中所述上层级过孔连接到所述金属间隔物中的第二金属间隔物。
附图说明
借助本公开的示例性实施例的非限制性示例，参考所提到的多个附图，在下面的详细说明中描述了本公开。
图1A是根据本公开的多个方面的由多级FRAM单元构成的存储器阵列以及相应的制造工艺的俯视图。
图1B是沿着图1A的线A-A截取的存储单元的下过孔和金属线的截面图。
图1C是沿着图1A的线B-B截取的存储单元的下过孔和金属线的截面图。
图2A和图2B分别是根据本公开的方面的除其它特征之外的形成在沟槽的侧壁上的电极材料以及相应的制造工艺的沿着线A-A和线B-B截取的截面图。
图3A和3B分别是根据本公开的方面的除其它特征之外的位于沟槽内的铁电材料以及相应的制造工艺的沿着线A-A和线B-B截取的截面图。
图4A和4B分别是根据本公开的方面的除其它特征之外的直接接触锥形铁电材料电容器的第二电极的上金属化特征以及相应的制造工艺的沿着线A-A和线B-B截取的截面图。
图5示出了根据本公开的方面的实现多级存储的锥形铁电电容器的基本操作原理。
图6示出了根据本公开的方面的实现多级存储的锥形铁电电容器的操作状态。
图7示出了根据本公开的方面的实现多级存储的锥形铁电电容器的不同操作(极化)状态的图表。
图8示出了用于图7的写入操作的示例性电路。
具体实施方式
本公开涉及半导体结构，更具体地，涉及多级铁电存储单元及制造方法。更具体地说，本公开内容涉及使用锥形垂直铁电电容器的模拟铁电存储单元，该锥形垂直铁电电容器能够根据施加的位线电压在电场内达到不同的极化总体状态。有利地，本公开提供了一种多级铁电存储单元(FRAM)，其具有以增强的灵活性存储多种存储状态的容量、新的功能并且达到诸如神经形态之类的更广泛的应用。FRAM还呈现出短的编程时间、较低的功耗和快速的写入性能。
在实施例中，存储单元包括上金属线和过孔以及下金属线和过孔。锥形垂直铁电电容器设置有连接到上过孔和金属线的一个金属电极，以及连接到下过孔和金属线的另一金属电极。锥形垂直铁电电容器的使用允许用于根据所施加的位线电压在电容器中产生连续范围的极化状态的可控制性。在实施例中，存储单元可以是S型神经元(sigmoid neuron)存储单元。
形成存储单元的方法包括：形成下金属线和下过孔；形成沟槽；在沟槽内形成内部金属间隔物，在每个沟槽中，一个金属间隔物连接到下过孔，另一间隔物不连接到下过孔；在金属间隔物之间形成铁电材料；以及形成与另一金属间隔物接触的上层级过孔和金属线。铁电材料和金属间隔物形成锥形铁电电容器。
本公开的多级铁电存储单元可以使用多种不同的工具以多种方式制造。但是，一般而言，这些方法和工具用于形成尺寸为微米和纳米级的结构。用于制造本公开的多级铁电存储单元的方法(即，技术)已经从集成电路(IC)技术中采用。例如，这些结构构建在晶片上，并且以通过在晶片顶部执行光刻工艺而图案化的材料膜实现。特别地，多级铁电存储单元的制造使用三个基本构建块：(i)在衬底上沉积材料薄膜，(ii)通过光刻成像在膜的顶部上施加图案化掩模，以及(iii)对掩模选择性地蚀刻膜。
图1A是根据本公开的多个方面的由多级FRAM单元构成的存储阵列以及相应的制造工艺的俯视图。图1B是沿着图1A的线A-A截取的存储单元的下过孔和金属线的截面图；而图1C是沿着图1A的线B-B截取的存储单元的下过孔和金属线的截面图。参考图1A至1C，通过多个存储单元10’在X和Y方向上的周期性排列，形成存储阵列10(如图1A所示)。存储阵列10包括形成在绝缘体材料(层级间介电材料)16中的多个下金属线12(Y线)和下过孔14。在实施例中，绝缘体材料16可以是基于氧化物的材料，例如SiO2。金属线12和下过孔14可以是本领域普通技术人员已知的任何适当的导电材料，例如金属材料或金属合金。存储阵列10还包括多个上金属线(X线)和上过孔(如图1A所示)。
金属线12和下过孔14可以使用常规的光刻、蚀刻和沉积工艺制备。例如，为了形成下过孔14，在绝缘体材料16之上形成的抗蚀剂被暴露于能量(光)下以形成图案(开口)。将使用具有选择性化学的蚀刻工艺(例如反应离子蚀刻(RIE))，通过抗蚀剂的开口在绝缘体材料16中形成一个或多个沟槽。然后可以通过常规的氧灰化工艺或其它已知的剥离剂除去抗蚀剂。在去除抗蚀剂之后，可以通过任何常规的沉积工艺，例如化学气相沉积(CVD)工艺，来沉积导电材料(适当的金属材料或金属合金)。可以通过常规的化学机械抛光(CMP)工艺去除绝缘体材料16的表面上的任何残余材料。金属线14可以以类似的方式(加法过程)或通过减法过程形成。
在形成下过孔14之后，在下过孔14之上沉积另外的绝缘体材料18。在绝缘体材料18中形成多个沟槽20，这些沟槽相对于每个下过孔14略微偏移。在实施例中，偏移的距离“x”约等于随后沉积在沟槽20(例如，锥形沟槽)的侧壁上的电极材料的厚度。沟槽20通过本领域技术人员已知的常规光刻和蚀刻工艺形成，因此本文不需要进一步进行说明。
图2A和图2B是根据本公开的方面形成在沟槽的侧壁上的电极材料以及相应的制造工艺的截面图。在图2A和2B中，电极材料形成在沟槽20的侧壁上，以在沟槽20的侧壁上形成(电容器的)第一电极22a和第二电极22b。由于沟槽20的锥形性质，第一电极22a和第二电极22b可以是不平行的电极。如这些图所示，第一电极22a将直接接触下过孔14，而第二电极22b远离下过孔14(从下过孔14偏移)。在实施例中，电极材料可以是TiN、铜、铝、钨或与铁电材料操作要求匹配的其它适当导电材料。
在实施例中，形成第一电极22a和第二电极22b的电极材料通过金属材料的保形沉积来沉积，不会在沟槽20中被夹断。将使用各向异性金属RIE来使过孔侧壁中的第一电极22a和第二电极22b(衬里)上的金属材料逐渐变细(taper)。这样，如图所示，过孔20的顶部处的金属材料的厚度比底部处的厚度薄。相应地，有两个对电容器侧壁接触的逐渐变细做出贡献的分量：(i)RIE期间沟槽20的自然逐渐变细；(ii)通过组合保形金属沉积和各向异性RIE，导致侧壁金属材料(例如，接触的电极)本身的逐渐变细。
在实施例中，可以通过保形沉积工艺，例如，CVD，然后通过各向异性蚀刻工艺从绝缘体材料16、18的水平表面去除电极材料，来在沟槽20的侧壁上形成电极材料。各向异性蚀刻工艺使第一电极22a和第二电极22b逐渐变细，其中较窄的部分位于沟槽20的上部，较宽的部分位于沟槽20的下部。在实施例中，锥形可以形成圆形或弯曲的垂直侧面。例如，可以在各向异性RIE工艺期间调节电极22a、22b的锥度(tapering)以调整电容器参数，从而提供满足多级FRAM设计要求的灵活性。
图3A和图3B是根据本公开的方面的位于沟槽内的铁电材料以及相应的制造工艺的相应截面图。更具体地，在图3A和3B中，将铁电材料24沉积到第一电极22a和第二电极22b之间的沟槽20的剩余部分中。在实施例中，铁电材料的示例包括但不限于：掺杂的氧化铪或其它掺杂的高k介电材料，例如，ZrO2:HfO2、Y:HfO2、Si:HfO2、Al:HfO2、La:HfO2等，以及具有钙钛矿晶体结构的复合氧化物，例如Pb(Zr,Ti)O3、BiFeO3、BaTiO3等。
如图3A和3B进一步所示，铁电材料24将具有锥形轮廓或形状，其中较窄的部分位于沟槽20的下部，较宽的部分位于沟槽20的上部。应当理解，铁电材料24将用作两个电极22a、22b之间的绝缘体材料，从而形成这样的电容器：其中一个电极22a接触下过孔14，而另一电极22b接触上布线特征(如图4A和4B所示)。可以通过包括CVD、原子层沉积(ALD)或等离子体气相沉积(PVD)等的常规沉积工艺来沉积铁电材料24。在沉积工艺之后，铁电材料24将经历平面化工艺，例如化学机械抛光(CMP)。平面化工艺还可以去除电极22a、22b的上部的一部分。
本领域技术人员应当理解，铁电材料提供了优于其它绝缘体材料的优点。例如，在施加电场时，存在铁电材料的晶体结构所固有的自发电极化，这种电极化即使在去除电场之后也不会消失。另外，例如在具有钙钛矿晶体结构的复合氧化物(如Pb(Zr,Ti)O3)的情况下，施加的外部电场将使中心原子沿电场方向移动，即使在去除电场之后，中心原子也会保持这种状态。“中心”原子的位置影响用于确定其代表的是“0”还是“1”的电压。以此方式，通过具有铁电材料的锥形轮廓，可以改变中心原子的位置，因此当向锥形铁电材料电容器施加不同的电压时，允许多种操作状态(例如，不同的极化状态)，如本文中更详细地解释的。
图4A和图4B是除其它特征之外的直接接触锥形铁电材料电容器的第二电极的上金属化特征以及相应的制造工艺的相应截面图。更具体地，如图4A和4B所示，上金属化特征被形成为与第二电极22b直接接触(并且远离或偏离第一电极22a)。在实施例中，上金属化特征包括上过孔26和上金属线28。如这些图所示，第二电极22b直接接触上过孔26。这样，具有两个非平行的电极(例如第一电极22a和第二电极22b)的锥形轮廓铁电材料电容器被形成为与下金属化特征(例如，下过孔12和下金属线14)和上金属化特征(例如，上过孔26和上金属线28)接触。
图5示出了实现多级存储的锥形铁电电容器100的基本操作原理。锥形铁电材料电容器100呈现出以下特性：
Figure BDA0002382268040000061
其中：Ex是铁电材料在垂直区域x中看到的电场；VBit Line是由位线施加在铁电材料上的电压，并且对于给定的编程状态是恒定的；dx是垂直区域x中铁电体的厚度。
因此，应当理解，电场Ex取决于电极22a、22b之间铁电材料的距离dx。例如，注意到上述特性，锥形铁电电容器100允许用于根据所施加的位线电压在电容器中产生连续范围的极化状态的可控制性。对于神经形态应用，这可用于创建带有多个“权值(weight)”(例如，多种状态)的电阻性突触(resistive synapse)，这将提高能量效率和神经网络的密度。更具体地说，在实施方式中，可以使用锥形铁电材料电容器来形成用于深度学习的S型神经元。
如本领域技术人员现在应当理解的，铁电材料针对给定的阈值电场(Eth)发生极化，该阈值电场取决于铁电材料的固有物理性质。如果在铁电材料上施加的电场(E)高于阈值电场(Eth)值，则铁电材料将沿着所施加的电场发生极化，在去除所施加的电场(E)之后，铁电材料中的固有电场将保持不变。另一方面，如果在铁电材料上施加的电场(E)低于阈值电场(Eth)值，则在去除所施加的电场(E)之后，铁电材料将不能保持其内部极化。因为铁电电容器是锥形的：(i)铁电材料的一部分可经受高于阈值电场(Eth)值的电场(E)(电容器的底部发生极化)，而(ii)铁电材料的另一部分经受低于阈值电场(Eth)值的电场(E)(电容器的顶部不会发生极化)。
图6示出了根据本发明的方面的实现多级存储的锥形铁电电容器的不同操作(极化)状态。更具体地，图6示出了多操作锥形铁电材料电容器100的五种不同状态(例如，状态0、1、2、3、4)；但是根据所施加的位线电压，本文可以预期其它状态。在该示例中，用于每种操作状态的不同的位线电压VBL包括：0<V1<V2<V3<V4。如在每种状态中所示，可以基于所施加的不同的位线电压来调整极化，其中在锥形铁电电容器100的阈值电场值(Eth)以下的部分以图形表示反向极化状态。通过调整垂直铁电材料电容器的高度和锥度，可以使用这种相同的模型来创建具有N种存储状态的FeRAM。
图7示出了根据本公开的方面的实现多级存储的锥形铁电电容器的不同操作(极化)状态的图表。图7的图表示出了本文描述的铁电电容器的五(5)个写操作(即，写操作0、1、2、3、4)的相应时序图、极化状态和状态序列；但是应当理解，本文可以预期更多或更少的状态。更具体地，时序图示出了被施加到位线上的位线电压，其中V0<V1<V2<V3<V4。极化状态示意性地或以图形方式示出了在施加每个位线电压期间铁电材料电容器的极化。例如，在制造后从随机极化的铁电电容器开始(在任何周期之前)，在V0处，铁电电容器在一个方向上均匀极化(仅在单个方向上驱动电容器)；而在V1处，铁电电容器的下部(较窄部分)被反向极化。因此，如图7中图示的，随着电压从V0增加到V4，反向极化量也将增加，从而有效地允许或存储多种存储状态。相应的图形依次示出了在施加每个位线电压期间铁电材料电容器的状态序列(例如，极化)；也就是，这些图形显示极化由于单元呈锥形而被驱动到单元的不同部分。
图8示出了用于图7中描述的写操作的电路的示例性示意图。在该示意图中，电路200包括字线WL、板线(plateline)PL，以及与字线WL和板线PL相交的位线BL。存取晶体管202连接到字线WL，其中CBL代表位线BL的总寄生电容。铁电材料电容器100与存取晶体管202和板线PL串联。在实施例中，当存取晶体管202导通时，铁电材料电容器100连接到位线(BL)，并且可以被写入到板线(PL)或被板线(PL)读取。
在实施例中，可以使用类似于标准FRAM的方法来执行多状态FRAM的读操作。例如，可以使用以下说明性步骤执行读操作：1)将位线(BL)预充电至0V；2)激活字线(WL)，在板极线(PL)和地之间建立电容分压器(capacitor divider)；3)根据所存储的数据，铁电材料电容器100可以由C0或C1近似，因此电压可以为V0或V1；4)板线(PL)被升高到VDD；5)此时，激活读出放大器以驱动位线(BL)(例如，如果位线(BL)为V1，则为全VDD；如果位线(BL)为V0，则为全0V)；6)字线(WL)保持被激活，直到位线(BL)上的读出电压将原始数据恢复回到存储单元中为止。但是应当理解，上述步骤是非限制性的，并且仅作为一个说明性示例而提供。
对于步骤3)，可以使用锥形铁电材料电容器100的总电容来读取多种状态。例如，根据所存储的数据，铁电材料电容器100可以由C0、C1、C2、C3或C4近似，因此电压可以是V0、V1、V2、V3或V4。而且，应该认识到，类似于标准FRAM，读取过程将是破坏性的，并且需要在每次读取之后重写单元。
上述方法用于集成电路芯片的制造。所得到的集成电路芯片可以由制造商以原始晶片形式(即，作为具有多个未封装芯片的单个晶片)作为裸芯片或以封装形式分发。在后一种情况下，芯片被安装在单芯片封装(例如塑料载体，其引线被固定到主板或其它更高级别的载体)中或多芯片封装(例如陶瓷载体中，其具有表面互连和/或掩埋互连)中。在任何情况下，芯片然后与其它芯片、分立电路元件和/或其它信号处理器件集成，作为(a)中间产品(例如主板)或(b)终端产品的一部分。最终产品可以是包括集成电路芯片的任何产品，其范围从玩具和其它低端应用到具有显示器、键盘或其它输入设备以及中央处理器的高级计算机产品。
本公开的各种实施例的描述已经出于说明的目的给出，但并非旨在是穷举的或限于所公开的实施例。在不脱离所描述的实施例的范围和精神的情况下，许多修改和变化对于本领域普通技术人员将是显而易见的。本文中所用术语被选择以最好地解释实施例的原理、实际应用或对市场中发现的技术的技术改进，或者使本领域的其它普通技术人员能理解本文披露的实施例。

Claims (20)

1.一种结构，包括：
第一金属化特征；
锥形铁电电容器，其包括第一电极、第二电极和位于所述第一电极与所述第二电极之间的铁电材料，所述第一电极接触所述第一金属化特征；以及
第二金属化特征，其接触所述第二电极。
2.根据权利要求1所述的结构，其中所述铁电材料具有锥形轮廓。
3.根据权利要求1所述的结构，其中所述第一电极和所述第二电极位于沟槽的侧壁上，并且所述铁电材料填充所述沟槽的剩余部分。
4.根据权利要求1所述的结构，其中所述铁电材料由掺杂的高k介电材料组成。
5.根据权利要求4所述的结构，其中所述掺杂的高k介电材料是铪基材料。
6.根据权利要求4所述的结构，其中所述第一金属化特征是下过孔，并且所述第二金属化特征是上过孔。
7.根据权利要求1所述的结构，其中所述锥形铁电电容器具有不同极化状态。
8.根据权利要求7所述的结构，其中所述锥形铁电电容器包括多个状态。
9.根据权利要求1所述的结构，其中所述锥形铁电电容器相对于所述第一金属化特征和所述第二金属化特征偏移。
10.根据权利要求1所述的结构，其中所述锥形铁电电容器是垂直电容器。
11.根据权利要求10所述的结构，其中电场沿着所述垂直电容器的高度变化。
12.一种多级FRAM单元，包括：
上金属线和上过孔；
下金属线和下过孔；以及
锥形垂直铁电电容器，其具有连接到所述上过孔的第一金属电极和连接到所述下过孔的第二金属电极。
13.根据权利要求12所述的多级FRAM单元，其中所述锥形垂直铁电电容器由具有锥形轮廓的铁电材料构成。
14.根据权利要求13所述的多级FRAM单元，其中所述第一电极和所述第二电极位于沟槽的侧壁上，并且所述铁电材料填充所述沟槽的剩余部分。
15.根据权利要求14所述的多级FRAM单元，其中所述铁电材料由掺杂的高k介电材料组成。
16.根据权利要求14所述的多级FRAM单元，其中所述下过孔和所述上过孔彼此偏移，并且所述下过孔和所述上过孔中的每个过孔仅接触单个电极。
17.根据权利要求12所述的多级FRAM单元，其中所述锥形垂直铁电电容器具有多于两个的存储状态。
18.根据权利要求12所述的多级FRAM单元，其中所述锥形垂直铁电电容器相对于所述第一过孔和所述第二过孔偏移。
19.根据权利要求12所述的多级FRAM单元，其中电场沿着所述锥形垂直铁电电容器的高度变化。
20.一种方法，包括：
在介电材料中形成下金属线和下过孔；
在所述下过孔上方的所述介电材料中形成沟槽；
在所述沟槽的侧壁上形成金属间隔物，在每个沟槽中，所述金属间隔物中的第一金属间隔物连接到所述下过孔；
在所述沟槽的侧壁上的所述金属间隔物之间形成铁电材料；以及
形成上层级过孔和金属线，其中所述上层级过孔连接到所述金属间隔物中的第二金属间隔物。
CN202010086592.9A 2019-03-11 2020-02-11 多级铁电存储单元 Active CN111681692B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/298413 2019-03-11
US16/298,413 US11621269B2 (en) 2019-03-11 2019-03-11 Multi-level ferroelectric memory cell

Publications (2)

Publication Number Publication Date
CN111681692A true CN111681692A (zh) 2020-09-18
CN111681692B CN111681692B (zh) 2023-08-29

Family

ID=72241153

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010086592.9A Active CN111681692B (zh) 2019-03-11 2020-02-11 多级铁电存储单元

Country Status (4)

Country Link
US (1) US11621269B2 (zh)
CN (1) CN111681692B (zh)
DE (1) DE102020201684B4 (zh)
TW (1) TWI772744B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022051465A (ja) * 2020-09-18 2022-03-31 キオクシア株式会社 半導体記憶装置
US11682618B2 (en) * 2021-03-25 2023-06-20 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid metal line structure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1239828A (zh) * 1998-06-20 1999-12-29 三星电子株式会社 制造铁电存储器件的方法
US20060038217A1 (en) * 2004-08-20 2006-02-23 Matsushita Electric Industrial Co., Ltd. Dielectric memory device and method for fabricating the same
CN101136618A (zh) * 2001-04-11 2008-03-05 京瓷无线公司 可调谐铁电滤波器
US20100163943A1 (en) * 2008-09-24 2010-07-01 Kabushiki Kaisha Toshiba Semiconductor memory device
CN106575702A (zh) * 2014-08-19 2017-04-19 沙特基础工业全球技术公司 具有多级操作的非易失性铁电存储器单元

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4041271C2 (de) * 1989-12-25 1998-10-08 Toshiba Kawasaki Kk Halbleitervorrichtung mit einem ferroelektrischen Kondensator
US6281535B1 (en) * 1999-01-22 2001-08-28 Agilent Technologies, Inc. Three-dimensional ferroelectric capacitor structure for nonvolatile random access memory cell
US6368517B1 (en) * 1999-02-17 2002-04-09 Applied Materials, Inc. Method for preventing corrosion of a dielectric material
US6576479B2 (en) * 2001-04-23 2003-06-10 Macronix International Co., Ltd. Method for forming vertical ferroelectric capacitor comprising forming ferroelectric material in gap between electrodes
JP2003078037A (ja) * 2001-09-04 2003-03-14 Nec Corp 半導体メモリ装置
KR100500940B1 (ko) * 2002-06-21 2005-07-14 주식회사 하이닉스반도체 반도체 장치의 캐패시터 제조방법
US6624040B1 (en) * 2002-09-20 2003-09-23 Chartered Semiconductor Manufacturing Ltd. Self-integrated vertical MIM capacitor in the dual damascene process
US7041551B2 (en) * 2003-09-30 2006-05-09 Infineon Technologies Ag Device and a method for forming a capacitor device
CN101084580A (zh) * 2003-12-22 2007-12-05 皇家飞利浦电子股份有限公司 非易失性铁电存储器设备的制备方法和由此获得的存储器设备
KR100601953B1 (ko) * 2004-05-03 2006-07-14 삼성전자주식회사 메모리 소자의 캐패시터 및 그 제조 방법
JP4904671B2 (ja) * 2004-06-24 2012-03-28 日本電気株式会社 半導体装置、その製造方法及び電子機器
JP2008085178A (ja) * 2006-09-28 2008-04-10 Toshiba Corp 半導体装置及びその製造方法
JP2009290027A (ja) * 2008-05-29 2009-12-10 Rohm Co Ltd 半導体装置およびその製造方法、および光変調装置およびその製造方法
US9047568B1 (en) 2012-09-20 2015-06-02 Brain Corporation Apparatus and methods for encoding of sensory data using artificial spiking neurons
US9195934B1 (en) 2013-01-31 2015-11-24 Brain Corporation Spiking neuron classifier apparatus and methods using conditionally independent subsets
US9120210B2 (en) 2013-07-26 2015-09-01 Tsan-Chang Lee Open wrench
US9542644B2 (en) 2013-08-13 2017-01-10 Qualcomm Incorporated Methods and apparatus for modulating the training of a neural device
US20150317557A1 (en) 2014-05-01 2015-11-05 Qualcomm Incorporated Temporal spike encoding for temporal learning
US9159829B1 (en) * 2014-10-07 2015-10-13 Micron Technology, Inc. Recessed transistors containing ferroelectric material
US10103162B2 (en) 2015-07-30 2018-10-16 Snu R&Db Foundation Vertical neuromorphic devices stacked structure and array of the structure
KR20170025715A (ko) 2015-08-31 2017-03-08 에스케이하이닉스 주식회사 시냅스 및 이를 포함하는 뉴로모픽 장치
US9773204B2 (en) 2015-12-30 2017-09-26 SK Hynix Inc. Neuromorphic device including synapses having carrier traps distributed at multiple energy levels
KR102616129B1 (ko) 2016-02-26 2023-12-21 에스케이하이닉스 주식회사 멀티 레벨 강유전체 메모리 장치 및 그 제조방법
US9899073B2 (en) * 2016-06-27 2018-02-20 Micron Technology, Inc. Multi-level storage in ferroelectric memory
US9601546B1 (en) 2016-09-12 2017-03-21 International Business Machines Corporation Scaled cross bar array with undercut electrode
WO2018194544A1 (en) 2017-04-17 2018-10-25 Intel Corporation Multi-bit ferroelectric memory
US10950549B2 (en) * 2018-11-16 2021-03-16 International Business Machines Corporation ILD gap fill for memory device stack array

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1239828A (zh) * 1998-06-20 1999-12-29 三星电子株式会社 制造铁电存储器件的方法
CN101136618A (zh) * 2001-04-11 2008-03-05 京瓷无线公司 可调谐铁电滤波器
US20060038217A1 (en) * 2004-08-20 2006-02-23 Matsushita Electric Industrial Co., Ltd. Dielectric memory device and method for fabricating the same
US20100163943A1 (en) * 2008-09-24 2010-07-01 Kabushiki Kaisha Toshiba Semiconductor memory device
CN106575702A (zh) * 2014-08-19 2017-04-19 沙特基础工业全球技术公司 具有多级操作的非易失性铁电存储器单元

Also Published As

Publication number Publication date
CN111681692B (zh) 2023-08-29
TW202034506A (zh) 2020-09-16
DE102020201684B4 (de) 2022-06-09
US11621269B2 (en) 2023-04-04
US20200295017A1 (en) 2020-09-17
DE102020201684A1 (de) 2020-09-17
TWI772744B (zh) 2022-08-01

Similar Documents

Publication Publication Date Title
CN110024034B (zh) 使用漏斗装置的单元干扰预防
US10600468B2 (en) Methods for operating ferroelectric memory cells each having multiple capacitors
TWI654742B (zh) 記憶胞及形成電容器之方法
US7297997B2 (en) Semiconductor memory device with dual storage node and fabricating and operating methods thereof
EP3063766B1 (en) Multi-bit ferroelectric memory device and methods of forming the same
TWI686931B (zh) 三維記憶體陣列及其形成方法
CN111681692B (zh) 多级铁电存储单元
CN114566197A (zh) 混合存储器器件及其形成方法
CN113948494A (zh) 存储器单元布置及其方法
TW202201723A (zh) 記憶體裝置
CN114864582A (zh) 存储单元及其数据读写方法、制备方法及存储器
KR20010054735A (ko) 반도체 장치 및 그 제조 방법
TWI710114B (zh) 製作半導體元件的方法與半導體元件
CN217544619U (zh) 存储单元及存储器
US20200006426A1 (en) Reduction of metal resistance in vertical reram cells
US9478461B2 (en) Conductive line structure with openings
CN114930530A (zh) 一种三维铁电存储器、制作方法及电子设备
WO2024103281A1 (en) Three-dimensional ferroelectric field effect transistor random access memory devices and fabricating methods thereof
US6734057B2 (en) Method of patterning capacitors and capacitors made thereby
US20240170059A1 (en) Method of operating memory cell
US20230397432A1 (en) Method device and electronic device including the same
US6207525B1 (en) Method to fabricate electrodes for high-K dielectrics
JP2024056635A (ja) 非二元論理用の強誘電体ナノ粒子キャパシタ
CN115224110A (zh) 半导体结构及制造方法、存储器及制造方法、存储系统
CN116420436A (zh) 具有垂直沟道的垂直三维存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant