DE102020201684A1 - Ferroelektrische mehrfachniveau-speicherzelle - Google Patents

Ferroelektrische mehrfachniveau-speicherzelle Download PDF

Info

Publication number
DE102020201684A1
DE102020201684A1 DE102020201684.4A DE102020201684A DE102020201684A1 DE 102020201684 A1 DE102020201684 A1 DE 102020201684A1 DE 102020201684 A DE102020201684 A DE 102020201684A DE 102020201684 A1 DE102020201684 A1 DE 102020201684A1
Authority
DE
Germany
Prior art keywords
electrode
ferroelectric
tapered
metal
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102020201684.4A
Other languages
English (en)
Other versions
DE102020201684B4 (de
Inventor
Julien Frougier
Ruilong Xie
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of DE102020201684A1 publication Critical patent/DE102020201684A1/de
Application granted granted Critical
Publication of DE102020201684B4 publication Critical patent/DE102020201684B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/10—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the top-view layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

Die vorliegende Erfindung bezieht sich auf Halbleiterstrukturen und insbesondere auf eine ferroelektrische Mehrfachniveau-Speicherzelle und Herstellungsverfahren. Die Struktur umfasst: ein erstes Metallisierungsmerkmal; einen verjüngten ferroelektrischen Kondensator, der eine erste Elektrode, eine zweite Elektrode und ein ferroelektrisches Material zwischen der ersten Elektrode und der zweiten Elektrode umfasst, wobei die erste Elektrode das erste Metallisierungsmerkmal berührt; und ein zweites Metallisierungsmerkmal, das die zweite Elektrode kontaktiert.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf Halbleiterstrukturen und insbesondere auf eine ferroelektrische Mehrfachniveau-Speicherzelle und Herstellungsverfahren.
  • HINTERGRUND
  • Ein ferroelektrisches RAM stellt eine wettbewerbsfähige Speichertechnologie mit einem großen Anwendungsbereich dar und ein ferroelektrisches RAM (FeRAM, F-RAM oder FRAM) ist ein Direktzugriffsspeicher ähnlich dem DRAM. Im FRAM wird anstelle einer dielektrischen Schicht eine ferroelektrische Schicht verwendet, um eine Nichtflüchtigkeit zu erreichen. FeRAM ist eine Technologie aus einer wachsenden Anzahl von alternativen nichtflüchtigen Direktzugriffsspeichertechnologien, die die gleiche Funktionalität wie Flash-Speicher bieten. Die FRAM-Technologie basiert auf einer Zellarchitektur mit zwei Zuständen und ist damit an die Grenzen konventioneller binärer Speichersysteme gebunden. Das heißt, FRAM ist auf einen einzigen Speicherzustand pro Gerät beschränkt.
  • ZUSAMMENFASSUNG
  • In einem Aspekt der Erfindung umfasst eine Struktur: ein erstes Metallisierungsmerkmal; einen verjüngten ferroelektrischen Kondensator, der eine erste Elektrode, eine zweite Elektrode und ein ferroelektrisches Material zwischen der ersten Elektrode und der zweiten Elektrode umfasst, wobei die erste Elektrode das erste Metallisierungsmerkmal kontaktiert; und ein zweites Metallisierungsmerkmal, das die zweite Elektrode kontaktiert.
  • In einem Aspekt der Erfindung umfasst eine mehrstufige FRAM-Zelle: eine obere Metallleitung und eine obere Via; eine untere Metallleitung und eine untere Via; und einen verjüngten vertikalen ferroelektrischen Kondensator mit einer ersten Metallelektrode, die mit der oberen Via verbunden ist, und einer zweiten Metallelektrode, die mit der unteren Via verbunden ist.
  • In einem Aspekt der Erfindung umfasst ein Verfahren: ein Bilden einer unteren Metallleitung und einer unteren Via in einem dielektrischen Material; ein Bilden von Gräben im dielektrischen Material oberhalb der unteren Via; ein Bilden von geneigten Metallabstandshaltern an den Seitenwänden der Gräben und in jedem Graben, wobei ein erster der Metallabstandshalter mit der unteren Via verbunden ist; ein Bilden von einem ferroelektrischen Material zwischen den Metallabstandshaltern an den Seitenwänden der Gräben; und ein Bilden einer oberen Via und von Metallleitungen, wobei die obere Via mit einem zweiten der Metallabstandshalter verbunden ist.
  • Figurenliste
  • Die vorliegende Erfindung wird in der nachfolgenden ausführlichen Beschreibung beschrieben, wobei auf die erwähnte Mehrzahl von Zeichnungen als nicht beschränkende Beispiele für exemplarische Ausführungsformen der vorliegenden Erfindung verwiesen wird.
    • 1A ist eine Draufsicht auf eine Speicheranordnung, die aus mehrstufigen FRAM-Zellen und entsprechenden Herstellungsprozessen gemäß den Aspekten der vorliegenden Erfindung gebildet wird.
    • 1B ist eine Querschnittsansicht der unteren Via und Metallleitung der Speicherzelle entlang der Linie A-A von 1A.
    • 1C ist eine Querschnittsansicht der unteren Via und Metallleitung der Speicherzelle entlang der Linie B-B von 1A.
    • 2A und 2B sind entsprechende Querschnittsansichten entlang der Linie A-A und Linie B-B von Elektrodenmaterial, das unter anderem an den Seitenwänden von Gräben gebildet ist, und von entsprechenden Herstellungsverfahren gemäß dem Aspekt der vorliegenden Erfindung.
    • Die 3A und 3B sind entsprechende Querschnittsansichten entlang der Linie A-A und Linie B-B eines ferroelektrischen Materials innerhalb der Gräben, unter anderem Merkmale, und von entsprechenden Herstellungsverfahren gemäß dem Aspekt der vorliegenden Erfindung.
    • 4A und 4B sind entsprechende Querschnittsansichten entlang der Linie A-A und Linie B-B eines oberen Metallisierungsmerkmals, das unter anderem eine zweite Elektrode eines verjüngten ferroelektrischen Materialkondensators direkt kontaktiert, und von entsprechenden Herstellungsverfahren gemäß dem Aspekt der vorliegenden Erfindung.
    • 5 zeigt das grundlegende Funktionsprinzip des verjüngten ferroelektrischen Kondensators, der eine Mehrfachniveau-Speicherung gemäß dem Aspekt der vorliegenden Erfindung ermöglicht.
    • 6 zeigt die Betriebszustände des verjüngten ferroelektrischen Kondensators, der eine Mehrfachniveau-Speicherung gemäß dem Aspekt der vorliegenden Erfindung ermöglicht.
    • 7 zeigt eine Grafik der verschiedenen Betriebszustände (Polarisation) des verjüngten ferroelektrischen Kondensators, der eine Mehrfachniveau-Speicherung gemäß dem Aspekt der vorliegenden Erfindung ermöglicht.
    • 8 zeigt eine exemplarische Schaltung, die für die Schreibvorgänge von 7 verwendet wird.
  • DETAILLIERTE BESCHREIBUNG
  • Die vorliegende Erfindung bezieht sich auf Halbleiterstrukturen und insbesondere auf eine ferroelektrische Mehrfachniveau-Speicherzelle und Herstellungsverfahren. Genauer gesagt, ist die vorliegende Erfindung auf eine analoge ferroelektrische Speicherzelle gerichtet, die einen verjüngten vertikalen ferroelektrischen Kondensator verwendet, der in der Lage ist, verschiedene Gesamtpolarisationszustände innerhalb eines elektrischen Feldes in Abhängigkeit von einer angelegten Bitleitungsspannung zu erreichen. Vorteilhaft ist, dass die vorliegende Erfindung eine ferroelektrische Mehrfachniveau-Speicherzelle (FRAM) mit der Fähigkeit bietet, mehrere Speicherzustände mit erhöhter Flexibilität, neuen Fähigkeiten und breiteren Anwendungen z.B. neuromorph zu speichern. Der FRAM zeichnet sich zudem durch eine kurze Programmierzeit, einen geringeren Stromverbrauch und eine schnelle Schreibleistung aus.
  • In Ausführungsformen umfasst die Speicherzelle eine obere Metallleitung und Via und eine untere Metallleitung und Via. Ein verjüngter vertikaler ferroelektrischer Kondensator ist mit einer Metallelektrode, die mit der oberen Via und Metallleitung verbunden ist, und der anderen Metallelektrode bereitgestellt, die mit der unteren Via und Metallleitung verbunden ist. Die Verwendung des verjüngten vertikalen ferroelektrischen Kondensators ermöglicht eine Aussteuerbarkeit, um einen kontinuierlichen Bereich von Polarisationszuständen im Kondensator in Abhängigkeit von der angelegten Bitleitungsspannung zu erzeugen. In Ausführungsformen kann die Speicherzelle eine sigmoide neuronale Speicherzelle sein.
  • Das Verfahren zum Bilden der Speicherzelle umfasst: ein Bilden der unteren Metallleitung und Via; ein Bilden von Gräben; ein Bilden von einem inneren Metallabstandshalter innerhalb der Gräben, und in jedem Graben ist ein Metallabstandshalter mit der unteren Via verbunden und der andere Abstandshalter ist nicht mit der unteren Via verbunden; ein Bilden von einem ferroelektrischen Material zwischen den Metallabstandshaltern; und ein Bilden von einer oberen Via und Metallleitungen in Kontakt mit dem anderen Metallabstandshalter. Das ferroelektrische Material und die Metallabstandshalter bilden einen verjüngten ferroelektrischen Kondensator.
  • Die ferroelektrische Mehrfachniveau-Speicherzelle der vorliegenden Erfindung kann auf verschiedene Weisen mit einer Reihe von verschiedenen Werkzeugen hergestellt werden. Im Allgemeinen werden die Methoden und Werkzeuge jedoch verwendet, um Strukturen mit Abmessungen im Mikrometer- und Nanometerbereich zu bilden. Die Methoden, d.h. Technologien, die zur Herstellung der ferroelektrischen Mehrfachniveau-Speicherzelle der vorliegenden Erfindung verwendet werden, wurden aus der Technologie der integrierten Schaltung (IC) übernommen. So bauen die Strukturen beispielsweise auf Wafern auf und werden in Materialschichten realisiert, die durch photolithographische Prozesse auf der Oberseite eines Wafers strukturiert werden. Insbesondere die Herstellung der ferroelektrischen Mehrfachniveau-Speicherzelle besteht aus drei Grundbausteinen: (i) Abscheiden von dünnen Materialschichten auf einem Substrat, (ii) Aufbringen einer strukturierten Maske auf die Schichten durch photolithographische Bildgebung und (iii) selektives Ätzen der Schichten auf die Maske.
  • 1A ist eine Draufsicht auf eine Speicheranordnung, die aus einer Mehrfachniveau-FRAM-Zelle und entsprechenden Herstellungsprozessen gemäß den Aspekten der vorliegenden Erfindung gebildet ist. 1B ist eine Querschnittsansicht der unteren Via und der Metallleitung der Speicherzelle entlang der Linie A-A von 1A; während 1C eine Querschnittsansicht der unteren Via und der Metallleitung der Speicherzelle entlang der Linie B-B von 1A ist. Unter Bezugnahme auf 1A-1C wird die Speicheranordnung 10 durch eine periodische Anordnung von mehreren Speicherzellen 10' in X- und Y-Richtung gebildet (wie in 1A dargestellt). Die Speicheranordnung 10 umfasst mehrere untere Metallleitungen 12 (Y-Leitungen) und untere Vias 14, die in einem Isolatormaterial (dielektrisches Zwischenschichtmaterial) 16 gebildet sind. In Ausführungsformen kann das Isolatormaterial 16 ein Material auf der Basis eines Oxids sein, z.B. SiO2. Die Metallleitung 12 und die unteren Vias 14 können aus jedem geeigneten leitfähigen Material gebildet sein, z.B. einem Metallmaterial oder einer Metalllegierung, die dem Fachmann bekannt sind. Die Speicheranordnung 10 umfasst auch mehrere obere Metallleitungen (X-Linien) und obere Vias (wie in 1A dargestellt).
  • Die Metallleitung 12 und die unteren Vias 14 können mit herkömmlichen Lithographie-, Ätz- und Abscheidungsverfahren hergestellt werden. Um beispielsweise die unteren Vias 14 zu bilden, wird ein über dem Isolatormaterial 16 gebildeter Lack Energie (Licht) ausgesetzt, um eine Struktur (Öffnung) zu bilden. Ein Ätzprozess mit einer selektiven Chemie, z.B. ein reaktives lonenätzen (RIE), wird verwendet, um einen oder mehrere Gräben im Isolatormaterial 16 durch die Öffnungen des Lacks zu bilden. Der Lack kann dann durch ein herkömmliches Sauerstoffveraschungsverfahren oder andere bekannte Entfernungsmittel entfernt werden. Nach der Lackentfernung kann das leitfähige Material (geeignetes Metallmaterial oder Metalllegierung) mit allen gängigen Abscheideverfahren, z.B. chemische Gasphasenabscheidung (CVD), abgeschieden werden. Jegliches Restmaterial auf der Oberfläche des Isolatormaterials 16 kann durch konventionelle chemisch-mechanische Polierverfahren (CMP) entfernt werden. Die Metallleitung 14 kann in ähnlicher Weise (additives Verfahren) oder durch einen subtraktiven Prozess gebildet werden.
  • Nach der Bildung der unteren Vias 14 wird ein zusätzliches Isolatatormaterial 18 über den unteren Vias 14 abgeschieden. Eine Vielzahl von Gräben 20 wird in dem Isolatormaterial 18 gebildet, die leicht versetzt zu jeder der unteren Vias 14 angeordnet sind. In Ausführungsformen würde der Abstand des Versatzes „x“ ungefähr gleich einer Dicke des Elektrodenmaterials sein, das anschließend auf der Seitenwand der Gräben 20 abgeschieden wird (z.B. sich verjüngende Gräben). Die Gräben 20 werden durch konventionelle Lithographie- und Ätzverfahren gebildet, die dem Fachmann bekannt sind, so dass hier keine weitere Erklärung erforderlich ist.
  • Die 2A und 2B sind jeweilige Querschnittsansichten des Elektrodenmaterials, das an den Seitenwänden von Gräben gebildet wird, und der jeweiligen Herstellungsverfahren gemäß dem Aspekt der vorliegenden Erfindung. In den 2A und 2B wird Elektrodenmaterial auf den Seitenwänden der Gräben 20 gebildet, um eine erste Elektrode 22a und eine zweite Elektrode 22b (eines Kondensators) an den Seitenwänden der Gräben 20 zu bilden. Aufgrund der sich verjüngenden Beschaffenheit der Gräben 20 können die erste Elektrode 22a und die zweite Elektrode 22b Elektroden sein, die nicht parallel sind. Gemäß der Darstellung in diesen Figuren kontaktiert die erste Elektrode 22a direkt die unteren Vias 14, während die zweite Elektrode 22b zu den unteren Vias 14 entfernt (versetzt) ist. In Ausführungsformen kann das Elektrodenmaterial TiN, Kupfer, Aluminium, Wolfram oder ein anderes geeignetes leitfähiges Material sein, das den Betriebsanforderungen des ferroelektrischen Materials entspricht.
  • In Ausführungsformen wird das Elektrodenmaterial, das die erste Elektrode 22a und die zweite Elektrode 22b bildet, durch eine konforme Abscheidung von Metallmaterial ohne Abschnürung im Graben 20 abgeschieden. Ein anisotroper Metall-RIE wird verwendet, um das Metallmaterial an der ersten Elektrode 22a und der zweiten Elektrode 22b (Liner) in den Via-Seitenwänden zu verjüngen. Auf diese Weise ist, wie in den Abbildungen dargestellt, die Dicke des Metallmaterials an der Oberseite dünner als die des Bodens der Via 20. Dementsprechend gibt es zwei Komponenten, die zur Verjüngung der Kondensatorseitenwandkontakte beitragen: (i) das natürliche Verjüngen der Gräben 20 während des RIE; und (ii) das Verjüngen des Seitenwand-Metallmaterials (z.B. Elektroden von Kontakten) selbst, das durch die Kombination aus konformer Metallabscheidung und anisotropem RIE erzeugt wird.
  • In Ausführungsformen kann das Elektrodenmaterial an den Seitenwänden der Gräben 20 durch einen konformen Abscheidungsprozess, wie z.B. CVD, gebildet werden, gefolgt von einem anisotropen Ätzprozess, um das Elektrodenmaterial von horizontalen Oberflächen des Isoliermaterials 16, 18 zu entfernen. Der anisotrope Ätzprozess verjüngt die erste Elektrode 22a und die zweite Elektrode 22b, wobei sich ein schmaler Abschnitt an einem oberen Abschnitt der Gräben 20 befindet und ein breiterer Abschnitt an dem unteren Abschnitt der Gräben 20 befindet. In Ausführungsformen kann die Verjüngung eine abgerundete oder gekrümmte vertikale Seitenfläche bilden. So kann beispielsweise die Verjüngung der Elektroden 22a, 22b während des anisotropen RIE-Prozesses eingestellt werden, um die Kondensatorparameter abzustimmen und so Flexibilität für FRAM-Mehrfachniveau-Designanforderungen zu bieten.
  • Die 3A und 3B stellen entsprechende Querschnittsansichten eines ferroelektrischen Materials innerhalb der Gräben und entsprechende Herstellungsprozesse gemäß dem Aspekt der vorliegenden Erfindung dar. In den 3A und 3B wird genauer gesagt ein ferroelektrisches Material 24 in den verbleibenden Abschnitt der Gräben 20 zwischen der ersten Elektrode 22a und der zweiten Elektrode 22b eingebracht. In Ausführungsformen umfassen Beispiele für das ferroelektrische Material ohne Beschränkung: dotiertes Hafniumoxid oder andere dotierte dielektrische High-K-Materialien, z.B. ZrO2:HfO2, Y:HfO2, Si:HfO2, Al:HfO2, La:HfO2, etc., sowie komplexe Oxide mit kristallinen Perowskitstrukturen, z.B. Pb(Zr,Ti)O3, Bi-FeO3, BaTiO3, etc.
  • Wie weiter in den 3A und 3B dargestellt, weist das ferroelektrische Material 24 ein verjüngtes Profil oder eine verjüngte Form mit einem schmaleren Abschnitt an einem unteren Abschnitt der Gräben 20 und einem breiteren Abschnitt an einem oberen Abschnitt der Gräben 20 auf. Wie zu verstehen ist, wirkt das ferroelektrische Material 24 als Isolatormaterial zwischen den beiden Elektroden 22a, 22b und bildet einen Kondensator, wobei eine der Elektroden 22a die unteren Vias 14 und eine weitere der Elektroden 22b die oberen Verdrahtungsmerkmale kontaktiert (wie in den 4A und 4B dargestellt). Das ferroelektrische Material 24 kann mit einem konventionellen Abscheidungsprozess mit CVD, Atomlagenabscheidung (ALD) oder Plasma-Gasphasenabscheidung (PVD) abgeschieden werden, um nur einige zu nennen. Nach dem Abscheidungsprozess durchläuft das ferroelektrische Material 24 einen Planarisierungsprozess, z.B. ein chemisch-mechanisches Polieren (CMP). Der Planarisierungsprozess kann auch einen Teil des oberen Teils der Elektroden 22a, 22b entfernen.
  • Wie der Fachmann verstehen wird, bietet das ferroelektrische Material Vorteile gegenüber anderen Isolatormaterialien. So existiert beispielsweise beim Anlegen eines elektrischen Feldes eine spontane elektrische Polarisation, die der Kristallstruktur des ferroelektrischen Materials innewohnt und auch nach dem Entfernen des elektrischen Feldes nicht verschwindet. Darüber hinaus bewegt ein angelegtes externes elektrisches Feld bei komplexen Oxiden mit Perowskit-Kristallstrukturen wie beispielsweise Pb(Zr,Ti)O3 das zentrale Atom in Richtung des elektrischen Feldes, das auch nach der Entfernung des Feldes in diesem Zustand bleibt. Die Position des „zentralen“ Atoms beeinflusst die Spannung, mit der bestimmt wird, ob es „0“ oder „1“ darstellt. Auf diese Weise ist es durch ein verjüngtes Profil des ferroelektrischen Materials möglich, die Position des zentralen Atoms zu verändern und somit multioperationelle Zustände (z.B. unterschiedliche Polarisationszustände) zuzulassen, da unterschiedliche Spannungen an den Kondensator des sich verjüngenden ferroelektrischen Materials angelegt werden, wie hier näher erläutert wird.
  • Die 4A und 4B sind entsprechende Querschnittsansichten eines oberen Metallisierungsmerkmals, das unter anderem die zweite Elektrode des Kondensators aus verjüngtem ferroelektrischen Material direkt kontaktiert, und entsprechender Herstellungsverfahren. Genauer gesagt, wie in den 4A und 4B dargestellt, wird ein oberes Metallisierungsmerkmal in direktem Kontakt mit der zweiten Elektrode 22b (und entfernt oder weg von der ersten Elektrode 22a) gebildet. In Ausführungsformen umfasst das obere Metallisierungsmerkmal eine obere Via 26 und eine obere Metallleitung 28. Gemäß der Darstellung in diesen Figuren kontaktiert die zweite Elektrode 22b direkt die obere Via 26. Auf diese Weise wird ein ferroelektrischer Kondensator mit sich verjüngendem Profil und zwei nicht-parallelen Elektroden, z.B. der ersten Elektrode 22a und zweiten Elektrode 22b, in Kontakt mit einem unteren Metallisierungsmerkmal (z.B. untere Via 12 und untere Metallleitung 14) und dem oberen Metallisierungsmerkmal (z.B. obere Via 26 und obere Metallleitung 28) gebildet.
  • 5 zeigt das grundlegende Funktionsprinzip des verjüngten ferroelektrischen Kondensators 100, der eine Mehrfachniveau-Speicherung ermöglicht. Der verjüngte ferroelektrische Kondensator 100 weist die folgenden Eigenschaften auf: E → x = V B i l t   L i n e d x
    Figure DE102020201684A1_0001
    wobei: Ex ist das elektrische Feld, das vom ferroelektrischen Material im vertikalen Bereich x gesehen wird; VBit Line ist die Spannung, die von der Bitleitung an das ferroelektrische Material angelegt wird und eine Konstante für einen gegebenen Programmierzustand darstellt; und dx ist die Dicke des ferroelektrischen Materials im vertikalen Bereich x.
  • Es ist zu verstehen, dass das elektrische Feld Ex abhängig vom Abstand dx des ferroelektrischen Materials zwischen den Elektroden 22a, 22b. Unter Berücksichtigung der oben genannten Eigenschaften ermöglicht beispielsweise der verjüngte ferroelektrische Kondensator 100 die Steuerbarkeit, um einen kontinuierlichen Bereich von Polarisationszuständen im Kondensator in Abhängigkeit von der angelegten Bitleitungsspannung zu erzeugen. Für neuromorphe Anwendungen kann dies genutzt werden, um ohmsche Synapsen mit mehreren „Gewichten“ (z.B. Mehrfachzuständen) zu erzeugen, was die Energieeffizienz und Dichte von neuronalen Netzen erhöht. Der sich verjüngende Kondensator kann genauer aus einem ferroelektrischen Material in der Implementierung verwendet werden, um sigmoide Neuronen zu bilden, die für tiefes Lernen nützlich sind.
  • Wie der Fachmann verstehen wird, wird das ferroelektrische Material für ein bestimmtes elektrisches Schwellenfeld (Eth) polarisiert, das von den intrinsischen physikalischen Eigenschaften des ferroelektrischen Materials abhängt. Wenn das elektrische Feld (E), das über das ferroelektrische Material angelegt wird, über dem elektrischen Schwellenfeld (Eth) liegt, wird das ferroelektrische Material entlang des angelegten Feldes polarisiert und das intrinsische elektrische Feld im ferroelektrischen Material bleibt erhalten, sobald das angelegte elektrische Feld (E) entfernt wird. Liegt dagegen das über das ferroelektrische Material angelegte elektrische Feld (E) unter dem elektrischen Schwellenfeld (Eth), behält das ferroelektrische Material seine innere Polarisation nicht bei, sobald das angelegte elektrische Feld (E) entfernt wird. Da der ferroelektrische Kondensator verjüngt ist: (i) kann ein Teil des ferroelektrischen Materials ein angelegtes elektrisches Feld (E) oberhalb des elektrischen Schwellenfeldes (Eth) erfahren (unterer Teil des Kondensators, der polarisiert wird), während (ii) der andere Teil des ferroelektrischen Materials ein angelegtes elektrisches Feld (E) unterhalb des elektrischen Schwellenfeldes (Eth) erfährt (oberer Teil des Kondensators, der nicht polarisiert wird).
  • 6 zeigt verschiedene Betriebszustände (Polarisation) des konischen ferroelektrischen Kondensators, der eine Mehrfachniveau-Speicherung gemäß dem Aspekt der vorliegenden Erfindung ermöglicht. 6 zeigt genauer gesagt fünf verschiedene Zustände (z.B. Zustände, 0, 1, 2, 3, 4) des multioperationellen Kondensators 100 aus sich verjüngtem ferroelektrischen Material; obwohl hierin andere Zustände in Abhängigkeit von den angelegten Bitleitungsspannungen vorgesehen sind. In diesem Beispiel sind die verschiedenen Bitleitungsspannungen VBL für jeden der Betriebszustände enthalten: 0 < V1 < V2 < V3 < V4. Wie in jedem der Zustände dargestellt, kann die Polarisation basierend auf verschiedenen angelegten Bitlinienspannungen eingestellt werden, wobei der Abschnitt unter dem elektrischen Schwellenfeld (Eth) des sich verjüngenden ferroelektrischen Kondensators 100 grafisch einen umgekehrten Polarisationszustand darstellt. Dieselbe Modellierung kann verwendet werden, um einen FeRAM mit einer Anzahl von N Speicherzuständen zu erzeugen, indem die Höhe und Verjüngung des vertikalen Kondensators aus ferroelektrischem Material angepasst wird.
  • 7 zeigt eine Grafik der verschiedenen Betriebszustände (Polarisation) des verjüngten ferroelektrischen Kondensators, der eine Mehrfachniveau-Speicherung gemäß dem Aspekt der vorliegenden Erfindung ermöglicht. Die Darstellung von 7 zeigt entsprechende Zeitdiagramme, Polarisationszustände und eine Zustandsfolge des hierin beschriebenen ferroelektrischen Kondensators über fünf (5) Schreiboperationen (d.h. Schreiboperationen 0, 1, 2, 3, 4); es sollte jedoch verstanden werden, dass hierin mehr oder weniger Zustände betrachtet werden. Die Zeitdiagramme zeigen genauer gesagt die Bitleitungsspannung, die an eine Bitleitung angelegt wird, wobei V0 < V1 < V2 < V3 < V4. Der Polarisationszustand zeigt schematisch oder grafisch die Polarisation des Kondensators aus ferroelektrischem Material beim Anlegen von jeder Bitleitungsspannung. So wird beispielsweise nach der Herstellung aus einem zufällig polarisierten ferroelektrischen Kondensator (vor allen Zyklen) bei V0 der ferroelektrische Kondensator in einer Richtung gleichmäßig polarisiert (der Kondensator wird nur in eine Richtung angetrieben), während er bei V1 am unteren (engeren) Teil des ferroelektrischen Kondensators umgekehrt polarisiert wird. Gemäß der Darstellung in 7 erhöht sich mit zunehmender Spannung von V0 auf V4 auch der Betrag der umgekehrten Polarisation, wodurch mehrere Speicherzustände effektiv ermöglicht oder gespeichert werden. Die jeweiligen Diagramme zeigen sequentiell die Zustandsfolge (z.B. Polarisation) für den Kondensator aus ferroelektrischem Material beim Anlegen einer jeden Bitleitungsspannung, d.h. die Diagramme zeigen, dass die Polarisation aufgrund ihrer sich verjüngenden Form zu einem anderen Teil der Zelle getrieben wird.
  • 8 zeigt einen exemplarischen Schaltplan einer Schaltung, die für die in 7 beschriebenen Schreibvorgänge verwendet wird. In diesem Schaltplan umfasst die Schaltung 200 eine Wortleitung WL, eine Platine PL und eine Bitleitung BL, die die Wortleitung WL und die Platine PL schneidet. Ein Zugriffstransistor 202 ist mit der Wortleitung WL verbunden, wobei CBL eine gesamte parasitäre Kapazität der Bitleitung BL darstellt. Der ferroelektrische Kondensator 100 ist mit dem Zugriffstransistor 202 und der Platine PL in Reihe geschaltet. In Ausführungsformen, wenn der Zugriffstransistor 202 EIN ist, ist der ferroelektrische Kondensator 100 mit der Bitleitung (BL) verbunden und es kann auf die Platine (PL) geschrieben oder von ihr gelesen werden.
  • In Ausführungsformen könnte der Lesevorgang des Mehrfachniveau-FRAM mit einem Verfahren ähnlich dem Standard-FRAM durchgeführt werden. So können beispielsweise die folgenden anschaulichen Schritte für den Lesevorgang verwendet werden: 1) ein Vorladen der Bitleitung (BL) auf 0 V; 2) ein Aktivieren der Wortleitung (WL) stellt einen Kondensatorteiler zwischen der Platine (PL) und Masse her; 3) abhängig von den gespeicherten Daten kann der Kondensator aus ferroelektrischem Material 100 durch C0 oder C1 angenähert werden und somit könnte die Spannung V0 oder V1 sein; 4) die Platine (PL) wird auf VDD angehoben; 5) an dieser Stelle wird der Leseverstärker aktiviert, um die Bitleitung (BL) (z.B. wenn die Bitleitung (BL) V1 ist, dann volles VDD; wenn die Bitleitung (BL) V0 ist, dann volle 0 V); und 6) die Wortleitung (WL) bleibt aktiviert, bis die gemessene Spannung auf der Bitleitung (BL) die Originaldaten wieder in die Speicherzelle zurückstellt. Es ist jedoch zu verstehen, dass die oben beschriebenen Schritte nicht einschränkend sind und nur als ein anschauliches Beispiel dienen.
  • Für Schritt 3) können mehrere Zustände unter Verwendung der Gesamtkapazität des Kondensators 100 mit verjüngtem ferroelektrischen Material gelesen werden. Je nach den gespeicherten Daten kann beispielsweise der ferroelektrische Kondensator 100 durch C0, C1, C2, C3 oder C4 angenähert werden und somit die Spannung V0, V1, V2, V3 oder V4 sein. Außerdem sollte man erkennen, dass der Lesevorgang ähnlich wie bei Standard-FRAM destruktiv wäre und ein Neuschreiben der Zelle nach jedem Lesen erforderlich wäre.
  • Das (die) vorstehend beschriebene(n) Verfahren wird (werden) bei der Herstellung von integrierten Schaltungschips verwendet. Die resultierenden integrierten Schaltungschips können vom Hersteller in Rohwaferform (d.h. als Einzelwafer mit mehreren unverpackten Chips), als Bare-Die oder in verpackter Form verteilt werden. Im letzteren Fall wird der Chip in einem einzigen Chipgehäuse (z.B. einem Kunststoffträger, mit Leitungen, die an einer Hauptplatine oder einem anderen höherwertigen Träger befestigt sind) oder in einem Multichipgehäuse (z.B. einem Keramikträger, der eine oder beide Oberflächenverbindungen oder vergrabene Verbindungen aufweist) montiert. In jedem Fall wird der Chip dann mit anderen Chips, diskreten Schaltungselementen und/oder anderen Signalverarbeitungsvorrichtungen als Teil entweder (a) eines Zwischenprodukts, wie beispielsweise einer Hauptplatine, oder (b) eines Endprodukts integriert. Das Endprodukt kann jedes Produkt sein, das integrierte Schaltungschips beinhaltet, von Spielzeug und anderen Low-End-Anwendungen bis hin zu fortschrittlichen Computerprodukten mit einem Display, einer Tastatur oder einem anderen Eingabegerät und einem zentralen Prozessor.
  • Die Beschreibungen der verschiedenen Ausführungsformen der vorliegenden Erfindung wurden zur Veranschaulichung vorgelegt, sollen aber nicht vollständig oder auf die offenbarten Ausführungsformen beschränkt sein. Viele Modifikationen und Variationen werden für die gewöhnlichen Fertigkeiten in der Kunst offensichtlich sein, ohne vom Umfang und Geist der beschriebenen Ausführungsformen abzuweichen. Die hierin verwendete Terminologie wurde gewählt, um die Prinzipien der Ausführungsformen, die praktische Anwendung oder die technische Verbesserung gegenüber den auf dem Markt befindlichen Technologien am besten zu erläutern oder anderen mit gewöhnlichen Kenntnissen in der Kunst zu ermöglichen, die hierin offenbarten Ausführungsformen zu verstehen.

Claims (20)

  1. Struktur, umfassend: ein erstes Metallisierungsmerkmal; einen verjüngten ferroelektrischen Kondensator, der eine erste Elektrode, eine zweite Elektrode und ein ferroelektrisches Material zwischen der ersten Elektrode und der zweiten Elektrode umfasst, wobei die erste Elektrode das erste Metallisierungsmerkmal berührt; und ein zweites Metallisierungsmerkmal, das die zweite Elektrode kontaktiert.
  2. Struktur nach Anspruch 1, wobei das ferroelektrische Material ein sich verjüngendes Profil aufweist.
  3. Struktur nach Anspruch 1, wobei sich die erste Elektrode und die zweite Elektrode an den Seitenwänden eines Grabens befinden und das ferroelektrische Material einen verbleibenden Abschnitt des Grabens ausfüllt.
  4. Struktur nach Anspruch 1, wobei das ferroelektrische Material aus einem dotierten dielektrischen High-K-Material besteht.
  5. Struktur nach Anspruch 4, wobei das dotierte dielektrische High-K-Material ein Hafnium-basiertes Material ist.
  6. Struktur nach Anspruch 4, wobei das erste Metallisierungsmerkmal eine untere Via und das zweite Metallisierungsmerkmal eine obere Via ist.
  7. Struktur nach Anspruch 1, wobei der verjüngte ferroelektrische Kondensator unterschiedliche Polarisationszustände aufweist.
  8. Struktur nach Anspruch 7, wobei der verjüngte ferroelektrische Kondensator mehrere Zustände umfasst.
  9. Struktur nach Anspruch 1, wobei der verjüngte ferroelektrische Kondensator in Bezug auf das erste Metallisierungsmerkmal und das zweite Metallisierungsmerkmal versetzt ist.
  10. Struktur nach Anspruch 1, wobei der verjüngte ferroelektrische Kondensator ein vertikaler Kondensator ist.
  11. Struktur nach Anspruch 10, wobei sich ein elektrisches Feld entlang einer Höhe des vertikalen Kondensators ändert.
  12. Mehrfachniveau-FRAM-Zelle, umfassend: eine obere Metallleitung und eine obere Via; eine untere Metallleitung und eine untere Via; und einen verjüngten vertikalen ferroelektrischen Kondensator mit einer ersten Metallelektrode, die mit der oberen Via verbunden ist, und einer zweiten Metallelektrode, die mit der unteren Via verbunden ist.
  13. Mehrfachniveau-FRAM-Zelle nach Anspruch 12, wobei der verjüngte vertikale ferroelektrische Kondensator aus einem ferroelektrischen Material gebildet ist, das ein sich verjüngendes Profil aufweist.
  14. Mehrfachniveau-FRAM-Zelle nach Anspruch 13, wobei sich die erste Elektrode und die zweite Elektrode an den Seitenwänden eines Grabens befinden und das ferroelektrische Material einen verbleibenden Abschnitt des Grabens füllt.
  15. Mehrfachniveau-FRAM-Zelle nach Anspruch 14, wobei das ferroelektrische Material aus einem dotierten dielektrischen High-K-Material gebildet ist.
  16. Mehrfachniveau-FRAM-Zelle nach Anspruch 14, wobei die untere Via und die obere Via gegeneinander versetzt sind und jeder Kontakt nur eine einzelne Elektrode berührt.
  17. Mehrfachniveau-FRAM-Zelle nach Anspruch 12, wobei der verjüngte vertikale ferroelektrische Kondensator mehr als zwei Speicherzustände aufweist.
  18. Mehrfachniveau-FRAM-Zelle nach Anspruch 12, wobei der verjüngte vertikale ferroelektrische Kondensator in Bezug auf die erste Via und die zweite Via versetzt ist.
  19. Mehrfachniveau-FRAM-Zelle nach Anspruch 12, wobei sich ein elektrisches Feld entlang einer Höhe des verjüngten vertikalen ferroelektrischen Kondensators ändert.
  20. Verfahren, umfassend: ein Bilden einer unteren Metallleitung und einer unteren Via in einem dielektrischen Material; ein Bilden von Gräben im dielektrischen Material über der unteren Via; ein Bilden von Metallabstandhaltern an den Seitenwänden der Gräben, wobei sich in jedem Graben ein erster der Metallabstandhalter mit der unteren Via verbindet; ein Bilden von einem ferroelektrischen Material zwischen den Metallabstandshaltern an den Seitenwänden der Gräben; und ein Bilden einer oberen Via und Metallleitungen, wobei die obere Via über eine Verbindung mit einem zweiten der Metallabstandshalter verbunden ist.
DE102020201684.4A 2019-03-11 2020-02-11 Mehrfachniveau-FRAM-Zelle und Herstellungsverfahren Active DE102020201684B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/298,413 2019-03-11
US16/298,413 US11621269B2 (en) 2019-03-11 2019-03-11 Multi-level ferroelectric memory cell

Publications (2)

Publication Number Publication Date
DE102020201684A1 true DE102020201684A1 (de) 2020-09-17
DE102020201684B4 DE102020201684B4 (de) 2022-06-09

Family

ID=72241153

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020201684.4A Active DE102020201684B4 (de) 2019-03-11 2020-02-11 Mehrfachniveau-FRAM-Zelle und Herstellungsverfahren

Country Status (4)

Country Link
US (1) US11621269B2 (de)
CN (1) CN111681692B (de)
DE (1) DE102020201684B4 (de)
TW (1) TWI772744B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022051465A (ja) * 2020-09-18 2022-03-31 キオクシア株式会社 半導体記憶装置
US11682618B2 (en) * 2021-03-25 2023-06-20 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid metal line structure

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4041271C2 (de) * 1989-12-25 1998-10-08 Toshiba Kawasaki Kk Halbleitervorrichtung mit einem ferroelektrischen Kondensator
KR100279297B1 (ko) * 1998-06-20 2001-02-01 윤종용 반도체 장치 및 그의 제조 방법
US6281535B1 (en) * 1999-01-22 2001-08-28 Agilent Technologies, Inc. Three-dimensional ferroelectric capacitor structure for nonvolatile random access memory cell
US6368517B1 (en) * 1999-02-17 2002-04-09 Applied Materials, Inc. Method for preventing corrosion of a dielectric material
US6690251B2 (en) * 2001-04-11 2004-02-10 Kyocera Wireless Corporation Tunable ferro-electric filter
US6576479B2 (en) * 2001-04-23 2003-06-10 Macronix International Co., Ltd. Method for forming vertical ferroelectric capacitor comprising forming ferroelectric material in gap between electrodes
JP2003078037A (ja) * 2001-09-04 2003-03-14 Nec Corp 半導体メモリ装置
KR100500940B1 (ko) * 2002-06-21 2005-07-14 주식회사 하이닉스반도체 반도체 장치의 캐패시터 제조방법
US6624040B1 (en) * 2002-09-20 2003-09-23 Chartered Semiconductor Manufacturing Ltd. Self-integrated vertical MIM capacitor in the dual damascene process
US7041551B2 (en) * 2003-09-30 2006-05-09 Infineon Technologies Ag Device and a method for forming a capacitor device
CN101084580A (zh) * 2003-12-22 2007-12-05 皇家飞利浦电子股份有限公司 非易失性铁电存储器设备的制备方法和由此获得的存储器设备
KR100601953B1 (ko) * 2004-05-03 2006-07-14 삼성전자주식회사 메모리 소자의 캐패시터 및 그 제조 방법
JP4904671B2 (ja) * 2004-06-24 2012-03-28 日本電気株式会社 半導体装置、その製造方法及び電子機器
EP1628327A2 (de) * 2004-08-20 2006-02-22 Matsushita Electric Industrial Co., Ltd. Dielektrische Speicher-Vorrichtung und Verfahren zu derer Herstellung
JP2008085178A (ja) * 2006-09-28 2008-04-10 Toshiba Corp 半導体装置及びその製造方法
JP2009290027A (ja) * 2008-05-29 2009-12-10 Rohm Co Ltd 半導体装置およびその製造方法、および光変調装置およびその製造方法
JP2010080514A (ja) * 2008-09-24 2010-04-08 Toshiba Corp 半導体記憶装置
US9047568B1 (en) 2012-09-20 2015-06-02 Brain Corporation Apparatus and methods for encoding of sensory data using artificial spiking neurons
US9195934B1 (en) 2013-01-31 2015-11-24 Brain Corporation Spiking neuron classifier apparatus and methods using conditionally independent subsets
US9120210B2 (en) 2013-07-26 2015-09-01 Tsan-Chang Lee Open wrench
US9542644B2 (en) 2013-08-13 2017-01-10 Qualcomm Incorporated Methods and apparatus for modulating the training of a neural device
US20150317557A1 (en) 2014-05-01 2015-11-05 Qualcomm Incorporated Temporal spike encoding for temporal learning
CN106575702B (zh) * 2014-08-19 2018-05-22 沙特基础工业全球技术公司 具有多级操作的非易失性铁电存储器单元
US9159829B1 (en) * 2014-10-07 2015-10-13 Micron Technology, Inc. Recessed transistors containing ferroelectric material
US10103162B2 (en) 2015-07-30 2018-10-16 Snu R&Db Foundation Vertical neuromorphic devices stacked structure and array of the structure
KR20170025715A (ko) 2015-08-31 2017-03-08 에스케이하이닉스 주식회사 시냅스 및 이를 포함하는 뉴로모픽 장치
US9773204B2 (en) 2015-12-30 2017-09-26 SK Hynix Inc. Neuromorphic device including synapses having carrier traps distributed at multiple energy levels
KR102616129B1 (ko) 2016-02-26 2023-12-21 에스케이하이닉스 주식회사 멀티 레벨 강유전체 메모리 장치 및 그 제조방법
US9899073B2 (en) * 2016-06-27 2018-02-20 Micron Technology, Inc. Multi-level storage in ferroelectric memory
US9601546B1 (en) 2016-09-12 2017-03-21 International Business Machines Corporation Scaled cross bar array with undercut electrode
WO2018194544A1 (en) 2017-04-17 2018-10-25 Intel Corporation Multi-bit ferroelectric memory
US10950549B2 (en) * 2018-11-16 2021-03-16 International Business Machines Corporation ILD gap fill for memory device stack array

Also Published As

Publication number Publication date
CN111681692B (zh) 2023-08-29
TW202034506A (zh) 2020-09-16
CN111681692A (zh) 2020-09-18
DE102020201684B4 (de) 2022-06-09
US11621269B2 (en) 2023-04-04
US20200295017A1 (en) 2020-09-17
TWI772744B (zh) 2022-08-01

Similar Documents

Publication Publication Date Title
DE202019005959U1 (de) Dreidimensionale ferroelektrische Speichervorrichtungen
DE102007036246B4 (de) Verfahren zur Herstellung eines integrierten Schaltkreises mit einem resistiven Speicherelement, ein integrierter Schaltkreis, Verwendung in einem Verfahren zum Speichern von Informationen und ein Speichermodul
DE4006701C2 (de) Schichtkondensator in Halbleitereinrichtungen und Verfahren zu dessen Herstellung
DE4318660C2 (de) Halbleitereinrichtung und Herstellungsverfahren dafür
DE19860829B4 (de) Verfahren zur Herstellung eines Halbleiterbausteins
EP0887863A2 (de) DRAM mit selbstverstärkenden Speicherzellen
EP0783181A1 (de) Elektrisch programmierbare Speicherzellenanordnung und Verfahren zu deren Herstellung
DE102007014979A1 (de) Kohlenstoff-Speicher
DE19518044A1 (de) Verfahren zur Herstellung von Speicherkondensatoren unter Verwendung von Materialien mit hoher Dielektrizitätskonstante
DE112018000142T5 (de) Integration eines abgegrenzten Phasenwechselspeichers mit bei einem Schwellenwert schaltendem Material
DE102020133671A1 (de) Dreidimensionale speichervorrichtung und verfahren
DE4221511A1 (de) Verfahren zum bilden von bitstellenleitungen auf einem halbleiter-wafer
DE4227227B4 (de) Verfahren zur Herstellung eines Lochkondensators für DRAM-Zellen
DE102015017252B3 (de) Halbleiterstruktur, die Kondensatoren mit verschiedenen Kondensatordielektrika umfasst, und Verfahren zu ihrer Herstellung
DE102021111163A1 (de) Ferroelektrische tunnelübergangsspeichervorrichtung, welche ein magnesiumoxid-tunnelungsdielektrikum verwendet, und verfahren zur bildung derselben
DE4131078A1 (de) Kondensatorstrukturen fuer dram-zellen
DE69822593T2 (de) Herstellungsverfahren von einer Speicherzelle mit ferroelektrischem Einzeltransistor unter Verwendung eines chemisch-mechanischem Polierverfahren
DE102020201684B4 (de) Mehrfachniveau-FRAM-Zelle und Herstellungsverfahren
DE102020124212B4 (de) Dreidimensionale Speichervorrichtung und Verfahren
EP0740348A1 (de) Halbleiter-Speichervorrichtung unter Verwendung eines ferroelektrischen Dielektrikums und Verfahren zur Herstellung
DE102020134397A1 (de) Speicherarraykontaktstrukturen
DE4442432A1 (de) Verfahren zum Herstellen von Kondensatoren in Halbleiterspeichervorrichtungen
DE112013005987T5 (de) Integrierte Schaltungen mit Nichtflüchtigem Speicher und Verfahren zur Herstellung
DE10120302B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauteils
DE102020122380B3 (de) Datenspeicherelement und herstellungsverfahren dafür

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027105000

Ipc: H01L0027115020

R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027115020

Ipc: H10B0053000000

R020 Patent grant now final