DE4227227B4 - Verfahren zur Herstellung eines Lochkondensators für DRAM-Zellen - Google Patents

Verfahren zur Herstellung eines Lochkondensators für DRAM-Zellen Download PDF

Info

Publication number
DE4227227B4
DE4227227B4 DE4227227A DE4227227A DE4227227B4 DE 4227227 B4 DE4227227 B4 DE 4227227B4 DE 4227227 A DE4227227 A DE 4227227A DE 4227227 A DE4227227 A DE 4227227A DE 4227227 B4 DE4227227 B4 DE 4227227B4
Authority
DE
Germany
Prior art keywords
oxide film
capacitor
layer
protrusions
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4227227A
Other languages
English (en)
Other versions
DE4227227A1 (de
Inventor
Sa Kyun Rha
Dong Won Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE4227227A1 publication Critical patent/DE4227227A1/de
Application granted granted Critical
Publication of DE4227227B4 publication Critical patent/DE4227227B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/964—Roughened surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Verfahren zur Herstellung eines Lochkondensators für DRAM-Zellen, mit folgenden Schritten:
a) Aufbringen einer Isolierschicht (25, 26), die einen unteren Oxidfilm (26) aufweist und Öffnen eines Loches für einen vergrabenen Kontakt (71) nach einem Ausbilden eines MOS-Transistors auf einem Halbleitersubstrat,
b) Aufbringen einer in-situ dotierten nicht-kristallinen Siliziumschicht, einer nichtdotierten nicht-kristallinen Siliziumschicht (28) und einer hemisphärischen Polysiliziumschicht (29) mit mehreren Vorsprüngen mit einer Gesamtdicke von 150 nm oder mehr,
c) Aufbringen und darauffolgendes derartiges Rückätzen eines oberen Oxidfilmes (30), bis Spitzen der hemisphärischen Polysiliziumvorsprünge (29) freiliegen,
d) Ätzen der Polysiliziumschichten, wobei die verbleibenden Bereiche des in den Tälern zwischen den hemisphärischen Polysiliziumvorsprüngen (29) verbleibenden oberen Oxidfilmes (30) als Maske verwendet werden, um mehrere Löcher von den Spitzen der Vorsprünge bis zum unteren Oxidfilm (26) der Isolierschicht auszubilden,
e) Entfernen des oberen Oxidfilmes (30), Strukturieren einer unteren Elektrode (32) des Kondensators und Ätzen des unteren Oxidfilmes (26), und...

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines Kondensators für DRAM-Zellen (DRAM = Dynamic Random Access Memory).
  • Bekannte DRAM-Speicherzellen zum Speichern von Daten bzw. Informationen weisen einen Stapelkondensator oder einen Grabenkondensator auf. Im Falle des Stapelkondensators muß bei der Herstellung des Kondensators bzw. der Herstellung der Zelle eine hohe Stapelstruktur auf engem Raume aufgebaut werden, um eine Kapazität zu erhalten, die für eine Zelle bzw. eine Vorrichtung genügend hoher (Speicher-)Dichte geeignet ist. Der Schritt des Abdeckens erfolgt daher oftmals nicht zufriedenstellend. Dagegen taucht im Falle des Grabenkondensators das Problem auf, daß die Isolation zwischen verschiedenen Gräben ungenügend ist oder wird. Schließlich sind die Verfahren zur Herstellung dieser Kondensatoren auch oftmals relativ kompliziert.
  • Nachfolgend soll kurz ein bekanntes Verfahren zur Herstellung einer Stapelkondensator-Zelle beschrieben werden.
  • Wie in 2A gezeigt, wird zunächst ein Verfahren zur Herstellung eines MOS-Transistors durchgeführt. Dies geschieht mittels Ausbildens einer Feldoxidschicht 2 zum Isolieren aktiver Abschnitte, sowie durch Ausbilden einer Gate-Elektrode 3 und eines Source-/Drain-Abschnittes 4 auf einem Halbleitersubstrat 1. Daraufhin wird eine isolierende Schicht 5 aufgebracht.
  • Als nächstes wird eine Polysiliziumschicht 6 auf der gesamten Oberfläche des Wafers aufgebracht, die als untere Elektrode des Stapelkondensators dient. Als nächstes wird ein vergrabenes Kontaktloch 71 durch Anwendung eines Photolithographie-Verfahrens ausgebildet (Photoätzprozeß), wobei – wie in 2B gezeigt – ein Photolack 7 verwendet wird.
  • Als nächstes wird der Photolack 7 entfernt und eine Polisiliziumschicht 8 aufgebracht, die als weiterer Teil des unteren Knotens (bzw. als "untere" Speicherelektrode) des Stapelkondensators dient (Anm.: Begriffe wie "unten" und "oben" dienen der Einfachheit der gesamten Beschreibung und sind nicht einschränkend zu verstehen). Dann wird ein Kontakt 10 gebildet, und die untere Speicherelektrode (im Angelsächsischen auch als "storage node" bezeichnet) des Stapelkondensators wird durch Anwendung eines photolithographischen Verfahrens und eines Ätzverfahrens unter Verwendung eines Photolackes 9, wie in 2C gezeigt, ausstrukturiert bzw. gemustert.
  • Daraufhin wird der Photolack entfernt und ein hoch dielektrisches Material 11 aufgeschichtet (O-N-O, N-O oder dergleichen). Dann wird ein Polysilizium auf der gesamten Oberfläche des Wafers aufgebracht und es wird eine Platten-(Deckel-)Elektrode 12 (obere Elektrode) des Stapelkondensators gebildet.
  • Bei der vorstehend beschriebenen Technik reicht die Kapazität des Stapelkondensators für eine DRAM-Zelle hoher Dichte (z.B. 64 MByte) nicht aus. Es besteht zwar prinzipiell die Möglichkeit, eine feinere Struktur oder eine zylindrische Struktur zum Vergrößern der Kapazität zu verwenden, dabei wird jedoch das Ergebnis des Abdeckschrittes verschlechtert. Dadurch ergeben sich Schwierigkeiten im Ausführen des nächsten Schrittes bzw. der nächsten Schritte.
  • Die DE 42 22 584 A1 offenbart einen Halbleiterbaustein mit Transistoren, versenkten Begleitungen und Kondensatorknotenkontakten. Zunächst wird zur Bildung eines Kondensators eine Polysiliziumschicht aufgebracht. Diese Schicht wird so abgeätzt, daß sie in den Kondensatorzonen teilweise erhalten bleibt. Dann wird eine Nitridschicht auf den Baustein aufgebracht. Auf deren Oberseite wird hierauf eine Oxidschicht aufgebracht. Diese Oxidschicht wird dann abgeätzt, um die über der Polysiliziumschicht liegenden Teile der Nitridschicht freizulegen. Die freiliegenden Teile der Nitridschicht werden dann entfernt, um auf der nun freiliegenden Polysiliziumschicht eine aus halbkugelförmigen Bereichen bestehende Polysiliziumschicht so aufzubringen, daß sie abwechselnde Erhöhungen und Vertiefungen aufweist. Die Vertiefungen werden dann mit einer Isolierschicht ausgeführt, wobei die Spitzen aller Erhöhungen unbedeckt bleiben. Danach werden die freiliegenden erhöhten Teile der aus halbkugelförmigen Teilchen bestehenden Schicht bis auf eine vorgegebene Tiefe abgeätzt, wobei die in den Vertiefungen vorhandene Oxidschicht als Maske verwendet wird. Dann wird auf der gesamten oberen Fläche nacheinander eine dielektrische Schicht und eine Belegungsschicht aus Polysilizium aufgebracht. Die untere Polysiliziumschicht dient als erste Kondensatorelektrode, die dielektrische Schicht als Kondensatordielektrikum und die obere Belegungsschicht als zweite Kondensatorelektrode.
    •
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Herstellen eines Kondensators mit höherer Kapazität pro Fläche zu schaffen.
  • Diese Aufgabe wird durch ein Verfahren zum Herstellen eines Lochkondensators nach Anspruch 1 gelöst.
  • Zusammenfassend wird durch die Erfindung ein (Loch-)Kondensator für eine DRAM-Zelle geschaffen, dessen Kapazität durch Löcher in der Oberfläche einer der Elektroden vergrössert wird. Damit ist der Kondensator für eine Zelle hoher Dichte – beispielsweise eine 64 M DRAM-Zelle – geeignet.
  • Der Lochkondensator weist im wesentlichen folgendes auf: eine untere Elektrode mit mehreren Löchern und Vorsprüngen, eine die Oberfläche der unteren Elektrode bedeckende dielektrische Lage und eine über der dielektrischen Schicht entsprechend der unteren Elektrode aufgebrachte obere Elektrode.
  • Die hemisphärische Polysiliziumschicht wird vorteilhafterweise bei einem anliegenden Druck von 0,1 Torr bis 1 Torr (1Torr = 1,33322 mbar) und einer Temperatur von 570–580°C unter einer Atmosphäre von SiH4 oder Si2H6-Gas gebildet.
  • Bevorzugt ist die Dicke der unteren Elektrode des Kondensators größer ist als der Durchmesser der Löcher.
  • Nachfolgend wird die Erfindung anhand von Ausführungsbeispielen unter Bezug auf die beigefügte Zeichnung näher beschrieben. Dabei werden auch weitere Vorteile und Möglichkeiten der Erfindung deutlich. Es zeigt:
  • 1 ein Verfahren zur Herstellung eines Lochkondensators für DRAM-Zellen, und
  • 2 das Verfahren zur Herstellung der bekannten Speicherzelle,
  • In der nachfolgenden Beschreibung werden lediglich grundlegende Schritte des Herstellungsverfahrens näher erläutert bzw. extra erwähnt. So werden die verschiedenen – dem Fachmann geläufigen – Wasch-, Reinigungs-, Härt-, Ausheil- usw. Verfahren nicht näher erläutert. Dies dient der Klarheit und dem Verständnis der Erfindung. Derartige Schritte werden lediglich dann erwähnt, wenn sie für das Verständnis der Erfindung von Bedeutung sind.
  • Bei der Erfindung werden auch bekannte IC-Herstelltechnologien, so wie beispielsweise Ausgangsmaterial-Verfahren, Abbildungsverfahren, Aufbring- und Aufwachsverfahren, Ätz- und Maskenverfahren, ein selektives Diffundieren, das Siliziumgate-Verfahren, Ionenimplantationsverfahren, usw. als Herstellungsverfahren verwendet.
    •
  • Mit Hilfe der bekannten Techniken zur Herstellung von Halbleitern wird zunächst, wie in 1A gezeigt, ein Transistor mit einem Source-/Drain-Abschnitt 24 und einer Gateelektrode 23 in einem aktiven Abschnitt eines Halbleiter-Wafers ausgebildet. Dann wird zur Isolation des "Stapel-Loch-"Kondensators gegen die bereits gebildeten leitenden Lagen eine Isolierschicht – hier mehrlagig – gebildet. Die Isolierschicht weist hier einen Nitridfilm 25 und einen unteren Oxidfilm (HTO-Film) 26 (High Temperature Oxid) auf. Es ist auch möglich einen Oxidfilm, einen Nitridfilm und einen unteren Oxidfilm in der vorstehenden Reihenfolge aufzubringen. Daraufhin wird der Wafer auf seiner gesamten Oberfläche mit einem Photolack 27 überzogen und ein Kontaktloch 71 wird an einer Stelle geöffnet, an der ein vergrabener Kontakt durch Anwendung eines photolithographischen Verfahrens und eines Ätzverfahrens gebildet werden soll.
  • Als nächstes wird der Photolack 27 entfernt und an seiner Stelle ein am Einsatzort dotierter (in-situ doped) nicht-kristalliner Siliziumfilm, sowie ein nicht dotierter nicht-kristalliner Siliziumfilm 28 und eine hemisphärische Polysiliziumlage auf der gesamten Oberfläche des Wafers mit einer Gesamtdicke von 150 nm oder mehr aufgebracht.
  • Bei diesem Schritt wird die hemisphärische Polisiliziumlage durch Anwendung eines Druckes von 0,1 – 1 Torr bei einer Temperatur von 570 – 585 °C unter einer Atmosphäre von SiH4 oder Si2H6 Gas ausgebildet. Diese Bedingungen dienen dazu, die Schicht mit einer unter-hemisphärischen Oberfläche mit vielen dom- bzw. kuppelförmigen Vorsprüngen auszubilden.
  • Als nächstes wird ein oberer Oxidfilm 30 durch Aufbringen eines Hochtemperaturoxides HTO (oder eines HLD, LTO oder dergleichen) ausgebildet. Dann wird das Hochtemperaturoxid 30 derart zurückgebildet, daß die Spitzen der hemisphärischen Vorsprünge noch derart freiliegen, wie in 1B gezeigt.
  • Danach werden die Polysiliziumschichten des am Einsatzort dotierten nicht-kristallinen Siliziumfilmes, sowie der nichtdotierte nicht-kristalline Siliziumfilm 28 und die hemisphärische Polisiliziumschicht geätzt, wobei die verbleibenden Abschnitte des oberen Oxidfilmes, die auf den Tälern hemisphärischen Polisiliziums verbleiben, als Maske verwendet werden. Dies dient zum Ausbilden mehrerer bzw. vieler Lochperforationen von den Spitzen der Vorsprünge bis zum unteren Oxidfilm 26 (siehe 1C).
  • Bei dem vorstehend beschriebenen Verfahrensschritt werden die Polysiliziumschichten, aus denen die untere Elektrode (Speicherelektrode) des Kondensators gebildet werden soll, in ihrer Gesamtheit dicker ausgelegt als der Durchmesser der Löcher.
  • Beim nächsten Schritt wird der obere – auf den Tälern des hemisphärischen Polysiliziums verbliebene -Oxidfilm 30 entfernt. Dann wird ein Photoätzverfahren ausgeführt, um eine untere Elektrode 32 des Kondensators zu bilden, während der untere Oxidfilm 26, der unter der unteren Elektrode 32 angeordnet ist, ebenfalls entfernt wird (siehe 1D).
  • Durch das vorstehend beschriebene Verfahren wird die untere Elektrode des Kondensators, d.h. die Speicherelektrode 32 des Lochkondensators, gebildet. Die Speicherelektrode 32 ist in 1E in einer perspektivischen Ansicht dargestellt. Der zurückgesetzte oder tieferliegende Abschnitt der unteren Elektrode, unter dem ein Kontakt mit dem Source/Drain durch Auffüllen des Kontaktloches gebildet ist, ist nicht mit Löchern versehen. Die hemisphärische Oberfläche verbleibt hier wie sie ist.
  • Dann wird eine dielektrische Schicht 33 (O-N-O, N-O, Ta2O5 oder dergleichen) aufgebracht (bzw. beschichtet) – und zwar auf der gesamten freiliegenden Oberfläche der unteren Elektrode 32 des Kondensators. Dann wird eine obere Elektrode 34 des Kondensators mittels eines Polysiliziums gebildet, was den Lochkondensator vervollständigt. Der Rest des Verfahrens wird analog zur Herstellung der bekannten DRAM-Zelle durchgeführt.
  • Bei dem vorstehend beschriebenen Verfahren bildet sich ein Lochkondensator mit einer großen Anzahl von Vorsprüngen (Domen) und Löchern zwischen den zwei Elektroden, was die Fläche der einander gegenüberliegenden Oberflächen vergrößert bzw. maximiert. Dadurch vergößert sich die Kapazität des Lochkondensators drastisch.

Claims (4)

  1. Verfahren zur Herstellung eines Lochkondensators für DRAM-Zellen, mit folgenden Schritten: a) Aufbringen einer Isolierschicht (25, 26), die einen unteren Oxidfilm (26) aufweist und Öffnen eines Loches für einen vergrabenen Kontakt (71) nach einem Ausbilden eines MOS-Transistors auf einem Halbleitersubstrat, b) Aufbringen einer in-situ dotierten nicht-kristallinen Siliziumschicht, einer nichtdotierten nicht-kristallinen Siliziumschicht (28) und einer hemisphärischen Polysiliziumschicht (29) mit mehreren Vorsprüngen mit einer Gesamtdicke von 150 nm oder mehr, c) Aufbringen und darauffolgendes derartiges Rückätzen eines oberen Oxidfilmes (30), bis Spitzen der hemisphärischen Polysiliziumvorsprünge (29) freiliegen, d) Ätzen der Polysiliziumschichten, wobei die verbleibenden Bereiche des in den Tälern zwischen den hemisphärischen Polysiliziumvorsprüngen (29) verbleibenden oberen Oxidfilmes (30) als Maske verwendet werden, um mehrere Löcher von den Spitzen der Vorsprünge bis zum unteren Oxidfilm (26) der Isolierschicht auszubilden, e) Entfernen des oberen Oxidfilmes (30), Strukturieren einer unteren Elektrode (32) des Kondensators und Ätzen des unteren Oxidfilmes (26), und f) Beschichten der Oberfläche der unteren Elektrode (32) mit einer dielektrischen Lage (33), sowie Ausbilden einer der unteren Elektrode angepaßten oberen Elektrode (34) über der dielektrischen Lage (33).
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die hemisphärische Polysiliziumschicht (29) bei einem Druck von 0,1333 mbar bis 1,333 mbar und bei einer Temperatur von 570–580°C unter einer Atmosphäre von SiH4 oder Si2H6-Gas gebildet wird.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Dicke der unteren Elektrode (32) des Kondensators größer ist als der Durchmesser der Löcher.
  4. Verfahren nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß die Isolierschicht aus einem Nitridfilm (25) und dem unteren Oxidfilm (26) besteht.
DE4227227A 1991-09-09 1992-08-17 Verfahren zur Herstellung eines Lochkondensators für DRAM-Zellen Expired - Fee Related DE4227227B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019910015725A KR940009616B1 (ko) 1991-09-09 1991-09-09 홀 캐패시터 셀 및 그 제조방법
KRP91-15725 1991-09-09

Publications (2)

Publication Number Publication Date
DE4227227A1 DE4227227A1 (de) 1993-03-11
DE4227227B4 true DE4227227B4 (de) 2005-05-04

Family

ID=19319753

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4227227A Expired - Fee Related DE4227227B4 (de) 1991-09-09 1992-08-17 Verfahren zur Herstellung eines Lochkondensators für DRAM-Zellen

Country Status (5)

Country Link
US (2) US5387531A (de)
JP (1) JP3222944B2 (de)
KR (1) KR940009616B1 (de)
DE (1) DE4227227B4 (de)
TW (1) TW285755B (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2697645B2 (ja) * 1994-10-31 1998-01-14 日本電気株式会社 半導体装置の製造方法
JP2671833B2 (ja) * 1994-11-11 1997-11-05 日本電気株式会社 半導体装置およびその製造方法
US5726085A (en) * 1995-03-09 1998-03-10 Texas Instruments Inc Method of fabricating a dynamic random access memory (DRAM) cell capacitor using hemispherical grain (HSG) polysilicon and selective polysilicon etchback
KR0165496B1 (ko) * 1995-03-22 1998-12-15 윤종용 고집적 반도체장치의 캐패시터 제조방법
US5583070A (en) * 1995-07-07 1996-12-10 Vanguard International Semiconductor Corporation Process to form rugged polycrystalline silicon surfaces
US6187628B1 (en) * 1995-08-23 2001-02-13 Micron Technology, Inc. Semiconductor processing method of forming hemispherical grain polysilicon and a substrate having a hemispherical grain polysilicon layer
US5754390A (en) * 1996-01-23 1998-05-19 Micron Technology, Inc. Integrated capacitor bottom electrode for use with conformal dielectric
JP2917894B2 (ja) * 1996-02-28 1999-07-12 日本電気株式会社 半導体装置の製造方法
JPH09298284A (ja) * 1996-05-09 1997-11-18 Nec Corp 半導体容量素子の形成方法
US6027970A (en) 1996-05-17 2000-02-22 Micron Technology, Inc. Method of increasing capacitance of memory cells incorporating hemispherical grained silicon
US5849624A (en) * 1996-07-30 1998-12-15 Mircon Technology, Inc. Method of fabricating a bottom electrode with rounded corners for an integrated memory cell capacitor
US5679596A (en) * 1996-10-18 1997-10-21 Vanguard International Semiconductor Corporation Spot deposited polysilicon for the fabrication of high capacitance, DRAM devices
US6238971B1 (en) * 1997-02-11 2001-05-29 Micron Technology, Inc. Capacitor structures, DRAM cell structures, and integrated circuitry, and methods of forming capacitor structures, integrated circuitry and DRAM cell structures
US5837581A (en) * 1997-04-04 1998-11-17 Vanguard International Semiconductor Corporation Method for forming a capacitor using a hemispherical-grain structure
US5795806A (en) * 1997-04-09 1998-08-18 Vanguard International Semiconductor Corporation Method to increase the area of a stacked capacitor structure by creating a grated top surface bottom electrode
US5970340A (en) * 1997-06-24 1999-10-19 Micron Technology, Inc. Method for making semiconductor device incorporating an electrical contact to an internal conductive layer
JPH11251540A (ja) * 1998-02-26 1999-09-17 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
US6020234A (en) * 1998-03-05 2000-02-01 Taiwan Semiconductor Manufacturing Company Increasing capacitance for high density DRAM by microlithography patterning
US6441483B1 (en) * 2001-03-30 2002-08-27 Micron Technology, Inc. Die stacking scheme
CN114171462B (zh) * 2020-09-10 2024-05-14 长鑫存储技术有限公司 电容结构的制备方法及电容器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4222584A1 (de) * 1991-07-11 1993-01-21 Gold Star Electronics Verfahren zur herstellung von halbleiterbausteinen

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930008580B1 (ko) * 1990-06-22 1993-09-09 현대전자산업 주식회사 표면적이 극대화된 실리콘층 및 그 제조방법
KR930009583B1 (ko) * 1990-11-29 1993-10-07 삼성전자 주식회사 융모모양의 커패시터구조를 가진 반도체 메모리장치의 제조방법
US5256587A (en) * 1991-03-20 1993-10-26 Goldstar Electron Co., Ltd. Methods of patterning and manufacturing semiconductor devices
US5138411A (en) * 1991-05-06 1992-08-11 Micron Technology, Inc. Anodized polysilicon layer lower capacitor plate of a dram to increase capacitance
US5192702A (en) * 1991-12-23 1993-03-09 Industrial Technology Research Institute Self-aligned cylindrical stacked capacitor DRAM cell
US5204280A (en) * 1992-04-09 1993-04-20 International Business Machines Corporation Process for fabricating multiple pillars inside a dram trench for increased capacitor surface
US5254503A (en) * 1992-06-02 1993-10-19 International Business Machines Corporation Process of making and using micro mask

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4222584A1 (de) * 1991-07-11 1993-01-21 Gold Star Electronics Verfahren zur herstellung von halbleiterbausteinen

Also Published As

Publication number Publication date
KR930006941A (ko) 1993-04-22
KR940009616B1 (ko) 1994-10-15
TW285755B (de) 1996-09-11
US5521408A (en) 1996-05-28
DE4227227A1 (de) 1993-03-11
JP3222944B2 (ja) 2001-10-29
JPH06188381A (ja) 1994-07-08
US5387531A (en) 1995-02-07

Similar Documents

Publication Publication Date Title
DE4227227B4 (de) Verfahren zur Herstellung eines Lochkondensators für DRAM-Zellen
DE19521489B4 (de) Kondensatorplatte und Kondensator, je in einer Halbleitervorrichtung gebildet, die Verwendung eines solchen Kondensators als Speicherkondensator einer Halbleitervorrichtung, Verfahren zur Herstellung eines Kondensators und Verwendung eines solchen Verfahrens zur Herstellung von DRAM-Vorrichtungen
DE3929129C2 (de)
DE19518044C2 (de) Verfahren zur Herstellung und Anordnung von Speicherkondensatoren unter Verwendung von Materialien mit hoher Dielektrizitätskonstante
DE69015135T2 (de) Verfahren zum Herstellen eines Kondensators für DRAM-Zelle.
DE4424933C2 (de) Verfahren zur Herstellung einer dynamischen Speicherzelle
DE4221511C2 (de) Verfahren zum Bilden von Bitstellenleitungen auf einem Halbleiterwafer
DE4006701C2 (de) Schichtkondensator in Halbleitereinrichtungen und Verfahren zu dessen Herstellung
DE19860829B4 (de) Verfahren zur Herstellung eines Halbleiterbausteins
DE4445796C2 (de) Verfahren zum Ausbilden einer Halbleiterspeichervorrichtung
EP0744771A1 (de) DRAM-Speicherzelle mit vertikalem Transistor
DE4412089A1 (de) Verfahren zur Herstellung eines Kondensators für ein hochintegriertes Halbleiterspeicherbauelement
DE4201520A1 (de) Verfahren zur herstellung einer dram-anordnung
DE4210855C2 (de) Herstellungsverfahren für einen gestapelten Kondensator
DE4018412A1 (de) Verfahren zur herstellung von faltkondensatoren in einem halbleiter und dadurch gefertigte faltkondensatoren
DE4327813C2 (de) Verfahren zur Herstellung eines DRAM's
DE4442432A1 (de) Verfahren zum Herstellen von Kondensatoren in Halbleiterspeichervorrichtungen
EP0987753A2 (de) Gestapelter DRAM-Flossenkondensator und Verfahren zur Herstellung desselben
EP1005090B1 (de) Halbleiterbauelement mit zumindest einem Widerstandselement aufweisenden Kondensator sowie Verfahren zu dessen Herstellung
DE4441153C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung
DE19620185C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung
DE10351030B4 (de) Speicherzelle, DRAM und Verfahren zur Herstellung einer Transistorstruktur in einem Halbleitersubstrat
DE4024195A1 (de) Verfahren zur herstellung von kondensatoren in einer dram-zelle
DE4441166C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung
DE10000003C2 (de) Verfahren zur Herstellung von Gräben für DRAM Zellanordnungen

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: SCHOPPE, F., DIPL.-ING.UNIV., PAT.-ANW., 82049 PUL

8127 New person/name/address of the applicant

Owner name: LG SEMICON CO. LTD., CHUNGCHEONGBUK-DO, KR

8110 Request for examination paragraph 44
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee