DE4222584A1

DE4222584A1 - Verfahren zur herstellung von halbleiterbausteinen

Info

Publication number: DE4222584A1
Application number: DE4222584A
Authority: DE
Inventors: Young Kwon Jun; Sa Kyoon Ra; Dong Won Kim; Hyun Hwan Seo; Sung Chul Kim; Jun Ki Kim
Original assignee: Goldstar Electron Co Ltd
Current assignee: SK Hynix Inc
Priority date: 1991-07-11
Filing date: 1992-07-09
Publication date: 1993-01-21
Anticipated expiration: 2012-07-10
Also published as: KR940005288B1; DE4222584C2; JPH05190511A; JP3254530B2

Description

Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleiterbausteinen und insbesondere eine Hyperfeinstruktu rierungstechnik für Halbleiterbausteine.

Gegenwärtig macht die Entwicklung von Strukturierungstechni ken entsprechend dem Trend zur Hochintegration von Halblei terbausteinen schnelle Fortschritte. Als typische Strukturie rungstechnik gibt es eine lithographische Technik, die als Verfahren zur Festlegung der Struktur eines zu fertigenden Halbleiterbausteins angewendet wird. Es handelt sich um die Technik der genauen Übertragung der Musterinformationen des Halbleiterbausteins auf die Oberfläche eines Wafers (Halblei terscheibe). Das heißt, die lithographische Technik umfaßt die Ausbildung eines Musters auf einer mit Fotolack (Resist) beschichteten Waferoberfläche durch Belichtung des Fotolacks entsprechend den Musterdaten und anschließende Durchführung eines Fotolackprozesses, wie z. B. einer Entwicklung, gefolgt von einer Ätzung oder einem Ioneneinbau unter Verwendung des Fotolackmusters als Maske.

Diese lithographische Technik erfordert jedoch verschiedene Geräte, insbesondere Belichtungsgeräte, und begrenzt die Strukturgröße von Fotolacken.

Es ist daher eine Aufgabe der Erfindung, die nach dem Stand der Technik bestehenden Probleme zu überwinden und ein Hyper feinstrukturierungsverfahren für Halbleiterbausteine bereit zustellen, bei dem halbkugelförmige Teilchen zum Aufbau einer Maskenstruktur verwendet werden.

Eine weitere Aufgabe der Erfindung ist die Bereitstellung ei nes Hyperfeinstrukturierungsverfahrens für Halbleiterbaustei ne, wobei zwischen halbkugelförmigen Teilchen ausgebildete Vertiefungen mit einem Material ausgefüllt werden, dessen Ätztrennschärfe höher ist als die der halbkugelförmigen Teil chen, um das Material als Maskenstruktur zu verwenden.

Eine weitere Aufgabe der Erfindung ist die Bereitstellung eines Fertigungsverfahrens für Halbleiterspeicherelemente von hoher Kapazität, das mit einer Hyperfeinstrukturierung unter Verwendung halbkugelförmiger Teilchen arbeitet.

In einer Ausführungsform bietet die Erfindung ein aus folgen den Schritten bestehendes Hyperfeinstrukturierungsverfahren für einen Halbleiterbaustein: Aufbringen einer Schicht aus halbkugelförmigen Teilchen mit Erhöhungen und Vertiefungen auf eine erste zu ätzende Schicht, wobei die aus halbkugel förmigen Teilchen bestehende Schicht außerdem eine höhere Ätztrennschärfe aufweist als die erste Schicht; Ausfüllen der Vertiefungen in der aus halbkugelförmigen Teilchen bestehen den Schicht mit einer zweiten Schicht, die eine höhere Ätz trennschärfe besitzt als die Schicht aus halbkugelförmigen Teilchen; Abätzen der Erhöhungen der Schicht aus halbkugel förmigen Teilchen, um die erste Schicht unter Verwendung der zweiten Schicht als Maske freizulegen, und anschließendes Ab ätzen der ersten Schicht.

In einer weiteren Ausführungsform bietet die Erfindung außer dem ein aus folgenden Schritten bestehendes Hyperfein strukturierungsverfahren für einen Halbleiterbaustein: Auf bringen einer Schicht aus halbkugelförmigen Teilchen mit Er höhungen und Vertiefungen auf eine erste zu ätzende Schicht, wobei die aus halbkugelförmigen Teilchen bestehende Schicht die gleiche Ätztrennschärfe aufweist wie die erste Schicht; Ausfüllen der Vertiefungen in der aus halbkugelförmigen Teil chen bestehenden Schicht mit einer zweiten Schicht, die eine höhere Ätztrennschärfe besitzt als die Schicht aus halbkugel förmigen Teilchen, und kontinuierliches Abätzen der Erhöhun gen der aus halbkugelförmigen Teilchen bestehenden Schicht und der ersten Schicht bis auf eine vorgegebene Tiefe unter Verwendung der zweiten Schicht als Maske.

In einer weiteren Ausführungsform bietet die Erfindung ein aus folgenden Schritten bestehendes Hyperfeinstrukturierungs verfahren für einen Halbleiterbaustein: Aufbringen einer Schicht aus halbkugelförmigen Teilchen mit Erhöhungen und Vertiefungen auf eine erste zu ätzende Schicht, wobei die aus halbkugelförmigen Teilchen bestehende Schicht außerdem eine höhere Ätztrennschärfe aufweist als die erste Schicht, und Abätzen der Teile der ersten Schicht, die unter den Vertie fungen in der aus halbkugelförmigen Teilchen bestehenden Schicht liegen, wobei die Erhöhungen der Schicht aus halbku gelförmigen Teilchen als Maske verwendet werden.

Die Erfindung wird nachstehend anhand von Beispielen und der Zeichnungen näher erläutert, woraus weitere Aufgaben und Aus führungsformen der Erfindung ersichtlich werden. Dabei zei gen:

Fig. 1a bis 1d schematische Schnittdarstellungen zur Erläute rung eines Hyperfeinstrukturierungsverfahrens für Halbleiter bausteine nach einem Ausführungsbeispiel der Erfindung,

Fig. 2a und 2b schematische Schnittdarstellungen zur Erläute rung eines Hyperfeinstrukturierungsverfahrens für Halbleiter bausteine nach einem zweiten Ausführungsbeispiel der Erfin dung,

Fig. 3a bis 3d schematische Schnittdarstellungen zur Erläute rung eines Hyperfeinstrukturierungsverfahrens für Halbleiter bausteine nach einem dritten Ausführungsbeispiel der Erfin dung,

Fig. 4a bis 4d schematische Schnittdarstellungen zur Erläute rung eines Verfahrens zur Fertigung von Halbleiterbaustein- Kondensatoren nach dem ersten Ausführungsbeispiel der Erfin dung,

Fig. 5a und 5b schematische Schnittdarstellungen zur Erläute rung eines Verfahrens zum Ausgleich von Oberflächendefekten, die möglicherweise bei dem in Fig. 4a bis 4d dargestellten Verfahren auftreten,

Fig. 6a bis 6d schematische Schnittdarstellungen zur Erläute rung des in Fig. 4a bis 4d dargestellten Verfahrens, bei dem der Ätzendpunkt erfindungsgemäß eingestellt wird,

Fig. 7a bis 7d schematische Schnittdarstellungen zur Erläute rung des in Fig. 5a bis 5d dargestellten Verfahrens, bei dem der Ätzendpunkt erfindungsgemäß eingestellt wird,

Fig. 8a bis 8e schematische Schnittdarstellungen zur Erläute rung eines Verfahrens zur Herstellung von Halbleiterbaustein- Kondensatoren nach dem zweiten Ausführungsbeispiel der Erfin dung,

Fig. 9a bis 9c schematische Schnittdarstellungen zur Erläute rung eines weiteren Verfahrens zur Fertigung von Halbleiter baustein-Kondensatoren nach dem zweiten Ausführungsbeispiel der Erfindung,

Fig. 10a bis 10e schematische Schnittdarstellungen zur Erläu terung eines Verfahrens zur Fertigung von Halbleiterbaustein- Kondensatoren nach dem dritten Ausführungsbeispiel der Erfin dung,

Fig. 11a bis 11f schematische Schnittdarstellungen zur Erläu terung eines erfindungsgemäßen Verfahrens zur Herstellung der Isolierung zwischen benachbarten Kondensatoren bei der Ferti gung von Halbleiterbaustein-Kondensatoren.

Fig. 12a bis 12e schematische Schnittdarstellungen zur Erläu terung eines weiteren erfindungsgemäßen Verfahrens zur Her stellung der Isolierung zwischen benachbarten Kondensatoren bei der Fertigung von Halbleiterbaustein-Kondensatoren und

Fig. 13a bis 13e schematische Schnittdarstellungen zur Erläu terung eines weiteren erfindungsgemäßen Verfahrens zur Her stellung der Isolierung zwischen benachbarten Kondensatoren bei der Fertigung von Halbleiterbaustein-Kondensatoren.

Fig. 1a bis 1d sind schematische Schnittdarstellungen zur Er läuterung eines Hyperfeinstrukturierungsverfahrens für Halb leiterbausteine nach einem Ausführungsbeispiel der Erfindung. Nach dem Verfahren wird auf ein Halbleitersubstrat 1 (Fig. 1a) mit einer wahlfreien zu ätzenden Schicht 2 zunächst eine Schicht 3 aus halbkugelförmigen Teilchen aufgebracht, wie in Fig. 1b dargestellt. Nach dem Ausführungsbeispiel der Erfin dung ist die aus halbkugelförmigen Teilchen bestehende Schicht 3 eine Polysiliziumschicht, die bei einer Temperatur von etwa 560°C bis etwa 600°C und unter einem Druck von etwa 13,3 Pa (0,1 Torr) bis etwa 200 Pa (1,5 Torr) im Falle von SiH₄-Gas oder bei einer Temperatur von etwa 570°C bis etwa 610°C und unter einem Druck von etwa 13,3 Pa (0,1 Torr) bis etwa 200 Pa (1,5 Torr) im Falle von Si₂H₆-Gas unter An wendung eines LPCVD-Verfahrens (chemisches Niederdruck-Auf dampfverfahren) aufgebracht wird.

Wie in Fig. 1b dargestellt, besitzt die entstandene Schicht 3 aus halbkugelförmigen Teilchen abwechselnde Erhöhungen und Vertiefungen. Auf die Schicht 3 aus halbkugelförmigen Teil chen wird eine weitere wahlfreie Schicht 4 mit vorgegebener Dicke und einer höheren Ätztrennschärfe (Ätzselektivität) als derjenigen der Schicht 2 sowie der Schicht 3 aus halbkugelförmigen Teilchen aufgebracht. Die Schicht 4 wird dann so abgeätzt, daß die Spitze jeder Erhöhung der Schicht 3 aus halbkugelförmigen Teilchen freiliegt, wie in Fig. 1b dargestellt ist. Demnach bleibt die Schicht 4 nur in Vertiefungen der aus halbkugel förmigen Teilchen bestehenden Schicht 3 teilweise erhalten. Danach werden die freiliegenden erhöhten Teile der aus halbkugelförmigen Teilchen bestehenden Schicht 3 abgeätzt, um die Schicht 2 teilweise freizulegen, wobei die noch vorhan dene Schicht 4 als Maske verwendet wird. Folglich entsteht ein Maskenmuster, wie es in Fig. 1c dargestellt ist.

Da die freiliegenden Teile der Schicht 2 dann unter Anwendung eines RIE-Verfahrens (Ätzverfahren mit reaktiven Ionen) bis auf eine vorgegebene Tiefe abgeätzt werden, weist die Schicht 2 eine Hyperfeinstruktur von etwa 0,1 µm auf, die durch die vertieften Teile der Schicht 3 aus halbkugelförmigen Teilchen definiert wird, wie in Fig. 1d dargestellt ist. Nachdem man diese gewünschte Struktur erhalten hat, wird die als Maske verwendete Schicht entfernt. In Fällen, wo die Schicht 2 aus dem gleichen Material besteht wie die Schicht 3 aus halbku gelförmigen Teilchen, z. B. aus Polysilizium, können die Schichten gleichzeitig abgeätzt werden.

Fig. 2a und 2b zeigen andererseits schematische Schnittdar stellungen zur Erläuterung eines Hyperfeinstrukturierungsver fahrens für Halbleiterbausteine nach einem zweiten Ausfüh rungsbeispiel der Erfindung. In diesem Ausführungsbeispiel werden Schichten aus den gleichen Materialien jeweils durch die gleichen Bezugszeichen wie in dem obenerwähnten Ausfüh rungsbeispiel bezeichnet. Nach dem Verfahren wird auf ein Halbleitersubstrat 1 mit einer wahlfreien zu ätzenden Schicht 5 zunächst eine aus halbkugelförmigen Teilchen bestehende Schicht 3 aufgebracht, wie in Fig. 2a dargestellt. Nach dem Ausführungsbeispiel der Erfindung wird die Schicht 5 unter Verwendung eines Materials mit höherer Ätztrennschärfe als derjenigen der aus halbkugelförmigen Teilchen bestehenden Schicht 3 gebildet. Die aus halbkugelförmigen Teilchen beste hende Schicht 3 wird auf die gleiche Weise wie im ersten Aus führungsbeispiel so gebildet, daß sie abwechselnde Erhöhungen und Vertiefungen aufweist.

Die Teile der Schicht 5, die unterhalb der vertieften Teile der aus halbkugelförmigen Teilchen bestehenden Schicht 3 lie gen, werden dann abgeätzt, indem die erhöhten Teile der aus halbkugelförmigen Teilchen bestehenden Schicht 3 als Maske verwendet werden. Infolgedessen besitzt die Schicht 5 eine durch die erhöhten Teile der aus halbkugelförmigen Teilchen bestehenden Schicht 3 definierte Hyperfeinstruktur, wie in Fig. 2b dargestellt. Um das Abätzen der Schicht 5 auszufüh ren, sind vor dem Abätzen die vertieften Teile der aus halb kugelförmigen Teilchen bestehenden Schicht 3 freizulegen. Dieses Freilegen kann durch Abätzen der aus halbkugelförmigen Teilchen bestehenden Schicht 3 nach dem Aufbringen oder durch Kontrolle ihrer Aufbringungsdauer erreicht werden.

Fig. 3a und 3b zeigen schematische Schnittdarstellungen zur Erläuterung eines Hyperfeinstrukturierungsverfahrens für Halbleiterbausteine nach einem dritten Ausführungsbeispiel der Erfindung. In diesem Ausführungsbeispiel werden Schichten aus den gleichen Bestandteilen jeweils durch die gleichen Be zugszeichen wie in den obenerwähnten Ausführungsbeispielen bezeichnet. Nach dem Verfahren wird auf ein Halbleitersub strat 1 mit einer wahlfreien zu ätzenden Schicht 6 zunächst eine weitere wahlfreie Schicht 7 aufgebracht, wie in Fig. 3a dargestellt. Nach dem Ausführungsbeispiel der Erfindung wird die Schicht 7 unter Verwendung eines Materials mit höherer Ätztrennschärfe als derjenigen der aus halbkugelförmigen Teilchen bestehenden Schicht 6 gebildet. Danach wird auf die Schicht 7 eine aus halbkugelförmigen Teilchen bestehende Schicht 3 mit höherer Ätztrennschärfe als derjenigen der Schicht 7 aufgebracht, wie in Fig. 3b dargestellt. Die aus halbkugelförmigen Teilchen bestehende Schicht 3 wird auf die gleiche Weise wie in den obenerwähnten Ausführungsbeispielen so gebildet, daß sie abwechselnde Erhöhungen und Vertiefungen aufweist.

Die Teile der Schicht 7, die unter den vertieften Teilen der aus halbkugelförmigen Teilchen bestehenden Schicht 3 liegen, werden dann unter Verwendung der erhöhten Teile der aus halbkugelförmigen Teilchen bestehenden Schicht 3 als Maske abgeätzt, um die Schicht 6 teilweise freizulegen, wie in Fig. 3c dargestellt.

Da die freiliegenden Teile der Schicht 6 dann unter Verwen dung der erhöhten Teile der aus halbkugelförmigen Teilchen bestehenden Schicht 3 als Maske bis auf eine vorgegebene Tiefe abgeätzt werden, weist die Schicht 6 eine Hyperfein struktur auf, die durch die vertieften Teile der aus halbkugelförmigen Teilchen bestehenden Schicht 3 definiert wird, wie in Fig. 3d dargestellt.

Bei Anwendung der Schichten 2, 5 bzw. 6 mit einer Hyperfein struktur entsprechend den obenerwähnten Ausführungsbeispielen auf Kondensatoren von Halbleiterspeicherelementen läßt sich eine 5mal höhere Kapazität als bei einem herkömmlichen Kon densator erreichen.

Nachstehend wird die Erfindung für den Fall ihrer Anwendung auf die Fertigung von Kondensatoren beschrieben.

Fig. 4a bis 4d zeigen schematische Schnittdarstellungen zur Erläuterung eines Verfahrens zur Fertigung von Halbleiter baustein-Kondensatoren nach dem ersten Ausführungsbeispiel der Erfindung.

Bei dem Verfahren wird zunächst eine Oxidschicht 12 auf ein Halbleitersubstrat 11 aufgebracht, auf dem vorher ein Transi stor (nicht dargestellt) ausgebildet wurde. In der Oxid schicht 12 werden dann Kondensatorknotenkontakte ausgebildet. Danach wird auf die gesamte Oberfläche der Oxidschicht 12 eine Schicht 13 aus dotiertem Polysilizium aufgebracht, wie in Fig. 4a dargestellt. Auf die Polysiliziumschicht 13 wird eine aus halbkugelförmigen Teilchen bestehende Polysilizium schicht 14 so aufgebracht, daß sie abwechselnde Erhöhungen und Vertiefungen aufweist, wie in Fig. 4b dargestellt. Auf die Schicht 14 aus halbkugelförmigen Teilchen wird eine ausgleichende Isolierschicht 15 aus einem Material mit höhe rer Ätztrennschärfe als der von Polysilizium aufgebracht. Das Material der ausgleichenden Isolierschicht 15 kann SOG, Poly amid, chemisch aufgedampftes Oxid oder chemisch aufgedampftes Nitrid sein. Die Schicht 15 wird dann so weit abgeätzt, daß die Spitze jeder Erhöhung der aus halbkugelförmigen Teilchen bestehenden Schicht 14 freiliegt. Folglich bleibt die Schicht 15 nur in Vertiefungen der Schicht 14 aus halbkugelförmigen Teilchen teilweise erhalten.

Danach werden unter Verwendung der noch vorhandenen Schicht 15 als Mustermaske die freiliegenden erhöhten Teile der aus halbkugelförmigen Teilchen bestehenden Schicht 14 abgeätzt. Die Polysiliziumschicht 13 wird anschließend durch die geätz ten Teile der aus halbkugelförmigen Teilchen bestehenden Schicht 14 hindurch bis auf eine vorgegebene Dicke abgeätzt. Infolgedessen entstehen auf der Polysiliziumschicht 13 eine Vielzahl von Vorsprüngen, wie in Fig. 4c dargestellt.

Nachdem die verbliebene ausgleichende Isolierschicht 15 ent fernt ist, werden zur Herstellung eines Kondensators auf die gesamte obere Fläche der Polysiliziumschicht 13 nacheinander eine dielektrische Schicht 16 und eine Belegungsschicht 17 aus Polysilizium aufgebracht, wie in Fig. 4d dargestellt.

Zur Kontrolle der Teilung der aus halbkugelförmigen Teilchen bestehenden Schicht 14, d. h. des Abstands zwischen benachbar ten Erhöhungen oder benachbarten Vertiefungen, kann bei der Durchführung des in Fig. 4b gezeigten Schritts die aus halb kugelförmigen Teilchen bestehende Schicht 14 in einer oxidie renden Atmosphäre wärmebehandelt werden, um auf ihrer Ober fläche eine thermische Oxidschicht 15 (nicht dargestellt) zu bilden, bevor die eine Oxidschicht bildende ausgleichende Isolierschicht 15 darauf aufgebracht wird.

Zum Ausgleich möglicher Oberflächendefekte der Polysilizium schicht 13 und der aus halbkugelförmigen Teilchen bestehenden Schicht 14, die beim Abätzen der Schichten entstehen, kann auf die Schichten 13 und 14 eine weitere Polysiliziumschicht aufgebracht werden. In diesem Fall ist die Dicke der letzte ren Polysiliziumschicht auf einen vorgegebenen Bereich zu be grenzen, der die Aufrechterhaltung der vorspringenden Form der Schichten 13 und 14 ermöglicht.

Nach Ausführung des in Fig. 4c dargestellten Schritts kann zusätzlich der folgende Schritt ausgeführt werden, um die obenerwähnten möglichen Oberflächendefekte der Polysilizium schicht 13 und der aus halbkugelförmigen Teilchen bestehenden Schicht 14 auszugleichen: Die Schichten 13 und 14 werden in oxidierender Atmosphäre wärmebehandelt, um eine thermische Oxidschicht 18 zu bilden, welche die Vorsprünge der Schichten 13 und 14 umgibt, wie in Fig. 5a dargestellt. Dabei werden durch die Bildung der thermischen Oxidschicht 18 die Vor sprünge der Schichten 13 und 14 schlanker. Die thermische Oxidschicht 18 wird dann entfernt. Danach wird auf die Vor sprünge eine ausreichend dicke Polysiliziumschicht 19 aufge bracht, um die ursprüngliche Form der Vorsprünge wiederherzu stellen, wie in Fig. 5b dargestellt. Dann wird der in Fig. 4d gezeigte Schritt ausgeführt. Der Schritt von Fig. 4d kann auch ohne Aufbringen dieser Polysiliziumschicht 19 ausgeführt werden.

Um den Abätzschritt zur Erzielung der vorspringenden Form der Polysiliziumschichten zu erleichtern, kann der Ätzendpunkt unter Verwendung eines Metalls oder einer Metallverbindung mit hohem Schmelzpunkt eingestellt werden.

Im folgenden wird die erfindungsgemäße Einstellung des Ätz endpunkts in Verbindung mit Fig. 6a bis 6d beschrieben. In den Zeichnungen werden gleiche Materialien jeweils durch die gleichen Bezugszeichen wie in Fig. 4a bis 5b bezeichnet.

Auf ein Halbleitersubstrat 11, auf dem vorher ein Transistor (nicht dargestellt) ausgebildet wurde, wird zunächst eine Oxidschicht 12 aufgebracht. In der Oxidschicht 12 werden dann Kondensatorknotenkontakte ausgebildet. Auf die gesamte Oberfläche der Oxidschicht 12 wird eine Kittschicht 20 (Klebeschicht) aus TiW, Ti/TiN oder zerstäubtem Wolfram aufgebracht. Auf der Kitt schicht 20 wird ein Ätzabstoppmittel ausgebildet, das aus einem Metall mit hohem Schmelzpunkt besteht, wie z. B. W, Mo, Mg, Cr, Ti, Co, Ni, Pd oder Pt, oder aus einer Metallverbin dung mit hohem Schmelzpunkt, wie z. B. WSi₂, MoSi₂, MgSi₂, CrSi₂, TiSi₂, NiSi₂, PdSi₂ oder PtSi₂. Dann wird eine do tierte Polysiliziumschicht 13 auf das Ätzabstoppmittel 21 aufgebracht, wie in Fig. 6a dargestellt.

Auf die Polysiliziumschicht 13 wird eine aus halbkugelförmi gen Teilchen bestehende Polysiliziumschicht 14 so aufge bracht, daß sie abwechselnde Erhöhungen und Vertiefungen auf weist, wie in Fig. 6b dargestellt. Auf die aus halbkugelför migen Teilchen bestehende Schicht 14 wird eine ausgleichende Isolierschicht 15 aus einem Material mit höherer Ätztrenn schärfe als derjenigen von Polysilizium aufgebracht. Das Ma terial der ausgleichenden Isolierschicht 15 kann SOG, Polya mid, chemisch aufgedampftes Oxid oder chemisch aufgedampftes Nitrid sein. Die Schicht 15 wird dann so weit abgeätzt, daß die Spitze jeder Erhöhung der aus halbkugelförmigen Teilchen bestehenden Schicht 14 freiliegt. Folglich bleibt die Schicht 15 nur in Vertiefungen der aus halbkugelförmigen Teilchen be stehenden Schicht 14 teilweise erhalten, wie in Fig. 6b dar gestellt.

Danach werden unter Verwendung der noch vorhandenen Schicht 15 als Mustermaske die freiliegenden erhöhten Teile der aus halbkugelförmigen Teilchen bestehenden Schicht 14 abgeätzt. Die Polysiliziumschicht 13 wird anschließend durch die geätz ten Teile der aus halbkugelförmigen Teilchen bestehenden Schicht 14 hindurch weggeätzt, um das Ätzabstoppmittel 21 teilweise freizulegen. Auf der Polysiliziumschicht 13 entste hen infolgedessen eine große Anzahl von Vorsprüngen, wie in Fig. 6c dargestellt.

Nachdem die verbliebene ausgleichende Isolierschicht 15 ent fernt ist, werden zur Herstellung eines Kondensators auf die gesamte obere Fläche der Polysiliziumschicht 13 nacheinander eine dielektrische Schicht 16 und eine Belegungsschicht 17 (Plattenschicht) aus Polysilizium aufgebracht, wie in Fig. 6d dargestellt.

Fig. 7a bis 7d veranschaulichen ein weiteres Verfahren, das dem von Fig. 6a bis 6d ähnlich ist. In den Zeichnungen werden gleiche Materialien jeweils durch die gleichen Bezugszeichen wie in Fig. 6a bis 6d bezeichnet.

Auf ein Halbleitersubstrat 11, auf dem vorher ein Transistor (nicht dargestellt) ausgebildet wurde, wird zunächst eine Oxidschicht 12 aufgebracht. In der Oxidschicht 12 werden dann Kondensatorknotenkontakte ausgebildet. Auf die gesamte Ober fläche der Oxidschicht 12 wird eine dotierte Polysilizium schicht 22 aufgebracht. Auf die dotierte Polysiliziumschicht 22 werden nacheinander ein Ätzabstoppmittel 21 aus einem Me tall oder einer Metallverbindung mit hohem Schmelzpunkt sowie eine weitere dotierte Polysiliziumschicht 23 aufgebracht, wie in Fig. 7a dargestellt.

Auf die Polysiliziumschicht 23 wird eine aus halbkugelförmi gen Teilchen bestehende Schicht 14 so aufgebracht daß sie ab wechselnde Erhöhungen und Vertiefungen aufweist, wie in Fig. 6b dargestellt. Auf die aus halbkugelförmigen Teilchen beste hende Schicht 14 wird eine ausgleichende bzw. einebnende Isolierschicht 15 aufgebracht. Die ausgleichende Isolierschicht 15 wird dann so abgeätzt, daß die Spitze jeder Erhöhung der aus halbkugelför migen Teilchen bestehenden Schicht 14 freiliegt. Folglich bleibt die Schicht 15 nur in Vertiefungen der aus halbkugel förmigen Teilchen bestehenden Schicht 14 teilweise erhalten, wie in Fig. 7b dargestellt.

Danach werden unter Verwendung der noch vorhandenen Schicht 15 als Mustermaske die freiliegenden erhöhten Teile der aus halbkugelförmigen Teilchen bestehenden Schicht 14 abgeätzt. Anschließend wird die Polysiliziumschicht 23 durch die geätz ten Teile der aus halbkugelförmigen Teilchen bestehenden Schicht 14 weggeätzt, um das Ätzabstoppmittel 21 teilweise freizulegen. Auf der Polysiliziumschicht 13 entstehen infol gedessen eine große Anzahl von Vorsprüngen, wie in Fig. 7c dargestellt.

Dann werden, nachdem vorher die freiliegenden Teile des Ätz abstoppmittels 21 entfernt bzw. nicht entfernt worden sind, auf die gesamte obere Fläche der Polysiliziumschicht 13 nach einander eine dielektrische Schicht 16 und eine Belegungs schicht 17 aus Polysilizium aufgebracht, wodurch ein Konden sator entsteht, wie in Fig. 7d dargestellt ist.

Fig. 8a bis 8e zeigen schematische Schnittdarstellungen zur Erläuterung eines Verfahrens zur Herstellung von Halblei terbaustein-Kondensatoren nach dem zweiten Ausführungsbei spiel der Erfindung.

Bei dem Verfahren wird zunächst eine Oxidschicht 12 auf ein Halbleitersubstrat 11 aufgetragen, auf dem vorher ein Transi stor (nicht dargestellt) ausgebildet wurde. In der Oxid schicht 12 werden dann Kondensatorknotenkontakte gebildet. Danach wird auf die gesamte Oberfläche der Oxidschicht 12 eine dotierte Polysiliziumschicht 24 aufgebracht, um einen Stecker (Kontakt) auszubilden, wie in Fig. 8a dargestellt. Auf die ge samte Oberfläche der Polysiliziumschicht 24 wird dann eine Isolierschicht 25 aufgebracht, z. B. eine Oxidschicht. Auf die Isolierschicht 25 wird eine aus halbkugelförmigen Teilchen bestehende Polysiliziumschicht 14 so aufgebracht, daß sie ab wechselnde Erhöhungen und Vertiefungen aufweist, wie in Fig. 8b dargestellt.

Die Teile der Isolierschicht 25, die unterhalb der vertieften Teile der aus halbkugelförmigen Teilchen bestehenden Schicht 14 liegen, werden dann abgeätzt, um die Polysiliziumschicht 24 teilweise freizulegen, wobei die erhöhten Teile der aus halbkugelförmigen Teilchen bestehenden Schicht 14 als Muster maske verwendet werden. Auf der Isolierschicht 25 entstehen infolgedessen eine große Anzahl von Vorsprüngen, wie in Fig. 8c dargestellt.

Danach wird auf die Isolierschicht 25 eine weitere dotierte Polysiliziumschicht 26 aufgebracht, um ihre Vertiefungen aus zufüllen und ihre Vorsprünge abzudecken. Die Polysilizium schicht 26 wird dann abgeätzt, um die obere Fläche der Iso lierschicht 25 freizulegen, wie in Fig. 8d dargestellt.

Die Isolierschicht 25 wird entfernt, um die obere Fläche der Polysiliziumschicht 24 freizulegen. Anschließend werden auf die gesamte obere Fläche der Polysiliziumschichten 24 und 26 nacheinander eine dielektrische Schicht 16 und eine Belegungsschicht 17 aus Polysilizium aufgebracht, um einen Kon densator herzustellen, wie in Fig. 8e dargestellt.

Falls nach dem in Fig. 8c gezeigten Schritt das folgende Ver fahren durchgeführt wird, kann man Kondensatoren mit noch hö herer Kapazität erhalten. Dieses Verfahren wird nachstehend unter Bezugnahme auf Fig. 9a bis 9c beschrieben. Nach Ausführung des Schritts zur Bildung der vorspringenden Isolierschicht 25 entsprechend der Darstellung in Fig. 8c wird auf die Isolierschicht 25 eine dotierte Polysilizium schicht 27 aufgebracht. Dann wird die Polysiliziumschicht 27 anisotrop abgeätzt, so daß die obere Fläche der Isolier schicht 25 freigelegt wird, die Polysiliziumschicht 27 jedoch an einander gegenüberliegenden Flächen jedes Vorsprungs der Isolierschicht 25 in Form von Seitenwänden erhalten bleibt, wie in Fig. 9a dargestellt. Anschließend wird die Isolier schicht 25 entfernt, um die Polysiliziumschicht 24 freizu legen, wie in Fig. 9b dargestellt. Dann werden auf die ge samte obere Fläche der Polysiliziumschichten 24 und 27 nach einander eine dielektrische Schicht 16 und eine Belegungs schicht 17 aus Polysilizium aufgebracht, um einen Kondensator herzustellen, wie in Fig. 9c dargestellt.

Fig. 10a bis 10e zeigen schematische Schnittdarstellungen zur Erläuterung eines Verfahrens zur Herstellung von Halbleiter baustein-Kondensatoren nach dem dritten Ausführungsbeispiel der Erfindung.

Bei dem Verfahren wird zunächst eine Oxidschicht 12 auf ein Halbleitersubstrat 11 aufgebracht, auf dem vorher ein Transi stor (nicht dargestellt) ausgebildet wurde. In der Oxid schicht 12 werden dann Kondensatorknotenkontakte ausgebildet. Danach wird auf die gesamte Oberfläche der Oxidschicht 12 eine dotierte Polysiliziumschicht 28 aufgebracht, wie in Fig. 10a dargestellt. Auf die gesamte Oberfläche der Polysiliziumschicht 28 wird dann eine Isolierschicht 29, wie z. B. eine Oxidschicht, aufgebracht. Auf die Isolierschicht 29 wird eine aus halbkugelförmigen Teilchen bestehende Polysiliziumschicht 14 so aufgebracht, daß sie abwechselnde Erhöhungen und Ver tiefungen aufweist, wie in Fig. 10b dargestellt.

Die Teile der Isolierschicht 29, die unter den vertieften Teilen der aus halbkugelförmigen Teilchen bestehenden Schicht 14 liegen, werden dann abgeätzt, um die Polysiliziumschicht 28 teilweise freizulegen, wobei die erhöhten Teile der aus halbkugelförmigen Teilchen bestehenden Schicht 14 als Muster maske verwendet werden. Danach werden unter Verwendung der noch vorhandenen Teile der Isolierschicht 29 als Maske die freiliegenden Teile der Polysiliziumschicht 28 bis auf eine vorgegebene Tiefe abgeätzt, wie in Fig. 10d dargestellt. Auf der Polysiliziumschicht 28 entstehen infolgedessen eine große Anzahl von Vorsprüngen.

Nachdem die verbliebene Isolierschicht 15 entfernt ist, wer den zur Herstellung eines Kondensators auf die gesamte obere Fläche der Polysiliziumschicht 28 nacheinander eine dielek trische Schicht 16 und eine Belegungsschicht 17 aus Polysili zium aufgebracht, wie in Fig. 10e dargestellt.

Bei der Herstellung von Halbleiterbaustein-Kondensatoren kann die Isolierung zwischen benachbarten Kondensatoren durch Ausführung eines Fotoätzverfahrens nach der Ausbildung des Kondensators oder unter Anwendung der folgenden erfindungsge mäßen Verfahren hergestellt werden.

Unter Bezugnahme auf Fig. 11a bis 11f wird nachstehend ein Beispiel für die Verfahren erläutert.

Auf einen Halbleiterbaustein mit Transistoren, versenkten Bitleitungen 36 und Kondensatorknotenkontakten wird zur Bil dung eines Kondensators eine Speicherknoten-Polysilizium schicht 38 aufgebracht. Die Speicherknoten-Polysilizium schicht 38 wird so abgeätzt, daß sie in den Kondensatorzonen teilweise erhalten bleibt, wie in Fig. 11a dargestellt. Dann wird eine Nitridschicht 39 auf den Baustein aufgebracht. Auf die Nitridschicht 39 wird zur Herstellung einer ebenen oberen Fläche eine Oxidschicht 40 aufgebracht, wie in Fig. 11b dar gestellt. Die Oxidschicht 40 wird dann abgeätzt, um die über der Speicherknoten-Polysiliziumschicht 38 liegenden Teile der Nitridschicht 39 freizulegen, wie in Fig. 11c dargestellt.

Die freiliegenden Teile der Nitridschicht 39 werden an schließend entfernt, um die Speicherknoten-Polysilizium schicht 38 freizulegen. Danach wird auf die gesamte freilie gende Oberfläche eine aus halbkugelförmigen Teilchen beste hende Polysiliziumschicht 41 so aufgebracht, daß sie abwech selnde Erhöhungen und Vertiefungen aufweist. Die Vertiefungen der aus halbkugelförmigen Teilchen bestehenden Schicht 41 werden dann mit einer Isolierschicht 42 ausgefüllt. Dabei bleiben die Spitzen aller Erhöhungen der aus halbkugelförmi gen Teilchen bestehenden Schicht 41 unbedeckt, wie in Fig. 11d dargestellt. Danach werden die freiliegenden erhöhten Teile der aus halbkugelförmigen Teilchen bestehenden Schicht 41 sowie die Speicherknoten-Polysiliziumschicht 38 bis auf eine vorgegebene Tiefe abgeätzt, wobei die in die vertieften Teile der aus halbkugelförmigen Teilchen bestehenden Schicht 41 gefüllte Isolierschicht 42 als Maske verwendet wird, wie in Fig. 11e dargestellt. Dabei dient die in den Kondensator isolationszonen angeordnete Oxidschicht 40 als Ätzabstoppmit tel.

Nach Entfernung der verbliebenen Isolierschicht 42, der Oxid schicht 40 und der Nitridschicht 39 werden zur Herstellung eines Kondensators auf die gesamte obere Fläche nacheinander eine dielektrische Schicht 43 und eine Belegungsschicht 44 aus Polysilizium aufgebracht, wie in Fig. 11f dargestellt.

In diesem Fall kann das Verfahren auch mit vorheriger Ein stellung des Ätzendpunkts in der Speicherknoten-Polysilizium schicht 38 durchgeführt werden, wie in den in Fig. 6a bis 6d und Fig. 7a bis 7d gezeigten Fällen.

In den Zeichnungen bezeichnen die Bezugszahlen "31" ein Halb leitersubstrat, "32" eine Feldoxidschicht, "33" eine Quelle bzw. Senke, "34" ein Gate, "35" und "37" bezeichnen Oxid schichten und "36" bezeichnet eine Bitleitung.

Andererseits wird in Fig. 12a bis 12e ein weiteres erfin dungsgemäßes Verfahren dargestellt.

Auf einen Halbleiterbaustein von der gleichen Konstruktion wie im obenerwähnten ersten Fall wird zur Bildung eines Kon densators eine Speicherknoten-Polysiliziumschicht 38 aufge bracht. Die Speicherknoten-Polysiliziumschicht 38 wird so ab geätzt, daß sie wie beim ersten Verfahren in den Kondensator zonen teilweise erhalten bleibt. Anstelle der Nitridschicht 39 im ersten Verfahren wird in diesem Fall eine Polysilizium schicht 45 auf den Baustein aufgebracht. Auf die Polysiliziumschicht 45 wird zur Herstellung einer ebenen obe ren Fläche eine Oxidschicht 40 aufgebracht, wie in Fig. 12a dargestellt. Die Oxidschicht 40 wird dann abgeätzt, um die über der Speicherknoten-Polysiliziumschicht 38 liegenden Teile der Polysiliziumschicht 45 freizulegen, wie in Fig. 12b dargestellt.

Danach wird auf die gesamte freiliegende Oberfläche eine aus halbkugelförmigen Teilchen bestehende Polysiliziumschicht 41 so aufgebracht, daß sie abwechselnde Erhöhungen und Vertie fungen aufweist. Die Vertiefungen der aus halbkugelförmigen Teilchen bestehenden Schicht 41 werden dann mit einer Iso lierschicht 42 ausgefüllt. Dabei bleiben die Spitzen aller Erhöhungen der aus halbkugelförmigen Teilchen bestehenden Schicht 41 unbedeckt, wie in Fig. 12c dargestellt. Danach werden die freiliegenden erhöhten Teile der aus halbkugelför migen Teilchen bestehenden Schicht 41, die Polysilizium schicht 45 sowie die Speicherknoten-Polysiliziumschicht 38 bis auf eine vorgegebene Tiefe abgeätzt, wobei die in die vertieften Teile der aus halbkugelförmigen Teilchen bestehen den Schicht 41 gefüllte Isolierschicht 42 als Maske verwendet wird, wie in Fig. 12d dargestellt. Dabei dient die in den Kondensatorisolationszonen angeordnete Oxidschicht 40 als Ätzabstoppmittel.

Nach Entfernung der verbliebenen Isolierschicht 42 und der Oxidschicht 40 wird die Polysiliziumschicht 45 ohne Maske ab geätzt, um die in den Kondensatorisolationszonen liegenden Teile der Oxidschicht 37 freizulegen. Dann werden zur Her stellung eines Kondensators auf die gesamte obere Fläche nacheinander eine dielektrische Schicht 43 und eine Bele gungsschicht 44 aus Polysilizium aufgebracht, wie in Fig. 12e dargestellt.

Unter Bezugnahme auf Fig. 13a bis 13e wird nachstehend ein weiteres erfindungsgemäßes Verfahren erläutert.

Auf einen Halbleiterbaustein mit Transistoren und versenkten Bitleitungen 36 wird eine Nitridschicht 46 aufgebracht, die dann so abgeätzt wird, daß sie in den Kondensatorzonen teil weise erhalten bleibt, wie in Fig. 13a dargestellt. Dann wird auf die gesamte Oberfläche eine Speicherknoten-Polysili ziumschicht 38 aufgebracht, um eine ebene obere Fläche herzu stellen. Die Speicherknoten-Polysiliziumschicht 38 wird dann abgeätzt, um die in den Kondensatorisolationszonen liegenden Teile der Nitridschicht 46 freizulegen, wie in Fig. 13b dar gestellt.

Danach wird auf die gesamte freiliegende Oberfläche eine aus halbkugelförmigen Teilchen bestehende Polysiliziumschicht 41 so aufgebracht, daß sie abwechselnde Erhöhungen und Vertie fungen aufweist. Die Vertiefungen der aus halbkugelförmigen Teilchen bestehenden Schicht 41 werden dann mit einer Iso lierschicht 42 ausgefüllt. Dabei bleiben die Spitzen aller Erhöhungen der aus halbkugelförmigen Teilchen bestehenden Schicht 41 unbedeckt, wie in Fig. 13c dargestellt. Danach werden die freiliegenden erhöhten Teile der aus halbkugelför migen Teilchen bestehenden Schicht 41 und die Speicherknoten- Polysiliziumschicht 38 bis auf eine vorgegebene Tiefe abge ätzt, wobei die in die vertieften Teile der aus halbkugelför migen Teilchen bestehenden Schicht 41 gefüllte Isolierschicht 42 als Maske verwendet wird, wie in Fig. 11e dargestellt. Da bei dient die in den Kondensatorisolationszonen angeordnete Nitridschicht 46 als Ätzabstoppmittel.

Nach Entfernung der verbliebenen Isolierschicht 42 und der Nitridschicht 46 werden zur Herstellung eines Kondensators auf die gesamte obere Fläche nacheinander eine dielektrische Schicht 43 und eine Belegungsschicht 44 aus Polysilizium auf gebracht, wie in Fig. 11f dargestellt.

Wie aus der obigen Beschreibung hervorgeht, kann man erfin dungsgemäß durch Verwendung einer aus halbkugelförmigen Teil chen bestehenden Schicht mit abwechselnden Erhöhungen und Vertiefungen oder einer Schicht, mit der die Vertiefungen einer aus halbkugelförmigen Teilchen bestehenden Schicht aus gefüllt werden, eine Mustermaske erhalten. Dadurch läßt sich eine Hyperfeinstruktur von etwa 0,1 µm herstellen. Da die mittlere Größe und die Dichte der Erhöhungen und Vertiefungen der aus halbkugelförmigen Teilchen bestehenden Schicht kon trolliert werden können, ist die Mustergröße ebenfalls kon trollierbar.

Ferner kann in Fällen, wo die vorliegende Erfindung auf Kon densatoren von Halbleiterspeicherelementen angewendet wird, die Kondensatorknotenfläche in Abhängigkeit von der Ätztiefe der Polysiliziumschicht vergrößert werden. Der abgeätzte Be reich der Polysiliziumschicht kann auch durch ein Ätzabstopp mittel kontrolliert werden, so daß eine ausreichende Konden satorknotenfläche bereitgestellt werden kann. Damit können superintegrierte Halbleiterspeicherelemente der nächsten Ge neration tatsächlich geschaffen werden.

Zu Erläuterungszwecken wurden zwar verschiedene bevorzugte Ausführungsformen der Erfindung offenbart; der Fachmann wird aber erkennen, daß verschiedene Modifikationen, Zusätze und Substitutionen vorgenommen werden können, ohne vom Schutzum fang und vom Gedanken der Erfindung abzuweichen, wie sie in den beigefügten Patentansprüchen offenbart werden. Insbeson dere können Ausführungsformen der Erfindung miteinander kom biniert werden.

Claims

1. Hyperfeinstrukturierungsverfahren für einen Halbleiterbau stein, das die folgenden Schritte umfaßt:

a) Aufbringen einer aus halbkugelförmigen Teilchen bestehen den Schicht mit Erhöhungen und Vertiefungen auf eine erste zu ätzende Schicht, wobei die aus halbkugelförmigen Teilchen be stehende Schicht außerdem eine höhere Ätztrennschärfe als die erste Schicht aufweist;
b) Ausfüllen der Vertiefungen der aus halbkugelförmigen Teilchen bestehenden Schicht mit einer zweiten Schicht, die eine höhere Ätztrennschärfe als die aus halbkugelförmigen Teilchen bestehende Schicht besitzt; und
c) Abätzen der Erhöhungen der aus halbkugelförmigen Teilchen bestehenden Schicht, um die erste Schicht freizulegen, wobei die zweite Schicht als Maske verwendet wird, und anschließen des Abätzen der ersten Schicht.

2. Hyperfeinstrukturierungsverfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt (a) das Steuern der Auf bringungsdauer der aus halbkugelförmigen Teilchen bestehenden Schicht enthält, um einen gewünschten Abstand zwischen be nachbarten Erhöhungen bzw. Vertiefungen dieser Schicht zu er zielen.

3. Hyperfeinstrukturierungsverfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Schritt (a) das Abätzen der aus halbkugelförmigen Teilchen bestehenden Schicht nach dem Aufbringen enthält, um einen gewünschten Abstand zwischen be nachbarten Erhöhungen bzw. Vertiefungen dieser Schicht zu er zielen.

4. Hyperfeinstrukturierungsverfahren nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß der Schritt (b) das Aufbringen der zweiten Schicht auf die aus halbkugelförmigen Teilchen bestehende Schicht und das anschließende Abätzen der zweiten Schicht enthält, so daß sie nur in den Vertiefungen der aus halbkugelförmigen Teilchen bestehenden Schicht erhalten bleibt, um eine gewünschte Maskengröße zu erzielen.

5. Hyperfeinstrukturierungsverfahren für einen Halbleiterbau stein, das die folgenden Schritte umfaßt:

a) Aufbringen einer aus halbkugelförmigen Teilchen bestehen den Schicht mit Erhöhungen und Vertiefungen auf eine erste zu ätzende Schicht, wobei die aus halbkugelförmigen Teilchen be stehende Schicht außerdem die gleiche Ätztrennschärfe wie die erste Schicht aufweist;
b) Ausfüllen der Vertiefungen der aus halbkugelförmigen Teilchen bestehenden Schicht mit einer zweiten Schicht, die eine höhere Ätztrennschärfe als die aus halbkugelförmigen Teilchen bestehende Schicht aufweist; und
c) kontinuierliches Abätzen der Erhöhungen der aus halbku gelförmigen Teilchen bestehenden Schicht sowie der ersten Schicht bis auf eine vorgegebene Tiefe unter Verwendung der zweiten Schicht als Maske.

6. Hyperfeinstrukturierungsverfahren nach Anspruch 5, dadurch gekennzeichnet, daß der Schritt (a) das Steuern der Auf bringungsdauer der aus halbkugelförmigen Teilchen bestehenden Schicht enthält, um einen gewünschten Abstand zwischen be nachbarten Erhöhungen bzw. Vertiefungen dieser Schicht zu er zielen.

7. Hyperfeinstrukturierungsverfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß der Schritt (a) das Abätzen der aus halbkugelförmigen Teilchen bestehenden Schicht nach dem Aufbringen enthält, um einen gewünschten Abstand zwischen be nachbarten Erhöhungen bzw. Vertiefungen dieser Schicht zu er zielen.

8. Hyperfeinstrukturierungsverfahren nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß der Schritt (b) das Aufbringen der zweiten Schicht auf die aus halbkugelförmigen Teilchen bestehende Schicht und das anschließende Abätzen der zweiten Schicht enthält, so daß sie nur in den Vertiefungen der aus halbkugelförmigen Teilchen bestehenden Schicht erhalten bleibt, um eine gewünschte Maskengröße zu erzielen.

9. Hyperfeinstrukturierungsverfahren für einen Halbleiterbau stein, das die folgenden Schritte umfaßt:

a) Aufbringen einer aus halbkugelförmigen Teilchen bestehen den Schicht mit Erhöhungen und Vertiefungen auf eine erste zu ätzende Schicht, wobei die aus halbkugelförmigen Teilchen be stehende Schicht außerdem eine höhere Ätztrennschärfe als die erste Schicht aufweist; und
b) Abätzen der Teile der ersten Schicht, die unter den Ver tiefungen der aus halbkugelförmigen Teilchen bestehenden Schicht liegen, bis auf eine vorgegebene Tiefe, wobei die Er höhungen der aus halbkugelförmigen Teilchen bestehenden Schicht als Maske verwendet werden.

10. Hyperfeinstrukturierungsverfahren nach Anspruch 9, da durch gekennzeichnet, daß der Schritt (a) das Steuern der Aufbringungsdauer der aus halbkugelförmigen Teilchen beste henden Schicht umfaßt, um einen gewünschten Abstand zwischen benachbarten Erhöhungen bzw. Vertiefungen dieser Schicht zu erzielen.

11. Hyperfeinstrukturierungsverfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß der Schritt (a) das Abätzen der aus halbkugelförmigen Teilchen bestehenden Schicht nach dem Aufbringen enthält, um einen gewünschten Abstand zwischen benachbarten Erhöhungen bzw. Vertiefungen dieser Schicht zu erzielen.

12. Hyperfeinstrukturierungsverfahren für einen Halbleiter baustein, das die folgenden Schritte umfaßt:

a) Aufbringen einer zweiten Schicht auf eine erste zu ät zende Schicht, wobei die zweite Schicht außerdem eine höhere Ätztrennschärfe aufweist als die erste Schicht;
b) Aufbringen einer aus halbkugelförmigen Teilchen bestehen den Schicht mit Erhöhungen und Vertiefungen auf die zweite zu ätzende Schicht, wobei die aus halbkugelförmigen Teilchen be stehende Schicht außerdem eine höhere Ätztrennschärfe als die zweite Schicht aufweist;
c) Abätzen der Teile der zweiten Schicht, die unter den Ver tiefungen der aus halbkugelförmigen Teilchen bestehenden Schicht liegen, um die erste Schicht freizulegen, wobei die Erhöhungen der aus halbkugelförmigen Teilchen bestehenden Schicht als Maske verwendet werden, und anschließendes Abät zen der ersten Schicht.

13. Hyperfeinstrukturierungsverfahren nach Anspruch 12, da durch gekennzeichnet, daß der Schritt (b) das Steuern der Aufbringungsdauer der aus halbkugelförmigen Teilchen beste henden Schicht enthält, um einen gewünschten Abstand zwischen benachbarten Erhöhungen bzw. Vertiefungen dieser Schicht zu erzielen.

14. Hyperfeinstrukturierungsverfahren nach Anspruch 12 oder 13, dadurch gekennzeichnet, daß der Schritt (b) das Abätzen der aus halbkugelförmigen Teilchen bestehenden Schicht nach dem Aufbringen enthält, um einen gewünschten Abstand zwischen benachbarten Erhöhungen bzw. Vertiefungen dieser Schicht zu erzielen.

15. Verfahren zur Herstellung eines Halbleiterspeicher element-Kondensators mit einer Vielzahl von Vorsprüngen, das die folgenden Schritte umfaßt:

a) Ausbildung eines Kondensatorknotenkontakts auf einem Halbleitersubstrat mit Transistor und anschließendes Aufbrin gen einer Speicherknoten-Polysiliziumschicht;
b) Aufbringen einer aus halbkugelförmigen Teilchen bestehen den Polysiliziumschicht mit Erhöhungen und Vertiefungen auf die Speicherknoten-Polysiliziumschicht und anschließendes Ausfüllen der Vertiefungen der aus halbkugelförmigen Teilchen bestehenden Schicht mit einer ausgleichenden Isolierschicht, die eine höhere Ätztrennschärfe aufweist als das Polysili zium;
c) kontinuierliches Abätzen der Erhöhungen der aus halbku gelförmigen Teilchen bestehenden Schicht sowie der unter den Erhöhungen liegenden Teile der Speicherknoten-Polysilizium schicht bis auf eine vorgegebene Tiefe, wobei die Isolier schicht als Maske verwendet wird, so daß an der Speicherkno ten-Polysiliziumschicht eine Vielzahl von Vorsprüngen entste hen, und
d) Entfernen der Isolierschicht, dann nacheinander erfolgen des Aufbringen einer dielektrischen Schicht und einer Bele gungsschicht aus Polysilizium auf die gesamte Oberfläche.

16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß bei Verwendung einer Oxidschicht als ausgleichende Isolier schicht der Schritt (b) eine Wärmebehandlung der Oberfläche der aus halbkugelförmigen Teilchen bestehenden Schicht in ei ner oxidierenden Atmosphäre enthält, um einen gewünschten Ab stand zwischen benachbarten Erhöhungen bzw. Vertiefungen die ser Schicht zu erzielen.

17. Verfahren nach Anspruch 15 oder 16, dadurch gekennzeich net, daß nach dem Entfernen der ausgleichenden Isolierschicht der Schritt (d) das Aufbringen einer weiteren Polysilizium schicht auf die Speicherknoten-Polysiliziumschicht bis auf eine vorgegebene Dicke enthält, um die Form des Speicherkno ten-Polysiliziums wiederherzustellen.

18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß vor dem Aufbringen der weiteren Polysiliziumschicht der Schritt (d) ferner zur Bildung einer Oxidschicht die thermi sche Oxidation der Oberfläche der Speicherknoten-Polysilizi umschicht bis zu einer vorgegebenen Tiefe und die an schließende Entfernung der Oxidschicht enthält.

19. Verfahren zur Herstellung eines Halbleiterspeicher element-Kondensators mit einer Vielzahl von Vorsprüngen, das die folgenden Schritte umfaßt:

a) Ausbildung eines Kondensatorknotenkontakts auf einem Halbleitersubstrat mit Transistor, Ausbildung eines Ätzab stoppmittels, welches das Halbleitersubstrat mit dem darauf befindlichen Kondensator verbindet, und anschließendes Auf bringen einer Speicherknoten-Polysiliziumschicht;
b) Aufbringen einer aus halbkugelförmigen Teilchen bestehen den Polysiliziumschicht mit Erhöhungen und Vertiefungen auf die Speicherknoten-Polysiliziumschicht und anschließendes Ausfüllen der Vertiefungen der aus halbkugelförmigen Teilchen bestehenden Schicht mit einer ausgleichenden Isolierschicht, die eine höhere Ätztrennschärfe aufweist als das Polysili zium;
c) kontinuierliches Abätzen der Erhöhungen der aus halbku gelförmigen Teilchen bestehenden Schicht sowie der unter den Erhöhungen liegenden Teile der Speicherknoten-Polysilizium schicht, um das Ätzabstoppmittel freizulegen, wobei die Iso lierschicht als Maske verwendet wird, so daß an der Spei cherknoten-Polysiliziumschicht eine Vielzahl von Vorsprüngen entstehen, und
d) Entfernen der Isolierschicht, dann nacheinander erfolgen des Aufbringen einer dielektrischen Schicht und einer Belegungsschicht aus Polysilizium auf die gesamte Oberfläche.

20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß das Ätzabstoppmittel ein Metall mit hohem Schmelzpunkt oder eine Metallverbindung mit hohem Schmelzpunkt ist.

21. Verfahren nach Anspruch 19 oder 20, dadurch gekennzeich net, daß der Schritt (a) die Ausbildung einer Kittschicht zwischen dem Halbleitersubstrat und dem Ätzabstoppmittel ent hält, wobei die Kittschicht so ausgeführt ist, daß sie den Kontakt zwischen dem Halbleitersubstrat und dem Ätzabstopp mittel verbessert.

22. Verfahren zur Herstellung eines Halbleiterspeicher element-Kondensators mit einer Vielzahl von Vorsprüngen, das die folgenden Schritte umfaßt:

a) Ausbildung eines Kondensatorknotenkontakts auf einem Halbleitersubstrat mit einem Transistor, nacheinander erfolgende Ausbildung einer Knoten-Polysiliziumschicht und eines Ätzab stoppmittels auf dem Halbleitersubstrat und anschließendes Aufbringen einer Speicherknoten-Polysiliziumschicht;
b) Aufbringen einer aus halbkugelförmigen Teilchen bestehen den Polysiliziumschicht mit Erhöhungen und Vertiefungen auf die Speicherknoten-Polysiliziumschicht und anschließendes Ausfüllen der Vertiefungen der aus halbkugelförmigen Teilchen bestehenden Schicht mit einer ausgleichenden Isolierschicht, wobei die Isolierschicht eine höhere Ätztrennschärfe aufweist als das Polysilizium;
c) kontinuierliches Abätzen der Erhöhungen der aus halbku gelförmigen Teilchen bestehenden Schicht und der unter den Erhöhungen liegenden Teile der Speicherknoten-Polysilizium schicht, um das Ätzabstoppmittel freizulegen, wobei die Iso lierschicht als Maske verwendet wird, so daß an der Speicher knoten-Polysiliziumschicht eine Vielzahl von Vorsprüngen ent stehen; und
d) Entfernen der Isolierschicht, dann nacheinander erfolgen des Aufbringen einer dielektrischen Schicht und einer Bele gungsschicht aus Polysilizium auf die gesamte Oberfläche.

23. Verfahren nach Anspruch 22, dadurch gekennzeichnet, daß das Ätzabstoppmittel ein Metall mit hohem Schmelzpunkt oder eine Metallverbindung mit hohem Schmelzpunkt ist.

24. Verfahren nach Anspruch 22 oder 23, dadurch gekennzeich net, daß der Schritt (d) das Entfernen des freiliegenden Ätz abstoppmittels umfaßt, um die Knoten-Polysiliziumschicht freizulegen.

25. Verfahren zur Herstellung eines Halbleiterspeicherele ment-Kondensators mit einer Vielzahl von Vorsprüngen, das die folgenden Schritte umfaßt:

a) Ausbildung eines Kondensatorknotenkontakts auf einem Halbleitersubstrat mit Transistor und Aufbringen einer Poly siliziumschicht, die auf dem Halbleitersubstrat einen Kontakt bildet;
b) Aufbringen einer Isolierschicht auf die Polysilizium schicht und anschließende Ausbildung einer aus halbkugelför migen Teilchen bestehenden Polysiliziumschicht mit Erhöhungen und Vertiefungen auf der Isolierschicht;
c) Abätzen der Teile der Isolierschicht, die unter den Ver tiefungen der aus halbkugelförmigen Teilchen bestehenden Schicht liegen, um die Polysiliziumschicht freizulegen, wobei die Erhöhungen der aus halbkugelförmigen Teilchen bestehenden Schicht als Maske verwendet werden, so daß an der Isolier schicht eine Vielzahl von Vorsprüngen entstehen;
d) Ausfüllen der geätzten Teile der Isolierschicht mit einer weiteren Polysiliziumschicht und anschließendes Freilegen der Oberfläche der Isolierschicht und
e) Entfernen der Isolierschicht, dann nacheinander erfol gendes Aufbringen einer dielektrischen Schicht und einer Be legungsschicht aus Polysilizium auf die gesamte Oberfläche.

26. Verfahren zur Herstellung eines Halbleiterspeicherele ment-Kondensators mit einer Vielzahl von Vorsprüngen, das die folgenden Schritte umfaßt:

a) Ausbildung eines Kondensatorknotenkontakts auf einem Halbleitersubstrat mit Transistor, nacheinander erfolgende Ausbildung einer Knoten-Polysiliziumschicht und eines Ätzab stoppmittels auf dem Halbleitersubstrat und anschließendes Aufbringen einer Speicherknoten-Polysiliziumschicht;
b) Aufbringen einer Isolierschicht auf die Speicherknoten- Polysiliziumschicht und anschließende Ausbildung einer aus halbkugelförmigen Teilchen bestehenden Polysiliziumschicht mit Erhöhungen und Vertiefungen auf der Isolierschicht;
c) Abätzen der Teile der Isolierschicht, die unter der Ver tiefungen der aus halbkugelförmigen Teilchen bestehenden Schicht liegen, um die Speicherknoten-Polysiliziumschicht freizulegen, wobei die Erhöhungen der aus halbkugelförmigen Teilchen bestehenden Schicht als Maske verwendet werden, so daß an der Isolierschicht eine Vielzahl von Vorsprüngen ent stehen;
d) Aufbringen einer Polysiliziumschicht auf die gesamte Oberfläche und anschließendes anisotropes Abätzen der Polysi liziumschicht, um die obere Fläche der Isolierschicht so freizulegen, daß die Polysiliziumschicht in Form von Seiten wänden an einander gegenüberliegenden Seitenflächen jedes Vorsprungs der Isolierschicht erhalten bleibt; und
e) Entfernen der Isolierschicht, um das Speicherknoten-Poly silizium freizulegen, dann nacheinander erfolgendes Aufbrin gen einer dielektrischen Schicht und einer Belegungsschicht aus Polysilizium auf die gesamte Oberfläche.

27. Verfahren zur Herstellung eines Halbleiterspeicherele ment-Kondensators mit einer Vielzahl von Vorsprüngen, das die folgenden Schritte umfaßt:

a) Ausbildung eines Kondensatorknotenkontakts auf einem Halbleitersubstrat mit Transistor und anschließendes Aufbrin gen einer Speicherknoten-Polysiliziumschicht;
b) Aufbringen einer Isolierschicht auf die Speicherknoten- Polysiliziumschicht und anschließende Ausbildung einer aus halbkugelförmigen Teilchen bestehenden Polysiliziumschicht mit Erhöhungen und Vertiefungen auf der Isolierschicht;
c) Abätzen der Teile der Isolierschicht, die unter den Ver tiefungen der aus halbkugelförmigen Teilchen bestehenden Schicht liegen, um die Speicherknoten-Polysiliziumschicht freizulegen, wobei die Erhöhung der aus halbkugelförmigen Teilchen bestehenden Schicht als Maske verwendet werden, so daß an der Isolierschicht eine Vielzahl von Vorsprüngen ent stehen;
d) Abätzen der freiliegenden Teile des Speicherknoten-Poly siliziums bis auf eine vorgegebene Tiefe unter Verwendung der Vorsprünge der Isolierschicht als Maske und
e) Entfernen der Isolierschicht, dann nacheinander erfol gendes Aufbringen einer dielektrischen Schicht und einer Be legungsschicht aus Polysilizium auf die gesamte Oberfläche.

28. Verfahren zur Herstellung eines Halbleiterspeicher elements mit Transistoren, versenkten Bitleitungen und Kon densatorknotenkontakten, das die folgenden Schritte umfaßt:

a) Aufbringen einer Speicherknoten-Polysiliziumschicht auf das Halbleiterspeicherelement und anschließendes Abätzen, so daß die Speicherknoten-Polysiliziumschicht in Kondensator zonen teilweise erhalten bleibt;
b) Aufbringen einer Nitridschicht auf die gesamte Oberfläche und anschließendes Aufbringen einer Oxidschicht auf die Ni tridschicht zum Einebnen der Gesamtoberfläche;
c) Abätzen der Oxidschicht, um die Teile der Nitridschicht freizulegen, die über der erhalten gebliebenen Speicher knoten-Polysiliziumschicht liegen;
d) Entfernen der freiliegenden Teile der Nitridschicht, um das Speicherknoten-Polysilizium freizulegen, danach Aufbrin gen einer aus halbkugelförmigen Teilchen bestehenden Polysi liziumschicht mit Erhöhungen und Vertiefungen auf die gesamte Oberfläche und Ausfüllen der Vertiefungen der aus halbkugel förmigen Teilchen bestehenden Schicht mit einer Isolier schicht;
e) kontinuierliches Abätzen der Erhöhungen der aus halbku gelförmigen Teilchen bestehenden Schicht und der unter den Erhöhungen liegenden Teile der Speicherknoten-Polysilizium schicht bis auf eine vorgegebene Tiefe unter Verwendung der Isolierschicht als Maske, so daß an der Speicherknoten-Poly siliziumschicht eine Vielzahl von Vorsprüngen entstehen; und
f) Entfernen der Isolierschicht, der Oxidschicht und der Ni tridschicht, dann nacheinander erfolgendes Aufbringen einer dielektrischen Schicht und einer Belegungsschicht aus Po lysilizium auf die gesamte Oberfläche.

29. Verfahren nach Anspruch 28, dadurch gekennzeichnet, daß das Speicherknoten-Polysilizium an seinem unteren Ende durch ein Ätzabstoppmittel begrenzt wird, so daß das Abätzen des Speicherknoten-Polysiliziums beendet wird, sobald das Ätzab stoppmittel freigelegt ist.

30. Verfahren nach Anspruch 28, dadurch gekennzeichnet, daß das Speicherknoten-Polysilizium eine Doppelschichtstruktur aufweist, bei der ein Ätzabstoppmittel zwischen zwei Polysi liziumschichten eingelagert ist, so daß das Abätzen des Spei cherknoten-Polysiliziums beendet wird, sobald das Ätzabstopp mittel freigelegt ist.

31. Verfahren zur Herstellung eines Halbleiterspeicher elements mit Transistoren, versenkten Bitleitungen und Kon densatorknotenkontakten, das die folgenden Schritte umfaßt:

a) Aufbringen einer Speicherknoten-Polysiliziumschicht auf das Halbleiterspeicherelement und anschließendes Abätzen, so daß die Polysiliziumschicht in Kondensatorzonen teilweise er halten bleibt;
b) Aufbringen einer Polysiliziumschicht auf die gesamte Oberfläche und anschließendes Aufbringen einer Oxidschicht auf die Polysiliziumschicht zum Einebnen der Gesamtoberflä che;
c) Abätzen der Oxidschicht, um die Teile der Polysilizium schicht freizulegen, die über der erhalten gebliebenen Speicherknoten-Polysiliziumschicht liegen;
d) Aufbringen einer aus halbkugelförmigen Teilchen bestehen den Polysiliziumschicht mit Erhöhungen und Vertiefungen auf die gesamte Oberfläche und anschließendes Ausfüllen der Ver tiefungen der aus halbkugelförmigen Teilchen bestehenden Schicht mit einer Isolierschicht;
e) kontinuierliches Abätzen der Erhöhungen der aus halbku gelförmigen Teilchen bestehenden Schicht und der entsprechen den Teile der Polysiliziumschicht und der Speicherknoten-Po lysiliziumschicht unter den Erhöhungen bis auf eine vorgege bene Tiefe, wobei die Isolierschicht als Maske verwendet wird, so daß an der Speicherknoten-Polysiliziumschicht eine Vielzahl von Vorsprüngen entstehen; und
f) Entfernen der Isolierschicht und der Oxidschicht, Abätzen der Polysiliziumschicht, um eine weitere, in den Kondensator isolationszonen liegende Oxidschicht freizulegen, und dann nacheinander erfolgendes Aufbringen einer dielektrischen Schicht und einer Belegungsschicht aus Polysilizium auf die gesamte Oberfläche.

32. Verfahren nach Anspruch 31, dadurch gekennzeichnet, daß das Speicherknoten-Polysilizium an seinem unteren Ende durch ein Ätzabstoppmittel begrenzt wird, so daß das Abätzen des Speicherknoten-Polysiliziums beendet wird, sobald das Ätzab stoppmittel freigelegt ist.

33. Verfahren nach Anspruch 31, dadurch gekennzeichnet, daß das Speicherknoten-Polysilizium eine Doppelschichtstruktur aufweist, bei der ein Ätzabstoppmittel zwischen zwei Polysi liziumschichten eingelagert ist, so daß das Abätzen des Spei cherknoten-Polysiliziums beendet wird, sobald das Ätzabstopp mittel freigelegt ist.

34. Verfahren zur Herstellung eines Halbleiterspeicher elements mit Transistoren, versenkten Bitleitungen und Kon densatorknotenkontakten, das die folgenden Schritte umfaßt:

a) Aufbringen einer Nitridschicht auf das Halbleiterspei cherelement und anschließendes Abätzen, so daß die Nitrid schicht nur in Kondensatorisolationszonen erhalten bleibt;
b) Aufbringen einer Speicherknoten-Polysiliziumschicht auf die gesamte Oberfläche, um diese einzuebnen, und anschließen des Abätzen der Speicherknoten-Polysiliziumschicht, um die in den Kondensatorisolationszonen liegende Nitridschicht frei zu legen;
c) Aufbringen einer aus halbkugelförmigen Teilchen bestehen den Polysiliziumschicht mit Erhöhungen und Vertiefungen auf die gesamte Oberfläche und anschließendes Ausfüllen der Ver tiefungen der aus halbkugelförmigen Teilchen bestehenden Schicht mit einer Isolierschicht;
d) kontinuierliches Abätzen der Erhöhungen der aus halbku gelförmigen Teilchen bestehenden Schicht und der unter den Erhöhungen liegenden Teile der Speicherknoten-Polysilizium schicht bis auf eine vorgegebene Tiefe unter Verwendung der Isolierschicht als Maske, so daß an der Speicherknoten-Poly siliziumschicht eine Vielzahl von Vorsprüngen entstehen; und
e) Entfernen der Isolierschicht und der Nitridschicht, dann nacheinander erfolgendes Aufbringen einer dielektrischen Schicht und einer Belegungsschicht aus Polysilizium auf die gesamte Oberfläche.

35. Verfahren nach Anspruch 34, dadurch gekennzeichnet, daß das Speicherknoten-Polysilizium an seinem unteren Ende durch ein Ätzabstoppmittel begrenzt wird, so daß das Abätzen des Speicherknoten-Polysiliziums beendet wird, sobald das Ätzab stoppmittel freigelegt ist.

36. Verfahren nach Anspruch 34, dadurch gekennzeichnet, daß das Speicherknoten-Polysilizium eine Doppelschichtstruktur aufweist, bei der ein Ätzabstoppmittel zwischen zwei Polysi liziumschichten eingelagert ist, so daß das Abätzen des Spei cherknoten-Polysiliziums beendet wird, sobald das Ätzabstopp mittel freigelegt ist.