DE4222584A1 - Verfahren zur herstellung von halbleiterbausteinen - Google Patents
Verfahren zur herstellung von halbleiterbausteinenInfo
- Publication number
- DE4222584A1 DE4222584A1 DE4222584A DE4222584A DE4222584A1 DE 4222584 A1 DE4222584 A1 DE 4222584A1 DE 4222584 A DE4222584 A DE 4222584A DE 4222584 A DE4222584 A DE 4222584A DE 4222584 A1 DE4222584 A1 DE 4222584A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- polysilicon
- etching
- storage node
- elevations
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 70
- 238000005530 etching Methods 0.000 title claims description 87
- 229910052710 silicon Inorganic materials 0.000 title claims 5
- 239000010703 silicon Substances 0.000 title claims 4
- 230000000873 masking effect Effects 0.000 title abstract 3
- 239000011159 matrix material Substances 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 84
- 239000010410 layer Substances 0.000 claims description 528
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 169
- 229920005591 polysilicon Polymers 0.000 claims description 169
- 239000002245 particle Substances 0.000 claims description 144
- 239000004065 semiconductor Substances 0.000 claims description 66
- 238000003860 storage Methods 0.000 claims description 62
- 238000004519 manufacturing process Methods 0.000 claims description 23
- 150000004767 nitrides Chemical class 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 21
- 238000009413 insulation Methods 0.000 claims description 12
- 238000011049 filling Methods 0.000 claims description 11
- 230000008018 melting Effects 0.000 claims description 8
- 238000002844 melting Methods 0.000 claims description 8
- 239000011247 coating layer Substances 0.000 claims description 6
- 238000000926 separation method Methods 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 150000002736 metal compounds Chemical class 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 230000000717 retained effect Effects 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 3
- 239000003795 chemical substances by application Substances 0.000 claims 3
- 238000010438 heat treatment Methods 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 230000008021 deposition Effects 0.000 abstract 2
- 239000000463 material Substances 0.000 description 12
- 210000003608 fece Anatomy 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 230000032050 esterification Effects 0.000 description 4
- 238000005886 esterification reaction Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000004952 Polyamide Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000012798 spherical particle Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 1
- 229910019974 CrSi Inorganic materials 0.000 description 1
- 229910017639 MgSi Inorganic materials 0.000 description 1
- 229910016006 MoSi Inorganic materials 0.000 description 1
- 229910005881 NiSi 2 Inorganic materials 0.000 description 1
- 229910021140 PdSi Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Drying Of Semiconductors (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Herstellung von
Halbleiterbausteinen und insbesondere eine Hyperfeinstruktu
rierungstechnik für Halbleiterbausteine.
Gegenwärtig macht die Entwicklung von Strukturierungstechni
ken entsprechend dem Trend zur Hochintegration von Halblei
terbausteinen schnelle Fortschritte. Als typische Strukturie
rungstechnik gibt es eine lithographische Technik, die als
Verfahren zur Festlegung der Struktur eines zu fertigenden
Halbleiterbausteins angewendet wird. Es handelt sich um die
Technik der genauen Übertragung der Musterinformationen des
Halbleiterbausteins auf die Oberfläche eines Wafers (Halblei
terscheibe). Das heißt, die lithographische Technik umfaßt
die Ausbildung eines Musters auf einer mit Fotolack (Resist)
beschichteten Waferoberfläche durch Belichtung des Fotolacks
entsprechend den Musterdaten und anschließende Durchführung
eines Fotolackprozesses, wie z. B. einer Entwicklung, gefolgt
von einer Ätzung oder einem Ioneneinbau unter Verwendung des
Fotolackmusters als Maske.
Diese lithographische Technik erfordert jedoch verschiedene
Geräte, insbesondere Belichtungsgeräte, und begrenzt die
Strukturgröße von Fotolacken.
Es ist daher eine Aufgabe der Erfindung, die nach dem Stand
der Technik bestehenden Probleme zu überwinden und ein Hyper
feinstrukturierungsverfahren für Halbleiterbausteine bereit
zustellen, bei dem halbkugelförmige Teilchen zum Aufbau einer
Maskenstruktur verwendet werden.
Eine weitere Aufgabe der Erfindung ist die Bereitstellung ei
nes Hyperfeinstrukturierungsverfahrens für Halbleiterbaustei
ne, wobei zwischen halbkugelförmigen Teilchen ausgebildete
Vertiefungen mit einem Material ausgefüllt werden, dessen
Ätztrennschärfe höher ist als die der halbkugelförmigen Teil
chen, um das Material als Maskenstruktur zu verwenden.
Eine weitere Aufgabe der Erfindung ist die Bereitstellung
eines Fertigungsverfahrens für Halbleiterspeicherelemente von
hoher Kapazität, das mit einer Hyperfeinstrukturierung unter
Verwendung halbkugelförmiger Teilchen arbeitet.
In einer Ausführungsform bietet die Erfindung ein aus folgen
den Schritten bestehendes Hyperfeinstrukturierungsverfahren
für einen Halbleiterbaustein: Aufbringen einer Schicht aus
halbkugelförmigen Teilchen mit Erhöhungen und Vertiefungen
auf eine erste zu ätzende Schicht, wobei die aus halbkugel
förmigen Teilchen bestehende Schicht außerdem eine höhere
Ätztrennschärfe aufweist als die erste Schicht; Ausfüllen der
Vertiefungen in der aus halbkugelförmigen Teilchen bestehen
den Schicht mit einer zweiten Schicht, die eine höhere Ätz
trennschärfe besitzt als die Schicht aus halbkugelförmigen
Teilchen; Abätzen der Erhöhungen der Schicht aus halbkugel
förmigen Teilchen, um die erste Schicht unter Verwendung der
zweiten Schicht als Maske freizulegen, und anschließendes Ab
ätzen der ersten Schicht.
In einer weiteren Ausführungsform bietet die Erfindung außer
dem ein aus folgenden Schritten bestehendes Hyperfein
strukturierungsverfahren für einen Halbleiterbaustein: Auf
bringen einer Schicht aus halbkugelförmigen Teilchen mit Er
höhungen und Vertiefungen auf eine erste zu ätzende Schicht,
wobei die aus halbkugelförmigen Teilchen bestehende Schicht
die gleiche Ätztrennschärfe aufweist wie die erste Schicht;
Ausfüllen der Vertiefungen in der aus halbkugelförmigen Teil
chen bestehenden Schicht mit einer zweiten Schicht, die eine
höhere Ätztrennschärfe besitzt als die Schicht aus halbkugel
förmigen Teilchen, und kontinuierliches Abätzen der Erhöhun
gen der aus halbkugelförmigen Teilchen bestehenden Schicht
und der ersten Schicht bis auf eine vorgegebene Tiefe unter
Verwendung der zweiten Schicht als Maske.
In einer weiteren Ausführungsform bietet die Erfindung ein
aus folgenden Schritten bestehendes Hyperfeinstrukturierungs
verfahren für einen Halbleiterbaustein: Aufbringen einer
Schicht aus halbkugelförmigen Teilchen mit Erhöhungen und
Vertiefungen auf eine erste zu ätzende Schicht, wobei die aus
halbkugelförmigen Teilchen bestehende Schicht außerdem eine
höhere Ätztrennschärfe aufweist als die erste Schicht, und
Abätzen der Teile der ersten Schicht, die unter den Vertie
fungen in der aus halbkugelförmigen Teilchen bestehenden
Schicht liegen, wobei die Erhöhungen der Schicht aus halbku
gelförmigen Teilchen als Maske verwendet werden.
Die Erfindung wird nachstehend anhand von Beispielen und der
Zeichnungen näher erläutert, woraus weitere Aufgaben und Aus
führungsformen der Erfindung ersichtlich werden. Dabei zei
gen:
Fig. 1a bis 1d schematische Schnittdarstellungen zur Erläute
rung eines Hyperfeinstrukturierungsverfahrens für Halbleiter
bausteine nach einem Ausführungsbeispiel der Erfindung,
Fig. 2a und 2b schematische Schnittdarstellungen zur Erläute
rung eines Hyperfeinstrukturierungsverfahrens für Halbleiter
bausteine nach einem zweiten Ausführungsbeispiel der Erfin
dung,
Fig. 3a bis 3d schematische Schnittdarstellungen zur Erläute
rung eines Hyperfeinstrukturierungsverfahrens für Halbleiter
bausteine nach einem dritten Ausführungsbeispiel der Erfin
dung,
Fig. 4a bis 4d schematische Schnittdarstellungen zur Erläute
rung eines Verfahrens zur Fertigung von Halbleiterbaustein-
Kondensatoren nach dem ersten Ausführungsbeispiel der Erfin
dung,
Fig. 5a und 5b schematische Schnittdarstellungen zur Erläute
rung eines Verfahrens zum Ausgleich von Oberflächendefekten,
die möglicherweise bei dem in Fig. 4a bis 4d dargestellten
Verfahren auftreten,
Fig. 6a bis 6d schematische Schnittdarstellungen zur Erläute
rung des in Fig. 4a bis 4d dargestellten Verfahrens, bei dem
der Ätzendpunkt erfindungsgemäß eingestellt wird,
Fig. 7a bis 7d schematische Schnittdarstellungen zur Erläute
rung des in Fig. 5a bis 5d dargestellten Verfahrens, bei dem
der Ätzendpunkt erfindungsgemäß eingestellt wird,
Fig. 8a bis 8e schematische Schnittdarstellungen zur Erläute
rung eines Verfahrens zur Herstellung von Halbleiterbaustein-
Kondensatoren nach dem zweiten Ausführungsbeispiel der Erfin
dung,
Fig. 9a bis 9c schematische Schnittdarstellungen zur Erläute
rung eines weiteren Verfahrens zur Fertigung von Halbleiter
baustein-Kondensatoren nach dem zweiten Ausführungsbeispiel
der Erfindung,
Fig. 10a bis 10e schematische Schnittdarstellungen zur Erläu
terung eines Verfahrens zur Fertigung von Halbleiterbaustein-
Kondensatoren nach dem dritten Ausführungsbeispiel der Erfin
dung,
Fig. 11a bis 11f schematische Schnittdarstellungen zur Erläu
terung eines erfindungsgemäßen Verfahrens zur Herstellung der
Isolierung zwischen benachbarten Kondensatoren bei der Ferti
gung von Halbleiterbaustein-Kondensatoren.
Fig. 12a bis 12e schematische Schnittdarstellungen zur Erläu
terung eines weiteren erfindungsgemäßen Verfahrens zur Her
stellung der Isolierung zwischen benachbarten Kondensatoren
bei der Fertigung von Halbleiterbaustein-Kondensatoren und
Fig. 13a bis 13e schematische Schnittdarstellungen zur Erläu
terung eines weiteren erfindungsgemäßen Verfahrens zur Her
stellung der Isolierung zwischen benachbarten Kondensatoren
bei der Fertigung von Halbleiterbaustein-Kondensatoren.
Fig. 1a bis 1d sind schematische Schnittdarstellungen zur Er
läuterung eines Hyperfeinstrukturierungsverfahrens für Halb
leiterbausteine nach einem Ausführungsbeispiel der Erfindung.
Nach dem Verfahren wird auf ein Halbleitersubstrat 1 (Fig. 1a)
mit einer wahlfreien zu ätzenden Schicht 2 zunächst eine
Schicht 3 aus halbkugelförmigen Teilchen aufgebracht, wie in
Fig. 1b dargestellt. Nach dem Ausführungsbeispiel der Erfin
dung ist die aus halbkugelförmigen Teilchen bestehende
Schicht 3 eine Polysiliziumschicht, die bei einer Temperatur
von etwa 560°C bis etwa 600°C und unter einem Druck von
etwa 13,3 Pa (0,1 Torr) bis etwa 200 Pa (1,5 Torr) im Falle
von SiH4-Gas oder bei einer Temperatur von etwa 570°C bis
etwa 610°C und unter einem Druck von etwa 13,3 Pa (0,1 Torr)
bis etwa 200 Pa (1,5 Torr) im Falle von Si2H6-Gas unter An
wendung eines LPCVD-Verfahrens (chemisches Niederdruck-Auf
dampfverfahren) aufgebracht wird.
Wie in Fig. 1b dargestellt, besitzt die entstandene Schicht 3
aus halbkugelförmigen Teilchen abwechselnde Erhöhungen und
Vertiefungen. Auf die Schicht 3 aus halbkugelförmigen Teil
chen wird eine weitere wahlfreie Schicht 4 mit vorgegebener
Dicke und einer höheren Ätztrennschärfe (Ätzselektivität) als derjenigen der
Schicht 2 sowie der Schicht 3 aus halbkugelförmigen Teilchen
aufgebracht. Die Schicht 4 wird dann so abgeätzt, daß die
Spitze jeder Erhöhung der Schicht 3 aus halbkugelförmigen
Teilchen freiliegt, wie in Fig. 1b dargestellt ist. Demnach
bleibt die Schicht 4 nur in Vertiefungen der aus halbkugel
förmigen Teilchen bestehenden Schicht 3 teilweise erhalten.
Danach werden die freiliegenden erhöhten Teile der aus
halbkugelförmigen Teilchen bestehenden Schicht 3 abgeätzt, um
die Schicht 2 teilweise freizulegen, wobei die noch vorhan
dene Schicht 4 als Maske verwendet wird. Folglich entsteht
ein Maskenmuster, wie es in Fig. 1c dargestellt ist.
Da die freiliegenden Teile der Schicht 2 dann unter Anwendung
eines RIE-Verfahrens (Ätzverfahren mit reaktiven Ionen) bis
auf eine vorgegebene Tiefe abgeätzt werden, weist die Schicht
2 eine Hyperfeinstruktur von etwa 0,1 µm auf, die durch die
vertieften Teile der Schicht 3 aus halbkugelförmigen Teilchen
definiert wird, wie in Fig. 1d dargestellt ist. Nachdem man
diese gewünschte Struktur erhalten hat, wird die als Maske
verwendete Schicht entfernt. In Fällen, wo die Schicht 2 aus
dem gleichen Material besteht wie die Schicht 3 aus halbku
gelförmigen Teilchen, z. B. aus Polysilizium, können die
Schichten gleichzeitig abgeätzt werden.
Fig. 2a und 2b zeigen andererseits schematische Schnittdar
stellungen zur Erläuterung eines Hyperfeinstrukturierungsver
fahrens für Halbleiterbausteine nach einem zweiten Ausfüh
rungsbeispiel der Erfindung. In diesem Ausführungsbeispiel
werden Schichten aus den gleichen Materialien jeweils durch
die gleichen Bezugszeichen wie in dem obenerwähnten Ausfüh
rungsbeispiel bezeichnet. Nach dem Verfahren wird auf ein
Halbleitersubstrat 1 mit einer wahlfreien zu ätzenden Schicht
5 zunächst eine aus halbkugelförmigen Teilchen bestehende
Schicht 3 aufgebracht, wie in Fig. 2a dargestellt. Nach dem
Ausführungsbeispiel der Erfindung wird die Schicht 5 unter
Verwendung eines Materials mit höherer Ätztrennschärfe als
derjenigen der aus halbkugelförmigen Teilchen bestehenden
Schicht 3 gebildet. Die aus halbkugelförmigen Teilchen beste
hende Schicht 3 wird auf die gleiche Weise wie im ersten Aus
führungsbeispiel so gebildet, daß sie abwechselnde Erhöhungen
und Vertiefungen aufweist.
Die Teile der Schicht 5, die unterhalb der vertieften Teile
der aus halbkugelförmigen Teilchen bestehenden Schicht 3 lie
gen, werden dann abgeätzt, indem die erhöhten Teile der aus
halbkugelförmigen Teilchen bestehenden Schicht 3 als Maske
verwendet werden. Infolgedessen besitzt die Schicht 5 eine
durch die erhöhten Teile der aus halbkugelförmigen Teilchen
bestehenden Schicht 3 definierte Hyperfeinstruktur, wie in
Fig. 2b dargestellt. Um das Abätzen der Schicht 5 auszufüh
ren, sind vor dem Abätzen die vertieften Teile der aus halb
kugelförmigen Teilchen bestehenden Schicht 3 freizulegen.
Dieses Freilegen kann durch Abätzen der aus halbkugelförmigen
Teilchen bestehenden Schicht 3 nach dem Aufbringen oder durch
Kontrolle ihrer Aufbringungsdauer erreicht werden.
Fig. 3a und 3b zeigen schematische Schnittdarstellungen zur
Erläuterung eines Hyperfeinstrukturierungsverfahrens für
Halbleiterbausteine nach einem dritten Ausführungsbeispiel
der Erfindung. In diesem Ausführungsbeispiel werden Schichten
aus den gleichen Bestandteilen jeweils durch die gleichen Be
zugszeichen wie in den obenerwähnten Ausführungsbeispielen
bezeichnet. Nach dem Verfahren wird auf ein Halbleitersub
strat 1 mit einer wahlfreien zu ätzenden Schicht 6 zunächst
eine weitere wahlfreie Schicht 7 aufgebracht, wie in Fig. 3a
dargestellt. Nach dem Ausführungsbeispiel der Erfindung wird
die Schicht 7 unter Verwendung eines Materials mit höherer
Ätztrennschärfe als derjenigen der aus halbkugelförmigen
Teilchen bestehenden Schicht 6 gebildet. Danach wird auf die
Schicht 7 eine aus halbkugelförmigen Teilchen bestehende
Schicht 3 mit höherer Ätztrennschärfe als derjenigen der
Schicht 7 aufgebracht, wie in Fig. 3b dargestellt. Die aus
halbkugelförmigen Teilchen bestehende Schicht 3 wird auf die
gleiche Weise wie in den obenerwähnten Ausführungsbeispielen
so gebildet, daß sie abwechselnde Erhöhungen und Vertiefungen
aufweist.
Die Teile der Schicht 7, die unter den vertieften Teilen der
aus halbkugelförmigen Teilchen bestehenden Schicht 3 liegen,
werden dann unter Verwendung der erhöhten Teile der aus
halbkugelförmigen Teilchen bestehenden Schicht 3 als Maske
abgeätzt, um die Schicht 6 teilweise freizulegen, wie in Fig. 3c
dargestellt.
Da die freiliegenden Teile der Schicht 6 dann unter Verwen
dung der erhöhten Teile der aus halbkugelförmigen Teilchen
bestehenden Schicht 3 als Maske bis auf eine vorgegebene
Tiefe abgeätzt werden, weist die Schicht 6 eine Hyperfein
struktur auf, die durch die vertieften Teile der aus
halbkugelförmigen Teilchen bestehenden Schicht 3 definiert
wird, wie in Fig. 3d dargestellt.
Bei Anwendung der Schichten 2, 5 bzw. 6 mit einer Hyperfein
struktur entsprechend den obenerwähnten Ausführungsbeispielen
auf Kondensatoren von Halbleiterspeicherelementen läßt sich
eine 5mal höhere Kapazität als bei einem herkömmlichen Kon
densator erreichen.
Nachstehend wird die Erfindung für den Fall ihrer Anwendung
auf die Fertigung von Kondensatoren beschrieben.
Fig. 4a bis 4d zeigen schematische Schnittdarstellungen zur
Erläuterung eines Verfahrens zur Fertigung von Halbleiter
baustein-Kondensatoren nach dem ersten Ausführungsbeispiel
der Erfindung.
Bei dem Verfahren wird zunächst eine Oxidschicht 12 auf ein
Halbleitersubstrat 11 aufgebracht, auf dem vorher ein Transi
stor (nicht dargestellt) ausgebildet wurde. In der Oxid
schicht 12 werden dann Kondensatorknotenkontakte ausgebildet.
Danach wird auf die gesamte Oberfläche der Oxidschicht 12
eine Schicht 13 aus dotiertem Polysilizium aufgebracht, wie
in Fig. 4a dargestellt. Auf die Polysiliziumschicht 13 wird
eine aus halbkugelförmigen Teilchen bestehende Polysilizium
schicht 14 so aufgebracht, daß sie abwechselnde Erhöhungen
und Vertiefungen aufweist, wie in Fig. 4b dargestellt. Auf
die Schicht 14 aus halbkugelförmigen Teilchen wird eine
ausgleichende Isolierschicht 15 aus einem Material mit höhe
rer Ätztrennschärfe als der von Polysilizium aufgebracht. Das
Material der ausgleichenden Isolierschicht 15 kann SOG, Poly
amid, chemisch aufgedampftes Oxid oder chemisch aufgedampftes
Nitrid sein. Die Schicht 15 wird dann so weit abgeätzt, daß
die Spitze jeder Erhöhung der aus halbkugelförmigen Teilchen
bestehenden Schicht 14 freiliegt. Folglich bleibt die Schicht
15 nur in Vertiefungen der Schicht 14 aus halbkugelförmigen
Teilchen teilweise erhalten.
Danach werden unter Verwendung der noch vorhandenen Schicht
15 als Mustermaske die freiliegenden erhöhten Teile der aus
halbkugelförmigen Teilchen bestehenden Schicht 14 abgeätzt.
Die Polysiliziumschicht 13 wird anschließend durch die geätz
ten Teile der aus halbkugelförmigen Teilchen bestehenden
Schicht 14 hindurch bis auf eine vorgegebene Dicke abgeätzt.
Infolgedessen entstehen auf der Polysiliziumschicht 13 eine
Vielzahl von Vorsprüngen, wie in Fig. 4c dargestellt.
Nachdem die verbliebene ausgleichende Isolierschicht 15 ent
fernt ist, werden zur Herstellung eines Kondensators auf die
gesamte obere Fläche der Polysiliziumschicht 13 nacheinander
eine dielektrische Schicht 16 und eine Belegungsschicht 17
aus Polysilizium aufgebracht, wie in Fig. 4d dargestellt.
Zur Kontrolle der Teilung der aus halbkugelförmigen Teilchen
bestehenden Schicht 14, d. h. des Abstands zwischen benachbar
ten Erhöhungen oder benachbarten Vertiefungen, kann bei der
Durchführung des in Fig. 4b gezeigten Schritts die aus halb
kugelförmigen Teilchen bestehende Schicht 14 in einer oxidie
renden Atmosphäre wärmebehandelt werden, um auf ihrer Ober
fläche eine thermische Oxidschicht 15 (nicht dargestellt) zu
bilden, bevor die eine Oxidschicht bildende ausgleichende
Isolierschicht 15 darauf aufgebracht wird.
Zum Ausgleich möglicher Oberflächendefekte der Polysilizium
schicht 13 und der aus halbkugelförmigen Teilchen bestehenden
Schicht 14, die beim Abätzen der Schichten entstehen, kann
auf die Schichten 13 und 14 eine weitere Polysiliziumschicht
aufgebracht werden. In diesem Fall ist die Dicke der letzte
ren Polysiliziumschicht auf einen vorgegebenen Bereich zu be
grenzen, der die Aufrechterhaltung der vorspringenden Form
der Schichten 13 und 14 ermöglicht.
Nach Ausführung des in Fig. 4c dargestellten Schritts kann
zusätzlich der folgende Schritt ausgeführt werden, um die
obenerwähnten möglichen Oberflächendefekte der Polysilizium
schicht 13 und der aus halbkugelförmigen Teilchen bestehenden
Schicht 14 auszugleichen: Die Schichten 13 und 14 werden in
oxidierender Atmosphäre wärmebehandelt, um eine thermische
Oxidschicht 18 zu bilden, welche die Vorsprünge der Schichten
13 und 14 umgibt, wie in Fig. 5a dargestellt. Dabei werden
durch die Bildung der thermischen Oxidschicht 18 die Vor
sprünge der Schichten 13 und 14 schlanker. Die thermische
Oxidschicht 18 wird dann entfernt. Danach wird auf die Vor
sprünge eine ausreichend dicke Polysiliziumschicht 19 aufge
bracht, um die ursprüngliche Form der Vorsprünge wiederherzu
stellen, wie in Fig. 5b dargestellt. Dann wird der in Fig. 4d
gezeigte Schritt ausgeführt. Der Schritt von Fig. 4d kann
auch ohne Aufbringen dieser Polysiliziumschicht 19 ausgeführt
werden.
Um den Abätzschritt zur Erzielung der vorspringenden Form der
Polysiliziumschichten zu erleichtern, kann der Ätzendpunkt
unter Verwendung eines Metalls oder einer Metallverbindung
mit hohem Schmelzpunkt eingestellt werden.
Im folgenden wird die erfindungsgemäße Einstellung des Ätz
endpunkts in Verbindung mit Fig. 6a bis 6d beschrieben. In
den Zeichnungen werden gleiche Materialien jeweils durch die
gleichen Bezugszeichen wie in Fig. 4a bis 5b bezeichnet.
Auf ein Halbleitersubstrat 11, auf dem vorher ein Transistor
(nicht dargestellt) ausgebildet wurde, wird zunächst eine
Oxidschicht 12 aufgebracht. In der Oxidschicht 12 werden dann
Kondensatorknotenkontakte ausgebildet. Auf die gesamte Oberfläche
der Oxidschicht 12 wird eine Kittschicht 20 (Klebeschicht) aus TiW,
Ti/TiN oder zerstäubtem Wolfram aufgebracht. Auf der Kitt
schicht 20 wird ein Ätzabstoppmittel ausgebildet, das aus
einem Metall mit hohem Schmelzpunkt besteht, wie z. B. W, Mo,
Mg, Cr, Ti, Co, Ni, Pd oder Pt, oder aus einer Metallverbin
dung mit hohem Schmelzpunkt, wie z. B. WSi2, MoSi2, MgSi2,
CrSi2, TiSi2, NiSi2, PdSi2 oder PtSi2. Dann wird eine do
tierte Polysiliziumschicht 13 auf das Ätzabstoppmittel 21
aufgebracht, wie in Fig. 6a dargestellt.
Auf die Polysiliziumschicht 13 wird eine aus halbkugelförmi
gen Teilchen bestehende Polysiliziumschicht 14 so aufge
bracht, daß sie abwechselnde Erhöhungen und Vertiefungen auf
weist, wie in Fig. 6b dargestellt. Auf die aus halbkugelför
migen Teilchen bestehende Schicht 14 wird eine ausgleichende
Isolierschicht 15 aus einem Material mit höherer Ätztrenn
schärfe als derjenigen von Polysilizium aufgebracht. Das Ma
terial der ausgleichenden Isolierschicht 15 kann SOG, Polya
mid, chemisch aufgedampftes Oxid oder chemisch aufgedampftes
Nitrid sein. Die Schicht 15 wird dann so weit abgeätzt, daß
die Spitze jeder Erhöhung der aus halbkugelförmigen Teilchen
bestehenden Schicht 14 freiliegt. Folglich bleibt die Schicht
15 nur in Vertiefungen der aus halbkugelförmigen Teilchen be
stehenden Schicht 14 teilweise erhalten, wie in Fig. 6b dar
gestellt.
Danach werden unter Verwendung der noch vorhandenen Schicht
15 als Mustermaske die freiliegenden erhöhten Teile der aus
halbkugelförmigen Teilchen bestehenden Schicht 14 abgeätzt.
Die Polysiliziumschicht 13 wird anschließend durch die geätz
ten Teile der aus halbkugelförmigen Teilchen bestehenden
Schicht 14 hindurch weggeätzt, um das Ätzabstoppmittel 21
teilweise freizulegen. Auf der Polysiliziumschicht 13 entste
hen infolgedessen eine große Anzahl von Vorsprüngen, wie in
Fig. 6c dargestellt.
Nachdem die verbliebene ausgleichende Isolierschicht 15 ent
fernt ist, werden zur Herstellung eines Kondensators auf die
gesamte obere Fläche der Polysiliziumschicht 13 nacheinander
eine dielektrische Schicht 16 und eine Belegungsschicht 17 (Plattenschicht)
aus Polysilizium aufgebracht, wie in Fig. 6d dargestellt.
Fig. 7a bis 7d veranschaulichen ein weiteres Verfahren, das
dem von Fig. 6a bis 6d ähnlich ist. In den Zeichnungen werden
gleiche Materialien jeweils durch die gleichen Bezugszeichen
wie in Fig. 6a bis 6d bezeichnet.
Auf ein Halbleitersubstrat 11, auf dem vorher ein Transistor
(nicht dargestellt) ausgebildet wurde, wird zunächst eine
Oxidschicht 12 aufgebracht. In der Oxidschicht 12 werden dann
Kondensatorknotenkontakte ausgebildet. Auf die gesamte Ober
fläche der Oxidschicht 12 wird eine dotierte Polysilizium
schicht 22 aufgebracht. Auf die dotierte Polysiliziumschicht
22 werden nacheinander ein Ätzabstoppmittel 21 aus einem Me
tall oder einer Metallverbindung mit hohem Schmelzpunkt sowie
eine weitere dotierte Polysiliziumschicht 23 aufgebracht, wie
in Fig. 7a dargestellt.
Auf die Polysiliziumschicht 23 wird eine aus halbkugelförmi
gen Teilchen bestehende Schicht 14 so aufgebracht daß sie ab
wechselnde Erhöhungen und Vertiefungen aufweist, wie in Fig. 6b
dargestellt. Auf die aus halbkugelförmigen Teilchen beste
hende Schicht 14 wird eine ausgleichende bzw. einebnende Isolierschicht 15
aufgebracht. Die ausgleichende Isolierschicht 15 wird dann so
abgeätzt, daß die Spitze jeder Erhöhung der aus halbkugelför
migen Teilchen bestehenden Schicht 14 freiliegt. Folglich
bleibt die Schicht 15 nur in Vertiefungen der aus halbkugel
förmigen Teilchen bestehenden Schicht 14 teilweise erhalten,
wie in Fig. 7b dargestellt.
Danach werden unter Verwendung der noch vorhandenen Schicht
15 als Mustermaske die freiliegenden erhöhten Teile der aus
halbkugelförmigen Teilchen bestehenden Schicht 14 abgeätzt.
Anschließend wird die Polysiliziumschicht 23 durch die geätz
ten Teile der aus halbkugelförmigen Teilchen bestehenden
Schicht 14 weggeätzt, um das Ätzabstoppmittel 21 teilweise
freizulegen. Auf der Polysiliziumschicht 13 entstehen infol
gedessen eine große Anzahl von Vorsprüngen, wie in Fig. 7c
dargestellt.
Dann werden, nachdem vorher die freiliegenden Teile des Ätz
abstoppmittels 21 entfernt bzw. nicht entfernt worden sind,
auf die gesamte obere Fläche der Polysiliziumschicht 13 nach
einander eine dielektrische Schicht 16 und eine Belegungs
schicht 17 aus Polysilizium aufgebracht, wodurch ein Konden
sator entsteht, wie in Fig. 7d dargestellt ist.
Fig. 8a bis 8e zeigen schematische Schnittdarstellungen zur
Erläuterung eines Verfahrens zur Herstellung von Halblei
terbaustein-Kondensatoren nach dem zweiten Ausführungsbei
spiel der Erfindung.
Bei dem Verfahren wird zunächst eine Oxidschicht 12 auf ein
Halbleitersubstrat 11 aufgetragen, auf dem vorher ein Transi
stor (nicht dargestellt) ausgebildet wurde. In der Oxid
schicht 12 werden dann Kondensatorknotenkontakte gebildet.
Danach wird auf die gesamte Oberfläche der Oxidschicht 12
eine dotierte Polysiliziumschicht 24 aufgebracht, um einen
Stecker (Kontakt) auszubilden, wie in Fig. 8a dargestellt. Auf die ge
samte Oberfläche der Polysiliziumschicht 24 wird dann eine
Isolierschicht 25 aufgebracht, z. B. eine Oxidschicht. Auf die
Isolierschicht 25 wird eine aus halbkugelförmigen Teilchen
bestehende Polysiliziumschicht 14 so aufgebracht, daß sie ab
wechselnde Erhöhungen und Vertiefungen aufweist, wie in Fig. 8b
dargestellt.
Die Teile der Isolierschicht 25, die unterhalb der vertieften
Teile der aus halbkugelförmigen Teilchen bestehenden Schicht
14 liegen, werden dann abgeätzt, um die Polysiliziumschicht
24 teilweise freizulegen, wobei die erhöhten Teile der aus
halbkugelförmigen Teilchen bestehenden Schicht 14 als Muster
maske verwendet werden. Auf der Isolierschicht 25 entstehen
infolgedessen eine große Anzahl von Vorsprüngen, wie in Fig. 8c
dargestellt.
Danach wird auf die Isolierschicht 25 eine weitere dotierte
Polysiliziumschicht 26 aufgebracht, um ihre Vertiefungen aus
zufüllen und ihre Vorsprünge abzudecken. Die Polysilizium
schicht 26 wird dann abgeätzt, um die obere Fläche der Iso
lierschicht 25 freizulegen, wie in Fig. 8d dargestellt.
Die Isolierschicht 25 wird entfernt, um die obere Fläche der
Polysiliziumschicht 24 freizulegen. Anschließend werden auf
die gesamte obere Fläche der Polysiliziumschichten 24 und 26
nacheinander eine dielektrische Schicht 16 und eine
Belegungsschicht 17 aus Polysilizium aufgebracht, um einen Kon
densator herzustellen, wie in Fig. 8e dargestellt.
Falls nach dem in Fig. 8c gezeigten Schritt das folgende Ver
fahren durchgeführt wird, kann man Kondensatoren mit noch hö
herer Kapazität erhalten. Dieses Verfahren wird nachstehend
unter Bezugnahme auf Fig. 9a bis 9c beschrieben.
Nach Ausführung des Schritts zur Bildung der vorspringenden
Isolierschicht 25 entsprechend der Darstellung in Fig. 8c
wird auf die Isolierschicht 25 eine dotierte Polysilizium
schicht 27 aufgebracht. Dann wird die Polysiliziumschicht 27
anisotrop abgeätzt, so daß die obere Fläche der Isolier
schicht 25 freigelegt wird, die Polysiliziumschicht 27 jedoch
an einander gegenüberliegenden Flächen jedes Vorsprungs der
Isolierschicht 25 in Form von Seitenwänden erhalten bleibt,
wie in Fig. 9a dargestellt. Anschließend wird die Isolier
schicht 25 entfernt, um die Polysiliziumschicht 24 freizu
legen, wie in Fig. 9b dargestellt. Dann werden auf die ge
samte obere Fläche der Polysiliziumschichten 24 und 27 nach
einander eine dielektrische Schicht 16 und eine Belegungs
schicht 17 aus Polysilizium aufgebracht, um einen Kondensator
herzustellen, wie in Fig. 9c dargestellt.
Fig. 10a bis 10e zeigen schematische Schnittdarstellungen zur
Erläuterung eines Verfahrens zur Herstellung von Halbleiter
baustein-Kondensatoren nach dem dritten Ausführungsbeispiel
der Erfindung.
Bei dem Verfahren wird zunächst eine Oxidschicht 12 auf ein
Halbleitersubstrat 11 aufgebracht, auf dem vorher ein Transi
stor (nicht dargestellt) ausgebildet wurde. In der Oxid
schicht 12 werden dann Kondensatorknotenkontakte ausgebildet.
Danach wird auf die gesamte Oberfläche der Oxidschicht 12
eine dotierte Polysiliziumschicht 28 aufgebracht, wie in Fig. 10a
dargestellt. Auf die gesamte Oberfläche der Polysiliziumschicht 28
wird dann eine Isolierschicht 29, wie z. B. eine
Oxidschicht, aufgebracht. Auf die Isolierschicht 29 wird eine
aus halbkugelförmigen Teilchen bestehende Polysiliziumschicht
14 so aufgebracht, daß sie abwechselnde Erhöhungen und Ver
tiefungen aufweist, wie in Fig. 10b dargestellt.
Die Teile der Isolierschicht 29, die unter den vertieften
Teilen der aus halbkugelförmigen Teilchen bestehenden Schicht
14 liegen, werden dann abgeätzt, um die Polysiliziumschicht
28 teilweise freizulegen, wobei die erhöhten Teile der aus
halbkugelförmigen Teilchen bestehenden Schicht 14 als Muster
maske verwendet werden. Danach werden unter Verwendung der
noch vorhandenen Teile der Isolierschicht 29 als Maske die
freiliegenden Teile der Polysiliziumschicht 28 bis auf eine
vorgegebene Tiefe abgeätzt, wie in Fig. 10d dargestellt. Auf
der Polysiliziumschicht 28 entstehen infolgedessen eine große
Anzahl von Vorsprüngen.
Nachdem die verbliebene Isolierschicht 15 entfernt ist, wer
den zur Herstellung eines Kondensators auf die gesamte obere
Fläche der Polysiliziumschicht 28 nacheinander eine dielek
trische Schicht 16 und eine Belegungsschicht 17 aus Polysili
zium aufgebracht, wie in Fig. 10e dargestellt.
Bei der Herstellung von Halbleiterbaustein-Kondensatoren
kann die Isolierung zwischen benachbarten Kondensatoren durch
Ausführung eines Fotoätzverfahrens nach der Ausbildung des
Kondensators oder unter Anwendung der folgenden erfindungsge
mäßen Verfahren hergestellt werden.
Unter Bezugnahme auf Fig. 11a bis 11f wird nachstehend ein
Beispiel für die Verfahren erläutert.
Auf einen Halbleiterbaustein mit Transistoren, versenkten
Bitleitungen 36 und Kondensatorknotenkontakten wird zur Bil
dung eines Kondensators eine Speicherknoten-Polysilizium
schicht 38 aufgebracht. Die Speicherknoten-Polysilizium
schicht 38 wird so abgeätzt, daß sie in den Kondensatorzonen
teilweise erhalten bleibt, wie in Fig. 11a dargestellt. Dann
wird eine Nitridschicht 39 auf den Baustein aufgebracht. Auf
die Nitridschicht 39 wird zur Herstellung einer ebenen oberen
Fläche eine Oxidschicht 40 aufgebracht, wie in Fig. 11b dar
gestellt. Die Oxidschicht 40 wird dann abgeätzt, um die über
der Speicherknoten-Polysiliziumschicht 38 liegenden Teile der
Nitridschicht 39 freizulegen, wie in Fig. 11c dargestellt.
Die freiliegenden Teile der Nitridschicht 39 werden an
schließend entfernt, um die Speicherknoten-Polysilizium
schicht 38 freizulegen. Danach wird auf die gesamte freilie
gende Oberfläche eine aus halbkugelförmigen Teilchen beste
hende Polysiliziumschicht 41 so aufgebracht, daß sie abwech
selnde Erhöhungen und Vertiefungen aufweist. Die Vertiefungen
der aus halbkugelförmigen Teilchen bestehenden Schicht 41
werden dann mit einer Isolierschicht 42 ausgefüllt. Dabei
bleiben die Spitzen aller Erhöhungen der aus halbkugelförmi
gen Teilchen bestehenden Schicht 41 unbedeckt, wie in Fig. 11d
dargestellt. Danach werden die freiliegenden erhöhten
Teile der aus halbkugelförmigen Teilchen bestehenden Schicht
41 sowie die Speicherknoten-Polysiliziumschicht 38 bis auf
eine vorgegebene Tiefe abgeätzt, wobei die in die vertieften
Teile der aus halbkugelförmigen Teilchen bestehenden Schicht
41 gefüllte Isolierschicht 42 als Maske verwendet wird, wie
in Fig. 11e dargestellt. Dabei dient die in den Kondensator
isolationszonen angeordnete Oxidschicht 40 als Ätzabstoppmit
tel.
Nach Entfernung der verbliebenen Isolierschicht 42, der Oxid
schicht 40 und der Nitridschicht 39 werden zur Herstellung
eines Kondensators auf die gesamte obere Fläche nacheinander
eine dielektrische Schicht 43 und eine Belegungsschicht 44
aus Polysilizium aufgebracht, wie in Fig. 11f dargestellt.
In diesem Fall kann das Verfahren auch mit vorheriger Ein
stellung des Ätzendpunkts in der Speicherknoten-Polysilizium
schicht 38 durchgeführt werden, wie in den in Fig. 6a bis 6d
und Fig. 7a bis 7d gezeigten Fällen.
In den Zeichnungen bezeichnen die Bezugszahlen "31" ein Halb
leitersubstrat, "32" eine Feldoxidschicht, "33" eine Quelle
bzw. Senke, "34" ein Gate, "35" und "37" bezeichnen Oxid
schichten und "36" bezeichnet eine Bitleitung.
Andererseits wird in Fig. 12a bis 12e ein weiteres erfin
dungsgemäßes Verfahren dargestellt.
Auf einen Halbleiterbaustein von der gleichen Konstruktion
wie im obenerwähnten ersten Fall wird zur Bildung eines Kon
densators eine Speicherknoten-Polysiliziumschicht 38 aufge
bracht. Die Speicherknoten-Polysiliziumschicht 38 wird so ab
geätzt, daß sie wie beim ersten Verfahren in den Kondensator
zonen teilweise erhalten bleibt. Anstelle der Nitridschicht
39 im ersten Verfahren wird in diesem Fall eine Polysilizium
schicht 45 auf den Baustein aufgebracht. Auf die
Polysiliziumschicht 45 wird zur Herstellung einer ebenen obe
ren Fläche eine Oxidschicht 40 aufgebracht, wie in Fig. 12a
dargestellt. Die Oxidschicht 40 wird dann abgeätzt, um die
über der Speicherknoten-Polysiliziumschicht 38 liegenden
Teile der Polysiliziumschicht 45 freizulegen, wie in Fig. 12b
dargestellt.
Danach wird auf die gesamte freiliegende Oberfläche eine aus
halbkugelförmigen Teilchen bestehende Polysiliziumschicht 41
so aufgebracht, daß sie abwechselnde Erhöhungen und Vertie
fungen aufweist. Die Vertiefungen der aus halbkugelförmigen
Teilchen bestehenden Schicht 41 werden dann mit einer Iso
lierschicht 42 ausgefüllt. Dabei bleiben die Spitzen aller
Erhöhungen der aus halbkugelförmigen Teilchen bestehenden
Schicht 41 unbedeckt, wie in Fig. 12c dargestellt. Danach
werden die freiliegenden erhöhten Teile der aus halbkugelför
migen Teilchen bestehenden Schicht 41, die Polysilizium
schicht 45 sowie die Speicherknoten-Polysiliziumschicht 38
bis auf eine vorgegebene Tiefe abgeätzt, wobei die in die
vertieften Teile der aus halbkugelförmigen Teilchen bestehen
den Schicht 41 gefüllte Isolierschicht 42 als Maske verwendet
wird, wie in Fig. 12d dargestellt. Dabei dient die in den
Kondensatorisolationszonen angeordnete Oxidschicht 40 als
Ätzabstoppmittel.
Nach Entfernung der verbliebenen Isolierschicht 42 und der
Oxidschicht 40 wird die Polysiliziumschicht 45 ohne Maske ab
geätzt, um die in den Kondensatorisolationszonen liegenden
Teile der Oxidschicht 37 freizulegen. Dann werden zur Her
stellung eines Kondensators auf die gesamte obere Fläche
nacheinander eine dielektrische Schicht 43 und eine Bele
gungsschicht 44 aus Polysilizium aufgebracht, wie in Fig. 12e
dargestellt.
In diesem Fall kann das Verfahren auch mit vorheriger Ein
stellung des Ätzendpunkts in der Speicherknoten-Polysilizium
schicht 38 durchgeführt werden, wie in den in Fig. 6a bis 6d
und Fig. 7a bis 7d gezeigten Fällen.
Unter Bezugnahme auf Fig. 13a bis 13e wird nachstehend ein
weiteres erfindungsgemäßes Verfahren erläutert.
Auf einen Halbleiterbaustein mit Transistoren und versenkten
Bitleitungen 36 wird eine Nitridschicht 46 aufgebracht, die
dann so abgeätzt wird, daß sie in den Kondensatorzonen teil
weise erhalten bleibt, wie in Fig. 13a dargestellt. Dann wird
auf die gesamte Oberfläche eine Speicherknoten-Polysili
ziumschicht 38 aufgebracht, um eine ebene obere Fläche herzu
stellen. Die Speicherknoten-Polysiliziumschicht 38 wird dann
abgeätzt, um die in den Kondensatorisolationszonen liegenden
Teile der Nitridschicht 46 freizulegen, wie in Fig. 13b dar
gestellt.
Danach wird auf die gesamte freiliegende Oberfläche eine aus
halbkugelförmigen Teilchen bestehende Polysiliziumschicht 41
so aufgebracht, daß sie abwechselnde Erhöhungen und Vertie
fungen aufweist. Die Vertiefungen der aus halbkugelförmigen
Teilchen bestehenden Schicht 41 werden dann mit einer Iso
lierschicht 42 ausgefüllt. Dabei bleiben die Spitzen aller
Erhöhungen der aus halbkugelförmigen Teilchen bestehenden
Schicht 41 unbedeckt, wie in Fig. 13c dargestellt. Danach
werden die freiliegenden erhöhten Teile der aus halbkugelför
migen Teilchen bestehenden Schicht 41 und die Speicherknoten-
Polysiliziumschicht 38 bis auf eine vorgegebene Tiefe abge
ätzt, wobei die in die vertieften Teile der aus halbkugelför
migen Teilchen bestehenden Schicht 41 gefüllte Isolierschicht
42 als Maske verwendet wird, wie in Fig. 11e dargestellt. Da
bei dient die in den Kondensatorisolationszonen angeordnete
Nitridschicht 46 als Ätzabstoppmittel.
Nach Entfernung der verbliebenen Isolierschicht 42 und der
Nitridschicht 46 werden zur Herstellung eines Kondensators
auf die gesamte obere Fläche nacheinander eine dielektrische
Schicht 43 und eine Belegungsschicht 44 aus Polysilizium auf
gebracht, wie in Fig. 11f dargestellt.
In diesem Fall kann das Verfahren auch mit vorheriger Ein
stellung des Ätzendpunkts in der Speicherknoten-Polysilizium
schicht 38 durchgeführt werden, wie in den in Fig. 6a bis 6d
und Fig. 7a bis 7d gezeigten Fällen.
Wie aus der obigen Beschreibung hervorgeht, kann man erfin
dungsgemäß durch Verwendung einer aus halbkugelförmigen Teil
chen bestehenden Schicht mit abwechselnden Erhöhungen und
Vertiefungen oder einer Schicht, mit der die Vertiefungen
einer aus halbkugelförmigen Teilchen bestehenden Schicht aus
gefüllt werden, eine Mustermaske erhalten. Dadurch läßt sich
eine Hyperfeinstruktur von etwa 0,1 µm herstellen. Da die
mittlere Größe und die Dichte der Erhöhungen und Vertiefungen
der aus halbkugelförmigen Teilchen bestehenden Schicht kon
trolliert werden können, ist die Mustergröße ebenfalls kon
trollierbar.
Ferner kann in Fällen, wo die vorliegende Erfindung auf Kon
densatoren von Halbleiterspeicherelementen angewendet wird,
die Kondensatorknotenfläche in Abhängigkeit von der Ätztiefe
der Polysiliziumschicht vergrößert werden. Der abgeätzte Be
reich der Polysiliziumschicht kann auch durch ein Ätzabstopp
mittel kontrolliert werden, so daß eine ausreichende Konden
satorknotenfläche bereitgestellt werden kann. Damit können
superintegrierte Halbleiterspeicherelemente der nächsten Ge
neration tatsächlich geschaffen werden.
Zu Erläuterungszwecken wurden zwar verschiedene bevorzugte
Ausführungsformen der Erfindung offenbart; der Fachmann wird
aber erkennen, daß verschiedene Modifikationen, Zusätze und
Substitutionen vorgenommen werden können, ohne vom Schutzum
fang und vom Gedanken der Erfindung abzuweichen, wie sie in
den beigefügten Patentansprüchen offenbart werden. Insbeson
dere können Ausführungsformen der Erfindung miteinander kom
biniert werden.
Claims (36)
1. Hyperfeinstrukturierungsverfahren für einen Halbleiterbau
stein, das die folgenden Schritte umfaßt:
- a) Aufbringen einer aus halbkugelförmigen Teilchen bestehen den Schicht mit Erhöhungen und Vertiefungen auf eine erste zu ätzende Schicht, wobei die aus halbkugelförmigen Teilchen be stehende Schicht außerdem eine höhere Ätztrennschärfe als die erste Schicht aufweist;
- b) Ausfüllen der Vertiefungen der aus halbkugelförmigen Teilchen bestehenden Schicht mit einer zweiten Schicht, die eine höhere Ätztrennschärfe als die aus halbkugelförmigen Teilchen bestehende Schicht besitzt; und
- c) Abätzen der Erhöhungen der aus halbkugelförmigen Teilchen bestehenden Schicht, um die erste Schicht freizulegen, wobei die zweite Schicht als Maske verwendet wird, und anschließen des Abätzen der ersten Schicht.
2. Hyperfeinstrukturierungsverfahren nach Anspruch 1, dadurch
gekennzeichnet, daß der Schritt (a) das Steuern der Auf
bringungsdauer der aus halbkugelförmigen Teilchen bestehenden
Schicht enthält, um einen gewünschten Abstand zwischen be
nachbarten Erhöhungen bzw. Vertiefungen dieser Schicht zu er
zielen.
3. Hyperfeinstrukturierungsverfahren nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß der Schritt (a) das Abätzen der
aus halbkugelförmigen Teilchen bestehenden Schicht nach dem
Aufbringen enthält, um einen gewünschten Abstand zwischen be
nachbarten Erhöhungen bzw. Vertiefungen dieser Schicht zu er
zielen.
4. Hyperfeinstrukturierungsverfahren nach Anspruch 1 bis 3,
dadurch gekennzeichnet, daß der Schritt (b) das Aufbringen
der zweiten Schicht auf die aus halbkugelförmigen Teilchen
bestehende Schicht und das anschließende Abätzen der zweiten
Schicht enthält, so daß sie nur in den Vertiefungen der aus
halbkugelförmigen Teilchen bestehenden Schicht erhalten
bleibt, um eine gewünschte Maskengröße zu erzielen.
5. Hyperfeinstrukturierungsverfahren für einen Halbleiterbau
stein, das die folgenden Schritte umfaßt:
- a) Aufbringen einer aus halbkugelförmigen Teilchen bestehen den Schicht mit Erhöhungen und Vertiefungen auf eine erste zu ätzende Schicht, wobei die aus halbkugelförmigen Teilchen be stehende Schicht außerdem die gleiche Ätztrennschärfe wie die erste Schicht aufweist;
- b) Ausfüllen der Vertiefungen der aus halbkugelförmigen Teilchen bestehenden Schicht mit einer zweiten Schicht, die eine höhere Ätztrennschärfe als die aus halbkugelförmigen Teilchen bestehende Schicht aufweist; und
- c) kontinuierliches Abätzen der Erhöhungen der aus halbku gelförmigen Teilchen bestehenden Schicht sowie der ersten Schicht bis auf eine vorgegebene Tiefe unter Verwendung der zweiten Schicht als Maske.
6. Hyperfeinstrukturierungsverfahren nach Anspruch 5, dadurch
gekennzeichnet, daß der Schritt (a) das Steuern der Auf
bringungsdauer der aus halbkugelförmigen Teilchen bestehenden
Schicht enthält, um einen gewünschten Abstand zwischen be
nachbarten Erhöhungen bzw. Vertiefungen dieser Schicht zu er
zielen.
7. Hyperfeinstrukturierungsverfahren nach Anspruch 5 oder 6,
dadurch gekennzeichnet, daß der Schritt (a) das Abätzen der
aus halbkugelförmigen Teilchen bestehenden Schicht nach dem
Aufbringen enthält, um einen gewünschten Abstand zwischen be
nachbarten Erhöhungen bzw. Vertiefungen dieser Schicht zu er
zielen.
8. Hyperfeinstrukturierungsverfahren nach einem der Ansprüche 5 bis 7,
dadurch gekennzeichnet, daß der Schritt (b) das Aufbringen
der zweiten Schicht auf die aus halbkugelförmigen Teilchen
bestehende Schicht und das anschließende Abätzen der zweiten
Schicht enthält, so daß sie nur in den Vertiefungen der aus
halbkugelförmigen Teilchen bestehenden Schicht erhalten
bleibt, um eine gewünschte Maskengröße zu erzielen.
9. Hyperfeinstrukturierungsverfahren für einen Halbleiterbau
stein, das die folgenden Schritte umfaßt:
- a) Aufbringen einer aus halbkugelförmigen Teilchen bestehen den Schicht mit Erhöhungen und Vertiefungen auf eine erste zu ätzende Schicht, wobei die aus halbkugelförmigen Teilchen be stehende Schicht außerdem eine höhere Ätztrennschärfe als die erste Schicht aufweist; und
- b) Abätzen der Teile der ersten Schicht, die unter den Ver tiefungen der aus halbkugelförmigen Teilchen bestehenden Schicht liegen, bis auf eine vorgegebene Tiefe, wobei die Er höhungen der aus halbkugelförmigen Teilchen bestehenden Schicht als Maske verwendet werden.
10. Hyperfeinstrukturierungsverfahren nach Anspruch 9, da
durch gekennzeichnet, daß der Schritt (a) das Steuern der
Aufbringungsdauer der aus halbkugelförmigen Teilchen beste
henden Schicht umfaßt, um einen gewünschten Abstand zwischen
benachbarten Erhöhungen bzw. Vertiefungen dieser Schicht zu
erzielen.
11. Hyperfeinstrukturierungsverfahren nach Anspruch 9 oder
10, dadurch gekennzeichnet, daß der Schritt (a) das Abätzen
der aus halbkugelförmigen Teilchen bestehenden Schicht nach
dem Aufbringen enthält, um einen gewünschten Abstand zwischen
benachbarten Erhöhungen bzw. Vertiefungen dieser Schicht zu
erzielen.
12. Hyperfeinstrukturierungsverfahren für einen Halbleiter
baustein, das die folgenden Schritte umfaßt:
- a) Aufbringen einer zweiten Schicht auf eine erste zu ät zende Schicht, wobei die zweite Schicht außerdem eine höhere Ätztrennschärfe aufweist als die erste Schicht;
- b) Aufbringen einer aus halbkugelförmigen Teilchen bestehen den Schicht mit Erhöhungen und Vertiefungen auf die zweite zu ätzende Schicht, wobei die aus halbkugelförmigen Teilchen be stehende Schicht außerdem eine höhere Ätztrennschärfe als die zweite Schicht aufweist;
- c) Abätzen der Teile der zweiten Schicht, die unter den Ver tiefungen der aus halbkugelförmigen Teilchen bestehenden Schicht liegen, um die erste Schicht freizulegen, wobei die Erhöhungen der aus halbkugelförmigen Teilchen bestehenden Schicht als Maske verwendet werden, und anschließendes Abät zen der ersten Schicht.
13. Hyperfeinstrukturierungsverfahren nach Anspruch 12, da
durch gekennzeichnet, daß der Schritt (b) das Steuern der
Aufbringungsdauer der aus halbkugelförmigen Teilchen beste
henden Schicht enthält, um einen gewünschten Abstand zwischen
benachbarten Erhöhungen bzw. Vertiefungen dieser Schicht zu
erzielen.
14. Hyperfeinstrukturierungsverfahren nach Anspruch 12 oder
13, dadurch gekennzeichnet, daß der Schritt (b) das Abätzen
der aus halbkugelförmigen Teilchen bestehenden Schicht nach
dem Aufbringen enthält, um einen gewünschten Abstand zwischen
benachbarten Erhöhungen bzw. Vertiefungen dieser Schicht zu
erzielen.
15. Verfahren zur Herstellung eines Halbleiterspeicher
element-Kondensators mit einer Vielzahl von Vorsprüngen, das
die folgenden Schritte umfaßt:
- a) Ausbildung eines Kondensatorknotenkontakts auf einem Halbleitersubstrat mit Transistor und anschließendes Aufbrin gen einer Speicherknoten-Polysiliziumschicht;
- b) Aufbringen einer aus halbkugelförmigen Teilchen bestehen den Polysiliziumschicht mit Erhöhungen und Vertiefungen auf die Speicherknoten-Polysiliziumschicht und anschließendes Ausfüllen der Vertiefungen der aus halbkugelförmigen Teilchen bestehenden Schicht mit einer ausgleichenden Isolierschicht, die eine höhere Ätztrennschärfe aufweist als das Polysili zium;
- c) kontinuierliches Abätzen der Erhöhungen der aus halbku gelförmigen Teilchen bestehenden Schicht sowie der unter den Erhöhungen liegenden Teile der Speicherknoten-Polysilizium schicht bis auf eine vorgegebene Tiefe, wobei die Isolier schicht als Maske verwendet wird, so daß an der Speicherkno ten-Polysiliziumschicht eine Vielzahl von Vorsprüngen entste hen, und
- d) Entfernen der Isolierschicht, dann nacheinander erfolgen des Aufbringen einer dielektrischen Schicht und einer Bele gungsschicht aus Polysilizium auf die gesamte Oberfläche.
16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß
bei Verwendung einer Oxidschicht als ausgleichende Isolier
schicht der Schritt (b) eine Wärmebehandlung der Oberfläche
der aus halbkugelförmigen Teilchen bestehenden Schicht in ei
ner oxidierenden Atmosphäre enthält, um einen gewünschten Ab
stand zwischen benachbarten Erhöhungen bzw. Vertiefungen die
ser Schicht zu erzielen.
17. Verfahren nach Anspruch 15 oder 16, dadurch gekennzeich
net, daß nach dem Entfernen der ausgleichenden Isolierschicht
der Schritt (d) das Aufbringen einer weiteren Polysilizium
schicht auf die Speicherknoten-Polysiliziumschicht bis auf
eine vorgegebene Dicke enthält, um die Form des Speicherkno
ten-Polysiliziums wiederherzustellen.
18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß
vor dem Aufbringen der weiteren Polysiliziumschicht der
Schritt (d) ferner zur Bildung einer Oxidschicht die thermi
sche Oxidation der Oberfläche der Speicherknoten-Polysilizi
umschicht bis zu einer vorgegebenen Tiefe und die an
schließende Entfernung der Oxidschicht enthält.
19. Verfahren zur Herstellung eines Halbleiterspeicher
element-Kondensators mit einer Vielzahl von Vorsprüngen, das
die folgenden Schritte umfaßt:
- a) Ausbildung eines Kondensatorknotenkontakts auf einem Halbleitersubstrat mit Transistor, Ausbildung eines Ätzab stoppmittels, welches das Halbleitersubstrat mit dem darauf befindlichen Kondensator verbindet, und anschließendes Auf bringen einer Speicherknoten-Polysiliziumschicht;
- b) Aufbringen einer aus halbkugelförmigen Teilchen bestehen den Polysiliziumschicht mit Erhöhungen und Vertiefungen auf die Speicherknoten-Polysiliziumschicht und anschließendes Ausfüllen der Vertiefungen der aus halbkugelförmigen Teilchen bestehenden Schicht mit einer ausgleichenden Isolierschicht, die eine höhere Ätztrennschärfe aufweist als das Polysili zium;
- c) kontinuierliches Abätzen der Erhöhungen der aus halbku gelförmigen Teilchen bestehenden Schicht sowie der unter den Erhöhungen liegenden Teile der Speicherknoten-Polysilizium schicht, um das Ätzabstoppmittel freizulegen, wobei die Iso lierschicht als Maske verwendet wird, so daß an der Spei cherknoten-Polysiliziumschicht eine Vielzahl von Vorsprüngen entstehen, und
- d) Entfernen der Isolierschicht, dann nacheinander erfolgen des Aufbringen einer dielektrischen Schicht und einer Belegungsschicht aus Polysilizium auf die gesamte Oberfläche.
20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß
das Ätzabstoppmittel ein Metall mit hohem Schmelzpunkt oder
eine Metallverbindung mit hohem Schmelzpunkt ist.
21. Verfahren nach Anspruch 19 oder 20, dadurch gekennzeich
net, daß der Schritt (a) die Ausbildung einer Kittschicht
zwischen dem Halbleitersubstrat und dem Ätzabstoppmittel ent
hält, wobei die Kittschicht so ausgeführt ist, daß sie den
Kontakt zwischen dem Halbleitersubstrat und dem Ätzabstopp
mittel verbessert.
22. Verfahren zur Herstellung eines Halbleiterspeicher
element-Kondensators mit einer Vielzahl von Vorsprüngen, das
die folgenden Schritte umfaßt:
- a) Ausbildung eines Kondensatorknotenkontakts auf einem Halbleitersubstrat mit einem Transistor, nacheinander erfolgende Ausbildung einer Knoten-Polysiliziumschicht und eines Ätzab stoppmittels auf dem Halbleitersubstrat und anschließendes Aufbringen einer Speicherknoten-Polysiliziumschicht;
- b) Aufbringen einer aus halbkugelförmigen Teilchen bestehen den Polysiliziumschicht mit Erhöhungen und Vertiefungen auf die Speicherknoten-Polysiliziumschicht und anschließendes Ausfüllen der Vertiefungen der aus halbkugelförmigen Teilchen bestehenden Schicht mit einer ausgleichenden Isolierschicht, wobei die Isolierschicht eine höhere Ätztrennschärfe aufweist als das Polysilizium;
- c) kontinuierliches Abätzen der Erhöhungen der aus halbku gelförmigen Teilchen bestehenden Schicht und der unter den Erhöhungen liegenden Teile der Speicherknoten-Polysilizium schicht, um das Ätzabstoppmittel freizulegen, wobei die Iso lierschicht als Maske verwendet wird, so daß an der Speicher knoten-Polysiliziumschicht eine Vielzahl von Vorsprüngen ent stehen; und
- d) Entfernen der Isolierschicht, dann nacheinander erfolgen des Aufbringen einer dielektrischen Schicht und einer Bele gungsschicht aus Polysilizium auf die gesamte Oberfläche.
23. Verfahren nach Anspruch 22, dadurch gekennzeichnet, daß
das Ätzabstoppmittel ein Metall mit hohem Schmelzpunkt oder
eine Metallverbindung mit hohem Schmelzpunkt ist.
24. Verfahren nach Anspruch 22 oder 23, dadurch gekennzeich
net, daß der Schritt (d) das Entfernen des freiliegenden Ätz
abstoppmittels umfaßt, um die Knoten-Polysiliziumschicht
freizulegen.
25. Verfahren zur Herstellung eines Halbleiterspeicherele
ment-Kondensators mit einer Vielzahl von Vorsprüngen, das die
folgenden Schritte umfaßt:
- a) Ausbildung eines Kondensatorknotenkontakts auf einem Halbleitersubstrat mit Transistor und Aufbringen einer Poly siliziumschicht, die auf dem Halbleitersubstrat einen Kontakt bildet;
- b) Aufbringen einer Isolierschicht auf die Polysilizium schicht und anschließende Ausbildung einer aus halbkugelför migen Teilchen bestehenden Polysiliziumschicht mit Erhöhungen und Vertiefungen auf der Isolierschicht;
- c) Abätzen der Teile der Isolierschicht, die unter den Ver tiefungen der aus halbkugelförmigen Teilchen bestehenden Schicht liegen, um die Polysiliziumschicht freizulegen, wobei die Erhöhungen der aus halbkugelförmigen Teilchen bestehenden Schicht als Maske verwendet werden, so daß an der Isolier schicht eine Vielzahl von Vorsprüngen entstehen;
- d) Ausfüllen der geätzten Teile der Isolierschicht mit einer weiteren Polysiliziumschicht und anschließendes Freilegen der Oberfläche der Isolierschicht und
- e) Entfernen der Isolierschicht, dann nacheinander erfol gendes Aufbringen einer dielektrischen Schicht und einer Be legungsschicht aus Polysilizium auf die gesamte Oberfläche.
26. Verfahren zur Herstellung eines Halbleiterspeicherele
ment-Kondensators mit einer Vielzahl von Vorsprüngen, das die
folgenden Schritte umfaßt:
- a) Ausbildung eines Kondensatorknotenkontakts auf einem Halbleitersubstrat mit Transistor, nacheinander erfolgende Ausbildung einer Knoten-Polysiliziumschicht und eines Ätzab stoppmittels auf dem Halbleitersubstrat und anschließendes Aufbringen einer Speicherknoten-Polysiliziumschicht;
- b) Aufbringen einer Isolierschicht auf die Speicherknoten- Polysiliziumschicht und anschließende Ausbildung einer aus halbkugelförmigen Teilchen bestehenden Polysiliziumschicht mit Erhöhungen und Vertiefungen auf der Isolierschicht;
- c) Abätzen der Teile der Isolierschicht, die unter der Ver tiefungen der aus halbkugelförmigen Teilchen bestehenden Schicht liegen, um die Speicherknoten-Polysiliziumschicht freizulegen, wobei die Erhöhungen der aus halbkugelförmigen Teilchen bestehenden Schicht als Maske verwendet werden, so daß an der Isolierschicht eine Vielzahl von Vorsprüngen ent stehen;
- d) Aufbringen einer Polysiliziumschicht auf die gesamte Oberfläche und anschließendes anisotropes Abätzen der Polysi liziumschicht, um die obere Fläche der Isolierschicht so freizulegen, daß die Polysiliziumschicht in Form von Seiten wänden an einander gegenüberliegenden Seitenflächen jedes Vorsprungs der Isolierschicht erhalten bleibt; und
- e) Entfernen der Isolierschicht, um das Speicherknoten-Poly silizium freizulegen, dann nacheinander erfolgendes Aufbrin gen einer dielektrischen Schicht und einer Belegungsschicht aus Polysilizium auf die gesamte Oberfläche.
27. Verfahren zur Herstellung eines Halbleiterspeicherele
ment-Kondensators mit einer Vielzahl von Vorsprüngen, das die
folgenden Schritte umfaßt:
- a) Ausbildung eines Kondensatorknotenkontakts auf einem Halbleitersubstrat mit Transistor und anschließendes Aufbrin gen einer Speicherknoten-Polysiliziumschicht;
- b) Aufbringen einer Isolierschicht auf die Speicherknoten- Polysiliziumschicht und anschließende Ausbildung einer aus halbkugelförmigen Teilchen bestehenden Polysiliziumschicht mit Erhöhungen und Vertiefungen auf der Isolierschicht;
- c) Abätzen der Teile der Isolierschicht, die unter den Ver tiefungen der aus halbkugelförmigen Teilchen bestehenden Schicht liegen, um die Speicherknoten-Polysiliziumschicht freizulegen, wobei die Erhöhung der aus halbkugelförmigen Teilchen bestehenden Schicht als Maske verwendet werden, so daß an der Isolierschicht eine Vielzahl von Vorsprüngen ent stehen;
- d) Abätzen der freiliegenden Teile des Speicherknoten-Poly siliziums bis auf eine vorgegebene Tiefe unter Verwendung der Vorsprünge der Isolierschicht als Maske und
- e) Entfernen der Isolierschicht, dann nacheinander erfol gendes Aufbringen einer dielektrischen Schicht und einer Be legungsschicht aus Polysilizium auf die gesamte Oberfläche.
28. Verfahren zur Herstellung eines Halbleiterspeicher
elements mit Transistoren, versenkten Bitleitungen und Kon
densatorknotenkontakten, das die folgenden Schritte umfaßt:
- a) Aufbringen einer Speicherknoten-Polysiliziumschicht auf das Halbleiterspeicherelement und anschließendes Abätzen, so daß die Speicherknoten-Polysiliziumschicht in Kondensator zonen teilweise erhalten bleibt;
- b) Aufbringen einer Nitridschicht auf die gesamte Oberfläche und anschließendes Aufbringen einer Oxidschicht auf die Ni tridschicht zum Einebnen der Gesamtoberfläche;
- c) Abätzen der Oxidschicht, um die Teile der Nitridschicht freizulegen, die über der erhalten gebliebenen Speicher knoten-Polysiliziumschicht liegen;
- d) Entfernen der freiliegenden Teile der Nitridschicht, um das Speicherknoten-Polysilizium freizulegen, danach Aufbrin gen einer aus halbkugelförmigen Teilchen bestehenden Polysi liziumschicht mit Erhöhungen und Vertiefungen auf die gesamte Oberfläche und Ausfüllen der Vertiefungen der aus halbkugel förmigen Teilchen bestehenden Schicht mit einer Isolier schicht;
- e) kontinuierliches Abätzen der Erhöhungen der aus halbku gelförmigen Teilchen bestehenden Schicht und der unter den Erhöhungen liegenden Teile der Speicherknoten-Polysilizium schicht bis auf eine vorgegebene Tiefe unter Verwendung der Isolierschicht als Maske, so daß an der Speicherknoten-Poly siliziumschicht eine Vielzahl von Vorsprüngen entstehen; und
- f) Entfernen der Isolierschicht, der Oxidschicht und der Ni tridschicht, dann nacheinander erfolgendes Aufbringen einer dielektrischen Schicht und einer Belegungsschicht aus Po lysilizium auf die gesamte Oberfläche.
29. Verfahren nach Anspruch 28, dadurch gekennzeichnet, daß
das Speicherknoten-Polysilizium an seinem unteren Ende durch
ein Ätzabstoppmittel begrenzt wird, so daß das Abätzen des
Speicherknoten-Polysiliziums beendet wird, sobald das Ätzab
stoppmittel freigelegt ist.
30. Verfahren nach Anspruch 28, dadurch gekennzeichnet, daß
das Speicherknoten-Polysilizium eine Doppelschichtstruktur
aufweist, bei der ein Ätzabstoppmittel zwischen zwei Polysi
liziumschichten eingelagert ist, so daß das Abätzen des Spei
cherknoten-Polysiliziums beendet wird, sobald das Ätzabstopp
mittel freigelegt ist.
31. Verfahren zur Herstellung eines Halbleiterspeicher
elements mit Transistoren, versenkten Bitleitungen und Kon
densatorknotenkontakten, das die folgenden Schritte umfaßt:
- a) Aufbringen einer Speicherknoten-Polysiliziumschicht auf das Halbleiterspeicherelement und anschließendes Abätzen, so daß die Polysiliziumschicht in Kondensatorzonen teilweise er halten bleibt;
- b) Aufbringen einer Polysiliziumschicht auf die gesamte Oberfläche und anschließendes Aufbringen einer Oxidschicht auf die Polysiliziumschicht zum Einebnen der Gesamtoberflä che;
- c) Abätzen der Oxidschicht, um die Teile der Polysilizium schicht freizulegen, die über der erhalten gebliebenen Speicherknoten-Polysiliziumschicht liegen;
- d) Aufbringen einer aus halbkugelförmigen Teilchen bestehen den Polysiliziumschicht mit Erhöhungen und Vertiefungen auf die gesamte Oberfläche und anschließendes Ausfüllen der Ver tiefungen der aus halbkugelförmigen Teilchen bestehenden Schicht mit einer Isolierschicht;
- e) kontinuierliches Abätzen der Erhöhungen der aus halbku gelförmigen Teilchen bestehenden Schicht und der entsprechen den Teile der Polysiliziumschicht und der Speicherknoten-Po lysiliziumschicht unter den Erhöhungen bis auf eine vorgege bene Tiefe, wobei die Isolierschicht als Maske verwendet wird, so daß an der Speicherknoten-Polysiliziumschicht eine Vielzahl von Vorsprüngen entstehen; und
- f) Entfernen der Isolierschicht und der Oxidschicht, Abätzen der Polysiliziumschicht, um eine weitere, in den Kondensator isolationszonen liegende Oxidschicht freizulegen, und dann nacheinander erfolgendes Aufbringen einer dielektrischen Schicht und einer Belegungsschicht aus Polysilizium auf die gesamte Oberfläche.
32. Verfahren nach Anspruch 31, dadurch gekennzeichnet, daß
das Speicherknoten-Polysilizium an seinem unteren Ende durch
ein Ätzabstoppmittel begrenzt wird, so daß das Abätzen des
Speicherknoten-Polysiliziums beendet wird, sobald das Ätzab
stoppmittel freigelegt ist.
33. Verfahren nach Anspruch 31, dadurch gekennzeichnet, daß
das Speicherknoten-Polysilizium eine Doppelschichtstruktur
aufweist, bei der ein Ätzabstoppmittel zwischen zwei Polysi
liziumschichten eingelagert ist, so daß das Abätzen des Spei
cherknoten-Polysiliziums beendet wird, sobald das Ätzabstopp
mittel freigelegt ist.
34. Verfahren zur Herstellung eines Halbleiterspeicher
elements mit Transistoren, versenkten Bitleitungen und Kon
densatorknotenkontakten, das die folgenden Schritte umfaßt:
- a) Aufbringen einer Nitridschicht auf das Halbleiterspei cherelement und anschließendes Abätzen, so daß die Nitrid schicht nur in Kondensatorisolationszonen erhalten bleibt;
- b) Aufbringen einer Speicherknoten-Polysiliziumschicht auf die gesamte Oberfläche, um diese einzuebnen, und anschließen des Abätzen der Speicherknoten-Polysiliziumschicht, um die in den Kondensatorisolationszonen liegende Nitridschicht frei zu legen;
- c) Aufbringen einer aus halbkugelförmigen Teilchen bestehen den Polysiliziumschicht mit Erhöhungen und Vertiefungen auf die gesamte Oberfläche und anschließendes Ausfüllen der Ver tiefungen der aus halbkugelförmigen Teilchen bestehenden Schicht mit einer Isolierschicht;
- d) kontinuierliches Abätzen der Erhöhungen der aus halbku gelförmigen Teilchen bestehenden Schicht und der unter den Erhöhungen liegenden Teile der Speicherknoten-Polysilizium schicht bis auf eine vorgegebene Tiefe unter Verwendung der Isolierschicht als Maske, so daß an der Speicherknoten-Poly siliziumschicht eine Vielzahl von Vorsprüngen entstehen; und
- e) Entfernen der Isolierschicht und der Nitridschicht, dann nacheinander erfolgendes Aufbringen einer dielektrischen Schicht und einer Belegungsschicht aus Polysilizium auf die gesamte Oberfläche.
35. Verfahren nach Anspruch 34, dadurch gekennzeichnet, daß
das Speicherknoten-Polysilizium an seinem unteren Ende durch
ein Ätzabstoppmittel begrenzt wird, so daß das Abätzen des
Speicherknoten-Polysiliziums beendet wird, sobald das Ätzab
stoppmittel freigelegt ist.
36. Verfahren nach Anspruch 34, dadurch gekennzeichnet, daß
das Speicherknoten-Polysilizium eine Doppelschichtstruktur
aufweist, bei der ein Ätzabstoppmittel zwischen zwei Polysi
liziumschichten eingelagert ist, so daß das Abätzen des Spei
cherknoten-Polysiliziums beendet wird, sobald das Ätzabstopp
mittel freigelegt ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR910011803 | 1991-07-11 | ||
KR1019910014388A KR940005288B1 (ko) | 1991-07-11 | 1991-08-21 | 반도체 장치의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4222584A1 true DE4222584A1 (de) | 1993-01-21 |
DE4222584C2 DE4222584C2 (de) | 2000-04-27 |
Family
ID=26628676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4222584A Expired - Fee Related DE4222584C2 (de) | 1991-07-11 | 1992-07-09 | Verfahren zur Strukturierung und Herstellung von Halbleiterbausteinen |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP3254530B2 (de) |
KR (1) | KR940005288B1 (de) |
DE (1) | DE4222584C2 (de) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4229837A1 (de) * | 1991-09-07 | 1993-03-11 | Samsung Electronics Co Ltd | Eine halbleiterspeichereinrichtung mit einer eine vielzahl von mikrograeben und/oder mikrozylindern aufweisenden speicherelektroden |
EP0572943A1 (de) * | 1992-06-02 | 1993-12-08 | International Business Machines Corporation | Ätzmaske von hoher Auflösung |
DE4320060A1 (de) * | 1992-06-18 | 1993-12-23 | Gold Star Electronics | Halbleiterspeicherzellenkondensator und Verfahren zu dessen Herstellung |
DE4238749A1 (de) * | 1992-11-17 | 1994-05-19 | Inst Halbleiterphysik Gmbh | Verfahren zur Herstellung einer Halbleiterfeinstruktur und damit hergestellte Halbleiterbauelemente |
DE4404129A1 (de) * | 1993-02-12 | 1994-08-18 | Micron Semiconductor Inc | Mehrere Stifte aufweisender Stapelkondensator und Verfahren zu dessen Herstellung |
DE19624593A1 (de) * | 1996-06-20 | 1998-01-02 | Bosch Gmbh Robert | Verfahren zum Herstellen einer Mikrolinse |
DE19632835C1 (de) * | 1996-08-14 | 1998-04-02 | Siemens Ag | Verfahren zur Herstellung eines Kondensators in einer Halbeiteranordnung |
DE19632833C1 (de) * | 1996-08-14 | 1998-04-02 | Siemens Ag | Verfahren zur Herstellung eines Kaltkathoden-Emitters |
WO1999008328A1 (de) * | 1997-08-04 | 1999-02-18 | Infineon Technologies Ag | Integrierte elektrische schaltung mit kondensator |
DE10023872C1 (de) * | 2000-05-16 | 2001-12-13 | Infineon Technologies Ag | Verfahren zur Herstellung mikromechanischer Schichten mit Perforation |
DE4227227B4 (de) * | 1991-09-09 | 2005-05-04 | Lg Semicon Co. Ltd., Cheongju | Verfahren zur Herstellung eines Lochkondensators für DRAM-Zellen |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2595883B2 (ja) * | 1993-12-01 | 1997-04-02 | 日本電気株式会社 | 半導体装置の製造方法 |
TW373320B (en) * | 1996-05-27 | 1999-11-01 | United Microelectronics Corporaiton | Structure and production method of capacitor of dynamic RAM |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01307228A (ja) * | 1988-06-06 | 1989-12-12 | Hitachi Ltd | パターン形成法 |
JPH02119135A (ja) * | 1988-10-28 | 1990-05-07 | Hitachi Ltd | 半導体装置およびその製造方法 |
-
1991
- 1991-08-21 KR KR1019910014388A patent/KR940005288B1/ko not_active IP Right Cessation
-
1992
- 1992-06-03 JP JP16669092A patent/JP3254530B2/ja not_active Expired - Fee Related
- 1992-07-09 DE DE4222584A patent/DE4222584C2/de not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01307228A (ja) * | 1988-06-06 | 1989-12-12 | Hitachi Ltd | パターン形成法 |
JPH02119135A (ja) * | 1988-10-28 | 1990-05-07 | Hitachi Ltd | 半導体装置およびその製造方法 |
Non-Patent Citations (5)
Title |
---|
JP 1-35916 (A). In: Patents Abstracts of Japan, E-763, 25.5.89, Vol. 13, No. 226 * |
JP 2-20021 (A). In: Patents Abstracts of Japan, E-910, 29.3.90, Vol. 14, No. 163 * |
JP 3-136327 (A). In: Patents Abstracts of Japan, E-1108, 5.9.91, Vol. 15, No. 351 * |
Mini-Trenches in Polysilicon for DRAM Storage Capecitance Intrancement. In: IBM TDB, Vol. 33, No. 9, Feb. 1991, pp. 436-437 * |
Yoshimaru, M. et. al.: Rugged Surface Poly-Si... DRAM Cell. In: IEDM 1990, pp. 659-662 * |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4229837A1 (de) * | 1991-09-07 | 1993-03-11 | Samsung Electronics Co Ltd | Eine halbleiterspeichereinrichtung mit einer eine vielzahl von mikrograeben und/oder mikrozylindern aufweisenden speicherelektroden |
DE4227227B4 (de) * | 1991-09-09 | 2005-05-04 | Lg Semicon Co. Ltd., Cheongju | Verfahren zur Herstellung eines Lochkondensators für DRAM-Zellen |
EP0572943A1 (de) * | 1992-06-02 | 1993-12-08 | International Business Machines Corporation | Ätzmaske von hoher Auflösung |
DE4320060A1 (de) * | 1992-06-18 | 1993-12-23 | Gold Star Electronics | Halbleiterspeicherzellenkondensator und Verfahren zu dessen Herstellung |
DE4320060B4 (de) * | 1992-06-18 | 2006-11-16 | Lg Semicon Co. Ltd., Cheongju | Verfahren zur Herstellung eines Halbleiterspeicherzellenkondensators |
DE4238749A1 (de) * | 1992-11-17 | 1994-05-19 | Inst Halbleiterphysik Gmbh | Verfahren zur Herstellung einer Halbleiterfeinstruktur und damit hergestellte Halbleiterbauelemente |
DE4404129C2 (de) * | 1993-02-12 | 2000-04-20 | Micron Technology Inc | Verfahren zum Herstellen einer mehrere Stifte aufweisenden leitfähigen Struktur |
DE4404129A1 (de) * | 1993-02-12 | 1994-08-18 | Micron Semiconductor Inc | Mehrere Stifte aufweisender Stapelkondensator und Verfahren zu dessen Herstellung |
DE19624593A1 (de) * | 1996-06-20 | 1998-01-02 | Bosch Gmbh Robert | Verfahren zum Herstellen einer Mikrolinse |
DE19632833C1 (de) * | 1996-08-14 | 1998-04-02 | Siemens Ag | Verfahren zur Herstellung eines Kaltkathoden-Emitters |
DE19632835C1 (de) * | 1996-08-14 | 1998-04-02 | Siemens Ag | Verfahren zur Herstellung eines Kondensators in einer Halbeiteranordnung |
US6140177A (en) * | 1996-08-14 | 2000-10-31 | Siemens Aktiengesellschaft | Process of forming a semiconductor capacitor including forming a hemispherical grain statistical mask with silicon and germanium |
WO1999008328A1 (de) * | 1997-08-04 | 1999-02-18 | Infineon Technologies Ag | Integrierte elektrische schaltung mit kondensator |
DE10023872C1 (de) * | 2000-05-16 | 2001-12-13 | Infineon Technologies Ag | Verfahren zur Herstellung mikromechanischer Schichten mit Perforation |
Also Published As
Publication number | Publication date |
---|---|
KR940005288B1 (ko) | 1994-06-15 |
DE4222584C2 (de) | 2000-04-27 |
JPH05190511A (ja) | 1993-07-30 |
JP3254530B2 (ja) | 2002-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4125221C2 (de) | ||
EP1162663B1 (de) | Herstellungsverfahren für eine DRAM-Speicherzelle | |
DE10007018B4 (de) | Halbleiterbauelement mit Kondensator und Herstellungsverfahren hierfür | |
DE69525827T2 (de) | Kondensator für integrierte Schaltung und Verfahren zu seiner Herstellung | |
DE69621684T2 (de) | Herstellungsverfahren einer DRAM-Kondensator-Speicherelektrode mit strukturierter Oberfläche | |
DE4201506C2 (de) | Verfahren zur Herstellung von DRAM-Speicherzellen mit Stapelkondensatoren mit Flossenstruktur | |
DE19834917A1 (de) | Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen | |
DE4445796C2 (de) | Verfahren zum Ausbilden einer Halbleiterspeichervorrichtung | |
EP1182699B1 (de) | Verfahren zur Bildung eines dicken dielektrischen Gebietes in einem Halbleitersubstrat | |
DE4222584C2 (de) | Verfahren zur Strukturierung und Herstellung von Halbleiterbausteinen | |
DE19925657B4 (de) | Verfahren zum Ausbilden eines selbstpositionierenden Kontakts in einem Halbleiterbauelement | |
DE2723944A1 (de) | Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung | |
DE10347462A1 (de) | Bodenelektrode eines Kondensators einer Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
DE4442432C2 (de) | Verfahren zum Herstellen von Kondensatoren in Halbleiterspeichervorrichtungen | |
DE4232817B4 (de) | Halbleiter-Speicherzelle und Verfahren zu deren Herstellung | |
DE69133395T2 (de) | Verfahren zur Herstellung einer Speicherzelle für eine integrierte Halbleiterschaltung | |
DE19653614A1 (de) | Verfahren zur Herstellung von Zwischenanschlüssen in Halbleitereinrichtungen | |
DE19712540C1 (de) | Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall | |
DE102005042732A1 (de) | Verfahren zur Ätzstoppschichtbildung, Halbleiterbauelement und Herstellungsverfahren | |
DE19620185C2 (de) | Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung | |
WO2000017928A1 (de) | Integrierte schaltungsanordnung und verfahren zu deren herstellung | |
EP0954030A1 (de) | Verfahren zur Herstellung eines Kondensators für eine Halbleiter-Speicheranordnung | |
DE4408564C2 (de) | Verfahren zur Herstellung einer Mehrschicht-Leitungsstruktur in einer Halbleitereinrichtung | |
DE4200284C2 (de) | Halbleitereinrichtung und Verfahren zu deren Herstellung | |
DE19535779B4 (de) | Verfahren zur Bildung von Kontaktlöchern in einem Halbleiterelement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |