DE19535779B4 - Verfahren zur Bildung von Kontaktlöchern in einem Halbleiterelement - Google Patents

Verfahren zur Bildung von Kontaktlöchern in einem Halbleiterelement Download PDF

Info

Publication number
DE19535779B4
DE19535779B4 DE19535779A DE19535779A DE19535779B4 DE 19535779 B4 DE19535779 B4 DE 19535779B4 DE 19535779 A DE19535779 A DE 19535779A DE 19535779 A DE19535779 A DE 19535779A DE 19535779 B4 DE19535779 B4 DE 19535779B4
Authority
DE
Germany
Prior art keywords
insulating film
etching
film
forming
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19535779A
Other languages
English (en)
Other versions
DE19535779A1 (de
Inventor
Chan Kwang Park
Yo Hwan Koh
Seong Min Hwang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE19535779A1 publication Critical patent/DE19535779A1/de
Application granted granted Critical
Publication of DE19535779B4 publication Critical patent/DE19535779B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/947—Subphotolithographic processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren zur Bildung von Kontaktlöchern in einem Halbleiterelement, mit den folgenden Schritten:
Bilden einer Mehrzahl gleichmäßig beabstandeter Leiter (2) auf einem Halbleitersubstrat (1), wobei die Leiter (2) von dem Halbleitersubstrat (1) isoliert werden,
Abscheiden eines ersten Isolierfilms (3) über der resultierenden Struktur, die nach der Bildung der Leiter (2) erhalten wird,
Einebnen des ersten Isolierfilms (3) und daraufhin Niederschlagen eines zweiten Isolierfilms (4) und eines dritten Isolierfilms (5) über dem ersten Isolierfilm (3),
Bilden einer ersten Kontaktmaske (6) auf einem Abschnitt des dritten Isolierfilms (5) in einem zwischen den Leitern (2) gelegenen Bereich,
anisotropes Ätzen von Abschnitten der dritten und zweiten Isolierfilme (5, 4), die nicht mit der ersten Kontaktmaske (6) abgedeckt sind, wodurch Muster (5', 4') der dritten und zweiten Isolierfilme (5, 4) erhalten werden, und daraufhin isotropes Ätzen des Musters (4') des zweiten Isolierfilms (4) in selektiver Weise,
wodurch ein eingeengtes bzw....

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Bilden von Kontaktlöchern in einem Halbleiterelement, und insbesondere ein Verfahren zum Bilden von Kontaktlöchern mit kritischer Abmessung bei der Herstellung eines hochintegrierten Halbleiterelements.
  • Die JP 4-260328 beschreibt eine Möglichkeit zur Verbesserung der Ausrichtung einer Kontaktöffnung, wobei ein leitender Film als Ätzbarriere dient. Der leitende Film wird auf einem Isolierfilm aufgebracht und strukturiert, so daß er eine Öffnung zur Bildung der Kontaktöffnung aufweist. Ein zweiter Isolierfilm wird auf den ersten Isolierfilm aufgebracht und bedeckt gleichzeitig den leitenden Film. Durch anisotropes Ätzen wird ein Kontaktloch in den zweiten Isolierfilm eingeätzt. Danach wird ein Kontaktloch durch die im leitenden Film vorhandene Kontaktöffnung geätzt und ein Elektrodenfilm in die beiden Kontaktlöcher gefüllt.
  • In der US 5 023 203 ist ein Verfahren zur Reduzierung der Breiten von Leitern beschrieben, die durch Strukturierung eines Halbleitersubstrats erzeugt werden. Eine aus mehreren Schichten bestehende Maske verwendet eine nicht-selektive Abstandshalter-Oxidschicht, die über der Maskenstruktur gebildet wird, nachdem eine Öffnung zum Freilegen einer unteren Resist- bzw. Photolackschicht gebildet wird.
  • In der US 5 118 382 sind Verfahren zum Entfernen einer Ätzstoppschicht beschrieben, ohne daß ein unerwünschtes Unterätzen erfolgt.
  • Halbleiterelemente weisen üblicherweise einen reduzierten Einheitszellenbereich auf, wenn der Integrationsgrad zunimmt.
  • Aufgrund einer derartigen reduzierten Einheitszelle wird der Raum zwischen benachbarten Leitern ebenfalls reduziert. Die Größe von Kontakten, die dazu ausgelegt sind, untere und obere Leiter zu verbinden, kann ebenfalls reduziert werden.
  • Aus diesem Grund ist es erforderlich, eine Technik zur Verfügung zu stellen, durch welche ein oberer Leiter sich im Kontakt mit einem unteren Leiter befindet, wie beispielsweise ein Halbleitersubstrat, während die Isolation von einem schmalen Zwischenleiter beibehalten wird.
    •
  • Eine Aufgabe der vorliegenden Erfindung besteht deshalb darin, ein Verfahren zur Bildung von Kontaktlöchern in einem Halbleiterelement zu schaffen, das gewährleistet, daß ein oberer Leiter in Kontakt mit einem unteren Leiter gebracht werden kann, während eine Isolierung von einem schmalen Zwischenleiter beibehalten wird.
  • Gemäß einem Aspekt schafft die vorliegende Erfindung ein Verfahren zur Bildung von Kontaktlöchern in einem Halbleiterelement, mit den folgenden Schritten: Bilden einer Mehrzahl gleichmäßig beabstandeter Leiter auf einem Halbleitersubstrat, wobei die Leiter von dem Halbleitersubstrat isoliert werden, Abscheiden eines ersten Isolierfilms über der resultierenden Struktur, die nach der Bildung der Leiter erhalten wird, Einebnen des ersten Isolierfilms und daraufhin Niederschlagen eines zweiten Isolierfilms und eines dritten Isolierfilms über dem ersten Isolierfilm, Bilden einer ersten Kontaktmaske auf einem Abschnitt des dritten Isolierfilms in einem zwischen den Leitern gelegenen Bereich, anisotropes Ätzen von Abschnitten der dritten und zweiten Isolierfilme, die nicht mit der ersten Kontaktmaske abgedeckt sind, wodurch Muster der dritten und zweiten Isolierfilme erhalten werden, und daraufhin isotropes Ätzen des Musters des zweiten Isolierfilms in selektiver Weise, wodurch ein eingeengtes bzw. feines Muster des zweiten Isolierfilms gebildet wird, Entfernen der ersten Kontaktmaske und daraufhin Bilden eines ringförmigen Ätzbarrierekissens an Seitenwänden der dritten und zweiten Isolierfilmmuster, Bilden eines vierten Isolierfilms über der resultierenden Struktur, die nach der Bildung des Kissens erhalten wird, und daraufhin Bilden einer zweiten Kontaktmaske auf dem vierten Isolierfilm mit Ausnahme des zwischen den Leitern gelegenen Bereichs, und Ätzen des Abschnitts des vierten Isolierfilms, der nicht mit der zweiten Kontaktmaske abgedeckt ist, Entfernen der dritten und zweiten Isolierfilmmuster und daraufhin anisotropes Ätzen des ersten Isolierfilms, der unter dem zweiten Isolierfilmmuster abgeschieden wurde, wobei das ringförmige Ätzbarrierekissen als Ätzbarriere verwendet wird, wodurch ein Kontaktloch im Bereich zwischen den Leitern gebildet wird.
  • Gemäß einem weiteren Aspekt schafft die vorliegende Erfindung ein Verfahren zur Bildung von Kontaktlöchern in einem Halbleiterelement, mit den folgenden Schritten: Bilden einer Mehrzahl gleichmäßig beabstandeter Leiter auf einem Halbleitersubstrat, wobei die Leiter von dem Halbleitersubstrat isoliert werden, Abscheiden eines ersten Isolierfilms über der resultierenden Struktur, die nach der Bildung der Leiter erhalten wird, Einebnen des ersten Isolierfilms und daraufhin Abscheiden eines ersten Ätzbarrierenfilms, eines zweiten Isolierfilms und eines dritten Isolierfilms über den ersten Isolierfilm in aufeinanderfolgender Weise, Bilden einer ersten Kontaktmaske auf einem Abschnitt des dritten Isolierfilms in einem zwischen den Leitern gelegenen Bereich, anisotropes Ätzen von Abschnitten der dritten und zweiten Isolierfilme, die nicht mit der ersten Kontaktmaske abgedeckt sind, wodurch Muster der dritten und zweiten Isolierfilme gebildet werden, und daraufhin isotropes Ätzen des Musters des zweiten Isolierfilms in selektiver Weise, wodurch ein eingeengtes bzw. feines Muster des zweiten Isolierfilms gebildet wird, Entfernen der ersten Kontaktmaske, Abscheiden eines zweiten Ätzbarrierenfilms über die resultierende Struktur, die nach der Entfernung der ersten Kontaktmaske erhalten wird, und daraufhin anisotropes Ätzen des zweiten Ätzbarrierenfilms, wodurch ein zweiter Ätzbarrieren-Abstandhalter an den Seitenwänden der dritten und zweiten Isolier filmmuster gebildet wird, Entfernen der dritten und zweiten Isolierfilmmuster, und daraufhin anisotropes Ätzen des zweiten Ätzbarrieren-Abstandhalters und des ersten Ätzbarrierenfilms, wodurch ein ringförmiges Ätzbarrierekissen gebildet wird, Bilden eines vierten Isolierfilms über der resultierenden Struktur, die nach der Bildung des Ätzbarrierekissens erhalten wird, und daraufhin Bilden einer zweiten Kontaktmaske auf dem vierten Isolierfilm mit Ausnahme des zwischen den Leitern gelegenen Bereichs, und Ätzen des Abschnitts des vierten Isolierfilms, der nicht mit der zweiten Kontaktmaske abgedeckt ist, und daraufhin anisotropes Ätzen des ersten Isolierfilms, der unter dem Ätzabschnitt des vierten Isolierfilms abgeschieden ist, wobei das ringförmige Ätzbarrierekissen als Ätzbarriere verwendet wird, wodurch ein Kontaktloch im Bereich zwischen den Leitern gebildet wird.
  • Gemäß noch einem weiteren Aspekt schafft die vorliegende Erfindung ein Verfahren zur Bildung von Kontaktlöchern in einem Halbleiterelement, mit den folgenden Schritten: Bilden einer Mehrzahl gleichmäßig beabstandeter Leiter auf einem Halbleitersubstrat, wobei die Leiter von dem Halbleitersubstrat isoliert werden, Abscheiden eines ersten Isolierfilms über die resultierende Struktur, die nach der Bildung der Leiter erhalten wird, Einebnen des ersten Isolierfilms über die resultierende Struktur, die nach der Bildung der Leiter erhalten wird, Einebnen des ersten Isolierfilms, und daraufhin Abscheiden eines zweiten Isolierfilms und eines dritten Isolierfilms über den ersten Isolierfilm, Bilden einer ersten Kontaktmaske auf einem Abschnitt des dritten Isolierfilms entsprechend einem zwischen den Leitern gelegenen Bereich, Ätzen von Abschnitten der dritten und zweiten Isolierfilme, die nicht mit der ersten Kontaktmaske abgedeckt sind, wodurch eine Ausnehmung gebildet wird, und daraufhin isotropes Ätzen des zweiten Isolierfilms in selektiver Weise derart, daß die Ausnehmung eine vergrößerte Breite hat, Entfernen der ersten Kontaktmaske, und daraufhin Bilden eines ringförmigen Ätzbarrierekissens an einer Seitenwand der Ausnehmung, Bilden eines vierten Isolierfilms über der resultierenden Struktur, die nach der Bildung des Ätzbarrierekissens erhalten wird, und daraufhin Bilden einer zweiten Kontaktmaske auf dem vierten Isolierfilm mit Ausnahme des zwischen den Leitern gelegenen Bereichs, und Ätzen des Abschnitts des vierten Isolierfilms, der nicht mit der zweiten Kontaktmaske abgedeckt ist, und daraufhin anisotropes Ätzen des ersten Isolierfilms, der unter dem Ätzabschnitt des vierten Isolierfilms abgeschieden ist, wobei das ringförmige Ätzbarrierekissen als Ätzbarriere verwendet wird, wodurch ein Kontaktloch im Bereich zwischen den Leitern gebildet wird.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Nachfolgend wird die Erfindung beispielhaft anhand der Zeichnungen näher erläutert; es zeigen:
  • 1 bis 5 Schnittansichten zur Verdeutlichung der aufeinanderfolgenden Schritte eines Verfahrens zur Bildung von Kontaktlöchern in einem Halbleiterelement gemäß einer ersten Ausführungsform der vorliegenden Erfindung,
  • 6 bis 10 Schnittansichten zur Verdeutlichung der aufeinanderfolgenden Schritte eines Verfahrens zur Bildung von Kontaktlöchern unter Verwendung eines ringförmigen Polysiliciumkissens gemäß einer zweiten Ausführungsform der vorliegenden Erfindung, und
  • 11 bis 13 Schnittansichten zur Verdeutlichung der aufeinanderfolgenden Schritte eines Verfahrens zur Bildung von Kontaktlöchern unter Verwendung eines ringförmigen Polysiliciumkissens gemäß einer dritten Ausführungsform der vorliegenden Erfindung.
  • Die 1 bis 5 zeigen die aufeinanderfolgenden Schritte eines Verfahrens zur Bildung von Kontaktlöchern in einem Halbleiterelement gemäß einer ersten Ausführungsform der vorliegenden Erfindung. Diese Ausführungsform der vorliegenden Erfindung wird auf einen Fall angewendet, bei dem Bit-Leitungen und Speicherelektroden von dynamischen Direktzugriff-Speicherzellen sich im Kontakt mit einem Halbleitersubstrat befinden.
  • Wie in 1 gezeigt, wird auf einem Halbleitersubstrat 1 eine Mehrzahl gleichmäßig beabstandeter Gate-Oxidfilme 2A gebildet. Eine Mehrzahl gleichmäßig beabstandeter Wortleitungen 2 wird auf den Gate-Oxidfilmen 2A gebildet. Die Wortleitungen 2 bestehen aus einem Polysiliciumfilm und werden als Gate-Elektroden verwendet. Zwischen benachbarten Wortleitungen 2 ist eine Source- bzw. Drain-Verbindung 13 in dem Halbleitersubstrat 1 durch Implantieren von Fehlstellenionen eines Leitungstyps gebildet, der sich von demjenigen des Halbleitersubstrats 1 unterscheidet. Nach der Bildung der Source- bzw. Drain-Verbindung 13 wird ein erster Isolierfilm 3 über der resultierenden Struktur abgeschieden. Der erste Isolierfilm 3 wird daraufhin eingeebnet. Über den eingeebneten ersten Isolierfilm 3 werden nacheinander ein zweiter Isolierfilm 4 und ein dritter Isolierfilm 5 abgeschieden. Die ersten bis dritten Isolierfilme 3 bis 5 bestehen aus Materialien, welche ein hohes Ätz-Selektionsverhältnis aufweisen. Eine erste Kontaktmaske 6 wird daraufhin auf einem Abschnitt des dritten Isolierfilms 5 entsprechend einem Bereich gebildet, wo ein Kontaktloch gebildet werden soll. In 1 bezeichnet das Bezugszeichen A den Raum zwischen benachbarten Wortleitungen 2, während das Bezugszeichen B die Abmessung bzw. Größe der ersten Kontaktmaske 6 bezeichnet. Diese Abmessungen können unter Verwendung einer Lithographie-Technik eine minimale Mustergröße haben.
  • Wie in 2 gezeigt, werden Abschnitte der dritten und zweiten Isolierfilme 5 und 4, die mit der ersten Kontaktmaske 6 nicht abgedeckt sind, daraufhin anisotrop geätzt, wodurch ein drittes Isolierfilmmuster 5' und ein zweites Isolierfilmmuster 4' gebildet werden. Daraufhin wird das zweite Isolierfilmmuster 4' isotrop in selektiver Weise gemäß der Ätzratendifferenz zwischen den ersten bis dritten Isolierfilmen geätzt. Zu diesem Zeitpunkt wird das zweite Isolierfilmmuster 4' seitlich in jeder Seite mit einer Weite bzw. Breite M geätzt. Infolge davon hat das verbleibende zweite Isolierfilmmuster 4' eine Breite B – 2M.
  • Daraufhin wird, wie in 3 gezeigt, die erste in 2 gezeigte Maske 6 entfernt. Über die resultierende Struktur wird daraufhin ein Polysiliciumfilm 7 abgeschieden. Anstelle des Polysiliciumfilms 7 kann ein Nitridfilm abgeschieden werden. Das Abscheiden des Polysiliciumfilms 7 wird derart durchgeführt, daß er Ausnehmungen bzw. Vertiefungen auffüllt, die jeweils in beiden Seiten des zweiten Isolierfilmmusters 4' nach dem anisotropen Ätzen gebildet sind.
  • Der Polysiliciumfilm 7 wird daraufhin anistrop geätzt, um ein Polysiliciumkissen 7' zu bilden, das Ringform mit einer vorstehenden Kante hat, wie in 4 gezeigt. Über der resultierenden Struktur wird ein vierter Isolierfilm 8 gebildet. In 4 bezeichnet das Bezugszeichen N die vorstehende Breite des Polysiliciumkissens 7'.
  • Eine zweite Kontaktmaske 9 wird daraufhin auf den vierten Isolierfilm mit Ausnahme seines Abschnitts gebildet, der dem Bereich entspricht, wo das Kontaktloch gebildet werden soll, wie in 5 gezeigt. Daraufhin werden Abschnitte des vierten Isolierfilms 8 und des dritten Isolierfilmmusters 5', die nicht mit der Kontaktmaske 9 abgedeckt sind, geätzt, wodurch das zweite Isolierfilmmuster 4' freigelegt wird. Unter Verwendung des ringförmigen Polysiliciumkissens 7' als Ätzbarriere werden das zweite Isolierfilmmuster 4' und ein Abschnitt des ersten Isolierfilms 3, der unter dem zweiten Isolierfilmmuster 4' angeordnet ist, anisotrop derart geätzt, daß das Halbleitersubstrat 1 freigelegt wird. Dadurch wird ein Kontaktloch 20 gebildet. Da das ringförmige Polysiliciumkissen 7' einen Außendurchmesser Q mit B + 2N hat, der um 2N größer ist als die Abmessung B der ersten Kontaktmaske, entspricht der Innendurchmesser P des Kontaktlochs 20 "B – 2M".
  • Demnach wird zwischen dem Kontaktloch 20 und jeder Wortleitung 2 ein Prozeßrand R der Größe (A – B + 2M)/2 gebildet. Selbst für die zweite Kontaktmaske 9 kann ein Ausrichtungsrand erhalten werden, der der vorstehenden Breite N des Polysiliciumkissens 7' entspricht.
  • Nach der Bildung des Kontaktlochs 20 wird die zweite Kontaktmaske 9 entfernt. Über die resultierende Struktur wird eine obere Leitungsschicht derart niedergeschlagen bzw. abgeschieden, daß sie in Kontakt mit der Drain- bzw. Source-Verbindung 13 gelangt, welche durch das Kontaktloch 20 freigelegt ist.
  • Die 6 bis 10 zeigen Schnittansichten zur Verdeutlichung der aufeinanderfolgenden Schritte eines Verfahrens zur Bildung von Kontaktlöchern unter Verwendung eines ringförmigen Polysiliciumkissens gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. In den 6 bis 10 sind Elemente, welche denjenigen in den 1 bis 5 entsprechen, durch dieselben Bezugsziffern bezeichnet.
  • Auf einem Halbleitersubstrat 1 wird eine Mehrzahl gleichmäßig beabstandeter Gate-Oxidfilme 2A gebildet, wie in 6 gezeigt. Eine Mehrzahl gleichmäßig beabstandeter Wortleitungen 2 wird daraufhin auf den Gate-Oxidfilm 2A gebildet. Die Wortleitungen 2 bestehen aus einem Polysiliciumfilm und werden als Gate-Elektroden verwendet. Fehlstellenionen eines Leitungstyps, der sich von demjenigen des Halbleitersubstrats 1 unterscheidet, werden in einen Abschnitt des Halbleitersubstrats 1 implantiert, der zwischen benachbarten Wortleitungen 2 festgelegt ist, wodurch eine Source- bzw. Drain-Verbindung 13 gebildet wird. Über der resultierenden Struktur wird ein erster Isolierfilm 3 abgeschieden und daraufhin eingeebnet. Ein erster Polysiliciumfilm 11, der als Ätzbarriere verwendet wird, wird daraufhin über der resultierenden Struktur gebildet. Daraufhin werden ein zweiter Isolierfilm 4 und ein dritter Isolierfilm 5 aufeinanderfolgend über den ersten Polysiliciumfilm 11 abgeschieden. Die ersten bis dritten Isolierfilme 3 bis 5 bestehen jeweils aus Materialien, die ein hohes Ätz-Selektionsverhältnis aufweisen. Eine erste Kontaktmaske 6 wird daraufhin auf einem Abschnitt des dritten Isolierfilms 5 gebildet, der einem Bereich entspricht, wo ein Kontaktloch gebildet werden soll. Abschnitte der dritten und zweiten Isolierfilme 5 und 4, welche mit der ersten Kontaktmaske 6 nicht abgedeckt sind, werden daraufhin geätzt, wodurch ein drittes Isolierfilmmuster 5' und ein zweites Isolierfilmmuster 4' gebildet werden. Daraufhin wird das zweite Isolierfilmmuster 4' isotrop in selektiver Weise gemäß der Ätzratendifferenz zwischen den ersten bis dritten Isolierfilmen geätzt. In 6 bezeichnet das Bezugszeichen A den Raum zwischen benachbarten Wortleitungen 2, während das Bezugszeichen B die Abmessung bzw. Größe der ersten Kontaktmaske 6 bezeichnet. Nach dem isotropen Ätzen hat das zweite Isolierfilmmuster 4' eine Breite von B – 2M.
  • Die erste Kontaktmaske 6 wird daraufhin entfernt, wie in 7 gezeigt. Daraufhin wird ein als Ätzbarriere verwendeter zweiter Polysiliciumfilm 12 über die resultierende Struktur abgeschieden. Anstelle des Polysiliciumfilms 12 kann ein Nitridfilm abgeschieden werden.
  • Der zweite Polysiliciumfilm 12 wird daraufhin anisotrop geätzt, um zweite Polysiliciumfilm-Abstandhalter 12' zu bilden, wie in 8 gezeigt. Unter Verwendung des ersten Polysiliciumfilms 11 als Ätzbarriere werden daraufhin sowohl das zweite Isolierfilmmuster 4' wie das dritte Isolierfilmmuster 5' geätzt. Der zweite Polysilicium-Abstandhalter 12' hat eine Breite N.
  • Daraufhin werden der zweite Polysilicium-Abstandhalter 12' und der erste Polysiliciumfilm 11 mit einer Tiefe anisotrop geätzt, welche der Dicke des ersten Polysiliciumfilms 11 in einer Weise entspricht, daß ein Polysiliciumkissen mit Ringform mit einem Vorsprung gebildet wird. In diesem Fall enthält das Polysiliciumkissen ein erstes Polysiliciumfilmkissen 11', das die Basis des Polysiliciumkissens bildet und ein zweites Polysiliciumfilmkissen 12'', das den Vorsprung des Polysiliciumkissens bildet. über der resultierenden Struktur wird daraufhin ein vierter Isolierfilm 8 gebildet.
  • Daraufhin wird eine zweite Kontaktmaske 9 auf dem Isolierfilm 8 mit Ausnahme seines Abschnitts gebildet, der dem Bereich entspricht, wo das Kontaktloch gebildet werden soll, wie in 10 gezeigt. Der Abschnitt des vierten Isolierfilms 8, der nicht mit der zweiten Kontaktmaske 9 abgedeckt ist, wird geätzt. Unter Verwendung der ringförmigen Polysiliciumkissen 11' und 12'' als Ätzbarriere wird der erste Isolierfilm 3 derart geätzt, daß die Source- bzw. Drain-Verbindung 13 des Halbleitersubstrats 1 freigelegt ist. Dadurch wird ein Kontaktloch 20 gebildet. Der Innendurchmesser P des Kontaktlochs 20 entspricht "B – 2M". Demnach wird ein Prozeßrand R der Größe (A – B + 2M)/2 zwischen dem Kontaktloch 20 und jeder Wortleitung 2 gebildet. Durch Bildung der zweiten Kontaktmaske 9 kann ein Ausrichtungsrand er halten werden, welcher der Vorsprungbreite N des Polysiliciumkissens entspricht.
  • Die 11 bis 13 zeigen Schnittansichten der aufeinanderfolgenden Schritte eines Verfahrens zur Bildung von Kontaktlöchern unter Verwendung eines ringförmigen Polysiliciumkissens gemäß einer dritten Ausführungsform der vorliegenden Erfindung. In den 11 bis 13 sind Elemente, welche denjenigen in den 1 bis 5 entsprechen, mit denselben Bezugsziffern bezeichnet.
  • Gemäß dem Verfahren entsprechend der dritten Ausführungsform wird eine Mehrzahl gleichmäßig beabstandeter Gate-Oxidfilme 2A auf einem Halbleitersubstrat 1 gebildet, wie in 11 gezeigt. Eine Mehrzahl gleichmäßig beabstandeter Wortleitungen 2 wird daraufhin auf den Gate-Oxidfilm 2A gebildet. Die Wortleitungen 2 bestehen aus einem Polysiliciumfilm und werden als Gate-Elektroden verwendet. Fehlstellenionen eines Leitungstyps, der sich von demjenigen des Halbleitersubstrats 1 unterscheidet, werden in einen Abschnitt des Halbleitersubstrats 1 implantiert, der zwischen benachbarten Wortleitungen 2 festgelegt ist, wodurch eine Source- bzw. Drain-Verbindung 13 gebildet wird. Über der resultierenden Struktur wird ein erster Isolierfilm 3 abgeschieden und daraufhin eingeebnet. Daraufhin werden ein zweiter Isolierfilm 4 und ein dritter Isolierfilm 5 nacheinander über den ersten Isolierfilm 3 abgeschieden. Die ersten bis dritten Isolierfilme 3 bis 5 bestehen jeweils aus Materialien, die ein hohes Ätz-Selektionsverhältnis aufweisen. Eine erste Kontaktmaske 16 wird daraufhin auf einem Abschnitt des dritten Isolierfilms 5 entsprechend einem Bereich gebildet, wo ein Kontaktloch gebildet werden soll. Abschnitte der dritten und zweiten Isolierfilme 5 und 4, die nicht mit der ersten Kontaktmaske 16 abgedeckt sind, werden daraufhin geätzt, wodurch eine Ausnehmung 18 gebildet wird. Daraufhin wird ein zweiter Isolierfilm 4 isotrop in selektiver Weise derart geätzt, daß er eine geätzte Breite M in jeder Seite hat. In 11 bezeichnet das Bezugszeichen A den Raum zwischen benachbarten Wortleitungen 2, während das Bezugszeichen B die Abmessung des Abschnitts bezeichnet, der nicht mit der ersten Kontaktmaske 16 abgedeckt ist. Diese Abmessungen können unter Verwendung einer Lithographie-Technik eine minimale Mustergröße haben.
  • Daraufhin wird die erste Kontaktmaske 16 entfernt, wie in 12 gezeigt. Über der resultierenden Struktur wird daraufhin ein erster Polysiliciumfilm abgeschieden. Anstelle dieses Polysiliciumfilms kann ein Nitridfilm abgeschieden werden. Der erste Polysiliciumfilm wird daraufhin anisotrop geätzt, um ein ringförmiges Polysiliciumkissen 10 an der Seitenwand der Ausnehmung 18 zu bilden. Das Polysiliciumkissen 10 hat einen Vorsprung der Breite N. Das Polysiliciumkissen 10 hat ebenfalls einen Außendurchmesser B + 2M und einen Innendurchmesser B – 2N.
  • Wie in 13 gezeigt, wird über der resultierenden Struktur ein vierter Isolierfilm 8 gebildet. Daraufhin wird eine zweite Kontaktmaske 17 auf dem vierten Isolierfilm 8 mit Ausnahme seines Abschnitts gebildet, der dem Bereich entspricht, wo das Kontaktloch gebildet werden soll.
  • Unter Verwendung des ringförmigen Polysiliciumkissens 10 als Ätzbarriere wird daraufhin der erste Isolierfilm 3 derart geätzt, daß die Source- bzw. Drain-Verbindung 13 des Halbleitersubstrats 1 freigelegt wird. Infolge davon wird das Kontaktloch 20 gebildet. Die Größe P des Kontaktlochs 20 entspricht "B – 2N". Demnach wird ein Prozeßrand R der Größe (A – B + 2M)/2 zwischen dem Kontaktloch 20 und jeder Wortleitung 2 gebildet. Durch Bilden der zweiten Kontaktmaske kann ein Ausrichtungsrand erhalten werden, der der vorspringenden Breite N des Polysiliciumkissens entspricht.
  • Wie aus der vorstehenden Beschreibung hervorgeht, schafft die vorliegende Erfindung ein Verfahren zur Bildung von Kontaktlöchern kritischer Abmessung, das den Erhalt eines vergrößerten Prozeßrands gewährleistet und die Aufrechterhaltung einer Isolierung zwischen benachbarten Leitern gewährleistet.
  • Obwohl bevorzugte Ausführungsformen der Erfindung beispielhaft angeführt wurden, erschließen sich dem Fachmann verschiedene Modifikationen, Zusätze und Ersätze, ohne vom Umfang und Geist der in den beiliegenden Ansprüchen festgelegten Erfindung abzuweichen.
    •

Claims (16)

  1. Verfahren zur Bildung von Kontaktlöchern in einem Halbleiterelement, mit den folgenden Schritten: Bilden einer Mehrzahl gleichmäßig beabstandeter Leiter (2) auf einem Halbleitersubstrat (1), wobei die Leiter (2) von dem Halbleitersubstrat (1) isoliert werden, Abscheiden eines ersten Isolierfilms (3) über der resultierenden Struktur, die nach der Bildung der Leiter (2) erhalten wird, Einebnen des ersten Isolierfilms (3) und daraufhin Niederschlagen eines zweiten Isolierfilms (4) und eines dritten Isolierfilms (5) über dem ersten Isolierfilm (3), Bilden einer ersten Kontaktmaske (6) auf einem Abschnitt des dritten Isolierfilms (5) in einem zwischen den Leitern (2) gelegenen Bereich, anisotropes Ätzen von Abschnitten der dritten und zweiten Isolierfilme (5, 4), die nicht mit der ersten Kontaktmaske (6) abgedeckt sind, wodurch Muster (5', 4') der dritten und zweiten Isolierfilme (5, 4) erhalten werden, und daraufhin isotropes Ätzen des Musters (4') des zweiten Isolierfilms (4) in selektiver Weise, wodurch ein eingeengtes bzw. feines Muster (4') des zweiten Isolierfilms (4') gebildet wird, Entfernen der ersten Kontaktmaske (6) und daraufhin Bilden eines ringförmigen Ätzbarrierekissens (7') an Seitenwänden der dritten und zweiten Isolierfilmmuster (5', 4') Bilden eines vierten Isolierfilms (8) über der resultierenden Struktur, die nach der Bildung des Kissens (7') erhalten wird, und daraufhin Bilden einer zweiten Kontaktmaske (9) auf dem vierten Isolierfilm (8) mit Ausnahme des zwischen den Leitern (2) gelegenen Bereichs, und Ätzen des Abschnitts des vierten Isolierfilms (8), der nicht mit der zweiten Kontaktmaske (9) abgedeckt ist, Entfernen der dritten und zweiten Isolierfilmmuster (5', 4') und daraufhin anisotropes Ätzen des ersten Isolierfilms (3), der unter dem zweiten Isolierfilmmuster (4') abgeschieden wurde, wobei das ringförmige Ätzbarrierekissen (7') als Ätzbarriere verwendet wird, wodurch ein Kontaktloch im Bereich zwischen den Leitern (2) gebildet wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die auf dem Halbleitersubstrat gebildeten Leiter (2) dazu ausgelegt sind, als Wortleitungen verwendet zu werden.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das ringförmige Ätzbarrierekissen (7') durch Bilden eines Ätzbarrierenfilms (7) über der resultierenden Struktur, welche nach der Bildung des zweiten Isolierfilmmusters (4') erhalten wird, und durch nachfolgendes anisotropes Ätzen des Ätzbarrierenfilms (7) gebildet wird.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß der Ätzbarrierenfilm (7') einen Polysiliciumfilm bzw. einen Nitridfilm umfaßt bzw. aus diesem besteht.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Halbleitersubstrat (1) an einem nicht mit den Leitern abgedeckten Abschnitt mit einer Drain- bzw. Source-Verbindung gebildet ist.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die ersten bis dritten Isolierfilme (3, 4, 5) aus Materialien bestehen, die im Verhältnis zueinander ein hohes Ätz-Selektionsverhältnis aufweisen.
  7. Verfahren zur Bildung von Kontaktlöchern in einem Halbleiterelement, mit den folgenden Schritten: Bilden einer Mehrzahl gleichmäßig beabstandeter Leiter (2) auf einem Halbleitersubstrat (1), wobei die Leiter (2) von dem Halbleitersubstrat (1) isoliert werden, Abscheiden eines ersten Isolierfilms (3) über der resultierenden Struktur, die nach der Bildung der Leiter (2) erhalten wird, Einebnen des ersten Isolierfilms (3) und daraufhin Abscheiden eines ersten Ätzbarrierenfilms (11), eines zweiten Isolierfilms (4) und eines dritten Isolierfilms (5) über den ersten Isolierfilm (3) in aufeinanderfolgender Weise, Bilden einer ersten Kontaktmaske (6) auf einem Abschnitt des dritten Isolierfilms (3) in einem zwischen den Leitern (2) gelegenen Bereich, anisotropes Ätzen von Abschnitten der dritten und zweiten Isolierfilme (5, 4), die nicht mit der ersten Kontaktmaske (6) abgedeckt sind, wodurch Muster (5', 4') der dritten und zweiten Isolierfilme (5, 4) gebildet werden, und daraufhin isotropes Ätzen des Musters (4') des zweiten Isolierfilms (4) in selektiver Weise, wodurch ein eingeengtes bzw. feines Muster (4') des zweiten Isolierfilms (4) gebildet wird, Entfernen der ersten Kontaktmaske (6), Abscheiden eines zweiten Ätzbarrierenfilms (12) über die resultierende Struktur, die nach der Entfernung der ersten Kontaktmaske (6) erhalten wird, und daraufhin anisotropes Ätzen des zweiten Ätzbarrierenfilms (12), wodurch ein zweiter Ätzbarrieren-Abstandhalter (12') an den Seitenwänden der dritten und zweiten Isolierfilmmuster (5', 4') gebildet wird, Entfernen der dritten und zweiten Isolierfilmmuster (5', 4'), und daraufhin anisotropes Ätzen des zweiten Ätzbarrieren-Abstandhalters (12') und des ersten Ätzbarrierenfilms (11), wodurch ein ringförmiges Ätzbarrierekissen (12'', 11') gebildet wird, Bilden eines vierten Isolierfilms (8) über der resultierenden Struktur, die nach der Bildung des Ätzbarrierekis sens (12'', 11') erhalten wird, und daraufhin Bilden einer zweiten Kontaktmaske (9) auf dem vierten Isolierfilm (8) mit Ausnahme des zwischen den Leitern (2) gelegenen Bereichs, und Ätzen des Abschnitts des vierten Isolierfilms (6), der nicht mit der zweiten Kontaktmaske (9) abgedeckt ist, und daraufhin anisotropes Ätzen des ersten Isolierfilms (3), der unter dem Ätzabschnitt des vierten Isolierfilms (8) abgeschieden ist, wobei das ringförmige Ätzbarrierekissen (12'', 11') als Ätzbarriere verwendet wird, wodurch ein Kontaktloch im Bereich zwischen den Leitern (2) gebildet wird.
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die auf dem Halbleitersubstrat (1) gebildeten Leiter (2) dazu ausgelegt sind, als Wortleitungen verwendet zu werden.
  9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß das ringförmige Ätzbarrierekissen (12'', 11') durch anisotropes Ätzen sowohl des zweiten Ätzbarrieren-Abstandhalters (12') wie des ersten Ätzbarrierenfilms (11) mit einer Tiefe gebildet wird, welche der Dicke des ersten Ätzbarrierenfilms (11) entspricht.
  10. Verfahren nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß die ersten und zweiten Ätzbarrierenfilme (11, 12) aus einem Polysiliciumfilm oder einem Nitridfilm bestehen.
  11. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die ersten bis dritten Isolierfilme (3, 4, 5) aus Materialien bestehen, die ein hohes Ätz-Selektionsverhältnis aufweisen.
  12. Verfahren zur Bildung von Kontaktlöchern in einem Halbleiterelement, mit den folgenden Schritten: Bilden einer Mehrzahl gleichmäßig beabstandeter Leiter (2) auf einem Halbleitersubstrat (1), wobei die Leiter (2) von dem Halbleitersubstrat (1) isoliert werden, Abscheiden eines ersten Isolierfilms (3) über die resultierende Struktur, die nach der Bildung der Leiter (2) erhalten wird, Einebnen des ersten Isolierfilms (3) über die resultierende Struktur, die nach der Bildung der Leiter (2) erhalten wird, Einebnen des ersten Isolierfilms (3), und daraufhin Abscheiden eines zweiten Isolierfilms (4) und eines dritten Isolierfilms (5) über den ersten Isolierfilm (3), Bilden einer ersten Kontaktmaske (16) auf einem Abschnitt des dritten Isolierfilms (5) entsprechend einem zwischen den Leitern (2) gelegenen Bereich, Ätzen von Abschnitten der dritten und zweiten Isolierfilme (5, 4), die nicht mit der ersten Kontaktmaske (16) abgedeckt sind, wodurch eine Ausnehmung (18) gebildet wird, und daraufhin isotropes Ätzen des zweiten Isolierfilms (4) in selektiver Weise derart, daß die Ausnehmung (18) eine vergrößerte Breite hat, Entfernen der ersten Kontaktmaske (16), und daraufhin Bilden eines ringförmigen Ätzbarrierekissens (10) an einer Seitenwand der Ausnehmung (18), Bilden eines vierten Isolierfilms (8) über der resultierenden Struktur, die nach der Bildung des Ätzbarrierekissens (10) erhalten wird, und daraufhin Bilden einer zweiten Kontaktmaske (17) auf dem vierten Isolierfilm (8) mit Ausnahme des zwischen den Leitern (2) gelegenen Bereichs, und Ätzen des Abschnitts des vierten Isolierfilms (8), der nicht mit der zweiten Kontaktmaske (17) abgedeckt ist, und daraufhin anisotropes Ätzen des ersten Isolierfilms (3), der unter dem Ätzabschnitt des vierten Isolierfilms (8) abgeschieden ist, wobei das ringförmige Ätzbarrierekissen (10) als Ätzbarriere verwendet wird, wodurch ein Kontaktloch im Bereich zwischen den Leitern (2) gebildet wird.
  13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß die Leiter auf dem Halbleitersubstrat (1) dazu ausgelegt sind, als Wortleitungen verwendet zu werden.
  14. Verfahren nach Anspruch 12 oder 13, dadurch gekennzeichnet, daß das ringförmige Ätzbarrierekissen (10) durch Abscheiden eines Ätzbarrierekissenfilms über der resultierenden Struktur, die nach der Entfernung der ersten Kontaktmaske (16) erhalten wird, und anisotropes Ätzen des Ätzbarrierekissenfilms derart, daß der Ätzbarrierekissenfilm an der Seitenwand der Ausnehmung (18) gebildet wird.
  15. Verfahren nach einem der Ansprüche 2 bis 14, dadurch gekennzeichnet, daß der Ätzbarrierenkissenfilm aus einem Polysiliciumfilm oder einem Nitridfilm besteht.
  16. Verfahren nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, daß die ersten bis dritten Isolierfilme (3, 4, 5) aus Materialien bestehen, die ein hohes Ätz-Selektionsverhältnis aufweisen.
DE19535779A 1994-09-26 1995-09-26 Verfahren zur Bildung von Kontaktlöchern in einem Halbleiterelement Expired - Fee Related DE19535779B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019940024221A KR0146246B1 (ko) 1994-09-26 1994-09-26 반도체 소자 콘택 제조방법
KR94-24221 1994-09-26

Publications (2)

Publication Number Publication Date
DE19535779A1 DE19535779A1 (de) 1996-03-28
DE19535779B4 true DE19535779B4 (de) 2005-11-10

Family

ID=19393510

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19535779A Expired - Fee Related DE19535779B4 (de) 1994-09-26 1995-09-26 Verfahren zur Bildung von Kontaktlöchern in einem Halbleiterelement

Country Status (6)

Country Link
US (1) US5663100A (de)
JP (1) JP2708729B2 (de)
KR (1) KR0146246B1 (de)
CN (1) CN1049299C (de)
DE (1) DE19535779B4 (de)
GB (1) GB2293491B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0140657B1 (ko) * 1994-12-31 1998-06-01 김주용 반도체 소자의 제조방법
US5795822A (en) * 1996-08-07 1998-08-18 Vanguard International Semiconductor Corporation Method for manufacturing an aligned opening in an integrated circuit
US6486527B1 (en) 1999-06-25 2002-11-26 Macpherson John Vertical fuse structure for integrated circuits containing an exposure window in the layer over the fuse structure to facilitate programming thereafter
US6673714B2 (en) * 2002-04-25 2004-01-06 Hewlett-Packard Development Company, L.P. Method of fabricating a sub-lithographic sized via
KR102378419B1 (ko) * 2019-12-03 2022-03-24 주식회사 파이어시스 풍선 크기 측정 및 조절 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023203A (en) * 1988-07-28 1991-06-11 Korea Electronics & Telecommunications Research Institute Et Al. Method of patterning fine line width semiconductor topology using a spacer
US5118382A (en) * 1990-08-10 1992-06-02 Ibm Corporation Elimination of etch stop undercut

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5087591A (en) * 1985-01-22 1992-02-11 Texas Instruments Incorporated Contact etch process
US5279990A (en) * 1990-03-02 1994-01-18 Motorola, Inc. Method of making a small geometry contact using sidewall spacers
KR950000658B1 (en) * 1992-02-12 1995-01-27 Hyundai Electronics Co Ltd Forming method of contact hole in semiconductor devices
KR0136569B1 (ko) * 1992-10-24 1998-04-29 김주용 고집적 반도체 소자의 콘택홀 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023203A (en) * 1988-07-28 1991-06-11 Korea Electronics & Telecommunications Research Institute Et Al. Method of patterning fine line width semiconductor topology using a spacer
US5118382A (en) * 1990-08-10 1992-06-02 Ibm Corporation Elimination of etch stop undercut

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 4260328 A. In: Patent Abstracts of Japan, E-1312, 27.1.1993, Vol. 17, No. 44 *
JP 4-260328 A2. In: Patent Abstracts of Japan, E-1312, 27.1.1993, Vol. 17, No. 44

Also Published As

Publication number Publication date
JP2708729B2 (ja) 1998-02-04
GB2293491A (en) 1996-03-27
CN1129851A (zh) 1996-08-28
US5663100A (en) 1997-09-02
DE19535779A1 (de) 1996-03-28
GB9519623D0 (en) 1995-11-29
KR0146246B1 (ko) 1998-11-02
KR960012325A (ko) 1996-04-20
JPH08195436A (ja) 1996-07-30
GB2293491B (en) 1998-10-21
CN1049299C (zh) 2000-02-09

Similar Documents

Publication Publication Date Title
DE102004003315B4 (de) Halbleitervorrichtung mit elektrischem Kontakt und Verfahren zur Herstellung derselben
DE4220497B4 (de) Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE102004008773B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10235986B4 (de) Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben
DE102004021636B4 (de) Halbleitervorrichtung mit selbstausgerichtetem vergrabenem Kontaktpaar und Verfahren zum Ausbilden desselben
DE4445796C2 (de) Verfahren zum Ausbilden einer Halbleiterspeichervorrichtung
DE4201506C2 (de) Verfahren zur Herstellung von DRAM-Speicherzellen mit Stapelkondensatoren mit Flossenstruktur
DE19925657B4 (de) Verfahren zum Ausbilden eines selbstpositionierenden Kontakts in einem Halbleiterbauelement
DE10327945A1 (de) Halbleiterspeichervorrichtungen und Verfahren zur Herstellung derselben unter Verwendung von Seitenwandabstandshaltern
DE10296608T5 (de) Strukturieren eines vertikalen Gates zum Erzielen verbesserter GC- und CB-Prozessbedingungen
DE19848782A1 (de) Verfahren zum Herstellen eines Dram-Zellenkondensators
DE19729602C2 (de) Halbleitereinrichtung mit Kurzschlußverhinderung in der Verdrahtungsschicht und zugehöriges Herstellungsverfahren
DE102004007244B4 (de) Verfahren zur Bildung einer Leiterbahn mittels eines Damascene-Verfahrens unter Verwendung einer aus Kontakten gebildeten Hartmaske
DE10122976A1 (de) Verfahren zum Ausbilden eines selbstjustierenden Kontakts und Herstellungsverfahren für eine Halbleitervorrichtung mit einem selbstjustierenden Kontakt
DE19860884A1 (de) Verfahren zur Herstellung eines Dram-Zellenkondensators
DE102004025925B4 (de) Verfahren zum Ausbilden einer selbstausgerichteten Kontaktstruktur in einem Halbleiterbauelement unter Verwendung einer Opfermaskenschicht
DE10223748B4 (de) Verfahren zum Ausbilden einer integrierten Speicherschaltungsanordnung
DE19610272A1 (de) Halbleitervorrichtung und Herstellungsverfahren derselben
DE10246682A1 (de) Halbleiter-Vorrichtung
DE19535779B4 (de) Verfahren zur Bildung von Kontaktlöchern in einem Halbleiterelement
DE4229837A1 (de) Eine halbleiterspeichereinrichtung mit einer eine vielzahl von mikrograeben und/oder mikrozylindern aufweisenden speicherelektroden
DE10261404B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE19820488A1 (de) Herstellungsverfahren einer Halbleitervorrichtung
DE10259792A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
DE10214702B4 (de) Verfahren zur Herstellung von Elektroden auf einem Halbleitersubstrat

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee