-
Die
Erfindung befaßt
sich mit einer Halbleiter-Speicherzelle, die im wesentlichen einen
Speicherkondensator und einen Schalt- bzw. Adreßtransistor aufweist, und ein
Verfahren zu deren Herstellung.
-
Einer
der gebräuchlichen
Prozesse zur Herstellung von Halbleiterzellen wird in 2 veranschaulicht. Es handelt sich dabei
um das Herstellungsverfahren der COB (Capazitor Over Bit Line) – Zelle,
d.h. einer Speicherzelle mit einem oberhalb der Bitleitung angeordneten
Speicherkondensator, Diese COB-Zelle ist beispielsweise aus der
Fachzeitschrift "IEDM
90-655, 27.3.1 bis 27.3.4" bekannt.
-
Die 2A, 2B und 2D zeigen
Querschnittsansichten entlang der Linie A-A' der 2F.,
und 2C zeigt eine Querschnittsansicht
entlang der Linie B-B' der 2F.
-
Gemäß 2A wird eine rechteckige,
aktive Zone 22 (2F)
durch einen Polysilizium – LOCOS (Local
Oxidation of Silicon) – Prozeß erzeugt,
d.h. durch örtlich
selektive thermische Oxidation mit einer Silziumnitrid-Oxidations maske
und einer Polysilizium-Pufferschicht. Im Anschluss daran folgt das
Aufwachsen eines Gateoxids, die Ausbildung einer Wortleitung 3,
die Öffnung
eines Kontaktbereiches 51 eines vergrabenen Kondensator
und die Ausbildung einer lokalen Zwischenkontaktschicht aus Polysilizium.
-
Gemäss 2B wird dann nach Abscheidung
einer Isolierschicht 8 ein Bitleitungskontakt geöffnet und
mit einer dotierten Polysiliziummaterial 6 aufgefüllt. Weiters
wird eine Bitleitung 7 aus einer Wolframsilizid-Polisiliziumstruktur
so ausgebildet, dass sie über
den aktiven Bereich läuft.
-
Gemäss 2C, die eine Querschnittsansicht
entlang der Linie B-B min der 2F zeigt,
wird sodann eine planarisierende, isolierende Zwischenschicht 81 auf
der Bitleitung 7 abgeschieden. Nach Freilegung eines Kondensatorkontaktes,
d. h. einer Kontaktöffnung
zum Kondensator, wird eine HSG (Hemispherical Grain) Polysiliziumspeicherelektrode 9 mit
halbkugelförmiger
Kornstruktur aufgebracht und über
den Kondensatorkontakt und den lokalen Zwischenkontakt mit der aktiven
Zone verbunden.
-
Gemäss 2D werden anschliessend nacheinander
eine Kondensator-Dielektrikumsschicht
und eine Kondensator-Plattenelektrode ausgebildet. Es folgt die
Abscheidung einer isolierenden Zwischenschicht 82 und die
Ausbildung einer Primärmetallisierung 55.
-
Es
zeigen 2F ein Layout
und 2E eine perspektivische
Teilansicht der bekannten Speicherzelle.
-
Bei
der durch das vorstehend beschriebene Verfahren hergestellten Speicherzelle
muss die Höhe der
Speicherelektrode 9 mehr als 400 nm betragen, um eine ausreichende
Speicherkapazität
der einzelnen Speicherzellen zu gewährleisten. Somit besteht bereits
vor dem Metallisierungsprozess eine erhebliche Höhendifferenz zwischen der Speicherzelle
und den umliegenden Abschnitten. Aufgrund der daraus resultierenden
Oberflächenunebenheiten
werden die Strukturierungs- bzw. Abbildungsfehler bei den anschliessenden
Fotolithographie- und Ätzprozessen deutlich
erhöht.
-
Aus
der JP 2-056 965 A ist eine Halbleiterspeicherzelle bekannt, bei
der die Dicke einer unteren Kondensatorelektrode größer ist
als der Radius einer Durchkontaktierung, die die untere Elektrode mit
dem Source/Drain-Bereich eines Steuertransistors verbindet. Dadurch
soll eine höhere
Kapazität
erreicht werden.
-
Aus
IEDM 89, Seiten 31 bis 34, ist eine Speicherzelle bekannt, bei der
Speicherelektroden benachbarter Speicherzellen überlappend angeordnet sind.
Somit kann jede Speicherelektrode eine größere Fläche aufweisen.
-
Die
Erfindung zielt darauf ab, eine Halbleiter-Speicherzelle und ein
Verfahren zu deren Herstellung zu schaffen, bei der die vorliegenden
Probleme zumindest weitgehend vermieden werden.
-
Die
Erfindung erreicht dieses Ziel durch die Gegenstände der Patentansprüche 1 und
2.
-
Bei
der erfindungsgemässen
Halbleiter-Speicherzelle wird bei der Herstellung eines Speicherkondensators
die Höhendifferenz
eines vergrabenen Kontaktes zu den umliegenden Abschnitten ausgenü Weiters
ist das Konzept der Speicherzelle derart ausgelegt, dass eine Kondensator-Speicherelektrode
erst nach einem Primärmetallisierungsschritt aufgetragen
wird, um die Oberflächenunebenheiten des
Wafers möglichst
gering zu halten. Zum einen einen erzielt man dadurch einen Speicherkondensator mit
grosser Fläche
und damit grosser Speicherkapazität; gleichzeitig aber auch einen
Speicherbauelement mit geringer Höhendifferenz zwischen der Speicherzelle
und Schaltungsperipherie, was die Präzision der nachfolgenden Strukturierungsprozesse,
insbesondere Metallisierungsprozesse, deutlich erhöht.
-
Eine
Grundidee der Erfindung besteht somit darin, den Speicherkondensator,
der aus einer Speicherelektrode, einer dielektrischen Schicht und
einer Plattenelektrode besteht, zwischen einer End- und einer – auf einer
Bitleitungsschicht liegenden – Primärmetallisierungsschicht
anzuordnen.
-
Das
Verfahren zur Herstellung der erfindungsgemäßen Halbleiter-Speicherzelle
umfaßt
im wesentlichen folgende Prozeßschritte:
- a) Ausbildung einer Feldoxidsschicht auf dem
Siliziumsubstrat, d.h. Aufteilung in aktive Zone und Feldbereiche; Öffnung eines
Bitleitungskontakt; Abscheidung einer dotierten Polysiliziumschicht und
Ausbildung einer Polysiliziumfüllung
im Kontaktbereich durch Rückätzen der
dotierten Polysiliziumschicht; Abscheidung einer Wolframsilizid-Polysiliziumstruktur
und anschließende
Strukturierung derselben zu einer Bitleitung;
- b) Abscheidung einer planarisierenden Isolierschicht; Freilegung
eines Kontaktes zwischen der Wortleitung und den Source- und Drainbereichen der
aktiven Zone (die mit der Primärmetallisierung verbunden
werden sollen); Abscheidung einer hitzebeständigen Metallverbindung und
darauffolgende Strukturierung zur Primärmetallisierung;
- c) Abscheidung und Planarisierung einer Oxidschicht und Abscheidung
einer Isolierschicht mit einer hohen Ätzselektivität;
- d) Öffnung
eines Kontaktloches zu einem vergrabenen Kontakt, der mit einer
Kondensator-Speicherelektrode und mit den Source- und Drainbereichen
der aktiven Zone verbunden werden soll; Abscheidung einer Oxidschicht
und Durchführung eines – tiefer
als die Dicke der Oxidschicht hineinreichenden – anisotropen Trockenätzschrittes,
so daß sich
eine Oxidwand entlang der Seitenwand des Kontaktloches ausbildet;
- e) Abscheidung einer Polysiliziumschicht und anschließende Strukturierung
zu einer Speicherelektrode; Entfer nung der hochgradig ätzselektiven Isolierschicht
durch einen Naßätzschritt
und Ausbildung einer dielektrischen Schicht auf der Oberfläche der
Kondensator-Speicherelektrode; und
- f) Abscheidung einer Polysiliziumschicht und Srukturierung zu
einer Kondensator-Plattenelektrode; Abdeckung durch eine Isolierschicht
und Auftragung der Sekundärmetallisierung.
-
Bevorzugt
besteht das im Prozeßschritt
b) zur Primärmetallisierung
verwendete metallische Material aus einem hitzebeständigen Metall
oder einer Metallverbindung mit einem Schmelzpunkt oberhalb 800°C.
-
Weiterhin
wird im Prozeßschritt
f) bevorzugt ein Kontaktloch zur Verbindung der Primärmetallisierung
mit der Kondensator-Plattenelektrode freigelegt, und daß anschließend eine
Polysiliziumschicht abgeschieden und zu einer Kondensator-Plattenelektrode derart
strukturiert, daß die
Primärmetallisierung
und die Kondensator-Plattenelektrode in selbstjustierender Technik
miteinander kontaktiert werden.
-
Nachfolgend
wird die Erfindung anhand eines Ausführungsbeispiels noch näher erläutert. Hierzu
wird ein bevorzugtes Herstellungsverfahren anhand der beigefügten schematischen
Zeichnung veranschaulicht, wodurch sich weitere Vorteile und technische
Einzelheiten der Erfindung ergeben. In der Zeichnung zeigen:
-
1A bis 1F die
Darstellung eines erfindungsgemäßen Herstelllungsverfahrens
in Form von Querschnitten durch eine nach jedem Prozeßschnitt
erzielte Teilstruktur und das Layout der Gesamtstruktur; und
-
2A bis 2F die
analoge Darstellung eines bekannten Herstellungsverfahrens.
-
In 1 ist eine bevorzugte Variante der erfindungsgemäßen Halbleiter-Speicherzelle
und Verfahren zu deren Herstellung dargestellt.
-
Dabei
zeigen 1G das Layout der erfindungsgemäßen Speicherzelle
und 1A bis 1F Querschnittsansichten
zur Veranschaulichung des erfindungsgemäßen Herstellungsprozesses.
-
Die
Darstellungen auf der linken Seite der 1 sind
Querschnittsansichten der Speicherzelle entlang der Linie A-A' in 1G,
während
die Darstellungen auf der rechten Seite Querschnittsansichten eines
an die Speicherzelle angrenzenden Transistors darstellen.
-
Das
Layout in 1G zeigt: einen V-förmigen aktiven
Bereich 13, der umgeben ist von einem Grenzbereich 14;
eine Bitleitung 7, die hier mit vertikaler Schraffur dargestellt
ist; eine Wortleitung 3; eine Kondensator-Speicherelektrode
und eine Primärmetallisierung 12.
-
Nachfolgend
werden die wesentlichen Schritte zur Herstellung der erfindungsgemäßen Halbleiter-Speicherzelle
im Detail erläutert.
-
Gemäß 1A wird
eine Feldoxidschicht 2 auf dem Halbleitersubstrat 1 aufgebracht,
um einen aktiven Bereich und einen Feldbereich festzulegen. Dann
werden eine Wortleitung 3 und Source- und Drainbereiche
n,n+ eines Transistors ausgebildet. Weiters
wird ein Bitleitungskontakt geöffnet
und eine dotierte Polysiliziumschicht 6 abgeschieden, die
anschließend
derart zurückgeätzt wird,
daß nur
im Bereich des Bitleitungskontaktes eine Polysiliziumfüllung 6a zurückbleibt.
-
Danach
wird eine Wolfram-Silizid-Polysiliziumstruktur abgeschieden und
zu einer Bitleitung 7 strukturiert. Weiters wird eine isolierende
Zwischenschicht 4 in Form einer BPSG (B-dotierte Phosphorsilikatglas)-Schicht
oder einer aus der Gasphase abgeschiedenen CVD-Oxidschicht aufgetragen
und anschließend
planarisiert.
-
Gemäß 1B wird
darauffolgend ein Kontaktloch im Bereich zwischen den Source- und
Drainbereichen der aktiven Zone, die mit der Primärmetallisierung 12 verbunden
werden sollen, und der Wortleitung 3 freigelegt. Anschließend wird
die Primärmetallisierungsschicht 12 abgeschieden
und strukturiert.
-
Für die Primärmetallisierung 12 wird
bevorzugt ein hitzebeständiges
Metall mit einem Schmelzpunkt oberhalb 800°C verwendet, z.B. Wolfram (W), oder
eine hitzebeständige
Metallverbindung, z.B. Titansilizid (TiSi2),
so daß die
Stabilität
des Metallisierungsmatierals während
der Hochtemperaturprozesse bei der Herstellung des Speicherkondensators
gewährleistet
ist.
-
Darauffolgend
werden nacheinander (2C) eine Einzel- oder Vielschichtoxidstruktur 83 abgeschieden
und planarisiert, sowie eine isolierende Schicht 15, z.B.
Siliziumnitrid (Si3N4),
mit einer hohen Ätzselektivität, d.h.
mit einer stark von anderen Materialien abweichenden Ätzrate.
-
Gemäß 1D werden
sodann nacheinander ein Kontaktloch für die Kondensator-Speicherelektrode
im Drainbereich der aktiven Zone freigelegt, eine Oxidschicht abgeschieden
und derart anisotropisch – tiefer
als die Schichtdicke der Oxidschicht – trockengeätzt, daß sich eine Oxidwand 44 entlang der
Kontaktlochseitenwände
unterhalb der Isolierschicht 15 ausbildet.
-
Gemäß 1E wird
im Anschluß daran
eine Polysiliziumschicht 9 auf der so erhaltenen Struktur abgeschieden
und zu einer Speicherelektrode 9a strukturiert. Sodann
wird die isolierende Schicht 15 (Siliziumnitridschicht)
wiederum durch einen Naßätzschritt
entfernt und eine Kondensator-Dielektrikumsschicht 10 auf
der Oberfläche
der Kondensator-Speicherelektrode 9a aufgetragen.
Weiters wird durch einen Fotoätzprozeßschritt
in der dielektrischen Schicht 10 und der Oxidschicht 83 ein
Kontaktloch 16 auf der Primärmetallisierungsschicht 12 freigelegt, um
die Kondensator-Plattenelektrode 11 mit dem Transistor
zu verbinden.
-
Gemäß 1F wird
sodann eine Polysiliziumschicht abgeschieden und zu einer Kondensator-Plattenelektrode 11 strukuriert.
Gleichzeitig dazu bildet sich während
dieses Prozesses in selbstjustierender Technik, d.h. durch den Prozeß an sich
bestimmt, ein Kontakt zwischen der Kondensator-Plattenelektrode 11 und der
Primärmetallisierung 12 aus. Abschließend werden
noch eine Isolierschicht 84 aufgetragen und ein Sekundärmetallisierungsmaterial
abgeschieden, das zur Sekundärmetallisierung 17 strukturiert
wird.
-
Da
der Speicherkondensator zwischen der – oberhalb der Bitleitung 7 angeordneten – Primärmetallisierung 12 und
der Endmetallisierung liegt, ist bei dessen Herstellung von Wichtigkeit,
daß das
Material aller Metallisierungsschichten mit Ausnahme der Endmetallisierung
einen Schmelzpunkt oberhalb den Prozeßtemperaturen der Kondensatorherstellung
besitzt; und außerdem
ist das Polysiliziummaterial dotiert.
-
1G veranschaulicht
das Layout der nach dem vorstehend beschriebenem Verfahren hergestellten
Stapelkondensator-Speicherzelle.
-
Zusammenfassed
zeichnet sich das erfindungsgemäßen Herstellungsverfahren
einer Speicherzelle und die Speicherzelle selbst dadurch aus, daß durch
Nutzung der Höhendifferenz
des vergrabenen Kontaktes relativ zu den umliegenden Abschnitten
die effektive Fläche
des Stapelkondensators deutlich erhöht und damit die Speicherkapazität vergrößert werden
kann. Außerdem
sieht der erfindungsgemäße Technolo gieprozeß vor, daß die Kondensatorspeicherelektrode
erst nach der Primärmetallisierung
aufgetragen wird, so daß die
Höhendifferenz
zwischen der Speicherzelle und der Schaltungsperipherie gering ist,
was darauffolgende Abscheide- und Strukturierungsprozeßschritte
deutlich erleichtert und deren Präzison erhöht.