DE10249216B3 - Herstellungsverfahren für ein Kontaktloch in einer Halbleiterstruktur - Google Patents

Herstellungsverfahren für ein Kontaktloch in einer Halbleiterstruktur Download PDF

Info

Publication number
DE10249216B3
DE10249216B3 DE10249216A DE10249216A DE10249216B3 DE 10249216 B3 DE10249216 B3 DE 10249216B3 DE 10249216 A DE10249216 A DE 10249216A DE 10249216 A DE10249216 A DE 10249216A DE 10249216 B3 DE10249216 B3 DE 10249216B3
Authority
DE
Germany
Prior art keywords
structural elements
contact hole
mask
layer
silicon dioxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10249216A
Other languages
English (en)
Inventor
Matthias Krönke
Daniel Köhler
Werner Graf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10249216A priority Critical patent/DE10249216B3/de
Application granted granted Critical
Publication of DE10249216B3 publication Critical patent/DE10249216B3/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Abstract

Die vorliegende Erfindung schafft ein Herstellungsverfahren für ein Kontaktloch (CB) in einer Halbleiterstruktur zwischen einem ersten und zweiten auf einem Substrat (1) in einem Abstand (d) vorgesehenen, ungefähr gleich hohen Strukturelement (GS1', GS2'), wobei die Strukturelemente (GS1', GS2') einen mehrschichtigen Aufbau aufweisen und die oberste Schicht (30) eine Siliziumnitridschicht (30) ist und seitlich an den Strukturelementen (GS1', GS2') Siliziumdioxid-Seitenwandspacer (50) vorgesehen sind, mit den Schritten: Vorsehen einer Isolation (60, 70) aus Siliziumdioxid zum überdeckenden Einbetten des ersten und zweiten Strukturelements (GS1', GS2'); Vorsehen einer Maske (80) auf der Isolation (60, 70), welche eine Öffnung (O) zwischen den Strukturelementen (GS1', GS2') aufweist, die das erste und zweite Strukturelement (GS1', GS2') teilweise überlappt; Bilden des Kontaktlochs (CB) durch einen Ätzschritt unter Verwendung der Maske (80), wobei die Isolation (60, 70) und die Siliziumdioxid-Seitenwandspacer (50) selektiv zur Maske (80), der Siliziumnitridschicht (30) und dem Substrat (1) geätzt werden; und Bilden eines neuen Seitenwandspacers (90) an den Strukturelementen (GS1', GS2') im Kontaktloch (CB).

Description

  • Die vorliegende Erfindung betrifft ein Herstellungsverfahren für ein Kontaktloch in einer Halbleiterstruktur.
  • Obwohl prinzipiell auf beliebige integrierte Schaltungen anwendbar, werden die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik in bezug auf integrierte Speicherschaltungen in Silizium-Technologie erläutert.
  • Bei der Herstellung integrierter Schaltungen, insbesondere integrierter Halbleiter-Speicherschaltungen, ist es erforderlich, verschiedene Arten von Kontakten herzustellen. Dabei ist es wünschenswert, diese verschiedenen Kontakte mit wenigen Lithographieebenen und Ätzschritten herzustellen, um eine hohe Justiergenauigkeit und geringe Kosten zu gewährleisten.
  • Die Patentschrift U.S. 6,043,116 beschreibt ein Verfahren zur Herstellung eines selbstausgerichteten Kontaktes, wobei zur Kontaktflächenvergrößerung zu dotierten Gebieten zwischen zwei Gate-Stapeln mit einer obersten Gate-Schicht und Spacern beim Ätzen eines Kontaktloches in die Isolationsschicht mit einer Hartmaskenschicht als Maske die Spacer selektiv zur Maske und zur obersten Gate-Schicht entfernt werden, woraufhin neue Seitenwand-Spacer im Kontaktloch gebildet werden. Die oberste Gate-Schicht besteht dabei vorzugsweise aus Siliziumnitrid und der Spacer aus Siliziumoxid.
  • In der Patentschrift U.S. 5,950,104 wird ein nicht vollständiges Entfernen von Oxid-Spacern beim Bilden eines Kontaktlochs und das nachträgliche Vorsehen weiterer Oxid-Spacer im Kontaktloch offenbart. Eine dabei eingesetzte Maske besteht aus Photolack.
  • Die europäische Offenlegungsschrift EP 0 869 555 A2 beschreibt selbstausgerichtete Kontakte für integrierte Halbleiterschaltungen und ein Verfahren zum Herstellen derselben, wobei vorstehende bzw. geneigte bzw. vorspringende Gate-Nitrid-Kappen und Oxid-Spacer nach einem zweistufigen Rückätzen der unterliegenden Schichten das vorstehende Nitrid, an dessen Flanken die Spacer abgeschieden werden, gebildet wird.
  • In der amerikanischen Patentschrift U.S. 6,091,154 wird eine Halbleitervorrichtung mit einem selbstausgerichteten Kontakt und ein entsprechendes Herstellungsverfahren offenbart, wobei das Verfahren nicht selektiv zu vorhandenen Nitrid-Spacern ist.
  • Das U.S.-Patent U.S. 6,306,760 B1 beschreibt ein Verfahren zum Bilden eines selbstausgerichteten Kontaktloches auf einem Halbleiter-Wafer, wobei eine Siliziumdioxidschicht im Zellenbereich zu einem ersten Spacer zurückgeätzt wird. Die Siliziumdioxid-Seitenwände am Gate werden dabei durch einen CVD-Schritt (chemical vapour deposition) gebildet.
  • In der Patentschrift U.S. 6,410,423 B1 wird eine Halbleitervorrichtung und ein Verfahren zur Herstellung einer solchen offenbart, wobei das dabei beschriebene Kontaktierungsverfahren gegen Verfahren wie SAC und PSC abgegrenzt wird.
  • Hinsichtlich des Ätzens von Siliziumdioxid-Spacern bei der Kontaktlochherstellung beschreibt die Übersetzung der europäischen Patentschrift DE 693 32 136 T2 ein Halbleiterbauelement mit einem Kontakt und Verfahren zu seiner Herstellung.
  • 2 zeigt ein beispielhaftes Silizium-Halbleitersubstrat 1 mit einer nicht näher illustrierten Speicherzellenanordnung. 6 bezeichnet ein aktives Gebiet, beispielsweise ein gemeinsames Source-/Draingebiet zweier Speicherzellen. GS1, GS2 sind zwei nebeneinander liegende Gatestapel auf einer Gatedielektrikumschicht 5, welche aus einer Polysiliziumschicht 10, einer Silizidschicht 20, einer Siliziumnitridschicht 30, Seitenwandoxidbereichen 40 und Siliziumnitridspacern 45 aufgebaut sind.
  • 55 bezeichnet eine optionale Linerschicht, welche als Barriere gegen die Diffusion von Bor und Phosphor und als Ätzstopp für ein späteres Siliziumoxidätzen dient. Als Linerschicht 55 eignet sich z.B. Siliziumnitrid oder Siliziumoxinitrid. 60 bezeichnet eine erste Siliziumdioxidschicht, in die die Gatestapel GS1, GS2 eingebettet sind, und 70 eine darüberliegende zweite Siliziumdioxidschicht. 80 bezeichnet eine übliche Hartmaske mit einer Öffnung O zum Ätzen eines Kontaktlochs CB für einen kritischen Kontakt.
  • Zwischen den beiden Gatestapeln GS1, GS2 muss ein kritischer Kontakttyp (Bitleitungskontakt), welcher das aktive Gebiet 60 zwischen den beiden Gatestapeln GS1, GS2 (Wortleitungen) elektrisch kontaktiert, vorgesehen werden, da der Abstand d der Gatestapel GS1, GS2 ein kritisches Maß hat. Üblicherweise wird das Kontaktloch CB für den kritischen Kontakt mit der Hartmaske 80 mit der Öffnung O separat von anderen weniger kritischen Kontakten geätzt.
  • Eine geeignete CB-Kontaktlochätzung (SAC-Ätzung = Self Aligned Contact) zu finden, ist seit vielen Technologie-Generationen ein zentrales Problem. Zu den wichtigsten Anforderungen gehören:
    • – keine Kurzschlüsse zwischen Bitline und Wordline (CB-GC-Shorts) zu verursachen, bei der Ätzung also möglichst selektiv gegenüber dem Siliziumnitrid zu sein;
    • – CB opens zu vermeiden, also nicht ausreichend tief geätzte Kontaktlöcher;
    • – das CD-Maß im oberen Abschnitt des Kontaktlochs nicht aufzuweiten, da schon geringe Aufweitungen das Risiko für CB-CB-Shorts über schlecht justierte Metallisierungsbahnen stark erhöhen würden.
  • Typischerweise wird der Ätzprozess durch eine Zweistufen-Ätzung bewerkstelligt. Im ersten Schritt wird möglichst senkrecht anisotrop bis zur Siliziumnitridschicht 30 geätzt, und im zweiten Schritt wird möglichst selektiv zur Siliziumnitridschicht 30 geätzt, wobei das Profil des oberen Bereichs des Kontaktlochs möglichst nicht auf geweitet werden sollte.
  • In der zweiten Stufe der Ätzung muss daher ein Kompromiss zwischen möglichst hoher Selektivität zu Siliziumnitrid und dem Vermeiden eines Ätzstopps gefunden werden. Die Selektivität wird dadurch erreicht, dass die Ätzchemie so gewählt wird, dass sich schützende Polymere auf den Siliziumnitridoberflächen bilden. Ein Ätzstopp kann hingegen eintreten, wenn sich zu viele Polymere bilden und das sich nach unten hin verjüngende Kontaktloch verschließen. Es ist daher eine entscheidende Anforderung, einen äußerst selektiven Prozess zu finden, der gleichzeitig nicht zu einem Ätzstopp führt.
  • Der unerwünschte Ätzangriff auf die Siliziumnitridschicht 30 wäre theoretisch am geringsten, wenn man eine Nassätzung durchführen würde, beispielsweise HF-basiert. Die Selektivität zwischen Siliziumdioxid und Siliziumnitrid ist auf diese Weise maximal. Diese Ätzung wäre allerdings völlig isotrop im Siliziumdioxid, und man könnte daher das CD-Maß im oberen Bereich des Kontaktlochs in keiner Weise halten. Außerdem würden CB-CB-Shorts benachbarter Kontakte entstehen.
  • Es wäre also erstrebenswert, einen reaktiven Ätzprozess zu finden, der von seiner Selektivität her einem nasschemischen Ätzprozess nahe kommt. In den heutigen Fertigungsprozess ist ein solcher Ätzschritt nicht integrierbar. Es würden sich mit hoher Wahrscheinlichkeit parallel der Wortleitung CB-CB-Shorts bilden und durch die Aufweitung des CD-Maßes im oberen Bereich der Kontaktlöcher KB Bitline-Bitline-Shorts.
  • Von Shrink zu Shrink wird es immer schwieriger, ein Integrationsschema zu finden, das es ermöglicht, ein geeignetes Prozessfenster für die Kontaktlochätzung des selbstjustierten Bitleitungskontakts (CB-Kontakts) im Zellenfeld von derartigen Halbleiterspeichereinrichtungen zu finden.
  • Da der Pitch von Shrink zu Shrink immer kleiner wird, nimmt auch die mögliche Kontaktlochbreite für den CB-Kontakt ab. Wenn die Wortleitungen beispielsweise bei der 90 nm-Technologie 90 nm breit sind, dann bleiben für das Kontaktloch CB des CB-Kontakts zwischen zwei Wortleitungen weniger als 90 nm übrig, da von der Lochbreite noch die Dicke des Seitenwandoxides 40, des Siliziumnitrid-Seitenwandspacers 45 und des optionalen Liners 55 jeweils auf beiden Seiten abgezogen werden müssen.
  • Die drei entsprechenden Schichtdicken sind aus physikalischen Gründen nicht beliebig weit shrinkbar. Beispielsweise kann der Liner 55 unterhalb einer minimalen Dicke seine Barriereeigenschaften nicht mehr gewährleisten.
    •
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein verbessertes Verfahren für ein Kontaktloch in einer Halblei terstruktur anzugeben, welches auch bei sehr kleinen Strukturgrößen noch geeignete Kontaktlöcher gewährleisten kann.
  • Erfindungsgemäß wird diese Aufgabe durch das in Anspruch 1 angegebene Herstellungsverfahren gelöst.
  • Die Vorteile des erfindungsgemäßen Verfahrens liegen insbesondere darin, dass eine Verringerung der Kurzschluss-Problematik und eine Verringerung des Kontaktwiderstands und somit eine Verbesserung der Ausbeute im Prozess, beispielsweise im DRAM-Fertigungsprozess, erzielt werden kann. Das vorgeschlagene Verfahren eignet sich insbesondere für weitere Shrinkgenerationen mit z.B. 50nm oder noch geringeren minimalen Strukturbreiten.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des in Anspruch 1 angegebenen Herstellungsverfahrens.
  • Gemäß einer bevorzugten Weiterbildung wird der neue Seitenwandspacer aus Siliziumdioxid gebildet.
  • Gemäß einer weiteren bevorzugten Weiterbildung sind die beiden Strukturelemente ein erster und zweiter Gatestapel sind, zwischen denen ein gemeinsamer aktiver Bereich an der Substratoberfläche im Substrat vorgesehen ist und die durch ein Gatedielektrikum von der Substratoberfläche isoliert sind.
  • Gemäß einer weiteren bevorzugten Weiterbildung weist die Isolation eine erste und zweite Siliziumdioxidschicht auf.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist die Maske eine Hartmaske.
  • Gemäß einer weiteren bevorzugten Weiterbildung steht die Siliziumnitridschicht lateral über die mindestens eine weitere Schicht vor.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird beim Ätzschritt mindestens ein unterer Teil der Siliziumnitridschicht seitlich nicht abgetragen.
    •
  • Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
  • Es zeigen:
  • 1a-g schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens für ein Kontaktloch in einer Halbleiterstruktur als Ausführungsform der vorliegenden Erfindung; und
  • 2 eine schematische Darstellung zur Illustration eines bekannten Herstellungsverfahrens für ein Kontaktloch in einer Halbleiterstruktur.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.
  • 1a-g sind schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens für ein Kontaktloch in einer Halbleiterstruktur als Ausführungsform der vorliegenden Erfindung.
  • Gemäß 1a wird ein Silizium-Halbleitersubstrat 1 mit einer (nicht näher gezeigten) Speicherzellenanordnung bereitgestellt. Bezugszeichen 6 bezeichnet ein aktives Gebiet, beispielsweise ein gemeinsames Source-/Drain-Gebiet zweier Spei cherzellen. Oberhalb des aktiven Gebietes 6 befindet sich ein Gatedielektrikum 5, beispielsweise ein Gateoxid. Auf dem Gatedielektrikum 5 streifenförmig und parallel angeordnet sind benachbarte Gate-Stapel GS1' und GS2'. Diese bestehen aus einer Polysiliziumschicht 10, einer Silizidschicht 20, einer Siliziumnitridschicht 30 und Seitenwandoxidbereichen 40. Die Schichten 10, 20, 30, 40 weisen alle im wesentlichen vertikale Seiten auf. Insofern entspricht der Aufbau dem mit Bezug auf 2 erläuterten bekannten Aufbau.
  • Ergänzend sei dazu angeführt, dass die Siliziumnitridschicht 30 lateral um ein kleines Stück über die Schichten 10, 20 übersteht, was eine Folge des Seitenwandoxidationsschrittes ist, aber sich für den weiteren Prozessverlauf bei dieses Ausführungsform positiv bemerkbar macht.
  • Im Gegensatz zum bekannten Aufbau gemäß 2 weisen die Gate-Stapel GS1', GS2' Siliziumdioxid-Seitenwandspacer 50 auf. Optionalerweise kann unterhalb der Siliziumdioxid-Seitenwandspacer 50 ein dünner Nitridliner (vgl. 2) vorgesehen werden (hier nicht dargestellt). Die Prozeßschritte zur Herstellung der Siliziumdioxid-Seitenwandspacer 50 sind im Stand der Technik bekannt und werden deshalb hier nicht näher erläutert. Zu Vergleichszwecken sei angenommen, dass der verbleibende kritische Abstand d derselbe sei wie in 2.
  • Simulationen bezüglich der kapazitiven Kopplung haben gezeigt, dass die bisher üblichen Siliziumnitrid-Seitenwandspacer bei der 90nm-Technologie und bei kleineren Technologien wegen der relativ großen Dielektrizitätskonstante von Siliziumnitrid eine zu hohe kapazitive Kopplung zwischen Bit- und Wortleitungen bewirken. Diese zu hohe kapazitive Kopplung führt wiederum dazu, dass beim fertigen Produkt eventuell bestimmte Timing-Anforderungen nicht eingehalten werden können.
  • Daher weisen die Siliziumdioxid-Seitenwand-Spacer 50 neben den nachstehend weiter erläuterten Vorteilen zur Herstellung des Kontaktlochs CB für den CB-Kontakt auch bessere dielektrische Eigenschaften für diesen Anwendungszweck auf.
  • Mit Bezug auf 1b werden dann die Zwischenräume zwischen den Gate-Stapeln GS1', GS2' durch Abscheiden mit einer ersten Siliziumdioxidschicht 60, z.B. BPSG, aufgefüllt. Anschließend wird die erste Siliziumdioxidschicht 60 annealt, damit durch ein entsprechend bewirktes Zerfließen keine Lunker darin entstehen können.
  • Mit Bezug auf 1c erfolgt anschließend ein Rückpolieren und Planarisieren der ersten Siliziumdioxidschicht 60 bis zur Oberkante der Gate-Stapel GS1', GS2', also bis zur Oberseite der Siliziumnitridschicht 30.
  • Im Anschluss daran wird eine zweite Siliziumdioxidschicht 70 auf der resultierenden Struktur abgeschieden, beispielsweise eine TEOS-Schicht. Dies ist in 1d illustriert.
  • Weiter mit Bezug auf 1e wird eine Hartmaske 80 auf der zweiten Siliziumdioxidschicht 70 abgeschieden und derart strukturiert, dass sie eine Öffnung O an der Stelle aufweist, an der das Kontaktloch CB für den kritischen CB-Kontakt zu bilden ist. Aus prozesstechnischen Gründen ist die Öffnung O breiter als der verbleibende Zwischenraum zwischen den Gate-Stapeln GS1', GS2'. Insbesondere hat die Öffnung O eine derartige Breite senkrecht zur Erstreckung der Gate-Stapel-Bahnen GS1', GS2', dass die Flanken der zu ätzenden Kontaktlöcher CB auf die Siliziumnitridschichten 30 der Gate-Stapel GS1', GS2' treffen.
  • Im darauffolgenden Prozessschritt, welcher in 1f illustriert ist, erfolgt dann die Kontaktloch-Ätzung mit hoher Ätzrate von Siliziumdioxid und gleichzeitig hoher Selektivität gegenüber der verwendeten Hartmaske 80 (beispielsweise Polysilizium), gegenüber der Siliziumnitridschicht 30 und gegenüber dem Silizium-Substrat 1.
  • An dieser Stelle sei erwähnt, dass es selbstverständlich auch möglich ist, die Hartmaske 80 durch eine Photolackmaske zu ersetzen. Bei Verwendung einer Hartmaske 80 kann diese nach dem Kontaktloch-Ätzen gegebenenfalls zur Verwendung bei weiteren Prozessschritten stehengelassen werden, bei Verwendung einer Photolackmaske wird diese zweckmäßigerweise unmittelbar nach der Kontaktloch-Ätzung entfernt.
  • Im Zusammenhang mit dem Ätzschritt sei ausdrücklich bemerkt, dass dabei das Gatedielektrikum 5 auf der Oberseite des aktiven Bereichs 6 entfernt wird, wie auch die zwischen den Gate-Stapeln GS1', GS2' liegenden Seitenwandoxidbereiche 40 sowie Siliziumdioxid-Seitenwandspacer 50.
  • Die so entstandenen Kontaktlöcher CB für die CB-Kontakte müssen später mit leitfähigem Material, beispielsweise Wolfram, gefüllt werden, um das Substrat 1 mit der ersten Metallisierungsebene (nicht gezeigt) elektrisch zu verbinden.
  • Gleichzeitig ist aber eine Isolation zwischen diesen Bitleitungskontakten und den Gate-Stapeln GS1', GS2' (Wortleitungen) zwingend erforderlich. Zum bis hierher beschriebenen Herstellungsstadium ist letztere Isolation allerdings nicht gewährleistet, da die Bereiche 10, 20 an ihren Seitenwänden freiliegen, nachdem die Seitenwand-Oxidbereiche 40 und der Siliziumdioxid-Seitenwandspacer 50 im Kontaktloch-Ätzschritt entfernt wurden.
  • Mit Bezug auf 1g wird diese notwendige Isolation durch Bilden eines neuen Siliziumdioxid-Seitenwandspacers 90 hergestellt. Die Spacerbildung geschieht in üblicher Weise durch Abscheidung einer konformalen Schicht aus Siliziumdioxid und Durchführung einer bekannten anisotropen Spacerätzung, bei der das zwischenzeitlich wieder mit Oxid bedeckte Substrat 1 am Boden des Kontaktlochs CB freigelegt wird, um die Kontaktierung des aktiven Bereichs 6 zu ermöglichen.
  • Allerdings darf der Siliziumdioxid-Seitenwandspacer 90 bei der Spacerätzung an den Seitenwänden nicht so weit geschädigt werden, dass ein elektrischer Kontakt zwischen Bitleitung und Wortleitung entstehen kann. Es wird daher bei der Kontaktloch-Ätzung angestrebt, dass ein senkrechtes Profil im unteren Bereich der Siliziumnitrid-Schicht 30 beibehalten wird. Damit bleibt gleichsam ein kleines Dach oberhalb der Schichten 10, 20 stehen, welches verhindert, dass Kurzschlüsse bei der Spacerätzung der Siliziumdioxid-Seitenwandspacer 90 auftreten. Ohne diesen Überstand der Siliziumnitridschichten 30 könnte die Spacerätzung zu Kurzschlüssen führen. Eine geeignete Spacer-Ätzung führt letztlich zu dem in 1g gezeigten Zustand.
  • Deutlich ersichtlich aus 1g im Vergleich zu 2 ist, dass der endgültige kritische Abstand d' in 1g für den CB-Kontakt wesentlich größer ist als der Abstand d in 2, wobei letzterer dem ursprünglichen kritischen Abstand entspricht.
  • Die weiteren Prozessschritte zur Erstellung des CB-Kontakts sind bekannt und werden hier ohne weitere Illustration lediglich der Vollständigkeit halber kursorisch erwähnt.
  • Im Anschluss an den in 1g gezeigten Prozesszustand folgt eine übliche nasschemische Reinigung, anschließend das Auf bringen eines Liners aus Ti/TiN, anschließend ein Temperschritt und letztendlich eine Abscheidung und ein Rückpolieren einer Wolfram-Füllung.
  • Obwohl die vorliegende Erfindung vorstehend anhand eines bevorzugten Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.
  • Insbesondere ist der Schichtaufbau der Gatestapel hinsichtlich der Schichten 10, 20 nicht auf den illustrierten Schichtaufbau beschränkt.
  • Die Siliziumdioxid-Seitenwandspacer 50 können prinzipiell wesentlich dicker abgeschieden werden als vergleichbare Siliziumnitrid-Seitenwandspacer, da letztere die Größe des Kontaktlochs für den CB-Kontakt permanent einschränken (sie werden beim Kontaktloch-Ätzen nicht entfernt), erstere aber nicht. Ein dickerer Seitenwandspacer hätte erhebliche Vorteile für die Herstellung der Devices, insbesondere im Support-Bereich des Chips.
    • 1
    Substrat
    GS1, GS2; GS1', GS2'
    Gatestapel
    6
    aktives Gebiet (Source, Drain)
    5
    Gatedielektrikum
    10
    Polysilizium
    20
    Silizid
    30
    Siliziumnitrid
    40
    Seitenwandoxid des Gatestapels
    45
    Siliziumnitrid-Seitenwandspacer
    55
    Liner aus Siliziumnitrid bzw. Siliziumoxinitrid
    60
    erstes Siliziumoxid
    70
    zweites Siliziumoxid
    CB
    Kontaktloch für CB-Kontakt (Bitleitungskontakt
    O
    Öffnung
    80
    Maske
    50, 90
    Siliziumoxid-Seitenwandspacer
    d, d'
    Abstände

Claims (7)

  1. Herstellungsverfahren für ein Kontaktloch (CB) in einer Halbleiterstruktur zwischen einem ersten und zweiten auf einem Substrat (1) in einem Abstand (d) vorgesehenen, ungefähr gleich hohen Strukturelement (GS1', GS2'), wobei die Strukturelemente (GS1', GS2') einen mehrschichtigen Aufbau aufweisen und die oberste Schicht (30) eine Siliziumnitridschicht (30) ist, wobei die Strukturelemente (GS1', GS2') unter der Siliziumnitridschicht (30) mindestens eine weitere Schicht (10, 20) aufweisen, welche unter Bildung eines Seitenwand-Oxidationsbereiches (40) aus Siliziumdioxid oxidiert wird und nachfolgend seitlich an den Strukturelementen (GS1', GS2') Siliziumdioxid-Seitenwandspacer (50) vorgesehen werden, mit den Schritten: Vorsehen einer Isolation (60, 70) aus Siliziumdioxid zum überdeckenden Einbetten des ersten und zweiten Strukturelements (GS1', GS2'); Vorsehen einer Maske (80) auf der Isolation (60, 70), welche eine Öffnung (O) zwischen den Strukturelementen (GS1', GS2') aufweist, die das erste und zweite Strukturelement (GS1', GS2') teilweise überlappt; Bilden des Kontaktlochs (CB) durch einen Ätzschritt unter Verwendung der Maske (80), wobei die Isolation (60, 70), die Siliziumdioxid-Seitenwandspacer (50) und der Seitenwand-Oxidationsbereich (40) unter Entfernung des Seitenwand-Oxidationsbereiches (40) selektiv zur Maske (80), der Siliziumnitridschicht (30) und dem Substrat (1) geätzt werden; und Bilden eines neuen Seitenwandspacers (90) an den Strukturelementen (GS1', GS2') im Kontaktloch (CB).
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der neue Seitenwandspacer (90) aus Siliziumdioxid gebildet wird.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die beiden Strukturelemente (GS1', GS2') ein erster und zweiter Gatestapel sind, zwischen denen ein gemeinsamer aktiver Bereich (6) an der Substratoberfläche im Substrat (1) vorgesehen ist und die durch ein Gatedielektrikum (5) von der Substratoberfläche isoliert sind.
  4. Verfahren nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, dass die Isolation (60, 70) eine erste (60) und zweite (70) Siliziumoxid- bzw. Siliziumdioxidschicht aufweist.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Maske (80) eine Hartmaske ist.
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Siliziumnitridschicht (30) lateral über die mindestens eine weitere Schicht (10, 20) vorsteht.
  7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass beim Ätzschritt mindestens ein unterer Teil der Siliziumnitridschicht (30) seitlich nicht abgetragen wird.
DE10249216A 2002-10-22 2002-10-22 Herstellungsverfahren für ein Kontaktloch in einer Halbleiterstruktur Expired - Fee Related DE10249216B3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10249216A DE10249216B3 (de) 2002-10-22 2002-10-22 Herstellungsverfahren für ein Kontaktloch in einer Halbleiterstruktur

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10249216A DE10249216B3 (de) 2002-10-22 2002-10-22 Herstellungsverfahren für ein Kontaktloch in einer Halbleiterstruktur

Publications (1)

Publication Number Publication Date
DE10249216B3 true DE10249216B3 (de) 2004-06-03

Family

ID=32239925

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10249216A Expired - Fee Related DE10249216B3 (de) 2002-10-22 2002-10-22 Herstellungsverfahren für ein Kontaktloch in einer Halbleiterstruktur

Country Status (1)

Country Link
DE (1) DE10249216B3 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004019597A1 (de) * 2004-04-22 2005-11-17 Infineon Technologies Ag Verfahren zur Herstellung eines selbstjustierten Kontaktes und selbstjustierter Kontakt
US7867912B2 (en) 2007-02-20 2011-01-11 Qimonda Ag Methods of manufacturing semiconductor structures

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0869555A2 (de) * 1997-04-01 1998-10-07 STMicroelectronics, Inc. Selbstjustierte Kontakte für integrierte Halbleiterschaltkreise und Verfahren zu ihrer Herstellung
US5950104A (en) * 1997-04-09 1999-09-07 Vanguard International Semiconductor Corporation Contact process using Y-contact etching
US6043116A (en) * 1998-03-04 2000-03-28 United Microelectronics Corp. Method of fabricating self-align-contact
US6091154A (en) * 1997-03-19 2000-07-18 Fujitsu Limited Semiconductor device with self-aligned contact and manufacturing method thereof
US6306760B1 (en) * 1999-12-09 2001-10-23 United Microelectronics Corp. Method of forming a self-aligned contact hole on a semiconductor wafer
US6410423B1 (en) * 1999-10-27 2002-06-25 Fujitsu Limited Semiconductor device and manufacturing method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6091154A (en) * 1997-03-19 2000-07-18 Fujitsu Limited Semiconductor device with self-aligned contact and manufacturing method thereof
EP0869555A2 (de) * 1997-04-01 1998-10-07 STMicroelectronics, Inc. Selbstjustierte Kontakte für integrierte Halbleiterschaltkreise und Verfahren zu ihrer Herstellung
US5950104A (en) * 1997-04-09 1999-09-07 Vanguard International Semiconductor Corporation Contact process using Y-contact etching
US6043116A (en) * 1998-03-04 2000-03-28 United Microelectronics Corp. Method of fabricating self-align-contact
US6410423B1 (en) * 1999-10-27 2002-06-25 Fujitsu Limited Semiconductor device and manufacturing method thereof
US6306760B1 (en) * 1999-12-09 2001-10-23 United Microelectronics Corp. Method of forming a self-aligned contact hole on a semiconductor wafer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004019597A1 (de) * 2004-04-22 2005-11-17 Infineon Technologies Ag Verfahren zur Herstellung eines selbstjustierten Kontaktes und selbstjustierter Kontakt
US7867912B2 (en) 2007-02-20 2011-01-11 Qimonda Ag Methods of manufacturing semiconductor structures

Similar Documents

Publication Publication Date Title
DE102005012112B4 (de) Verfahren zum Herstellen von ladungsfangenden Halbleiterspeicherbauelementen und ladungsfangendes Halbleiterspeicherbauelement
DE102005025951B4 (de) Verfahren zum Herstellen einer Mehrschicht-Gatestapelstruktur mit einer Metallschicht und Gatestapelstruktur für eine FET-Vorrichtung
DE19750918B4 (de) Halbleitereinrichtung mit Bitleitung und Kondensatorelektrode und zugehöriges Herstellungsverfahren
EP1573819A1 (de) Verfahren zum herstellen einer kondensatoranordnung und kondensatoranordnung
DE102004021636B4 (de) Halbleitervorrichtung mit selbstausgerichtetem vergrabenem Kontaktpaar und Verfahren zum Ausbilden desselben
EP1179849A2 (de) Speicherzelle und Herstellungsverfahren
DE102010003452B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem Kondensator, der in der Kontaktebene ausgebildet ist
DE102010029525B4 (de) Halbleiterbauelement mit einem vergrabenen Kondensator, der in der Kontaktebene ausgebildet ist, und Verfahren zur Herstellung des Halbleiterbauelements
DE102004007244B4 (de) Verfahren zur Bildung einer Leiterbahn mittels eines Damascene-Verfahrens unter Verwendung einer aus Kontakten gebildeten Hartmaske
DE4232817B4 (de) Halbleiter-Speicherzelle und Verfahren zu deren Herstellung
DE10246682A1 (de) Halbleiter-Vorrichtung
DE102005001904A1 (de) Halbleiterspeicher, Halbleiterbauteil und Verfahren zu deren Herstellung
DE10334547B4 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist
EP1709681B1 (de) Halbleiterspeicherzelle sowie zugehöriges herstellungsverfahren
DE4102184C2 (de) Verfahren zum Herstellen einer DRAM-Zelle
DE10259792A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
DE10249216B3 (de) Herstellungsverfahren für ein Kontaktloch in einer Halbleiterstruktur
DE10358556B4 (de) Ausbildung selbstjustierender Kontakte unter Verwendung von Doppelten-SiN-Abstandschichten
EP1168443B1 (de) Verfahren zur Herstellung einer dielektrischen Antifuse-Struktur
DE19740534B4 (de) Halbleitervorrichtung mit mindestens zwei Verbindungsebenen sowie Verfahren zu deren Hertellung
DE102005024944B3 (de) Kontaktstruktur für einen Stack-DRAM-Speicherkondensator
DE10331030B3 (de) Herstellungsverfahren für einen Grabenkondensator
DE102005042071B4 (de) Verfahren zum Herstellen einer Halbleiterstruktur
DE102004052141B4 (de) Verfahren zum Herstellen einer Halbleiterstruktur
WO2002089202A2 (de) Herstellungsverfahren für eine integrierte schaltung

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8339 Ceased/non-payment of the annual fee