DE4232817A1

DE4232817A1 - Halbleiter-speicherzelle und verfahren zu deren herstellung

Info

Publication number: DE4232817A1
Application number: DE4232817A
Authority: DE
Inventors: Young-Kwon Jun
Original assignee: Goldstar Electron Co Ltd
Current assignee: SK Hynix Inc
Priority date: 1991-10-10
Filing date: 1992-09-30
Publication date: 1993-04-15
Anticipated expiration: 2012-10-01
Also published as: JP3397809B2; JPH05218347A; KR950009741B1; TW229323B; DE4232817B4; US5409855A

Description

Die Erfindung befaßt sich mit einer Halbleiter-Speicher zelle, die im wesentlichen einen Speicherkondensator und einen Schalt- bzw. Adreßtransistor aufweist, und ein Ver fahren zu deren Herstellung.

Einer der gebräuchlichen Prozesse zur Herstellung von Halb leiterzellen wird in Fig. 2 veranschaulicht. Es handelt sich dabei um das Herstellungsverfahren der COB (Capazitor Over Bit Line)-Zelle, d. h. einer Speicherzelle mit einem oberhalb der Bitleitung angeordneten Speicherkondensator, Diese COB-Zelle ist beispielsweise aus der Fachzeitschrift "IEDM 90-655, 27.3.1 bis 27.3.4" bekannt.

Die Fig. 2A, 2B und 2D zeigen Querschnittsansichten entlang der Linie A-A′ der Fig. 2F., und Fig. 2C zeigt eine Quer schnittsansicht entlang der Linie B-B′ der Fig. 2F.

Gemäß Fig. 2A wird eine rechteckige, aktive Zone 22 (Fig. 2 F) durch einen Polysilizium - LOCOS (Local Oxidation of Silicon) - Prozeß erzeugt, d. h. durch örtlich selektive thermische Oxidation mit einer Silziumnitrid-Oxidations maske und einer Polysilizium-Pufferschicht. Im Anschluß daran folgt das Aufwachsen eines Gateoxids, die Ausbildung einer Wortleitung 3, die Öffnung eines Kontaktbereiches 51 eines vergrabenen Kondensator und die Ausbildung einer lokalen Zwischenkontaktschicht aus Polysilizium.

Gemäß Fig. 2B wird dann nach Abscheidung einer Isolier schicht 8 ein Bitleitungskontakt geöffnet und mit einer dotierten Polysiliziummaterial 6 aufgefüllt. Weiters wird eine Bitleitung 7 aus einer Wolframsilizid-Polisilizium struktur so ausgebildet, daß sie über den aktiven Bereich läuft.

Gemäß Fig. 2C, die eine Querschnittsansicht entlang der Linie B-B′ der Fig. 2F zeigt, wird sodann eine planarisie rende, isolierende Zwischenschicht 81 auf der Bitleitung 7 abgeschieden. Nach Freilegung eines Kondensatorkontaktes, d. h. einer Kontaktöffnung zum Kondensator, wird eine HSG (Hemispherical Grain) Polysiliziumspeicherelektrode 9 mit halbkugelförmiger Kornstruktur aufgebracht und über den Kondensatorkontakt und den lokalen Zwischenkontakt mit der aktiven Zone verbunden.

Gemäß Fig. 2D werden anschließend nacheinander eine Kon densator-Dielektrikumsschicht und eine Kondensator-Platten elektrode ausgebildet. Es folgt die Abscheidung einer iso lierenden Zwischenschicht 82 und die Ausbildung einer Pri märmetallisierung 55.

Es zeigen

Fig. 2F ein Layout und Fig. 2E eine perspektivi sche Teilansicht der bekannten Speicherzelle.

Bei der durch das vorstehend beschriebene Verfahren herge stellten Speicherzelle muß die Höhe der Speicherelektrode 9 mehr als 4000 Å betragen, um eine ausreichende Speicher kapazität der einzelnen Speicherzellen zu gewährleisten. Somit besteht bereits vor dem Metallisierungsprozeß eine erheblichen Höhendifferenz zwischen der Speicherzelle und den umliegenden Abschnitten. Aufgrund der daraus resultie renden Oberflächenunebenheiten werden die Strukturierungs- bzw. Abbildungsfehler bei den anschließenden Fotolithogra phie- und Ätzprozessen deutlich erhöht.

Die Erfindung zielt darauf ab, eine Halbleiter-Speicherze lle und ein Verfahren zu deren Herstellung zu schaffen, bei der die vorliegenden Probleme zumindest weitgehend vermie den werden.

Die Erfindung erreicht dieses Ziel durch die Gegenstände der Patentansprüche 1 und 2.

Bei der erfindungsgemäßen Halbleiter-Speicherzelle wird bei der Herstellung eines Speicherkondensators die Höhendiffe renz eines vergrabenen Kontaktes zu den umliegenden Ab schnitten ausgenützt. Weiters ist das Konzept der Speicher zelle derart ausgelegt, daß eine Kondensator-Speicherelek trode erst nach einem Primärmetallisierungsschritt aufge tragen wird, um die Oberflächenunebenheiten des Wafers möglichst gering zu halten. Zum einen einen erzielt man dadurch einen Speicherkondensator mit großer Fläche und damit großer Speicherkapazität; gleichzeitig aber auch einen Speicherbauelement mit geringer Höhendifferenz zwischen der Speicherzelle und Schaltungsperipherie, was die Präzision der nachfolgenden Strukturierungsprozesse, insbesondere Metallisierungsprozesse, deutlich erhöht.

Eine Grundidee der Erfindung besteht somit darin, den Spei cherkondensator, der aus einer Speicherelektrode, einer dielektrischen Schicht und einer Plattenelektrode besteht, zwischen einer End- und einer - auf einer Bitleitungs schicht liegenden - Primärmetallisierungsschicht anzuord nen.

Das Verfahren zur Herstellung der erfindungsgemäßen Halb leiter-Speicherzelle umfaßt im wesentlichen folgende Pro zeßschritte:

a) Ausbildung einer Feldoxidsschicht auf dem Siliziumsub strat, d. h. Aufteilung in aktive Zone und Feldberei che; Öffnung eines Bitleitungskontakt; Abscheidung einer dotierten Polysiliziumschicht und Ausbildung einer Polysiliziumfüllung im Kontaktbereich durch Rückätzen der dotierten Polysiliziumschicht; Abschei dung einer Wolframsilizid-Polysiliziumstruktur und anschließende Strukturierung derselben zu einer Bit leitung;
b) Abscheidung einer planarisierenden Isolierschicht; Freilegung eines Kontaktes zwischen der Wortleitung und den Source- und Drainbereichen der aktiven Zone (die mit der Primärmetallisierung verbunden werden sollen); Abscheidung einer hitzebeständigen Metallver bindung und darauffolgende Strukturierung zur Primär metallisierung;
c) Abscheidung und Planarisierung einer Oxidschicht und Abscheidung einer Isolierschicht mit einer hohen Ätz selektivität;
d) Öffnung eines Kontaktloches zu einem vergrabenen Kon takt, der mit einer Kondensator-Speicherelektrode und mit den Source- und Drainbereichen der aktiven Zone verbunden werden soll; Abscheidung einer Oxidschicht und Durchführung eines - tiefer als die Dicke der Oxidschicht hineinreichenden - anisotropen Trockenätz schrittes, so daß sich eine Oxidwand entlang der Sei tenwand des Kontaktloches ausbildet;
e) Abscheidung einer Polysiliziumschicht und anschließen de Strukturierung zu einer Speicherelektrode; Entfer nung der hochgradig ätzselektiven Isolierschicht durch einen Naßätzschritt und Ausbildung einer dielektri schen Schicht auf der Oberfläche der Kondensator-Spei cherelektrode; und
f) Abscheidung einer Polysiliziumschicht und Srukturie rung zu einer Kondensator-Plattenelektrode; Abdeckung durch eine Isolierschicht und Auftragung der Sekundär metallisierung.

Bevorzugt besteht das im Prozeßschritt b) zur Primärmetal lisierung verwendete metallische Material aus einem hitze beständigen Metall oder einer Metallverbindung mit einem Schmelzpunkt oberhalb 800°C.

Weiterhin wird im Prozeßschritt f) bevorzugt ein Kontakt loch zur Verbindung der Primärmetallisierung mit der Kon densator-Plattenelektrode freigelegt, und daß anschließend eine Polysiliziumschicht abgeschieden und zu einer Konden sator-Plattenelektrode derart strukturiert, daß die Primär metallisierung und die Kondensator-Plattenelektrode in selbstjustierender Technik miteinander kontaktiert werden.

Nachfolgend wird die Erfindung anhand eines Ausführungsbei spiels noch näher erläutert. Hierzu wird ein bevorzugtes Herstellungsverfahren anhand der beigefügten schematischen Zeichnung veranschaulicht, wodurch sich weitere Vorteile und technische Einzelheiten der Erfindung ergeben. In der Zeichnung zeigen:

Fig. 1A bis 1F die Darstellung eines erfindungsgemäßen Her stellungsverfahrens in Form von Querschnit ten durch eine nach jedem Prozeßschnitt er zielte Teilstruktur und das Layout der Ge samtstruktur; und

Fig. 2A bis 2F die analoge Darstellung eines bekannten Her stellungsverfahrens.

In Fig. 1 ist eine bevorzugte Variante der erfindungsgemä ßen Halbleiter-Speicherzelle und Verfahren zu deren Her stellung dargestellt.

Dabei zeigen Fig. 1G das Layout der erfindungsgemäßen Spei cherzelle und Fig. 1A bis F Querschnittsansichten zur Ver anschaulichung des erfindungsgemäßen Herstellungsprozesses.

Die Darstellungen auf der linken Seite der Fig. 1 sind Querschnittsansichten der Speicherzelle entlang der Linie A-A′ in Fig. 1G, während die Darstellungen auf der rechten Seite Querschnittsansichten eines an die Speicherzelle angrenzenden Transistors darstellen.

Das Layout in Fig. 1G zeigt: einen V-förmigen aktiven Be reich 13, der umgeben ist von einem Grenzbereich 14; eine Bitleitung 7, die hier mit vertikaler Schraffur dargestellt ist; eine Wortleitung 3; eine Kondensator-Speicherelektrode und eine Primärmetallisierung 12.

Nachfolgend werden die wesentlichen Schritte zur Herstel lung der erfindungsgemäßen Halbleiter-Speicherzelle im De tail erläutert.

Gemäß Fig. 1A wird eine Feldoxidschicht 2 auf dem Halblei tersubstrat 1 aufgebracht, um einen aktiven Bereich und ei nen Feldbereich festzulegen. Dann werden eine Wortleitung 3 und Source- und Drainbereiche n,n⁺ eines Transistors ausgebildet. Weiters wird ein Bitleitungskontakt geöffnet und eine dotierte Polysiliziumschicht 6 abgeschieden, die anschließend derart zurückgeätzt wird, daß nur im Bereich des Bitleitungskontaktes eine Polysiliziumfüllung 6a zu rückbleibt.

Danach wird eine Wolfram-Silizid-Polysiliziumstruktur abge schieden und zu einer Bitleitung 7 strukturiert. Weiters wird eine isolierende Zwischenschicht 4 in Form einer BPSG (B-dotierte Phosphorsilikatglas)-Schicht oder einer aus der Gasphase abgeschiedenen CVD-Oxidschicht aufgetragen und an schließend planarisiert.

Gemäß Fig. 1B wird darauffolgend ein Kontaktloch im Bereich zwischen den Source- und Drainbereichen der aktiven Zone, die mit der Primärmetallisierung 12 verbunden werden sol len, und der Wortleitung 3 freigelegt. Anschließend wird die Primärmetallisierungsschicht 12 abgeschieden und struk turiert.

Für die Primärmetallisierung 12 wird bevorzugt ein hitzebe ständiges Metall mit einem Schmelzpunkt oberhalb 800°C verwendet, z. B. Wolfram (W), oder eine hitzebeständige Me tallverbindung, z. B. Titansilizid (TiSi₂), so daß die Sta bilität des Metallisierungsmaterials während der Hochtempe raturprozesse bei der Herstellung des Speicherkondensators gewährleistet ist.

Darauffolgend werden nacheinander (Fig. 2C) eine Einzel- oder Vielschichtoxidstruktur 83 abgeschieden und planari siert, sowie eine isolierende Schicht 15, z. B. Siliziumni trid (Si₃N₄), mit einer hohen Ätzselektivität, d. h. mit einer stark von anderen Materialien abweichenden Ätzrate.

Gemäß Fig. 1D werden sodann nacheinander ein Kontaktloch für die Kondensator-Speicherelektrode im Drainbereich der aktiven Zone freigelegt, eine Oxidschicht abgeschieden und derart anisotropisch - tiefer als die Schichtdicke der Oxidschicht-trockengeätzt, daß sich eine Oxidwand 44 entlang der Kontaktlochseitenwände unterhalb der Isolier schicht 15 ausbildet.

Gemäß Fig. 1E wird im Anschluß daran eine Polysilizium schicht 9 auf der so erhaltenen Struktur abgeschieden und zu einer Speicherelektrode 9a strukturiert. Sodann wird die isolierende Schicht 15 (Siliziumnitridschicht) wiederum durch einen Naßätzschritt entfernt und eine Kondensator- Dielektrikumsschicht 10 auf der Oberfläche der Kondensator speicherelektrode 9a aufgetragen. Weiters wird durch einen Fotoätzprozeßschritt in der dielektrischen Schicht 10 und der Oxidschicht 83 ein Kontaktloch 16 auf der Primärmetal lisierungsschicht 12 freigelegt, um die Kondensator-Plat tenelektrode 11 mit dem Transistor zu verbinden.

Gemäß Fig. 1F wird sodann eine Polysiliziumschicht abge schieden und zu einer Kondensator-Plattenelektrode 11 struk turiert. Gleichzeitig dazu bildet sich während dieses Pro zesses in selbstjustierender Technik, d. h. durch den Prozeß an sich bestimmt, ein Kontakt zwischen der Kondensator- Plattenelektrode 11 und der Primärmetallisierung 12 aus. Abschließend werden noch eine Isolierschicht 84 aufgetragen und ein Sekundärmetallisierungsmaterial abgeschieden, das zur Sekundärmetallisierung 17 strukturiert wird.

Da der Speicherkondensator zwischen der - oberhalb der Bitleitung 7 angeordneten - Primärmetallisierung 12 und der Endmetallisierung liegt, ist bei dessen Herstellung von Wichtigkeit, daß das Material aller Metallisierungsschich ten mit Ausnahme der Endmetallisierung einen Schmelzpunkt oberhalb den Prozeßtemperaturen der Kondensatorherstellung besitzt; und außerdem ist das Polysiliziummaterial dotiert.

Fig. 1G veranschaulicht das Layout der nach dem vorstehend beschriebenem Verfahren hergestellten Stapelkondensator- Speicherzelle.

Zusammenfassend zeichnet sich das erfindungsgemäßen Herstel lungsverfahren einer Speicherzelle und die Speicherzelle selbst dadurch aus, daß durch Nutzung der Höhendifferenz des vergrabenen Kontaktes relativ zu den umliegenden Ab schnitten die effektive Fläche des Stapelkondensators deut lich erhöht und damit die Speicherkapazität vergrößert werden kann. Außerdem sieht der erfindungsgemäße Technolo gieprozeß vor, daß die Kondensatorspeicherelektrode erst nach der Primärmetallisierung aufgetragen wird, so daß die Höhendifferenz zwischen der Speicherzelle und der Schaltungsperipherie gering ist, was darauffolgende Ab scheide- und Strukturierungsprozeßschritte deutlich er leichtert und deren Präzison erhöht.

Claims

1. Eine Halbleiterspeicherzelle mit einem Kondensator, der eine Speicherelektrode (9a), eine dielektrische Schicht (10) und eine Plattenelektrode (11) aufweist, dadurch gekennzeichnet, daß der Kondensator zwischen einer End- und einer oberhalb einer Bitleitung (7) ausgebildeten Primärmetallisierungsschicht (12) an geordnet ist.

2. Verfahren zur Herstellung einer Halbleiterspeicher zelle mit den nacheinander ausgeführten Prozeßschrit ten:

a) Abscheidung einer isolierenden Zwischenschicht auf einem Siliziumsubstrat (1) nach Ausbildung von Schalt elementen; Öffnung eines Bitleitungskontaktes; Ab scheidung einer dotierten Polysiliziumschicht und anschließende Strukturierung derselben durch Rückät zung derart, daß eine Polysiliziumfüllung (6a) im Bit leitungskontakt zurückbleibt; Abscheidung einer Wolf ramsilizid-Polysilizium-Schichtstruktur und Struktu rierung derselben zu einer die Polisiliziumfüllung (6a) kontaktierenden Bitleitung (7);
b) Abscheidung und Planarisierung einer isolierenden Zwischenschicht (4); Öffnung eines Kontaktloches für die Verbindung einer Wortleitung (3) mit einem Source- und Drainbereich eines Transistors, die mit einer Primärmetallisierung (12) verbunden werden sollen; Abscheidung eines hitzebeständigen Metalls oder Me tallverbindung und Strukturierung zu einer Primärme tallisierung (12);
c) Abscheidung und Planarisierung einer Oxidschicht (83); Abscheidung einer isolierenden Zwischenschicht (15) mit einer im Vergleich zur Oxidschicht (83) stark unterschiedlichen Ätzrate;
d) Öffnung eines Kontaktloches zu einem vergrabenen Kon takt, um den Source- und Drainbereich eines Spei cher(zugriff)transistors mit einer Speicherelektrode (9a) eines Speicherkondensators zu verbinden; Abschei dung einer Oxidschicht im Kontaktloch und anschließen de Ätzung tiefer als die Dicke der Oxidschicht derart, daß sich eine Oxidwand (44) im Kontaktloch ausbildet;
e) Abscheidung einer Polysiliziumschicht und Strukturie rung zu einer Speicherelektrode (9a); Entfernung der hochgradig ätzselektiven Isolierschicht (15) durch einen Naßätzschritt und Ausbildung einer dielektri schen Schicht (10) auf der Oberfläche der Speicher elektrode (9a) des Kondensators; und
f) Abscheidung und Strukturierung einer Plattenelektrode (11) aus Polysilizium; Abscheidung einer Isolier schicht und Ausbildung einer Sekundärmetallisierung.

3. Verfahren zur Herstellung einer Halbleiter-Speicher zelle nach Anspruch 2, dadurch gekennzeichnet, daß das Material der im Prozeßschritt b) aufgebrachten Primär metallisierung (12) ein hitzebeständiges Metall oder eine Metallverbindung mit einem Schmelzpunkt oberhalb 800°C ist.

4. Verfahren zur Herstellung einer Halbleiter-Speicher zelle nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß beim Prozeßschritt f) nach Öffnung des Kontaktlo ches für die Verbindung der Primärmetallisierung (12) mit der Plattenelektrode (11) eine Polysiliziumschicht abgeschieden und derart zu einer Plattenelektrode (11) strukturiert wird, daß die Primärmetallisierung (12) und die Plattenelektrode (11) in selbstjustierender Technik miteinander kontaktiert werden.