KR101810406B1 - 메모리 소자 - Google Patents

메모리 소자 Download PDF

Info

Publication number
KR101810406B1
KR101810406B1 KR1020160033595A KR20160033595A KR101810406B1 KR 101810406 B1 KR101810406 B1 KR 101810406B1 KR 1020160033595 A KR1020160033595 A KR 1020160033595A KR 20160033595 A KR20160033595 A KR 20160033595A KR 101810406 B1 KR101810406 B1 KR 101810406B1
Authority
KR
South Korea
Prior art keywords
layer
memory
meta
graphene
memory layer
Prior art date
Application number
KR1020160033595A
Other languages
English (en)
Other versions
KR20170109447A (ko
Inventor
민범기
김우영
김현돈
김튼튼
이승훈
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020160033595A priority Critical patent/KR101810406B1/ko
Priority to PCT/KR2016/014591 priority patent/WO2017164487A1/ko
Priority to US16/086,853 priority patent/US10930656B2/en
Publication of KR20170109447A publication Critical patent/KR20170109447A/ko
Application granted granted Critical
Publication of KR101810406B1 publication Critical patent/KR101810406B1/ko

Links

Images

Classifications

    • H01L45/122—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2255—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2257—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2259—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5657—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using ferroelectric storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/04—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using optical elements ; using other beam accessed elements, e.g. electron or ion beam
    • G11C13/047—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using optical elements ; using other beam accessed elements, e.g. electron or ion beam using electro-optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L45/1233—
    • H01L45/1253—
    • H01L45/145—
    • H01L45/149—
    • H01L45/16—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/35—Material including carbon, e.g. graphite, grapheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명에 따른 메모리 소자는, 기판, 기판 상에 위치하고 전기 전도성을 가지는 결합층, 상기 결합층의 상부 또는 하부에 위치하는 메타원자층, 메타원자층 상부에 위치하는 메모리층 및 메모리층 상에 위치하고 전기 전도성을 가지는 전극층을 포함하며, 메모리층은 소정 전압 이상에서 자발 분극을 형성하는 물질로 구성된다. 이에 의하여, 전기적으로 구동 가능하고, 변조된 광특성을 지속적으로 유지할 수 있게 된다. 또한, 본 발명에 따른 메모리 소자는 다중 전기적 입력에 의한 광특성 변조가 가능해진다.

Description

메모리 소자{MEMORY DEVICE}
본 발명은 메모리 소자에 관한 것으로, 더욱 상세하게는 변조된 광특성을 지속적으로 유지할 수 있는 메모리 소자에 관한 것이다.
메타물질(metamaterial)은 자연에 존재하지 않는 특성을 얻기 위하여 빛의 파장보다 작은 인공구조물인 메타원자(meta-atom)들로 구성된 물질을 의미한다. 이런 메타물질의 광특성은 구성하는 물질과 구조에 대해 단일 광특성만 가질 수 있는데, 최근 기계적, 전기/자기적, 광학적 또는 열적 외부 자극에 반응해 메타물질의 광특성이 변조되는 능동 메타물질이 많이 연구되고 있다.
능동 메타물질은 외부 자극을 인가함으로써 원하는 광특성을 구현할 수 있기 때문에, 필요한 모든 메타물질을 설계하거나 제작할 필요가 없어 비용적 측면에서 매우 유리하다. 또한, 실시간 변조가 가능하므로 광통신에 이용되기도 한다.
하지만, 능동 메타물질은 변조된 상태를 지속적으로 유지하기 위해 외부 자극의 지속적인 공급이 뒷받침되어야 한다. 이는 불필요한 전력의 공급이 이루어져야 함을 의미한다. 또한, 전원 장치가 항상 함께 존재해야 원하는 성능을 기대할 수 있기 때문에, 능동 메타물질을 포함한 장치의 부피나 무게도 매우 커질 수밖에 없다. 이런, 지속적인 전력 공급 및 장치의 부피/무게 문제를 해소하기 위해 메모리 메타물질이라는 개념이 대두되었다.
메모리 메타물질이란 일시적인 자극에 의해 메타물질의 광특성이 변조되고, 인가되었던 외부 자극이 제거되어도 변조된 광특성이 유지되는 메타물질을 의미한다.
지금까지 보고된 메모리 메타물질은 열적 자극에 의해 변조되는 바나듐 산화물(VO2) 기반 메타물질과 강한 광적 자극에 의해 상변화를 유도하는 저메늄-안티몬-템루륨(GeSbTe, GST) 등이 있다.
바나듐 산화물 기반 메타물질의 경우, 바나듐 산화물과 메타원자를 접목한 형태로 제작되는데, 바나듐 산화물에 직류 전류를 흘려 바나듐 산화물의 온도를 상전이 온도인 약 60℃까지 올린 후에 메타원자들 간의 전도도가 변화되어 최종적으로 광특성이 변조된다. 그러나, 바나듐 산화물의 상전이 온도는 약 60℃ 부근에서만 유지가 되므로, 상온에서는 변조된 광특성이 원래대로 돌아와버리는 문제가 있다. 외부와 열적으로 고립된 장치에서만 메모리 기능이 유지되므로 상온에서 이용하기가 어려워 상용화되기 어렵다.
GST 기반 메타물질의 경우, GST의 상전이를 유도하기 위해 강한 광 펄스를 인가하는데, 이때 거대한 광학 장치가 필요하게 된다. 또한, 여러 번 반복 동작하는 과정에서 온도가 높아지므로, 산소가 고온에서 반응하거나 열적 스트레스로 인해 박막들이 박리되는 등 다양한 문제가 야기된다.
그러므로 장치 면에서 실용적이고 상용화 가능하며, 열화 특성이 매우 적고, 변조된 특성이 상온에서 오래 유지될 수 있는 메모리 소자의 개발이 필요하다.
본 발명은 상기 문제점을 감안하여 안출된 것으로, 본 발명의 목적은 상온에서 메모리 특성을 유지하는 메모리 소자를 제공함에 있다. 나아가, 본 발명의 목적은 전기적으로 구동 가능하고, 변조된 광특성을 지속적으로 유지할 수 있는 메모리 소자를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 메모리 소자는, 기판; 상기 기판 상에 배치된 메모리층; 상기 기판과 상기 메모리층 사이에 배치되고, 전기 전도성을 가지는 결합층; 상기 기판과 상기 메모리층 사이에 배치되고, 소정 형상의 메타원자가 다수로 배열된 메타원자층; 및 상기 메모리층 상에 배치되고, 전기 전도성을 가지는 전극층;을 포함하며, 상기 메모리층은 소정 전압 이상에서 자발 분극을 형성하는 물질로 구성되고, 상기 결합층은, 무기 반도체, 유기 반도체, 금속 나노선, 탄소나노튜브, 탄소나노튜브 유도체, 그래핀, 그래핀 유도체, 풀러렌, 전도성 고분자 및 전도성 산화물 중 적어도 하나로 이루어진다.
그리고, 상기 메모리층은 강유전체(ferroelectric) 또는 일렉트렛(electret)일 수 있다.
삭제
그리고, 상기 전극층은, 무기 반도체, 유기 반도체, 금속 나노선, 탄소나노튜브, 탄소나노튜브 유도체, 그래핀, 그래핀 유도체, 풀러렌, 전도성 고분자 및 전도성 산화물 중 적어도 하나로 이루어질 수 있다.
또한, 상기 메타원자층과 상기 메모리층 사이에 배치된 고유전체층;을 더 포함할 수 있다.
그리고, 상기 고유전체층의 유전율은 상기 메타원자층의 유전율보다 클 수 있다.
또한, 상기 고유전체층은 알루미늄 산화물(AlOx), 하프늄 산화물(HfOx), 지르코늄 산화물(ZrOx), 실리콘 옥시나이트라이드(SiON), 실리콘 질화물(SiNx), 바륨스트론튬티타늄 산화물(BaSrTiO3), 바륨티타튬 산화물(BaTiO3) 및 그래핀 나노조각(graphene nano-flake) 함유 고분자 물질 중 적어도 하나를 포함할 수 있다.
그리고, 상기 메모리층과 상기 전극층 사이에 배치된 이온겔층;을 더 포함할 수 있다.
또한, 상기 이온겔층은 상기 메모리층의 표면의 전체 영역 상에 배치되고, 상기 전극층은 상기 이온겔층의 표면의 일부 영역 상에 배치될 수 있다.
한편, 상기 목적을 달성하기 위한 본 발명에 따른 메모리 소자는, 기판; 상기 기판 상에 배치된 메모리층; 상기 기판과 상기 메모리층 사이에 배치되고, 전기 전도성을 가지는 결합층; 상기 기판과 상기 메모리층 사이에 배치된 메타분자층; 및 상기 메모리층 상에 배치되고, 전기 전도성을 가지는 전극층;을 포함하며, 상기 메모리층은 소정 전압 이상에서 자발 분극을 형성하는 물질로 구성되고, 상기 결합층은, 무기 반도체, 유기 반도체, 금속 나노선, 탄소나노튜브, 탄소나노튜브 유도체, 그래핀, 그래핀 유도체, 풀러렌, 전도성 고분자 및 전도성 산화물 중 적어도 하나로 이루어지고, 상기 메타분자층은 소정 형상의 제1 메타원자가 다수로 배열된 제1 메타원자층, 소정 형상의 제2 메타원자가 다수로 배열된 제2 메타원자층 및 상기 제1 메타원자층과 상기 제2 메타원자층 사이에 배치된 유전체를 포함한다.
한편, 상기 목적을 달성하기 위한 본 발명에 따른 메모리 소자는, 기판; 상기 기판 상에 배치된 제1 전극층; 상기 제1 전극층 상에 배치된 제1 메모리층; 상기 제1 메모리층 상에 배치되고, 소정 형상의 메타원자가 다수로 배열된 메타원자층; 상기 메타원자층 상에 배치되고, 전기 전도성을 가지는 결합층; 상기 결합층 상에 배치된 제2 메모리층; 및 상기 제2 메모리층 상에 배치된 제2 전극층;을 포함하며, 상기 제1 메모리층과 상기 제2 메모리층은 소정 전압 이상에서 자발 분극을 형성하는 물질로 구성되고, 상기 결합층은, 무기 반도체, 유기 반도체, 금속 나노선, 탄소나노튜브, 탄소나노튜브 유도체, 그래핀, 그래핀 유도체, 풀러렌, 전도성 고분자 및 전도성 산화물 중 적어도 하나로 이루어진다.
그리고, 상기 제1 전극층은 평행한 복수의 제1 전극선을 포함하고, 상기 제2 전극층은 평행한 복수의 제2 전극선을 포함하며, 상기 제1 전극선과 상기 제2 전극선은 평행하게 배치될 수 있다.
한편, 상기 목적을 달성하기 위한 본 발명에 따른 메모리 소자는, 기판; 상기 기판 상에 배치된 메모리층; 상기 기판과 상기 메모리층 사이에 배치되고, 전기 전도성을 가지고, 평행하는 복수의 전극선을 갖도록 패터닝된 결합층; 상기 기판과 상기 메모리층 사이에 배치되고, 소정 형상의 메타원자가 다수로 배열된 메타원자층; 및 상기 메모리층 상에 배치되고, 평행하는 복수의 전극선으로 구성된 전극층;을 포함하며, 상기 메모리층은 소정 전압 이상에서 자발 분극을 형성하는 물질로 구성되고, 상기 결합층은, 무기 반도체, 유기 반도체, 금속 나노선, 탄소나노튜브, 탄소나노튜브 유도체, 그래핀, 그래핀 유도체, 풀러렌, 전도성 고분자 및 전도성 산화물 중 적어도 하나로 이루어지고, 상기 결합층의 복수의 전극선과 상기 전극층의 복수의 전극선은 서로 직교한다.
한편, 상기 목적을 달성하기 위한 본 발명에 따른 메모리 소자는, 기판; 상기 기판 상에 배치된 메모리층; 상기 기판과 상기 메모리층 사이에 배치되고, 전기 전도성을 가지는 결합층; 및 상기 메모리층 상에 배치된 전극층;을 포함하고, 상기 결합층은 복수의 타공이 패터닝된 일체형 단일 시트이고, 상기 메모리층은 소정 전압 이상에서 자발 분극을 형성하는 물질로 구성되고, 상기 결합층은, 무기 반도체, 유기 반도체, 금속 나노선, 탄소나노튜브, 탄소나노튜브 유도체, 그래핀, 그래핀 유도체, 풀러렌, 전도성 고분자 및 전도성 산화물 중 적어도 하나로 이루어진다.
또한, 상기 결합층은 일체형 단일 시트에 소정 거리 이격된 복수의 사각 타공이 평행하게 형성됨으로써 평행선 구조를 갖도록 패터닝될 수 있다.
그리고, 상기 결합층은 일체형 단일 시트에 소정 크기를 갖는 원형 타공이 규칙적으로 형성되도록 패터닝될 수 있다.
한편, 상기 목적을 달성하기 위한 본 발명에 따른 메모리 소자는, 기판; 상기 기판 상에 배치된 반사층; 상기 반사층 상에 배치된 유전체; 상기 유전체 상에 배치된 메모리층; 상기 유전체와 상기 메모리층 사이에 배치되고, 소정 형상의 메타원자가 다수로 배열된 메타원자층; 상기 유전체와 상기 메모리층 사이에 배치되고, 전기 전도성을 가지는 결합층; 및 상기 메모리층 상에 배치된 전극층;을 포함하며, 상기 메모리층은 소정 전압 이상에서 자발 분극을 형성하는 물질로 구성되고, 상기 결합층은, 무기 반도체, 유기 반도체, 금속 나노선, 탄소나노튜브, 탄소나노튜브 유도체, 그래핀, 그래핀 유도체, 풀러렌, 전도성 고분자 및 전도성 산화물 중 적어도 하나로 이루어지고, 상기 반사층과 상기 결합층의 이격 거리 및 상기 결합층의 전기 전도도 중 적어도 하나에 의하여 빛의 흡수도가 상이해진다.
그리고, 상기 반사층은 무기 반도체, 유기 반도체, 금속 나노선, 탄소나노튜브, 탄소나노튜브 유도체, 그래핀, 그래핀 유도체, 풀러렌, 전도성 고분자 및 전도성 산화물 중 적어도 하나로 이루어질 수 있다.
상기 구성을 가진 본 발명에 따른 메모리 소자에 의하면, 전기적으로 구동 가능하고, 변조된 광특성을 지속적으로 유지할 수 있게 된다. 또한, 본 발명에 따른 메모리 소자는 다중 전기적 입력에 의한 광특성 변조가 가능하며, 메모리 기능이 있는 공간 광변조기를 구현할 수 있다.
도 1은 본 발명에 따른 메모리 소자의 정보 기억 원리를 설명하기 위한 그래프,
도 2a 내지 2d는 본 발명의 제1 실시형태에 따른 메모리 소자의 구조를 나타내는 도면,
도 3a 내지 3e는 본 발명의 제1 실시형태에 따른 메모리 소자의 특성을 나타내는 그래프,
도 4a 및 4b는 본 발명의 제1 실시형태에 따른 메모리 소자의 특성을 나타내는 그래프,
도 5는 본 발명의 제2 실시형태에 따른 메모리 소자의 구조를 나타내는 도면,
도 6은 본 발명의 제3 실시형태에 따른 메모리 소자의 구조를 나타내는 도면,
도 7a 내지 7d는 본 발명의 제4 실시형태에 따른 메모리 소자의 구조를 나타내는 도면,
도 8a 내지 8d는 본 발명의 제4 실시형태에 따른 메모리 소자의 특성을 나타내는 그래프,
도 9a 내지 9d는 본 발명의 제5 실시형태에 따른 메모리 소자의 구조 및 동작을 나타내는 도면,
도 10a 및 10b는 본 발명의 제5 실시형태에 따른 메모리 소자의 구조 및 특성을 나타내는 도면,
도 11a 내지 11e는 본 발명의 제6 실시형태에 따른 메모리 소자의 구조 및 동작을 나타내는 도면,
도 12a 내지 12f는 본 발명의 제6 실시형태에 따른 메모리 소자의 동작 원리를 설명하기 위한 도면,
도 13a 내지 13c는 본 발명의 제7 실시형태에 따른 메모리 소자의 구조를 나타내는 도면, 그리고,
도 14a 및 14b는 본 발명의 제8 실시형태에 따른 메모리 소자의 구조를 나타내는 도면이다.
본 발명이 실시될 수 있는 특정 실시형태를 도시한 첨부 도면을 참조하면서 본 발명에 대해 상세히 설명하기로 한다. 첨부 도면에 도시된 특정 실시형태에 대하여, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 실시하기에 충분하도록 상세히 설명된다. 특정 실시형태 이외의 다른 실시형태는 서로 상이하지만 상호배타적일 필요는 없다. 아울러, 후술의 상세한 설명은 한정적인 의미로서 취하려는 것이 아님을 이해해야 한다.
첨부 도면에 도시된 특정 실시형태에 대한 상세한 설명은, 그에 수반하는 도면들과 연관하여 읽히게 되며, 도면은 전체 발명의 설명에 대한 일부로 간주된다. 방향이나 지향성에 대한 언급은 설명의 편의를 위한 것일 뿐, 어떠한 방식으로도 본 발명의 권리범위를 제한하는 의도를 갖지 않는다.
구체적으로, "아래, 위, 수평, 수직, 상측, 하측, 상향, 하향, 상부, 하부" 등의 위치를 나타내는 용어나, 이들의 파생어(예를 들어, "수평으로, 아래쪽으로, 위쪽으로" 등)는, 설명되고 있는 도면과 관련 설명을 모두 참조하여 이해되어야 한다. 특히, 이러한 상대어는 설명의 편의를 위한 것일 뿐이므로, 본 발명의 장치가 특정 방향으로 구성되거나 동작해야 함을 요구하지는 않는다.
그리고, 첨부 도면에 도시된 각 구성요소의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 즉, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것은 아니다.
도 1은 본 발명에 따른 메모리 소자(100)의 정보 기억 원리를 설명하기 위한 그래프이다. 구체적으로, 도 1은 인가되는 외부 전압에 대한 강유전체(ferroelectric) 및 일렉트렛(electret)의 전기적 분극(polarization)의 이력곡선(hysteresis loop)을 나타내는 그래프이다. 강유전체 및 일렉트렛은 영구 쌍극자(permanent dipole)를 포함하는 물질로, 항전압(coercive voltage, Vc) 이상의 외부 전압에 대해 정렬하여 자발 분극(spontaneous ploarization)을 형성하고, 외부 전압이 제거되어도 정렬 상태를 그대로 유지한다.
정렬 상태에 의하여, 강유전체 또는 일렉트렛을 포함한 물질의 표면은 외부에서 인가한 전압의 극성에 따라 양전하 또는 음전하를 가질 수 있다.
도 1의 이력곡선에서 y축은 분극축을 나타내며 x축은 전압을 나타낸다. 도 1에 도시된 바와 같이, 이력곡선의 분극축 상의 두 절편인 양의 잔류분극(positive remanent polarization, +PR)과 음의 잔류분극(negative remanent polarization, -PR)은 외부에서 인가한 전압의 극성(+Vc 또는 -Vc)에 따라 양전하 또는 음전하를 가진 상태를 나타낸다.
본 발명에 따른 메모리 소자(100)는 이와 같이 전압의 극성에 따라 달라지는 표면의 전하를 이용하며 층구조 및 구성이 상이한 다양한 실시형태를 가질 수 있다.
제1 실시형태
도 2a 내지 2d는 본 발명의 제1 실시형태에 따른 메모리 소자(100)의 구조를 나타낸다.
도 2a에 도시된 바와 같이, 본 발명의 제1 실시형태에 따른 메모리 소자(100)는 기판(110), 기판(110) 상에 위치하는 결합층(120), 결합층(120) 상에 위치하는 메타원자층(130), 메타원자층(130) 상에 위치하는 메모리층(140), 그리고 메모리층(140) 상에 위치하는 전극층(150)을 포함한다. 도 2a에서는 메타원자층(130)이 결합층(120)의 상부에 위치하는 것으로 도시되었지만, 다른 실시형태에서는 결합층(120)이 메타원자층(130)의 상부에 위치할 수도 있다. 여기서는, 설명과 이해의 편의를 위하여 기판(110)이 위치한 곳을 하측으로 하고, 전극층(150)이 위치한 곳을 상측으로 상정하여 설명하기로 한다.
기판(110)은 폴리이미드가 이용될 수 있지만, 이에 한정되지 않는다. 결합층(120)은 무기 반도체, 유기 반도체, 금속 나노선, 탄소나노튜브, 탄소나노튜브 유도체, 그래핀, 그래핀 유도체, 풀러렌, 전도성 고분자 및 전도성 산화물 중 적어도 하나로 이루어질 수 있지만, 이에 한정되지 않는다. 결합층(120)은 전극 역할을 할 수 있도록 전도성을 갖는 것이 바람직하다.
메타원자층(130)은, 도 2c에 도시된 바와 같이, 육각형 배열로 구성된 메타원자를 포함할 수 있지만, 배열 및 구조가 이에 한정되지는 않는다.
메모리층(140)은 강유전체 또는 일렉트렛을 포함할 수 있다. 위에서 설명한 바와 같이, 강유전체나 일렉트렛은 영구 쌍극자를 포함하는 물질로, 항전압 이상의 외부 전압에 대해 정렬하여 자발 분극을 형성하고, 외부 전압이 제거되어도 정렬 상태를 그대로 유지하므로, 정보를 저장하는 메모리층(140)으로 이용할 수 있다.
전극층(150)은 결합층(120)과 동일한 물질로 구성될 수 있다. 즉, 전극층(150)은 무기 반도체, 유기 반도체, 금속 나노선, 탄소나노튜브, 탄소나노튜브 유도체, 그래핀, 그래핀 유도체, 풀러렌, 전도성 고분자 및 전도성 산화물 중 적어도 하나로 이루어질 수 있다. 하지만, 본 발명은 전극층(150)의 특정 재질에 한정되지는 않는다.
한편, 전극층(150)은 도 2a와 같이 평판 형상의 단일 시트로 이루어질 수 있지만, 도 2b와 같이 패터닝된 금속선으로 구성될 수도 있다. 이때, 도 2b의 k방향으로 입사되는 전자기파의 전기장 방향(E)은 금속선과 수직이고 자기장 방향(H)과는 평행하다. 도 2d는 도 2b에 도시된 패터닝된 전극층(150)이 적용된 메모리 소자(100)를 나타낸다.
도 3a 내지 3e는 본 발명의 제1 실시형태에 따른 메모리 소자(100)의 특성을 나타내는 그래프이다. 도 3b 내지 3e의 그래프는, 기판층(110)을 폴리이미드로, 결합층(120)을 그래핀으로, 메타원자층(130)을 육각형 모양 배열의 금(Au)으로 제작된 메타원자로, 메모리층(140)을 강유전성 고분자(poly(vinylidene fluoride-trifluoroethylene); P(VDF-TrFE))로, 전극층(150)을 금속선 배열로 하여 제작된 메모리 소자(100)(도 3a의 구조)의 메모리 특성을 나타낸다.
도 3b는 서로 다른 전압(+200V, -120V, -200V)을 인가했을 때의 투과도를 나타낸다. 도 3b의 그래프에서 x축은 주파수, y축은 투과도 세기를 나타낸다. 도 3b에 도시된 바와 같이, 외부에서 인가한 전압(결합층(120)과 전극층(150) 사이에 인가된 전압)의 극성에 따라 서로 다른 투과도 특성을 보인다. 전압의 세기를 반복적으로 변화시키며 특정 주파수에서의 투과도 세기를 측정한 결과, 도 3c 및 3d에 도시된 바와 같이, 다중 상태로 변조가 됨을 알 수 있다.
도 3e를 보면, 측정시간은 10만초인데, 측정 구간에서 변조된 투과도 세기가 서로 겹치지 않는다. 이를 외삽하여 추정하면, 약 10년간 변조된 값들이 구별될 수 있어 메모리 기능이 유지된다고 할 수 있다.
한편, 도 4a 및 4b는 시간 및 전압에 따른 위상차를 나타내는데, 육각형 메타 원자를 이용한 메타원자층(130)의 경우, 전압에 따라 특정 위상차를 유지하며, 시간이 지나도(10만 초 측정) 그 위상차가 그대로 유지되므로, 다중 상태 변조 및 메모리 기능을 확인할 수 있다.
제2 실시형태
도 5는 본 발명의 제2 실시형태에 따른 메모리 소자(200)의 구조를 나타낸다. 도 5에 도시된 바와 같이, 본 발명의 제2 실시형태에 따른 메모리 소자(200)는 기판(210), 기판(210) 상에 위치하는 결합층(220), 결합층(220) 상에 위치하는 메타원자층(230), 메타원자층(230) 상에 위치하는 고유전체층(235), 고유전체층(235) 상에 위치하는 메모리층(240), 그리고 메모리층(240) 상에 위치하는 전극층(250)을 포함한다. 도 5에서는 메타원자층(230)이 결합층(220) 상부에 위치하는 것으로 도시되었지만, 다른 실시형태에서는 결합층(220)이 메타원자층(230) 상부에 위치할 수도 있다. 마찬가지로, 설명과 이해의 편의를 위하여 기판(210)이 위치한 곳을 하측으로 하고, 전극층(250)이 위치한 곳을 상측으로 상정하여 설명하기로 한다.
기판(210)은 폴리이미드가 이용될 수 있지만, 이에 한정되지 않는다. 결합층(220)은 무기 반도체, 유기 반도체, 금속 나노선, 탄소나노튜브, 탄소나노튜브 유도체, 그래핀, 그래핀 유도체, 풀러렌, 전도성 고분자 및 전도성 산화물 중 적어도 하나로 이루어질 수 있지만, 이에 한정되지 않는다. 결합층(220)은 전극 역할을 할 수 있도록 전도성을 갖는 것이 바람직하다.
메타원자층(230)은, 도 2c에 도시된 바와 같이, 육각형 배열로 구성된 메타원자를 포함할 수 있지만, 제2 실시형태의 메타원자층(230)에 포함된 메타원자의 배열 및 구조가 도 2c에 도시된 것으로 한정되지 않는다.
메모리층(240)은 강유전체 또는 일렉트렛을 포함할 수 있다. 위에서 설명한 바와 같이, 강유전체나 일렉트렛은 영구 쌍극자를 포함하는 물질로, 항전압 이상의 외부 전압에 대해 정렬하여 자발 분극을 형성하고, 외부 전압이 제거되어도 정렬 상태를 그대로 유지하므로, 정보를 저장하는 메모리층(240)으로 이용할 수 있다.
전극층(250)은 결합층(220)과 동일한 물질로 구성될 수 있다. 즉, 전극층(250)은 무기 반도체, 유기 반도체, 금속 나노선, 탄소나노튜브, 탄소나노튜브 유도체, 그래핀, 그래핀 유도체, 풀러렌, 전도성 고분자 및 전도성 산화물 중 적어도 하나로 이루어질 수 있다. 하지만, 본 발명은 전극층(250)의 특정 재질에 한정되지는 않는다. 한편, 전극층(150)은 평판 형상의 단일 시트일 수 있지만, 패터닝된 금속선의 형태를 취할 수도 있다.
제2 실시형태의 메모리 소자(200)는 메타원자층(230)과 메모리층(240) 사이에 고유전체층(235)을 포함한다.
고유전체층(235)은 메모리층(240)보다 유전율이 큰 물질로 이루어진다. 메모리층(240)보다 큰 유전율을 갖는 고유전체층(235)에 의하여, 본 발명의 제2 실시형태에 따른 메모리 소자(200)의 동작 전압을 줄이는 기술적 줄이는 효과를 도모할 수 있게 된다.
고유전체층(235)은 알루미늄 산화물(AlOx), 하프늄 산화물(HfOx), 지르코늄 산화물(ZrOx), 실리콘 옥시나이트라이드(SiON), 실리콘 질화물(SiNx), 바륨스트론튬티타늄 산화물(BaSrTiO3), 바륨티타튬 산화물(BaTiO3) 및 그래핀 나노조각(graphene nano-flake) 함유 고분자 물질 중 적어도 하나를 포함할 수 있다.
제3 실시형태
도 6은 본 발명의 제3 실시형태에 따른 메모리 소자(300)의 구조를 나타낸다. 도 6에 도시된 바와 같이, 본 발명의 제3 실시형태에 따른 메모리 소자(300)는 기판(310), 기판(310) 상에 위치하는 결합층(320), 결합층(320) 상에 위치하는 메타원자층(330), 메타원자층(330) 상에 위치하는 메모리층(340), 메모리층(340) 상에 위치하는 이온겔층(345) 및 이온겔층(345) 상에 위치하는 전극층(350)을 포함한다. 도 6에서는 메타원자층(330)이 결합층(320)의 상부에 위치하는 것으로 도시되었지만, 다른 실시형태에서는 결합층(320)이 메타원자층(330) 상부에 위치할 수도 있다. 마찬가지로, 설명과 이해의 편의를 위하여 기판(310)이 위치한 곳을 하측으로 하고, 전극층(350)이 위치한 곳을 상측으로 상정하여 설명하기로 한다.
기판(310)은 폴리이미드가 이용될 수 있지만, 이에 한정되지 않는다. 결합층(320)은 무기 반도체, 유기 반도체, 금속 나노선, 탄소나노튜브, 탄소나노튜브 유도체, 그래핀, 그래핀 유도체, 풀러렌, 전도성 고분자 및 전도성 산화물 중 적어도 하나로 이루어질 수 있지만, 이에 한정되지 않는다. 결합층(320)은 전극 역할을 할 수 있도록 전도성을 갖는 것이 바람직하다.
메타원자층(330)은, 도 2c에 도시된 바와 같이, 육각형 배열로 구성된 메타원자를 포함할 수 있지만, 제3 실시형태의 메타원자층(330)에 포함된 메타원자의 배열 및 구조가 도 2c에 도시된 것으로 한정되지 않는다.
메모리층(340)은 강유전체 또는 일렉트렛을 포함할 수 있다. 위에서 설명한 바와 같이, 강유전체나 일렉트렛은 영구 쌍극자를 포함하는 물질로, 항전압 이상의 외부 전압에 대해 정렬하여 자발 분극을 형성하고, 외부 전압이 제거되어도 정렬 상태를 그대로 유지하므로, 정보를 저장하는 메모리층(340)으로 이용할 수 있다.
전극층(350)은 결합층(320)과 동일한 물질로 구성될 수 있다. 즉, 전극층(350)은 무기 반도체, 유기 반도체, 금속 나노선, 탄소나노튜브, 탄소나노튜브 유도체, 그래핀, 그래핀 유도체, 풀러렌, 전도성 고분자 및 전도성 산화물 중 적어도 하나로 이루어질 수 있다. 하지만, 본 발명은 전극층(350)의 특정 재질에 한정되지는 않는다. 한편, 전극층(350)은 평판 형상의 단일 시트로 구성될 수 있지만, 패터닝된 금속선의 형태를 취해도 무방하다.
제3 실시형태의 메모리 소자(300)는 메모리층(340)과 전극층(350) 사이에 이온겔층(345)을 포함한다. 이온겔층(345)은 전기적으로는 유전체이며, 메모리 메타물질의 구조를 쉽게 제작할 수 있고, 메모리 소자(300)의 동작 전압을 줄이는 기술적 효과를 도모한다.
특히, 이온겔층(345)은 전기적 유전체이므로, 전극층(350)이 도 6에 도시된 바와 같이 메모리층(340)상의 전 영역에 위치할 필요가 없다. 다시 말해, 이온겔층(345)은 메모리층(340)의 전 표면영역에 구비되지만, 전극층(350)은 이온겔층(345) 상의 일부 영역에 구비되어도 무방하다. 이온겔층(345)은 메모리 소자(300)의 제작 및 전압 인가를 용이하게 하는 기술적 효과를 도모한다.
제4 실시형태
도 7a 내지 7d는 본 발명의 제4 실시형태에 따른 메모리 소자(400)의 구조를 나타낸다. 도 7a에 도시된 바와 같이, 본 발명의 제4 실시형태에 따른 메모리 소자(400)는 기판(410), 기판(410) 상에 위치하는 메타분자층(415), 메타분자층(415) 상에 위치하는 결합층(420), 결합층(420) 상에 위치하는 메모리층(440), 그리고 메모리층(440) 상에 위치하는 전극층(450)을 포함한다. 도 7a에서는 결합층(420)이 메타분자층(415) 상부에 위치하는 것으로 도시되었지만, 다른 실시형태에서는 메타분자층(415)이 결합층(420)의 상부에 위치할 수도 있다. 마찬가지로, 설명과 이해의 편의를 위하여 기판(410)이 위치한 곳을 하측으로 하고, 전극층(450)이 위치한 곳을 상측으로 상정하여 설명하기로 한다.
기판(410)은 폴리이미드가 이용될 수 있지만, 이에 한정되지 않는다. 결합층(420)은 무기 반도체, 유기 반도체, 금속 나노선, 탄소나노튜브, 탄소나노튜브 유도체, 그래핀, 그래핀 유도체, 풀러렌, 전도성 고분자 및 전도성 산화물 중 적어도 하나로 이루어질 수 있지만, 이에 한정되지 않는다. 결합층(420)은 전극 역할을 할 수 있도록 전도성을 갖는 것이 바람직하다.
메모리층(440)은 강유전체 또는 일렉트렛을 포함할 수 있다. 위에서 설명한 바와 같이, 강유전체나 일렉트렛은 영구 쌍극자를 포함하는 물질로, 항전압 이상의 외부 전압에 대해 정렬하여 자발 분극을 형성하고, 외부 전압이 제거되어도 정렬 상태를 그대로 유지하므로, 정보를 저장하는 메모리층(440)으로 이용할 수 있다.
전극층(450)은 결합층(420)과 동일한 물질로 구성될 수 있다. 즉, 전극층(450)은 무기 반도체, 유기 반도체, 금속 나노선, 탄소나노튜브, 탄소나노튜브 유도체, 그래핀, 그래핀 유도체, 풀러렌, 전도성 고분자 및 전도성 산화물 중 적어도 하나로 이루어질 수 있다. 하지만, 본 발명은 전극층(450)의 특정 재질에 한정되지는 않는다. 전극층(450)은 평판 형상의 단일 시트로 이루어질 수 있지만, 패터닝된 금속선의 형태를 취할 수도 있다.
도 7b 및 7c에 도시된 바와 같이, 메타분자층(415)은 제1 메타원자층(415-1), 제2 메타원자층(415-3) 및 그 사이에 구비된 유전체(415-2)로 구성된다. 메타분자층(415)은 2개 이상의 구조체가 서로 영향을 주어 광특성을 발현시킨다. 여기서, 도 7c에 도시된 제1 메타원자층(415-1)과 제2 메타원자층(415-3) 각각은, 'Z'모양의 메타원자 2개가 서로 직교하여 겹쳐 배열된 부분을 포함하고, 상기 부분을 다수로 포함한다. 또한, 제2 메타원자층(415-3)에 포함된 상기 부분은, 제1 메타원자층(415-1)에 포함된 상기 부분을 뒤집은 것과 같다.
더욱 상세히 설명하면, 메타분자층(415)은 입사된 편광 상태를 바꿔 투과시키는 메타물질로서, 선형 편광된 빛이 투과될 때 전기장 및 자기장의 진동축이 입사된 빛에 대해 회전한다. 메타분자층(415)을 실제로 제작한 샘플의 현미경 사진을 도 7d에 도시했다.
한편, 도 8a 내지 8d는 본 발명의 제4 실시형태에 따른 메모리 소자(400)의 특성을 나타내는 그래프이다. 여기서, 도 8b 내지 8d의 그래프는, 기판층(410)을 폴리이미드로, 메타분자층(415)을 도 7c에 도시된 바와 같이 금으로 이루어진 2개의 메타원자층(415-1,415-3)과 유전체(415-2)로 구성하고, 결합층(420)을 그래핀으로, 메모리층(440)을 강유전성 고분자(poly(vinylidene fluoride-trifluoroethylene); P(VDF-TrFE))로, 전극층(450)을 금속선 배열로 하여 제작된 메모리 소자(400)(도 8a의 구조)의 메모리 특성을 나타낸다.
도 8b 내지 8d는 편광 상태가 다중 상태로 변조 및 메모리 특성을 나타낸다. 측정시간은 10만 초인데, 측정 구간에서 변조된 투과도 세기가 서로 겹치지 않는다. 이를 외삽하여 추정하면, 약 10년간 변조된 값들이 구별될 수 있어 메모리 기능이 유지된다고 할 수 있다.
또한, 시간 및 전압에 따른 위상차를 보면, 시간이 지나도 특정 위상차를 지속적으로 유지하므로, 다중 상태 변조 및 메모리 기능을 가짐을 확인할 수 있다.
제5 실시형태
도 9a 및 9b는 본 발명의 제5 실시형태에 따른 메모리 소자(500)의 구조를 나타낸다.
도 9a에 도시된 바와 같이, 본 발명의 제5 실시형태에 따른 메모리 소자(500)는 기판(510), 기판(510) 상에 위치하는 제1 전극층(550-1), 제1 전극층(550-1) 상에 위치하는 제1 메모리층(540-1), 제1 메모리층(540-1) 상에 위치하는 메타원자층(530), 메타원자층(530) 상에 위치하는 결합층(520), 결합층(520) 상에 위치하는 제2 메모리층(540-2), 제2 메모리층(540-2) 상에 위치하는 제2 전극층(550-2)을 포함한다. 도 9a에서는 결합층(520)이 메타원자층(530) 상부에 위치하는 것으로 도시되었지만, 다른 실시형태에서는 메타원자층(530)이 결합층(520) 상부에 위치할 수도 있다. 마찬가지로, 설명과 이해의 편의를 위하여 기판(510)이 위치한 곳을 하측으로 하고, 제2 전극층(550-2)이 위치한 곳을 상측으로 상정하여 설명하기로 한다.
기판(510)은 폴리이미드가 이용될 수 있지만, 이에 한정되지 않는다. 결합층(520)은 무기 반도체, 유기 반도체, 금속 나노선, 탄소나노튜브, 탄소나노튜브 유도체, 그래핀, 그래핀 유도체, 풀러렌, 전도성 고분자 및 전도성 산화물 중 적어도 하나로 이루어질 수 있지만, 이에 한정되지 않는다.
제1 메모리층(540-1) 및 제2 메모리층(540-2)은 강유전체 또는 일렉트렛을 포함할 수 있다. 위에서 설명한 바와 같이, 강유전체나 일렉트렛은 영구 쌍극자를 포함하는 물질로, 항전압 이상의 외부 전압에 대해 정렬하여 자발 분극을 형성하고, 외부 전압이 제거되어도 정렬 상태를 그대로 유지한다.
제1 전극층(550-1) 및 제2 전극층(550-2)은 결합층(520)과 동일한 물질로 구성될 수 있다. 즉, 제1 전극층(550-1) 및 제2 전극층(550-2)은 무기 반도체, 유기 반도체, 금속 나노선, 탄소나노튜브, 탄소나노튜브 유도체, 그래핀, 그래핀 유도체, 풀러렌, 전도성 고분자 및 전도성 산화물 중 적어도 하나로 이루어질 수 있다. 하지만, 본 발명은 제1 전극층(550-1)이나 제2 전극층(550-2)의 특정 재질에 한정되지는 않는다.
제1 전극층(550-1) 및 제2 전극층(550-2)은, 도 9a에 도시된 바와 같이, 평판 형상의 단일 시트로 이루어질 수 있다. 다만, 도 9b에 도시된 바와 같이, 패터닝된 금속선으로 구성될 수도 있다. 제1 전극층(550-1) 및 제2 전극층(550-2)을 패터닝된 금속선으로 구현하는 경우, 다양한 분극 조합을 이용해 2비트 이상의 메모리로 기능할 수 있다.
도 9b에 도시된 바와 같이, 패터닝된 금속선으로 제1 전극층(550-1) 및 제2 전극층(550-2)을 구비하는 경우, 제1 전극층(550-1)에 구비된 복수의 금속선은 서로 평행하게 배치된다. 또한, 제2 전극층(550-2)에 구비된 복수의 금속선 역시 서로 평행하게 배치된다. 나아가, 제1 전극층(550-1)에 구비된 금속선들과 제2 전극층(550-2)에 구비된 금속선들은 서로 평행하게 배치된다.
도 9b에서 k방향으로 입사되는 빛의 전기장 방향(E)은 제1 전극층(550-1) 및 제2 전극층(550-2)의 금속선들과 수직이며, 입사되는 빛의 자기장 방향(H)은 제1 전극층(550-1) 및 제2 전극층(550-2)의 금속선들과 평행하다.
제1 메모리층(540-1) 및 제2 메모리층(540-2)에서 결합층에 제공하는 잔류분극이 동일하다면, 제1 메모리층(540-1) 및 제2 메모리층(540-2)의 분극 방향에 따라 다양한 분극 조합이 가능해진다.
도 9c는 제5 실시형태에 따른 메모리 소자(500)에서 제1 메모리층(540-1) 및 제2 메모리층(540-2)의 분극 방향에 따른 분극 조합을 나타낸다. 이때, 분극 조합은 4가지 논리 입력으로 해석될 수 있다.
음의 분극을 나타내는 속이 빈 화살표는 논리상태'0'으로, 양의 분극을 나타내는 속이 찬 화살표는 논리상태'1'로 정의하면, (0,0), (0,1), (1,0), (1,1)상태의 논리 조합을 표현할 수 있다.
결합층(520)에 제공하는 분극의 총합은 0,1,2,3가지이므로, 투과도 그래프는 도 9d와 같이 나타난다. 이때, 검출기(미도시)에서 비교레벨1(도 9d에서 "비교1"로 표시)을 기준으로 해석한다면, 비교레벨1보다 큰 값이 검출되는 경우는 (1,1)만 가능하므로, 제5 실시형태에 따른 메모리 소자(500)는 AND게이트로 동작할 수 있다.
다시, 검출기(미도시)에서 비교레벨2(도 9d에서 "비교2"로 표시)를 기준으로 해석한다면, 비교레벨2보다 큰 값이 검출되는 경우는 (0,1), (1,0), (1,1)의 3가지에 해당하므로 OR게이트로 동작하게 된다.
도 10a는 본 발명의 제5 실시형태에 따른 메모리 소자(500)의 특성을 나타내는 그래프이고, 도 10b는 주파수에 따른 투과도 세기를 나타내는 그래프이다. 제5 실시형태에 따른 메모리 소자(500)에 있어서, 기판층(510)을 폴리이미드로, 결합층(520)을 그래핀으로, 메타원자층(530)을 육각형 모양 배열의 금(Au)으로 제작된 메타원자로, 메모리층(540)을 강유전성 고분자(poly(vinylidene fluoride-trifluoroethylene); P(VDF-TrFE))로, 전극층(650)을 금속선 배열로 하여 제작된 메모리 소자(500)를 샘플로 이용하였다.
본 발명의 제5 실시형태에 따른 메모리 소자(500)에서도 변조된 투과도 세기가 서로 겹치지 않기 때문에, 다중 상태 변조 및 메모리 기능을 가짐을 확인할 수 있다.
제6 실시형태
도 11a는 본 발명의 제6 실시형태에 따른 메모리 소자(600)의 구조를 나타낸다.
도 11a에 도시된 바와 같이, 본 발명의 제6 실시형태에 따른 메모리 소자(600)는 기판(610), 기판(610) 상에 위치하는 결합층(620), 결합층(620) 상에 위치하는 메타원자층(630), 메타원자층(630) 상에 위치하는 메모리층(640), 메모리층(640) 상에 위치하는 전극층(650)을 포함한다. 도 11a에서는 메타원자층(630)이 결합층(620) 상부에 위치하는 것으로 도시되었지만, 다른 실시형태에서는 결합층(620)이 메타원자층(630) 상부에 위치할 수도 있다. 설명과 이해의 편의를 위하여 기판(610)이 위치한 곳을 하측으로 하고, 전극층(650)이 위치한 곳을 상측으로 상정하여 설명하기로 한다.
기판(610)은 폴리이미드가 이용될 수 있지만, 이에 한정되지 않는다. 결합층(620)은 무기 반도체, 유기 반도체, 금속 나노선, 탄소나노튜브, 탄소나노튜브 유도체, 그래핀, 그래핀 유도체, 풀러렌, 전도성 고분자 및 전도성 산화물 중 적어도 하나로 이루어질 수 있지만, 이에 한정되지 않는다.
메타원자층(630)은, 도 2c에 도시된 바와 같이, 육각형 배열로 구성된 메타원자를 포함할 수 있지만, 제6 실시형태의 메타원자층(630)에 포함된 메타원자의 배열 및 구조가 도 2c에 도시된 것으로 한정되지 않는다.
메모리층(640) 강유전체 또는 일렉트렛을 포함할 수 있다. 위에서 설명한 바와 같이, 강유전체나 일렉트렛은 영구 쌍극자를 포함하는 물질로, 항전압 이상의 외부 전압에 대해 정렬하여 자발 분극을 형성하고, 외부 전압이 제거되어도 정렬 상태를 그대로 유지한다.
전극층(650)은 결합층(620)과 동일한 물질로 구성될 수 있다. 즉, 전극층(650)은 무기 반도체, 유기 반도체, 금속 나노선, 탄소나노튜브, 탄소나노튜브 유도체, 그래핀, 그래핀 유도체, 풀러렌, 전도성 고분자 및 전도성 산화물 중 적어도 하나로 이루어질 수 있다. 하지만, 본 발명은 전극층(650)의 특정 재질에 한정되지는 않는다.
도 11a에 도시된 바와 같이, 전극층(650)은 평행한 복수의 금속선을 포함할 수 있다. 또한, 결합층(620)도 평행한 복수의 금속선을 포함할 수 있다. 다만, 결합층(620)을 구성하는 복수의 평행 금속선과 전극층(650)을 구성하는 복수의 평행 금속선은 서로 직교하도록 배치되는 것이 바람직하다. 다만, 다른 실시형태에서는 완전히 직교하지 않고 소정 각을 이루며 교차하는 방식으로 배치될 수도 있다.
도 11b를 참조하면, 전극층(650)의 모든 금속선에 대해 동일한 크기의 양(+)의 전압을 인가하고, 결합층(620)의 패터닝된 모든 금속선에 대해 음(-)의 전압을 인가하면, 전극층(650)의 금속선들과 결합층(620)의 금속선들이 교차하는 지점에 동일한 크기와 방향의 분극이 유도된다.
도 11c에서 분극된 상태를 하방을 향한 속이 빈 화살표로 표시하였고, 그 크기를 +5로 상정하였다. 이때, 특정 교차점에만 반대 방향의 분극을 저장시키는 방식으로 광특성이 공간적으로 달라지게 할 수 있다. 도 11d 및 11e에서 상방을 향한 속이 찬 화살표로 도시된 교차점이 그것이며, 분극의 크기가 -5로 달라짐을 알 수 있다. 이는 비휘발성 공간 광변조기(nonvolatile spatial light modulator, N-SLM)로 유용하게 이용될 수 있을 것이다. 이에 대해 더욱 상세히 설명하기로 한다.
도 12a 내지 12f는 본 발명의 제6 실시형태에 따른 메모리 소자(600)의 동작 원리를 설명하기 위한 도면이다.
전극층(650)은, 도 12a 및 12c에 도시된 바와 같이, 4개의 금속선(X1,X2,X3,X4)으로 이루어지고, 결합층(620)도 4개의 그래핀(Y1,Y2,Y3,Y4)으로 이루어지며, 각 금속선은 서로 직교하도록 배치되고, 총 16개의 교차지점을 이룬다. 메타원자층(630)은 도 12b에 도시된 바와 같이, 육각형 모양 배열을 가질 수 있지만 이에 한정되지는 않는다.
이때, 결합층(620)의 4개의 그래핀(Y1,Y2,Y3,Y4)은 그라운드(GND)에 연결되어 있고, 항전압 Vc 이상의 크기를 갖는 전압 Vcc가 전극층(650)의 4개의 금속선(X1,X2,X3,X4)에 각각 인가되어 초기화 상태가 된다(도 12d).
전극층(650) 4개의 금속선(X1,X2,X3,X4)에 인가되는 전압과 결합층(620)의 4개의 그래핀(Y1,Y2,Y3,Y4)에 인가되는 전압의 크기만 컨트롤하면, 각 교차점의 분극을 바꿀 수 있다. 예를 들어, X2를 접지에 연결하고, Y2를 Vcc에 연결하면서, X1,X3,X4는 2/3Vcc에, Y1,Y3,Y4는 1/3Vcc에 연결하면, 교차점(2,2)에는 Vcc 크기의 전압이 인가되지만, 나머지 15개의 교차점에는 1/3Vcc만 인가되는데, 1/3Vcc가 도 1에 도시된 항전압 Vc보다 작은 값으로 설정된다면, 15개의 교차점의 분극들은 바뀌지 않게 된다(도 12e). 따라서, 상기 전압을 인가한 후, 4개의 금속선(X1,X2,X3,X4)과 4개의 그래핀(Y1,Y2,Y3,Y4)을 그라운드에 연결하면, 교차점(X2,Y2)만 분극 반전된 상태로 유지될 것이다(도 12f). 도 12a 내지 12f에서는 설명과 이해의 편의를 위해 16개의 교차점을 상정하여 설명했지만, 전극층(650)의 금속선과 결합층(620)의 그래핀 패턴 수를 늘리면 임의의 해상도를 갖는 비휘발성 공간광 변조기를 제작할 수 있다.
제7 실시형태
도 13a는 본 발명의 제7 실시형태에 따른 메모리 소자(700)의 구조를 나타낸다.
도 13a에 도시된 바와 같이, 본 발명의 제7 실시형태에 따른 메모리 소자(700)는 기판(710), 기판(710) 상에 위치하는 결합층(720), 결합층(720) 상에 위치하는 메모리층(740), 메모리층(740) 상에 위치하는 전극층(750)을 포함한다. 설명과 이해의 편의를 위하여 기판(710)이 위치한 곳을 하측으로 하고, 전극층(750)이 위치한 곳을 상측으로 상정하여 설명하기로 한다.
기판(710)은 폴리이미드가 이용될 수 있지만, 이에 한정되지 않는다.
메모리층(740)은 강유전체 또는 일렉트렛을 포함할 수 있다. 위에서 설명한 바와 같이, 강유전체나 일렉트렛은 영구 쌍극자를 포함하는 물질로, 항전압 이상의 외부 전압에 대해 정렬하여 자발 분극을 형성하고, 외부 전압이 제거되어도 정렬 상태를 그대로 유지하므로, 정보를 저장하는 메모리층(740)으로 이용할 수 있다.
전극층(750)은 무기 반도체, 유기 반도체, 금속 나노선, 탄소나노튜브, 탄소나노튜브 유도체, 그래핀, 그래핀 유도체, 풀러렌, 전도성 고분자 및 전도성 산화물 중 적어도 하나로 이루어질 수 있다. 하지만, 본 발명은 전극층(750)의 특정 재질에 한정되지는 않는다. 한편, 전극층(750)은 평판 형상의 단일 시트로 이루어질 수 있지만, 패터닝된 금속선으로 구성될 수도 있다.
본 발명의 제7 실시형태의 메모리 소자(700)의 결합층(720)은 도 13b 및 13c와 같이 패터닝될 수 있다. 특히, 결합층(720)은 패터닝된 그래핀으로 구성될 수 있지만, 그래핀 재질에 한정되지 않고, 무기 반도체, 유기 반도체, 금속 나노선, 탄소나노튜브, 탄소나노튜브 유도체, 그래핀 유도체, 풀러렌, 전도성 고분자 및 전도성 산화물 중 어느 하나로 이루어질 수도 있다. 결합층(720)은 전극 역할을 할 수 있도록 전도성을 갖는 것이 바람직하다.
도 13b에 도시된 결합층(720)은 평행하는 복수의 사각 타공이 패터닝되어 평행선 구조를 갖는 그래핀이다. 또한, 결합층(720)은 외부의 전기적인 연결을 위해 모든 그래핀이 연결되어 있다. 즉, 결합층(720)은 일체형 단일 시트에 소정 거리 이격된 복수의 사각 타공이 평행하게 형성됨으로써 평행선 구조를 갖도록 패터닝된다.
k방향으로 입사된 빛에 대해 입사하는 빛의 전기장 방향(E)은 그래핀 패턴과 수직이고, 입사하는 빛의 자기장 방향(H)은 그래핀 패턴과 수평이다. 이때, 패터닝된 그래핀은 플라즈모닉(plasmonic)을 형성하는데, 패터닝된 구조에 따라 특정 공진 주파수의 빛을 흡수하므로, 광센서, 광 변조기 및 태양 전지 등에 이용될 수 있다.
도 13c에 도시된 결합층(720)은 원형 타공이 규칙적으로 패터닝된 형태를 갖는다. 즉, 결합층(720)은 일체형 단일 시트에 소정 크기를 갖는 원형 타공이 규칙적으로 형성되도록 패터닝될 수 있다. 이 경우에도 위에서 설명한 바와 같이, 패터닝된 원형 타공의 구조와 간격에 따라 플라즈모닉을 형성하여 입사된 빛과 반응할 수 있다.
제8 실시형태
도 14a는 본 발명의 제8 실시형태에 따른 메모리 소자(800)의 구조를 나타낸다.
도 14a에 도시된 바와 같이, 본 발명의 제8 실시형태에 따른 메모리 소자(800)는 기판(810), 기판(810) 상에 위치하는 반사층(870), 반사층(870) 상에 위치하는 유전체(860), 유전체(860) 상에 위치하는 메타원자층(830), 메타원자층(830) 상에 위치하는 결합층(820), 결합층(820) 상에 위치하는 메모리층(840), 메모리층(840) 상에 위치하는 전극층(850)을 포함한다. 도 14a에서는 결합층(820)이 메타원자층(830)의 상부에 위치하는 것으로 도시되었지만, 다른 실시형태에서는 결합층(820)이 메타원자층(830)의 하부에 위치할 수도 있다. 여기서는, 설명과 이해의 편의를 위하여 기판(810)이 위치한 곳을 하측으로 하고, 전극층(850)이 위치한 곳을 상측으로 상정하여 설명하기로 한다.
기판(810)은 폴리이미드가 이용될 수 있지만, 이에 한정되지 않는다. 결합층(820)은 무기 반도체, 유기 반도체, 금속 나노선, 탄소나노튜브, 탄소나노튜브 유도체, 그래핀, 그래핀 유도체, 풀러렌, 전도성 고분자 및 전도성 산화물 중 적어도 하나로 이루어질 수 있지만, 이에 한정되지 않는다. 결합층(820)은 전극 역할을 할 수 있도록 전도성을 갖는 것이 바람직하다.
메타원자층(830)은, 도 2c에 도시된 바와 같이, 육각형 배열로 구성된 메타원자를 포함할 수 있지만, 제8 실시형태의 메타원자층(830)에 포함된 메타원자의 배열 및 구조가 이에 한정되지 않는다.
메모리층(840)은 강유전체 또는 일렉트렛을 포함할 수 있다. 위에서 설명한 바와 같이, 강유전체나 일렉트렛은 영구 쌍극자를 포함하는 물질로, 항전압 이상의 외부 전압에 대해 정렬하여 자발 분극을 형성하고, 외부 전압이 제거되어도 정렬 상태를 그대로 유지하므로, 정보를 저장하는 메모리층(840)으로 이용할 수 있다.
전극층(850)은 결합층(820)과 동일한 물질로 구성될 수 있다. 즉, 전극층(850)은 무기 반도체, 유기 반도체, 금속 나노선, 탄소나노튜브, 탄소나노튜브 유도체, 그래핀, 그래핀 유도체, 풀러렌, 전도성 고분자 및 전도성 산화물 중 적어도 하나로 이루어질 수 있다. 하지만, 본 발명은 전극층(850)의 특정 재질에 한정되지는 않는다. 한편, 전극층(850)은 평판 형상의 단일 시트로 이루어질 수 있지만, 패터닝된 금속선으로 구성될 수도 있다.
반사층(870) 역시 결합층(820)과 동일한 물질로 구성될 수 있다. 즉, 반사층(870)은 무기 반도체, 유기 반도체, 금속 나노선, 탄소나노튜브, 탄소나노튜브 유도체, 그래핀, 그래핀 유도체, 풀러렌, 전도성 고분자 및 전도성 산화물 중 적어도 하나로 이루어질 수 있다. 하지만, 본 발명은 반사층(870)의 특정 재질에 한정되지는 않는다. 한편, 반사층(870)은 평판 형상의 단일 시트로 이루어질 수 있지만, 패터닝된 금속선으로 구성될 수도 있다.
본 발명의 제8 실시형태에 따른 메모리 소자(800)는 반사형 메모리 메타물질에 해당한다. 전극층(850)에 수직으로 입사된 빛은 반사층(870)과 결합층(820)의 간격에 해당하는 공진 주파수의 빛을 흡수하는데, 결합층의 전도도 상태에 따라 흡수도가 달라지게 된다.
흡수도가 증가하는 경우, 반사되는 빛의 양이 줄어들어 완전 흡수체로써 동작하게 된다. 흡수도가 감소하는 경우에는 반사체로써 동작하게 된다.
전극층(850)에 인가되는 전압에 따라 메모리층(840)에서 결합층(820)으로 제공하는 분극의 양 및 극성이 바뀌므로 흡수도 및 반사도를 저장할 수 있는 메모리 메타물질로써 동작할 수 있게 된다.
한편, 도 14b는 본 발명의 제8 실시형태에 따른 메타원자층(830)에 포함된 메타원자 모양 및 배열을 도시한다. 메타원자층(830)에 포함된 메타원자가 도 14b와 같이 십자 형태를 취하면 반사도를 조절하기가 용이해진다. 다만, 반드시 십자 형태일 필요는 없고, 다양한 모양과 형상으로 구현될 수 있음은 당업자에 자명하다.
상술한 각 실시형태에 설명된 특징, 구조 및 효과는 본 발명의 일 실시형태에 포함되지만, 반드시 그 실시형태에 한정되는 것은 아니다. 나아가, 각 실시형태에서 예시된 특징, 구조 및 효과는 본 발명이 속하는 기술 분야에서 통상의 지식을 가지는 자에 의해 조합, 수정, 변경, 전환, 대체, 부가, 수정, 변형 및 응용되어 실시할 수 있을 것이다. 따라서, 조합, 수정, 변경, 전환, 대체, 부가, 수정된 사항 역시, 첨부된 청구범위에 기재된 기술적 사상을 벗어나지 않는 범위 내에서, 본 발명의 권리범위에 포함되는 것으로 해석될 수 있을 것이다.
100‥‥‥‥‥‥메모리 소자
110‥‥‥‥‥‥기판
120‥‥‥‥‥‥결합층
130‥‥‥‥‥‥메타원자층
140‥‥‥‥‥‥메모리층
150‥‥‥‥‥‥전극층

Claims (18)

  1. 기판;
    상기 기판 상에 배치된 메모리층;
    상기 기판과 상기 메모리층 사이에 배치되고, 전기 전도성을 가지는 결합층;
    상기 기판과 상기 메모리층 사이에 배치되고, 소정 형상의 메타원자가 다수로 배열된 메타원자층; 및
    상기 메모리층 상에 배치되고, 전기 전도성을 가지는 전극층;을 포함하며,
    상기 메모리층은 소정 전압 이상에서 자발 분극을 형성하는 물질로 구성되고,
    상기 결합층은, 무기 반도체, 유기 반도체, 금속 나노선, 탄소나노튜브, 탄소나노튜브 유도체, 그래핀, 그래핀 유도체, 풀러렌, 전도성 고분자 및 전도성 산화물 중 적어도 하나로 이루어진, 메모리 소자.
  2. 제1항에 있어서,
    상기 메타원자층과 상기 메모리층 사이에 배치된 고유전체층;을 더 포함하는 메모리 소자.
  3. 제2항에 있어서,
    상기 고유전체층의 유전율은 상기 메모리층의 유전율보다 큰 메모리 소자.
  4. 제2항에 있어서,
    상기 고유전체층은 알루미늄 산화물(AlOx), 하프늄 산화물(HfOx), 지르코늄 산화물(ZrOx), 실리콘 옥시나이트라이드(SiON), 실리콘 질화물(SiNx), 바륨스트론튬티타늄 산화물(BaSrTiO3), 바륨티타튬 산화물(BaTiO3) 및 그래핀 나노조각(graphene nano-flake) 함유 고분자 물질 중 적어도 하나를 포함하는 메모리 소자.
  5. 제1항에 있어서,
    상기 메모리층과 상기 전극층 사이에 배치된 이온겔층;을 더 포함하는 메모리 소자.
  6. 제5항에 있어서,
    상기 이온겔층은 상기 메모리층의 표면의 전체 영역 상에 배치되고, 상기 전극층은 상기 이온겔층의 표면의 일부 영역 상에 배치된, 메모리 소자.
  7. 기판;
    상기 기판 상에 배치된 메모리층;
    상기 기판과 상기 메모리층 사이에 배치되고, 전기 전도성을 가지는 결합층;
    상기 기판과 상기 메모리층 사이에 배치된 메타분자층; 및
    상기 메모리층 상에 배치되고, 전기 전도성을 가지는 전극층;을 포함하며,
    상기 메모리층은 소정 전압 이상에서 자발 분극을 형성하는 물질로 구성되고,
    상기 결합층은, 무기 반도체, 유기 반도체, 금속 나노선, 탄소나노튜브, 탄소나노튜브 유도체, 그래핀, 그래핀 유도체, 풀러렌, 전도성 고분자 및 전도성 산화물 중 적어도 하나로 이루어지고,
    상기 메타분자층은 소정 형상의 제1 메타원자가 다수로 배열된 제1 메타원자층, 소정 형상의 제2 메타원자가 다수로 배열된 제2 메타원자층 및 상기 제1 메타원자층과 상기 제2 메타원자층 사이에 배치된 유전체를 포함하는, 메모리 소자.
  8. 기판;
    상기 기판 상에 배치된 제1 전극층;
    상기 제1 전극층 상에 배치된 제1 메모리층;
    상기 제1 메모리층 상에 배치되고, 소정 형상의 메타원자가 다수로 배열된 메타원자층;
    상기 메타원자층 상에 배치되고, 전기 전도성을 가지는 결합층;
    상기 결합층 상에 배치된 제2 메모리층; 및
    상기 제2 메모리층 상에 배치된 제2 전극층;을 포함하며,
    상기 제1 메모리층과 상기 제2 메모리층은 소정 전압 이상에서 자발 분극을 형성하는 물질로 구성되고,
    상기 결합층은, 무기 반도체, 유기 반도체, 금속 나노선, 탄소나노튜브, 탄소나노튜브 유도체, 그래핀, 그래핀 유도체, 풀러렌, 전도성 고분자 및 전도성 산화물 중 적어도 하나로 이루어진, 메모리 소자.
  9. 제8항에 있어서,
    상기 제1 전극층은 평행한 복수의 제1 전극선을 포함하고,
    상기 제2 전극층은 평행한 복수의 제2 전극선을 포함하며,
    상기 제1 전극선과 상기 제2 전극선은 평행하게 배치되는 메모리 소자.
  10. 기판;
    상기 기판 상에 배치된 메모리층;
    상기 기판과 상기 메모리층 사이에 배치되고, 전기 전도성을 가지고, 평행하는 복수의 전극선을 갖도록 패터닝된 결합층;
    상기 기판과 상기 메모리층 사이에 배치되고, 소정 형상의 메타원자가 다수로 배열된 메타원자층; 및
    상기 메모리층 상에 배치되고, 평행하는 복수의 전극선으로 구성된 전극층;을 포함하며,
    상기 메모리층은 소정 전압 이상에서 자발 분극을 형성하는 물질로 구성되고,
    상기 결합층은, 무기 반도체, 유기 반도체, 금속 나노선, 탄소나노튜브, 탄소나노튜브 유도체, 그래핀, 그래핀 유도체, 풀러렌, 전도성 고분자 및 전도성 산화물 중 적어도 하나로 이루어지고,
    상기 결합층의 복수의 전극선과 상기 전극층의 복수의 전극선은 서로 직교하는, 메모리 소자.
  11. 기판;
    상기 기판 상에 배치된 메모리층;
    상기 기판과 상기 메모리층 사이에 배치되고, 전기 전도성을 가지는 결합층; 및
    상기 메모리층 상에 배치된 전극층;을 포함하고,
    상기 결합층은 복수의 타공이 패터닝된 일체형 단일 시트이고,
    상기 메모리층은 소정 전압 이상에서 자발 분극을 형성하는 물질로 구성되고,
    상기 결합층은, 무기 반도체, 유기 반도체, 금속 나노선, 탄소나노튜브, 탄소나노튜브 유도체, 그래핀, 그래핀 유도체, 풀러렌, 전도성 고분자 및 전도성 산화물 중 적어도 하나로 이루어진, 메모리 소자.
  12. 제11항에 있어서,
    상기 결합층은 상기 일체형 단일 시트에 소정 거리 이격된 복수의 사각 타공이 평행하게 형성됨으로써 평행선 구조를 갖도록 패터닝되는 메모리 소자.
  13. 제11항에 있어서,
    상기 결합층은 상기 일체형 단일 시트에 소정 크기를 갖는 원형 타공이 규칙적으로 형성되도록 패터닝되는 메모리 소자.
  14. 기판;
    상기 기판 상에 배치된 반사층;
    상기 반사층 상에 배치된 유전체;
    상기 유전체 상에 배치된 메모리층;
    상기 유전체와 상기 메모리층 사이에 배치되고, 소정 형상의 메타원자가 다수로 배열된 메타원자층;
    상기 유전체와 상기 메모리층 사이에 배치되고, 전기 전도성을 가지는 결합층; 및
    상기 메모리층 상에 배치된 전극층;을 포함하며,
    상기 메모리층은 소정 전압 이상에서 자발 분극을 형성하는 물질로 구성되고,
    상기 결합층은, 무기 반도체, 유기 반도체, 금속 나노선, 탄소나노튜브, 탄소나노튜브 유도체, 그래핀, 그래핀 유도체, 풀러렌, 전도성 고분자 및 전도성 산화물 중 적어도 하나로 이루어지고,
    상기 반사층과 상기 결합층의 이격 거리 및 상기 결합층의 전기 전도도 중 적어도 하나에 의하여 빛의 흡수도가 상이해지는, 메모리 소자.
  15. 제14항에 있어서,
    상기 반사층은 무기 반도체, 유기 반도체, 금속 나노선, 탄소나노튜브, 탄소나노튜브 유도체, 그래핀, 그래핀 유도체, 풀러렌, 전도성 고분자 및 전도성 산화물 중 적어도 하나로 이루어지는 메모리 소자.
  16. 제1항 내지 제7항, 제10항 내지 제15항 중 어느 한 항에 있어서,
    상기 메모리층은 강유전체(ferroelectric) 또는 일렉트렛(electret)인 메모리 소자.
  17. 제8항 또는 제9항에 있어서,
    상기 제1 메모리층과 상기 제2 메모리층은 강유전체(ferroelectric) 또는 일렉트렛(electret)인 메모리 소자.
  18. 제1항 내지 제15항 중 어느 한 항에 있어서,
    상기 전극층은, 무기 반도체, 유기 반도체, 금속 나노선, 탄소나노튜브, 탄소나노튜브 유도체, 그래핀, 그래핀 유도체, 풀러렌, 전도성 고분자 및 전도성 산화물 중 적어도 하나로 이루어진 메모리 소자.
KR1020160033595A 2016-03-21 2016-03-21 메모리 소자 KR101810406B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160033595A KR101810406B1 (ko) 2016-03-21 2016-03-21 메모리 소자
PCT/KR2016/014591 WO2017164487A1 (ko) 2016-03-21 2016-12-13 메모리 소자
US16/086,853 US10930656B2 (en) 2016-03-21 2016-12-13 Memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160033595A KR101810406B1 (ko) 2016-03-21 2016-03-21 메모리 소자

Publications (2)

Publication Number Publication Date
KR20170109447A KR20170109447A (ko) 2017-09-29
KR101810406B1 true KR101810406B1 (ko) 2017-12-20

Family

ID=59899625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160033595A KR101810406B1 (ko) 2016-03-21 2016-03-21 메모리 소자

Country Status (3)

Country Link
US (1) US10930656B2 (ko)
KR (1) KR101810406B1 (ko)
WO (1) WO2017164487A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110137349B (zh) * 2019-04-18 2023-04-18 宁波大学 一种二氧化钒-富Sb相变薄膜材料及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8729614B2 (en) * 2010-06-29 2014-05-20 Sungkyunkwan University Foundation For Corporate Collaboration Flexible ferroelectric memory device and manufacturing method for the same
CN106575702B (zh) * 2014-08-19 2018-05-22 沙特基础工业全球技术公司 具有多级操作的非易失性铁电存储器单元

Also Published As

Publication number Publication date
US20190051658A1 (en) 2019-02-14
KR20170109447A (ko) 2017-09-29
WO2017164487A1 (ko) 2017-09-28
US10930656B2 (en) 2021-02-23

Similar Documents

Publication Publication Date Title
Zhi et al. Electric-field-modulated nonvolatile resistance switching in VO2/PMN-PT (111) heterostructures
Kim et al. Graphene–ferroelectric metadevices for nonvolatile memory and reconfigurable logic-gate operations
JP7052148B2 (ja) 変動低抵抗ライン不揮発性メモリ素子及びその動作方法
US9632216B2 (en) Optical modulating device having gate structure
Wu et al. Bipolar resistance switching in transparent ITO/LaAlO3/SrTiO3 memristors
US9007820B2 (en) Device consisting of various thin films and use of such a device
Li et al. Soft perovskite-type antiferroelectric with giant electrocaloric strength near room temperature
US20120281451A1 (en) Ferro-Resistive Random Access Memory (FERRO-RRAM), Operation Method and Manufacturing Method Thereof
Lv et al. 4-inch ternary BiFeO3–BaTiO3–SrTiO3 thin film capacitor with high energy storage performance
Tang et al. Electronic and photoelectronic memristors based on 2D materials
Gao et al. Transparent, flexible, fatigue-free, optical-read, and nonvolatile ferroelectric memories
Xiang et al. Applications of Ion Beam Irradiation in multifunctional oxide thin films: A Review
Cao et al. The application of halide perovskites in memristors
Xu et al. Integration of oxide semiconductor thin films with relaxor-based ferroelectric single crystals with large reversible and nonvolatile modulation of electronic properties
Du et al. High-speed switching and giant electroresistance in an epitaxial Hf0. 5Zr0. 5O2-based ferroelectric tunnel junction memristor
US7088308B2 (en) Feedback and control system for radomes
Lee et al. Ferroelectric tunnel junction for dense cross-point arrays
KR101810406B1 (ko) 메모리 소자
Yao et al. Enhanced adjustable photovoltaic response in multilayer BiFeO3 films
CN108389962A (zh) 面内读写的铁电阻变存储器及其增强读/写信号的方法
Guo et al. Light-Induced Tunable Ferroelectric Polarization in Dipole-Embedded Metal–Organic Framework
KR20180109309A (ko) 초격자 구조를 가지는 유전체 소재, 전자 소자 및 전자 소자의 제조 방법
Bagri et al. Light-Controlled Magnetoelastic Effects in Ni/BaTiO3 Heterostructures
Lee et al. Tunneling electroresistance effect with diode characteristic for cross-point memory
KR102652757B1 (ko) 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right