KR101485024B1 - 저항 변화 메모리 소자 - Google Patents
저항 변화 메모리 소자 Download PDFInfo
- Publication number
- KR101485024B1 KR101485024B1 KR20110000131A KR20110000131A KR101485024B1 KR 101485024 B1 KR101485024 B1 KR 101485024B1 KR 20110000131 A KR20110000131 A KR 20110000131A KR 20110000131 A KR20110000131 A KR 20110000131A KR 101485024 B1 KR101485024 B1 KR 101485024B1
- Authority
- KR
- South Korea
- Prior art keywords
- resistance
- oxide
- layer
- electrode
- voltage
- Prior art date
Links
- 230000015654 memory Effects 0.000 claims abstract description 62
- 230000008859 change Effects 0.000 claims abstract description 55
- 239000010409 thin film Substances 0.000 claims abstract description 55
- 239000010410 layer Substances 0.000 claims description 187
- 239000000463 material Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 239000002356 single layer Substances 0.000 claims description 4
- 229910013716 LiNi Inorganic materials 0.000 claims description 2
- 229910010380 TiNi Inorganic materials 0.000 claims description 2
- 230000007423 decrease Effects 0.000 claims 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 21
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910004121 SrRuO Inorganic materials 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000004549 pulsed laser deposition Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000011056 performance test Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- JFWLFXVBLPDVDZ-UHFFFAOYSA-N [Ru]=O.[Sr] Chemical compound [Ru]=O.[Sr] JFWLFXVBLPDVDZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000004630 atomic force microscopy Methods 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 238000009532 heart rate measurement Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 229910000457 iridium oxide Inorganic materials 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- RVLXVXJAKUJOMY-UHFFFAOYSA-N lanthanum;oxonickel Chemical compound [La].[Ni]=O RVLXVXJAKUJOMY-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000007784 solid electrolyte Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
본원은, 제 1 전극; 상기 제 1 전극 상에 형성되며 서로 접합된 저항변화층과 스위치층을 포함하는 박막층; 및 상기 박막층 상에 형성된 제 2 전극을 포함하는, 저항 변화 메모리 소자, 및 상기 저항 변화 메모리 소자를 포함하는 메모리 어레이를 제공한다.
Description
본원은, 저항 변화 메모리 소자 및 그의 제조 방법에 관한 것으로, 보다 상세하게는, 각각 저항 변화 및 스위치의 특성을 가지는 두 개의 층을 접합시켜 형성된 박막층을 포함하는, 저항 변화 메모리 소자에 관한 것이다.
반도체 메모리 소자의 대부분을 차지하는 실리콘 기반의 메모리는 소자의 크기를 줄여 나감에 있어서, 터널링과 같은 양자 역학적인 한계에 부딪히게 되면서 새로운 개념의 메모리 소자에 대한 요구가 커지고 있다. 이러한 차세대 메모리 소자의 후보로 산화물에서의 양극성 저항 변화 현상 (bipolar resistance switching)을 이용한 저항 변화 메모리(Resistance Random Access Memory; RRAM)가 제안 되고 있다.
양극성(bipolar) 저항 변화 현상은 인가된 전압의 극성에 의해 낮고 높은 두 개의 저항상태가 순차적으로 바뀔 수 있는 현상이다. 저항 변화 메모리는 상기 양극성 저항 변화 현상을 이용함으로써 매우 빠른 작동 속도, 비휘발성, nm 크기의 소자에서 작동 가능한 점 등으로 인해서 최근에 큰 관심을 받고 있다.
저항 변화 메모리의 집적도를 높이기 위해서는 종래의 3 차원 크로스바(crossbar) 구조를 만들어야 한다. 하지만 3 차원 크로스바 구조를 구현함에 있어서 두 가지 중요한 문제들이 발생한다. 첫째로, 크로스바 구조에서 임의의 소자에 저장되어 있는 정보를 읽고자 할 때, 주위에 있는 소자들에 흐르는 누설전류들과의 간섭에 의해 원하는 소자의 정보를 잘못 읽게 되는 경우가 발생하며, 이를 스니크 경로 문제(sneak path problem)라 한다. 둘째로, 통상적으로 크로스바 구조에서는 임의의 저항 변화 메모리를 선택하기 위해서 Si 기반의 트랜지스터를 사용하지만, 이러한 트랜지스터를 사용하는 경우 저항 변화 메모리의 고집적화를 구현하는데 있어서 구조적인 한계가 존재한다는 문제점이 발생한다.
이에, 본원은 고집적화의 한계로 작용하고 있는 스니크 경로 문제를 해결하기 위하여, 중간전극을 사용하지 않고 서로 접합된 저항변화층과 스위치층을 포함하는 박막층을 포함하여 형성되는 저항 변화 메모리 소자를 제공하고자 한다.
그러나, 본원이 해결하고자 하는 과제는 이상에서 기술한 과제로 제한되지 않으며, 기술되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기와 같은 목적을 달성하기 위하여, 본원의 일 측면은, 제 1 전극; 상기 제 1 전극 상에 형성되며 서로 접합된 저항변화층과 스위치층을 포함하는 박막층; 및, 상기 박막층 상에 형성된 제 2 전극을 포함하는, 저항 변화 메모리 소자를 제공한다.
본원의 다른 측면은, 제 1 방향으로 형성된 복수개의 제 1 전극 라인; 각각의 상기 제 1 전극 라인 상에 형성되며, 서로 접합된 저항변화층과 스위치층을 포함하는 박막층; 및, 상기 박막층 상에 제 2 방향으로 형성된 복수개의 제 2 전극 라인을 포함하는, 저항 변화 메모리 어레이를 제공한다.
본원의 저항 변화 메모리 소자는, 스위칭 물질로서 종래 사용되던 트랜지스터가 아닌 양방향 (bi-directional) 스위치층을 저항변화층 상에 직접 접합시킨 박막 구조를 사용함으로써 스니크 경로 문제를 방지할 수 있다. 또한, 본원에 따른 상기 저항 변화 메모리 소자는 종래 제안되었던 중간전극을 가지는 메모리 소자와 달리, 중간전극을 필요로 하지 않는 상기 스위치층 및 상기 저항변화층의 접합구조를 통하여 고집적의 저항 변화 메모리 어레이를 제작할 수 있을 뿐만 아니라, 상기 메모리 어레이의 제작 공정을 단순화 할 수 있다.
도 1은 종래의 저항 변화 메모리 소자에서 스니크 경로 문제를 보여주는 모식도이다.
도 2는 본원의 일 구현예에 따른 저항 변화 메모리 소자의 단면도이다.
도 3은 본원의 일 실시예에 따른 저항 변화 메모리 소자가 스니크 경로 문제를 해결하는 모식도이다.
도 4는 본원의 일 구현예에 따른 저항 변화 메모리 어레이의 사시도이다.
도 5는 본원의 일 실시예에 따른 저항 변화 메모리 어레이의 모습과 성능을 실험한 그래프이다.
도 6은 본원의 일 실시예에 따른 저항 변화 메모리 어레이에 펄스 전압을 인가하여 성능 실험한 결과이다.
도 7은 본원의 일 실시예에 따른 저항 변화 메모리 소자에 대한 전도 원자 힘 현미경 (conducting atomic force microscopy: C-AFM)를 이용한 최소 전극 크기에서의 성능 실험 결과이다.
도 2는 본원의 일 구현예에 따른 저항 변화 메모리 소자의 단면도이다.
도 3은 본원의 일 실시예에 따른 저항 변화 메모리 소자가 스니크 경로 문제를 해결하는 모식도이다.
도 4는 본원의 일 구현예에 따른 저항 변화 메모리 어레이의 사시도이다.
도 5는 본원의 일 실시예에 따른 저항 변화 메모리 어레이의 모습과 성능을 실험한 그래프이다.
도 6은 본원의 일 실시예에 따른 저항 변화 메모리 어레이에 펄스 전압을 인가하여 성능 실험한 결과이다.
도 7은 본원의 일 실시예에 따른 저항 변화 메모리 소자에 대한 전도 원자 힘 현미경 (conducting atomic force microscopy: C-AFM)를 이용한 최소 전극 크기에서의 성능 실험 결과이다.
이하, 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 구현예 및 실시예를 상세히 설명한다.
그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 구현예 및 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
본원 명세서 전체에서, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
본 명세서에서 사용되는 정도의 용어 "약", "실질적으로" 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다.
본 명세서에서 사용되는 용어 "양극성(bipolar) 저항 변화 물질" 이란, 가역적인 두 저항 상태가 스위칭을 일으킬 때 필요한 전압의 극성이 두 개(양쪽)인 성질을 가지는 물질을 의미한다.
본 명세서에서 사용되는 용어 "양방향(bi-directional) 스위칭" 물질이란, 양방향으로 모두 정류작용을 할 수 있는 물질 또는 소자를 의미한다(도 3f 참조).
본원의 일 측면에 따른 저항 변화 메모리 소자는 제 1 전극; 상기 제 1 전극 상에 형성되며 서로 접합된 저항변화층 및 스위치층을 포함하는 박막층; 및, 상기 박막층 상에 형성된 제 2 전극을 포함한다.
본원의 상기 서로 접합된 저항변화층 및 스위치층을 포함하는 박막층이란, 상기 저항변화층 및 상기 스위치층이 접합되어 적층되어 있는 구조로서 상기 저항변화층 및 상기 스위치층 사이에 중간전극을 포함하지 않고 상기 각 층의 계면이 직접적으로 서로 맞닿아 접합구조를 형성한 박막층을 의미한다. 따라서, 상기 박막층은 서로 접합된 저항변화층 및 스위치층을 포함하는 것으로서 상기 각 층이 저항변화층의 역할을 할 수 있는 물질 및 스위치층의 역할을 할 수 있는 물질로써 형성되는 것이면 상기 각각의 층을 형성하는 성분에는 특별히 제한이 없다. 예를 들어, 상기 박막층을 형성하는 저항변화층과 스위치층은 동일한 산화물로 형성되거나, 또는 서로 다른 산화물로 형성된 이종 접합구조를 형성할 수 있다.
예시적 구현예에서, 상기 저항변화층은 양극성 성질을 가지는 것이라면 제한없이 사용가능하다. 일 구현예로, 상기 저항변화층은 산화물, 폴리머, 또는 고체전해질(solid electrolyte)을 포함할 수 있다. 예를 들어, 상기 산화물은 Ni 산화물, Cu 산화물, Ti 산화물, Co 산화물, Hf 산화물, Zr 산화물, Zn 산화물, W 산화물, Nb 산화물, TiNi 산화물, LiNi 산화물, Al 산화물, InZn 산화물, V 산화물, SrZr 산화물, SrTi 산화물, 망가나이트(Manganite) 산화물, Cr 산화물, Fe 산화물, Ta 산화물 및 이들의 조합으로 이루어진 군에서 선택된 산화물을 포함할 수 있으나, 이에 제한되는 것은 아니다.
상기 스위치층은 양방향 스위칭(bi-directional switching) 특성을 가지는 물질로서 당업계에서 통상적으로 사용되는 것이라면 특별히 제한없이 사용할 수 있다. 일 구현예에서, 상기 스위치층은 양방향 스위치 특성을 가지는 산화물을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 스위치층은 V 산화물, Ni 산화물, Ti 산화물, Zr 산화물, Nb 산화물 및 이들의 조합으로 이루어진 군에서 선택된 산화물을 포함할 수 있으나, 이에 제한되는 것은 아니다.
예시적 구현예에서, 상기 박막층을 형성하는 상기 저항변화층 또는 상기 스위치층은 각각 독립적으로 단일층 또는 복수층을 형성할 수 있다. 또한, 상기 저항변화층 또는 상기 스위치층이 복수층인 경우, 상기 저항변화층 또는 상기 스위치층의 층수는 동일하거나 상이할 수 있으며, 이에 제한되는 것은 아니다. 일 구현예에서, 상기 복수층의 저항변화층 또는 상기 복수층의 스위치층을 형성하는 각각의 산화물은 동일하거나 상이한 산화물일 수 있으나, 이에 제한되는 것은 아니다.
예시적 구현예에서, 상기 저항변화층 또는 상기 스위치층의 두께는 각각 독립적으로 수십 나노미터에서 수 마이크로미터의 두께를 포함할 수 있으나, 이에 제한되는 것은 아니다. 예컨대, 저항변화층과 스위치층의 저항과 전압 관계를 고려하여 도 3f와 같은 I-V 곡선을 얻을 수 있으면 두께는 제한되지 않는다.
예시적 구현예에서, 상기 저항변화층 또는 상기 스위치층의 두께는 각각 독립적으로 수십 나노미터에서 수 마이크로미터의 두께를 포함할 수 있으나, 이에 제한되는 것은 아니다. 예컨대, 저항변화층과 스위치층의 저항과 전압 관계를 고려하여 도 3f와 같은 I-V 곡선을 얻을 수 있으면 두께는 제한되지 않는다.
삭제
예를 들어, 상기 스위치층은 약 50 nm 내지 약 200 nm, 상기 저항변화층은 약 40 nm 내지 약 150 nm의 두께일 수 있으나, 이에 제한되는 것은 아니다.
본원에서 사용되는 전극(제 1 전극 또는 제 2 전극)은 당업계에서 저항 변화 메모리 소자에 통상적으로 사용하는 것이라면 제한 없이 사용되며, 상기 제 1 전극 또는 상기 제 2 전극 각각은 독립적으로 금속 전극 또는 산화물 전극을 포함할 수 있다. 예를 들어, 상기 전극이 금속 전극인 경우에는, Pt, Ir, Al, Ti, TiN, Ag, Bi, Hf, Ni 및 이들의 조합으로 이루어진 군에서 선택되는 금속을 포함할 수 있으나, 이에 제한되는 것은 아니다. 또한, 상기 전극이 산화물 전극인 경우, 란탄-니켈 산화물, 스트론튬-루테늄 산화물(SrRuO3), 인듐-주석 산화물(ITO), 이리듐 산화물, 스트론튬-티타늄 산화물 및 이들의 조합으로 이루어진 군에서 선택되는 산화물 전극을 포함할 수 있으나, 이에 제한되는 것은 아니다. 일 구현예에 있어서, 상기 제 1 전극 및 상기 제 2 전극은 각각 투명성 전도성 산화물로서 형성된 투명 전극일 수 있으나, 이에 제한되는 것은 아니다. 상기 투명성 전도성 산화물은 당업계에 공지된 것들을 특별히 제한없이 사용할 수 있다.
본원의 다른 구현예에 따른 저항 변화 메모리 소자의 제조 방법은, 기판 상에 제 1 전극을 형성하는 단계; 상기 제 1 전극 상에 저항변화층 및 스위치층의 접합구조를 포함하는 박막을 형성하는 단계; 및, 상기 박막층 상에 제 2 전극을 형성하는 단계를 포함한다.
예시적 구현예에서, 상기 박막층을 형성하는 단계는, 상기 제 1 전극 상에 저항변화층 및 상기 저항변화층에 접합되는 스위치층을 순차적으로 형성하거나, 상기 제 1 전극 상에 스위치층 및 상기 스위치층에 접합되는 저항변화층을 순차적으로 형성하는 것을 포함할 수 있으나, 이에 제한되는 것은 아니다.
예시적 구현예에서, 상기 박막층은 화학기상증착, 펄스 레이져 증착, 스퍼터링, 단원자층 증착, 분자선 증착, 또는 전자빔 증착에 의해 형성되는 것일 수 있으나, 이에 제한되는 것은 아니다.
예시적 구현예에서, 상기 저항 변화 메모리 소자의 제조 방법은 상기 제 1 전극 및 상기 제 2 전극 각각을 복수개 형성하되, 상기 제 1 전극 및 상기 제 2 전극은 서로 교차하도록 형성하며 상기 제 1 전극 및 상기 제 2 전극의 교차점에 상기 박막층을 배치하는 것을 포함할 수 있으나, 이에 제한되는 것은 아니다.
상기 저항 변화 메모리 소자의 제조 방법은 상기 저항 변화 메모리에 대하여 기술된 내용 및 저항 변화 메모리 제조에 대하여 당업계에 공지된 내용을 모두 포함할 수 있으며, 편의상 중복기재를 생략한다.
본원의 또 다른 측면에 따른 저항 변화 메모리 어레이는, 제 1 방향으로 형성된 복수개의 제 1 전극 라인; 각각의 상기 제 1 전극 라인 상에 형성되며, 서로 접합된 저항변화층과 스위치층을 포함하는 박막층; 및, 상기 박막층 상에 제 2 방향으로 형성된 복수개의 제 2 전극 라인을 포함한다.
예시적 구현예에서, 상기 저항 변화 메모리 어레이는 상기 제 1 전극 라인 및 상기 제 2 전극 라인 각각을 복수개 포함하며, 각각의 상기 제 1 전극 라인 및 각각의 상기 제 2 전극 라인은 서로 교차하며 상기 제 1 전극 라인 및 상기 제 2 전극 라인의 각 교차점에 배치된 상기 박막층을 포함할 수 있으나, 이에 제한되는 것은 아니다.
예시적 구현예에서, 상기 저항 변화 메모리 어레이는 1.6 Tb/inch2 이상의 집적도를 가지는 것을 포함할 수 있으나, 이에 제한되는 것은 아니다.
예시적 구현예에서, 상기 복수개의 제 1 전극 라인 및 상기 복수개의 제 2 전극 라인은 서로 교차하여 반복 적층되며, 상기 제 1 전극 라인 및 상기 제 2 전극 라인의 교차점에 상기 박막층이 형성되어 있는 3 차원의 크로스바 구조를 형성하는 것을 포함할 수 있으나, 이에 제한되는 것은 아니다.
상기 저항 변화 메모리 어레이는 상기 저항 변화 메모리 및 이의 제조 방법에 대하여 기술된 내용 및 저항 변화 메모리 및 그의 어레이에 대하여 당업계에 공지된 내용을 모두 포함할 수 있으며, 편의상 중복기재를 생략한다.
이하, 도면을 참조하여, 본원의 저항 변화 메모리 소자 및 이의 제조방법, 저항 변화 메모리 소자 어레이에 대해 구체적으로 설명하도록 한다. 그러나, 본원이 이에 제한되는 것은 아니다.
도 1을 참조하여, 스니크 경로(sneak path) 문제에 대하여 보다 구체적으로 설명한다. 도 1a에서와 같이, 저항 변화 메모리 어레이는 2D 크로스바 구조의 워드 라인(제 1 전극)과 비트 라인(제 2 전극) 사이에 저항변화층(혹은 메모리층)으로 형성된다. 도 1a에서와 같이 워드 라인과 비트 라인 사이에 외부 전압이 인가되면 원하는 1 번 소자의 정보가 아닌 원하지 않는 4 번 소자의 정보를 읽는 경우가 발생하며, 이를 스니크 경로라 한다. 이러한 스니크 경로 문제는 저항변화층과 전극 사이에 추가적으로 스위칭 물질을 형성함으로써 해결될 수 있으며, 일 구현예로 도 1b를 참조하면, 상기 스위칭 물질은 원치 않은 소자에 누설 전류가 흐르는 것을 방지하기 위하여, 상기 스위치를 OFF 함으로써, 원하는 1 번 소자의 정보를 정확하게 읽을 수 있게 한다.
도 1b에서와 같이, 상기한 스니크 경로 문제를 해결하기 위한 방법으로 종래에 저항변화층과 전극 사이에 스위칭 소자를 형성하는 방법이 제시되나, 이러한 스위칭 소자는 고집적화가 곤란하며, 실제 구동에 있어서 개선될 필요성이 있다. 예를 들어, 상기 스위칭 소자는 대부분 단극성 (unipolar) 저항 변화 물질을 기반으로 하는데, 이는 구동 시 매우 고전압을 요구하며 구동 시에 매우 큰 변동(fluctuation)이 발생하는 문제점이 있다. 또한, 종래 상기 스위칭 소자를 양극성 저항 변화 물질을 사용하는 경우에는 저항변화층과 양방향 스위칭 물질 간에 적어도 하나의 중간 전극을 형성하는 방식이 일반적이었으며, 이는 소자의 고집적화에 불리한 문제점이 있다.
이에, 본원은, 상기한 바와 같은 스니크 경로(sneak path) 문제의 발생을 방지하기 위하여, 종래 스위칭 소자로 사용되던 트랜지스터 또는 다이오드가 아닌 단순히 양극성 성질을 가지는 저항변화층과 스위치층의 접합구조를 가지는 박막층을 사용하고자 한다. 예를 들어， 상기 박막층은 서로 다른 산화물이 적층되어 있는 이종접합 산화물층일 수 있으나, 이에 제한되는 것은 아니다．
도 2는 본원의 저항 변화 메모리 소자의 단면도이다. 상기 저항 변화 메모리 소자는 제 1 전극(10); 상기 제 1 전극 상에 형성되는 박막층(20); 및 상기 박막층 상에 형성된 제 2 전극(30)으로 형성되며, 보다 구체적으로, 상기 박막층은 저항변화층(21) 및 스위치층(22)을 포함한다. 상기 박막층은 상기 저항변화층 및 상기 스위치층이 순차적으로 적층되어 있는 구조라면 제한이 없으며, 도 2b와 같이 상기 박막층은 저항변화층 및 스위치층이 순차적으로 형성되어 있거나, 반대로, 도 2c와 같이 스위치층 상에 저항변화층이 형성되어 있을 수 있다. 이와 같이, 본원의 저항 변화 메모리 소자는 상기 언급한 바와 같이 종래 제안되어 왔던 형태에서 사용되던 중간 전극 등을 필요로 하지 않는 단순한 구조를 형성함으로써, 복수개의 메모리의 적층을 용이하게 할 수 있다．
이하, 본원의 일 실시예를 도 3을 참조하여 설명한다.
Pt 전극 상에 VO2 를 포함하는 스위치층, 상기 스위치층 상에 TiO2 를 포함하는 저항변화층을 형성하여 저항 변화 메모리 소자를 제조하였다. 보다 구체적으로, TiO2 는 Nb: SrTiO3 단결정 기판 상에, VO2 는 Al2O3 단결정 기판 상에 펄스 레이저 증착 시스템을 이용하여 각각 증착하였다. 이후, TiO2/VO2 박막층은 Pt (150-nm thick)/TiOx/SiO2/Si 기판 상에서 펄스 레이저 증착 시스템에 의해 성장되었다. 상기 기판 상에 상기 박막층을 증착하기 전에 금속성 SrRuO3 층을 추가로 버퍼층으로서 형성할 수 있다. 상기 스위치층(VO2)은 600℃와 15 mTorr 챔버 압력하에서 증착되었다. 또한, 상기 저항변화층(TiO2) 은 600℃에서 성장되었다. 상기 저항변화층은 산소 분압을 달리하여 증착할 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 저항변화층 증착 시, 산소 분압을 20 분간 5 x 10-6 Torr, 5 분간 50 mTorr 로 유지하여 형성할 수 있다. Pt(50-nm 두께)는 상부 전극으로서, 상온에서 축상의 스퍼터링에 의해 형성되고, 포토리소그래피에 의해 패터닝 된다.
도 3a와 도 3b 를 참조하면, 상기 스위치층(VO2)은 인가되는 전압의 정도에 따라 두 개의 저항 상태를 가진다. 보다 구체적으로, 인가전압이 문턱전압(threshold voltage, Vth)보다 커지면 ON 상태가 되고, 문턱전압보다 작아지면 OFF 상태가 된다. 상기 스위치층(VO2)은 일차 상전이 현상에 의한 이력 현상을 가지고 있으나, 이는 스위치 소자의 구동에 있어서 반드시 필요한 것은 아니다. 도 3c와 도 3d에서 보듯이, 저항변화층(TiO2)은 높은 저항 상태와 낮은 저항 상태를 가지는 쌍안정(bistable) 상태를 가지며, 상기 높은 저항 상태와 상기 낮은 저항 상태는 각각 OFF 상태와 ON 상태로 구동된다. 이 때, 상기 저항변화층에 셋전압(VSET)이라는 포지티브 전압을 인가함으로써, OFF 상태는 ON 상태로 변경될수 있으며, 이와 반대로 ON 상태에서 OFF 상태는 리셋전압을 인가함으로써 변경될 수 있다.
도 3e와 도 3f를 참조하면, Vread 전압이 인가될 때, 상기 저항변화층의 정보를 읽을 수 있으며, 이는 상기 저항변화층이 ON 상태인지 OFF 상태인지를 구별할 수 있게 된다. 한편, Vread/2 전압이 인가되면, 스위치층은 항상 OFF 상태로 되어 저항변화층의 상태가 ON이라도 전체 저항은 OFF가 된다. 즉, 상기 스위치층으로 인해, V th보다 낮은 전압이 인가될 경우, 소자에 전류가 흐르는 것을 막게 된다． 따라서, 상기 저항 변화 메모리 소자가 구동되기 위해서는 문턱전압(Vth) < |리셋전압(VRESET)|, 그리고 문턱전압(Vth) < 셋전압(VSET) 이어야 하며, 또한，Vread/2 < 문턱전압 < Vread 전압일 때 상기 언급한 스니크 경로 문제를 방지할 수 있다．
본 실시예의 저항 변화 메모리 소자(1S-1BR)의 실행 가능성을 테스트하기 위하여, 도 3a, 도 3c, 그리고 도 3e에서와 같이, 실제 VO2, TiO2, 그리고 TiO2/VO2 박막층을 증착하였고 도 3g와 같이 전기적 측정을 수행하였다. 도 3g의 위 두 그림에서 보듯이, TiO2 (혹은 VO2) 단층만을 증착한 경우, TiO2 저항 스위치층(혹은 VO2 스위치층)은 잘 작동됨을 알 수 있었다. TiO2의 ON, OFF 상태의 저항비는 약 104 정도였으며, 이와 같이, 단순히 TiO2만 이용할 경우, 크로스바 구조에서 주변의 ON 상태를 가지는 TiO2 소자들로 인해, 읽어야 하는 소자의 정보를 읽지 못하게 되는 스니크 경로 문제를 야기하였음을 확인할 수 있다. 도 3g의 아래 그림은 본 실시예의 TiO2/VO2 박막층의 I-V 특징 실험 결과를 보여주며, 이는 이상적인 1S-1BR의 결과와 매우 유사함을 알 수 있었다.
도 4는 본 실시예의 저항 변화 메모리 어레이의 모습을 보여주는 사시도이다. 보다 구체적으로, 도 4를 참조하면, 상기 저항 변화 메모리 어레이는 제 1 방향으로 형성된 복수개의 제 1 전극 라인(100); 상기 제 1 전극 라인 상에 형성된 박막층(20); 및, 상기 박막층 상에 제 2 방향으로 형성된 복수개의 제 2 전극 라인(200)을 포함할 수 있다. 상기 제 1 전극 라인과 상기 제 2 전극 라인은 서로 교차하며, 상기 제 1 전극 라인 및 상기 제 2 전극 라인의 교차점에 서로 접합된 상기 저항변화층(21) 및 스위치층(22)을 포함하는 박막층이 형성되어 있는 크로스바 구조일 수 있다． 이처럼, 상기 복수개의 제 1 전극 라인 및 상기 복수개의 제 2 전극 라인을 서로 교차하여 적층함으로써, 3 차원의 크로스바 구조를 가지는 고집적의 저항 변화 메모리 어레이를 제조할 수 있다.
도 5a는 본 실시예에 따른 2×2 저항 변화 메모리 어레이 배열의 사시도이다. 상기 저항 변화 메모리 어레이의 제 1 전극(Pt)은 축상에 스퍼터링과 e-beam 리소그래피에 의해 SiO2/Si 상에 성장되었다. TiO2/VO2 박막층은 상기 제 1 전극 상에 버퍼층(SrRuO3: SRO)의 존재 여부에 상관없이 상기 제 1 전극 상에 형성될 수 있다. 버퍼층 없이 상기 박막층을 증착하는 경우, e-beam 리소그래피에 의해 상기 TiO2/VO2 박막층을 패터닝한 후에, 상기 패터닝된 TiO2/VO2 박막층 상에 제 2 전극(Pt)을 상온에서 축상의 스퍼터링에 의해 형성하였다. 상기 Pt 전극의 선폭은 약 200 nm 내지 약 1,000 nm 를 포함할 수 있다.
도 5ｂ를 참조하면， 상기 저항 변화 메모리 어레이의 단면을 투과전자현미경(TEM)으로 관찰하였으며, TiO2/VO2 박막층이 Pt 기판 상에 형성되어있음을 알 수 있다. 도 5c는 상기 저항 변화 메모리 어레이 배열의 상면을 보여주며, 소자 사이즈는 약 200 nm × 200 nm 이다. 상기 저항 변화 메모리 어레이의 I-V 특성을 측정한 결과, 도 5에 나타난 TiO2/VO2 박막층의 I-V 특성은 이상적인 1S-1BR 구조의 I-V 특성과 같은 결과를 확인하였다. 도 5d를 참조하면, 상기 TiO2/VO2 박막층을 포함하는 저항 변화 메모리 어레이에서, 스니크 경로 문제는 발생하지 않으며, 다른 소자들은 ON 상태일 경우에, R 11 소자(도 5a 참조)의 OFF 상태를 읽을 수 있음을 확인할 수 있다.
본 실시예의 박막층을 포함하는 저항 변화 메모리 어레이에서, 저항변화층과 스위치층은 서로 다른 상태를 가질 수 있다． 보다 구체적으로， 도 6a를 참조하면, 가해준 펄스의 크기에 따라 TiO2/VO2 박막층 내에서 저항변화층과 스위치층이 서로 다른 상태를 가질 수 있음을 알 수 있다. 도 6a를 참조하여 보다 구체적으로 설명하면, 초기의 상기 저항변화층과 상기 스위치층은 모두 OFF로 되어 있다. 소자에 가해지는 전압이 증가하여, 상기 스위치층이 문턱전압(Vth )을 넘을 경우, 상기 스위치층은 상기 저항변화층의 변화 없이 ON 상태가 된다(α 단계). 이후, 전압이 보다 증가하여 셋전압(VSET )에 이르면, 셋 오퍼레이션이 발생하며, 상기 저항변화층과 상기 스위치층 모두 ON 상태가 된다. 전압이 Vth 보다 클 경우, 이 상태가 지속된다 (β 단계). 전압이 Vth 보다 감소할 경우, 상기 스위치층은 OFF로 되지만, 여전히 저항변화층은 ON 상태를 유지한다 (γ 단계). -Vth 정도의 음의 전압에서, 1S 는 다시 ON 상태가 된다. 이후 전압이 VRESET 보다 커지면, 저항변화층이 ON 상태에서 OFF 상태로 변화하게 된다. 전압이 Vth 보다 작아지게 되면, 저항변화층과 스위치층이 모두 OFF 상태가 된다(δ 단계)．
도 6b 및 도 6c는 본 실시예의 박막층을 포함하는 저항 변화 메모리 어레이의 성능을 펄스 측정장치를 사용하여 관찰한 결과이다. 스니크 경로 문제를 테스트 하기 위하여, 모든 저항변화층과 스위치층을 OFF로 초기화시켰다. 도 6ｂ를 참조하면, 소자 １(도 1a 참조)에서 인가되는 펄스 전압 크기가 Vth 를 넘어 서로 다른 a와 b 단계의 저항변화층의 정보를 읽을 수 있다. 이는 본 실시예의 저항 변화 메모리 어레이가 비휘발성 메모리로 작동함을 입증한다. 추가로, 도 6c를 참조하면, 인가한 펄스 전압의 크기가 V th 보다 작을 경우, 저항변화층의 저항상태가 ON과 OFF로 다름에도 불구하고, 본 실시예의 저항 변화 메모리 어레이 소자에 있어서, γ 단계와 δ 단계 소자의 출력(Output) 신호의 차이는 없음을 볼 수 있다. 이는 V th 보다 낮은 전압이 본 실시예의 소자에 인가될 경우, 메모리 어레이 소자는 모두 OFF 상태로 되어, 스니크 경로 문제가 발생하지 않음을 알 수 있다.
상기 언급한 I-V 측정은 상온에서 반도체 파라미터 분석기(Agilent 4155C, Agilent Technologies)를 이용하여 측정된다. 절연파괴 방지를 위하여, 전류를 최대값(컴플라이언스 전류값)으로 제한하였다. 펄스 측정은 상온에서 요코가와 FG300, 전기교정장비, 요코가와 DL7100 디지털 오실로스코프에 의해 수행되었다. 또한, C-AFM 측정은 백금이 코팅된 칩을 가지는 Park system(XE-100)에 의해 수행되었다.
도 7은 본 실시예의 소자가 정상적으로 작동할 수 있는 크기 한계를 검사하기 위해, C-AFM 팁을 이용하여, 국소적인 I-V 곡선을 측정한 그래프이다. 상기 실험에서 상기 C-AFM의 팁(tip)을 상기 전극 사이즈의 크기로 생각할 경우, 대략 10 nm 지름의 원으로 생각할 수 있다. 상기 언급한 C-AFM 실험을 통해 메모리 소자 크기(F = 10 nm)까지 작동될 수 있음을 나타내며, 이는 2D 나노크로스바 메모리를 본 실시예의 TiO2/VO2 소자로 만들 경우, 1.6 Tb/inch2 의 집적도를 얻을 수 있음을 보여준다.
도 7의 소자의 전극 사이즈가 줄어들수록, 리셋 전류는 10-8 A까지 감소하였다. 이는 통상 다른 소자에서 나타나는 리셋 전류 (10-5 A)보다 적은 값이다. 이러한 리셋 전류의 크기 감소는 소자 작동의 신뢰성 향상에 큰 영향을 미친다.
상기에서는 본원의 바람직한 구현예 및 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본원의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본원을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10: 제 1 전극
20: 박막층
21: 저항변화층
22: 스위치층
30: 제 2 전극
100: 제 1 전극 라인
200: 제 2 전극 라인
20: 박막층
21: 저항변화층
22: 스위치층
30: 제 2 전극
100: 제 1 전극 라인
200: 제 2 전극 라인
Claims (9)
- 제 1 전극;
상기 제 1 전극 상에 형성되며 서로 접합된 저항변화층과 스위치층을 포함하는 박막층; 및,
상기 박막층 상에 형성된 제 2 전극:
을 포함하는, 저항 변화 메모리 소자로서,
상기 저항 변화 메모리 소자에 있어서, 상기 스위치층으로부터 정보가 읽혀지는 문턱전압(Vth)이 하기 조건들을 만족하는 것이며:
Vth ＜ ｜VRESET｜;
Vth ＜ VSET; 및,
Vread/2 ＜ Vth ＜ Vread;
여기서, Vread(리드 전압)은 상기 저항변화층의 정보를 읽기 위해 상기 저항 변화 메모리 소자에 인가된 전압이고, VSET(셋 전압)은 상기 저항변화층이 ON 상태로 변화하는 전압이고, 및 VRESET(리셋 전압)은 상기 저항변화층이 OFF 상태로 변화하는 전압이며,
상기 스위치층은 양방향(bi-directional) 스위칭 특성을 가지는 VO2를 포함하는 것이며,
상기 전극의 크기가 줄어들수록 리셋 전류가 10-8 A까지 감소하는 것인,
저항 변화 메모리 소자.
- 제 1 항에 있어서,
상기 저항변화층은 양극성 (bipolar) 저항 변화 성질을 가지는 물질을 포함하는 것인, 저항 변화 메모리 소자.
- 제 1 항에 있어서,
상기 저항변화층은 Ni 산화물, Cu 산화물, Ti 산화물, Co 산화물, Hf 산화물, Zr 산화물, Zn 산화물, W 산화물, Nb 산화물, TiNi 산화물, LiNi 산화물, Al 산화물, InZn 산화물, V 산화물, SrZr 산화물, SrTi 산화물, 망가나이트(Manganite) 산화물, Cr 산화물, Fe 산화물, Ta 산화물 및 이들의 조합으로 이루어진 군에서 선택된 산화물을 포함하는 것인, 저항 변화 메모리 소자.
- 삭제
- 삭제
- 제 1 항에 있어서,
상기 제 1 전극 또는 상기 제 2 전극 각각은 독립적으로 금속 전극 또는 산화물 전극을 포함하는 것인, 저항 변화 메모리 소자.
- 제 1 항에 있어서,
상기 저항변화층 또는 상기 스위치층은 각각 독립적으로 단일층 또는 복수층을 포함하는 것인, 저항 변화 메모리 소자.
- 제 1 방향으로 형성된 복수개의 제 1 전극 라인;
각각의 상기 제 1 전극 라인 상에 형성되며, 서로 접합된 저항변화층과 스위치층을 포함하는 박막층; 및,
상기 박막층 상에 제 2 방향으로 형성된 복수개의 제 2 전극 라인:
을 포함하는, 저항 변화 메모리 어레이로서,
상기 저항 변화 메모리 어레이에 있어서, 상기 스위치층으로부터 정보가 읽혀지는 문턱전압(Vth)이 하기 조건들을 만족하는 것이며:
Vth ＜ ｜VRESET｜;
Vth ＜ VSET; 및,
Vread/2 ＜ Vth ＜ Vread;
여기서, Vread(리드 전압)은 상기 저항변화층의 정보를 읽기 위해 상기 저항 변화 메모리 어레이에 인가된 전압이고, VSET(셋 전압)은 상기 저항변화층이 ON 상태로 변화하는 전압이고, 및 상기 VRESET(리셋 전압)은 상기 저항변화층이 OFF 상태로 변화하는 전압이며,
상기 스위치층은 양방향(bi-directional) 스위칭 특성을 가지는 VO2를 포함하는 것이며,
상기 전극의 크기가 줄어들수록 리셋 전류가 10-8 A까지 감소하는 것인,
저항 변화 메모리 어레이.
- 제 8 항에 있어서,
상기 복수개의 제 1 전극 라인 및 상기 복수개의 제 2 전극 라인은 서로 교차하여 반복 적층되며, 상기 제 1 전극 라인 및 상기 제 2 전극 라인의 교차점에 상기 박막층이 형성되어 있는 3 차원의 크로스바 구조를 형성하는, 저항 변화 메모리 어레이.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20110000131A KR101485024B1 (ko) | 2011-01-03 | 2011-01-03 | 저항 변화 메모리 소자 |
| US13/276,590 US20120168706A1 (en) | 2011-01-03 | 2011-10-19 | Resistance random access memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20110000131A KR101485024B1 (ko) | 2011-01-03 | 2011-01-03 | 저항 변화 메모리 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120078853A KR20120078853A (ko) | 2012-07-11 |
| KR101485024B1 true KR101485024B1 (ko) | 2015-01-22 |
Family
ID=46379953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20110000131A KR101485024B1 (ko) | 2011-01-03 | 2011-01-03 | 저항 변화 메모리 소자 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20120168706A1 (ko) |
| KR (1) | KR101485024B1 (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9153317B2 (en) | 2012-12-21 | 2015-10-06 | Sony Corporation | Non-volatile memory system with power reduction mechanism and method of operation thereof |
| US9070441B2 (en) | 2012-12-21 | 2015-06-30 | Sony Corporation | Non-volatile memory system with reset verification mechanism and method of operation thereof |
| US9007837B2 (en) | 2013-02-11 | 2015-04-14 | Sony Corporation | Non-volatile memory system with reset control mechanism and method of operation thereof |
| US10490740B2 (en) | 2013-08-09 | 2019-11-26 | Sony Semiconductor Solutions Corporation | Non-volatile memory system with reliability enhancement mechanism and method of manufacture thereof |
| KR101450093B1 (ko) * | 2013-10-22 | 2014-10-15 | 한국과학기술연구원 | 이종접합 산화막 구조를 이용한 저항변화 메모리소자 및 그 제조방법 |
| KR20180057976A (ko) * | 2016-11-23 | 2018-05-31 | 포항공과대학교 산학협력단 | 전이 금속 화합물 선택 소자를 포함하는 저항 변화형 메모리 소자 |
| KR102126791B1 (ko) * | 2017-11-23 | 2020-06-25 | 서울대학교산학협력단 | 교차점 어레이를 이용한 신경 연결망 및 그 패턴 인식방법 |
| KR102288253B1 (ko) * | 2019-11-19 | 2021-08-09 | 포항공과대학교 산학협력단 | 초박막 하이브리드 메모리 소자 및 이를 포함하는 수직형 3차원 적층구조 메모리 어레이 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060070694A (ko) * | 2004-12-21 | 2006-06-26 | 삼성전자주식회사 | 두개의 저항체를 지닌 비휘발성 메모리 소자 |
| KR100738116B1 (ko) | 2006-07-06 | 2007-07-12 | 삼성전자주식회사 | 가변 저항 물질을 포함하는 비휘발성 메모리 소자 |
| US20090008699A1 (en) | 2007-04-04 | 2009-01-08 | Samsung Electronics Co., Ltd. | Non-volatile semiconductor memory device and method of manufacturing the same |
| KR20100052080A (ko) * | 2008-11-10 | 2010-05-19 | 주식회사 하이닉스반도체 | 저항성 메모리 소자 및 그 제조 방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3564353A (en) * | 1969-04-16 | 1971-02-16 | Westinghouse Electric Corp | Bulk semiconductor switching device formed from amorphous glass type substance and having symmetrical switching characteristics |
| US7879643B2 (en) * | 2008-01-18 | 2011-02-01 | Macronix International Co., Ltd. | Memory cell with memory element contacting an inverted T-shaped bottom electrode |
| CN101978496B (zh) * | 2008-07-11 | 2012-11-07 | 松下电器产业株式会社 | 非易失性存储元件和其制造方法、以及使用该非易失性存储元件的非易失性半导体装置 |
| US20100090189A1 (en) * | 2008-09-15 | 2010-04-15 | Savransky Semyon D | Nanoscale electrical device |
| US8420478B2 (en) * | 2009-03-31 | 2013-04-16 | Intermolecular, Inc. | Controlled localized defect paths for resistive memories |
| US8351241B2 (en) * | 2010-06-24 | 2013-01-08 | The Regents Of The University Of Michigan | Rectification element and method for resistive switching for non volatile memory device |
-
2011
- 2011-01-03 KR KR20110000131A patent/KR101485024B1/ko active IP Right Grant
- 2011-10-19 US US13/276,590 patent/US20120168706A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060070694A (ko) * | 2004-12-21 | 2006-06-26 | 삼성전자주식회사 | 두개의 저항체를 지닌 비휘발성 메모리 소자 |
| KR100738116B1 (ko) | 2006-07-06 | 2007-07-12 | 삼성전자주식회사 | 가변 저항 물질을 포함하는 비휘발성 메모리 소자 |
| US20090008699A1 (en) | 2007-04-04 | 2009-01-08 | Samsung Electronics Co., Ltd. | Non-volatile semiconductor memory device and method of manufacturing the same |
| KR20100052080A (ko) * | 2008-11-10 | 2010-05-19 | 주식회사 하이닉스반도체 | 저항성 메모리 소자 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120078853A (ko) | 2012-07-11 |
| US20120168706A1 (en) | 2012-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101485024B1 (ko) | 저항 변화 메모리 소자 | |
| JP5154138B2 (ja) | ｎ＋界面層を備えた可変抵抗ランダムアクセスメモリ素子 | |
| US8525142B2 (en) | Non-volatile variable resistance memory device and method of fabricating the same | |
| EP1914806B1 (en) | Variable resistor element and production method therefor and storage device provided with it | |
| KR100718155B1 (ko) | 두 개의 산화층을 이용한 비휘발성 메모리 소자 | |
| CN102655210B (zh) | 可变电阻元件及其制造方法以及具有该可变电阻元件的非易失性半导体存储装置 | |
| JP5156060B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2013534723A (ja) | 抵抗スイッチング層を備えるメモリセルの組成 | |
| US20080121865A1 (en) | Nonvolatile memory device, array of nonvolatile memory devices, and methods of making the same | |
| KR20090126530A (ko) | 저항성 메모리 소자 | |
| WO2007023569A1 (ja) | 不揮発性半導体記憶装置及びその書き込み方法 | |
| KR20080064353A (ko) | 저항 메모리 소자 및 그 제조 방법 | |
| US9978941B2 (en) | Self-rectifying resistive random access memory cell structure | |
| WO2007046144A1 (ja) | 抵抗記憶素子及びその製造方法、並びに不揮発性半導体記憶装置 | |
| KR101317755B1 (ko) | 문턱 스위칭 특성을 지니는 저항체를 포함하는 비휘발성메모리 소자, 이를 포함하는 메모리 어레이 및 그 제조방법 | |
| US8446752B2 (en) | Programmable metallization cell switch and memory units containing the same | |
| KR101416243B1 (ko) | 상보적 저항 스위칭 메모리 소자 및 그 제조방법 | |
| KR101471971B1 (ko) | 다층 터널 배리어 선택 소자를 이용한 비선형 저항 스위칭 메모리 소자 및 그 제조방법 | |
| WO2020261736A1 (ja) | 選択素子、メモリセル、および、記憶装置 | |
| US20170062522A1 (en) | Combining Materials in Different Components of Selector Elements of Integrated Circuits | |
| JP5215741B2 (ja) | 可変抵抗素子 | |
| KR101787751B1 (ko) | 오믹 접합층을 가지는 저항변화 메모리 | |
| TWI545698B (zh) | 半導體儲存記憶體陣列元件與其製程方法 | |
| US11925129B2 (en) | Multi-layer selector device and method of fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| A302 | Request for accelerated examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20171221 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20190102 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20200102 Year of fee payment: 6 |