KR101320875B1 - 저항 변화 메모리 소자 및 그 제조 방법 - Google Patents

저항 변화 메모리 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101320875B1
KR101320875B1 KR1020120001514A KR20120001514A KR101320875B1 KR 101320875 B1 KR101320875 B1 KR 101320875B1 KR 1020120001514 A KR1020120001514 A KR 1020120001514A KR 20120001514 A KR20120001514 A KR 20120001514A KR 101320875 B1 KR101320875 B1 KR 101320875B1
Authority
KR
South Korea
Prior art keywords
electrode
resistance change
change layer
memory device
resistance
Prior art date
Application number
KR1020120001514A
Other languages
English (en)
Other versions
KR20130080620A (ko
Inventor
김상식
조경아
한용
Original Assignee
인텔렉추얼디스커버리 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔렉추얼디스커버리 주식회사 filed Critical 인텔렉추얼디스커버리 주식회사
Priority to KR1020120001514A priority Critical patent/KR101320875B1/ko
Publication of KR20130080620A publication Critical patent/KR20130080620A/ko
Application granted granted Critical
Publication of KR101320875B1 publication Critical patent/KR101320875B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides

Landscapes

  • Semiconductor Memories (AREA)

Abstract

본 발명은 바 형태의 전극을 이용하여 형성된 복수의 단위 소자를 수직으로 적층함으로써 저항 변화의 멀티 상태를 구현하게 할 수 있으며, 스퍼터링 방법을 이용하여 플렉서블 플라스틱 물질로 형성되는 기판에 구현될 수 있는 저항 변화 메모리 소자 및 저항 변화 메모리 소자의 제조 방법에 관한 것이다.
일례로, 기판; 바 형상을 가지며, 기판 상에 제 1 방향으로 배치되는 적어도 하나의 제 1 전극; 상기 적어도 하나의 제 1 전극 상에 전면적으로 형성되는 제 1 저항 변화층; 바 형상을 가지며, 상기 제 1 저항 변화층 상에 상기 제 1 방향과 교차하는 제 2 방향으로 배치되는 적어도 하나의 제 2 전극; 상기 적어도 하나의 제 2 전극 상에 전면적으로 형성되는 제 2 저항 변화층; 및 바 형상을 가지며, 상기 제 2 저항 변화층 상에 상기 제 1 방향으로 배치되는 제 3 전극을 포함하는 것을 특징으로 하는 저항 변화 메모리 소자가 개시된다.

Description

저항 변화 메모리 소자 및 그 제조 방법{Resistive random access memory device and method of manufacturing the same}
본 발명은 저항 변화 메모리 소자 및 그 제조 방법에 관한 것으로, 특히 바 형태의 전극을 이용하여 형성된 복수의 단위 소자를 수직으로 적층함으로써 저항 변화의 멀티 상태를 구현하게 할 수 있으며, 스퍼터링 방법을 이용하여 플렉서블 플라스틱 물질로 형성되는 기판에 구현될 수 있는 저항 변화 메모리 소자 및 저항 변화 메모리 소자의 제조 방법에 관한 것이다.
최근 정보통신 산업의 눈부신 발전으로 인해 각종 메모리 소자의 수요가 증가하고 있다. 특히 휴대용 단말기, MP3 플레이어 등에 필요한 메모리 소자는 전원이 오프되더라도 기록된 데이터가 지워지지 않는 비휘발성(nonvolatile) 특성을 가지는 것이 요구되고 있다. 이러한 비휘발성 메모리 소자는 전기적으로 데이터를 저장하고 소거하는 기능을 가지며 전원이 공급되지 않아도 데이터를 보존하는 기능을 가지기 때문에, 다양한 분야에서 응용되어 사용되고 있다.
그러나, 종래에 반도체를 이용하여 구성된 다이나믹 랜덤 액세스 메모리(dynamic RAM; DRAM)는 전원이 공급되지 않은 상황에서 저장된 정보를 모두 잃어버리는 휘발성(volatile)의 특징을 가지므로 이를 대체할 비휘발성 메모리 소자의 연구가 수행되고 있다.
이러한 비휘발성 메모리 소자 중, 상전이 현상을 이용한 상전이 랜덤 액세스 메모리(phase RAM; PRAM) 소자, 자기저항 변화현상을 이용한 자기 랜덤 액세스 메모리(magnetic RAM, MRAM) 소자, 강유전체의 자발분극현상을 이용한 강유전체 랜덤 액세스 메모리(ferroelectric RAM, FRAM) 소자와 더불어 금속 산화물 박막의 저항 스위칭(resistance switching) 또는 전도도 스위칭(conductivity switching) 현상을 이용하는 저항 변화 메모리(resistance RAM; ReRAM) 소자 등이 주요하게 연구되고 있다. 특히, 저항 변화 메모리 소자는 다른 비휘발성 메모리 소자에 비하여 간단한 구조를 가지며 단순한 제고 공정을 가져, 최근에 크게 주목받고 있다.
저항 변화 메모리 소자는 금속-산화물-금속의 기본 구조에 적정한 전기적 신호가 인가되면 고저항 상태(high resistance stsat; HRS)에서 저저항 상태(low resistance state; LRS)로 바뀌는 특성(On 상태)을 가지며, 다른 전기적 신호가 인가되면 저저항 상태에서 고저항 상태로 바뀌는 특성(OFF 상태)을 가진다. 이와 같은 저항의 스위칭 현상을 통해, 저항 변화 메모리 소자는 정보를 기록 및 판독한다.
이러한 저항 변화 메모리 소자는 보다 많은 정보를 기록할 수 있고, 기록된 정보를 오래 보관하기 위한 데이터 유지(retention) 특성을 향상시킬 수 있도록 계속적으로 연구되고 있다.
본 발명의 목적은 바 형태의 전극을 이용하여 형성된 복수의 단위 소자를 수직으로 적층함으로써 저항 변화의 멀티 상태를 구현하게 할 수 있으며, 스퍼터링 방법을 이용하여 플렉서블 플라스틱 물질로 형성되는 기판에 구현될 수 있는 저항 변화 메모리 소자 및 저항 변화 메모리 소자의 제조 방법을 제공하는 데 있다.
상기의 목적을 달성하기 위한 본 발명의 실시예에 따른 저항 변화 메모리 소자는 기판; 바 형상을 가지며, 기판 상에 제 1 방향으로 배치되는 적어도 하나의 제 1 전극; 상기 적어도 하나의 제 1 전극 상에 전면적으로 형성되는 제 1 저항 변화층; 바 형상을 가지며, 상기 제 1 저항 변화층 상에 상기 제 1 방향과 교차하는 제 2 방향으로 배치되는 적어도 하나의 제 2 전극; 상기 적어도 하나의 제 2 전극 상에 전면적으로 형성되는 제 2 저항 변화층; 및 바 형상을 가지며, 상기 제 2 저항 변화층 상에 상기 제 1 방향으로 배치되는 제 3 전극을 포함하는 것을 특징으로 한다.
상기 제 1 전극, 제 1 저항 변화층 및 제 2 전극은 제 1 단위 소자를 형성하고, 상기 제 2 전극, 제 2 저항 변화층 및 제 3 전극은 제 2 단위 소자를 형성하며, 상기 제 1 단위 소자와 제 2 단위 소자가 바이어스 전압의 인가에 따라 서로 다른 저항 변화 특성을 가지도록, 상기 제 1 전극, 제 2 전극 및 제 3 전극 각각이 전도성 물질들 중 어느 하나로 선택되어 형성되며 상기 제 1 저항 변화층 및 제 2 저항 변화층 각각이 저항 변화 물질들 중 어느 하나로 선택되어 형성될 수 있다.
상기 제 1 전극, 제 2 전극 및 제 3 전극 각각은 Doped Si, Poly-Si, Ag, Cu, Pt, Au, Al, ITO, Ni, Ti, W 및 TiN 중 선택된 어느 하나를 포함할 수 있다.
상기 제 1 저항 변화층 및 제 2 저항 변화층은 Binary oxide, Ternaly oxide, Chalcogenide, Pr1XCaXMnO3, SrTiO3 및 SrZrO3 중 선택된 어느 하나를 포함할 수 있다.
상기 제 1 저항 변화층 및 제 2 저항 변화층 각각은 1nm 내지 1㎛의 두께를 가질 수 있다.
상기 바이어스 전압이 1V 내지 20V의 전압을 가질 수 있다.
상기 제 1 단위 소자 및 제 2 단위 소자 각각은 101 내지 108 사이의 온/오프 전류비를 가질 수 있다.
상기 기판은 플렉서블 플라스틱 물질로 형성될 수 있다.
상기 기판은 폴리이미드(PI), 폴리에틸렌나프탈레이트(PEN), 폴리에스터(PET), 폴라카보네이트((PC) 및 폴리에테르설폰(PES) 중 어느 하나로 형성될 수 있다.
상기 적어도 하나의 제 1 전극과 상기 적어도 하나의 제 3 전극은 수평 방향에서 서로 다른 위치에 위치할 수 있다.
또한, 본 발명의 실시예에 따른 저항 변화 메모리 소자는 상기 제 1 전극과 상기 제 1 저항 변화층 사이에 상기 제 1 전극을 따라 형성되는 제 1 다이오드; 및 상기 제 2 전극과 상기 제 2 저항 변화층 사이에 상기 제 2 전극을 따라 형성되는 제 2 다이오드를 더 포함할 수 있다.
또한, 본 발명의 실시예에 따른 저항 변화 메모리 소자는 상기 적어도 하나의 제 3 전극 상에 전면적으로 형성되는 제 3 저항 변화층; 및 상기 바 형상을 가지며, 상기 제 3 저항 변화층 상에 상기 제 2 방향으로 배치되는 제 4 전극을 더 포함할 수 있다.
상기 제 3 전극, 제 3 저항 변화층 및 제 4 전극은 제 3 단위 소자를 형성하며, 상기 제 1 단위 소자와 제 2 단위 소자와 제 3 단위 소자가 바이어스 전압의 인가에 따라 서로 다른 저항 변화 특성을 가지도록, 상기 제 1 전극, 제 2 전극, 제 3 전극 및 제 4 전극 각각이 전도성 물질들 중 어느 하나로 선택되어 형성되며 상기 제 1 저항 변화층, 제 2 저항 변화층 및 제 3 저항 변화층 각각이 저항 변화 물질들 중 어느 하나로 선택되어 형성될 수 있다.
상기 적어도 하나의 제 2 전극과 상기 적어도 하나의 제 4 전극은 수평 방향에서 서로 다른 위치에 위치할 수 있다.
또한, 본 발명의 실시예에 따른 저항 변화 메모리 소자는 상기 제 3 전극과 상기 제 3 저항 변화층 사이에 상기 제 3 전극을 따라 형성되는 제 3 다이오드를 더 포함할 수 있다.
또한, 상기의 목적을 달성하기 위한 본 발명의 실시예에 따른 저항 변화 메모리 소자의 제조 방법은 기판 상에 제 1 방향으로 바 형상을 가지는 적어도 하나의 제 1 전극을 형성하는 단계; 상기 적어도 하나의 제 1 전극 상에 전면적으로 제 1 저항 변화층을 형성하는 단계; 상기 제 1 저항 변화층 상에 상기 제 1 방향과 교차하는 제 2 방향으로 바 형상을 가지는 적어도 하나의 제 2 전극을 형성하는 단계; 상기 적어도 하나의 제 2 전극 상에 전면적으로 제 2 저항 변화층을 형성하는 단계; 및 상기 제 2 저항 변화층 상에 상기 제 1 방향으로 바 형상을 가지는 제 3 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 기판은 플렉서블 플라스틱 물질로 형성되며, 상기 제 1 전극, 제 2 전극, 제 3 전극, 제 1 저항 변화층 및 제 2 저항 변화층은 스퍼터링 방법을 이용하여 형성될 수 있다.
상기 스퍼터링 방법은 200℃ 미만의 온도에서 이루어질 수 있다.
본 발명의 실시예에 따른 저항 변화 메모리 소자는 바 형태를 가지며 형성 물질이 선택적인 전극과, 형성 물질이 선택적인 저항 변화층을 이용하여 형성된 복수의 단위 소자를 수직으로 적층함으로써, 저항 변화의 멀티 상태를 구현하여 더 많은 정보를 기록 및 저장할 수 있으며 집적도를 높일 수 있다.
또한, 본 발명의 실시예에 따른 저항 변화 메모리 소자는 제 1 방향으로 배치되는 제 1 전극과 제 3 전극을 수평 방향에서 다른 위치에 형성되게 하고 제 2 방향으로 배치되는 제 2 전극과 제 4 전극을 수평 방향에서 다른 위치에 형성되게 함으로써, 제 1 전극과 제 2 전극과 제 3 전극과 제 4 전극들 각각에 전압 단자 각각이 간섭 없이 연결되게 하고, 또한 다른 회로들이 간섭 없이 용이하게 연결되게 할 수 있다.
또한, 본 발명의 실시예에 따른 저항 변화 메모리 소자는 전극과 저항 변화층 사이에 다이오드를 형성함으로써, 원하지 않는 방향으로 흐르는 누설 전류의 발생을 방지할 수 있다.
또한, 본 발명의 실시예에 따른 저항 변화 메모리 소자의 제조 방법은 스퍼터링 방법을 이용하여 플렉서블 플라스틱 물질로 형성되는 기판에 저항 변화 메모리 소자의 구현을 가능하게 할 수 있다.
도 1은 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 대략적인 사시도이다.
도 2는 도 1의 제 1 전극, 제 2 전극, 제 3 전극 및 제 4 전극의 평면도이다.
도 3은 도 1의 저항 변화 메모리 소자 중 제 1 단위 소자를 보여주는 사시도이다.
도 4는 도 1의 저항 변화 메모리 소자 중 제 2 단위 소자를 보여주는 사시도이다.
도 5는 도 1의 저항 변화 메모리 소자 중 제 3 단위 소자를 보여주는 사시도이다.
도 6은 도 1의 저항 변화 메모리 소자 중 제 1 단위 소자, 제 2 단위 소자 및 제 3 단위 소자 각각의 전압에 대한 전류 특성을 보여주는 그래프이다.
도 7은 도 1의 저항 변화 메모리 소자 중 제 1 단위 소자(I), 제 2 단위 소자(II) 및 제 3 단위 소자 각각의 유지(retention) 특성을 보여주는 그래프이다.
이하 도면을 참조하면서 본 발명의 실시예를 통해 본 발명을 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 대략적인 사시도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 저항 변화 메모리 소자(100)는 기판(110), 적어도 하나의 제 1 전극(120), 제 1 저항 변화층(130), 적어도 하나의 제 2 전극(140), 제 2 저항 변화층(150), 적어도 하나의 제 3 전극(160), 제 3 저항 변화층(170), 및 적어도 하나의 제 4 전극(180)을 포함한다.
위와 같은 저항 변화 메모리 소자(100)는 저항 변화를 이용한 온/오프 특성에 의해 비휘발성 메모리 소자를 구현할 수 있다. 본 발명의 일 실시예에서는, 제 1 전극(120)과 제 1 저항 변화층(130)과 제 2 전극(140)이 제 1 단위 소자(I)를 형성하며, 제 2 전극(140)과 제 2 저항 변화층(150)과 제 3 전극(160)이 제 2 단위 소자(II)를 형성하고, 제 3 전극(160)과 제 3 저항 변화층(170)과 제 4 전극(180)이 제 3 단위 소자(III)를 형성하여, 저항 변화의 멀티 상태를 구현하는 저항 변화 메모리 소자(100)가 구현될 수 있다. 여기서, 제 1 단위 소자(I), 제 2 단위 소자(II) 및 제 3 단위 소자(III) 각각에서, 예를 들어, 하부에 위치하는 전극에 접지 전압(0V)이 인가되고, 상부에 위치하는 전극에 양의 전압(+V)이나 음의 전압(미도시)이 인가될 수 있다.
그리고, 본 발명의 일 실시예에서는 저항 변화 메모리 소자(100)에 제 1 단위 소자(I), 제 2 단위 소자(II) 및 제 3 단위 소자(III)가 형성된 것으로 설명되었으나, 적을 때는 제 1 단위 소자(I) 및 제 2 단위 소자(II)가 형성될 수 있고, 많을 때는 제 1 단위 소자(I), 제 2 단위 소자(II) 및 제 3 소자 위에 n(n은 자연수)개의 단위 소자가 더 적층되어 형성될 수 있다. 상기 저항 변화 메모리 소자(100)에서, 단위 소자가 많이 적층될수록 저항 변화의 멀티 상태를 더 많이 구현하여 집적도를 높이는 것이 유리할 수 있다.
이하에서는 위와 같은 저항 변화 메모리 소자(100)의 구성에 대해 자세히 설명하기로 한다.
도 2는 도 1의 제 1 전극, 제 2 전극, 제 3 전극 및 제 4 전극의 평면도이고, 도 3은 도 1의 저항 변화 메모리 소자 중 제 1 단위 소자(I)를 보여주는 사시도이고, 도 4는 도 1의 저항 변화 메모리 소자 중 제 2 단위 소자(II)를 보여주는 사시도이고, 도 5는 도 1의 저항 변화 메모리 소자 중 제 3 단위 소자(III)를 보여주는 사시도이다.
도 2 내지 도 5를 참조하면, 상기 기판(110)은 플렉서블 플라스틱 물질, 예를 들어 폴리이미드(PI), 폴리에틸렌나프탈레이트(PEN), 폴리에스터(PET), 폴라카보네이트((PC) 및 폴리에테르설폰(PES) 중 어느 하나로 형성될 수 있다.
상기 적어도 하나의 제 1 전극(120)은 바(bar) 형상을 가지며, 기판(110) 상에 제 1 방향으로 배치된다. 상기 제 1 전극(120)은 전도성 물질, 예를 들어 Doped Si, Poly-Si, Ag, Cu, Pt, Au, Al, ITO, Ni, Ti, W 및 TiN 중 하나를 포함하는 물질로 형성될 수 있다. 상기 적어도 하나의 제 1 전극(120)은 스퍼터링 방법에 의해 200℃ 미만의 온도에서 전도성 물질을 기판(110) 상에 증착한 후, 패턴닝하여 형성될 수 있다. 여기서, 스퍼터링 방법을 이용하는 이유는 기판(110)이 플렉서블 플라스틱 물질로 형성되기 때문이다. 즉, PLD(Pulsed Laser Deposion) 방법은 200℃ 이상의 고온 처리 공정을 요구하며, 이 경우 플렉서블 플라스틱 물질이 손상될 수 있다. 또한, ALD(Automatic Layer Deposition) 방법은 200℃ 미만의 온도에서 수행될 수 있지만, 물질 선택에 있어서 많은 제한이 따른다.
상기 제 1 저항 변화층(130)은 적어도 하나의 제 1 전극(120) 상에 전면적으로 형성된다. 상기 제 1 저항 변화층(130)은 제 1 전극(120)과 제 2 전극(140)에 인가되는 바이어스 전압에 의해 저저항 또는 고저항 상태로 변해, 제 1 단위 소자(I)가 온/오프 특성을 가지게 하도록 한다. 여기서, 상기 바이어스 전압은 1V 내지 20V의 전압일 수 있으며, 제 1 단위 소자(I)의 온/오프 전류비가 101 내지 108 사이에 있을 수 있다. 상기 제 1 저항 변화층(130)은 저항 변화 물질, 예를 들어 Binary oxide, Ternary oxide, Chalcogenide, Pr1XCaXMnO3, SrTiO3, SrZrO3 , HfO2, ZnOS 및 ZnOS:Mn 중 선택된 어느 하나로 형성될 수 있다. 상기 제 1 저항 변화층(130)은 1nm 내지 1㎛의 두께를 가질 수 있다. 상기 제 1 저항 변화층(130)은 스퍼터링 방법에 의해 200℃ 미만의 온도에서 형성될 수 있다.
상기 적어도 하나의 제 2 전극(140)은 바(bar) 형상을 가지며, 제 1 저항 변화층(130) 상에 제 1 방향과 교차하는 제 2 방향으로 배치된다. 상기 제 2 전극(140)은 제 1 전극(120)과 같이 전도성 물질, 예를 들어 Doped Si, Poly-Si, Ag, Cu, Pt, Au, Al, ITO, Ni, Ti, W 및 TiN 중 하나를 포함하는 물질로 형성될 수 있다. 상기 적어도 하나의 제 2 전극(140)은 스퍼터링 방법에 의해 200℃ 미만의 온도에서 전도성 물질을 제 1 저항 변화층(130) 상에 증착한 후, 패턴닝하여 형성될 수 있다.
상기 제 2 저항 변화층(150)은 적어도 하나의 제 2 전극(140) 상에 전면적으로 형성된다. 상기 제 2 저항 변화층(150)은 제 2 전극(140)과 제 3 전극(160)에 인가되는 바이어스 전압에 의해 저저항 또는 고저항 상태로 변해, 제 2 단위 소자(II)가 온/오프 특성을 가지게 하도록 한다. 여기서, 상기 바이어스 전압은 1V 내지 20V의 전압일 수 있으며, 제 2 단위 소자(II)의 온/오프 전류비가 101 내지 108 사이에 있을 수 있다. 상기 제 2 저항 변화층(150)은 제 1 저항 변화층(130)과 같이 저항 변화 물질, 예를 들어 Binary oxide, Ternary oxide, Chalcogenide, Pr1XCaXMnO3, SrTiO3, SrZrO3 , HfO2, ZnOS 및 ZnOS:Mn 중 선택된 어느 하나로 형성될 수 있다. 상기 제 2 저항 변화층(150)은 1nm 내지 1㎛의 두께를 가질 수 있다. 상기 제 2 저항 변화층(150)은 스퍼터링 방법에 의해 200℃ 미만의 온도에서 형성될 수 있다.
상기 적어도 하나의 제 3 전극(160)은 바 형상을 가지며, 제 2 저항 변화층(150) 상에 제 1 방향으로 배치된다. 여기서, 상기 적어도 하나의 제 3 전극(160)은 적어도 하나의 제 1 전극(120)과 수평 방향에서 다른 위치에 위치한다. 이는, 제 1 전극(120)과 제 3 전극(160) 각각에 전압 단자 각각이 간섭 없이 연결되게 하고, 또한 다른 회로들이 간섭 없이 용이하게 연결되게 하기 위함이다. 상기 제 3 전극(160)은 제 1 전극(120)과 같이 전도성 물질, 예를 들어 Doped Si, Poly-Si, Ag, Cu, Pt, Au, Al, ITO, Ni, Ti, W 및 TiN 중 하나를 포함하는 물질로 형성될 수 있다. 상기 적어도 하나의 제 3 전극(160)은 스퍼터링 방법에 의해 200℃ 미만의 온도에서 전도성 물질을 제 2 저항 변화층(150) 상에 증착한 후, 패턴닝하여 형성될 수 있다.
상기 제 3 저항 변화층(170)은 적어도 하나의 제 3 전극(160) 상에 전면적으로 형성된다. 상기 제 3 저항 변화층(170)은 제 3 전극(160)과 제 4 전극(180)에 인가되는 바이어스 전압에 의해 저저항 또는 고저항 상태로 변해, 제 3 단위 소자(III)가 온/오프 특성을 가지게 하도록 한다. 여기서, 상기 바이어스 전압은 1V 내지 20V의 전압일 수 있으며, 제 3 단위 소자(III)의 온/오프 전류비가 101 내지 108 사이에 있을 수 있다. 상기 제 3 저항 변화층(170)은 제 1 저항 변화층(130)과 같이 저항 변화 물질, 예를 들어 Binary oxide, Ternary oxide, Chalcogenide, Pr1XCaXMnO3, SrTiO3, SrZrO3 , HfO2, ZnOS 및 ZnOS:Mn 중 선택된 어느 하나로 형성될 수 있다. 상기 제 3 저항 변화층(170)은 스퍼터링 방법에 의해 형성될 수 있다.
상기 적어도 하나의 제 4 전극(180)은 바(bar) 형상을 가지며, 제 3 저항 변화층(170) 상에 제 2 방향으로 배치된다. 여기서, 상기 적어도 하나의 제 4 전극(180)은 적어도 하나의 제 2 전극(140)과 수평 방향에서 다른 위치에 위치한다. 이는, 제 2 전극(140)과 제 4 전극(180) 각각에 전압 단자가 간섭 없이 연결되게 하고, 또한 다른 회로가 방해 없이 용이하게 연결되게 하기 위함이다. 상기 제 4 전극(140)은 제 1 전극(120)과 같이 전도성 물질, 예를 들어 Doped Si, Poly-Si, Ag, Cu, Pt, Au, Al, ITO, Ni, Ti, W 및 TiN 중 하나를 포함하는 물질로 형성될 수 있다. 상기 적어도 하나의 제 4 전극(180)은 스퍼터링 방법에 의해 전도성 물질을 제 3 저항 변화층(170) 상에 증착한 후, 패턴닝하여 형성될 수 있다.
위와 같이 적층 구조로 형성되는 제 1 단위 소자(I), 제 2 단위 소자(II) 및 제 3 단위 소자(III)는 바이어스 전압의 인가에 따라 서로 다른 변화 특성을 가지도록 제 1 전극(120), 제 2 전극(140), 제 3 전극(160) 및 제 4 전극(180) 각각의 형성 물질을 전도성 물질들 중 어느 하나로 선택하여 구성될 수 있다. 예를 들어, 상기 제 1 전극(120)은 Au로 형성되고, 제 2 전극(140)은 Al로 형성되며, 제 3 전극(160)은 Al로 형성되고, 제 4 전극(180)은 Au로 형성될 수 있다.
또한, 제 1 단위 소자(I), 제 2 단위 소자(II) 및 제 3 단위 소자(III)는 바이어스 전압의 인가에 따라 서로 다른 변화 특성을 가지도록 제 1 저항 변화층(130), 제 2 저항 변화층(150) 및 제 3 저항 변화층(170) 각각의 형성 물질을 저항 변화 물질들 중 어느 하나로 선택하여 구성될 수 있다. 예를 들어, 상기 제 1 저항 변화층(130)은 HfO2로 형성되고, 제 2 저항 변화층(150)은 ZnOS로 형성되며, 제 3 저항 변화층(170)은 ZnOS:Mn로 형성될 수 있다.
한편, 제 1 단위 소자(I), 제 2 단위 소자(II) 및 제 3 단위 소자(III)에 전류가 흐를 때 원하지 않는 방향으로 흐르는 누설 전류가 발생될 수 있다. 이를 위해, 상기 저항 변화 메모리 소자(100)는 제 1 다이오드(D1), 제 2 다이오드(D2) 및 제 3 다이오드(D3)를 더 포함할 수 있다.
상기 제 1 다이오드(D1)는 적어도 하나의 제 1 전극(120)과 제 1 저항 변화층(130) 사이에 제 1 전극(120)을 따라 형성되며, 제 1 전극(120) 상에 N형 반도체 물질과 P형 반도체 물질이 차례대로 형성되어 구현된다. 이러한 제 1 다이오드(D1)는 전류가 제 2 전극(140)으로부터 제 1 전극(120)으로 흐르도록 하고 제 1 전극(120)에서 제 2 전극(140)으로 흐르는 것을 방지하여 제 1 단위 소자(I)에서 누설 전류의 발생을 방지한다.
상기 제 2 다이오드(D2)는 적어도 하나의 제 2 전극(140)과 제 2 저항 변화층(150) 사이에 제 2 전극(140)을 따라 형성되며, 제 2 전극(140) 상에 N형 반도체 물질과 P형 반도체 물질이 차례대로 형성되어 구현된다. 이러한 제 2 다이오드(D2)는 전류가 제 3 전극(160)으로부터 제 2 전극(140)으로 흐르도록 하고 제 2 전극(140)에서 제 3 전극(160)으로 흐르는 것을 방지하여 제 2 단위 소자(II)에서 누설 전류의 발생을 방지한다.
상기 제 3 다이오드(D3)는 적어도 하나의 제 3 전극(160)과 제 3 저항 변화층(170) 사이에 제 3 전극(160)을 따라 형성되며, 제 3 전극(160) 상에 N형 반도체 물질과 P형 반도체 물질이 차례대로 형성되어 구현된다. 이러한 제 3 다이오드(D3)는 전류가 제 4 전극(180)으로부터 제 3 전극(160)으로 흐르도록 하고 제 3 전극(160)에서 제 4 전극(180)으로 흐르는 것을 방지하여 제 3 단위 소자(III)에서 누설 전류의 발생을 방지한다.
다음은 제 1 단위 소자(I), 제 2 단위 소자(II) 및 제 3 단위 소자(III) 각각의 전압에 대한 전류 특성과, 유지(retention) 특성에 대해 살펴보기로 한다.
도 6은 도 1의 저항 변화 메모리 소자 중 제 1 단위 소자, 제 2 단위 소자 및 제 3 단위 소자 각각의 전압에 대한 전류 특성을 보여주는 실험 결과 그래프이고, 도 7은 도 1의 저항 변화 메모리 소자 중 제 1 단위 소자(I), 제 2 단위 소자(II) 및 제 3 단위 소자 각각의 유지(retention) 특성을 보여주는 실험 결과 그래프이다. 도 6 및 도 7에서, (a)는 Au로 형성되는 제 1 전극(120), HfO2로 형성되는 제 1 저항 변화층(130) 및 Al로 형성되는 제 2 전극(140)으로 구성되는 제 1 단위 소자(I)에서 실험된 결과이며, (b)는 Al로 형성되는 제 2 전극(140), ZnOXS1 -X로 형성되는 제 2 저항 변화층(150) 및 Al로 형성되는 제 3 전극(160)으로 구성되는 제 2 단위 소자(II)에서 실험된 결과이고, (c)는 Al로 형성되는 제 3 전극(160), ZnOXS1 -X:Mn으로 형성되는 제 3 저항 변화층(170) 및 Au로 형성되는 제 4 전극(180)으로 구성되는 제 3 단위 소자(III)에서 실험된 결과이다.
먼저, 도 6의 (a)를 참조하면 제 1 단위 소자(I)에 바이어스 전압이 인가되면 전류가 점점 증가되는 저저항 상태(LSR; 온 상태)가 되며 2V의 전압에서 전류가 갑자기 흐르지 않는다. 그리고, 다시 제 1 단위 소자(I)에 바이어스 전압이 인가되면 전류가 흐르지 않는 고저항 상태(HRS; 오프 상태)로 유지되며 4.5V의 전압에서 전류가 갑자기 흐른다. 즉, 제 1 단위 소자(I)의 저항 상태를 바꿔주는 전압이 2V의 전압과 4V의 전압이 된다. 도 6의 (b)를 참조하면 제 2 단위 소자(II)에 바이어스 전압이 인가되면 전류가 점점 증가되는 저저항 상태(LSR; 온 상태)가 되며 0.4V의 전압에서 전류가 갑자기 흐르지 않는다. 그리고, 다시 제 2 단위 소자(II)에 바이어스 전압이 인가되면 전류가 흐르지 않는 고저항 상태(HRS; 오프 상태)로 유지되며 4V의 전압에서 전류가 갑자기 흐른다. 즉, 제 2 단위 소자(II)의 저항 상태를 바꿔주는 전압이 0.4V의 전압과 4V의 전압이 된다. 도 6의 (c)를 참조하면 제 3 단위 소자(III)에 바이어스 전압이 인가되면 전류가 점점 증가되는 저저항 상태(LSR; 온 상태)가 되며 0.6V의 전압에서 전류가 갑자기 흐르지 않는다. 그리고, 다시 제 3 단위 소자(III)에 바이어스 전압이 인가되면 전류가 흐르지 않는 고저항 상태(HRS; 오프 상태)로 유지되며 2V의 전압에서 전류가 갑자기 흐른다. 즉, 제 3 단위 소자(III)의 저항 상태를 바꿔주는 전압이 0.6V의 전압과 2V의 전압이 된다. 이로써, 제 1 단위 소자(I), 제 2 단위 소자(II) 및 제 3 단위 소자(III)는 저항 변화의 멀티 상태를 구현하여 많은 정보를 저장하게 할 수 있음을 알 수 있다.
또한, 도 7의 (a)를 참조하면 제 1 단위 소자(I)에 100sec에서 104sec까지0.2V의 전압이 인가될 때, 고저항 상태(HRS)에서 저항이 약 106Ohm으로 일관되게 유지되고, 저저항 상태(LRS)에서 저항이 약 101.5Ohm으로 일관되게 유지되고 있다. 이는 제 1 단위 소자(I)에 정보가 거의 손실 없이 저장되어 제 1 단위 소자(I)의 정보 기억 능력이 뛰어남을 보여준다. 도 7의 (b)를 참조하면 제 2 단위 소자(II)에 100sec에서 104sec까지 0.2V의 전압이 인가될 때, 고저항 상태(HRS)에서 저항이 약 108Ohm으로 일관되게 유지되고, 저저항 상태(LRS)에서 저항이 약 101Ohm으로 일관되게 유지되고 있다. 이는 제 2 단위 소자(II)에 정보가 거의 손실 없이 저장되어, 제 2 단위 소자(II)의 정보 기억 능력이 뛰어남을 보여준다. 도 7의 (c)를 참조하면 제 3 단위 소자(III)에 100sec에서 104sec까지 0.2V의 전압이 인가될 때, 고저항 상태(HRS)에서 저항이 약 104Ohm으로 일관되게 유지되고, 저저항 상태(LRS)에서 저항이 101.5Ohm으로 일관되게 유지되고 있다. 이는 제 3 단위 소자(III)에 정보가 거의 손실 없이 저장되어 제 3 단위 소자(III)의 정보 기억 능력이 뛰어남을 보여준다.
상기와 같이 본 발명의 일 실시예에 따른 저항 변화 메모리 소자(100)는 바 형태를 가지며 형성 물질이 선택적인 전극(120, 140, 160, 180)과, 형성 물질이 선택적인 저항 변화층(130, 150, 170)을 이용하여 형성된 복수의 단위 소자(I, II, III)를 수직으로 적층함으로써, 저항 변화의 멀티 상태를 구현하여 더 많은 정보를 기록 및 저장할 수 있으며 집적도를 높일 수 있다.
또한, 본 발명의 일 실시예에 따른 저항 변화 메모리 소자(100)는 제 1 방향으로 배치되는 제 1 전극(120)과 제 3 전극(160)을 수평 방향에서 다른 위치에 형성되게 하고 제 2 방향으로 배치되는 제 2 전극(140)과 제 4 전극(180)을 수평 방향에서 다른 위치에 형성되게 함으로써, 제 1 전극(120)과 제 2 전극(140)과 제 3 전극(160)과 제 4 전극(180)들 각각에 전압 단자 각각이 간섭 없이 연결되게 하고, 또한 다른 회로들이 간섭 없이 용이하게 연결되게 할 수 있다.
또한, 본 발명의 일 실시예에 따른 저항 변화 메모리 소자(100)는 전극(120, 140, 160)과 저항 변화층(130, 150, 170) 사이에 다이오드(D1, D2, D3)를 형성함으로써, 원하지 않는 방향으로 흐르는 누설 전류의 발생을 방지할 수 있다.
또한, 본 발명의 일 실시예에 따른 저항 변화 메모리 소자(100)의 제조 방법은 스퍼터링 방법을 이용하여 플렉서블 플라스틱 기판에 저항 변화 메모리 소자(100)의 구현을 가능하게 할 수 있다.
본 발명은 첨부된 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다.
100: 저항 변화 메모리 소자 110: 기판
120: 적어도 하나의 제 1 전극 130: 제 1 저항 변화층
140: 적어도 하나의 제 2 전극 150: 제 2 저항 변화층
160: 적어도 하나의 제 3 전극 170: 제 3 저항 변화층
180: 적어도 하나의 제 4 전극 D1: 제 1 다이오드
D2: 제 2 다이오드 D3: 제 3 다이오드

Claims (18)

  1. 기판;
    바 형상을 가지며, 기판 상에 제 1 방향으로 배치되는 적어도 하나의 제 1 전극;
    상기 적어도 하나의 제 1 전극 상에 전면적으로 형성되는 제 1 저항 변화층;
    바 형상을 가지며, 상기 제 1 저항 변화층 상에 상기 제 1 방향과 교차하는 제 2 방향으로 배치되는 적어도 하나의 제 2 전극;
    상기 적어도 하나의 제 2 전극 상에 전면적으로 형성되는 제 2 저항 변화층; 및
    바 형상을 가지며, 상기 제 2 저항 변화층 상에 상기 제 1 방향으로 배치되는 제 3 전극을 포함하는 저항 변화 메모리 소자로서,
    상기 적어도 하나의 제 1 전극과 상기 적어도 하나의 제 3 전극은 수평 방향에서 서로 다른 위치에 위치하는 것을 특징으로 하는 저항 변화 메모리 소자.
  2. 제 1 항에 있어서,
    상기 제 1 전극, 제 1 저항 변화층 및 제 2 전극은 제 1 단위 소자를 형성하고,
    상기 제 2 전극, 제 2 저항 변화층 및 제 3 전극은 제 2 단위 소자를 형성하며,
    상기 제 1 단위 소자와 제 2 단위 소자가 바이어스 전압의 인가에 따라 서로 다른 저항 변화 특성을 가지도록, 상기 제 1 전극, 제 2 전극 및 제 3 전극 각각이 전도성 물질들 중 어느 하나로 선택되어 형성되며 상기 제 1 저항 변화층 및 제 2 저항 변화층 각각이 저항 변화 물질들 중 어느 하나로 선택되어 형성되는 것을 특징으로 하는 저항 변화 메모리 소자.
  3. 제 2 항에 있어서,
    상기 제 1 전극, 제 2 전극 및 제 3 전극 각각은 Doped Si, Poly-Si, Ag, Cu, Pt, Au, Al, ITO, Ni, Ti, W 및 TiN 중 선택된 어느 하나를 포함하는 것을 특징으로 하는 저항 변화 메모리 소자.
  4. 제 2 항에 있어서,
    상기 제 1 저항 변화층 및 제 2 저항 변화층은 Binary oxide, Ternary oxide, Chalcogenide, Pr1XCaXMnO3, SrTiO3 및 SrZrO3 중 선택된 어느 하나를 포함하는 것을 특징으로 하는 저항 변화 메모리 소자.
  5. 제 2 항에 있어서,
    상기 제 1 저항 변화층 및 제 2 저항 변화층 각각은 1nm 내지 1㎛의 두께를 가지는 것을 특징으로 하는 저항 변화 메모리 소자.
  6. 제 2 항에 있어서,
    상기 바이어스 전압이 1V 내지 20V의 전압을 가지는 것을 특징으로 하는 저항 변화 메모리 소자.
  7. 제 2 항에 있어서,
    상기 제 1 단위 소자 및 제 2 단위 소자 각각은 101 내지 108 사이의 온/오프 전류비를 가지는 것을 특징으로 하는 저항 변화 메모리 소자.
  8. 제 1 항에 있어서,
    상기 기판은 플렉서블 플라스틱 물질로 형성되는 것을 특징으로 하는 저항 변화 메모리 소자.
  9. 제 1 항에 있어서,
    상기 기판은 폴리이미드(PI), 폴리에틸렌나프탈레이트(PEN), 폴리에스터(PET), 폴라카보네이트((PC) 및 폴리에테르설폰(PES) 중 어느 하나로 형성되는 것을 특징으로 하는 저항 변화 메모리 소자.
  10. 삭제
  11. 제 1 항에 있어서,
    상기 제 1 전극과 상기 제 1 저항 변화층 사이에 상기 제 1 전극을 따라 형성되는 제 1 다이오드; 및
    상기 제 2 전극과 상기 제 2 저항 변화층 사이에 상기 제 2 전극을 따라 형성되는 제 2 다이오드를 더 포함하는 것을 특징으로 하는 저항 변화 메모리 소자.
  12. 제 1 항에 있어서,
    상기 적어도 하나의 제 3 전극 상에 전면적으로 형성되는 제 3 저항 변화층; 및
    상기 바 형상을 가지며, 상기 제 3 저항 변화층 상에 상기 제 2 방향으로 배치되는 제 4 전극을 더 포함하는 것을 특징으로 하는 저항 변화 메모리 소자.
  13. 제 12 항에 있어서,
    상기 제 3 전극, 제 3 저항 변화층 및 제 4 전극은 제 3 단위 소자를 형성하며,
    상기 제 1 단위 소자와 제 2 단위 소자와 제 3 단위 소자가 바이어스 전압의 인가에 따라 서로 다른 저항 변화 특성을 가지도록, 상기 제 1 전극, 제 2 전극, 제 3 전극 및 제 4 전극 각각이 전도성 물질들 중 어느 하나로 선택되어 형성되며 상기 제 1 저항 변화층, 제 2 저항 변화층 및 제 3 저항 변화층 각각이 저항 변화 물질들 중 어느 하나로 선택되어 형성되는 것을 특징으로 하는 저항 변화 메모리 소자.
  14. 제 12 항에 있어서,
    상기 적어도 하나의 제 2 전극과 상기 적어도 하나의 제 4 전극은 수평 방향에서 서로 다른 위치에 위치하는 것을 특징으로 하는 저항 변화 메모리 소자.
  15. 제 12 항에 있어서,
    상기 제 3 전극과 상기 제 3 저항 변화층 사이에 상기 제 3 전극을 따라 형성되는 제 3 다이오드를 더 포함하는 것을 특징으로 하는 저항 변화 메모리 소자.
  16. 기판 상에 제 1 방향으로 바 형상을 가지는 적어도 하나의 제 1 전극을 형성하는 단계;
    상기 적어도 하나의 제 1 전극 상에 전면적으로 제 1 저항 변화층을 형성하는 단계;
    상기 제 1 저항 변화층 상에 상기 제 1 방향과 교차하는 제 2 방향으로 바 형상을 가지는 적어도 하나의 제 2 전극을 형성하는 단계;
    상기 적어도 하나의 제 2 전극 상에 전면적으로 제 2 저항 변화층을 형성하는 단계; 및
    상기 제 2 저항 변화층 상에 상기 제 1 방향으로 바 형상을 가지는 제 3 전극을 형성하는 단계를 포함하는 저항 변화 메모리 소자의 제조 방법으로서,
    상기 적어도 하나의 제 1 전극과 상기 적어도 하나의 제 3 전극은 수평 방향에서 서로 다른 위치에 형성하는 것을 특징으로 하는 저항 변화 메모리 소자의 제조 방법.
  17. 제 16 항에 있어서,
    상기 기판은 플렉서블 플라스틱 물질로 형성되며,
    상기 제 1 전극, 제 2 전극, 제 3 전극, 제 1 저항 변화층 및 제 2 저항 변화층은 스퍼터링 방법을 이용하여 형성되는 것을 특징으로 하는 저항 변화 메모리 소자의 제조 방법.
  18. 제 17 항에 있어서,
    상기 스퍼터링 방법은 200℃ 미만의 온도에서 이루어지는 것을 특징으로 하는 저항 변화 메모리 소자의 제조 방법.
KR1020120001514A 2012-01-05 2012-01-05 저항 변화 메모리 소자 및 그 제조 방법 KR101320875B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120001514A KR101320875B1 (ko) 2012-01-05 2012-01-05 저항 변화 메모리 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120001514A KR101320875B1 (ko) 2012-01-05 2012-01-05 저항 변화 메모리 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20130080620A KR20130080620A (ko) 2013-07-15
KR101320875B1 true KR101320875B1 (ko) 2013-10-23

Family

ID=48992675

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120001514A KR101320875B1 (ko) 2012-01-05 2012-01-05 저항 변화 메모리 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101320875B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016080973A1 (en) * 2014-11-19 2016-05-26 Hewlett-Packard Development Company, L.P. A resistive random-access memory in printed circuit board

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080105979A (ko) * 2007-05-30 2008-12-04 삼성전자주식회사 저항성 메모리 소자
KR20100052080A (ko) * 2008-11-10 2010-05-19 주식회사 하이닉스반도체 저항성 메모리 소자 및 그 제조 방법
KR20110062908A (ko) * 2009-12-04 2011-06-10 한국전자통신연구원 저항형 메모리 장치 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080105979A (ko) * 2007-05-30 2008-12-04 삼성전자주식회사 저항성 메모리 소자
KR20100052080A (ko) * 2008-11-10 2010-05-19 주식회사 하이닉스반도체 저항성 메모리 소자 및 그 제조 방법
KR20110062908A (ko) * 2009-12-04 2011-06-10 한국전자통신연구원 저항형 메모리 장치 및 그 제조 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
논문(2011.09) *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016080973A1 (en) * 2014-11-19 2016-05-26 Hewlett-Packard Development Company, L.P. A resistive random-access memory in printed circuit board

Also Published As

Publication number Publication date
KR20130080620A (ko) 2013-07-15

Similar Documents

Publication Publication Date Title
US8724369B2 (en) Composition of memory cell with resistance-switching layers
EP2583322B1 (en) Memory cell with resistance-switching layers and lateral arrangement
US8520425B2 (en) Resistive random access memory with low current operation
Sawa Resistive switching in transition metal oxides
KR101176542B1 (ko) 비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이
KR100682908B1 (ko) 두개의 저항체를 지닌 비휘발성 메모리 소자
US8767439B2 (en) Resistance change nonvolatile memory device, semiconductor device, and method of operating resistance change nonvolatile memory device
US8586978B2 (en) Non-volatile memory device including diode-storage node and cross-point memory array including the non-volatile memory device
US9978941B2 (en) Self-rectifying resistive random access memory cell structure
US10026896B2 (en) Multilayered memristors
KR100976424B1 (ko) 저항변화기록소자에 이용되는 스위칭 다이오드 및 이를이용한 저항변화기록소자와 저항변화 랜덤 액세스 메모리
US20100034010A1 (en) Memory devices with concentrated electrical fields
KR101320875B1 (ko) 저항 변화 메모리 소자 및 그 제조 방법
KR20080009315A (ko) 불휘발성 반도체 기억 장치 및 그 기입 방법
Tran Transition metal oxide based resistive RAM for high density non-vilatile memory

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee