DE102008006302B4

DE102008006302B4 - Resistiver Speicher mit vergrabenen Wortleitungen

Info

Publication number: DE102008006302B4
Application number: DE102008006302A
Authority: DE
Inventors: Thomas Dr. Happ; Jan Boris Philipp
Original assignee: Qimonda AG
Current assignee: Polaris Innovations Ltd
Priority date: 2007-02-01
Filing date: 2008-01-28
Publication date: 2011-01-27
Anticipated expiration: 2028-01-29
Also published as: US20080185571A1; US7800093B2; US8384062B2; US20100321990A1; DE102008006302A1

Abstract

Integrierte Schaltung einschließlich einer Speicherzelle, die aufweist:
eine vertikale bipolare Auswahleinrichtung, die eine Basis und einen Emitter einschließt;
ein resistives Speicherelement, das mit dem Emitter verkoppelt ist; und
eine vergrabene metallisierte Wortleitung, welche die Basis kontaktiert.

Description

Hintergrund
Eine Art von Speicher ist ein resistiver Speicher. Ein resistiver Speicher nutzt den Widerstandswert eines Speicherelements, um eines oder mehrere Datenbits zu speichern. Beispielsweise kann ein Speicherelement, das so programmiert ist, dass es einen hohen Widerstandswert aufweist, einen logischen Datenbitwert „1” darstellen, und ein Speicherelement, das so programmiert ist, dass es einen niedrigen Widerstandswert aufweist, kann einen logischen Datenbitwert „0” darstellen. In der Regel wird der Widerstandswert des Speicherelements durch Anlegen eines Spannungsimpulses oder eines Stromimpulses an das Speicherelement elektrisch geschaltet.
Eine Art von resistivem Speicher ist ein Phasenänderungsspeicher. Ein Phasenänderungsspeicher nutzt ein Phasenänderungsmaterial im resistiven Speicherelement. Das Phasenänderungsmaterial zeigt zumindest zwei verschiedene Zustände. Die Zustände des Phasenänderungsmaterials können als der amorphe Zustand und der kristalline Zustand bezeichnet werden, wobei der amorphe Zustand eine weniger geordnete atomare Struktur beinhaltet und der kristalline Zustand ein stärker geordnetes Gitter beinhaltet. Der amorphe Zustand zeigt üblicherweise eine höhere Resistivität als der kristalline Zustand. Einige Phasenänderungsmaterialien zeigen außerdem mehrere kristalline Zustände, z. B. einen kubisch flächenzentrierten (face centered cubic, FCC) Zustand und einen hexagonal dichtest gepackten (hexagonal closest packing) Zustand, die unterschiedliche Resistivitäten aufweisen und verwendet werden können, um Datenbits zu speichern. In der folgenden Beschreibung bezeichnet der amorphe Zustand allgemein den Zustand mit der höheren Resistivität und der kristalline Zustand bezeichnet allgemein den Zustand mit der niedrigeren Resistivität.
Phasenänderungen in den Phasenänderungsmaterialien können reversibel induziert werden. Auf diese Weise kann der Speicher als Antwort auf Temperaturänderungen vom amorphen Zustand zum kristallinen Zustand und vom kristallinen Zustand zum amorphen Zustand wechseln. Die Temperaturänderungen des Phasenmaterials können dadurch erreicht werden, dass Strom durch das Phasenmaterial selbst geschickt wird oder dass Strom durch eine resistive Heizung geschickt wird, die nahe am Phasenmaterial angeordnet ist. Bei beiden Methoden bewirkt eine gesteuerte Erwärmung des Phasenänderungsmaterials eine steuerbare Phasenänderung im Phasenänderungsmaterial.
Ein Phasenänderungsspeicher, der ein Speicherfeld mit einer Vielzahl von Speicherzellen aufweist, die aus einem Phasenänderungsmaterial bestehen, kann so programmiert werden, dass er Daten unter Nutzung der Speicherzustände des Phasenänderungsmaterials speichert. Eine Möglichkeit, Daten aus einer solchen Phasenänderungs-Speichereinrichtung zu lesen und in diese zu schreiben, ist, einen Strom- und/oder einen Spannungsimpuls, der an das Phasenänderungsmaterial angelegt wird, zu steuern. Der Strom- und/oder Spannungspegel entspricht im Allgemeinen der Temperatur, die im Phasenänderungsmaterial in den einzelnen Speicherzellen induziert wird.
In der US-Patentanmeldung 2006/0126424 wird eine Speicherzellenanordnung beschrieben, welche aus Speicherzellen besteht, die ihrerseits ein Phasenänderungselement und einen Auswahltransistor enthalten, wobei es sich gemäß einer Ausführungsform bei den Auswahltransistoren um pnp-Bipolartransistoren handelt. Zum Beschreiben und Auslesen der gewünschten Speicherzelle wird der jeweilige Auswahltransistor durch eine entsprechende vergrabene Wortleitung angesteuert, wodurch dann über eine entsprechende Bitleitung ein Stromfluss durch das Phasenänderungselement hindurch ermöglicht wird. Hierbei besteht die vergrabene Wortleitung aus einem n-dotierten Halbleitermaterial, welches abschnittsweise gleichzeitig die gemeinsame Basis für die Auswahltransistoren, die einer Wortleitung zugeordnet sind, ausbildet.
Um Phasenänderungsspeicher mit höherer Dichte zu erhalten, kann eine Phasenänderungs-Speicherzelle mehrere Datenbits speichern. Eine Multibit-Speicherung in einer Phasenänderungs-Speicherzelle kann dadurch erreicht werden, dass man das Phasenänderungsmaterial so programmiert, dass es Widerstandszwischenwerte oder -zustände aufweist, wo die Multibit- oder Multilevel-Phasenänderungs-Speicherzelle in mehr als zwei Zuständen beschrieben werden kann. Wenn die Phasenänderungs-Speicherzelle auf einen von drei unterschiedlichen Widerstandslevels programmiert wird, können 1,5 Datenbits pro Zelle gespeichert werden. Wenn die Phasenänderungs-Speicherzelle auf einen von vier unterschiedlichen Widerstandslevels programmiert wird, können zwei Datenbits pro Zelle gespeichert werden, usw. Um eine Phasenänderungs-Speicherzelle auf einen Widerstandszwischenwert zu programmieren, wird die Menge an kristallinem Material, das zusammen mit amorphem Material vorliegt, und somit der Zellenwiderstand, über eine geeignete Schreibstrategie gesteuert.
Phasenänderungsspeicher größerer Dichte können auch dadurch erreicht werden, dass man die physikalische Größe jeder Speicherzelle verringert. Durch Erhöhen der Dichte eines Phasenänderungsspeichers wird die Datenmenge, die im Speicher gespeichert werden kann, erhöht, während gleichzeitig die Kosten für den Speicher gesenkt werden.
Aus diesen und anderen Gründen besteht ein Bedarf an der vorliegenden Erfindung.
Zusammenfassung
Eine Ausführungsform schafft eine integrierte Schaltung, die eine Speicherzelle aufweist. Die Speicherzelle weist eine vertikale bipolare Auswahleinrichtung auf, die eine Basis und einen Emitter aufweist. Die Speicherzelle weist ein resistives Speicherelement auf, das mit dem Emitter verkoppelt ist, und eine vergrabene metallisierte Wortleitung, welche die Basis kontaktiert.
Kurze Beschreibung der Zeichnung
Die begleitende Zeichnung ist eingeschlossen, um ein tieferes Verständnis der vorliegenden Erfindung zu ermöglichen, und ist in diese Schrift aufgenommen und bildet einen Teil davon. Die Zeichnung veranschaulicht die Ausführungsformen der vorliegenden Erfindung und dient zusammen mit der Beschreibung dazu, die Grundlagen der Erfindung zu erklären. Andere Ausführungsformen der vorliegenden Erfindung und viele der angestrebten Vorteile der vorliegenden Erfindung können ohne Weiteres gewürdigt werden, da sie durch Bezugnahme auf die folgende Beschreibung besser verstanden werden. Die Elemente der Zeichnung sind nicht unbedingt maßstabsgetreu in Bezug aufeinander. Gleiche Bezugszeichen bezeichnen entsprechende gleiche Teile.
1A ist ein Schema, das eine Ausführungsform einer Speichervorrichtung zeigt.
1B ist ein Schema, das eine andere Ausführungsform einer Speichervorrichtung zeigt.
2 ist eine Draufsicht auf eine Ausführungsform eines Phasenänderungs-Speicherzellenfelds.
3 ist eine Querschnittsdarstellung einer Ausführungsform eines Phasenänderungs-Speicherzellenfelds.
4 ist eine Querschnittsdarstellung einer Ausführungsform eines Phasenänderungs-Speicherzellenfelds.
5 ist eine Querschnittsdarstellung einer Ausführungsform eines Substrats, einer ersten Materialschicht, einer zweiten Materialschicht und einer dritten Materialschicht.
6 ist eine Querschnittsdarstellung einer Ausführungsform von Kollektorregionen, Basisregionen und Emitterabschnitten nach dem Ätzen von Gräben in die erste Materialschicht, die zweite Materialschicht und die dritte Materialschicht.
7 ist eine Querschnittsdarstellung einer Ausführungsform der Kollektorregionen, der Basisregionen, der Emitterabschnitte und einer ersten Isoliermaterialschicht.
8 ist eine Querschnittsdarstellung einer Ausführungsform der Kollektorregionen, der Basisregionen, der Emitterabschnitte, der ersten Isoliermaterialschicht und einer Metallschicht.
9 ist eine Querschnittsdarstellung einer Ausführungsform der Kollektorregionen, der Basisregionen, der Emitterabschnitte, der ersten Isoliermaterialschicht und der Metallschicht nach dem Ätzen der Metallschicht.
10 ist eine Querschnittsdarstellung einer Ausführungsform der Kollektorregionen, der Basisregionen, der Emitterabschnitte, der ersten Isoliermaterialschicht, von Salicid-Wortleitungen und Salicid-Kontakten nach dem Glühen und selektiven Ätzen jeglichen verbliebenen Metalls.
11 ist eine Querschnittsdarstellung einer Ausführungsform der Kollektorregionen, der Basisregionen, der Emitterregionen, der ersten Isoliermaterialschicht, der Salicid-Wortleitungen, der Salicid-Kontakte und einer zweiten Isoliermaterialschicht.
12 ist eine Querschnittsdarstellung einer Ausführungsform eines Substrats, einer ersten Materialschicht, einer zweiten Materialschicht, einer dritten Materialschicht und einer Schutzmaterialschicht.
13 ist eine Querschnittsdarstellung einer Ausführungsform des Substrats, der Kollektorregionen, der Basisregionen, der Emitterabschnitte und der Schutzmaterialschicht nach dem Ätzen von Gräben in die erste Materialschicht, die zweite Materialschicht, die dritte Materialschicht und die Schutzmaterialschicht.
14 ist eine Querschnittsdarstellung einer Ausführungsform der Kollektorregionen, der Basisregionen, der Emitterabschnitte, der Schutzmaterialschicht und einer ersten Isoliermaterialschicht.
15 ist eine Querschnittsdarstellung einer Ausführungsform der Kollektorregionen, der Basisregionen, der Emitterabschnitte, der Schutzmaterialschicht, der ersten Isoliermaterialschicht und einer Metallschicht.
16 ist eine Querschnittsdarstellung einer Ausführungsform der Kollektorregionen, der Basisregionen, der Emitterabschnitte, der Schutzmaterialschicht, der ersten Isoliermaterialschicht und der Metallschicht nach dem Ätzen der Metallschicht.
17 ist eine Querschnittsdarstellung einer Ausführungsform der Kollektorregionen, der Basisregionen, der Emitterabschnitte, der Schutzmaterialschicht, der ersten Isoliermaterialschicht und von Salicid-Wortleitungen nach dem Glühen und selektiven Ätzen jeglichen verbliebenen Metalls.
18 ist eine Querschnittsdarstellung einer Ausführungsform der Kollektorregionen, der Basisregionen, der Emitterregionen, der Salicid-Wortleitungen und einer zweiten Isoliermaterialschicht.
19 ist eine Querschnittsdarstellung einer Ausführungsform eines Substrats, einer ersten Materialschicht, einer zweiten Materialschicht und einer Schutzmaterialschicht.
20 ist eine Querschnittsdarstellung einer Ausführungsform des Substrats, der ersten Materialschicht, der zweiten Materialschicht und der Schutzmaterialschicht nach dem Ätzen von Gräben in die Schutzmaterialschicht und die zweite Materialschicht.
21 ist eine Querschnittsdarstellung einer Ausführungsform der ersten Materialschicht, der zweiten Materialschicht, der Schutzmaterialschicht und einer Metallschicht.
22 ist eine Querschnittsdarstellung einer Ausführungsform der ersten Materialschicht, der zweiten Materialschicht, der Schutzmaterialschicht und von Abstandhaltern nach dem Ätzen der Metallschicht.
23 ist eine Querschnittsdarstellung einer Ausführungsform von Kollektorregionen, der zweiten Materialschicht, der Schutzmaterialschicht und der Wortleitungen nach dem Ätzen von Gräben, die sich von selbst an den Wortleitungen ausrichten, in die zweite Materialschicht und die erste Materialschicht.
24 ist eine Querschnittsdarstellung einer Ausführungsform der Kollektorregionen, der zweiten Materialschicht, der Schutzmaterialschicht, der vergrabenen Wortleitungen und einer ersten Isoliermaterialschicht.
25 ist eine Querschnittsdarstellung einer Ausführungsform der Kollektorregionen, der zweiten Materialschicht, der Abstandhalter und des ersten Isoliermaterials nach dem selektiven Ätzen der Schutzmaterialschicht.
26 ist eine Querschnittsdarstellung einer Ausführungsform der Kollektorregionen, der Basisregionen, der vergrabenen Wortleitungen und der ersten Isoliermaterialschicht.
27 ist eine Querschnittsdarstellung einer Ausführungsform der Kollektorregionen, der Basisregionen, der vergrabenen Wortleitungen, des ersten Isoliermaterials und von Emitterabschnitten.
28 ist eine Querschnittsdarstellung einer Ausführungsform der Kollektorregionen, der Basisregionen, der vergrabenen Wortleitungen und einer zweiten Isoliermaterialschicht.
Ausführliche Beschreibung
In der folgenden ausführlichen Beschreibung wird auf die begleitende Zeichnung Bezug genommen, die einen Teil hiervon bildet und in der als Beispiele spezifische Ausführungsformen dargestellt sind, in denen die Erfindung in die Praxis umgesetzt werden kann. In dieser Hinsicht wird Richtungsterminologie, wie „Oberseite”, „Unterseite”, „Vorderseite”, „Rückseite”, „führend”, „nachfolgend” usw. mit Bezug auf die Ausrichtungen der beschriebenen Figur(en) verwendet. Da Bauteile von Ausführungsformen der vorliegenden Erfindung in einer Reihe von unterschiedlichen Ausrichtungen angeordnet werden können, wird die Richtungsterminologie nur für die Zwecke der Beschreibung verwendet und ist keineswegs beschränkend. Es sei klargestellt, dass andere Ausführungsformen verwendet werden können und strukturelle und logische Änderungen vorgenommen werden können, ohne vom Bereich der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung soll daher nicht im beschränkenden Sinn aufgefasst werden, und der Bereich der vorliegenden Erfindung wird von den beigefügten Ansprüchen definiert.
1A ist ein Schema, das eine Ausführungsform einer Speichervorrichtung 100a darstellt. Die Speichervorrichtung 100a weist eine Schreibschaltung 124, eine Steuereinrichtung bzw. einen Controller 120, einen Speicher-Array bzw. ein Speicherfeld 101a und eine Lese- bzw. Fühlschaltung 126 auf. Das Speicherfeld 101a weist eine Vielzahl von Phasenänderungs-Speicherzellen 104a–104d (gemeinsam als Phasenänderungs-Speicherzellen 104 bezeichnet), eine Vielzahl von Bitleitungen (BLs) 112a–112b (gemeinsam als Bitleitungen 112 bezeichnet) und eine Vielzahl von Wortleitungen (WLs) 110a–100b (gemeinsam als Wortleitungen 110 bezeichnet) auf. Jede Phasenänderungs-Speicherzelle 104a–104d weist ein Phasenänderungselement 106 und einen bipolaren Transistor 108 auf.
Jeder bipolare Transistor 108 ist ein vertikaler bipolarer pnp-Transistor oder ein vertikaler bipolarer npn-Transistor. Jede Wortleitung 110 schließt eine vergrabene Wortleitung ein, welche die Basis der einzelnen bipolaren Transistoren entlang der Wortleitung kontaktieren. Jede Wortleitung 110 ist metallisiert und ermöglicht die Optimierung der Basisdotierung ohne Beschränkungen, die vom Serienwiderstand der Wortleitung auferlegt werden. Ein Wortleitungskontakt ist für jeweils zwei oder mehr Phasenänderungs-Speicherzellen 104 vorgesehen, um eine Metall-Wortleitung in einer oberen Metallisierungsschicht mit einer vergrabenen Wortleitung elektrisch zu verkoppeln. Dadurch, dass nur ein Kontakt für jeweils zwei oder mehr Speicherzellen 104 vorgesehen ist, um die Metall-Wortleitung mit der vergrabenen Wortleitung zu verkoppeln, kann die Größe des Phasenänderungs-Speicherzellenfelds 101a im Vergleich zu einem Phasenänderungs-Speicherzellenfeld, das einen Wortleitungskontakt für jede Speicherzelle 104 aufweist, verkleinert werden.
Wie hierin verwendet, bedeutet der Ausdruck „elektrisch verkoppelt” nicht, dass diese Elemente direkt miteinander verkoppelt sein müssen, und dazwischen liegende Elemente können zwischen den „elektrisch verkoppelten” Elementen vorgesehen sein.
Das Speicherfeld 101a ist über einen Signalweg 125 elektrisch mit einer Schreibschaltung 124 verkoppelt, über einen Signalweg 121 mit einer Steuereinrichtung 120 und über einen Signalweg 127 mit einer Leseschaltung 126. Die Steuereinrichtung 120 ist über einen Signalweg 128 elektrisch mit der Schreibschaltung 124 verkoppelt und über einen Signalweg 130 mit einer Leseschaltung 126. Jede Phasenänderungs-Speicherzelle 104 ist elektrisch mit einer Wortleitung 110, einer Bitleitung 112 und einem Sammelleiter oder einem Erdleiter 114 verkoppelt. Die Phasenänderungs-Speicherzelle 104a ist elektrisch mit einer Bitleitung 112a, einer Wortleitung 110a und einem Sammel- oder Erdleiter 114 verkoppelt, und die Phasenänderungs-Speicherzelle 104b ist elektrisch mit einer Bitleitung 112a, einer Wortleitung 110b und einem Sammel- oder Erdleiter 114 verkoppelt. Die Phasenänderungs-Speicherzelle 104c ist elektrisch mit einer Bitleitung 112b, einer Wortleitung 110a und einem Sammel- oder Erdleiter 114 verkoppelt, und die Phasenänderungs-Speicherzelle 104d ist elektrisch mit einer Bitleitung 112b, einer Wortleitung 110b und einem Sammel- oder Erdleiter 114 verkoppelt.
Jede Phasenänderungs-Speicherzelle 104 weist ein Phasenänderungselement 106 und einen Transistor 108 auf. Obwohl der Transistor 108 in der dargestellten Ausführungsform ein bipolarer pnp-Transistor ist, ist der Transistor 108 in anderen Ausführungsformen ein bipolarer npn-Transistor. Eine Phasenänderungs-Speicherzelle 104a weist ein Phasenänderungselement 106a und einen Transistor 108a auf. Eine Seite des Phasenänderungselements 106a ist elektrisch mit einer Bitleitung 112a verkoppelt, und die andere Seite des Phasenänderungselements 106a ist elektrisch mit dem Emitter eines Transistors 108a verkoppelt. Der Kollektor des Transistors 108a ist elektrisch mit einem Sammel- oder Erdleiter 114 verkoppelt. Die Basis des Transistors 108a ist elektrisch mit einer Wortleitung 110a verkoppelt.
Eine Phasenänderungs-Speicherzelle 104b weist ein Phasenänderungselement 106b und einen Transistor 108b auf. Eine Seite des Phasenänderungselements 106b ist elektrisch mit einer Bitleitung 112a verkoppelt, und die andere Seite des Phasenänderungselements 106b ist elektrisch mit dem Emitter eines Transistors 108b verkoppelt. Der Kollektor des Transistors 108b ist elektrisch mit einem Sammel- oder Erdleiter 114 verkoppelt. Die Basis des Transistors 108b ist elektrisch mit einer Wortleitung 110b verkoppelt.
Eine Phasenänderungs-Speicherzelle 104c weist ein Phasenänderungselement 106c und einen Transistor 108c auf. Eine Seite des Phasenänderungselements 106c ist elektrisch mit einer Bitleitung 112b verkoppelt, und die andere Seite des Phasenänderungselements 106c ist elektrisch mit dem Emitter eines Transistors 108c verkoppelt. Der Kollektor des Transistors 108c ist elektrisch mit einem Sammel- oder Erdleiter 114 verkoppelt. Die Basis des Transistors 108c ist elektrisch mit einer Wortleitung 110a verkoppelt.
Eine Phasenänderungs-Speicherzelle 104d weist ein Phasenänderungselement 106d und einen Transistor 108d auf. Eine Seite des Phasenänderungselements 106d ist elektrisch mit einer Bitleitung 112b verkoppelt, und die andere Seite des Phasenänderungselements 106d ist elektrisch mit dem Emitter eines Transistors 108d verkoppelt. Der Kollektor des Transistors 108d ist elektrisch mit einem Sammel- oder Erdleiter 114 verkoppelt. Die Basis des Transistors 108d ist elektrisch mit einer Wortleitung 110b verkoppelt.
In einer anderen Ausführungsform ist jedes Phasenänderungselement 106 elektrisch mit einem Sammel- oder Erdleiter 114 verkoppelt, und jeder Transistor 108 ist elektrisch mit einer Bitleitung 112 verkoppelt. Beispielsweise ist bei der Phasenänderungs-Speicherzelle 104a eine Seite eines Phasenänderungselements 106a elektrisch mit einem Sammel- oder Erdleiter 114 verkoppelt. Die andere Seite des Phasenänderungselements 106a ist elektrisch mit dem Kollektor des Transistors 108a verkoppelt. Der Emitter des Transistors 108a ist elektrisch mit einer Bitleitung 112a verkoppelt.
Jedes Phasenänderungselement 106 kann unter dem Einfluss einer Temperaturänderung aus einem amorphen Zustand in einen kristallinen Zustand geändert werden oder aus einem kristallinen Zustand in einen amorphen Zustand. Die Menge des kristallinen Materials, das neben dem amorphen Material im Phasenänderungsmaterial eines der Phasenänderungselemente 106a–106d vorliegt, definiert daher zwei oder mehr Zustände zum Speichern von Daten in einer Speichervorrichtung 100a. Im amorphen Zustand zeigt ein Phasenänderungsmaterial eine deutlich höhere Resistivität als im kristallinen Zustand. Daher unterscheiden sich die zwei oder mehr Zustände der Phasenänderungselemente 106a–106d in ihrer elektrischen Resistivität. In einer Ausführungsform handelt es sich bei den zwei oder mehr Zuständen um zwei Zustände, und es wird ein binäres System verwendet, in dem den beiden Zuständen Bitwerte „0” und „1” zugeordnet werden. In einer anderen Ausführungsform kann es sich bei den zwei oder mehr Zuständen um drei Zustände handeln und es kann ein ternäres System verwendet werden, in dem den drei Zuständen Bitwerte „0”, „1” und „2” zugeordnet werden. In einer anderen Ausführungsform kann es sich bei den zwei oder mehr Zuständen um vier Zustände handeln, denen Multibitwerte zugewiesen werden können, wie „00”, „01”, „10” und „11”. In anderen Ausführungsformen kann es sich bei den zwei oder mehr Zuständen um jede geeignete Zahl von Zuständen im Phasenänderungsmaterial eines Phasenänderungselements handeln.
Die Steuereinrichtung 120 weist einen Mikroprozessor, einen Mikrocontroller oder eine andere geeignete logische Schaltung zum Steuern der Speichereinrichtung 100a auf. Die Steuereinrichtung 120 steuert Lese- und Schreiboperationen der Speichereinrichtung 100a einschließlich der Anlegung von Steuer- und Datensignalen an das Speicherfeld 101a über eine Schreibschaltung 124 und eine Leseschaltung 126.
In einer Ausführungsform gibt die Schreibschaltung 124 Spannungsimpulse über einen Signalweg 125 und Bitleitungen 112 an Speicherzellen 104 aus, um die Speicherzellen zu programmieren. In einer Ausführungsform gibt die Schreibschaltung 124 Stromimpulse über einen Signalweg 125 und Bitleitungen 112 an die Speicherzellen 104 aus, um die Speicherzellen zu programmieren.
Die Leseschaltung 126 liest bzw. fühlt jeden der zwei oder mehr Zustände der Speicherzellen 104 über die Bitleitungen 112 und den Signalweg 127. In einer Ausführungsform gibt die Leseschaltung 126, um den Widerstand einer der Speicherzellen 104 zu lesen, einen Strom aus, der durch eine der Speicherzellen 104 fließt. Die Leseschaltung 126 liest dann die Spannung über dieser einen Speicherzelle 104. In einer anderen Ausführungsform gibt die Leseschaltung 126 eine Spannung über einer der Speicherzellen 104aus und liest den Strom, der durch diese eine Speicherzelle 104 fließt. In einer anderen Ausführungsform gibt die Schreibschaltung 124 eine Spannung über eine der Speicherzellen 104 aus und die Leseschaltung 126 liest den Strom, der durch diese eine Speicherzelle 104 fließt. In einer anderen Ausführungsform gibt die Schreibschaltung 124 einen Strom aus, der durch eine der Speicherzellen 104 fließt, und die Leseschaltung 126 liest die Spannung über dieser einen Speicherzelle 104.
Während einer Einstelloperation der Phasenänderungs-Speicherzelle 104a wird ein Einstellstrom- oder -spannungsimpuls durch die Speicherschaltung selektiv zugelassen und durch die Bitleitung 112a zum Phasenänderungselement 106a geschickt, wodurch das Phasenänderungselement 106a über seine Kristallisationstemperatur hinaus (aber üblicherweise nicht bis zu seiner Schmelztemperatur) erwärmt wird, wobei die Wortleitung 110a ausgewählt wird, um den Transistor 108a zu aktivieren. Auf diese Weise erreicht das Phasenänderungselement 106a seinen kristallinen Zustand oder einen teils kristallinen und teils amorphen Zustand während dieser Einstelloperation. Während einer Rückstelloperation der Phasenänderungs-Speicherzelle 104a wird ein Rückstellstrom- oder spannungsimpuls von der Schreibschaltung 124 selektiv zugelassen und durch die Bitleitung 112a zum Phasenänderungselement 106a geschickt. Der Rückstellstrom oder die Rückstellspannung erwärmen das Phasenänderungselement 106a schnell über dessen Schmelztemperatur hinaus. Nachdem der Strom- oder Spannungsimpuls abgestellt wurde, erstarrt das Phasenänderungselement 106a schnell im amorphen Zustand oder in einem teils amorphen und teils kristallinen Zustand. Die Phasenänderungs-Speicherzellen 104b–104d und andere Phasenänderungs-Speicherzellen 104 im Speicherfeld 101a werden ähnlich wie die Phasenänderungs-Speicherzelle 104a anhand eines ähnlichen Strom- oder Spannungsimpulses eingestellt und zurückgestellt.
1B ist ein Schema, das eine andere Ausführungsform einer Speichervorrichtung 100b zeigt. Die Speichervorrichtung 100b ähnelt der zuvor beschriebenen Speichervorrichtung 100a, die mit Bezug auf 1A beschrieben und dargestellt wurde, abgesehen davon, dass in der Speichervorrichtung 100b ein Speicherfeld 101a durch ein Speicherfeld 101b ersetzt ist. Das Speicherfeld 101b ist dem Speicherfeld 101a ähnlich, abgesehen davon, dass im Speicherfeld 101b Transistoren 108a–108d durch Dioden 109a–109d ersetzt sind.
Jede Phasenänderungs-Speicherzelle 104 ist elektrisch mit einer Wortleitung 110 und einer Bitleitung 112 verkoppelt. Eine Phasenänderungs-Speicherzelle 104a ist elektrisch mit einer Bitleitung 112a und einer Wortleitung 110a verkoppelt, und eine Phasenänderungs-Speicherzelle 104b ist elektrisch mit einer Bitleitung 112a und einer Wortleitung 110b verkoppelt. Eine Phasenänderungs-Speicherzelle 104c ist elektrisch mit einer Bitleitung 112b und einer Wortleitung 110a verkoppelt, und eine Phasenänderungs-Speicherzelle 104d ist elektrisch mit einer Bitleitung 112b und einer Wortleitung 110b verkoppelt.
Jede Phasenänderungs-Speicherzelle 104 weist ein Phasenänderungselement 106 und eine Diode 109 auf. Die Phasenänderungs-Speicherzelle 104a weist ein Phasenänderungselement 106a und eine Diode 109a auf. Eine Seite des Phasenänderungselements 106a ist elektrisch mit einer Bitleitung 112a verkoppelt, und die andere Seite des Phasenänderungselements 106a ist elektrisch mit einer Seite der Diode 109a verkoppelt. Die andere Seite der Diode 109a ist elektrisch mit der Wortleitung 110a verkoppelt.
Die Phasenänderungs-Speicherzelle 104b weist ein Phasenänderungselement 106b und eine Diode 109b auf. Eine Seite des Phasenänderungselements 106b ist elektrisch mit einer Bitleitung 112a verkoppelt, und die andere Seite des Phasenänderungselements 106b ist elektrisch mit einer Seite der Diode 109b verkoppelt. Die andere Seite der Diode 109b ist elektrisch mit der Wortleitung 110b verkoppelt.
Die Phasenänderungs-Speicherzelle 104c weist ein Phasenänderungselement 106c und eine Diode 109c auf. Eine Seite des Phasenänderungselements 106c ist elektrisch mit einer Bitleitung 112b verkoppelt, und die andere Seite des Phasenänderungselements 106c ist elektrisch mit einer Seite der Diode 109c verkoppelt. Die andere Seite der Diode 109c ist elektrisch mit der Wortleitung 110a verkoppelt.
Die Phasenänderungs-Speicherzelle 104d weist ein Phasenänderungselement 106d und eine Diode 109d auf. Eine Seite des Phasenänderungselements 106d ist elektrisch mit einer Bitleitung 112b verkoppelt, und die andere Seite des Phasenänderungselements 106d ist elektrisch mit einer Seite der Diode 109d verkoppelt. Die andere Seite der Diode 109d ist elektrisch mit der Wortleitung 110b verkoppelt.
In einer anderen Ausführungsform ist jedes Phasenänderungselement 106 elektrisch mit einer Wortleitung 110 verkoppelt und jede Diode 109 ist elektrisch mit einer Bitleitung 112 verkoppelt. Beispielsweise ist bei der Phasenänderungs-Speicherzelle 104a eine Seite des Phasenänderungselements 106a elektrisch mit der Wortleitung 110a verkoppelt. Die andere Seite des Phasenänderungselements 106a ist elektrisch mit einer Seite der Diode 109a verkoppelt. Die andere Seite der Diode 190a ist elektrisch mit einer Bitleitung 112a verkoppelt.
In einer Ausführungsform weisen die Dioden 109 eine ähnliche bipolare pnp- oder npn-Struktur auf wie die Transistoren 108, aber praktisch sämtlicher Strom zum Lesen oder Beschreiben der Phasenänderungselemente 106 wird über eine Wortleitung 110 und eine Basisregion der einzelnen Dioden 109 geleitet. In dieser Ausführungsform dient der pn-Übergang des Kollektors als Isolierübergang, um die Diodenauswahlfunktionen auszuführen. Die Speichervorrichtung 100b arbeitet ähnlich wie die Speichervorrichtung 100a.
Die übrigen 2–28 und die begleitenden Beschreibungen treffen sowohl auf bipolare Transistorauswahleinrichtungen als auch auf Diodenauswahleinrichtungen zu. In der folgenden Beschreibung werden in einer Ausführungsform die Kollektorregionen, die Basisregionen und die Emitterregionen verwendet, um bipolare Transistoren 108 zu bilden. In einer anderen Ausführungsform werden die Basisregionen und die Emitterregionen verwendet, um Dioden 109 zu bilden, wobei die Kollektorregionen für Isolierung sorgen.
2 ist eine Draufsicht auf ein Phasenänderungs-Speicherzellenfeld 101. Jedes Phasenänderungselement 106 ist elektrisch mit dem Emitter eines vertikalen bipolaren Transistors verkoppelt. Die Basis jedes vertikalen bipolaren Transistors kontaktiert eine vergrabene metallisierte Wortleitung 110. Die einzelnen vergrabenen metallisierten Wortleitungen 110 verlaufen auf jeder Seite jeder Basenregion jedes bipolaren Transistors. In einer Ausführungsform sind die Wortleitungen 110 im Wesentlichen senkrecht zu den Bitleitungen 112. Ein Kontakt zwischen einer vergrabenen metallisierten Wortleitung 110 und einer Metallwortleitung 111 in einer höheren Metallisierungsschicht ist anstelle eines Phasenänderungselements 106 für jeweils zwei oder mehr Phasenänderungselemente 106 angeordnet. Eine flache Grabenisolierung (STI) 116 isoliert jede Speicherzelle gegen angrenzende Speicherzellen.
In einer anderen Ausführungsform, in der praktisch sämtlicher Strom durch eine Wortleitung 110 und eine Basis geleitet wird, werden die einzelnen Phasenänderungselemente durch eine Diode ausgewählt. In dieser Ausführungsform ist jedes Phasenänderungselement 106 elektrisch mit dem Emitter einer vertikalen Diode verkoppelt. Die Basis jeder vertikalen Diode kontaktiert eine metallisierte Wortleitung 110. Die einzelnen vergrabenen metallisierten Wortleitungen 110 verlaufen auf jeder Seite jeder Basisregion jeder Diode. In einer Ausführungsform sind die Wortleitungen 110 im Wesentlichen senkrecht zu den Bitleitungen 112.
3 und 4 sind Querschnittsdarstellungen einer Ausführungsform eines Phasenänderungs-Speicherzellenfelds 101. Die Querschnittsdarstellung von 4 ist senkrecht zu der in 3 dargestellten Querschnittsdarstellung. Das Phasenänderungs-Speicherzellenfeld 101 weist ein Substrat und Kollektorregionen 200, Basisregionen 202, Emitterregionen 204, vergrabene metallisierte Wortleitungen 206a–206b, erste Kontakte 208, Phasenänderungselemente 106, zweite Kontakte 210, Bitleitungen 112 und Isoliermaterial 212 auf.
In einer Ausführungsform stellt jede Kollektorregion 200, jede Basisregion 202 und jede Emitterregion 204 einen vertikalen bipolaren Transistor 108 bereit. In einer anderen Ausführungsform stellt jede Kollektorregion 200 eine Isolierung bereit und jede Basisregion 202 und jede Emitterregion 204 stellt eine vertikale Diode 109 bereit. Jede Emitterregion 204 ist elektrisch mit einem ersten Kontakt 208 verkoppelt. Jeder erste Kontakt 208 ist elektrisch mit einem Phasenänderungselement 106 verkoppelt. Jedes Phasenänderungselement 106 ist elektrisch mit einem zweiten Kontakt 210 verkoppelt. Jeder zweite Kontakt 210 ist elektrisch mit einer Bitleitung 112 verkoppelt. Ein vergrabener Wortleitungsabschnitt 206a verläuft auf einer Seite jeder Basisregion 202, und ein vergrabener Wortleitungsabschnitt 206b verläuft entlang der gegenüber liegenden Seite jeder Basisregion 202. Das Isoliermaterial 212 sorgt für eine flache Grabenisolierung (STI), um jede Phasenänderungs-Speicherzelle gegen angrenzende Speicherzellen zu isolieren.
Jedes Phasenänderungselement 106 umfasst ein Phasenänderungsmaterial, das aus einer Reihe von Materialien gemäß der vorliegenden Erfindung bestehen kann. Im Allgemeinen sind Chalcogenidlegierungen, die eines oder mehrere Elemente der Gruppe IV des Periodensystems enthalten, als solche Materialien geeignet. In einer Ausführungsform besteht das Phasenänderungsmaterial des Phasenänderungselements 106 aus einer Chalcogenidverbindung, wie GeSbTe, SbTe, GeTe oder AgInSbTe. In einer anderen Ausführungsform ist das Phasenänderungsmaterial frei von Chalcogenid, beispielsweise GeSb, GaSb, InSb oder GeGaInSb. In anderen Ausführungsformen besteht das Phasenänderungsmaterial aus irgendeinem geeigneten Material, einschließlich eines oder mehrerer der Elemente Ge, Sb, Te, Ga, As, In, Se und S.
Das Isoliermaterial 212 kann ein geeignetes dielektrisches Material, wie SiO2, fluoriertes Silicatglas (FSG), Borphosphor-Silicatglas (BPSG), Borsilicatglas (BSG) oder ein Material mit kleiner Dielektrizitätskonstante bzw. low-k, einschließen. Der erste Kontakt 208 und der zweite Kontakt 210 schließen jegliches geeignete Material ein, wie TiN, TaN, W, C, TiSiN, TiAlN, TaAlN oder Silicid. Vergrabene Wortleitungsabschnitte 206a und 206b können jegliches geeignete Metall oder Silicid, wie Co, Ti, W, TiN, CoSi2, TiSi, NiSi oder NiPtSi, einschließen. Bitleitungen 112 können jegliches geeignete elektrisch leitfähige Material, wie Cu, Al oder W, einschließen.
In einer Ausführungsform sind die bipolaren Transistoren pnp-Transistoren, so dass die Kollektorregionen 200 zum p-Typ gehören, die Basisregionen 202 zum n-Typ gehören und die Emitterregionen 204 zum p-Typ gehören. In einer anderen Ausführungsform sind die Transistoren 108 npn-Transistoren, so dass die Kollektorregionen 200 zum n-Typ gehören, die Basisregionen 202 zum p-Typ gehören und die Emitterregionen 204 zum n-Typ gehören.
In einer anderen Ausführungsform sind die Dioden 109 np-Dioden, so dass die Basisregionen 202 zum n-Typ gehören und die Emitterregionen 204 zum p-Typ gehören. In einer anderen Ausführungsform sind die Dioden 109 pn-Dioden, so dass die Basisregionen 202 zum p-Typ gehören und die Emitterregionen 204 zum n-Typ gehören.
Erste Kontakte 208, Phasenänderungselemente 106 und zweite Kontakte 210 können jegliche geeigneten Abmessungen aufweisen und können in jeder geeigneten Konfiguration angeordnet sein, beispielsweise in einer Säulen- oder Verbindungslochkonfiguration. Außerdem können erste Kontakte 208 und/oder zweite Kontakte 210 Heizkontakte zum Erwärmen der Phasenänderungselemente 106 während des Programmierens einschließen.
Die folgenden 5–11 zeigen eine Ausführungsform eines Verfahrens zur Erzeugung eines Phasenänderungs-Speicherfeldes 101. 5 ist eine Querschnittsdarstellung einer Ausführungsform eines Substrats 200a, einer ersten Materialschicht 200b, einer zweiten Materialschicht 202a und einer dritten Materialschicht 204a. Auf epitaktische Weise wird eine p-Typ-Materialschicht auf einem p-Typ-Substrat 200a gezüchtet, um eine erste Materialschicht 200b bereitzustellen. Eine n-Typ-Materialschicht wird auf der ersten Materialschicht 202b gezüchtet, um eine zweite Materialschicht 202a bereitzustellen. Eine p-Typ-Materialschicht wird auf der zweiten Materialschicht 202a gezüchtet, um eine dritte Materialschicht 204a bereitzustellen.
In einer anderen Ausführungsform schließt das Substrat 200a eine n-Typ-Senke in einem p-Typ-Substrat ein. In dieser Ausführungsform wird eine n-Typ-Materialschicht auf einer n-Typ-Senke 200a gezüchtet, um zuerst eine Materialschicht 200b bereitzustellen. Eine p-Typ-Materialschicht wird auf der ersten Materialschicht 200b gezüchtet, um eine zweite Materialschicht 202a bereitzustellen. Eine n-Typ-Materialschicht wird auf der zweiten Materialschicht 202a gezüchtet, um eine dritte Materialschicht 204a bereitzustellen. In einer anderen Ausführungsform werden geeignete Dotierungskonzentrationsprofile für das Substrat 200a, die erste Materialschicht 200b, die zweite Materialschicht 202a und die dritte Materialschicht 204a mittels Ionenimplantation in das Silizium anstelle der oben beschriebenen epitaktischen Schritte erreicht.
6 ist eine Querschnittsdarstellung einer Ausführungsform von Kollektorregionen 200, Basisregionen 202 und Emitterabschnitten 204b nach dem Ätzen von Gräben 220 in die dritte Materialschicht 204a, die zweite Materialschicht 202a und die erste Materialschicht 200b. Die dritte Materialschicht 204a, die zweite Materialschicht 202a und die erste Materialschicht 200b werden geätzt, um Gräben 220 und Emitterabschnitte 204b, Basisregionen 202 und Kollektorregionen 200 bereitzustellen.
7 ist eine Querschnittsdarstellung einer Ausführungsform der Kollektorregionen 200, der Basisregionen 202, der Emitterabschnitte 204b und einer ersten Isoliermaterialschicht 212a. Isoliermaterial, wie SiO₂, FSG, BPSG, BSG, low-k-Material oder ein anderes geeignetes dielektrisches Material wird über freiliegenden Abschnitten von Kollektorregionen 200, Basisregionen 202 und Emitterregionen 204b abgeschieden. Das Isoliermaterial wird mittels chemischer Dampfabscheidung (CVD), hochdichter Plasma-CVD (HDP-CVD), Atomschichtabscheidung (ALD), metallorganischer chemischer Dampfabscheidung (MOCVD), physikalischer Dampfabscheidung (PVD), Dampfstrahlabscheidung (JVP) oder einer anderen geeigneten Technik abgeschieden. Das Isoliermaterial wird dann zurückgeätzt, um Emitterabschnitte 204b und einen ersten Abschnitt 222 der Basisregionen 202 freizulegen, um eine erste Isoliermaterialschicht 212a bereitzustellen. Die erste Isoliermaterialschicht 212a schützt jeden einzelnen pn-Übergang zwischen Kollektorregionen 200 und Basisregionen 202 gegen einen elektrischen Kurzschluss in den folgenden Schritten.
8 ist eine Querschnittsdarstellung einer Ausführungsform von Kollektorregionen 200, Basisregionen 202, Emitterabschnitten 204b, einer ersten Isoliermaterialschicht 212a und einer Metallschicht 224. Ein Metall, wie Co, Ti, W, Ni, NiPt oder ein anderes geeignetes Metall, wird über freiliegenden Abschnitten von Emitterabschnitten 204b, Basisregionen 202 und einer ersten Isoliermaterialschicht 212a abgeschieden, um eine Metallschicht 224 bereitzustellen. Das Metall wird mittels PVD oder einer anderen geeigneten Abscheidungstechnik anhand eines Visierlinienverfahrens abgeschieden, so dass nur sehr wenig Metall an den Seitenwänden von Emitterabschnitten 204b abgeschieden wird.
9 ist eine Querschnittsdarstellung einer Ausführungsform von Kollektorregionen 200, Basisregionen 202, Emitterabschnitten 202, Emitterabschnitten 204b, einer ersten Isoliermaterialschicht 212a und von Metallschichten 225a und 225b nach dem Ätzen der Metallschicht 224. Die Metallschicht 224 wird zurückgeätzt, um die Seitenwände von Emitterabschnitten 204b und eines zweiten Abschnitts 226 der Basisregionen 202 freizulegen, um Metallschichten 225a und 225b bereitzustellen. Die Metallschicht 224 wird anhand einer isotropen nasschemischen Ätzung oder einer anderen geeigneten Ätzung geätzt, um das Metall von den Seitenwänden von Emitterabschnitten 204b und eines zweiten Abschnitts 226 von Basisregionen 202 zu entfernen. Nach dem Ätzen verbleibt die Metallschicht 225a auf den Emitterabschnitten 204b, und die Metallschicht 225b verbleibt auf der ersten Isoliermaterialschicht 212a und den angrenzenden Basisregionen 202. Die Metallschichten 225a und 225b werden dann geglüht, so dass Salicid an der Grenzfläche der Metallschicht 225a und der Emitterabschnitte 204b gebildet wird, und Salicid an der Grenzfläche der Metallschicht 225b und der Basisregionen 202 gebildet wird.
10 ist eine Querschnittsdarstellung einer Ausführungsform von Kollektorregionen 200, Basisregionen 202, Emitterabschnitten 204b, einer ersten Isoliermaterialschicht 212a, von Salicid-Kontakten 208a und von Salicid-Wortleitungen 206a–206b. Nach dem Glühen wird jegliches verbliebene Metall selektiv geätzt, um Salicid-Kontakte 208a und Salicid-Wortleitungen 206a–206b bereitzustellen. Nach dem Ätzen des verbliebenen Metalls verbleiben Salicid-Kontakte 208a auf den Emitterabschnitten 204b. Salicid-Wortleitungsabschnitte 206a kontaktieren eine Seite der Basisregionen 202, und Salicid-Wortleitungsabschnitte 206b kontaktieren die gegenüber liegende Seite der Basisregionen 202.
11 ist eine Querschnittsdarstellung einer Ausführungsform von Kollektorregionen 200, Basisregionen 202, Emitterregionen 204, einer ersten Isoliermaterialschicht 212a, von Salicid-Kontakten 208b, vergrabenen Salicid-Wortleitungen 206a–206b und einer zweiten Isoliermaterialschicht 212b. Die Salicid-Kontakte 208a werden geätzt, um Salicid-Kontakte 208b bereitzustellen, welche einen Teil von ersten Kontakten 208, die in 4 dargestellt sind, bilden. Emitterabschnitte 204b werden geätzt, um Emitterregionen 204 bereitzustellen wie in 4 dargestellt.
Ein Isoliermaterial, wie SiO₂, FSG, BPSG, BSG, ein low-k-Material oder ein anderes geeignetes dielektrisches Material wird über freiliegenden Abschnitten von Salicid-Kontakten 208b, Emitterregionen 204, Basisregionen 202, Salicid-Wortleitungen 206a–206b und einer ersten Isoliermaterialschicht 212a abgeschieden. Das Isoliermaterial wird anhand von CVD, HDP-CVD, ALD, MOCVD, PVD, JVP oder einer anderen geeigneten Abscheidungstechnik abgeschieden. Das Isoliermaterial wird dann anhand einer chemisch-mechanischen Planarisierung (CMP) oder einer anderen geeigneten Planarisierungstechnik planarisiert, um die Salicid-Kontakte 208b freizulegen. Zusätzliche Teile der ersten Kontakte 208, Phasenänderungselemente 106, zweite Kontakte 210 und Bitleitungen 112 werden dann gefertigt, um ein Phasenänderungs-Speicherzellenfeld 101 bereitzustellen wie bereits beschrieben und wie mit Bezug auf die 2–4 dargestellt.
Die folgenden 12–18 stellen eine andere Ausführungsform eines Verfahrens zur Erzeugung eines Phasenänderungs-Speicherzellenfelds 101 dar. 12 ist eine Querschnittsdarstellung einer Ausführungsform eines Substrats 200a, einer ersten Materialschicht 200b, einer zweiten Materialschicht 202a, einer dritten Materialschicht 204a und einer Schutzmaterialschicht 240a. Unter Verwendung von Epitaxie wird ein p-Typ-Material auf einem p-Typ-Substrat 200a gezüchtet, um eine erste Materialschicht 200b bereitzustellen. Eine n-Typ-Materialschicht wird auf der ersten Materialschicht 200b gezüchtet, um eine zweite Materialschicht 202a bereitzustellen. Eine p-Typ-Materialschicht wird auf der zweiten Materialschicht 202a gezüchtet, um eine dritte Materialschicht 204a bereitzustellen.
In einer anderen Ausführungsform schließt das Substrat 200a eine n-Typ-Senke in einem p-Typ-Substrat ein. In dieser Ausführungsform wird ein n-Typ-Material auf einer n-Typ-Senke 200a gezüchtet, um eine erste Materialschicht 200b bereitzustellen. Eine p-Typ-Materialschicht wird auf der ersten Materialschicht 200b gezüchtet, um eine zweite Materialschicht 202a bereitzustellen. Eine n-Typ-Materialschicht wird auf der zweiten Materialschicht 202a gezüchtet, um eine dritte Materialschicht 204a bereitzustellen. In einer anderen Ausführungsform werden geeignete Dotierungskonzentrationsprofile für das Substrat 200a, die erste Materialschicht 200b, die zweite Materialschicht 202a und die dritte Materialschicht 204a mittels Ionenimplantation in das Silizium statt der oben beschriebenen epitaktischen Schritte erreicht.
Ein Schutzmaterial, wie SiN oder ein anderes geeignetes dielektrisches Material wird über der dritten Materialschicht 204a abgeschieden, um eine Schutzmaterialschicht 240a bereitzustellen. Die Schutzmaterialschicht 240a wird anhand von CVD, HDP-CVD, ALD, MOCVD, PVD, JVP oder einer anderen geeigneten Abscheidungstechnik abgeschieden.
13 ist eine Querschnittsdarstellung einer Ausführungsform von Kollektorregionen 200, Basisregionen 202, Emitterabschnitten 204b und einer Schutzmaterialschicht 240b nach dem Ätzen von Gräben 220 in die Schutzmaterialschicht 240a, die dritte Materialschicht 204a, die zweite Materialschicht 202a und die erste Materialschicht 200b. Die Schutzmaterialschicht 240a, die dritte Materialschicht 204a, die zweite Materialschicht 202a und die erste Materialschicht 200b werden geätzt, um Gräben 220 und eine Schutzmaterialschicht 240b, Emitterabschnitte 204b, Basisregionen 202 und Kollektorregionen 200 bereitzustellen.
14 ist eine Querschnittsdarstellung einer Ausführungsform von Kollektorregionen 200, Basisregionen 202, Emitterabschnitten 204b, einer Schutzmaterialschicht 240b und einer ersten Isoliermaterialschicht 212a. Isoliermaterial, wie SiO₂, FSG, BPSG, BSG, low-k-Material oder ein anderes geeignetes dielektrisches Material, wird über freiliegenden Abschnitten der Kollektorregionen 200, der Basisregionen 202, der Emitterabschnitte 204b und der Schutzmaterialschicht 240b abgeschieden. Das Isoliermaterial wird anhand von CVD, HDP-CVD, ALD, MOCVD, PVD, JVP oder eines anderen geeigneten Verfahrens abgeschieden. Das Isoliermaterial wird dann zurückgeätzt, um die Schutzmaterialschicht 240b, die Emitterabschnitte 204b und einen ersten Abschnitt 222 von Basisregionen 202 freizulegen, um eine erste Isoliermaterialschicht 212a bereitzustellen. Die erste Isoliermaterialschicht 212a schützt jeden pn-Übergang zwischen Kollektorregionen 200 und Basisregionen 202 gegen einen elektrischen Kurzschluss in den folgenden Verarbeitungsschritten.
15 ist eine Querschnittsdarstellung einer Ausführungsform von Kollektorregionen 200, Basisregionen 202, Emitterabschnitten 204b, einer Schutzmaterialschicht 240b, einer ersten Isoliermaterialschicht 212a und einer Metallschicht 224. Ein Metall, wie Co, Ti, W, Ni, NiPt oder ein anderes geeignetes Metall wird über freiliegenden Abschnitten von Basisregionen 202, Emitterabschnitten 204b, einer Schutzmaterialschicht 240b und einer ersten Isoliermaterialschicht 212a abgeschieden, um eine Metallschicht 224 bereitzustellen. Das Metall wird anhand von PVD oder eines anderen geeignete Abscheidungsverfahrens mittels einer Visierlinientechnik abgeschieden, so dass nur sehr wenig Metall an den Seitenwänden von Emitterabschnitten 204b und an Seitenwänden der Schutzmaterialschicht 240b abgeschieden wird.
16 ist eine Querschnittsdarstellung einer Ausführungsform von Kollektorregionen 200, Basisregionen 202, Emitterabschnitten 204b, einer Schutzmaterialschicht 240b, einer ersten Isoliermaterialschicht 212a und von Metallschichten 225a und 225b nach dem Ätzen der Metallschicht 224. Die Metallschicht wird zurückgeätzt, um die Seitenwände der Schutzmaterialschicht 240b, der Emitterabschnitte 204b und einen zweiten Abschnitt 226 der Basisregionen 202 freizulegen, um Metallschichten 225a und 225b bereitzustellen. Die Metallschicht 224 wird anhand einer isotropen nasschemischen Ätzung oder einer anderen geeigneten Ätzung geätzt, um das Metall von den Seitenwänden der Schutzmaterialschicht 240b, der Emitterabschnitte 204b und des zweiten Abschnitts 226 der Basisregionen 202 zu entfernen. Nach dem Ätzen verbleibt die Metallschicht 225a auf der Schutzmaterialschicht 240b und die Metallschicht 225b verbleibt auf dem ersten Isoliermaterial 212a und angrenzenden Basisregionen 202. Dann werden die Metallschichten 225a und 225b geglüht, so dass Salicid an der Grenzfläche der Metallschicht 225b und der Basisregionen 202 ausgebildet wird. Die Schutzmaterialschicht 240b verhindert, dass sich Salicid zwischen der Metallschicht 225a und den Emitterabschnitten 204b bildet.
17 ist eine Querschnittsdarstellung einer Ausführungsform von Kollektorregionen 200, Basisregionen 202, Emitterabschnitten 204b, einer Schutzmaterialschicht 240b, einer ersten Isoliermaterialschicht 212a und von Salicid-Wortleitungen 206a–206b. Nach dem Glühen wird etwaiges verbliebenes Metall selektiv geätzt, um die Metallschicht 225a zu entfernen und um Salicid-Wortleitungen 206a–206b bereitzustellen. Salicid-Wortleitungsabschnitte 206a kontaktieren eine Seite von Basisregionen 202, und Salicid-Wortleitungsabschnitte 206b kontaktieren die gegenüber liegende Seite der Basisregionen 202.
18 ist eine Querschnittsdarstellung einer Ausführungsform von Kollektorregionen 200, Basisregionen 202, Emitterregionen 204, einer ersten Isoliermaterialschicht 212a, von vergrabenen Salicid-Wortleitungen 206a–206b und einer zweiten Isoliermaterialschicht 212b. Die Schutzmaterialschicht 240b wird durch selektives Ätzen entfernt. Emitterabschnitte 204b werden geätzt, um Emitterregionen 204 auszubilden wie in 4 dargestellt.
Isoliermaterial, wie SiO₂, FSG, BPSG, BSG, low-k-Material oder ein anderes geeignetes dielektrisches Material wird über freiliegenden Abschnitten der Emitterregionen 204, der Basisregionen 202, der Salicid-Wortleitungen 206a–206b und der ersten Isoliermaterialschicht 212a abgeschieden. Das Isoliermaterial wird anhand von CVD, HDP-CVD, ALD, MOCVD, PVD, JVP oder einer anderen geeigneten Abscheidungstechnik abgeschieden. Das Isoliermaterial wird dann anhand von CMP oder einer anderen geeigneten Planarisierungstechnik planarisiert, um Emitterregionen 204 freizulegen. Erste Kontakte 208, Phasenänderungselemente 106, zweite Kontakte 210 und Bitleitungen 112 werden dann erzeugt, um ein Phasenänderungs-Speicherzellenfeld 101 bereitzustellen, wie bereits mit Bezug auf die 2–4 beschrieben und dargestellt.
Die folgenden 19–28 stellen eine andere Ausführungsform eines Verfahrens zur Erzeugung eines Phasenänderungs-Speicherzellenfelds 101 dar. 19 ist eine Querschnittsdarstellung einer Ausführungsform eines Substrats 200a, einer ersten Metallschicht 200b, einer zweiten Metallschicht 202a und einer Schutzmaterialschicht 260a. Unter Verwendung von Epitaxie wird eine p-Typ-Materialschicht auf einem p-Typ-Substrat 200a gezüchtet, um eine erste Materialschicht 200b bereitzustellen. Ein n-Typ-Material wird auf der ersten Materialschicht 200b gezüchtet, um eine zweite Materialschicht 202a bereitzustellen. In einer anderen Ausführungsform weist ein Substrat 200a eine n-Typ-Senke in einem p-Typ-Substrat auf. In dieser Ausführungsform wird eine n-Typ-Materialschicht auf einer n-Typ-Senke gezüchtet, um eine erste Materialschicht 200b bereitzustellen. Eine p-Typ-Materialschicht wird auf der ersten Materialschicht 200b gezüchtet, um eine zweite Materialschicht 202a bereitzustellen. In einer anderen Ausführungsform werden geeignete Dotierungskonzentrationsprofile für das Substrat 200a, die erste Materialschicht 200b und die zweite Materialschicht 202a mittels Ionenimplantation in das Silizium statt der oben beschriebenen epitaktischen Schritte erreicht.
Ein Schutzmaterial, wie SiN oder ein anderes geeignetes dielektrisches Material, wird über der zweiten Materialschicht 202a abgeschieden, um eine Schutzmaterialschicht 260a bereitzustellen. Die Schutzmaterialschicht 260a wird anhand von CVD, HDP-CVD, ALD, MOCVD, PVD, JVP oder einer anderen geeigneten Abscheidungstechnik abgeschieden.
20 ist eine Querschnittsdarstellung einer Ausführungsform einer ersten Materialschicht 200c, einer zweiten Materialschicht 202b und einer Schutzmaterialschicht 260 nach dem Ätzen von Gräben 262 in die Schutzmaterialschicht 260a und die zweite Materialschicht 202a. Das Substrat 200a und die erste Materialschicht 200b werden kombiniert, um eine erste Materialschicht 200c bereitzustellen. Die Schutzmaterialschicht 260a und die zweite Materialschicht 202a werden geätzt, um Gräben 262 und eine Schutzmaterialschicht 260b und eine zweite Materialschicht 202b bereitzustellen. Die zweite Materialschicht 202b bedeckt die erste Materialschicht 200c vollständig.
21 ist eine Querschnittsdarstellung einer Ausführungsform einer ersten Materialschicht 200c, einer zweiten Materialschicht 202b, einer Schutzmaterialschicht 260b und einer Metallschicht 264. Ein Metall, wie Co, Ti, W, Ni, NiPt oder ein anderes geeignetes Metall, wird formtreu über freiliegenden Abschnitten der Schutzmaterialschicht 260b und der zweiten Materialschicht 202b abgeschieden, um eine Metallschicht 264 bereitzustellen.
22 ist eine Querschnittsdarstellung einer Ausführungsform einer ersten Materialschicht 200c, einer zweiten Materialschicht 202c, einer Schutzmaterialschicht 260b und von Abstandhaltern 206a und 206b. Die Metallschicht 264 wird anhand einer Spacer-Ätzung geätzt, um Abstandhalter 206a und 206b bereitzustellen. Die Abstandhalter 206a–206b stellen Metallwortleitungen bereit. In einer Ausführungsform werden Metallwortleitungen 206a–206b geglüht, um Salicid-Wortleitungen zu bilden.
23 ist eine Querschnittsdarstellung einer Ausführungsform von Kollektorregionen 200, einer zweiten Materialschicht 202c, einer Schutzmaterialschicht 260b und von Wortleitungen 206a–206b nach dem Ätzen von Gräben 266. Die zweite Materialschicht 202b und die erste Materialschicht 200c werden geätzt, um Gräben 266 bereitzustellen, die sich von selbst an den Wortleitungen 206a–206b ausrichten, um eine zweite Materialschicht 202c und Kollektorregionen 200 bereitzustellen.
24 ist eine Querschnittsdarstellung einer Ausführungsform von Kollektorregionen 200, einer zweiten Materialschicht 202c, vergrabenen Wortleitungen 206a–20b, einer Schutzmaterialschicht 260b und einer ersten Isoliermaterialschicht 212c. Isoliermaterial, wie SiO₂, FSG, BPSG, BSG, low-k-Material oder ein anderes geeignetes dielektrisches Material, wird über freiliegenden Abschnitten der Kollektorregionen 200, der zweiten Materialschicht 202c, von Wortleitungen 206a–206b und der Schutzmaterialschicht 260b abgeschieden. Das Isoliermaterial wird anhand von CVD, HDP-CVD, ALD, MOCVD, PVD, JVP oder einer anderen geeigneten Abscheidungstechnik abgeschieden. Das Isoliermaterial wird dann anhand von CMP oder einer anderen geeigneten Planarisierungstechnik planarisiert, um die Schutzmaterialschicht 260b freizulegen und um eine erste Isoliermaterialschicht 212c bereitzustellen.
25 ist eine Querschnittsdarstellung einer Ausführungsform von Kollektorregionen 200, einer zweiten Materialschicht 202c, vergrabenen Wortleitungen 206a–206b und einer Isoliermaterialschicht 212c. Die Schutzmaterialschicht 260b wird anhand einer selektiven Ätzung entfernt, um die zweite Materialschicht 202c freizulegen.
26 ist eine Querschnittsdarstellung einer Ausführungsform von Kollektorregionen 200, vergrabenen Wortleitungen 206a–206b, einer Isoliermaterialschicht 212c und von Basisregionen 202. Mittels Epitaxie wird ein Basismaterial auf einer zweiten Materialschicht 202c gezüchtet, um Basisregionen 202 bereitzustellen. In einer Ausführungsform, in der die zweite Materialschicht 202c ein n-Typ-Material aufweist, wird ein n-Typ-Material auf der zweiten Materialschicht 202c gezüchtet, um n-Typ-Basisregionen 202 bereitzustellen. In einer anderen Ausführungsform, in der die zweite Materialschicht 202c ein p-Typ-Material aufweist, wird ein p-Typ-Material auf der zweiten Materialschicht 202c gezüchtet, um p-Typ-Basisregionen 202 bereitzustellen.
27 ist eine Querschnittsdarstellung einer Ausführungsform von Kollektorregionen 200, Basisregionen 202, vergrabenen Wortleitungen 206a–206b, einer Isoliermaterialschicht 212c und von Emitterabschnitten 204b. Mittels Epitaxie werden Emitterabschnitte 204b auf den Basisregionen 202 gezüchtet. In einer Ausführungsform, in der die Basisregionen 202 ein n-Typ-Material aufweisen, wird ein p-Typ-Emittermaterial auf den Basisregionen 202 gezüchtet, um p-Typ-Emitterabschnitte 204b bereitzustellen. In einer anderen Ausführungsform, in der die Basisregionen 202 ein p-Typ-Material aufweisen, wird ein n-Typ-Emittermaterial auf den Basisregionen 202 gezüchtet, um n-Typ-Emitterabschnitte 204b bereitzustellen. In einer anderen Ausführungsform wird eine Ionenimplantation angewendet, um den Dotierungsgrad im oberen Abschnitt der Basisregionen 202 einzustellen, um die Emitterabschnitte 204b bereitzustellen.
28 ist eine Querschnittsdarstellung einer Ausführungsform von Kollektorregionen 200, Basisregionen 202, vergrabenen Wortleitungen 206a–206b, Emitterregionen 204, einer ersten Isoliermaterialschicht 212c und einer zweiten Isoliermaterialschicht 212d. Die Emitterabschnitte 204b werden geätzt, um Emitterregionen 204 auszubilden wie in 4 dargestellt. Isoliermaterial, wie SiO₂, FSG, BPSG, BSG, low-k-Material oder ein anderes geeignetes dielektrisches Material, wird über freiliegenden Abschnitten der Emitterregionen 204, Basisregionen 202 und der ersten Isoliermaterialschicht 212c abgeschieden. Das Isoliermaterial wird anhand von CVD, HDP-CVD, ALD, MOCVD, PVD, JVP oder einer anderen geeigneten Abscheidungstechnik abgeschieden. Das Isoliermaterial wird dann anhand von CMP oder einer anderen geeigneten Planarisierungstechnik planarisiert, um die Emitterregionen 204 freizulegen. Erste Kontakte 208, Phasenänderungselemente 106, zweite Kontakte 210 und Bitleitungen 112 werden dann erzeugt, um ein Phasenänderungs-Speicherzellenfeld 101 zu erzeugen wie oben beschrieben und wie mit Bezug auf die 2–4 dargestellt.
Ausführungsformen der vorliegenden Erfindung stellen auch ein Phasenänderungs-Speicherfeld bereit, das vergrabene Wortleitungen einschließt. Die vergrabenen metallisierten Wortleitungen kontaktieren die Seiten der Basisregionen von vertikal ausgerichteten bipolaren Transistoren oder Dioden, die verwendet werden, um auf Phasenänderungs-Speicherelemente zuzugreifen. Durch die Verwendung von vergrabenen metallisierten Wortleitungen kann die Basisdotierung optimiert werden, ohne durch den Serienwiderstand der Wortleitung eingeschränkt zu werden. Außerdem kann die Dichte des Phasenänderungs-Speicherzellenfelds erhöht werden und gleichmäßigere Betriebsbedingungen für die resistiven Elemente an unterschiedlichen Positionen entlang der Wortleitungen können erreicht werden. Außerdem werden parasitäre bipolare Transistorwirkungen zwischen benachbarten Speicherzellen wirksam unterdrückt, da die Trägerrekombinationsrate an der metallischen Wortleitung deutlich erhöht ist, wodurch die Minoritätsträgerinjektion in die benachbarte Basisregion minimiert wird.
Obwohl der Schwerpunkt bei den hierin beschriebenen spezifischen Ausführungsformen im Wesentlichen auf der Verwendung von Phasenänderungs-Speicherelementen liegt, kann die vorliegende Erfindung bei jedweden Arten von resistiven Speicherelementen oder Widerstands-Änderungs-Elementen verwendet werden.
Obwohl hier spezifische Ausführungsformen illustriert und beschrieben wurden, weiß der Fachmann, dass eine Reihe von alternativen und/oder äquivalenten Implementierungen statt den dargestellten und beschriebenen Ausführungsformen verwendet werden können, ohne vom Bereich der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll jegliche Adaptionen und Variationen der hierin erörterten spezifischen Ausführungsformen umfassen. Daher soll die Erfindung nur durch die Ansprüche und deren Äquivalente begrenzt werden.

Claims

Integrierte Schaltung einschließlich einer Speicherzelle, die aufweist: eine vertikale bipolare Auswahleinrichtung, die eine Basis und einen Emitter einschließt; ein resistives Speicherelement, das mit dem Emitter verkoppelt ist; und eine vergrabene metallisierte Wortleitung, welche die Basis kontaktiert.
Integrierte Schaltung nach Anspruch 1, wobei die vergrabene Wortleitung ein Salicid umfasst.
Integrierte Schaltung nach Anspruch 1, wobei die vergrabene Wortleitung ein Metall umfasst.
Integrierte Schaltung nach Anspruch 1, die ferner aufweist: einen Kontakt zwischen dem resistiven Speicherelement und dem Emitter.
Integrierte Schaltung nach Anspruch 4, wobei der Kontakt ein Salicid umfasst.
Integrierte Schaltung nach Anspruch 4, wobei der Kontakt ein Metall umfasst.
Integrierte Schaltung nach Anspruch 1, wobei die vertikale bipolare Auswahleinrichtung einen Transistor umfasst.
Integrierte Schaltung nach Anspruch 7, wobei der Transistor einen npn-Transistor umfasst.
Integrierte Schaltung nach Anspruch 7, wobei der Transistor einen pnp-Transistor umfasst.
Integrierte Schaltung nach Anspruch 1, wobei die vertikale bipolare Auswahleinrichtung eine Diode umfasst.
Integrierte Schaltung nach Anspruch 1, wobei das resistive Speicherelement ein Phasenänderungselement umfasst.
Speicher, der aufweist: eine erste vertikale bipolare Auswahleinrichtung, die eine erste Basis und einen ersten Emitter einschließt; ein erstes Phasenänderungselement, das mit dem ersten Emitter verkoppelt ist; eine zweite vertikale bipolare Auswahleinrichtung, die eine zweite Basis und einen zweiten Emitter einschließt; ein zweites Phasenänderungselement, das mit dem zweiten Emitter verkoppelt ist; und eine vergrabene Wortleitung, welche mit der ersten Basis und der zweiten Basis in Kontakt steht.
Speicher nach Anspruch 12, wobei die erste vertikale bipolare Auswahleinrichtung eine erste Diode umfasst und wobei die zweite vertikale bipolare Auswahleinrichtung eine zweite Diode umfasst.
Speicher nach Anspruch 12, wobei die erste vertikale bipolare Auswahleinrichtung einen ersten Transistor aufweist, der einen ersten Kollektor einschließt, und wobei die zweite vertikale bipolare Auswahleinrichtung einen zweiten Transistor aufweist, der einen zweiten Kollektor einschließt.
Speicher nach Anspruch 14, der ferner aufweist: ein Substrat, das den ersten Kollektor und den zweiten Kollektor kontaktiert.
Speicher nach Anspruch 15, wobei das Substrat entweder einen Sammelleiter oder einen Erdleiter bereitstellt.
Speicher nach Anspruch 12, der ferner aufweist: eine Bitleitung, die mit dem ersten Phasenänderungselement und mit dem zweiten Phasenänderungselement verkoppelt ist.
Speicher nach Anspruch 12, der ferner aufweist: eine erste Bitleitung, die mit dem ersten Phasenänderungselement verkoppelt ist; und eine zweite Bitleitung, die mit dem zweiten Phasenänderungselement verkoppelt ist.
Speicher nach Anspruch 12, der ferner aufweist: eine flache Grabenisolierung zwischen der ersten bipolaren Auswahleinrichtung und der zweiten bipolaren Auswahleinrichtung.
Verfahren zur Fertigung einer Speicherzelle, wobei das Verfahren umfasst: Ausbilden einer vertikalen bipolaren Auswahleinrichtung, die eine Basis und einen Emitter einschließt; Ausbilden einer vergrabenen metallisierten Wortleitung, welche die Basis der vertikalen bipolaren Auswahleinrichtung kontaktiert, und Ausbilden eines resistiven Speicherelements, das mit dem Emitter verkoppelt wird.
Verfahren nach Anspruch 20, wobei die Ausbildung der vergrabenen Wortleitung die Ausbildung einer Salicid-Wortleitung umfasst.
Verfahren nach Anspruch 20, wobei die Ausbildung der vergrabenen Wortleitung die Ausbildung einer Metall-Wortleitung umfasst.
Verfahren nach Anspruch 20, das ferner umfasst: Ausbilden eines Kontakts zwischen dem resistiven Speicherelement und dem Emitter.
Verfahren nach Anspruch 23, wobei die Ausbildung des Kontakts die Ausbildung eines Salicid-Kontakts umfasst.
Verfahren nach Anspruch 23, wobei die Ausbildung des Kontakts die Ausbildung eines Metall-Kontakts umfasst.
Verfahren nach Anspruch 20, wobei die Ausbildung der vertikalen bipolaren Auswahleinrichtung die Ausbildung eines Transistors umfasst.
Verfahren nach Anspruch 26, wobei die Ausbildung der vertikalen bipolaren Auswahleinrichtung die Ausbildung eines npn-Transistors umfasst.
Verfahren nach Anspruch 26, wobei die Ausbildung der vertikalen bipolaren Auswahleinrichtung die Ausbildung eines pnp-Transistors umfasst.
Verfahren nach Anspruch 20, wobei die Ausbildung der vertikalen bipolaren Auswahleinrichtung die Ausbildung einer Diode umfasst.
Verfahren nach Anspruch 20, wobei die Ausbildung des resistiven Speicherelements die Ausbildung eines Phasenänderungs-Speicherelements umfasst.
Verfahren zu Fertigung einer Speicherzelle, wobei das Verfahren umfasst: Ausbilden einer Kollektorregion, einer Basisregion und eines Emitterabschnitts für eine vertikale bipolare Auswahleinrichtung auf einem Substrat; Isolieren der Kollektorregion und eines ersten Abschnitts der Basisregion mit Isoliermaterial; Abscheiden von Metall über freiliegenden Abschnitten des Emitterabschnitts und der Basisregion; Rückätzen des Metalls, um einen zweiten Abschnitt der Basisregion und Seitenwände des Emitterabschnitts freizulegen; Glühen des Metalls, um Salicid, das die Seitenwände der Basisregion und eine Oberseite des Emitterabschnitts kontaktiert, zu bilden; selektives Ätzen des Metalls, das kein Salicid bildet, um Salicid-Wortleitungen und eine Salicidschicht auf dem Emitterabschnitt zu bilden; Ätzen der Salicidschicht auf dem Emitterabschnitt, um einen Salicid-Kontakt zu bilden; Ätzen des Emitterabschnitts, um eine Emitterregion zu bilden; und Fertigen eines Phasenänderungselements, das mit dem Salicid-Kontakt verkoppelt ist.
Verfahren nach Anspruch 31, wobei die Ausbildung der Kollektorregion, der Basisregion und des Emitterabschnitts für die vertikale bipolare Auswahleinrichtung die Ausbildung der Kollektorregion, der Basisregion und des Emitterabschnitts für einen vertikalen bipolaren Transistor umfasst.
Verfahren nach Anspruch 31, wobei die Ausbildung der Kollektorregion, der Basisregion und des Emitterabschnitts für die vertikale bipolare Auswahleinrichtung die Ausbildung der Kollektorregion, der Basisregion und des Emitterabschnitts für eine vertikale bipolare Diode umfasst.
Verfahren zur Fertigung einer Speicherzelle, wobei das Verfahren umfasst: Ausbilden einer Kollektorregion, einer Basisregion und eines Emitterabschnitts für eine vertikale bipolare Auswahleinrichtung auf einem Substrat; Schützen einer Oberseite des Emitterabschnitts mit einer Schutzmaterialschicht; Isolieren der Kollektorregion und eines ersten Abschnitts der Basisregion mit Isoliermaterial; Abscheiden von Metall über freiliegenden Abschnitten der Schutzmaterialschicht, des Emitterabschnitts und der Basisregion; Rückätzen des Metalls, um einen zweiten Abschnitt der Basisregion und Seitenwände des Emitterabschnitts freizulegen; Glühen des Metalls, um Salicid, das die Seitenwände der Basisregion kontaktiert, zu bilden; selektives Ätzen des Metalls, das kein Salicid bildet, um Salicid-Wortleitungen zu bilden; Ätzen des Emitterabschnitts, um eine Emitterregion zu bilden; und Fertigen eines Phasenänderungs-Speicherelements, das mit der Emitterregion verkoppelt wird.
Verfahren nach Anspruch 34, wobei die Ausbildung der Kollektorregion, der Basisregion und des Emitterabschnitts für die vertikale bipolare Auswahleinrichtung die Ausbildung der Kollektorregion, der Basisregion und des Emitterabschnitts für einen vertikalen bipolaren Transistor umfasst.
Verfahren nach Anspruch 34, wobei die Ausbildung der Kollektorregion, der Basisregion und des Emitterabschnitts für die vertikale bipolare Auswahleinrichtung die Ausbildung einer isolierenden Kollektorregion, der Basisregion und des Emitterabschnitts für eine vertikale bipolare Diode umfasst.
Verfahren zur Fertigung einer Speicherzelle, wobei das Verfahren umfasst: Bereitstellen eines Substrats; epitaktisches Züchten einer Kollektorschicht und einer ersten Basisschicht; Abscheiden einer Schutzmaterialschicht über der ersten Basisschicht; Ätzen von Gräben in die Schutzmaterialschicht und die erste Basisschicht, um einen ersten Basisabschnitt und eine geätzte Schutzmaterialschicht bereitzustellen; formtreues Abscheiden einer Metallschicht über freiliegenden Abschnitten der geätzten Schutzmaterialschicht und des ersten Basisabschnitts; Ätzen der Metallschicht, um Abstandhalter zu bilden, welche den ersten Basisabschnitt kontaktieren, wobei die Abstandhalter eine Wortleitung bilden; Ätzen des ersten Basisabschnitts und der Kollektorschicht, um eine Kollektorregion und eine erste Basisregion zu bilden; Abscheiden eines Isoliermaterials um den Kollektor, die erste Basisregion und die Wortleitung; Entfernen der geätzten Schutzmaterialschicht; epitaktisches Züchten einer zweiten Basisregion auf der ersten Basisregion; epitaktisches Züchten eines Emitterabschnitts auf der zweiten Basisregion; Ätzen des Emitterabschnitts, um eine Emitterregion zu bilden; und Fertigen eines Phasenänderungselements, das mit der Emitterregion verkoppelt ist.
Verfahren nach Anspruch 37, das ferner umfasst: Glühen der Wortleitungen, um Salicid-Wortleitungen zu bilden.