CN101393772B - 多级存储器件及其操作方法 - Google Patents
多级存储器件及其操作方法 Download PDFInfo
- Publication number
- CN101393772B CN101393772B CN2008102138580A CN200810213858A CN101393772B CN 101393772 B CN101393772 B CN 101393772B CN 2008102138580 A CN2008102138580 A CN 2008102138580A CN 200810213858 A CN200810213858 A CN 200810213858A CN 101393772 B CN101393772 B CN 101393772B
- Authority
- CN
- China
- Prior art keywords
- variable resistor
- electrode
- memory devices
- level
- level memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种多级存储器件及其操作方法。该器件包括一种存储结构,其中其电阻等级在其最小值附近的分布密度高于其电阻等级的最大值附近的分布密度。
Description
相关申请/优先权声明
本申请要求2007年9月11日提交到韩国知识产权局的韩国专利申请No.10-2007-0092219的35U.S.C§119下的优先权,在此引入其全部内容作为参考。
技术领域
本发明涉及一种存储半导体器件,更特别地,涉及一种多级存储器件及其操作方法。
背景技术
相变层具有依赖于其结晶态的可变电阻的性质,并且其可以用于在多级存储器件中存储数据。相变层的电阻在结晶态下(即置位状态)低,在非晶态(即复位状态)下高。因此,可以通过测量相变层的电阻来检验与存储数据对应的相变层的结晶态。
相变层的结晶态可以由时间和温度来控制。
图1是示出了相变层的结晶态根据时间和温度的变化的图表。在该图表中,x轴指示时间(T),y轴指示温度(TMP)。
参照图1,当在第一持续时间(T1)内以高于熔化温度(Tm)的温度加热相变层,并随后冷却该相变层时,相变层变成非晶态。同样,在第二持续时间(T2)内以低于熔化温度(Tm)并高于结晶温度(Tc)的温度加热相变层并随后冷却该相变层时,相变层变成结晶态。这里,第二持续时间(T2)比第一持续时间T1长。
最近,为了满足对存储半导体器件中的存储容量的增加的需求,已经引入了在单个存储单元中存储多个数据的多级单元。为了在多级存储器件中实现这样的多级单元,引入了控制相变层中结晶区域的容积的方法。如上所述,由于每个相变层根据其结晶态而具有不同的电阻,这种方法的相变存储单元的总电阻等级由相变层的非晶区或结晶区的容积率决定。因此,为了实现多级单元,需要结晶态变化的区域的容积的离散控制。但是,由于相变层的结晶取决于温度,其为难以进行空间控制的参数,因此难以实现可相变区的容积的离散控制。
更进一步地,由于根据这种方法的相变存储单元的电阻等级主要由非晶区的电阻等级决定,存在难以实现多级单元的另一个问题。详细地,图2示出了可相变区的容积与相变存储单元的电阻等级之间的关系。为了清楚说明,将假设相变层包括三个不同的可相变区P1、P2和P3。
参照图2,由于可相变区P1、P1和P3被串联连接,所以相变层的总电阻等级(R)等于R1、R2和R3的和,这表示可相变区P1、P2和P3的电阻分别如下:
【等式1】
R=R1+R2+R3.
为了示出数值分析的示例,将假设每个可相变区的电阻在置位状态(结晶态)下为1kΩ,在复位状态(即非晶态)下为100kΩ。
【表1】
如上表1所示,总相变层的电阻等级R根据各个可相变区P1、P2和P3的结晶态可以是四个不同的数据状态(00、01、10、11),并且数据状态取决于复位状态下的可相变区的数目。
但是,根据最近的研究,如图3所示,复位状态下的电阻等级随时间而改变(D.Ielmini et.al.,IEEE Transactions on Electron Device,2007,vol.54,308-315)。如图4所示,此类电阻的漂移导致相变存储单元的电阻等级的变化,此外,在用于区别数据状态时所需的电阻等级窗口可能消失。特别地,在可相变区被串联连接的结构中,由于依赖于时间的电阻的漂移也由等式1给出,所以数据状态的电阻的变化与处于复位状态的可相变区的数目成比例地增加。
发明内容
本发明的示例性实施例涉及一种多级存储器件及其操作方法。
根据第一方面,本发明涉及一种包括插在第一电极与第二电极之间的存储结构的多级存储器件,其中,该存储结构的电阻等级在其最小值附近的分布密度高于在其最大值附近的分布密度。
在一个实施例中,除最大值之外,存储结构的所有电阻等级均较之其最大值更接近其最小值。
在一个实施例中,除最小值之外,存储结构的所有电阻等级均小于预定的中间电阻等级,该中间电阻等级是(Rmax-Rmin)/30与Rmax之间的范围内的值(其中,Rmax=存储结构的电阻等级的最大值时,Rmin=存储结构的电阻等级的最小值)。
在一个实施例中,存储结构包括多个可变电阻图形,并且存储结构的电阻等级基本上由低电阻等级状态下的可变电阻图形的数目决 定。
在一个实施例中,存储结构的电阻等级基本上与低电阻等级状态下的可变电阻图形的数目成反比。
在一个实施例中,可变电阻图形并联地连接在第一与第二电极之间。
在一个实施例中,存储结构的电阻等级R用下式表示:
(Ri是可变电阻图形的电阻,n是存储结构中可变电阻图形的数目)。
在一个实施例中,可变电阻图形包括具有依赖于温度的电阻等级特性的材料。
在一个实施例中,将各个可变电阻图形配置为能够通过不同的写操作条件来改变电阻等级。
在一个实施例中,可变电阻图形包括硫族化合物,该硫族化合物选自包括锑(Sb)、碲(Te)和硒(Se)中的至少一个的组,并且每个可变电阻图形的锑-碲-硒组分比互不相同。
在一个实施例中,多级存储器件进一步包括:设置在第一电极下面的字线;字线与第一电极之间的二极管;以及连接到第二电极以穿过字线的位线。
在一个实施例中,多级存储器件进一步包括:设置在第一电极下面的选择晶体管,其包括栅电极、源电极和漏电极;连接选择晶体管的漏电极与第一电极的插头;以及连接到第二电极的位线。选择晶体 管的栅电极与穿过位线的字线耦合。
根据另一方面,本发明涉及多级存储器件,其包括多个可变电阻图形,其中配置可变电阻图形,使得可变电阻图形的总电阻等级基本由低电阻等级状态下的可变电阻图形的数目决定。
在一个实施例中,多级存储器件进一步包括设置在可变电阻图形周围的第一和第二电极,其中,可变电阻图形并联地连接在第一和第二电极之间。
在一个实施例中,可变电阻图形的总电阻等级基本上与低可变电阻状态下的可变电阻图形的数目成反比。
根据另一方面,本发明涉及一种多级存储器件,其包括第一电极与第二电极之间的存储图形,其中,该存储图形包括具有不同结晶温度并且并联地连接第一和第二电极的多个相变图形。
在一个实施例中,相变图形由不同的材料制成。
在一个实施例中,相变图形包括选自包括锑(Sb)、碲(Te)和硒(Se)中的至少一个的组的硫族化合物的材料。
在一个实施例中,相变图形在锑-碲-硒组分比上可以互不相同。
在一个实施例中,相变图形与第一电极或第二电极接触的面积互不相同。
在一个实施例中,相变图形在厚度或横截面积上互不相同。
在一个实施例中,多级存储器件进一步包括设置在第一电极下面 的衬底,其中,相变图形与衬底的顶面的距离互不相同。
权利要求22的多级存储器件,其中,将至少一个相变图形配置为与第一和第二电极的侧壁接触。
权利要求16的多级存储器件,其中,在不同层级上形成第一和第二电极,并且将相变图形配置为并联地连接第一电极的顶面和第二电极的底面。
在一个实施例中,多级存储器件进一步包括:位于第一电极下的字线,设置在字线与第一电极之间的二极管;以及连接到第二电极以便穿过字线的位线。
在一个实施例中,多级存储器件进一步包括:设置在第一电极下面的选择晶体管,该选择晶体管包括栅电极、源电极和漏电极;被配置为连接选择晶体管的漏电极与第一电极的插头;以及连接到第二电极的位线。选择晶体管的栅电极连接到穿过位线的字线。
根据另一方面,本发明涉及一种操作多级存储器件的方法,其包括用于改变存储结构的电阻等级的写步骤,其中通过该写步骤修改的存储结构的电阻等级在其最小值附近的分布密度高于在其最大值附近的分布密度。
在一个实施例中,写步骤包括将除最大值之外的存储结构的所有电阻等级变为较之其最大值更接近其最小值的电阻等级。
在一个实施例中,写步骤包括通过单步骤操作而将存储结构的电阻等级变为预计的电阻等级。
在一个实施例中,除最大值之外,存储结构的所有电阻等级均小 于预定的中间电阻等级,该中间电阻等级是(Rmax-Rmin)/30与Rmax之间的范围内的值(Rmax=存储结构的电阻等级的最大值,Rmin=存储结构的电阻等级的最小值)。
在一个实施例中,存储结构包括多个可变电阻图形,并且存储结构的电阻等级基本上与低电阻等级状态下的可变电阻图形的数目成反比。
在一个实施例中,改变可变电阻图形的电阻等级所需的操作条件在每个可变电阻图形中是不同的。
在一个实施例中,写步骤包括使用在每个可变电阻图形中不同的所述操作条件来有选择地改变可变电阻图形的电阻等级。
根据另一方面,本发明涉及一种操作多级存储器件的方法,其包括通过使用可变电阻图形之间不同的结晶温度来有选择地改变可变电阻图形的结晶态,其中该可变电阻图形并联连接在两个电极之间。
在一个实施例中,操作的方法包括使所有可变电阻图形结晶的步骤。该结晶步骤包括:将所有可变电阻图案加热至超过其熔点的温度;在超过可变电阻图形的各自结晶温度的温度条件下和比可变电阻图形的各自结晶时间段长的时间条件下,冷却所有经加热的可变电阻图形。
在一个实施例中,操作的方法包括使所有可变电阻图形非晶化的步骤。该非晶化步骤包括:将所有可变电阻图案加热至超过其熔点的温度;以及在低于可变电阻图形的各自结晶温度的温度条件和比可变电阻图形的各自结晶时间段短的时间条件下,冷却所有经加热的可变电阻图形。
在一个实施例中,操作多级存储器件的方法包括有选择地结晶至 少一个可变电阻图案的步骤,其中该至少一个可变电阻图案的结晶温度低于所选可变电阻图形的结晶温度。有选择地结晶的步骤包括:将所有可变电阻图案加热至超过其熔点的温度;将经加热的可变电阻图形冷却至超过所选可变电阻图形的结晶温度的温度;以及保持超过所选可变电阻图形的结晶温度的温度条件和比所选可变电阻图形的结晶时间段长的时间条件。
在一个实施例中,将经加热的可变电阻图形冷却至超过所选可变电阻图形的结晶温度的温度包括:在比未选可变电阻图形的结晶时间段短的时间段内,其中未选可变电阻图形的结晶温度高于所选可变电阻图形的结晶温度,将经加热的可变电阻图形冷却至低于未选可变电阻图形的结晶温度,其中未选可变电阻图形的结晶温度高于所选可变电阻图形的结晶温度。
附图说明
如在附图中所示,本发明的前述及其它目的、特征和优点通过本发明的优选方面的更详细的说明将变得显而易见,在所述附图中,相同的附图标记在所有不同的视图中指示相同部分。附图不一定按比例,而是着重于示出本发明的原理。在附图中,层和区域的厚度为清楚起见而被放大。
图1是示出了根据温度和时间段的变化的相变层结晶态的特性。
图2示出了可相变区的容积与相变存储单元的电阻等级之间的关系。
图3是用于示出电阻等级依赖于时间的漂移效应的图表。
图4是用于示出由电阻漂移而引起的相变存储单元的电阻等级的改变的图表。
图5是用于示出根据本发明的多级存储单元的单位单元的电路图。
图6是用于示出根据本发明示例性实施例的多级存储单元的单位单元的电路图。
图7A至7D是用于示出根据本发明的操作多级存储单元的方法的时序图。
图8A和8B示出了根据本发明的示例性实施例的多级存储器件。
图9A、10A、11A、12A是用于示出根据本发明示例性实施例制造多级存储器件的方法的平面图。
图9B、10B、11B、12B是用于示出根据本发明示例性实施例制造多级存储器件的方法的横截面图。
图13A、14A、15A、16A、17A是用于示出根据本发明另一示例性实施例制造多级存储器件的方法的平面图。
图13B、14B、15B、16B、17B是用于示出根据本发明另一示例性实施例制造多级存储器件的方法的横截面图。
图18A是示出了根据本发明的包括二极管的多级存储器件的电路图。
图18B是示出了根据本发明的包括选择晶体管的多级存储器件的电路图。
具体实施方式
现在将在下文中参照附图来更充分地描述本发明,在所述附图中示出了本发明的实施例。但是,本发明可以以许多不同形式来体现并且不应被理解为局限于本文中所阐述的实施例。相反,提供这些实施例,使得本公开将是全面且完整的,并将充分地将本发明的范围传达给本领域的技术人员。在图中,层和区域的厚度为清楚起见而被放大。相同的附图标记自始至终指示相同的元件。
应理解当元件或层被称为“连接到”、“耦合到”另一元件或层或“在其之上”时,其可以直接连接到、耦合到所述另一元件或层或在其之上,或者可以存在插入元件或层。相反,当元件被成为“直接连接到”、“直接耦合到”另一元件或层或者“直接在其之上”时,不存在插入元件或层。如本文所使用的,术语“和/或”包括一个或多个相关列项的所有组合。
应理解,虽然本文可以使用术语第一、第二、第三等来描述各种元件、组件、区域、层和/或段,但这些元件、组件、区域、层和/或段不应受到这些术语的限制。这些术语仅仅用于将一个元件、组件、区域、层或区域与另一区域、层或段区分开。因此,在不脱离本发明的启示的情况下,下面所述的第一元件、组件、区域、层或区域可以成为第二元件、组件、区域、层或段。
本文可以为便于说明而使用诸如“下面”、“之下”、“底部”、“下”、“之上”、“顶部”、“上”等的空间相对术语来描述如图中所示的一个元件或部件与另一个元件或特征的关系。应理解所述空间相对术语意欲除图中所示的定位之外还包含使用或操作中的器件的不同定位。例如,如果图中的器件被反转,则被描述在其它元件或部件“之下”或“下面”的元件将随后被定位为在其它元件或部件“之上”。因此,示例性术语“之下”可以包含之上和之下两种定位。该器件还可以另外地定位(旋转90度或位于其它方位)并且是因此而解释的本文中使用的空间相对描述信息。而且,如本文所使用的,“横向”指的是基本上与垂直方向直角的。
本文所使用的术语仅出于描述特定实施例的目的,并不意欲限制本发明。如本文中所使用的,除非上下文另有明确指示,否则单数形式“一”和“该”意欲也包括复数形式。应进一步理解当术语“包括”和/或“包含”被用于本说明书时,指定规定的特征、整体、步骤、操作、元件和/或组件的存在,但不排除一个或多个其它特征、整体、步骤、操作、元件、组件和/或其组合的存在或添加。
本文中参照作为本发明的理想实施例(或中间结构)的示意图的横截面图来描述本发明的示例实施例。同样地,可以预期例如由于生产技术和/或限度而引起的偏离图示的形状的变更。因此,不应将本发明的实施例理解为限于本文所示出的区域的特定形状,而是将包括由 于例如生产而引起的形状上的偏差。例如,作为矩形而示出的注入区通常具有圆形或弯曲的特征和/或在其边缘处注入浓度的梯度而不是注入到非注入区的二元变化。同样地,由注入形成的掩埋区引起掩埋区与通过其而发生注入的表面之间的区域中的某些注入。因此,图中所示出的区域是示意性的并且其形状不意欲示出器件的区域的实际形状并且不意欲限制本发明的范围。
除非另外定义,否则本文中使用术语(包括技术和科学术语)具有与本领域的技术人员所共同理解的相同的意义。因此,这些术语可以包括在这样的时间之后产生的等效术语。应进一步理解,如词典中通用的所定义的术语应解释为具有与其在本说明书中和相关技术的文中的意义一致的意义,并且不应以理想化或过于正式的方式来解释,除非本文中明确地这样定义。
图5是示出了根据本发明示例性实施例的多级存储器件的单位单元的电路图。
参照图5,根据本发明的多级存储器件的单位单元100包括第一电极11、第二电极12、以及插在第一和第二电极11和12之间的多个存储元件M1—Mn,其构成存储结构。各个存储元件M1—Mn包括能够借助于改变温度条件来改变其结晶态的可变电阻图形。这里,存储元件M1—Mn中的每一个的可变电阻图形可以由包括锑(Sb)、碲(Te)、和硒(Se)的硫族化合物组中选择的材料制成。
包括硫族化合物的多级存储器件以可以应用本发明的技术思想的至少一个技术领域。但是,本发明的技术思想不限于这样的技术领域,而是可以应用于多级单元的其它各种存储器件。
根据本发明,配置存储元件M1—Mn,使得第一和第二电极11和12并联地连接。在这种情形中,存储结构的电阻等级R用下式表示:
【等式2】
其中,Ri表示存储元件Mi的电阻。例如,假设该单位单元具有三个存储元件M1、M2、和M3并且每个存储元件的电阻在置位状态(即结晶态)下为1kΩ,在复位状态(即非晶态)下为100kΩ。在这种情形中,存储元件的总电阻等级R用下式表示:
【表2】
如表2所示,在存储元件M1—Mn并联地连接的情形中,存储结构的电阻等级R主要由处于置位状态的存储元件的数目决定。也就是说,存储元件的总电阻等级基本上由低电阻等级状态(即置位状态)下的存储元件的数目决定。存储结构的电阻等级基本上与低电阻等级状态(即置位状态)下的存储元件的数目成反比。
根据本发明的另一方面,存储结构的电阻等级,除其最大值33.33kΩ之外,均可以说成是在其最小值R00附近。具体地,在表2中,数据状态00、01、和10下的电阻等级0.33kΩ、0.50kΩ、0.98kΩ与最小值的差(即数据状态00下的电阻等级0.33kΩ)小于与最大值(即数据状态11下的电阻等级33.33kΩ)的差。这里,通过表2中的示例所示出的算数关系可知,最大值与最小值之间的差的电阻特性与存储元件的数目无关。而且,如表2所示,存储结构的电阻等级,除最大值33.33kΩ之外,始终小于预定的中间电阻等级。根据表2,中间电阻等级可以约为1kΩ。但是,根据本发明的修改实施例,此中间电阻等级 可以是(Rmax-Rmin)/30与最大值(例如33.33kΩ)之间的等级。(这里,Rmax和Rmin分别是存储结构的电阻等级的最大值和最小值。)
在这点上,可以克服包括并联地连接的本发明的存储元件的多级存储器件中的参照图3所述的传统问题,例如复位电阻的依赖于时间的漂移和电阻等级窗口的窄化。
对于存储元件M1—Mn并联地连接在第一和第二电极11和12之间的情形,需要一种能够有选择地改变可变电阻图形的结晶态的方法以识别单位单元的数据状态。图6是示出能够实现这种方法的本发明的实施例的电路图。
参照图6,各个存储元件M1—Mn的可变电阻图形可以有具有互不相同的结晶温度Tx1、Tx2,……,Txn的材料制成。例如,存储元件M1—Mn每个都包括不同种类的相变材料。具体地,各个存储元件M1—Mn的可变电阻图形可以由具有不同的锑-碲-硒的组分比的上述硫族化合物制成。
图7A至7D是用于示出根据本发明的多级存储器件的操作方法的时序图。对于此示例性说明,假设单位单元100具有三个存储元件M1、M2和M3,并且各个存储元件的可变电阻图形的结晶温度是Tx1、Tx2(<Tx1)、和Tx3(<Tx2)。图7A至7D分别是用于实现表2中的数据状态(11、10、01、00)时序图。
参照图7A,将所有可变电阻图形加热至其熔点以上的温度,然后迅速地将其淬火。淬火步骤包括在比可变电阻图形的结晶时间的最小值短的时间段内将可变电阻图形淬火至Tx3以下的温度(这里,结晶时间是在使相应可变电阻图形结晶所需的结晶温度以上的温度条件的持续时间)。在这种情形中,所有可变电阻图形变成非晶态,并且其存储单元变成数据状态(11)。
参照图7B,将所有可变电阻图形加热至熔点以上的温度,并随后迅速地淬火至Tx3与Tx2之间的温度。然后,在比使得存储元件M3结晶所需的结晶时间长的时间段内保持Tx3以上的温度条件。在这种情形中,存储元件M1和M2变成非晶态,并且存储元件M3变成结晶态。通过这样的热工艺的存储单元变成数据状态(10)。
图7C,将所有可变电阻图形加热至熔点以上的温度,并随后迅速地淬火至Tx2与Tx1之间的温度。在这种情形中,存储元件M1变成非晶态。然后,在比使存储元件M2结晶所需的结晶时间长的t2的时间段内保持高于Tx2的温度条件,并将可变电阻图形冷却至Tx3与Tx2之间的温度。在此类情形中,存储元件M2变成结晶态。随后,在时间段t3内保持Tx3以上的温度条件,并将其冷却至Tx3以下的温度。存储元件M3变成结晶态。通过这样的热工艺的存储元件导致数据状态(01)。
参照图7D,将所有可变电阻图形加热至熔点以上的温度,并随后缓慢地冷却至Tx2与Tx1之间的温度。该步骤可以包括在比使得存储元件M1结晶所需的结晶时间长的时间段t1,在Tx1与熔点Tm之间的温度条件下冷却可变电阻图形。在这种情形中,存储元件M1变成结晶态。将不再重复存储元件M2和M3的结晶的说明,因为它们与前面参照图7C所述的相同。这样的热过程之后的存储单元导致数据状态(00)。
可以以各种方式来修改和操作上述热工艺的冷却状态(例如随时间的温度变化率)。而且,本发明不限于具有由硫族化合物制成的可变电阻图形,因此,形成结晶温度的差的方法不限于使用不同种类的材料或组合的方法。也就是说,可以通过使用可变电阻图形的结晶温度的差来有选择地改变并联可变电阻图形的结晶态的思想不限于参照图7A至7D所述的以上实施例,并且可以使用各种其它组件进行改变。而且,根据本发明,可以在不参考初始状态的情况下,通过单一热工 艺将多级存储单元转换到理想的数据状态。
根据本发明的方面,在改变存储结构的电阻等级的写步骤中,将除最大值之外的存储结构的所有电阻等级变为与最小值的差小于与最大值的差的电阻等级值。具体地,存储结构的所有电阻等级,除最大值之外,小于预定的中间电阻等级。这里,中间电阻等级可以是(Rmax-Rmin)/30与Rmax之间的等级(Rmax=存储结构的电阻等级的最大值,Rmin=存储结构的电阻等级的最小值)。
如上所述,存储结构可以包括多个可变电阻图形。在这种情形中,通过写步骤来转换的存储结构的电阻等级基本上与低电阻等级下的可变电阻图形的数目成反比。
根据本发明,写步骤将存储结构的电阻等级转换到预定的单一电阻等级。对于每个可变电阻图形,转换可变电阻图形的电阻等级所需的写操作条件可以是不同的,并且写步骤可以包括通过使用对于每个可变电阻图形均不同的写操作条件来有选择地转换可变电阻图形的电阻等级。
图8A和8B示出了根据本发明的实施例的多级存储器件。为了清楚说明起见,省略两个实施例中重复的说明。
参照图8A,下导电图形41和连接到下导电图形41的第一电极11设置在衬底10上。上导电图形42和连接到上导电图形42的第二电极12设置在第一电极11上。根据实施例,第一电极11和第二电极12的主平面彼此相对并且它们以垂直于衬底10的上表面的方式形成(第一和第二电极11和12的主平面是其最大表面)。第一和第二电极11和12可以分别连接到下导电图形41的上表面和上导电图形42的下表面。
顺序地堆叠的可变电阻图形21、22和23插在第一电极11与第二 电极12之间,隔离层图形31和32插在可变电阻图形21、22和23之间。可变电阻图形21、22和23可以分别在与衬底10不同的层级形成。根据本实施例,将可变电阻图形21、22和23的侧壁配置为接触第一和第二电极11和12的主平面。结果,可变电阻图形21、22和23并联地连接第一和第二电极11和12。
可变电阻图形21、22和23可以由选自上述硫族化合物的材料制成。根据实施例,硫族化合物可以是具有约20到80原子百分数浓度的碲(Te)、具有5到50原子百分数浓度的锑(Sb)、和具有剩余原子百分数浓度的锗(Ge)的化合物。根据本发明,可变电阻图形21、22和23可以包括互不相同的各种相变材料。例如,可变电阻图形21、22和23可以由具有不同的锑-碲-硒的组分比的材料制成。
参照图8B,在本实施例中,可变电阻图形21、22和23从距衬底10基本相等的距离并联地连接第一和第二电极11和12。第一和第二电极11和12的主平面可以以平行于衬底10的上表面的方式形成。如在前面的实施例中一样,可变电阻图形21、22和23可以由不同种类的相变材料制成,或者由具有不同的锑-碲-硒的组分比的硫族化合物制成。
图9A、10A、11A和12A是示出了根据本发明实施例形成多级存储器件的方法的平面图。图9B、10B、11B和12B每个均包含分别沿图9A、9B、10B、11B和12B的线I-I′和II-II′截取的两个横截面图,其示出了根据本发明实施例的形成多级存储器件的方法。
参照图9A和9B,在衬底200上形成下导电图形210,并且在得到的结构上形成存储层220,该存储层220包括多个可变电阻层222、224和226及其之间的隔离层223和225。
可变电阻层222、224和226可以由具有不同结晶温度的材料制成。 可变电阻层222、224和226可以由不同种类的相变材料制成。例如,可变电阻层222、224和226可以由包括具有约20到80原子百分数浓度的碲(Te)、具有5到50原子百分数浓度的锑(Sb)和具有剩余原子百分数浓度的锗(Ge)的硫族化合物中选择的一种材料制成。每个可变电阻层的锑-碲-硒组分比可以互不相同。可变电阻层222、224和226可以使用化学气相淀积或物理气相淀积方法中的一种来形成,并且可变电阻层222、224和226的厚度可以互不相同。
隔离层223和225可以由从诸如二氧化硅、氮化硅和氮氧化硅的绝缘材料中选择的至少一种材料制成。根据本发明,存储层220可以进一步包括在最上层可变电阻层226上形成的覆盖层227,或者包括在最下层可变电阻层222下形成的下隔离层221。覆盖层227可以由选自二氧化硅或氮化硅的至少一种材料制成,并且其厚度可以在约100到5000之间。下隔离层221将下导电图形210与最下层可变电阻层222电气隔离,并且可以以50到500之间的厚度形成。
下导电图形210可以是二维地设置在衬底200上的插头。根据实施例,可以进一步在形成下导电图形210之前形成设置在衬底200上的一个方向上的字线205。下导电图形210穿过下层间电介质215延伸以便被连接到其下面的字线205。可以进一步在下导电图形210与字线205之间形成如图18A所示的二极管。
根据本发明的修改实施例,可以将下导电图形210连接到选择晶体管的漏电极,如图18B所示,并且选择晶体管的栅电极可以连接到字线。
参照图10A和10B,构图存储层220以便形成存储图形230,其包括顺序地堆叠的可变电阻图形232、234和236及其之间的隔离层图形223和235。
根据本发明,可以以沿着一个方向平行的方法形成存储图形230。例如,如所示,可以与字线205平行地形成存储图形230。但是,在另一实施例中,可以形成存储图形230,使得它们与字线205交叉。此外,可以形成存储图形230,使得其中心从下导电图形210的中心横向漂移。根据本实施例,如所示,存储图形230露出下导电图形210的一部分上表面。
在存储图形230的两个侧壁上形成导电间隔240(或第一和第二电极图形)。形成导电间隔240包括在所得到的其中形成存储图形230结构上共形地形成电极层,然后各向异性地蚀刻电极层以暴露存储图形230的上表面。
根据本发明,导电间隔240可以由选自包括金属元素的氮化物、包括金属元素的氮氧化物、碳(C)、钛(Ti)、钽(Ta)、铝钛(TiAl)、锆(Zr)、铪(Hf)、钼(Mo)、铝(Al)、铝-铜(Al-Cu)、铝-铜-硅(AI-Cu-Si)、铜(Cu)、钨(W)、钨钛(TiW)和硅化钨(WSix)的材料制成。包括金属元素的氮化物可以包括TiN、TaN、WN、MoN、NbN、TiSiN、TiAlN、TiBN、ZrSiN、WSiN、WBN、ZrAlN、MoSiN、MoAlN、TaSiN和/或TaAlN,并且包括金属元素的氮氧化物可以包括TiON、TiAlON、WON和TaON。
此外,存储图形230可以进一步包括覆盖图形237和下隔离层图形231,其通过构图覆盖层227和下隔离层221而形成。将本实施例描述为具有三个可变电阻图形的示例,但可以根据需要增加或减少可变电阻图形的数目和/或隔离层图形的数目。
参照图11A和11B,在所得到的其中形成导电间隔240的结构上形成与导电间隔240交叉的存储图形230和掩模图形260。通过使用掩模图形260作为蚀刻掩模来蚀刻导电间隔240,在存储图形230的两个侧壁上形成第一电极251和第二电极252。
掩模图形260可以是使用光刻法形成的光刻胶图形。由于导电间隔240的宽度小于其高度,以防使用各向异性蚀刻来蚀刻导电间隔240,而使得设置在导电间隔240下的组件(例如下导电图形210)由于蚀刻而损坏。因此,理想的是通过使用各向同性蚀刻来进行蚀刻导电间隔240。在这种情形中,如所示,第一和第二电极251和252可以具有小于掩模图形240的宽度。
在存储图形230的一个侧壁上设置第一电极251,并且在存储图形230的另一侧壁上形成第二电极252。而且,在衬底200上二维地形成每个第一电极251和每个第二电极252,其由于蚀刻工艺而相互分离。根据本实施例,由于第一和第二电极251和252是蚀刻导电间隔240所得到的结构,诸如材料种类或宽度的结构特性可以是相同的。
根据本发明的修改实施例,各向异性地蚀刻电极层和使用掩模图形260进行蚀刻的步骤的顺序可以调换。形成电极层以便共形地覆盖在所得到的其中形成存储图形230的结构之后,可以形成掩模图形260,使得它们与存储图形230交叉。通过使用掩模图形260作为蚀刻掩模来对电极层执行各向异性蚀刻或各向同性蚀刻,电极图形可以形成为与存储图形230交叉。然后,去除掩模图形之后,通过对电极图形执行各向异性以露出存储图形的上表面,形成第一和第二电极251和252。
参照图12A和12B,在所得到的其中形成第一和第二电极251和252的结构上形成上层间电介质272之后,构图上层间电介质272以形成被配置为露出第二电极252的接触孔275。随后,形成填充接触孔275的接触插头280和连接接触插头280的位线290。
形成接触孔275的步骤包括对上层间电介质272执行各向异性蚀刻直到露出第二电极252。覆盖图形237由对于上层间电介质272具有蚀刻选择性的材料制成,以便防止由接触孔275露出可变电阻图形236。 此外,在本发明的另一实施例中,在形成上层间介电层272之前,可以如图所示地进一步形成蚀刻终止层271,将该蚀刻终止层271配置为共形地覆盖在所得到的其中形成了第一和第二电极251和252的结构。蚀刻终止层271可以由对于上层间介电层272具有蚀刻选择性的材料制成,例如氮化硅。
图13A、14A、15A、16A和17A是示出了根据本发明另一实施例的形成多级存储器件的平面图。图13B、14B、15B、16B和17B是用于示出根据本发明另一实施例的形成多级存储器件的方法的工艺平面图。具体地,图13B、14B、15B、16B和17B每个均包含分别沿图13A、14A、15A、16A和17A的线III-III′和IV-IV′截取的横截面图。
参照图13A和13B,在衬底300上形成限定有源区ACT的器件隔离层图形305之后,形成与有源区ACT交叉的栅极图形310。在栅极图形310的两侧的有源区ACT中形成将被用作晶体管的源/漏电极的杂质区315。
根据实施例,两个栅极图形310与有源区ACT之一交叉。因此,在一个有源区ACT中,形成在栅极图形310之间形成并被用作共源电极的杂质区315和分别在栅极图形的外部形成并被用作漏电极的两个杂质区315。
随后,形成层间电介质320以覆盖栅极图形310,并形成与杂质区315耦合的接触插头325以穿透层间电介质320。然后,形成接触焊盘330和源极线335以便与接触插头325耦合。在被用作漏电极的每个杂质区上形成接触焊盘330,并形成源极线335,使得其连接被用作共源电极的杂质区。
参照图14A和14B,形成填充接触焊盘330和源极线335的绝缘层之后,在所得到的结构上形成第一模具图形340。设置第一模具图形 340,使得其与源极线335上的有源区ACT交叉,并露出接触焊盘330的上表面部分。然后,在第一模具图形340的两侧形成间隔导电图形345。
形成间隔导电图形345的步骤可以包括在所得到的形成第一模具图形340的结构上形成间隔导电层之后,对间隔导电层执行各向异性蚀刻以便露出第一模具图形340的上表面。间隔导电图形345可以由选自包括金属元素的氮化物、包括金属元素的氮氧化物、碳(C)、钛(Ti)、钽(Ta)、铝钛(TiAl)、锆(Zr)、铪(Hf)、钼(Mo)、铝(Al)、铝-铜(Al-Cu)、铝-铜-硅(Al-Cu-Si)、铜(Cu)、钨(W)、钨钛(TiW)和硅化钨(WSix)的至少一种制成。包括金属元素的氮化物可以包括TiN、TaN、WN、MoN、NbN、TiSiN、TiAlN、TiBN、ZrSiN、WSiN、WBN、ZrAlN、MoSiN、MoAlN、TaSiN和/或TaAlN,并且包括金属元素的氮氧化物可以包括TiON、TiAlON、WON、和TaON。可选地,第一模具图形340可以由例如氮化硅或氮氧化硅的绝缘材料制成。
参照图15A和15B,构图间隔导电图形345以形成设置在第一模具图形340的侧壁上的第一电极347。
该步骤包括在接触焊盘330上形成与第一模具图形340交叉的掩模图形之后,使用掩模图形作为蚀刻掩模来蚀刻间隔导体图形345。因此,在每个接触焊盘330上形成了第一电极347。蚀刻间隔导电图形345可以使用湿蚀刻或干蚀刻工艺来执行。
参照图16A和16B,在第一模具图形340和第一电极347上形成第二模具图形350。根据本实施例,形成第二模具图形350,使得其在贯穿第一模具图形340和源极线335的方向上覆盖第一电极347之间的区域。因此,第一电极347的上表面由第二模具图形350露出。而且,第二模具图形350可以由例如氮化硅或氮氧化硅的绝缘材料制成, 并且厚度可以在约200到之间。
在第二模具图形350的两个侧壁上形成存储图形360。存储图形360包括多个可变电阻图形362、364和366,及插在可变电阻图形362、364和366之间的隔离层图形363和365。相应地,将存储图形360连接到第一电极347的上表面,其在第二模具图形350的两侧露出。
可变电阻图形362、364和366及隔离层图形363和365可以通过反复地执行传统的间隔形成工艺来形成,该间隔形成工艺可以包括薄层沉积和各向异性蚀刻的步骤。本实施例中作为示例描述了三个可变电阻图形,但是,可以根据需要改变可变电阻图形362、364、366及隔离层图形363和365的数目。同时,在形成可变电阻图形362、365和366之前,可以在第二模具图形350的侧壁上进一步形成模具间隔361。
根据本实施例,可变电阻图形362、364和366可以分别由具有不同结晶温度的材料制成。例如,可变电阻图形362、364和366可以由互不相同的相变材料制成。更具体地,可变电阻图形362、364和366可以由选自包括具有约20到80原子百分数浓度的碲(Te)、具有5到50原子百分数浓度的锑(Sb)和具有剩余原子百分数浓度的锗(Ge)的硫族化合物的一种制成。每个可变电阻层的锑-碲-硒组分比可以互不相同。
此外,可变电阻图形362、364和366的宽度可以互不相同。换言之,可变电阻图形362、364和366中的每一个可以在平行于衬底300的平面上具有不同的横截面积。
参照图17A和17B,在存储图形360上形成第二电极370。第二电极370可以包括分别堆叠的上电极图形371和金属图形372。第二电极370可以被用作用于选择存储单元的位线。形成第二电极370,使得 它们贯穿被用作字线的栅极图形310。
上电极图形371可以由选自包括金属元素的氮化物、包括金属元素的氮氧化物、碳(C)、钛(Ti)、钽(Ta)、铝钛(TiAI)、锆(Zr)、铪(Hf)、钼(Mo)、铝(Al)、铝-铜(Al-Cu)、铝-铜-硅(Al-Cu-Si)、铜(Cu)、钨(W)、钨钛(TiW)和硅化钨(WSix)的至少一种制成。包括金属元素的氮化物可以包括TiN、TaN、WN、MoN、NbN、TiSiN、TiAlN、TiBN、ZrSiN、WSiN、WBN、ZrAlN、MoSiN、MoAlN、TaSiN和/或TaAlN,并且包括金属元素的氮氧化物可以包括TiON、TiAlON、WON和TaON。可选地,第一模具图形372可以由例如铝、铜和钨的金属材料制成。
根据以上示例性实施例,可变电阻图形362、364和366并联地连接第一和第二电极347和370,并且与参照图9到12所描述的实施例相反,在距离衬底300的上表面基本上相等的高度处形成可变电阻图形362、364和366。
根据本发明,提供并联地连接两个电极的可变电阻图形。通过并联地设置可变电阻图形,由可变电阻图形的置位电阻来确定包括这些可变电阻图形的存储单元的电阻等级,而不存在电阻漂移的问题。因此,在本发明的多级存储器件中不会发生或减少了在时间上可能发生的电阻偏移的问题。结果,可以实现具有稳定电气特性的多级单元。此外,根据本发明,可以在不参考初始状态的情况下,通过单一热工艺将多级存储单元转换到数据状态。
虽然已经特别地示出本发明并参照其示例性实施例进行描述,但本领域的技术人员将理解在不脱离如以下权利要求所限定的本发明的精神和范围的情况下可以进行形式和细节方面的各种改变。
Claims (38)
1.一种包括插在第一电极与第二电极之间的存储结构的多级存储器件,所述存储结构包括多个可变电阻图形和隔离层图形,
其中,所述多个可变电阻图形被顺序堆叠以及所述隔离层图形被插入在所述可变电阻图形之间,
其中,所述第一电极和所述第二电极被形成为主平面彼此相对、垂直于衬底的上表面、以及与所述多个可变电阻图形的侧壁接触,以及
其中,该存储结构的电阻等级在其最小值附近的分布密度高于在其电阻等级的最大值附近的分布密度。
2.权利要求1的多级存储器件,其中,除所述最大值之外,所述存储结构的所有电阻等级均较之其最大值更接近其最小值。
3.权利要求1的多级存储器件,其中,除所述最大值之外,所述存储结构的所有电阻等级均小于预定的中间电阻等级,所述中间电阻等级是(Rmax–Rmin)/30与Rmax之间的范围内的值,其中,Rmax=存储结构的电阻等级的最大值,Rmin=存储结构的电阻等级的最小值。
4.权利要求1的多级存储器件,其中,所述存储结构的电阻等级基本由低电阻等级状态下的可变电阻图形的数目决定。
5.权利要求4的多级存储器件,其中,所述存储结构的电阻等级基本上与低电阻等级状态下的所述可变电阻图形的数目成反比。
6.权利要求4的多级存储器件,其中,所述可变电阻图形并联地连接在所述第一与第二电极之间。
7.权利要求4的多级存储器件,其中,所述存储结构的电阻等级R由下式表示:
Ri是可变电阻图形的电阻,n是存储结构中可变电阻图形的数目。
8.权利要求4的多级存储器件,其中,所述可变电阻图形包括具有依赖于温度的电阻等级特性的材料。
9.权利要求4的多级存储器件,其中,将各个可变电阻图形配置为能够通过不同的写操作条件来改变电阻等级。
10.权利要求4的多级存储器件,其中,所述可变电阻图形包括硫族化合物,该硫族化合物选自包括锑(Sb)、碲(Te)和硒(Se)中至少一个的组,并且每个可变电阻图形的所述锑-碲-硒组分比互不相同。
11.权利要求1的多级存储器件,进一步包括:
字线,设置在所述第一电极的下面;
二极管,在所述字线与所述电极之间;以及
位线,连接到所述第二电极以穿过所述字线。
12.权利要求1的多级存储器件,进一步包括:
选择晶体管,设置在第一电极下面,所述选择晶体管包括栅电极、源电极和漏电极;
插头,连接选择晶体管的所述漏电极和所述第一电极;以及
位线,连接到所述第二电极,
其中,所述选择晶体管的所述栅电极与穿过所述位线的所述字线耦合。
13.一种多级存储器件,包括:多个可变电阻图形和隔离层图形,
其中,所述多个可变电阻图形被顺序堆叠以及所述隔离层图形被插入在所述可变电阻图形之间,
其中,第一电极和第二电极被形成为主平面彼此相对、垂直于衬底的上表面、以及与所述多个可变电阻图形的侧壁接触,以及
其中所述可变电阻图形被配置成使得所述可变电阻图形的总电阻等级基本上由低电阻等级状态下的可变电阻图形的数目决定。
14.权利要求13的多级存储器件,进一步包括:设置在所述可变电阻图形周围的第一电极和第二电极,其中,所述可变电阻图形并联地连接在所述第一和所述第二电极之间。
15.权利要求13的多级存储器件,其中,所述可变电阻图形的总电阻等级基本上与低电阻等级状态下的可变电阻图形的数目成反比。
16.一种多级存储器件,
包括:第一电极与第二电极之间的存储图形,其中,所述存储图形包括具有不同结晶温度并且并联地连接所述第一和所述第二电极的多个相变图形、以及隔离层图形,
其中,所述多个相变图形被顺序堆叠以及所述隔离层图形被插入在所述相变图形之间,以及
其中,所述第一电极和所述第二电极被形成为主平面彼此相对、垂直于衬底的上表面、以及与所述多个相变图形的侧壁接触。
17.权利要求16的多级存储器件,其中,所述相变图形由不同材料制成。
18.权利要求16的多级存储器件,其中,所述相变图形包括选自硫族化合物组的材料,所述硫族化合物组包括锑(Sb)、碲(Te)和硒(Se)中的至少一个。
19.权利要求18的多级存储器件,其中,所述相变图形在锑-碲-硒组分比上互不相同。
20.权利要求16的多级存储器件,其中,所述相变图形与所述第一电极或所述第二电极接触的面积互不相同。
21.权利要求16的多级存储器件,其中,所述相变图形在厚度或横截面积上互不相同。
22.权利要求16多级存储器件,进一步包括设置在所述第一电极下面的衬底,其中,所述相变图形与所述衬底的顶面的距离互不相同。
23.权利要求22的多级存储器件,其中,将至少一个相变图形配置为与所述第一和第二电极的侧壁接触。
24.权利要求16的多级存储器件,其中,所述第一和所述第二电极在不同层级上形成,并且将所述相变图形配置为并联地连接所述第一电极的顶面和所述第二电极的底面。
25.权利要求16的多级存储器件,进一步包括:
字线,在所述第一电极的下面;
二极管,设置在所述字线与所述第一电极之间;以及
位线,连接到所述第二电极以穿过所述字线。
26.权利要求16的多级存储器件,进一步包括:
选择晶体管,设置在所述第一电极的下面,所述选择晶体管包括栅电极、源电极以及漏电极;
插头,被配置为连接所述选择晶体管的所述漏电极与所述第一电极;以及
位线,连接到所述第二电极,
其中,所述选择晶体管的所述栅电极连接到穿过所述位线的所述字线。
27.一种操作多级存储器件的方法,包括:用于改变存储结构的电阻等级的写步骤,其中,通过该写步骤而改变的所述存储结构的电阻等级在其最小值附近的分布密度高于在其最大值附近的分布密度,其中所述存储结构包括多个可变电阻图形和隔离层图形,其中所述多个可变电阻图形被顺序堆叠以及所述隔离层图形被插入在所述可变电阻图形之间,以及其中,第一电极和第二电极被形成为主平面彼此相对、垂直于衬底的上表面、以及与所述多个可变电阻图形的侧壁接触。
28.权利要求27的方法,其中,所述写步骤包括将除所述最大值之外的存储结构的所有电阻等级变为较之其最大值更接近其最小值的电阻等级。
29.权利要求27的方法,其中,所述写步骤包括通过单步骤操作将所述存储结构的电阻等级变为预计的电阻等级。
30.权利要求27的方法,其中,除所述最大值之外,所述存储结构的所有电阻等级均小于预定的中间电阻等级,且所述中间电阻等级是(Rmax–Rmin)/30与Rmax之间的范围内的值,Rmax=存储结构的电阻等级的最大值,Rmin=存储结构的电阻等级的最小值。
31.权利要求27的方法,其中,所述存储结构的电阻等级基本上与低电阻等级状态下的可变电阻图形的数目成反比。
32.权利要求31的方法,其中,用于改变所述可变电阻图形的电阻等级所需的操作条件在每个可变电阻图形中是不同的。
33.权利要求32的方法,其中,所述写步骤包括使用在每个可变电阻图形中不同的所述操作条件,有选择地改变可变电阻图形的电阻等级。
34.一种操作多级存储器件的方法,该方法包括通过使用可变电阻图形之间不同的结晶温度来有选择地改变所述可变电阻图形的结晶态的步骤,其中所述可变电阻图形并联连接在两个电极之间,其中所述多级存储器件包括存储结构,所述存储结构包括多个可变电阻图形和隔离层图形,其中所述多个可变电阻图形被顺序堆叠以及所述隔离层图形被插入在所述可变电阻图形之间,以及其中第一电极和第二电极被形成为主平面彼此相对、垂直于衬底的上表面、以及与所述多个可变电阻图形的侧壁接触。
35.权利要求34的方法,其中,所述操作方法包括使得所有可变电阻图形结晶的步骤,
其中,所述结晶步骤包括:
将所有可变电阻图形加热至超过其熔点的温度;以及
在超过所述可变电阻图形的各自结晶温度的温度条件下,并且在比所述可变电阻图形的各自结晶时间段长的时间条件下,冷却所有经加热的可变电阻图形。
36.权利要求34的方法,其中,所述操作方法包括使所有可变电阻图形非晶化的步骤,
其中,所述非晶化步骤包括:
将所有可变电阻图形加热至超过其熔点的温度;以及
在低于所述可变电阻图形的各自结晶温度的温度条件下,并且在比所述可变电阻图形的各自结晶时间段短的时间条件下,冷却所有经加热的可变电阻图形。
37.权利要求34的方法,其中,所述操作多级存储器件的方法包括有选择地使得至少一个可变电阻图形结晶的步骤,所述至少一个可变电阻图形的结晶温度低于选择的可变电阻图形的结晶温度,
其中,所述选择性结晶步骤包括:
将所有可变电阻图形加热至超过其熔点的温度;
将经加热的可变电阻图形冷却至超过所选择的可变电阻图形的结晶温度的温度;以及
保持超过所选择的可变电阻图形的结晶温度的温度条件以及比所选择的可变电阻图形的结晶时间段长的时间条件。
38.权利要求37的方法,其中,将经加热的可变电阻图形冷却至超过所选择的可变电阻图形的结晶温度的温度包括:
在比未选择的可变电阻图形的结晶时间段短的时间段内,其中该未选择的可变电阻图形的结晶温度高于所选择的可变电阻图形的结晶温度,将经加热的可变电阻图形冷却至低于未选择的可变电阻图形的结晶温度的温度,其中该未选择的可变电阻图形的结晶温度高于所选择的可变电阻图形的结晶温度。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070092219A KR101390340B1 (ko) | 2007-09-11 | 2007-09-11 | 다중 레벨 메모리 장치 및 그 동작 방법 |
KR1020070092219 | 2007-09-11 | ||
KR10-2007-0092219 | 2007-09-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101393772A CN101393772A (zh) | 2009-03-25 |
CN101393772B true CN101393772B (zh) | 2013-09-04 |
Family
ID=40340298
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008102138580A Active CN101393772B (zh) | 2007-09-11 | 2008-09-11 | 多级存储器件及其操作方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US8213223B2 (zh) |
JP (1) | JP5431701B2 (zh) |
KR (1) | KR101390340B1 (zh) |
CN (1) | CN101393772B (zh) |
DE (1) | DE102008045963A1 (zh) |
TW (1) | TWI441326B (zh) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101390340B1 (ko) | 2007-09-11 | 2014-05-07 | 삼성전자주식회사 | 다중 레벨 메모리 장치 및 그 동작 방법 |
US8355274B2 (en) * | 2008-09-19 | 2013-01-15 | Panasonic Corporation | Current steering element, storage element, storage device, and method for manufacturing current steering element |
US8009455B2 (en) * | 2009-01-20 | 2011-08-30 | Ovonyx, Inc. | Programmable resistance memory |
KR101781625B1 (ko) * | 2010-11-17 | 2017-09-25 | 삼성전자주식회사 | 가변 저항 메모리 소자 및 그 제조 방법 |
US20120134200A1 (en) * | 2010-11-29 | 2012-05-31 | Seagate Technology Llc | Magnetic Memory Cell With Multi-Level Cell (MLC) Data Storage Capability |
CN102208531A (zh) * | 2011-03-29 | 2011-10-05 | 清华大学 | 一种高密度电阻型随机存储单元 |
TWI469408B (zh) * | 2012-05-07 | 2015-01-11 | Univ Feng Chia | 超薄與多層結構相變化記憶體元件 |
US9227378B2 (en) * | 2012-08-07 | 2016-01-05 | Micron Technology, Inc. | Methods, devices and processes for multi-state phase change devices |
US8964448B2 (en) | 2012-08-09 | 2015-02-24 | Micron Technology, Inc. | Memory cells having a plurality of resistance variable materials |
US8988926B2 (en) | 2013-01-11 | 2015-03-24 | Micron Technology, Inc. | Method, system and device for phase change memory with shunt |
CN103682096B (zh) * | 2013-12-31 | 2018-11-09 | 上海集成电路研发中心有限公司 | 一种可实现多值存储的阻变存储器 |
TWI549229B (zh) * | 2014-01-24 | 2016-09-11 | 旺宏電子股份有限公司 | 應用於系統單晶片之記憶體裝置內的多相變化材料 |
US9184379B1 (en) * | 2014-07-18 | 2015-11-10 | Intermolecular, Inc. | Capping thin-film resistors to control interface oxidation |
CN106299112B (zh) * | 2016-08-18 | 2019-06-18 | 中国科学院上海微系统与信息技术研究所 | 多态相变存储器单元器件及其制备方法 |
US10454025B1 (en) * | 2018-06-13 | 2019-10-22 | International Business Machines Corporation | Phase change memory with gradual resistance change |
US11812676B2 (en) * | 2020-03-24 | 2023-11-07 | International Business Machines Corporation | Multi-terminal phase change memory device |
US11665987B2 (en) * | 2021-03-04 | 2023-05-30 | International Business Machines Corporation | Integrated switch using stacked phase change materials |
CN113488093A (zh) * | 2021-07-01 | 2021-10-08 | 中国科学院上海微系统与信息技术研究所 | 一种实现存储器多级存储的方法及装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6141241A (en) * | 1998-06-23 | 2000-10-31 | Energy Conversion Devices, Inc. | Universal memory element with systems employing same and apparatus and method for reading, writing and programming same |
CN1845339A (zh) * | 2006-03-10 | 2006-10-11 | 中国科学院上海微系统与信息技术研究所 | 相变薄膜场效应晶体管单元器件及其制作方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001189431A (ja) * | 1999-12-28 | 2001-07-10 | Seiko Epson Corp | メモリのセル構造及びメモリデバイス |
JP2003100084A (ja) * | 2001-09-27 | 2003-04-04 | Toshiba Corp | 相変化型不揮発性記憶装置 |
US6809362B2 (en) | 2002-02-20 | 2004-10-26 | Micron Technology, Inc. | Multiple data state memory cell |
KR100526672B1 (ko) | 2003-03-07 | 2005-11-08 | 재단법인서울대학교산학협력재단 | 전기적 상변화 메모리 소자 제조 방법 |
US7227170B2 (en) | 2003-03-10 | 2007-06-05 | Energy Conversion Devices, Inc. | Multiple bit chalcogenide storage device |
DE102005003675A1 (de) * | 2004-04-29 | 2005-11-24 | Infineon Technologies Ag | CBRAM-Zelle mit einem reversiblen Leitungsbrücken-Mechanismus |
KR100668823B1 (ko) * | 2004-06-30 | 2007-01-16 | 주식회사 하이닉스반도체 | 상변환 기억 소자 및 그 제조방법 |
TWI277207B (en) * | 2004-10-08 | 2007-03-21 | Ind Tech Res Inst | Multilevel phase-change memory, operating method and manufacture method thereof |
JP2006108645A (ja) | 2004-10-08 | 2006-04-20 | Ind Technol Res Inst | マルチレベル相変化メモリ、及びその動作方法並びに製造方法 |
KR100687709B1 (ko) | 2004-11-04 | 2007-02-27 | 한국전자통신연구원 | 멀티비트형 상변화 메모리 소자 및 그 구동 방법 |
TWI280614B (en) * | 2004-11-09 | 2007-05-01 | Ind Tech Res Inst | Multilevel phase-change memory, manufacture method and operating method thereof |
JP4934276B2 (ja) * | 2004-11-15 | 2012-05-16 | ルネサスエレクトロニクス株式会社 | 半導体メモリおよびその製造方法 |
JP2008523585A (ja) | 2004-12-06 | 2008-07-03 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | エッチング溶液及びその添加剤 |
US7910904B2 (en) * | 2005-05-12 | 2011-03-22 | Ovonyx, Inc. | Multi-level phase change memory |
US7907435B2 (en) * | 2005-09-21 | 2011-03-15 | Renesas Electronics Corporation | Semiconductor device |
US7859893B2 (en) * | 2007-05-31 | 2010-12-28 | Micron Technology, Inc. | Phase change memory structure with multiple resistance states and methods of programming and sensing same |
KR101390340B1 (ko) | 2007-09-11 | 2014-05-07 | 삼성전자주식회사 | 다중 레벨 메모리 장치 및 그 동작 방법 |
US7990761B2 (en) * | 2008-03-31 | 2011-08-02 | Ovonyx, Inc. | Immunity of phase change material to disturb in the amorphous phase |
JP2010052980A (ja) * | 2008-08-28 | 2010-03-11 | Tokyo Institute Of Technology | 酸素原子発生装置 |
-
2007
- 2007-09-11 KR KR1020070092219A patent/KR101390340B1/ko active IP Right Grant
-
2008
- 2008-09-05 DE DE102008045963A patent/DE102008045963A1/de active Pending
- 2008-09-10 US US12/283,175 patent/US8213223B2/en active Active
- 2008-09-10 JP JP2008232710A patent/JP5431701B2/ja active Active
- 2008-09-11 TW TW097134904A patent/TWI441326B/zh active
- 2008-09-11 CN CN2008102138580A patent/CN101393772B/zh active Active
-
2012
- 2012-06-04 US US13/487,463 patent/US8451656B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6141241A (en) * | 1998-06-23 | 2000-10-31 | Energy Conversion Devices, Inc. | Universal memory element with systems employing same and apparatus and method for reading, writing and programming same |
CN1845339A (zh) * | 2006-03-10 | 2006-10-11 | 中国科学院上海微系统与信息技术研究所 | 相变薄膜场效应晶体管单元器件及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
US8213223B2 (en) | 2012-07-03 |
JP2009071309A (ja) | 2009-04-02 |
JP5431701B2 (ja) | 2014-03-05 |
KR20090027045A (ko) | 2009-03-16 |
US20120236627A1 (en) | 2012-09-20 |
TW200919717A (en) | 2009-05-01 |
DE102008045963A1 (de) | 2009-03-12 |
KR101390340B1 (ko) | 2014-05-07 |
US8451656B2 (en) | 2013-05-28 |
CN101393772A (zh) | 2009-03-25 |
TWI441326B (zh) | 2014-06-11 |
US20090067230A1 (en) | 2009-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101393772B (zh) | 多级存储器件及其操作方法 | |
US7989796B2 (en) | Nonvolatile memory cell with concentric phase change material formed around a pillar arrangement | |
CN100587994C (zh) | 存储单元及其制造方法 | |
CN100456512C (zh) | 相变存储器件及其形成方法 | |
CN100533756C (zh) | 用自对准工艺制造的相变存储器及其制造方法 | |
US7479671B2 (en) | Thin film phase change memory cell formed on silicon-on-insulator substrate | |
US10403817B2 (en) | Memory device with memory cell pillar having resistive memory layer with wedge memory portion and body memory portion, and method of fabricating the same | |
US20050245030A1 (en) | Phase changeable memory cells and methods of fabricating the same | |
US20060189045A1 (en) | Method for fabricating a sublithographic contact structure in a memory cell | |
KR20170100160A (ko) | 가변 저항 메모리 장치 및 이의 제조 방법 | |
US7671354B2 (en) | Integrated circuit including spacer defined electrode | |
US20130099188A1 (en) | Phase-change memory device having multi-level cell and a method of manufacturing the same | |
CN111477609A (zh) | 可变电阻存储器装置 | |
CN103545338B (zh) | 具有热局限间隔物的存储装置及其制造方法 | |
US7279380B2 (en) | Method of forming a chalcogenide memory cell having an ultrasmall cross-sectional area and a chalcogenide memory cell produced by the method | |
JP4955218B2 (ja) | 半導体装置 | |
US10892410B2 (en) | Variable resistance memory devices and methods of manufacturing variable resistance memory devices | |
US8084759B2 (en) | Integrated circuit including doped semiconductor line having conductive cladding | |
KR101802436B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR100650718B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
CN108550696A (zh) | 相变化记忆体 | |
US20100163836A1 (en) | Low-volume phase-change material memory cell | |
KR101052859B1 (ko) | 상변환 기억 소자 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |