CN111477609A - 可变电阻存储器装置 - Google Patents

可变电阻存储器装置 Download PDF

Info

Publication number
CN111477609A
CN111477609A CN202010075061.XA CN202010075061A CN111477609A CN 111477609 A CN111477609 A CN 111477609A CN 202010075061 A CN202010075061 A CN 202010075061A CN 111477609 A CN111477609 A CN 111477609A
Authority
CN
China
Prior art keywords
variable resistance
memory cell
word lines
memory device
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010075061.XA
Other languages
English (en)
Inventor
沈揆理
罗太熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111477609A publication Critical patent/CN111477609A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种可变电阻存储器装置，包括：沿第一方向布置的存储器单元堆叠，所述存储器单元堆叠包括第一存储器单元堆叠和第二存储器单元堆叠。存储器单元堆叠中的每一个包括多条字线和连接到多条字线中的每一条的存储器单元，多条字线中的每一条在与第一方向交叉的第二方向上延伸，并且沿与第一方向和第二方向交叉的第三方向布置。存储器单元中的每一个包括开关元件和可变电阻元件。第一存储器单元堆叠的多条字线中的每一条在第一方向上具有第一厚度，第一厚度小于第二存储器单元堆叠的多条字线中的每一条在第一方向上的第二厚度。

Description

可变电阻存储器装置
相关申请的交叉引用
本申请要求于2019年1月23日在韩国知识产权局提交的韩国专利申请No.10-2019-0008898的优先权，所述申请的公开内容通过引用其整体合并于此。
技术领域
本发明构思涉及半导体装置，并且更具体地，涉及可变电阻存储器装置。
背景技术
半导体装置可以被分类为存储器装置和逻辑装置中的任何一个。存储器装置可以存储逻辑数据。通常，半导体存储器装置可以分为易失性存储器装置和非易失性存储器装置。易失性存储器装置在其电源中断时可能丢失其存储的数据。例如，易失性存储器装置可以包括动态随机存取存储器(DRAM)装置和静态随机存取存储器(SRAM)装置。相反，非易失性存储器装置即使在其电源中断时也可以保持其存储的数据。例如，非易失性存储器装置可以包括可编程ROM(PROM)、可擦除PROM(EPROM)、电EPROM(EEPROM)和闪速存储器装置。
发明内容
本发明构思的一些示例实施例可以提供能够改善电特性的可变电阻存储器装置。
根据本发明构思的一些示例实施例，可变电阻存储器装置可以包括沿第一方向布置的存储器单元堆叠，存储器单元堆叠包括第一存储器单元堆叠和第二存储器单元堆叠，并且存储器单元堆叠中的每一个包括多条字线和连接到多条字线的存储器单元，多条字线中的每一条沿与第一方向交叉的第二方向延伸并且沿与第一方向和第二方向交叉的第三方向布置，存储器单元包括开关元件和可变电阻元件。第一存储器单元堆叠的多条字线中的每一条可以具有在第一方向上的第一厚度，第一厚度小于第二存储器单元堆叠的多条字线中的每一条在第二方向上的第二厚度。
根据本发明构思的一些示例实施例，可变电阻存储器装置可以包括衬底上的存储器单元堆叠，其中，存储器单元堆叠包括：在第一方向上具有厚度、沿第二方向延伸并且沿与第二方向交叉的第三方向上布置的字线；沿第三方向延伸并且沿第二方向布置的位线；以及设置在字线和位线的交叉点处的存储器单元，其中，存储器单元中的每一个包括开关元件和可变电阻元件。存储器单元堆叠中的至少一个的字线在第一方向上的厚度可以不同于其它存储器单元堆叠的字线在第一方向上的厚度。
根据本发明构思的一些示例实施例，可变电阻存储器装置可以包括衬底和衬底的顶表面上沿第一方向布置的堆叠结构，其中，堆叠结构中的每一个包括字线、位线和存储器单元，其中，字线沿平行于衬底的顶表面的第二方向延伸并且沿垂直于衬底的顶表面的第三方向布置，字线包括第一子字线和在第一方向上与第一子字线间隔开的第二子字线，第一方向与第二方向和第三方向交叉，位线可以位于第一子字线和第二子字线之间并且可以沿第二方向布置，并且存储器单元位于第一子字线和位线的交叉点处以及第二子字线和位线的交叉点处，其中，存储器单元中的每一个包括开关元件和可变电阻元件。堆叠结构中的至少一个的字线在第一方向上的厚度可以不同于其它堆叠结构的字线在第一方向上的厚度。
附图说明
根据附图和所附详细描述，本发明构思将变得更加显而易见。
图1是示出根据本发明构思的一些示例实施例的可变电阻存储器装置的框图。
图2是示出根据本发明构思的一些示例实施例的可变电阻存储器装置的平面图。
图3是沿图2的线I-I’和线II-II’截取的横截面图。
图4是沿图2的线I-I’和线II-II’截取的横截面图，以示出根据本发明构思的一些示例实施例的可变电阻存储器装置。
图5和图6是沿图2的线I-I’和线II-II’截取的横截面图，以示出根据本发明构思的一些示例实施例的可变电阻存储器装置。
图7至图10是沿图2的线I-I’和线II-II’截取的横截面图，以示出根据本发明构思的一些示例实施例的制造可变电阻存储器装置的方法。
图11和图12是沿图2的线I-I’和线II-II’截取的横截面图，以示出根据本发明构思的一些示例实施例的可变电阻存储器装置。
图13和图14是图11的区域‘Q’的放大示图。
图15是示意性地示出根据本发明构思的一些示例实施例的可变电阻存储器装置的立体图。
图16A至图16D是示出根据本发明构思的一些示例实施例的可变电阻存储器装置的单位存储器单元的立体图。
图17是示出根据本发明构思的一些示例实施例的可变电阻存储器装置的平面图。
图18是沿图17的线I-I’截取的横截面图。
图19是沿图17的线II-II’截取的横截面图。
图20是示出图17的字线、位线和存储器单元的布置的平面图。
图21A、图22A、图23A、图24A和图25A是示出根据本发明构思的一些示例实施例的制造可变电阻存储器装置的方法的平面图。
图21B、图22B、图23B、图24B和图25B分别是沿图21A、图22A、图23A、图24A和图25A的线I-I’截取的横截面图。
图21C、图22C、图23C、图24C和图25C分别是沿图21A、图22A、图23A、图24A和图25A的线II-II’截取的横截面图。
图26是示出根据本发明构思的一些示例实施例的可变电阻存储器装置的平面图。
具体实施方式
图1是示出根据本发明构思的一些示例实施例的可变电阻存储器装置的框图。可变电阻存储器装置20可以包括存储器单元阵列21、行解码器22、写入驱动器26、读出放大器23和列解码器25。
存储器单元阵列21可以包括连接到字线WL和位线BL的存储器单元。在一些示例实施例中，每行的存储器单元可以连接到字线WL中的一条字线。每一列的存储器单元可连接到位线BL中的一条位线。存储器单元阵列21可以与稍后描述的存储器单元堆叠中的至少一个存储器单元堆叠相对应。存储器单元阵列21可以包括可变电阻存储器单元，例如，相变存储器单元。
行解码器22可以通过读出放大器23和字线WL连接到存储器单元阵列21。行解码器22可以接收行地址信号RA。行解码器22可以响应于行地址信号RA而在字线WL中选择一条字线。行解码器22可以向所选字线施加选择电压或选择电流，并且可以向未选字线施加非选择电压或非选择电流。
读出放大器23可以读出电压或电流以从所选存储器单元读取数据。在一些示例实施例中，读出放大器23可以对所选存储器单元执行读取操作，以确定或检查所选存储器单元的电阻值的范围，从而读取数据。
写入驱动器26可以通过位线BL连接到存储器单元阵列21。写入驱动器26可以向位线BL施加电压或电流，以将数据写入所选存储器单元。在一些示例实施例中，写入驱动器26可以对所选存储器单元执行设置操作或复位操作，以改变所选存储器单元的电阻值，从而写入或擦除数据。
列解码器25可接收列地址信号CA。列解码器25可响应于列地址信号CA来选择位线BL中的至少一条位线。为了实现这一点，列解码器25可以选择和控制一些写入驱动器26。
图2是示出根据本发明构思的一些示例实施例的可变电阻存储器装置的平面图。图3是沿图2的线I-I’和线II-II’截取的横截面图。
参照图2和图3，存储器单元堆叠MCA可以设置在衬底100上。在一些示例实施例中，存储器单元堆叠MCA可以包括第一存储器单元堆叠MCA1和第二存储器单元堆叠MCA2，它们在垂直于衬底100的顶表面的第一方向D1上排列或堆叠。为了便于解释且易于解释，以两个存储器单元堆叠MCA为示例进行说明。然而，在某些示例实施例中，可以在衬底100上设置三个或更多个存储器单元堆叠MCA。
存储器单元堆叠MCA中的每一个可以包括设置在衬底100上的字线CL1和设置在字线CL1上的位线CL2。在一些示例实施例中，第一存储器单元堆叠MCA1可以包括第一字线CL1_1、第一位线CL2_1、以及第一字线CL1_1和第一位线CL2_1之间的存储器单元MC。如参照图1所描述的，字线CL1可以是连接到行解码器22的互连线。在一些示例实施例中，字线CL1可以通过读出放大器23连接到行解码器22。位线CL2可以是连接到列解码器25的互连线。在一些示例实施例中，位线CL2可以通过写入驱动器26连接到列解码器25。
在下文中，将更详细地描述第一存储器单元堆叠MCA1。各个第一字线CL1_1可以在与第一方向D1交叉的第二方向D2上延伸，并且可以在与第一方向D1和第二方向D2交叉的第三方向D3上布置。第二方向D2和第三方向D3可以是平行于衬底100的顶表面的方向。各个第一位线CL2_1可以在第三方向D3上延伸，并且可以在第二方向D2上布置。
第一字线CL1_1和第一位线CL2_1可以包括诸如铜或铝的导电材料。第一字线CL1_1与第一位线CL2_1还可以包括诸如TiN或WN的导电金属氮化物。
存储器单元MC可以分别设置在第一字线CL1_1和第一位线CL2_1的交叉点处。存储器单元MC中的每一个可以包括可变电阻元件CR和开关元件SW。存储器单元MC中的每一个还可以包括可变电阻元件CR和开关元件SW之间的中间电极ME。可变电阻元件CR可以设置在开关元件SW和衬底100之间。可替换地，开关元件SW可以设置在可变电阻元件CR和衬底100之间。在下文中，为了说明的简便的目的，将对可变电阻元件CR设置在第一字线CL1_1与开关元件SW之间的示例实施例进行说明。然而，本发明构思的示例实施例不限于此。
第一字线CL1_1可以设置在下层间绝缘层107中。可变电阻元件CR可以设置在形成于在第一字线CL1_1上的第一层间绝缘层至第三层间绝缘层111、113、115中的凹陷区域RS中。在一些示例实施例中，第一层间绝缘层至第三层间绝缘层111、113和115可以包括氮化硅或氮氧化硅。当在平面图中观察时，凹陷区域RS可以分别设置在第一字线CL1_1和第一位线CL2_1的交叉点处，并且因此可以二维地布置。可替换地，可变电阻元件CR可以具有在第二方向D2或第三方向D3上延伸的线形状。
可变电阻元件CR可以由具有能够存储逻辑数据的特性的材料中的至少一种形成。当根据本发明构思的一些示例实施例的可变电阻存储器装置是相变存储器装置时，可变电阻元件CR可以包括其物相可以根据温度在结晶相和非晶相之间可逆地改变的材料。在一些示例实施例中，可变电阻元件CR的结晶相和非晶相之间的相变温度可以在从大约250摄氏度至大约350摄氏度的范围内。可变电阻元件CR可由包括Te和Se(即，硫族化物元素)中的至少一种以及Ge、Sb、Bi、Pb、Sn、Ag、As、S、Si、In、Ti、Ga、P、O和C中的至少一种的化合物形成。在一些示例实施例中，可变电阻元件CR可以包括GeSbTe、GeTeAs、SbTeSe、GeTe、SbTe、SeTeSn、GeTeSe、SbSeBi、GeBiTe、GeTeTi、InSe、GaTeSe和InSbTe中的至少一种。在某些示例实施例中，可变电阻元件CR可以具有其中包括Ge的层和不包括Ge的层重复地和交替地堆叠的超晶格结构。在一些示例实施例中，可变电阻元件CR可以具有GeTe层和SbTe层重复地和交替地堆叠的结构。
加热器电极HE可以设置在第一字线CL1_1和可变电阻元件CR之间。每个加热器电极HE可以将在第二方向D2上彼此相邻的一对可变电阻元件CR连接到第一字线CL1_1。在一些示例实施例中，加热器电极HE中的每一个可以包括连接到第一字线CL1_1的水平部分、以及从水平部分的两个端部分别延伸到该对可变电阻元件CR的一对垂直部分。可替代地，当在平面图中观察时，加热器电极HE可以分别设置在第一字线CL1_1和第一位线CL2_1的交叉点处，并因此可以二维地布置。
加热器电极HE可以加热可变电阻元件CR以改变可变电阻元件CR的物相。加热器电极HE可以由电阻率大于第一字线CL1_1的电阻率的材料形成。在一些示例性实施例中，加热器电极HE可以包括W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN、TaSiN和TiO中的至少一种。
间隔物图案127可以设置在加热器电极HE中的每一个与第二层间绝缘层113之间。间隔物图案127可以沿加热器电极HE的水平部分和垂直部分延伸。在一些示例实施例中，间隔物图案127可以包括氧化硅和/或氮氧化硅。
凹陷区域RS的下部可以被可变电阻元件CR占据，并且凹陷区域RS的上部可以被中间电极ME占据。中间电极ME可以将可变电阻元件CR与开关元件SW电连接，并且可以防止可变电阻元件CR与开关元件SW直接接触。在一些示例实施例中，中间电极ME可以包括W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN和TaSiN中的至少一种。第一层间绝缘层至第三层间绝缘层111、113和115的顶表面可以与中间电极ME的顶表面实质上共面。可替换地，中间电极ME可以设置在第一层间绝缘层至第三层间绝缘层111、113和115上。
开关元件SW中的每一个可以包括具有双向特性的双向阈值开关(OTS)元件。在一些示例实施例中，开关元件SW中的每一个可以包括基于具有非线性I-V曲线(例如，S形的I-V曲线)的阈值开关现象的元件。开关元件SW可以具有比可变电阻元件CR的在结晶相和非晶相之间的相变温度更高的在结晶相和非晶相之间的相变温度。在一些示例实施例中，开关元件SW的相变温度可以在从大约350摄氏度至大约450摄氏度的范围内。因此，当操作根据本发明构思的示例实施例的可变电阻存储器装置时，通过操作电压(例如，编程电压)，可变电阻元件CR的物相可以在结晶相和非晶相之间可逆地改变，但是即使向开关元件SW施加操作电压，开关元件SW也会保持在实质上非晶状态而没有相变。在本说明书中，术语“实质上非晶状态”可以包括非晶状态，并且还可以包括在组件的一部分中局部地存在晶界或结晶部分的情况。
当术语“大约”或“实质上”在本说明书中与数值结合使用时，其意在于，相关的数值包括在所述数值周围±10％的公差。当指定范围时，该范围包括其间的以诸如0.1％为增量的所有值。
开关元件SW可以由包括Te和Se(例如，硫族化物元素)中的至少一种和Ge、Sb、Bi、Al、Pb、Sn、Ag、As、S、Si、In、Ti、Ga和P中的至少一种的化合物形成。开关元件SW除了该化合物之外还可以包括热稳定元素。热稳定元素可以包括C、N和O中的至少一种。
底部碳电极图案142可以设置在开关元件SW和中间电极ME之间。在一些示例实施例中，底部碳电极图案142可以包括包含碳的导电材料。
顶部电极TE可设置于开关元件SW与第一位线CL2_1之间。顶部电极TE可以分别设置在开关元件SW上，并且可以彼此分离。换句话说，顶部电极TE可以沿着行和列二维地布置。可替换地，顶部电极TE中的每一个可以共同连接到沿第三方向D3布置的开关元件SW。
第一位线CL2_1可设置在顶部电极TE上。第一位线CL2_1可以在第二方向D2上由第二绝缘层117彼此间隔开。在一些示例实施例中，第二绝缘层117可以包括氧化硅或氮氧化硅。第二绝缘层117可以包括由第一位线CL2_1彼此分开的多个绝缘图案。可以设置第一绝缘层161以填充开关元件SW之间的空间。在一些示例实施例中，第一绝缘层161可以包括氧化硅或氮氧化硅。
顶部电极TE可以包括顺序地堆叠的第一碳电极图案152、金属图案154和第二碳电极图案156。第一碳电极图案152和第二碳电极图案156可以包括包含碳的导电材料。金属图案154可以包括W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN和TaSiN中的至少一种。在一些示例实施例中，第一碳电极图案152可以比第二碳电极图案156厚。可替换地，在顶部电极TE中，可以省略第一碳电极图案152、金属图案154和第二碳电极图案156中的至少一个。
侧壁绝缘层146可以设置在第一绝缘层161和开关元件SW之间。侧壁绝缘层146可以在第一绝缘层161的底表面下延伸。在一些示例实施例中，侧壁绝缘层146可以在第一绝缘层161与第一层间绝缘层至第三层间绝缘层111、113和115之间延伸。侧壁绝缘层146可以延伸到顶部电极TE的侧壁上。在一些示例实施例中，侧壁绝缘层146的最上表面可以与顶部电极TE的顶表面实质上共面。侧壁绝缘层146可以不包括氧。侧壁绝缘层146可以包括介电常数大于第一绝缘层161的介电常数的材料。在一些示例实施例中，侧壁绝缘层146可以包括氮化硅层。
第二存储器单元堆叠MCA2可以与第一存储器单元堆叠MCA1隔开，其中，第三绝缘层109插入在第二存储器单元堆叠MCA2与第一存储器单元堆叠MCA1之间。在一些示例实施例中，第三绝缘层109可以包括氧化硅层。第二存储器单元堆叠MCA2可以具有与第一存储器单元堆叠MCA1实质上相同的结构。在一些示例实施例中，第二存储器单元堆叠MCA2可以包括第二字线CL1_2、第二位线CL2_2、以及第二字线CL1_2和第二位线CL2_2之间的存储器单元MC。第二字线CL1_2可以设置在下层间绝缘层108中。存储器单元MC可以设置在第一层间绝缘层至第三层间绝缘层112、114和116以及第一绝缘层162中。第二位线CL2_2可以设置在第二绝缘层118中。
存储器单元堆叠MCA中的至少一个存储器单元堆叠MCA的字线在第一方向D1上的厚度可以不同于存储器单元堆叠MCA中的其他存储器单元堆叠MCA的字线的厚度。在一些示例实施例中，第二存储器单元堆叠MCA2的第二字线CL1_2在第一方向D1上的第二厚度t2可以大于第一存储器单元堆叠MCA1的第一字线CL1_1在第一方向D1上的第一厚度t1。在一些示例实施例中，第二厚度t2可以在第一厚度t1的大约1.3倍至大约3倍的范围内。
第一位线CL2_1的厚度可以实质上等于第二位线CL2_2的厚度。在一些示例实施例中，第一位线CL2_1的厚度和第二位线CL2_2的厚度可以实质上等于第一字线CL1_1的第一厚度t1。
图4是沿图2的线I-I’和线II-II’截取的横截面图，以示出根据本发明构思的一些示例实施例的可变电阻存储器装置。在本示例实施例中，第二存储器单元堆叠MCA2的第二字线CL1_2在第一方向D1上的第二厚度t2可以小于第一存储器单元堆叠MCA1的第一字线CL1_1在第一方向D1上的第一厚度t1。在一些示例实施例中，第一厚度t1可以在第二厚度t2的大约1.3倍至大约3倍的范围内。
字线CL1的厚度可与相应的存储器单元堆叠MCA的字线CL1之间的电容成比例。当根据一些实施例的可变电阻存储器装置被操作时，可能发生骤回(snap back)现象。在特定条件下，骤回现象会产生突然的负阻。本发明构思的可变电阻存储器装置可以在低于临界电压的电压下保持在截止状态，并且可以响应于高于临界电压的电压而骤回到导通状态。处于导通状态的可变电阻存储器装置可以使用将电压保持在例如保持电压电平(holdingvoltage level)的特性来使电流快速流动。因此，可以高速地降低特定电压。
该骤回现象可能导致过电流流过可变电阻元件CR，从而导致读取干扰。换句话说，当读取处于设置状态的可变电阻元件CR时，过电流可以瞬时流过可变电阻元件CR以引起复位写入操作。该骤回现象可受相应存储器单元堆叠MCA的字线CL1之间的电容影响。换句话说，当字线CL1之间的电容大时，可以减轻骤回现象。当电容小时，可以增强骤回现象。
根据本发明构思的一些示例实施例，可以通过调整存储器单元堆叠的字线的厚度来控制骤回现象。换句话说，可以通过增加字线的厚度来减轻骤回现象，或者可以通过减小字线的厚度来增强骤回现象。因此，可以改善可变电阻存储器装置的电特性。
图5和图6是沿图2的线I-I’和线II-II’截取的横截面图，以示出根据本发明构思的一些示例实施例的可变电阻存储器装置。在下文中，为了易于和方便地进行解释的目的，将省略或简要提及与上述示例性实施例中相同的组件的描述。
参照图5，根据本示例实施例的可变电阻存储器装置可以包括顺序地堆叠在衬底100上的第一存储器单元堆叠MCA1至第四存储器单元堆叠MCA4。第一存储器单元堆叠MCA1至第四存储器单元堆叠MCA4可以彼此间隔开，其中，第三绝缘层194插入在第一存储器单元堆叠MCA1至第四存储器单元堆叠MCA4之间。第一存储器单元堆叠MCA1至第四存储器单元堆叠MCA4中的每一个可以包括绝缘层191、绝缘层192和绝缘层193。
图5中示出四个存储器单元堆叠。然而，本发明构思的示例实施例不限于此。在某些示例实施例中，可以设置五个或更多个存储器单元堆叠。第一存储器单元堆叠MCA1至第四存储器单元堆叠MCA4可以分别包括第一字线CL1_1至第四字线CL1_4和第一位线CL2_1至第四位线CL2_4。
第二字线CL1_2的第二厚度t2可以大于其它存储器单元堆叠MCA1、MCA3和MCA4的字线的第一厚度t1。第二厚度t2可以大于其它字线的厚度的平均值。第一位线CL2_1至第四位线CL2_4的厚度可以彼此相等。第一位线CL2_1至第四位线CL2_4的厚度可以实质上等于第一厚度t1。在某些示例实施例中，可以设置具有第二厚度t2的字线的两个或更多个存储器单元堆叠，和/或可以设置具有第一厚度t1的字线的两个或更多个存储器单元堆叠。
参照图6，第二字线CL1_2的第二厚度t2可大于其它存储器单元堆叠MCA1和MCA3的字线的第一厚度t1。第四字线CL1_4的第三厚度t3可以小于第一厚度t1。第二字线CL1_2的第二厚度t2可以大于其它字线的厚度的平均值，并且第四字线CL1_4的第三厚度t3可以小于其它字线的厚度的平均值。在某些示例实施例中，可以设置多个具有第二厚度t2的字线的存储器单元堆叠，和/或可以设置多个具有第三厚度t3的字线的存储器单元堆叠。
图7至图10是沿图2的线I-I’和线II-II’截取的横截面图，以示出根据本发明构思的一些示例实施例的制造可变电阻存储器装置的方法。
参照图2和图7，可以在衬底100上形成第一字线CL1_1。可以在下层间绝缘层107中设置第一字线CL1_1。可以在第一字线CL1_1上形成第一层间绝缘层111，然后，可以在第一层间绝缘层111中形成沟槽TC。沟槽TC的形成可以包括各向异性蚀刻处理。沟槽TC中的每一个可以与第一字线CL1_1交叉。在一些示例实施例中，第一层间绝缘层111可以由氮化硅或氮氧化硅形成。
可以在具有沟槽TC的第一层间绝缘层111上顺序地形成电极层121和间隔物层126。可以沿着沟槽TC的形状或轮廓共形地形成电极层121和间隔物层126。在一些示例实施例中，电极层121可以包括W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN、TaSiN和TiO中的至少一种。在一些示例实施例中，间隔物层126可以包括氧化硅和氮氧化硅中的至少一种。可以在间隔物层126上形成填充沟槽TC的第二层间绝缘层113。在一些示例实施例中，第二层间绝缘层113可以由与第一层间绝缘层111相同的材料形成。
参照图2和图8，可以执行平坦化处理直到暴露第一层间绝缘层111。此后，可以蚀刻第二层间绝缘层113、间隔物层126和电极层121以形成开口区域OP。结果，可以由电极层121形成加热器电极HE，并且可以由间隔物层126形成间隔物图案127。此后，可以形成第三层间绝缘层115以填充开口区域OP。在一些示例实施例中，第三层间绝缘层115可以由与第一层间绝缘层111相同的材料形成。
可以形成凹陷区域RS以暴露加热器电极HE。凹陷区域RS的形成可以包括蚀刻间隔物图案127的上部和蚀刻加热器电极HE的上部。此后，可以执行各向同性湿法蚀刻处理以扩大通过对加热器电极HE的上部和间隔物图案127的上部蚀刻所形成的空的空间。在一些示例实施例中，可以使用包括磷酸的蚀刻剂来执行各向同性湿法蚀刻工艺。
参照图2和图9，在凹陷区域RS中的每一个中，可以顺序地形成可变电阻元件CR和中间电极ME。在一些示例实施例中，可以形成可变电阻层以填充凹陷区域RS，然后，可以蚀刻可变电阻层的上部以形成可变电阻元件CR。可以通过物理气相沉积(PVD)方法或化学气相沉积(CVD)方法形成可变电阻层。
可以在凹陷区域RS的上部中形成中间电极ME。在一些示例实施例中，可以在具有可变电阻元件CR的所得结构上形成电极层，然后，可以对电极层执行平坦化处理以形成中间电极ME。可替代地，可以省略形成中间电极ME的处理。在一些示例实施例中，中间电极ME可以包括W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN和TaSiN中的至少一种。
可以在具有中间电极ME的所得结构上顺序地形成底部碳电极层141、开关层143和顶部电极层151、153和155。可以在顶部电极层151、153和155上形成掩模层157。顶部电极层151、153和155可以包括第一碳电极层151、金属层153和第二碳电极层155。可以由包括碳的导电材料形成第一碳电极层151和第二碳电极层155。可以由W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN和TaSiN中的至少一种形成金属层153。在一些示例实施例中，可以由包括Te和Se(即，硫族化物元素)中的至少一种以及Ge、Sb、Bi、Al、Pb、Sn、Ag、As、S、Si、In、Ti、Ga和P中的至少一种的化合物形成开关层143。除了化合物之外，开关层143还可以包括热稳定元素。
参照图2和图10，可以由掩模层157形成掩模图案，然后，可以使用掩模图案作为蚀刻掩模来顺序地蚀刻顶部电极层151、153和155、开关层143和底部碳电极层141。作为结果，可以形成上部结构，上部结构中的每一个包括底部碳电极图案142、开关元件SW和顶部电极TE。顶部电极TE可以包括第一碳电极图案152、金属图案154和第二碳电极图案156。上部结构可以在第三方向D3和第二方向D2上彼此间隔开，并且可以二维地布置。
侧壁绝缘层146可形成为覆盖上部结构。在一些示例实施例中，可以通过CVD处理形成侧壁绝缘层146。可以由不包括氧的材料形成侧壁绝缘层146。在一些示例实施例中，侧壁绝缘层146可以包括氮化硅层。
再次参照图2和图3，可以在上部结构之间形成第一绝缘层161。此后，可以执行平坦化处理。在平坦化处理中可以去除掩模图案。此外，也可以去除第二碳电极图案156的一部分和侧壁绝缘层146的一部分。结果，在平坦化处理之后，第二碳电极图案156的厚度可以小于第一碳电极图案152的厚度。
可以在顶部电极TE上形成第一位线CL2_1。第一位线CL2_1的形成可以包括在顶部电极TE上形成导电层，并且将该导电层图案化。此后，可以形成第二绝缘层117以填充第一位线CL2_1之间的空间。在一些示例实施例中，第一绝缘层161和第二绝缘层117中的每一个可以包括氧化硅层和/或氧氮化硅层。
可以通过上述处理完成第一存储器单元堆叠MCA1的形成。此后，可以在第一存储器单元堆叠MCA1上形成第三绝缘层109，然后，可以通过重复参照图7至图10和图3所述的处理形成第二存储器单元堆叠MCA2。
图11和图12是沿图2的线I-I’和线II-II’截取的横截面图，以示出根据本发明构思的一些示例实施例的可变电阻存储器装置。图13和图14是图11的区域‘Q’的放大示图。
参照图2和图11，根据本示例实施例的可变电阻存储器装置可以包括顺序地堆叠在衬底100上的第一存储器单元堆叠MCA1至第五存储器单元堆叠MCA5。彼此相邻的存储器单元堆叠可以共享位线。在一些示例实施例中，第二存储器单元堆叠MCA2和第三存储器单元堆叠MCA3可以共享第二位线CL2_2，并且第四存储器单元堆叠MCA4和第五存储器单元堆叠MCA5可以共享第三位线CL2_3。第三字线CL1_3的第二厚度t2可以大于其它存储器单元堆叠的字线的第一厚度t1。
参照图12，第三字线CL1_3的第二厚度t2可以大于其它存储器单元堆叠MCA1和MCA5的字线的第一厚度t1。第二字线CL1_2的第三厚度t3可以小于第一厚度t1。
图11和图12的存储器单元中的每一个可以具有图13或图14的结构。如图13所示，在一些示例性实施例中，底部电极BE、开关元件SW、中间电极ME和可变电阻元件CR可以顺序地堆叠。可替代地，如图14所示，可变电阻元件CR、加热器电极HE、中间电极ME、开关元件SW和上部电极TE可以顺序地堆叠。
图15是示意性地示出根据本发明构思的一些示例实施例的可变电阻存储器装置的立体图。
参照图15，可以设置字线CL1和与字线CL1交叉的位线CL2。字线CL1可以在第二方向D2上延伸。字线CL1可以包括设置在位线CL2的一侧的第一子字线CL1a和设置在位线CL2的另一侧的第二子字线CL1b。第二子字线CL1b可以在与第二方向D2交叉的第一方向D1上与第一子字线CL1a间隔开。第一子字线CL1a可以在垂直于第一方向D1和第二方向D2的第三方向D3上彼此间隔开，并且第二子字线CL1b也可以在第三方向D3上彼此间隔开。位线CL2可以在第三方向D3上延伸，并且可以在第二方向D2上彼此间隔开。
存储器单元MC可以分别设置在字线CL1和位线CL2的交叉点处。存储器单元MC可以包括分别设置在第一子字线CL1a和位线CL2的交叉点处的第一存储器单元MC1、以及分别设置在第二子字线CL1b和位线CL2的交叉点处的第二存储器单元MC2。第一存储器单元MC1可以在第三方向D3上彼此隔开。第二存储器单元MC2可以在第三方向D3上彼此隔开。
存储器单元MC中的每一个可以包括可变电阻元件CR和开关元件SW。存储器单元MC中的每一个还可以包括布置在可变电阻元件CR和开关元件SW之间的电极E1。将在后面参照图16A至图16D详细描述电极E1。
第一子字线CL1a在第一方向D1上的第一宽度t1可以大于第二子字线CL1b在第一方向D1上的第二宽度t2。位线CL2在第一方向D1上的宽度可以实质上等于第二宽度t2。然而，本发明构思的示例实施例不限于此。子字线CL1a和子字线CL1b的宽度不限于以上描述，并且参照图2至图14描述的示例实施例的特征可以应用于子字线CL1a和子字线CL1b。
第一存储器单元MC1中的每一个和第二存储器单元MC2中的每一个可以相对于位线CL2中的相应一条位线对称。在一些示例实施例中，第一存储器单元MC1中的每一个的可变电阻元件CR和第二存储器单元MC2中的每一个的可变电阻元件CR可以共同连接到相应的位线CL2，并且第一存储器单元MC1中的每一个的开关元件SW和第二存储器单元MC2中的每一个的开关元件SW可以分别连接到第一子字线CL1a中的相应一条第一子字线和第二子字线CL1b中的相应一条第二子字线。
图16A至图16D是示出根据本发明构思的一些示例实施例的可变电阻存储器装置的单位存储器单元的立体图。参照图16A至图16D，存储器单元MC可以设置在彼此交叉的字线CL1和位线CL2之间。在一些示例实施例中，如图16A所示，存储器单元MC还可以包括布置在可变电阻元件CR和开关元件SW之间的第一电极E1。在某些示例实施例中，如图16B所示，存储器单元MC还可以包括布置在可变电阻元件CR和开关元件SW之间的第一电极E1、以及布置在可变电阻元件CR和位线CL2之间的第二电极E2。在某些示例实施例中，如图16C所示，存储器单元MC还可以包括布置在可变电阻元件CR和开关元件SW之间的第一电极E1、以及布置在开关元件SW和字线CL1之间的第三电极E3。第三电极E3可以与第一电极E1间隔开，其中，开关元件SW插入在第三电极E3与第一电极E1之间。在某些示例实施例中，如图16D所示，存储器单元MC还可以包括布置在可变电阻元件CR和开关元件SW之间的第一电极E1、布置在可变电阻元件CR和位线CL2之间的第二电极E2、以及布置在开关元件SW和字线CL1之间的第三电极E3。
图17是示出根据本发明构思的一些示例实施例的可变电阻存储器装置的平面图。图18是沿图17的线I-I’截取的横截面图，图19是沿图17的线II-II’截取的横截面图。图20是示出图17的字线、位线和存储器单元的布置的平面图。图17至图20示出图15的详细的示例性实施例，并且为了易于和方便解释的目的，将省略或简要提及与图15的示例性实施例中相同的特征和/或组件的描述。
参照图17至图20，堆叠结构SS可以设置在衬底100上。堆叠结构SS可以包括第一存储器单元堆叠MCA1和第二存储器单元堆叠MCA2。堆叠结构SS可以设置为多个，并且多个堆叠结构SS可以在第一方向D1上彼此分离，其中，隔离绝缘图案130插入在多个堆叠结构SS之间。
堆叠结构SS可以在平行于衬底100的顶表面100u的第二方向D2上延伸。隔离绝缘图案130可以分别覆盖堆叠结构SS的两个侧壁SS_S。在一些示例实施例中，隔离绝缘图案130可以包括氧化物、氮化物和/或氧氮化物。
堆叠结构SS可以包括在垂直于衬底100的顶表面100u的第三方向D3上交替地堆叠的绝缘层110和字线CL1。字线CL1中的一对字线CL1可以布置在绝缘层110中的每一个上。在每个绝缘层110上，该对字线CL1可以在第一方向D1上彼此间隔开。字线CL1可以包括第一子字线CL1a和第二子字线CL1b。该对字线CL1可以包括第一子字线CL1a中的一条第一子字线和第二子字线CL1b中的一条第二子字线。
堆叠结构SS可以包括布置在第一子字线CL1a与第二子字线CL1b之间的位线CL2。位线CL2可以在第三方向D3上延伸，并且可以在第二方向D2上彼此间隔开。字线CL1和位线CL2可以包括金属(例如，铜、钨或铝)和/或金属氮化物(例如，氮化钽、氮化钛或氮化钨)。在一些示例实施例中，绝缘层110可以包括氮化硅。
堆叠结构SS还可以包括布置于第一子字线CL1a与第二子字线CL1b之间的填充绝缘图案120。填充绝缘图案120可以在第三方向D3上延伸，并且可以在第二方向D2上彼此间隔开。位线CL2和填充绝缘图案120可以沿第二方向D2交替地布置。在一些示例实施例中，填充绝缘图案120可以包括氧化物、氮化物和/或氧氮化物。
堆叠结构SS可以包括分别设置在字线CL1和位线CL2的交叉点处的存储器单元MC(例如，第一存储器单元MC1和第二存储器单元MC2)。存储器单元MC中的每一个可以包括可变电阻元件CR、开关元件SW以及布置在可变电阻元件CR和开关元件SW之间的第一电极E1。在一些示例实施例中，开关元件SW可以是二极管。在这种情况下，开关元件SW可以包括具有彼此不同的导电类型的第一结图案175a和第二结图案175b。第一结图案175a可以具有第一导电类型，第二结图案175b可以具有不同于第一导电类型的第二导电类型。在一些示例实施例中，第一导电类型可以是P型，第二导电类型可以是N型。可替代地，第一导电类型可以是N型，第二导电类型可以是P型。第二结图案175b可以包括第二导电类型的掺杂剂。第一结图案175a可以包括第一导电类型的掺杂剂和第二导电类型的掺杂剂。这里，在第一结图案175a中，第一导电类型的掺杂剂的浓度可以大于第二导电类型的掺杂剂的浓度。在一些示例实施例中，开关元件SW可以是具有整流特性的硅二极管或氧化物二极管。换句话说，开关元件SW可以是P型硅和N型硅的硅二极管，或者可以是P型NiOx和N型TiOx的氧化物二极管，或者是P型CuOx和N型TiOx的氧化物二极管。在某些示例实施例中，开关元件SW可以包括具有双向特性的双向阈值开关(OTS)元件。
第一子字线CL1a、第一存储器单元MC1和位线CL2可以构成第一存储器单元堆叠MCA1，第二子字线CL1b、第二存储器单元MC2和位线CL2可以构成第二存储器单元堆叠MCA2。换句话说，如同图11和图12的示例性实施例，第一存储器单元堆叠MCA1和第二存储器单元堆叠MCA2可以共享位线CL2。第一子字线CL1a在第一方向D1上的第一宽度t1可以大于第二子字线CL1b在第一方向D1上的第二宽度t2。
图21A、图22A、图23A、图24A和图25A是示出根据本发明构思的一些示例实施例的制造可变电阻存储器装置的方法的平面图。图21B、图22B、图23B、图24B和图25B分别是沿图21A、图22A、图23A、图24A和图25A的线I-I’截取的横截面图，图21C、图22C、图23C、图24C和图25C分别是沿图21A、图22A、图23A、图24A和图25A的线II-II’截取的横截面图。
参照图21A至图21C，薄层结构TS可以形成在衬底100上。薄层结构TS可以包括堆叠在衬底100的顶表面100u上的绝缘层110和牺牲层175。绝缘层110和牺牲层175可以在第三方向D3上交替地和重复地堆叠。牺牲层175可以包括掺杂有第二导电类型的掺杂剂的硅或掺杂有第二导电类型的掺杂剂的金属氧化物。绝缘层110可以包括相对于牺牲层175具有蚀刻选择性的材料。在一些示例实施例中，绝缘层110可以包括氮化硅。
填充绝缘图案120可以形成在薄层结构TS中。填充绝缘图案120可以穿透薄层结构TS并且可以与衬底100的顶表面100u接触。在一些示例实施例中，填充绝缘图案120的形成可以包括形成穿透薄层结构TS的通孔120H、在薄层结构TS上形成填充通孔120H的填充绝缘层、以及对填充绝缘层进行平坦化。
参照图22A至图22C，可以形成沟槽130T以穿透薄层结构TS。沟槽130T可沿第二方向D2延伸。可以使由沟槽130T中的每一个暴露的牺牲层175的侧壁凹陷，以在绝缘层110之间形成第一凹陷区域R1。第一凹陷区域R1可以包括第一区域RL和在第一方向D1上与第一区域RL间隔开的第二区域RR，其中，填充绝缘图案120插入在第一区域RL和第二区域RR之间。第一区域RL在第一方向D1上的深度t5可以大于第二区域RR在与第一方向D1相反的方向上的深度t6。可以通过各种方法实现或形成深度t5和t6之间的差异。在一些示例实施例中，可以通过使用不同的掩模图案的不同蚀刻处理来执行第一区域RL和第二区域RR的形成。在一些示例实施例中，掩模图案可以暴露填充绝缘图案120的一侧的沟槽130T，并且可以覆盖填充绝缘图案120的另一侧的沟槽130T。可调整不同蚀刻处理的处理时间和/或蚀刻量以产生深度t5与t6之间的差异。
在一些示例实施例中，第一凹陷区域R1的形成可以包括通过执行相对于绝缘层110、填充绝缘图案120和衬底100具有蚀刻选择性的蚀刻处理来蚀刻牺牲层175。第一凹陷区域R1可以从沟槽130T中的每一个横向延伸。第一凹陷区域R1可以在第二方向D2上延伸，并且可以在第三方向D3上彼此间隔开。
参照图23A至图23C，牺牲层175的由第一凹陷区域R1暴露的部分可以掺杂有第一导电类型的掺杂剂。因此，第一结图案175a可以形成在牺牲层175中的每一个的一侧。第一导电类型的掺杂剂可以不同于第二导电类型的掺杂剂。牺牲层175可以包括第二导电类型的掺杂剂，并且第一结图案175a可以通过用第一导电类型的掺杂剂对牺牲层175中的每一个的一部分进行掺杂来形成。因此，第一结图案175a可以包括第一导电类型的掺杂剂和第二导电类型的掺杂剂。在第一结图案175a中，第一导电类型的掺杂剂的浓度可以大于第二导电类型的掺杂剂的浓度。
在形成第一结图案175a之后，可以分别在第一凹陷区域R1中形成字线CL1。在一些示例实施例中，字线CL1的形成可以包括：在薄层结构TS上形成填充沟槽130T中的每一个的至少一部分和第一凹陷区域R1的第一导电层，以及去除设置在第一凹陷区域R1外部的第一导电层。第一导电层可以包括金属(例如，铜、钨或铝)和/或金属氮化物(例如，氮化钽、氮化钛或氮化钨)。之后，可以分别在沟槽130T中形成隔离绝缘图案130。
参照图24A至图24C，可以形成垂直孔140H以穿透薄层结构TS。垂直孔140H可以在隔离绝缘图案130之间沿第二方向D2彼此间隔开。垂直孔140H中的每一个可以暴露绝缘层110及牺牲层175的侧壁，并且还可暴露衬底100的顶表面100u。可以使由垂直孔140H中的每一个暴露的牺牲层175的侧壁凹陷，以在绝缘层110之间形成第二凹陷区域R2。在一些示例实施例中，第二凹陷区域R2的形成可以包括通过执行相对于绝缘层110、填充绝缘图案120和衬底100具有蚀刻选择性的蚀刻处理来蚀刻牺牲层175。
第一电极E1可以形成在由第二凹陷区域R2中的每一个暴露的牺牲层175的一侧。在一些示例实施例中，第一电极E1的形成可以包括：形成覆盖由第二凹陷区域R2中的每一个暴露的牺牲层175的侧壁的金属层，执行热处理工艺以使牺牲层175的侧壁与金属层反应，以及去除金属层的不与牺牲层175的侧壁反应的其余部分。在这种情况下，第一电极E1可以包括金属硅化物。牺牲层175的不与金属层反应的其余部分可以被定义为第二结图案175b。第二结图案175b可以包括第二导电类型的掺杂剂。第一结图案175a和第二结图案175b可以构成开关元件SW。第一结图案175a和第二结图案175b可以分别具有第一导电类型和第二导电类型。
参照图25A至图25C，可变电阻元件CR可以形成在第二凹陷区域R2中的每一个中。可变电阻元件CR的形成可以包括：形成填充第二凹陷区域R2和垂直孔140H的至少一部分的可变电阻材料层，以及从垂直孔140H去除可变电阻材料层。因此，可变电阻元件CR可以局部地形成在第二凹陷区域R2中的每一个中。开关元件SW、第一电极E1和可变电阻元件CR可以构成存储器单元MC。根据本发明构思的示例实施例，开关元件SW和可变电阻元件CR可以水平地布置在衬底100的顶表面100u上。在这种情况下，可以不需要用于形成开关元件SW和可变电阻元件CR的光刻处理，并且可以降低用于形成开关元件SW和可变电阻元件CR的蚀刻处理的难度。换句话说，可以容易地形成包括开关元件SW和可变电阻元件CR的存储器单元MC。
位线CL2可以分别形成在垂直孔140H中。位线CL2的形成可以包括：在薄层结构TS上形成填充垂直孔140H的第二导电层，并且对第二导电层进行平坦化直到暴露薄层结构TS的顶表面。第二导电层可以包括金属和/或金属氮化物。
图26是示出根据本发明构思的一些示例实施例的可变电阻存储器装置的平面图。图26的示例实施例可以类似于图17至图20的示例实施例，并且在下文中将省略对与图17至图20的示例实施例中相同的特征和/或组件的描述。
参照图26，堆叠结构SS2、堆叠结构SS1和堆叠结构SS3可以沿第一方向D1布置。第一堆叠结构SS1可以布置在第二堆叠结构SS2和第三堆叠结构SS3之间，并且第一堆叠结构至第三堆叠结构SS1、SS2和SS3可以彼此隔开，其中，隔离绝缘图案130插入在第一堆叠结构至第三堆叠结构SS1、SS2和SS3之间。第一堆叠结构SS1可以包括第一存储器单元堆叠MCA1和第二存储器单元堆叠MCA2，第二堆叠结构SS2可以包括第三存储器单元堆叠MCA3和第四存储器单元堆叠MCA4，第三堆叠结构SS3可以包括第五存储器单元堆叠MCA5和第六存储器单元堆叠MCA6。第一堆叠结构SS1可以包括第一字线CL1_1，第一字线CL1_1被布置为具有在它们之间插入的第一位线CL2_1，第二堆叠结构SS2可以包括第二字线CL1_2，第二字线CL1_2被布置为具有在它们之间插入的第二位线CL2_2，第三堆叠结构SS3可以包括第三字线CL1_3，第三字线CL1_3被布置为具有在它们之间插入的第三位线CL2_3。
在本示例实施例中，包括在堆叠结构SS1至堆叠结构SS3中的每一个中的子字线在第一方向D1上的厚度可以彼此相等。在一些示例实施例中，第一堆叠结构SS1的第一子字线CL1a和第二子字线CL1b可以具有在第一方向D1上彼此相等的第一厚度t1。堆叠结构SS1、堆叠结构SS2和堆叠结构SS3中的至少一个的字线在第一方向D1上的厚度可以不同于堆叠结构SS1、堆叠结构SS2和堆叠结构SS3中的其它堆叠结构的字线在第一方向D1上的厚度。在一些示例实施例中，第一堆叠结构SS1的第一字线CL1_1的第一宽度t1可以大于第二堆叠结构SS2的第二字线CL1_2的第二宽度t2。第三堆叠结构SS3的第三字线CL1_3在第一方向D1上的厚度可以等于或小于第二宽度t2。
在根据本发明构思的示例实施例的可变电阻存储器装置中，可以通过调整存储器单元堆叠的字线的厚度来控制骤回现象。换句话说，可以通过增加字线的厚度来减轻骤回现象，或者可以通过减小字线的厚度来增强骤回现象。因此，可以改善可变电阻存储器装置的电特性。
尽管已经参考示例实施例描述了本发明构思，但是对于本领域技术人员来说显而易见的是，在不脱离本发明构思的精神和范围的情况下，可以进行各种改变和修改。因此，应当理解，上述示例实施例不是限制性的，而是说明性的。因此，本发明构思的范围由所附权利要求及其等同物的最宽泛的可允许的解释来确定，并且不应由前文描述来限制或约束。

Claims (25)

1.一种可变电阻存储器装置，包括：
衬底；以及
堆叠结构，其位于所述衬底的顶表面上，沿第一方向布置，
其中，所述堆叠结构中的每一个包括：
字线，其沿平行于所述衬底的顶表面的第二方向延伸，并且沿垂直于所述衬底的顶表面的第三方向布置，所述字线包括第一子字线和在所述第一方向上与所述第一子字线间隔开的第二子字线，所述第一方向与所述第二方向和所述第三方向交叉，
位线，其位于所述第一子字线和所述第二子字线之间，并沿所述第二方向布置，以及
存储器单元，其位于所述第一子字线和所述位线的交叉点处以及所述第二子字线和所述位线的交叉点处，其中，所述存储器单元中的每一个包括开关元件和可变电阻元件，
其中，所述堆叠结构包括第一堆叠结构和第二堆叠结构，所述第一堆叠结构包括所述第一子字线和所述第二子字线，所述第二堆叠结构包括第三子字线与第四子字线，
其中，所述第一子字线至所述第四子字线中的至少一条子字线在所述第一方向上的宽度不同于所述第一子字线至所述第四子字线中的其它子字线在所述第一方向上的宽度。
2.如权利要求1所述的可变电阻存储器装置，其中，所述第一子字线在所述第一方向上的第一宽度大于所述第二子字线在所述第一方向上的第二宽度。
3.如权利要求1所述的可变电阻存储器装置，其中，所述第二子字线通过第二存储器单元连接到所述位线，
其中，所述第一子字线通过第一存储器单元连接到所述位线，
其中，所述第一存储器单元包括第一开关元件和位于所述第一开关元件与所述位线之间的第一可变电阻元件，并且
其中，所述第二存储器单元包括第二开关元件和位于所述第二开关元件与所述位线之间的第二可变电阻元件。
4.如权利要求1所述的可变电阻存储器装置，其中，所述第一子字线在所述第一方向上的第一宽度大于所述第三子字线在所述第一方向上的第三宽度。
5.如权利要求4所述的可变电阻存储器装置，其中，所述第一宽度等于所述第二子字线在所述第一方向上的第二宽度，并且
其中，所述第三宽度等于所述第四子字线在所述第一方向上的第四宽度。
6.如权利要求1所述的可变电阻存储器装置，其中，所述第一子字线在所述第一方向上的宽度大于所述位线在所述第一方向上的宽度。
7.一种可变电阻存储器装置，包括：
存储器单元堆叠，其沿第一方向布置，所述存储器单元堆叠包括第一存储器单元堆叠和第二存储器单元堆叠，并且所述存储器单元堆叠中的每一个包括：
多条字线，所述多条字线中的每一条字线沿与所述第一方向交叉的第二方向上延伸，并且沿与所述第一方向和所述第二方向交叉的第三方向布置，以及
存储器单元，其连接至所述多条字线中的每一条，所述存储器单元包括开关元件和可变电阻元件，
其中，所述第一存储器单元堆叠的多条字线中的每一条在所述第一方向上具有第一厚度，所述第一厚度小于所述第二存储器单元堆叠的多条字线中的每一条在所述第一方向上的第二厚度。
8.如权利要求7所述的可变电阻存储器装置，其中，所述存储器单元堆叠中的每一个还包括多条位线，所述多条位线中的每条位线沿所述第三方向延伸并沿所述第二方向布置，并且
其中，所述存储器单元设置在所述多条字线与所述多条位线的交叉点处。
9.如权利要求7所述的可变电阻存储器装置，其中，所述存储器单元堆叠中的每一个还包括多条位线，所述多条位线中的每条位线沿所述第三方向延伸并沿所述第二方向布置，并且
其中，所述多条位线和所述多条字线在所述第一方向上交替。
10.如权利要求7所述的可变电阻存储器装置，其中，所述存储器单元堆叠中的每一个还包括多条位线，所述多条位线中的每条位线沿所述第三方向延伸并沿所述第二方向布置，并且
其中，所述存储器单元堆叠中的每一个中的所述多条位线中的每一条在所述第一方向上的厚度实质上彼此相等。
11.如权利要求10所述的可变电阻存储器装置，其中，所述第二厚度大于所述多条位线中的每一条在所述第一方向上的厚度。
12.如权利要求7所述的可变电阻存储器装置，其中，所述存储器单元堆叠包括第三存储器单元堆叠，并且
其中，所述第三存储器单元堆叠的多条字线在所述第一方向上的第三厚度小于所述第一厚度。
13.如权利要求7所述的可变电阻存储器装置，其中，所述存储器单元堆叠包括具有所述第二厚度的多个存储器单元堆叠。
14.如权利要求7所述的可变电阻存储器装置，还包括：
衬底，其具有垂直于所述第一方向的顶表面，
其中，所述存储器单元堆叠在所述第一方向上顺序地堆叠在所述衬底上，并且
其中，所述第二方向与所述第三方向平行于所述衬底的顶表面。
15.如权利要求14所述的可变电阻存储器装置，其中，所述开关元件包括其相变温度高于所述可变电阻元件的相变温度的材料。
16.如权利要求7所述的可变电阻存储器装置，还包括：
衬底，其具有垂直于所述第三方向的顶表面，
其中，所述第一方向与所述第二方向平行于所述衬底的顶表面。
17.如权利要求16所述的可变电阻存储器装置，还包括：
多条位线，其沿所述第三方向延伸并且沿所述第二方向布置，
其中，所述第二存储器单元堆叠的多条字线通过第二存储器单元连接到所述位线，并且
其中，所述第一存储器单元堆叠的多条字线通过第一存储器单元连接到所述位线。
18.如权利要求17所述的可变电阻存储器装置，其中，所述第一存储器单元包括第一开关元件和位于所述第一开关元件与所述位线之间的第一可变电阻元件，并且
其中，所述第二存储器单元包括第二开关元件和位于所述第二开关元件与所述位线之间的第二可变电阻元件。
19.一种可变电阻存储器装置，包括：
衬底上的存储器单元堆叠，其中，所述存储器单元堆叠包括：
字线，其在第一方向上具有厚度，并且沿第二方向延伸并沿与所述第二方向交叉的第三方向布置，所述第一方向与所述第二方向和所述第三方向交叉，
位线，其沿第三方向延伸并且沿所述第二方向布置，
存储器单元，其设置在所述字线和所述位线的交叉点处，其中，所述存储器单元中的每一个包括开关元件和可变电阻元件，其中，所述存储器单元堆叠中的至少一个的字线在所述第一方向上的厚度不同于其它存储器单元堆叠的字线在所述第一方向上的厚度。
20.如权利要求19所述的可变电阻存储器装置，其中，所述可变电阻存储器装置包括第一字线和第二字线，
其中，所述第一字线包括沿所述第三方向布置的所述字线中的多条，所述第二字线包括沿所述第三方向布置的所述字线中的多条，
其中，所述第一字线在所述第一方向上与所述第二字线间隔开。
21.如权利要求20所述的可变电阻存储器装置，其中，所述第一字线中的每一条在所述第一方向上的第一厚度小于所述第二字线中的每一条在所述第一方向上的第二厚度。
22.如权利要求20所述的可变电阻存储器装置，其中，所述可变电阻存储器装置包括第三字线，所述第三字线包括沿所述第三方向布置并沿所述第二方向延伸的所述字线中的多条，并且
其中，所述第三字线中的每一条在所述第一方向上的第三厚度小于所述第一字线中的每一条在所述第一方向上的第一厚度。
23.如权利要求20所述的可变电阻存储器装置，其中，所述第一字线和所述第二字线通过所述存储器单元连接到所述位线。
24.如权利要求19所述的可变电阻存储器装置，其中，所述存储器单元堆叠中的所述至少一个的字线在所述第一方向上的厚度大于所述其它存储器单元堆叠的字线在所述第一方向上的厚度的平均值。
25.如权利要求20所述的可变电阻存储器装置，其中，所述衬底的顶表面垂直于所述第三方向，并且
其中，所述第一方向与所述第二方向平行于所述衬底的顶表面。
CN202010075061.XA 2019-01-23 2020-01-22 可变电阻存储器装置 Pending CN111477609A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0008898 2019-01-23
KR1020190008898A KR20200091737A (ko) 2019-01-23 2019-01-23 가변 저항 메모리 소자

Publications (1)

Publication Number Publication Date
CN111477609A true CN111477609A (zh) 2020-07-31

Family

ID=71609054

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010075061.XA Pending CN111477609A (zh) 2019-01-23 2020-01-22 可变电阻存储器装置

Country Status (3)

Country Link
US (1) US11100959B2 (zh)
KR (1) KR20200091737A (zh)
CN (1) CN111477609A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114823778A (zh) * 2022-03-28 2022-07-29 长江先进存储产业创新中心有限责任公司 半导体器件及形成方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11545214B2 (en) * 2020-07-08 2023-01-03 Samsung Electronics Co., Ltd. Resistive memory device
KR20220055513A (ko) * 2020-10-26 2022-05-04 삼성전자주식회사 반도체 메모리 장치
TWI807838B (zh) * 2021-09-16 2023-07-01 日商鎧俠股份有限公司 記憶體元件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100663358B1 (ko) 2005-02-24 2007-01-02 삼성전자주식회사 셀 다이오드들을 채택하는 상변이 기억소자들 및 그 제조방법들
US8581225B2 (en) 2010-04-28 2013-11-12 Panasonic Corporation Variable resistance nonvolatile memory device and method of manufacturing the same
KR20130087233A (ko) 2012-01-27 2013-08-06 삼성전자주식회사 가변 저항 메모리 장치 및 그 형성 방법
US9246088B2 (en) 2013-01-31 2016-01-26 Kabushiki Kaisha Toshiba Semiconductor memory device having a variable resistance layer serving as a memory layer
KR20150081165A (ko) 2014-01-03 2015-07-13 삼성전자주식회사 메모리 소자의 제조방법
KR102275540B1 (ko) 2014-12-18 2021-07-13 삼성전자주식회사 가변 저항 메모리 소자
US9437293B1 (en) 2015-03-27 2016-09-06 Intel Corporation Integrated setback read with reduced snapback disturb
US9741764B1 (en) * 2016-02-22 2017-08-22 Samsung Electronics Co., Ltd. Memory device including ovonic threshold switch adjusting threshold voltage thereof
KR102463036B1 (ko) * 2016-03-15 2022-11-03 삼성전자주식회사 반도체 메모리 소자 및 이의 제조 방법
KR102673120B1 (ko) 2016-12-05 2024-06-05 삼성전자주식회사 반도체 장치 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114823778A (zh) * 2022-03-28 2022-07-29 长江先进存储产业创新中心有限责任公司 半导体器件及形成方法

Also Published As

Publication number Publication date
US11100959B2 (en) 2021-08-24
KR20200091737A (ko) 2020-07-31
US20200234736A1 (en) 2020-07-23

Similar Documents

Publication Publication Date Title
CN106992196B (zh) 可变电阻存储器件
US9263671B1 (en) 3D variable resistance memory device and method of manufacturing the same
KR101775248B1 (ko) 3차원 메모리 어레이 아키텍처
US11100959B2 (en) Variable resistance memory device
KR20090027045A (ko) 다중 레벨 메모리 장치 및 그 동작 방법
US8853044B2 (en) Phase-change random access memory device and method of manufacturing the same
CN110858623B (zh) 可变电阻存储器件及其制造方法
US10777745B2 (en) Switching element, variable resistance memory device, and method of manufacturing the switching element
US20130099188A1 (en) Phase-change memory device having multi-level cell and a method of manufacturing the same
US11127900B2 (en) Variable resistance memory devices, and methods of forming variable resistance memory devices
US11665914B2 (en) Three dimensional semiconductor memory devices
KR20170085409A (ko) 가변 저항 메모리 소자 및 이의 제조 방법
CN111009607B (zh) 可变电阻存储器件
US10971548B2 (en) Variable resistance memory device including symmetrical memory cell arrangements and method of forming the same
CN110880549A (zh) 可变电阻式存储器装置及其制造方法
US11322579B2 (en) Metal-insulator-metal (MIM) capacitor and semiconductor device
KR102675357B1 (ko) 가변 저항 메모리 장치 및 이의 제조 방법
KR102659941B1 (ko) 가변 저항 메모리 소자 및 그 제조 방법
US20230371283A1 (en) Semiconductor memory devices
CN111415956A (zh) 可变电阻存储器装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination