CN106299112B - 多态相变存储器单元器件及其制备方法 - Google Patents
多态相变存储器单元器件及其制备方法 Download PDFInfo
- Publication number
- CN106299112B CN106299112B CN201610692256.2A CN201610692256A CN106299112B CN 106299112 B CN106299112 B CN 106299112B CN 201610692256 A CN201610692256 A CN 201610692256A CN 106299112 B CN106299112 B CN 106299112B
- Authority
- CN
- China
- Prior art keywords
- phase
- change material
- material layers
- layer
- insulating medium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 32
- 239000012782 phase change material Substances 0.000 claims abstract description 258
- 238000002955 isolation Methods 0.000 claims abstract description 19
- 239000000463 material Substances 0.000 claims description 50
- 239000000758 substrate Substances 0.000 claims description 24
- 238000010276 construction Methods 0.000 claims description 20
- 230000009466 transformation Effects 0.000 claims description 17
- 238000004891 communication Methods 0.000 claims description 12
- 239000007772 electrode material Substances 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 9
- 230000008859 change Effects 0.000 claims description 8
- 230000005611 electricity Effects 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims 1
- 239000004035 construction material Substances 0.000 claims 1
- 238000003860 storage Methods 0.000 abstract description 15
- 239000010410 layer Substances 0.000 description 391
- 238000000034 method Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 16
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 12
- 150000004767 nitrides Chemical class 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 5
- 239000000956 alloy Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- -1 chalcogenide compound Chemical class 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种多态相变存储器单元器件及其制备方法，包括：上电极；下电极；相变材料层结构，位于所述上电极与所述下电极之间；所述相变材料层结构包括至少两层具有不同电阻值的相变材料层，各层所述相变材料层之间电学隔离；所述相变材料层的一端与所述上电极相连接，另一端与所述下电极相连接。本发明的多态相变存储器单元器件及其制备方法通过在相变材料层结构中设置至少两层具有不同电阻值的相变材料层，可以形成多个具有一定区分度的稳定电阻，通过不同大小的脉冲操作，可以实现多态存储；多态相变存储器单元器件结构中不同相变材料层之间的电阻差异，不受热影响，更加稳定；且通过调节不同相变材料层的电阻值，可以具有更大的电阻区分。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种多态相变存储器单元器件及其制备方法。
背景技术
相变存储器是一种利用相变材料的晶态(低阻态)与非晶态(高阻态)之间的巨大电阻差异进行数据存储的非易失性存储器。器件通过施加不同大小与脉宽的电流脉冲产生的焦耳热使得相变材料在晶态与非晶态之间相变从而进行数据的擦写。器件由高阻态向低阻态转变的过程称为SET过程，器件由低阻态向高阻态转变的过程称为RESET过程。器件由因其快速的存取速度、良好的数据保持力、低功耗以及良好的CMOS工艺兼容性，而被广泛的认为是最具潜力的下一代非易失性存储器。
提高存储密度是存储器研究中的热点内容。除了通过减小存储单元所占面积从而获得高密度的方法外，多态存储技术也是一种非常有效的方法。多态存储技术是将不止一位的数据信息存储在单一存储单元的方法。
对于相变存储器，可以将器件的高低组态之间的电阻差异划分为多个区间段，从而形成多态。通过精确定义的脉冲，在存储器件中形成不同大小的非晶区，从而将器件电阻控制在不同的区间，以此来进行多位数据的存储。
然而这种利用不同大小的非晶区域以获得的电阻差异不够稳定，容易受到热影响而发生电阻漂移造成数据失效；用于精确定义电阻的写-验证操作也降低了器件的操作速度。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种多态相变存储器单元器件及其制备方法，用于解决现有技术中在相变存储器中形成不同大小的非晶区域，以实现多态数据存储而存在的电阻差异不够稳定、容易受到热影响而发生电阻漂移造成数据失效、器件的操作速度较低等问题。
为实现上述目的及其他相关目的，本发明提供一种多态相变存储器单元器件，所述多态相变存储器单元器件包括：
上电极；
下电极；
相变材料层结构，位于所述上电极与所述下电极之间；所述相变材料层结构包括至少两层具有不同电阻值的相变材料层，各层所述相变材料层之间电学隔离；所述相变材料层的一端与所述上电极相连接，另一端与所述下电极相连接。
作为本发明的多态相变存储器单元器件的一种优选方案，所述相变材料层结构还包括第一绝缘介质层，所述第一绝缘介质层位于所述相变材料层之间，以将各层所述相变材料层之间电学隔离。
作为本发明的多态相变存储器单元器件的一种优选方案，所述相变材料层为L型相变材料层，各所述相变材料层由外至内依次平行排布，且各所述相变材料层的两端面相平齐。
作为本发明的多态相变存储器单元器件的一种优选方案，各层所述相变材料层的厚度不同。
作为本发明的多态相变存储器单元器件的一种优选方案，由外至内各层所述相变材料层的厚度依次增大。
作为本发明的多态相变存储器单元器件的一种优选方案，各层所述相变材料层的宽度相同。
作为本发明的多态相变存储器单元器件的一种优选方案，所述相变材料层结构在所述下电极表面的投影与所述下电极表面部分重合。
作为本发明的多态相变存储器单元器件的一种优选方案，所述多态相变存储器单元器件还包括：
衬底；
第二绝缘介质层，位于所述衬底表面；所述下电极位于所述第二绝缘介质层内，且贯穿所述第二绝缘介质层；
下电极接触层，一部分位于所述下电极表面，另一部分自所述下电极表面沿所述相变材料层结构靠近所述下电极的端面向上延伸，以将各层所述相变材料层与所述下电极电学连通；
第三绝缘介质层，位于所述第二绝缘介质层表面，且位于所述相变材料层结构的外围；
第四绝缘介质层，位于所述相变材料层结构及所述下电极接触层的内侧；所述相变材料层结构贯穿所述第三绝缘介质层及所述第四绝缘介质层；所述相变材料层结构一部分位于所述第二绝缘介质层表面，另一部分位于所述下电极表面。
作为本发明的多态相变存储器单元器件的一种优选方案，所述衬底内形成有半导体器件、金属互联结构及隔离结构；所述下电极与所述半导体器件或/和所述金属互联结构电学连通。
本发明还提供一种多态相变存储器单元器件的制备方法，所述多态相变存储器单元器件的制备方法包括以下步骤：
1)提供衬底；
2)在所述衬底表面形成第二绝缘介质层；
3)在所述第二绝缘介质层内形成下电极；
4)在所述第二绝缘介质层及所述下电极表面形成相变材料层结构及下电极接触层；所述相变材料层结构包括至少两层具有不同电阻值的相变材料层，各层所述相变材料层之间电学隔离；所述相变材料层的一端通过所述下电极接触层与所述下电极电学连通；
5)在所述相变材料层结构表面形成上电极。
作为本发明的多态相变存储器单元器件的制备方法的一种优选方案，所述步骤1)中，所述衬底内形成有半导体器件、金属互联结构及隔离结构。
作为本发明的多态相变存储器单元器件的制备方法的一种优选方案，所述步骤3)包括以下步骤：
31)在所述第二绝缘介质层内形成通孔；
32)在所述通孔内填充第一电极材料层以形成所述下电极。
作为本发明的多态相变存储器单元器件的制备方法的一种优选方案，所述步骤4)包括以下步骤：
41)在所述第二绝缘介质层及所述下电极表面形成第三绝缘介质层；
42)在所述第三绝缘介质层内形成沟槽，所述沟槽暴露出所述下电极；
43)在所述第三绝缘介质层表面、所述沟槽底部及侧壁形成第一绝缘介质层与所述相变材料层交替分布的叠层结构，所述叠层结构中包括至少两层具有不同电阻值的所述相变材料层；所述第一绝缘介质层与所述第三介质层表面、所述沟槽底部及侧壁相接触；
44)去除部分所述叠层结构，暴露出部分或全部所述下电极的表面；
45)在暴露出的所述下电极表面及所述叠层结构靠近所述下电极的端面形成下电极接触层，所述下电极接触层将各层所述相变材料层与所述下电极电学连通；
46)在步骤45)得到的结构表面形成所述第四绝缘介质层，所述第四绝缘介质层完全覆盖步骤45)得到的结构的表面；
47)去除所述第三绝缘介质层表面的所述叠层结构及所述第四绝缘介质层，使得所述叠层结构及所述第四绝缘介质层的表面与所述第三绝缘介质层的表面相平齐，以得到所述相变材料层结构。
作为本发明的多态相变存储器单元器件的制备方法的一种优选方案，所述相变材料层为L型相变材料层，各所述相变材料层由外至内依次平行排布，且各所述相变材料层的两端面相平齐。
作为本发明的多态相变存储器单元器件的制备方法的一种优选方案，各层所述相变材料层的厚度不同。
作为本发明的多态相变存储器单元器件的制备方法的一种优选方案，由外至内各层所述相变材料层的厚度依次增大。
作为本发明的多态相变存储器单元器件的制备方法的一种优选方案，各层所述相变材料层的宽度相同。
如上所述，本发明的多态相变存储器单元器件及其制备方法，具有以下有益效果：
本发明的多态相变存储器单元器件及其制备方法通过在相变材料层结构中设置至少两层具有不同电阻值的相变材料层，可以形成多个具有一定区分度的稳定电阻，通过不同大小的脉冲操作，可以实现多态存储；
本发明的多态相变存储器单元器件结构中不同相变材料层之间的电阻差异，不受热影响，更加稳定；且通过调节不同相变材料层的电阻值，可以具有更大的电阻区分；
本发明的多态相变存储器单元器件的制备工艺简单，生成成本较低。
附图说明
图1显示为本发明实施例一中提供的多态相变存储器单元器件的结构示意图。
图2至图5显示为本发明实施例一中提供的多态相变存储器单元器件在不同电流脉冲下的热学仿真示意图。
图6显示为本发明实施例一中提供的多态相变存储器单元器件进行热学仿真时所施加的电流脉冲示意图，其中，(a)对应于图2的热学仿真示意图，(b)对应于图3的热学仿真示意图，(c)对应于图4的热学仿真示意图，(d)对应于图5的热学仿真示意图。
图7显示为本发明实施例一中提供的多态相变存储器单元器件施加不同电流脉冲信号时各状态之间相互转换的示意图。
图8显示为本发明实施例二中提供的多态相变存储器单元器件的制备流程示意图。
图9至图23显示为本发明的多态相变存储器单元器件的制备方法各步骤所呈现的截面结构示意图。
元件标号说明
10 衬底
11 第二绝缘介质层
111 通孔
12 下电极
13 相变材料层结构
131 第一绝缘介质层
132 第一相变材料层
133 第二相变材料层
134 第三相变材料层
14 第三绝缘介质层
141 沟槽
15 下电极接触层
151 下电极接触材料层
16 第四绝缘介质层
17 上电极
171 上电极材料层
S1～S5 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图23。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
请参阅图1，本发明提供一种多态相变存储器单元器件，所述多态相变存储器单元器件包括：上电极17；下电极12；相变材料层结构13，所述相变材料层结构13位于所述上电极17与所述下电极12之间；所述相变材料层结构13包括至少两层具有不同电阻值的相变材料层，各层所述相变材料层之间电学隔离；所述相变材料层的一端与所述上电极17相连接，另一端与所述下电极12相连接。
作为示例，所述相变材料层结构13可以包括两层、三层、四层甚至更多层所述相变材料层，图1中以所述相变材料层结构13包括第一相变材料层132、第二相变材料层133及第三相变材料层134三层所述相变材料层作为示例，但实际示例中并不以此为限。
作为示例，所述相变材料层结构13还包括第一绝缘介质层131，所述第一绝缘介质层131位于所述相变材料层之间，以将各层所述相变材料层之间电学隔离，以图1为例，即所述第一相变材料层132与所述第二相变材料层133之间、所述第二相变材料层133与所述第三相变材料层134之间均设有所述第一绝缘介质层131，以确保所述第一相变材料层132、所述第二相变材料层133及所述相变材料层134之间电学隔离，使得所述第一相变材料层132、所述第二相变材料层133及所述相变材料层134以并联的形式连接于所述上电极17与所述下电极12之间。
需要说明的是，所述第一绝缘介质层131还可以位于所述第一相变材料层132的外侧及所述第三相变材料层134的外侧。
作为示例，所述相变材料层为L型相变材料层，各所述相变材料层由外至内依次平行排布，且各所述相变材料层的两端面相平齐；以图1为例，即所述第一相变材料层132、所述第二相变材料层133及所述第三相变材料层134均为L型，所述第一相变材料层132、所述第二相变材料层133及所述第三相变材料层134平行间隔排布，且所述第一相变材料层132、所述第二相变材料层133及所述第三相变材料层134的两端面均相平齐。所述第一相变材料层132、所述第二相变材料层133及所述第三相变材料层134设置为平行间隔排布L型，且所述第一相变材料层132、所述第二相变材料层133及所述第三相变材料层134的两端面均相平齐，可以使得所述第一相变材料层132、所述第二相变材料层133及所述第三相变材料层134的长度互不相同，即所述第一相变材料层132的长度大于所述第二相变材料层133的长度，所述第二相变材料层133的长度大于所述第三相变材料层134的长度，以此在所述上电极17与所述下电极12之间形成多个并联的、阻值不同的相变材料层，在工作时可以实现所述上电极17与所述下电极12之间的电流密度不同，造成各相变材料层的依次相变，从而完成多态存储。
需要说明的是，以所述第一相变材料层132为例，所述第一相变材料层132的长度L为其纵向长度h与横向长度l之和，即L＝h+l。
作为示例，所述第一绝缘介质层131的两端面与所述第一相变材料层132、所述第二相变材料层133及所述第三相变材料层134的两端面均相平齐。
作为示例，所述相变材料层的材料为硫系化合物中的任一种，各相变材料层的材料可以相同也可以不同。
作为示例，各层所述相变材料层的厚度互不相同，以图1为例，所述第一相变材料层132、所述第二相变材料层133及所述第三相变材料层134的厚度互不相同。需要说明的是，以所述第三相变材料层134为例，所述第三相变材料层134的厚度为图1中所示的尺寸d。
作为示例，由外至内各层所述相变材料层的厚度依次增大，以图1为例，所述第一相变材料层132的厚度小于所述第二相变材料层133的厚度，所述第二相变材料层133的厚度小于所述第三相变材料层134的厚度；又所述第一相变材料层132的长度大于所述第二相变材料层133的长度，所述第二相变材料层133的长度大于所述第三相变材料层134的长度，在此基础上，使得长度最长的所述相变材料层的厚度最小，从而可以拉大各相变材料层之间的电阻值的差异，以拉开不同态之间的电阻差异。
作为示例，各层所述相变材料层的宽度可以相同，当然，在其他示例中，各层所述相变材料层的宽度也可以不同。此处，各层所述相变材料层的宽度是指所述相变材料层的端面尺寸。
作为示例，所述相变材料层结构13在所述下电极12表面的投影与所述下电极12表面部分重合，即所述相变材料层结构13部分位于所述下电极12的表面上，以确保部分或全部所述下电极12的表面暴露于所述相变材料层结构13的外侧。
作为示例，所述多态相变存储器单元器件还包括：衬底10；第二绝缘介质层11，所述第二绝缘介质层11位于所述衬底10表面；所述下电极12位于所述第二绝缘介质层11内，且贯穿所述第二绝缘介质层11；下电极接触层15，所述下电极接触层15为S型，所述下电极接触层15一部分位于所述下电极12表面，另一部分自所述下电极12表面沿所述相变材料层结构13靠近所述下电极12的端面向上延伸至所述相变材料层结构13的上表面，以将各层所述相变材料层与所述下电极12电学连通；第三绝缘介质层14，所述第三绝缘介质层14位于所述第二绝缘介质11层表面，且位于所述相变材料层结构13的外围；第四绝缘介质层16，所述第四绝缘介质层16位于所述相变材料层结构13及所述下电极接触层15的内侧；所述相变材料层结构13贯穿所述第三绝缘介质层14及所述第四绝缘介质层16；所述相变材料层结构13一部分位于所述第二绝缘介质层11表面，另一部分位于所述下电极12表面。
作为示例，所述第一绝缘介质层131、所述第二绝缘介质层11、所述第三绝缘介质层14及所述第四绝缘介质层16的材料均为氮化物、氧化物或氮氧化物中的任一种，所述第一绝缘介质层131、所述第二绝缘介质层11、所述第三绝缘介质层14及所述第四绝缘介质层16的材料可以相同，也可以不同。
作为示例，所述上电极17、所述下电极12及所述下电极接触层15的材料可以为W、Pt、Au、Ti、Al、Cu或Ni中的任一种，或其组成的合金或其导电的氮化物；所述上电极17、所述下电极12及所述下电极接触层15的材料的材料可以相同，也可以不同。
作为示例，所述衬底10内形成有半导体器件、金属互联结构及隔离结构；所述下电极12与所述半导体器件或/和所述金属互联结构电学连通。
本发明的多态相变存储器单元器件及其制备方法通过在相变材料层结构中设置至少两层具有不同电阻值的相变材料层，可以形成多个具有一定区分度的稳定电阻，通过不同大小的脉冲操作，可以实现多态存储；本发明的多态相变存储器单元器件结构中不同相变材料层之间的电阻差异，不受热影响，更加稳定；且通过调节不同相变材料层的电阻值，可以具有更大的电阻区分。
请参与图2至图5，图2至图5本发明的多态相变存储器单元器件在不同电流脉冲下的热学仿真示意图，图6为所施加的电流脉冲示意图，其中，(a)对应于图2的热学仿真示意图，(b)对应于图3的热学仿真示意图，(c)对应于图4的热学仿真示意图，(d)对应于图5的热学仿真示意图。以图1为例，在施加如图6(a)所示的电流脉冲时，如图2所示，图2中400所对应的曲线为400K等温线，所述第一相变材料层132、所述第二相变材料层133及所述第三相变材料层134的温度均小于其熔点，三者均处于晶态；在施加如图6(b)所示的电流脉冲时，如图3所示，图3中所对应的曲线为893K等温线，所述第三相变材料层134的温度大于其熔点，所述第一相变材料层132及所述第二相变材料层133的温度小于其熔点，所述第三相变材料层134位于非晶区，所述第三相变材料层134处于非晶态，所述第一相变材料层132及所述第二相变材料层133均处于晶态；在施加如图6(c)所示的电流脉冲时，如图4所示，图4中所对应的曲线为893K等温线，所述第二相变材料层133及所述第三相变材料层134的温度均大于其熔点，所述第二相变材料层133及所述第三相变材料层134均位于非晶区，所述第二相变材料层133及所述第三相变材料层134均处于非晶态，所述第一相变材料层132处于晶态；在施加如图6(d)所示的电流脉冲时，如图5所示，图5中所对应的曲线为893K等温线，所述第一相变材料层132、所述第二相变材料层133及所述第三相变材料层134均处于非晶区，所述第一相变材料层132、所述第二相变材料层133及所述第三相变材料层134均处于非晶态。即随着施加电流脉冲幅值的增加，由所述第三相变材料层134至所述第一相变材料层132依次发生非晶转化，从而形成具有区分度的多态存储。亦即，如图7所示，在执行操作①时，即施加如图6(a)所示的电流脉冲时，所述第一相变材料层132、所述第二相变材料层133及所述第三相变材料层134均处于晶态，即图7中D00所示的状态；在执行操作②时，即施加如图6(b)所示的电流脉冲时，所述第三相变材料层134处于非晶态，所述第一相变材料层132及所述第二相变材料层133均处于晶态，即图7中D01所示的状态；在执行操作③时，即施加如图6(c)所示的电流脉冲时，所述第二相变材料层133及所述第三相变材料层134均处于非晶态，所述第一相变材料层132处于晶态，即图7中D10所示的状态；在执行操作④时，即施加如图6(d)所示的电流脉冲时，所述第一相变材料层132、所述第二相变材料层133及所述第三相变材料层134均处于非晶态，及图7中D11所示的状态。
实施例二
请参阅图8，本发明提供一种多态相变存储器单元器件的制备方法，所述多态相变存储器单元器件的制备方法至少包括以下步骤：
1)提供衬底；
2)在所述衬底表面形成第二绝缘介质层；
3)在所述第二绝缘介质层内形成下电极；
4)在所述第二绝缘介质层及所述下电极表面形成相变材料层结构及下电极接触层；所述相变材料层结构包括至少两层具有不同电阻值的相变材料层，各层所述相变材料层之间电学隔离；所述相变材料层的一端通过所述下电极接触层与所述下电极电学连通；
5)在所述相变材料层结构表面形成上电极。
在步骤1)中，请参阅图8中的S1步骤及图9，提供衬底10。
作为示例，所述衬底10内形成有半导体器件、金属互联结构及隔离结构。
在步骤2)中，请参阅图8中的S2步骤及图10，在所述衬底10表面形成第二绝缘介质层11。
作为示例，可以采用但不仅限于CVD方法在所述衬底10表面形成所述第二绝缘介质层11，所述第二绝缘介质层11的材料可以为氮化物、氧化物或氮氧化物中的任一种，本实施例中，所述第二绝缘介质层11的材料为二氧化硅。
作为示例，所述第二绝缘介质层11的厚度可以根据实际需要进行设定，本实施例中，所述第二绝缘介质层11的厚度可以为但不仅限于100nm。
在步骤3)中，请参阅图8中的S3步骤及图11及图12，在所述第二绝缘介质层11内形成下电极12。
作为示例，在所述第二绝缘介质层11内形成下电极12包括以下步骤：
31)采用光刻技术进行曝光、刻蚀在所述第二绝缘介质层11内形成通孔111，如图11所示，所述通孔111可以为但不仅限于40nm的圆孔，所述通孔111暴露出所述衬底10，并暴露出所述衬底10内的半导体器件或/和金属互联结构；
32)可以采用但不仅限于CVD方法在所述通孔111内填充第一电极材料层，并采用化学机械抛光工艺去除所述第二绝缘介质层11表面的所述第一电极材料层以形成所述下电极12，如图12所示；所述第一电极材料层的材料可以为W、Pt、Au、Ti、Al、Cu或Ni中的任一种，或其组成的合金或其导电的氮化物，优选地，本实施例中，所述第一电极材料层的材料为W。
在步骤4)中，请参阅图8中的S4步骤及图13至图21，在所述第二绝缘介质层11及所述下电极12表面形成相变材料层结构13及下电极接触层15；所述相变材料层结构13包括至少两层具有不同电阻值的相变材料层，各层所述相变材料层之间电学隔离；所述相变材料层的一端通过所述下电极接触层15与所述下电极12电学连通。
作为示例，步骤4)包括以下步骤：
41)可以采用但不仅限于CVD方法在所述第二绝缘介质层11及所述下电极12表面形成第三绝缘介质层14，所述第三绝缘介质层14的厚度可以为但不仅限于100nm，如图13所示；所述第三绝缘介质层14的材料可以为氮化物、氧化物或氮氧化物中的任一种，本实施例中，所述第三绝缘介质层14的材料为二氧化硅
42)采用光刻技术进行曝光、刻蚀以在所述第三绝缘介质层14内形成沟槽141，所述沟槽141暴露出所述下电极12，如图14及图15所示，其中，图15为图14的俯视图；所述下电极12的数量及形状可以根据实际需要进行设定，本实施例中，以所述下电极12的数量为四个，所述下电极12的形状为椭圆形为例；
43)在所述第三绝缘介质层14表面、所述沟槽141底部及侧壁形成第一绝缘介质层131与所述相变材料层交替分布的叠层结构，所述叠层结构中包括至少两层具有不同电阻值的所述相变材料层；所述第一绝缘介质层11与所述第三绝缘介质层14表面、所述沟槽141底部及侧壁相接触，如图16所示，图16中，以所述叠层结构中包括第一相变材料层132、第二相变材料层133及第三相变材料层134的三层相变材料层作为示例；作为示例，所述第一相变材料层132、所述第二相变材料层133及所述第三相变材料层134的材料为硫系化合物中的任一种，各相变材料层的材料可以相同也可以不同；所述第一绝缘介质层131的材料可以为氮化物、氧化物或氮氧化物中的任一种，本实施例中，所述第一绝缘介质层131的材料为二氧化硅；所述第一相变材料层132、所述第二相变材料层133及所述第三相变材料层134的厚度互不相同，优选地，本实施例中，所述第一相变材料层132、所述第二相变材料层133及所述第三相变材料层134的厚度依次增大；所述第一相变材料层132、所述第二相变材料层133及所述第三相变材料层134的宽度相同；具体的，采用ALD(原子层沉积)方法在所述第三绝缘介质层14表面、所述沟槽141底部及侧壁依次沉积5nmSiN第一绝缘介质层131、5nmGe2Sb2Te5第一相变材料层132或氮掺杂Ge2Sb2Te5第一相变材料层132、15nm SiN第一绝缘介质层131、7nm Ge2Sb2Te5第二相变材料层133或氮掺杂Ge2Sb2Te5第二相变材料层133、15nmSiN第一绝缘介质层131、10nm Ge2Sb2Te5第三相变材料层134及5nm SiN第一绝缘介质层131；
44)采用光刻技术进行曝光、刻蚀去除部分所述叠层结构，暴露出部分或全部所述下电极12的表面，去除的所述叠层结构的宽度为50nm，如图17所示；
45)采用ALD方法在暴露出的所述下电极12表面及所述叠层结构靠近所述下电极12的端面形成下电极接触材料层151，如图18所示，采用光刻技术进行曝光、刻蚀，所述下电极接触层15以将各层所述相变材料层与所述下电极12电学连通，如图19所示；所述下电极接触材料层151的材料可以为W、Pt、Au、Ti、Al、Cu或Ni中的任一种，或其组成的合金或其导电的氮化物，优选地，本实施例中，所述下电极接触材料层151的材料为TiN；
46)在步骤45)得到的结构表面形成所述第四绝缘介质层16，所述第四绝缘介质层16完全覆盖步骤45)得到的结构的表面，即所述第四绝缘介质层16填满所述沟槽141并覆盖所述叠层结构的表面，如图20所示；
47)可以采用但不仅限于化学机械抛光工艺去除所述第三绝缘介质层14表面的所述叠层结构及所述第四绝缘介质层16，使得所述叠层结构及所述第四绝缘介质层16的表面与所述第三绝缘介质层14的表面相平齐，以得到所述相变材料层结构13，如图21所示。
在步骤5)中，请参阅图8中的S5步骤及图22至图23，在所述相变材料层结构13表面形成上电极17。
作为示例，可以采用但不仅限于PVD工艺在抛光后的所述第三绝缘介质层14、所述相变材料层结构13及所述第四绝缘介质层16表面沉积上电极材料层171，如图22所示；所述上电极材料层171的材料可以为W、Pt、Au、Ti、Al、Cu或Ni中的任一种，或其组成的合金或其导电的氮化物，优选地，本实施例中，所述上电极材料层171的材料为TiN；通过光刻技术进行曝光、刻蚀形成所述上电极17，如图23所示。
综上所述，本发明提供一种多态相变存储器单元器件及其制备方法，所述多态相变存储器单元器件包括：上电极；下电极；相变材料层结构，位于所述上电极与所述下电极之间；所述相变材料层结构包括至少两层具有不同电阻值的相变材料层，各层所述相变材料层之间电学隔离；所述相变材料层的一端与所述上电极相连接，另一端与所述下电极相连接。本发明的多态相变存储器单元器件及其制备方法通过在相变材料层结构中设置至少两层具有不同电阻值的相变材料层，可以形成多个具有一定区分度的稳定电阻，通过不同大小的脉冲操作，可以实现多态存储；本发明的多态相变存储器单元器件结构中不同相变材料层之间的电阻差异，不受热影响，更加稳定；且通过调节不同相变材料层的电阻值，可以具有更大的电阻区分；本发明的多态相变存储器单元器件的制备工艺简单，生成成本较低。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (11)
1.一种多态相变存储器单元器件，其特征在于，所述多态相变存储器单元器件包括：
上电极；
下电极；
相变材料层结构，位于所述上电极与所述下电极之间；所述相变材料层结构包括至少两层具有不同电阻值的相变材料层，各层所述相变材料层之间电学隔离；所述相变材料层的一端与所述上电极相连接，另一端与所述下电极相连接； 所述相变材料层为L型相变材料层，各所述相变材料层由外至内依次平行排布，且各所述相变材料层的两端面相平齐；由外至内各层所述相变材料层的厚度依次增大。
2.根据权利要求1所述的多态相变存储器单元器件，其特征在于：所述相变材料层结构还包括第一绝缘介质层，所述第一绝缘介质层位于所述相变材料层之间，以将各层所述相变材料层之间电学隔离。
3.根据权利要求1所述的多态相变存储器单元器件，其特征在于：各层所述相变材料层的宽度相同。
4.根据权利要求1所述的多态相变存储器单元器件，其特征在于：所述相变材料层结构在所述下电极表面的投影与所述下电极表面部分重合。
5.根据权利要求1至4中任一项所述的多态相变存储器单元器件，其特征在于：所述多态相变存储器单元器件还包括：
衬底；
第二绝缘介质层，位于所述衬底表面；所述下电极位于所述第二绝缘介质层内，且贯穿所述第二绝缘介质层；
下电极接触层，一部分位于所述下电极表面，另一部分自所述下电极表面沿所述相变材料层结构靠近所述下电极的端面向上延伸，以将各层所述相变材料层与所述下电极电学连通；
第三绝缘介质层，位于所述第二绝缘介质层表面，且位于所述相变材料层结构的外围；
第四绝缘介质层，位于所述相变材料层结构及所述下电极接触层的内侧；所述相变材料层结构贯穿所述第三绝缘介质层及所述第四绝缘介质层；所述相变材料层结构一部分位于所述第二绝缘介质层表面，另一部分位于所述下电极表面。
6.根据权利要求5所述的多态相变存储器单元器件，其特征在于：所述衬底内形成有半导体器件、金属互联结构及隔离结构；所述下电极与所述半导体器件或/和所述金属互联结构电学连通。
7.一种多态相变存储器单元器件的制备方法，其特征在于，所述多态相变存储器单元器件的制备方法包括以下步骤：
1）提供衬底；
2）在所述衬底表面形成第二绝缘介质层；
3）在所述第二绝缘介质层内形成下电极；
4）在所述第二绝缘介质层及所述下电极表面形成相变材料层结构及下电极接触层；所述相变材料层结构包括至少两层具有不同电阻值的相变材料层，各层所述相变材料层之间电学隔离；所述相变材料层的一端通过所述下电极接触层与所述下电极电学连通；所述相变材料层为L型相变材料层，各所述相变材料层由外至内依次平行排布，且各所述相变材料层的两端面相平齐；由外至内各层所述相变材料层的厚度依次增大；
5）在所述相变材料层结构表面形成上电极。
8.根据权利要求7所述的多态相变存储器单元器件的制备方法，其特征在于：所述步骤1）中，所述衬底内形成有半导体器件、金属互联结构及隔离结构。
9.根据权利要求7所述的多态相变存储器单元器件的制备方法，其特征在于：所述步骤3）包括以下步骤：
31）在所述第二绝缘介质层内形成通孔；
32）在所述通孔内填充第一电极材料层以形成所述下电极。
10.根据权利要求7所述的多态相变存储器单元器件的制备方法，其特征在于：所述步骤4）包括以下步骤：
41）在所述第二绝缘介质层及所述下电极表面形成第三绝缘介质层；
42）在所述第三绝缘介质层内形成沟槽，所述沟槽暴露出所述下电极；
43）在所述第三绝缘介质层表面、所述沟槽底部及侧壁形成第一绝缘介质层与所述相变材料层交替分布的叠层结构，所述叠层结构中包括至少两层具有不同电阻值的所述相变材料层；所述第一绝缘介质层与所述第三绝缘介质层表面、所述沟槽底部及侧壁相接触；
44）去除部分所述叠层结构，暴露出部分或全部所述下电极的表面；
45）在暴露出的所述下电极表面及所述叠层结构靠近所述下电极的端面形成下电极接触层，所述下电极接触层将各层所述相变材料层与所述下电极电学连通；
46）在步骤45）得到的结构表面形成第四绝缘介质层，所述第四绝缘介质层完全覆盖步骤45）得到的结构的表面；
47）去除所述第三绝缘介质层表面的所述叠层结构及所述第四绝缘介质层，使得所述叠层结构及所述第四绝缘介质层的表面与所述第三绝缘介质层的表面相平齐，以得到所述相变材料层结构。
11.根据权利要求7 所述的多态相变存储器单元器件的制备方法，其特征在于：各层所述相变材料层的宽度相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610692256.2A CN106299112B (zh) | 2016-08-18 | 2016-08-18 | 多态相变存储器单元器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610692256.2A CN106299112B (zh) | 2016-08-18 | 2016-08-18 | 多态相变存储器单元器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106299112A CN106299112A (zh) | 2017-01-04 |
| CN106299112B true CN106299112B (zh) | 2019-06-18 |
Family
ID=57661587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610692256.2A Active CN106299112B (zh) | 2016-08-18 | 2016-08-18 | 多态相变存储器单元器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106299112B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109935688B (zh) * | 2019-03-26 | 2021-03-19 | 中国科学院上海微系统与信息技术研究所 | 相变薄膜结构、相变存储单元及其制备方法及相变存储器 |
| EP3890024B1 (fr) * | 2020-03-30 | 2024-05-01 | STMicroelectronics (Crolles 2) SAS | Puce électronique à deux mémoires à changement de phase et procédé de fabrication |
| CN111564554B (zh) * | 2020-05-19 | 2022-10-14 | 上海集成电路研发中心有限公司 | 一种限制型相变单元及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060077706A1 (en) * | 2004-10-08 | 2006-04-13 | Chien-Ming Li | Multilevel phase-change memory, operating method and manufacture method thereof |
| CN101393772A (zh) * | 2007-09-11 | 2009-03-25 | 三星电子株式会社 | 多级存储器件及其操作方法 |
| CN102244194A (zh) * | 2010-05-12 | 2011-11-16 | 旺宏电子股份有限公司 | 自动对准的鳍型可编程存储单元 |
| US20140198565A1 (en) * | 2013-01-11 | 2014-07-17 | Micron Technology, Inc. | Method, system and device for phase change memory with shunt |
| CN104882160A (zh) * | 2007-05-31 | 2015-09-02 | 美光科技公司 | 具有多个电阻状态的相变存储器结构及其编程和感测方法 |
| CN105280815A (zh) * | 2015-09-28 | 2016-01-27 | 中国科学院上海微系统与信息技术研究所 | 相变存储器检测结构及其制备方法 |
-
2016
- 2016-08-18 CN CN201610692256.2A patent/CN106299112B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060077706A1 (en) * | 2004-10-08 | 2006-04-13 | Chien-Ming Li | Multilevel phase-change memory, operating method and manufacture method thereof |
| CN104882160A (zh) * | 2007-05-31 | 2015-09-02 | 美光科技公司 | 具有多个电阻状态的相变存储器结构及其编程和感测方法 |
| CN101393772A (zh) * | 2007-09-11 | 2009-03-25 | 三星电子株式会社 | 多级存储器件及其操作方法 |
| CN102244194A (zh) * | 2010-05-12 | 2011-11-16 | 旺宏电子股份有限公司 | 自动对准的鳍型可编程存储单元 |
| US20140198565A1 (en) * | 2013-01-11 | 2014-07-17 | Micron Technology, Inc. | Method, system and device for phase change memory with shunt |
| CN105280815A (zh) * | 2015-09-28 | 2016-01-27 | 中国科学院上海微系统与信息技术研究所 | 相变存储器检测结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106299112A (zh) | 2017-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100470869C (zh) | 用于形成多层相变存储器的方法和存储器单元 | |
| CN105229786B (zh) | 热优化相变存储器单元及其制造方法 | |
| CN102667946B (zh) | 相变存储元件以及制造相变存储元件的方法 | |
| CN109860387A (zh) | 具有选择器件的pcram结构 | |
| TWI462232B (zh) | 非揮發性記憶體結構及其製造方法 | |
| CN106299112B (zh) | 多态相变存储器单元器件及其制备方法 | |
| TW201042731A (en) | Buried silicide structure and method for making | |
| CN103367636A (zh) | ReRAM器件结构 | |
| TWI681541B (zh) | 具記憶體結構之半導體元件及其製造方法 | |
| CN103346258B (zh) | 相变存储单元及其制备方法 | |
| CN101359648A (zh) | 可编程通孔器件及其制造方法以及集成逻辑电路 | |
| CN103187526A (zh) | 可变电阻存储器件及其制造方法 | |
| CN103165662B (zh) | 阻变存储器件及其制造方法 | |
| US9118008B2 (en) | Field focusing features in a ReRAM cell | |
| CN103682094A (zh) | 一种相变存储器结构及其制备方法 | |
| CN101252169A (zh) | 相变存储器件及其制造方法 | |
| CN107017341A (zh) | 一种非对称环状微电极相变存储单元及器件 | |
| CN107086269A (zh) | 存储器结构 | |
| CN101136426A (zh) | 半导体器件及其制造方法 | |
| CN101882627A (zh) | 相变存储器件及其制造方法 | |
| CN111029362A (zh) | 一种高密度的相变存储器三维集成电路结构的制备方法 | |
| US9114980B2 (en) | Field focusing features in a ReRAM cell | |
| CN103427022A (zh) | 包含三明治型电极的相变存储结构及其制备方法 | |
| US7705424B2 (en) | Phase change memory | |
| CN103594619B (zh) | 相变存储器及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |