CN105280815A - 相变存储器检测结构及其制备方法 - Google Patents
相变存储器检测结构及其制备方法 Download PDFInfo
- Publication number
- CN105280815A CN105280815A CN201510626675.1A CN201510626675A CN105280815A CN 105280815 A CN105280815 A CN 105280815A CN 201510626675 A CN201510626675 A CN 201510626675A CN 105280815 A CN105280815 A CN 105280815A
- Authority
- CN
- China
- Prior art keywords
- phase change
- layer
- change resistor
- electrode
- insulating medium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提供一种相变存储器检测结构及其制备方法,包括:半导体衬底,所述半导体衬底内形成有有源区;相变存储器单元,位于所述半导体衬底上,且与所述有源区相连接;相变电阻伪单元,位于所述相变存储器单元的一侧,且与所述有源区相隔离。本发明利用该相变存储器检测结构,在正常的相变存储单元旁边设置相变电阻伪单元,使得相变电阻材料处于浮空状态以免受电场的影响,以此对比来检测相变电阻材料是否受到工艺中电场条件的影响,能够检测相变电阻材料在不同连接情况下受到工艺中偏压条件影响的差异,进而优化工艺参数,提高相变单元的可靠性。
Description
技术领域
本发明属于半导体技术领域,特别涉及一种相变存储器检测结构及其制备方法。
背景技术
相变存储器(PCRAM,PhaseChangeRandomAccessMemory)是在CMOS集成电路基础上发展起来的新一代非挥发固态半导体存储器。其关键材料是可记录的相变材料、加热电极材料、绝热材料和顶电极材料。相变存储器的基本原理是利用电脉冲信号作用于器件单元上,使相变材料在非晶态的高阻和多晶态的低阻之间发生可逆相变,利用高低阻值的差异来实现数字信息的存储。
相变存储器由于具有高速、高密度、高擦写循环次数、非易失性、低功耗以及与现有CMOS工艺兼容性好等优点,被认为最有可能取代目前的闪存存储器而成为未来存储器主流产品和最先成为商用产品的器件。
作为下一代的主流存储器,提高工艺和器件的可靠性尤为重要。其中相变存储器的重要存储媒介—相变材料稳定性一直是关注的焦点,在生产加工时也会出现各种各样的问题,例如相变单元中的相变电阻在不同的连接情况下,会有着何种情况的发生。本发明寻求一种简单易行的检测方法,能够检测相变电阻材料在不同连接情况下受到工艺过程中偏压影响的差异,进而优化工艺参数,提高相变单元的可靠性。
发明内容
本发明针对现有技术存在的上述不足,提出了一种相变存储器检测结构及其制备方法,以检测不同连接情况下相变电阻材料受到工艺中偏压的影响。
为实现上述目的及其他相关目的,本发明提供一种相变存储器检测结构,所述相变存储器检测结构包括:
半导体衬底,所述半导体衬底内形成有有源区;
相变存储器单元,位于所述半导体衬底上,且与所述有源区相连接;
相变电阻伪单元,位于所述相变存储器单元的一侧,且与所述有源区相隔离。
作为本发明的相变存储器检测结构的一种优选方案,所述相变存储器检测结构还包括互连金属层,所述相变存储器单元与所述互连金属层相连接,所述相变电阻伪单元与所述互连金属层相隔离。
作为本发明的相变存储器检测结构的一种优选方案,所述相变存储器单元包括由下至上依次连接的大电极、下电极、相变电阻层及上电极;
所述相变存储器单元通过所述大电极连接至所述有源区,通过所述上电极连接至所述互连金属层。
作为本发明的相变存储器检测结构的一种优选方案,所述相变电阻层及所述相变电阻伪单元均包括相变材料层及位于所述相变材料层上的粘附层,且所述相变电阻层及所述相变电阻伪单元为采用曝光和刻蚀工艺图形化同一相变材料层及同一粘附层而制得。
作为本发明的相变存储器检测结构的一种优选方案,所述相变存储器单元还包括接触电极,所述接触电极的一端与所述有源区相连接,另一端与所述互连金属层相连接。
作为本发明的相变存储器检测结构的一种优选方案,所述相变存储器检测结构还包括:第一绝缘介质层、第二绝缘介质层及第三绝缘介质层;其中,
所述大电极位于所述第一绝缘介质层内;
所述下电极位于所述第二绝缘介质层内;
所述相变电阻层、所述相变电阻伪单元及所述上电极均位于所述第三绝缘介质层内,且所述相变电阻伪单元与所述相变电阻层及所述上电极通过所述第三绝缘介质层相隔离;
所述接触电极贯穿所述第一绝缘介质层、所述第二绝缘介质层及所述第三绝缘介质层,且所述接触电极与所述大电极、所述下电极、所述相变电阻层、所述相变电阻伪单元及所述上电极通过所述绝缘介质层相隔离。
本发明还提供一种相变存储器检测结构的制备方法,所述相变存储器检测结构的制备方法包括以下步骤:
提供半导体衬底,所述半导体衬底内形成有有源区;
在所述半导体衬底上制备大电极,所述大电极与所述有源区相连接;
在所述大电极上制备下电极;
在所述下电极上制备相变电阻层,并在所述相变电阻层的一侧制备相变电阻伪单元;
在所述相变电阻层上制备上电极;
在所述半导体衬底上制备接触电极,所述接触电极与所述有源区相连接;
制备互连金属层,所述互连金属层与所述上电极及所述接触电极相连接。
作为本发明的相变存储器检测结构的制备方法的一种优选方案,在所述半导体衬底上制备大电极包括:
在所述半导体衬底上沉积第一绝缘介质层;
在所述有源区上方的所述第一绝缘介质层内形成第一通孔,所述第一通孔暴露出所述有源区;
在所述第一通孔内沉积金属以形成所述大电极。
作为本发明的相变存储器检测结构的制备方法的一种优选方案,在所述大电极上制备下电极包括:
在所述第一绝缘介质层及所述大电极上沉积第二绝缘介质层;
在所述大电极上方的所述第二绝缘介质层内形成第二通孔,所述第二通孔暴露出所述大电极;
在所述第二通孔内沉积金属以形成所述下电极。
作为本发明的相变存储器检测结构的制备方法的一种优选方案,在所述下电极上制备相变电阻层,并在所述相变电阻层的一侧制备相变电阻伪单元包括:
在所述第二绝缘介质层及所述下电极上依次沉积相变材料层及粘附层;
采用曝光和刻蚀工艺图形化所述相变材料层及所述粘附层,以形成所述相变电阻层及所述相变电阻伪单元。
作为本发明的相变存储器检测结构的制备方法的一种优选方案,在所述相变电阻层上制备上电极包括:
在所述第二绝缘介质层及所述粘附层沉积第三绝缘介质层,所述第三绝缘介质层包覆所述相变电阻层及所述相变电阻伪单元;
在所述相变电阻层上方的所述第三绝缘介质层内形成第三通孔,所述第三通孔暴露出所述粘附层;
在所述第三通孔内沉积金属以形成所述上电极。
作为本发明的相变存储器检测结构的制备方法的一种优选方案,在所述半导体衬底上制备接触电极包括:
在所述有源区上方形成贯穿所述第一绝缘介质层、所述第二绝缘介质层及所述第三绝缘介质层的第四通孔,所述第四通孔暴露出所述有源区;
在所述第四通孔内沉积金属以形成所述接触电极。
本发明的一种相变存储器检测结构及其制备方法的有益效果为:利用该相变存储器检测结构,在正常的相变存储单元旁边设置相变电阻伪单元,使得相变电阻材料处于浮空状态以免受电场的影响,以此对比来检测相变电阻材料是否受到工艺中电场条件的影响,能够检测相变电阻材料在不同连接情况下受到工艺中偏压条件影响的差异,进而优化工艺参数,提高相变单元的可靠性。
附图说明
图1显示为本发明的相变存储器检测结构的结构示意图。
图2显示为本发明的相变存储器检测结构中相变存储器单元的TEM图。
图3显示为本发明的相变存储器检测结构中相变存储器单元的相变材料的能量散射谱的数据分析图。
图4显示为本发明的相变存储器检测结构中相变电阻伪单元的TEM图。
图5显示为本发明的相变存储器检测结构中相变电阻伪单元的相变材料的能量散射谱的数据分析图。
图6显示为本发明的相变存储器检测结构的制备方法的流程图。
图7至图13显示为本发明的相变存储器检测结构的制备方法在各步骤中的结构示意图。
元件标号说明
10半导体衬底
101有源区
11第一绝缘介质层
12第二绝缘介质层
13第三绝缘介质
14大电极
15下电极
16相变电阻层
161相变材料层
162粘附层
17相变电阻伪单元
18上电极
19接触电极
20互连金属层
S1~S7步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图13。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
请参阅图1,本发明提供一种相变存储器检测结构,所述相变存储器检测结构包括:
半导体衬底10,所述半导体衬底10内形成有有源区101;
相变存储器单元,位于所述半导体衬底10上,且与所述有源区101相连接;
相变电阻伪单元17,位于所述相变存储器单元的一侧,与所述相变存储器单元间隔一定的间距,且与所述有源区101相隔离,即所述相变电阻伪单元17未与所述有源区101相接触。
作为示例,所述相变存储器检测结构还包括互连金属层20,所述相变存储器单元与所述互连金属层20相连接,所述相变电阻伪单元17与所述互连金属层20相隔离,即所述相变电阻伪单元17未与所述互连金属层20相接触。
作为示例,所述相变存储器单元包括由下至上依次连接的大电极14、下电极15、相变电阻层16及上电极18;
所述相变存储器单元通过所述大电极14连接至所述有源区101,通过所述上电极18连接至所述互连金属层20。
作为示例,所述相变电阻层16及所述相变电阻伪单元17均包括相变材料层161及位于所述相变材料层161上的粘附层162,且所述相变电阻层16及所述相变电阻伪单元17为采用曝光和刻蚀工艺图形化同一相变材料层161及同一粘附层162而制得。
作为示例,述相变存储器单元还包括接触电极19,所述接触电极19的一端与所述有源区101相连接,另一端与所述互连金属层20相连接。
作为示例,所述相变存储器检测结构还包括:第一绝缘介质层11、第二绝缘介质层12及第三绝缘介质层13;其中,
所述大电极14位于所述第一绝缘介质层11内;
所述下电极15位于所述第二绝缘介质层12内;
所述相变电阻层16、所述相变电阻伪单元17及所述上电极18均位于所述第三绝缘介质层13内,且所述相变电阻伪单元17与所述相变电阻层16及所述上电极18通过所述第三绝缘介质层13相隔离;
所述接触电极19贯穿所述第一绝缘介质层11、所述第二绝缘介质层12及所述第三绝缘介质层13,且所述接触电极19与所述大电极14、所述下电极15、所述相变电阻层16、所述相变电阻伪单元17及所述上电极18通过所述绝缘介质层相隔离。
请参考图2及图3,图2及图3分别为所述相变存储器检测结构的相变存储器部分的TEM图片以及沿相变材料层垂直方向上Ge、Te、Sb原子量的分布图,其中,相变存储器单元部分通过所述大电极14连接至所述有源区101、通过所述上电极18连接到所述互连金属层20,该部分相变材料在垂直方向上原子的分布发生了变化。
请参阅图4及图5,图4及图5分别为所述相变存储器检测结构的相变电阻伪单元17的TEM图片以及沿相变材料层垂直方向上Ge、Te、Sb原子量的分布图,其中,所述相变电阻伪单元17未通过任何电极连接到所述互连金属层20以及所述有源区101,其相变材料部分在垂直方向上原子的分布是均匀的。
利用该相变存储器检测结构,在正常的相变存储单元旁边设置相变电阻伪单元,使得相变电阻材料处于浮空状态以免受电场的影响,以此对比来检测相变电阻材料是否受到工艺中电场条件的影响,能够检测相变电阻材料在不同连接情况下受到工艺中偏压条件影响的差异,进而优化工艺参数,提高相变单元的可靠性。
请参阅图6,本发明还提供一种相变存储器检测结构的制备方法,所述相变存储器检测结构的制备方法包括以下步骤:
S1:提供半导体衬底,所述半导体衬底内形成有有源区;
S2:在所述半导体衬底上制备大电极,所述大电极与所述有源区相连接;
S3:在所述大电极上制备下电极;
S4:在所述下电极上制备相变电阻层,并在所述相变电阻层的一侧制备相变电阻伪单元;
S5:在所述相变电阻层上制备上电极;
S6:在所述半导体衬底上制备接触电极,所述接触电极与所述有源区相连接;
S7:制备互连金属层,所述互连金属层与所述上电极及所述接触电极相连接。
在步骤1)中,请参阅图6中的S1步骤及图7,提供半导体衬底10,所述半导体衬底10内形成有有源区101。
在步骤2)中,请参阅图6中的S2步骤及图8,在所述半导体衬底10上制备大电极14,所述大电极14与所述有源区101相连接。
作为示例,在所述半导体衬底10上制备大电极14包括:
S21:采用化学气相沉积法或等离子体增强化学气相沉积法在所述半导体衬底10上沉积第一绝缘介质层11;所述第一绝缘介质层11的材料可以为氮化硅或氧化硅;
S22:采用曝光和刻蚀工艺在所述有源区101上方的所述第一绝缘介质层11内形成第一通孔,所述第一通孔暴露出所述有源区101;
S23:在所述第一通孔内采用化学气象沉积的方法沉积W(钨)以形成所述大电极14,所述大电极14与所述有源区101良好接触。
作为示例,在所述第一通孔内形成所述大电极14后,采用化学机械抛光工艺研磨去除所述大电极14以外多余的W。
在步骤3)中,请参阅图6中的S3步骤及图9,在所述大电极14上制备下电极15。
作为示例,在所述大电极14上制备下电极15包括:
S31:采用化学气相沉积法或等离子体增强化学气相沉积法在所述第一绝缘介质层11及所述大电极14上沉积第二绝缘介质层12;所述第二绝缘介质层12覆盖所述第一绝缘介质层11及所述大电极14;所述第二绝缘介质层12的材料可以为氮化硅或氧化硅;
S32:采用曝光和刻蚀工艺在所述大电极14上方的所述第二绝缘介质层12内形成第二通孔,所述第二通孔暴露出所述大电极14;
S33:采用化学气相沉积法、溅射法或原子层沉积法在所述第二通孔内沉积TiN材料以形成所述下电极15,所述下电极15与所述大电极14形成良好接触。
作为示例,在所述第二通孔内形成所述下电极15后,采用化学机械抛光工艺研磨去除所述下电极15以外多余的TiN材料。
在步骤4)中,请参阅图6中的S4步骤及图10,在所述下电极15上制备相变电阻层16,并在所述相变电阻层16的一侧制备相变电阻伪单元17。
作为示例,在所述下电极15上制备相变电阻层16,并在所述相变电阻层16的一侧制备相变电阻伪单元17包括:
S41:采用溅射法或化学气相沉积法在所述第二绝缘介质层12及所述下电极15上依次沉积相变材料层161及粘附层162;所述相变材料层16的材料可以为但不仅限于硫系化合物GeSbTe,所述粘附层162的材料可以为但不仅限于TiN;
S42:采用曝光和刻蚀工艺图形化所述相变材料层161及所述粘附层162,以形成所述相变电阻层16及所述相变电阻伪单元17,所述相变电阻伪单元17与所述相变电阻层16间隔一定的间距。
在步骤5)中,请参阅图6中的S5步骤及图11,在所述相变电阻层16上制备上电极18。
作为示例,在所述相变电阻层16上制备上电极18包括:
S51:采用化学气相沉积法或等离子增强化学气相沉积法在所述第二绝缘介质层12及所述粘附层162沉积第三绝缘介质层13,所述第三绝缘介质层13包覆所述相变电阻层16及所述相变电阻伪单元17;所述第三绝缘介质层13的材料可以为氮化硅或氧化硅;
S52:采用曝光和刻蚀工艺在所述相变电阻层16上方的所述第三绝缘介质层13内形成第三通孔,所述第三通孔暴露出所述粘附层162;
S53:采用化学气相沉积的方法在所述第三通孔内沉积W以形成所述上电极18。
作为示例,在执行步骤S51之后,还包括采用化学机械抛光工艺将所述第三绝缘介质层13表面进行平坦化处理的步骤。
作为示例,在所述第三通孔内形成所述上电极18后,采用化学机械抛光工艺研磨去除所述上电极18以外多余的W。
在步骤6)中,请参阅图6中的S6步骤及图12,在所述半导体衬底10上制备接触电极19,所述接触电极19与所述有源区101相连接。
作为示例,在所述半导体衬底10上制备接触电极19包括:
S61:采用曝光和刻蚀工艺在所述有源区101上方形成贯穿所述第一绝缘介质层11、所述第二绝缘介质层12及所述第三绝缘介质层13的第四通孔,所述第四通孔暴露出所述有源区101;
S62:采用化学气相沉积法在所述第四通孔内沉积W以形成所述接触电极19;所述接触电极19与所述有源区101具有良好的接触。
作为示例,,在所述第四通孔内形成所述接触电极19后,采用化学机械抛光工艺研磨去除所述接触电极19以外多余的W。
在步骤7)中,请参阅图6中的S7步骤及图13,制备互连金属层20,所述互连金属层20与所述上电极18及所述接触电极19相连接。
作为示例,所述上电极18及所述接触电极19通过所述互连金属层20与器件单元的控制开关及外围电路集成,所述互连金属层20间由第四绝缘介质层(未示出)相隔离。
作为示例,所述互连金属层20的材料可以为W、Al、Ti、Cu中的任一或其组合成合金材料;所述第四绝缘介质层的制备方法为化学气相沉积法或等离子体增强化学气相沉积法,所述第四绝缘介质层的材料可以为氮化硅或氧化硅。
综上所述,本发明提供一种相变存储器检测结构及其制备方法,所述相变存储器检测结构包括:半导体衬底,所述半导体衬底内形成有有源区;相变存储器单元,位于所述半导体衬底上,且与所述有源区相连接;相变电阻伪单元,位于所述相变存储器单元的一侧,且与所述有源区相隔离。本发明利用该相变存储器检测结构,在正常的相变存储单元旁边设置相变电阻伪单元,使得相变电阻材料处于浮空状态以免受电场的影响,以此对比来检测相变电阻材料是否受到工艺中电场条件的影响,能够检测相变电阻材料在不同连接情况下受到工艺中偏压条件影响的差异,进而优化工艺参数,提高相变单元的可靠性。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (12)
1.一种相变存储器检测结构,其特征在于,所述相变存储器检测结构包括:
半导体衬底,所述半导体衬底内形成有有源区;
相变存储器单元,位于所述半导体衬底上,且与所述有源区相连接;
相变电阻伪单元,位于所述相变存储器单元的一侧,且与所述有源区相隔离。
2.根据权利要求1所述的相变存储器检测结构,其特征在于:所述相变存储器检测结构还包括互连金属层,所述相变存储器单元与所述互连金属层相连接,所述相变电阻伪单元与所述互连金属层相隔离。
3.根据权利要求2所述的相变存储器检测结构,其特征在于:所述相变存储器单元包括由下至上依次连接的大电极、下电极、相变电阻层及上电极;
所述相变存储器单元通过所述大电极连接至所述有源区,通过所述上电极连接至所述互连金属层。
4.根据权利要求3所述的相变存储器检测结构,其特征在于:所述相变电阻层及所述相变电阻伪单元均包括相变材料层及位于所述相变材料层上的粘附层,且所述相变电阻层及所述相变电阻伪单元为采用曝光和刻蚀工艺图形化同一相变材料层及同一粘附层而制得。
5.根据权利要求3所述的相变存储器检测结构,其特征在于:所述相变存储器单元还包括接触电极,所述接触电极的一端与所述有源区相连接,另一端与所述互连金属层相连接。
6.根据权利要求5所述的相变存储器检测结构,其特征在于:所述相变存储器检测结构还包括:第一绝缘介质层、第二绝缘介质层及第三绝缘介质层;其中,
所述大电极位于所述第一绝缘介质层内;
所述下电极位于所述第二绝缘介质层内;
所述相变电阻层、所述相变电阻伪单元及所述上电极均位于所述第三绝缘介质层内,且所述相变电阻伪单元与所述相变电阻层及所述上电极通过所述第三绝缘介质层相隔离;
所述接触电极贯穿所述第一绝缘介质层、所述第二绝缘介质层及所述第三绝缘介质层,且所述接触电极与所述大电极、所述下电极、所述相变电阻层、所述相变电阻伪单元及所述上电极通过所述绝缘介质层相隔离。
7.一种相变存储器检测结构的制备方法,其特征在于,包括以下步骤:
提供半导体衬底,所述半导体衬底内形成有有源区;
在所述半导体衬底上制备大电极,所述大电极与所述有源区相连接;
在所述大电极上制备下电极;
在所述下电极上制备相变电阻层,并在所述相变电阻层的一侧制备相变电阻伪单元;
在所述相变电阻层上制备上电极;
在所述半导体衬底上制备接触电极,所述接触电极与所述有源区相连接;
制备互连金属层,所述互连金属层与所述上电极及所述接触电极相连接。
8.根据权利要求7所述的相变存储器检测结构的制备方法,其特征在于:在所述半导体衬底上制备大电极包括:
在所述半导体衬底上沉积第一绝缘介质层;
在所述有源区上方的所述第一绝缘介质层内形成第一通孔,所述第一通孔暴露出所述有源区;
在所述第一通孔内沉积金属以形成所述大电极。
9.根据权利要求7所述的相变存储器检测结构的制备方法,其特征在于:在所述大电极上制备下电极包括:
在所述第一绝缘介质层及所述大电极上沉积第二绝缘介质层;
在所述大电极上方的所述第二绝缘介质层内形成第二通孔,所述第二通孔暴露出所述大电极;
在所述第二通孔内沉积金属以形成所述下电极。
10.根据权利要求7所述的相变存储器检测结构的制备方法,其特征在于:在所述下电极上制备相变电阻层,并在所述相变电阻层的一侧制备相变电阻伪单元包括:
在所述第二绝缘介质层及所述下电极上依次沉积相变材料层及粘附层;
采用曝光和刻蚀工艺图形化所述相变材料层及所述粘附层,以形成所述相变电阻层及所述相变电阻伪单元。
11.根据权利要求7所述的相变存储器检测结构的制备方法,其特征在于:在所述相变电阻层上制备上电极包括:
在所述第二绝缘介质层及所述粘附层沉积第三绝缘介质层,所述第三绝缘介质层包覆所述相变电阻层及所述相变电阻伪单元;
在所述相变电阻层上方的所述第三绝缘介质层内形成第三通孔,所述第三通孔暴露出所述粘附层;
在所述第三通孔内沉积金属以形成所述上电极。
12.根据权利要求7所述的相变存储器检测结构的制备方法,其特征在于:在所述半导体衬底上制备接触电极包括:
在所述有源区上方形成贯穿所述第一绝缘介质层、所述第二绝缘介质层及所述第三绝缘介质层的第四通孔,所述第四通孔暴露出所述有源区;
在所述第四通孔内沉积金属以形成所述接触电极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510626675.1A CN105280815B (zh) | 2015-09-28 | 2015-09-28 | 相变存储器检测结构及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510626675.1A CN105280815B (zh) | 2015-09-28 | 2015-09-28 | 相变存储器检测结构及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105280815A true CN105280815A (zh) | 2016-01-27 |
CN105280815B CN105280815B (zh) | 2018-09-25 |
Family
ID=55149474
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510626675.1A Active CN105280815B (zh) | 2015-09-28 | 2015-09-28 | 相变存储器检测结构及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105280815B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106299112A (zh) * | 2016-08-18 | 2017-01-04 | 中国科学院上海微系统与信息技术研究所 | 多态相变存储器单元器件及其制备方法 |
CN114512601A (zh) * | 2022-01-28 | 2022-05-17 | 长江先进存储产业创新中心有限责任公司 | 相变存储器及其制作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110210300A1 (en) * | 2008-03-31 | 2011-09-01 | Savransky Semyon D | Reducing Temporal Changes in Phase Change Memories |
US20110240945A1 (en) * | 2007-11-06 | 2011-10-06 | Jim Ricker | Method and Apparatus for Reducing Programmed Volume of Phase Change Memory |
JP2012060072A (ja) * | 2010-09-13 | 2012-03-22 | Sharp Corp | 不揮発性半導体記憶装置及びその製造方法 |
CN204010694U (zh) * | 2014-08-20 | 2014-12-10 | 中芯国际集成电路制造(北京)有限公司 | 相变存储器 |
-
2015
- 2015-09-28 CN CN201510626675.1A patent/CN105280815B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110240945A1 (en) * | 2007-11-06 | 2011-10-06 | Jim Ricker | Method and Apparatus for Reducing Programmed Volume of Phase Change Memory |
US20110210300A1 (en) * | 2008-03-31 | 2011-09-01 | Savransky Semyon D | Reducing Temporal Changes in Phase Change Memories |
JP2012060072A (ja) * | 2010-09-13 | 2012-03-22 | Sharp Corp | 不揮発性半導体記憶装置及びその製造方法 |
CN204010694U (zh) * | 2014-08-20 | 2014-12-10 | 中芯国际集成电路制造(北京)有限公司 | 相变存储器 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106299112A (zh) * | 2016-08-18 | 2017-01-04 | 中国科学院上海微系统与信息技术研究所 | 多态相变存储器单元器件及其制备方法 |
CN106299112B (zh) * | 2016-08-18 | 2019-06-18 | 中国科学院上海微系统与信息技术研究所 | 多态相变存储器单元器件及其制备方法 |
CN114512601A (zh) * | 2022-01-28 | 2022-05-17 | 长江先进存储产业创新中心有限责任公司 | 相变存储器及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105280815B (zh) | 2018-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102754234B (zh) | 硫属化合物存储器存取装置的自对准生长方法 | |
CN100470871C (zh) | 具有低程式化电流的相变记忆体 | |
CN101369597B (zh) | 具有相变化元件及非对称热边界的多级存储单元 | |
TWI331793B (en) | Method of manufacturing a pipe shaped phase change memory | |
CN107394039B (zh) | 相变随机存取存储器的菱形式四电阻器单元 | |
US9276202B2 (en) | Phase-change storage unit containing TiSiN material layer and method for preparing the same | |
US20070040159A1 (en) | Manufacturing method and structure for improving the characteristics of phase change memory | |
CN100578753C (zh) | 存储器元件及其制造方法 | |
TW201803168A (zh) | 具有高耐久性之相變化記憶體的積體電路及其製造方法 | |
JP2012186316A5 (zh) | ||
CN102361063B (zh) | 用于相变存储器的薄膜材料及其制备方法 | |
US11968913B2 (en) | Integration of selector on confined phase change memory | |
CN105280815A (zh) | 相变存储器检测结构及其制备方法 | |
CN103427022B (zh) | 包含三明治型电极的相变存储结构的制备方法 | |
CN102593349A (zh) | 一种SixNy基电阻型存储器及其制备方法和应用 | |
CN102544355A (zh) | 相变存储材料及其制备方法、具有相变存储材料的存储器及其制备方法 | |
CN101826596B (zh) | 一种相变存储器的制作方法 | |
US7755074B2 (en) | Low area contact phase-change memory | |
CN106997924B (zh) | 相变存储器及其制造方法和电子设备 | |
CN103441215B (zh) | 三明治型刀片状电极的相变存储结构及其制备方法 | |
CN103187525A (zh) | 相变存储器中的相变电阻及其形成方法 | |
US20080073751A1 (en) | Memory cell and method of manufacturing thereof | |
CN102479922A (zh) | 双层相变电阻以及相变存储器的形成方法 | |
CN105322090A (zh) | 一种存储器及其制作方法 | |
CN106299110B (zh) | 可降低写操作电压的非易失性存储元件及制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |