DE10343209A1 - Speicher- und Zugriffsbauelemente und Verfahren zu deren Herstellung - Google Patents

Speicher- und Zugriffsbauelemente und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE10343209A1
DE10343209A1 DE10343209A DE10343209A DE10343209A1 DE 10343209 A1 DE10343209 A1 DE 10343209A1 DE 10343209 A DE10343209 A DE 10343209A DE 10343209 A DE10343209 A DE 10343209A DE 10343209 A1 DE10343209 A1 DE 10343209A1
Authority
DE
Germany
Prior art keywords
electrode
memory
storage
device structure
phase change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10343209A
Other languages
English (en)
Inventor
Tyler A. Lowrey
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE10343209A1 publication Critical patent/DE10343209A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Patterning of the switching material
    • H10N70/063Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe

Abstract

Ein Speicher und ein Verfahren zu dessen Herstellung werden zur Verfügung gestellt. Der Speicher umfaßt eine Schicht eines Phasenwechselmaterials, die über einem Substrat angeordnet ist. Der Speicher enthält ferner eine Schicht eines Schaltmaterials, die mit der Schicht des Phasenwechselmaterials gekoppelt ist, wobei das Schaltmaterial ein Chalkogen aufweist. Die Schicht des Schaltmaterials und des Phasenwechselmaterials bilden Teile einer vertikalen Struktur über dem Substrat.

Description

  • Die Erfindung bezieht sich auf Bauelementestrukturen mit einer Speicher- und einer Zugriffsstruktur sowie auf Verfahren zu deren Herstellung.
  • Phasenwechselspeicherbauelemente verwenden Phasenwechselmaterialien, das heißt Materialien, die elektrisch zwischen einem überwiegend amorphen und einem überwiegend kristallinen Zustand umgeschaltet werden können, für elektronische Speicheranwendungen. Eine Art eines Speicherbauelements benutzt ein Phasenwechselmaterial, das bei einer Anwendung elektrisch zwischen einem strukturellen Zustand von allgemein amorpher lokaler Ordnung und einem strukturellen Zustand von allgemein kristalliner lokaler Ordnung oder zwischen verschiedenen erfaßbaren Zuständen lokaler Ordnungen über das gesamte Spektrum zwischen dem vollständig amorphen und dem vollständig kristallinen Zustand umgeschaltet werden kann. Der Zustand der Phasenwechselmaterialien ist außerdem nicht-flüchtig insoweit, daß dann, wenn es entweder in einen kristallinen, halbkristallinen, amorphen, oder halbamorphen Zustand eingestellt ist, es einen Widerstandswert darstellt, wobei dieser Wert beibehalten wird, bis er durch ein weiteres Programmierereignis geändert wird, wobei dieser Wert eine Phase oder einen physikalischen Zustand des Materials (zum Beispiel kristallin oder amorph) repräsentiert.
  • Es kann ein Transistor oder eine Diode mit dem Phasenwechselmaterial verbunden sein und als Auswahlbauelement zum Zugreifen auf das Phasenwechselmaterial während einer Programmierung oder während Leseoperationen dienen. Der Transistor oder die Diode ist üblicherweise in oder auf der oberen Oberfläche eines monokristallinen Siliziumsubstrats aus gebildet. Transistoren können dabei einen relativ großen Teil des Speicherchips einnehmen und somit die Speicherzellengröße erhöhen, wodurch die Speicherkapazität beziehungsweise die Kosten pro Bit eines Speicherchips negativ beeinflußt werden.
  • Aufgabe der Erfindung ist es, die genannten Nachteile zu vermeiden.
  • Diese Aufgabe wird erfindungsgemäß durch Bauelementestrukturen mit den Merkmalen des Patentanspruchs 1, 8, 30 oder 37, durch ein Herstellungsverfahren mit den Merkmalen des Patentanspruchs 44, beziehungsweise ein System mit den Merkmalen des Patentanspruchs 47 gelöst.
  • Unter einer Bauelementestruktur soll eine Einrichtung verstanden werden, die Teil eines oder mehrerer vollständig hergestellter oder auch im Herstellungsprozeß befindlicher Bauelemente ist.
  • Vorteilhafte und/oder bevorzugte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
  • Im folgenden wird die Erfindung anhand von in der Zeichnung dargestellten bevorzugten Ausführungsbeispielen näher beschrieben. In der Zeichnung zeigen
  • 1 ein Schema, das einen Speicher gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
  • 2 ein Diagramm, das eine Strom-Spannungscharakteristik eines Auswahlbauelements veranschaulicht;
  • 3 eine Schnittansicht eines Auswahlbauelements gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 4 eine Schnittansicht eines Teils eines Speichers gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 5 eine Schnittansicht eines Teils des Speicherbauelements gemäß 1 während der Herstellung gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 6 eine Schnittansicht der Struktur gemäß 5 bei einer späteren Herstellungsstufe;
  • 7 eine Schnittansicht der Struktur gemäß 6 bei einer späteren Herstellungsstufe;
  • 8 eine Schnittansicht der Struktur gemäß 7 bei einer späteren Herstellungsstufe;
  • 9 eine Schnittansicht der Struktur gemäß 8 bei einer späteren Herstellungsstufe;
  • 10 eine Schnittansicht der Struktur gemäß 9 bei einer späteren Herstellungsstufe;
  • 11 eine Schnittansicht der Struktur gemäß 10 bei einer späteren Herstellungsstufe;
  • 12 eine Schnittansicht der Struktur gemäß 11 bei einer späteren Herstellungsstufe;
  • 13 eine Schnittansicht, die ein Speicherarray gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
  • 14 eine schematische Darstellung, die einen Speicher gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
  • 15 eine Schnittansicht, die einen Teil eines Speichers gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung veranschaulicht;
  • 16 eine Schnittansicht, die eine Speicherzelle gemäß einem Ausführungsbeispiel der vorliegenden Erfindung veranschaulicht;
  • 17 eine schematische Darstellung, die einen Speicher gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung veranschaulicht;
  • 18 eine Schnittansicht eines Teils des in 17 veranschaulichten Speichers gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 19 ein Diagramm, das eine Strom-Spannungskennlinie einer Speicherzelle veranschaulicht; und
  • 20 eine Blockdarstellung, die einen Teil eines Systems gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht.
  • Es ist klar, daß aus Gründen der Vereinfachung und der Klarheit in den Figuren veranschaulichte Elemente nicht notwendigerweise maßstäblich gezeichnet worden sind. Beispielsweise sind die Dimensionen einiger Elemente aus Gründen der Klarheit bezogen auf andere Elemente übertrieben dargestellt. Darüber hinaus wurden dort, wo es dem besseren Verständnis dient, Bezugszeichen in den einzelnen Figuren wiederholt, sofern sie einander entsprechende oder analoge Elemente bezeichnen.
  • In der folgenden detaillierten Beschreibung werden zahlreiche spezielle Details angegeben, um ein besseres Verständnis der vorliegenden Erfindung zu erreichen. Für Fachleute ist es jedoch klar, daß die Erfindung auch ohne diese speziellen Details ausgeführt werden kann. Dagegen werden an anderen Stellen gut bekannte Verfahren, Prozeduren, Komponenten und Schaltungen nicht im Detail beschrieben, um die vorliegende Erfindung nicht zu verdecken.
  • In der nachfolgenden Beschreibung sowie in den Ansprüchen können Begriffe wie „gekoppelt" und „verbunden" sowie deren Ableitungen verwendet werden. Es ist klar, daß diese Begriffe keine Synonyme sein sollen. Statt dessen kann bei bestimmten Ausführungsbeispielen der Begriff „verbunden" verwendet, um anzuzeigen, daß zwei oder mehr Elemente in direktem physikalischen oder elektrischen Kontakt zueinander stehen. Der Begriff „gekoppelt" kann bedeuten, daß zwei oder mehr Elemente sich in direktem physikalischem oder elektrischem Kontakt befinden, er kann aber auch bedeuten, daß sich die Elemente nicht in direktem Kontakt miteinander befinden, aber noch miteinander kooperieren oder zusammenwirken.
  • Wenden wir uns 1 zu, in der eine Ausführungsform eines Speichers 100 veranschaulicht ist. Der Speicher 100 kann ein 3 × 3-Array von Speicherzellen 111-119 enthalten, wobei die Speicherzellen 111-119 jeweils ein Auswahlbauelement 120 und ein Speicherbauelement 130 enthalten. Selbstverständlich ist die Erfindung in ihrem Umfang nicht auf das in
  • 1 veranschaulichte 3 × 3-Array eingeschränkt; der Speicher 100 kann ein größeres Array von Speicherzellen enthalten.
  • Bei einer Ausführungsform können die Speicherbauelemente 130 ein Phasenwechselmaterial enthalten. Bei dieser Ausführungsform kann der Speicher 100 als Phasenwechselspeicher bezeichnet werden. Ein Phasenwechselmaterial ist ein Material mit elektrischen Eigenschaften (zum Beispiel Widerstand Kapazität, etc.), die durch die Anwendung von Energie, wie beispielsweise Wärme, Licht, ein Spannungspotential oder ein elektrischer Strom geändert werden können. Ein Phasenwechselmaterial ist beispielsweise ein Chalkogenid-Material oder ein ovonisches Material.
  • Ein ovonisches Material kann ein Material sein, das elektronischen oder strukturellen Änderungen unterliegt wird und als Halbleiter agiert, wenn es dem Anlegen eines Spannungspotentials, eines elektrischen Stromes, Licht, Wärme, etc. ausgesetzt wird. Ein ovonisches Material kann bei einem Speicherelement oder in einem elektronischen Schalter verwendet werden. Ein Chalkogenid-Material ist ein Material, das zumindest ein Element aus der Gruppe VI des Periodensystems enthält, beziehungsweise ein Material, das ein oder mehrere Chalkogen-Elemente enthält, beispielsweise irgendwelche der Elemente Tellur, Schwefel oder Selen.
  • Der Speicher 100 enthält Spaltenleitungen 141-143 und Zeilenleitungen 151-153 zum Auswählen einer bestimmten Speicherzelle des Arrays während einer Schreib- oder Leseoperation. Spaltenleitungen 141-143 und Zeilenleitungen 151-153 können auch als Adreßleitungen bezeichnet werden, da diese Leitungen verwendet werden können, um Speicherzellen 111-119 während des Programmierens oder des Lesens zu adressieren. Spaltenleitungen 141-143 können auch als Bitleitungen und Zeilenleitungen 151-153 als Wortleitungen bezeichnet werden.
  • Die Speicherbauelemente 130 können mit den Zeilenleitungen 151-153 und über die Auswahlbauelemente 120 mit den Spaltenleitungen 141-143 verbunden sein. Wenn somit eine bestimmte Speicherzelle (zum Beispiel die Speicherzelle 115) ausgewählt wird, werden Spannungspotentiale an die der Speicherzelle zugeordneten Spaltenleitungen (zum Beispiel 142) und Zeilenleitung (zum Beispiel 152) angelegt, um ein Spannungspotential über der Speicherzelle anzulegen.
  • Das Auswahlbauelement 120 wird verwendet, um auf das Speicherbauelement 130 während des Programmierens oder Lesens des Speicherbauelements 130 zuzugreifen. Das Auswahlbauelement 120 arbeitet als Schalter, der entweder „Aus" oder „Ein" ist, was von dem Betrag des über die Speicherzelle angelegten Spannungspotentials abhängig ist. Der Aus-Zustand ist ein im wesentlichen elektrisch nicht leitender Zustand, und der Ein-Zustand ist ein im wesentlichen leitfähiger Zustand. Beispielsweise kann das Auswahlbauelement 120 eine Schwellspannung haben, wobei dann, wenn ein Spannungspotential über das Auswahlbauelement 120 angelegt wird, das geringer als die Schwellspannung des Auswahlbauelements 120 ist, das Auswahlbauelement 120 „Aus" beziehungsweise in einem relativ hochohmigen Zustand bleibt, so daß kein oder nur ein geringer elektrischer Strom durch die Speicherzelle fließt. Wenn andererseits über dem Auswahlbauelement 120 ein Spannungspotential angelegt wird, das größer als die Schwellspannung des Auswahlbauelements 120 ist, wird das Auswahlbauelement 120 „eingeschaltet", das heißt es arbeitet in einem Zustand eines relativ geringen Widerstands, so daß ein elektrischer Strom die Speicherzelle durchfließt. Mit anderen Worten, das Auswahlbauelement befindet sich in einem im wesentlichen elektrisch nicht leitenden Zustand, wenn weniger als ein vorgegebenes Spannungspotential, zum Beispiel die Schwellspannung, über dem Auswahlbauelement 120 anliegt. Und das Auswahlbauelement 120 befindet sich in einem im wesentlichen leitfähigen Zustand, wenn eine Spannung, die größer als das vorgegebene Spannungspotential ist, über dem Auswahlbauelement 120 anliegt. Das Auswahlbauelement 120 kann auch als Zugriffsbauelement, Isolationsbauelement oder Schalter bezeichnet werden.
  • Bei einem Ausführungsbeispiel weist das Auswahlbauelement 120 ein Schaltmaterial, wie beispielsweise ein Chalkogenid oder ein ovonisches Material, auf und kann als ovonischer Schwellwertschalter oder einfach ovonischer Schalter bezeichnet werden. Das Schaltmaterial des Auswahlbauelements 120 könnte ein Material sein, das sich in einem im wesentlichen amorphen Zustand befindet und zwischen zwei Elektroden angeordnet ist, das wiederholt und reversibel zwischen einem „Aus"-Zustand höheren Widerstands (zum Beispiel größer als etwa 10 Megaohm) und einem „Ein"-Zustand relativ geringeren Widerstands (zum Beispiel etwa 0 Ohm) durch Anlegen eines vorgegebenen elektrischen Stroms oder eines Spannungspotentials umgeschaltet werden kann. Bei diesem Ausführungsbeispiel kann das Auswahlbauelement 120 ein Zweipol sein, der eine Strom-Spannungs-Kennlinie aufweist, die ähnlich der eines Phasenwechselspeicherbauelements ist, das sich in einem amorphen Zustand befindet. Im Unterschied zu einem Phasenwechselspeicherbauelement jedoch wechselt das Schaltmaterial des Auswahlbauelements 120 seine Phase nicht. Das heißt, das Schaltermaterial des Auswahlbauelements 120 ist kein programmierbares Material und im Ergebnis ist das Auswahlbauelement 120 kein Speicherbauelement, das Informationen speichern kann. Beispielsweise kann das Schaltmaterial des Auswahlbauelements 120 permanent amorph bleiben, und die Strom-Spannungs-Kennlinie kann über die gesamte Lebensdauer dieselbe bleiben. Ein Beispiel einer Strom-Spannungs-Kennlinie des Auswahlbauelements 120 ist in 2 gezeigt.
  • Wenden wir uns 2 zu. Im Betriebsmodus geringer Spannung oder eines geringen elektrischen Feldes, das heißt dann, wenn die über dem Auswahlbauelement 120 angelegte Spannung geringer als eine Schwellspannung (mit VTH bezeichnet) ist, ist das Auswahlbauelement 120 „Aus" beziehungsweise nicht leitend und zeigt einen relativ hohen Wider stand, beispielsweise mehr als etwa 10 Megaohm. Das Auswahlbauelement 120 bleibt in dem Aus-Zustand, bis eine ausreichende Spannung, beispielsweise VTH, oder ein ausreichender Strom, beispielsweise ITH angelegt wird, die beziehungsweise der das Auswahlbauelement 120 in einen leitenden Zustand relativ geringen Widerstands umschalten kann. Nachdem ein Spannungspotential von mehr als VTH über dem Auswahlbauelement 120 angelegt wird, kann das Spannungspotential über dem Auswahlbauelement 120 auf ein Haltespannungspotential, das mit vH bezeichnet ist, abfallen („SnapBack"). Das SnapBack belieht sich auf die Spannungsdifferenz zwischen VTH und vH eines Auswahlbauelements.
  • In dem Ein-Zustand bleibt das Spannungspotential über dem Auswahlbauelement 120 in der Nähe der Haltespannung VH, wenn sich der durch das Auswahlbauelement 120 geleitete Strom erhöht. Das Auswahlbauelement 120 bleibt eingeschaltet, bis der Strom durch das Auswahlbauelement 120 unter einen mit IH bezeichneten Haltestrom abfällt. Unterhalb dieses Werts schaltet sich das Auswahlbauelement 120 ab und kehrt zu einem relativ hohen Widerstand zurück, das heißt zu einem nicht leitenden Aus-Zustand, bis VTH beziehungsweise ITH erneut überschritten werden.
  • Beispielsweise könnte das Auswahlbauelement 120 eine Schwellspannung (VTH) von etwa 5,3 v, eine Haltespannung (VH) von etwa 0,8 V, einen Schwellstrom (ITH) von etwa 4 nA und einen Haltestrom (IH) von etwa 100 nA haben. Durch Einstellen der Dicke und der Art des Material kann VTH etwa 2 V und die Haltespannung etwa 1 V sein. Dies ermöglicht, daß der SnapBack geringer als die VTH des in Reihe geschalteten Speicherelements ist, um die Möglichkeit einer Lesestörung zu vermeiden, falls die SnapBack vTH des Speicherelements überschreitet, was dieses veranlassen kann einzuschalten und die Kapazität der Spalten- und Zeilenleitungen zu treiben, so daß ein unerwünschter Strom geführt wird, welcher den Wi derstand des Speicherelements reduzieren könnte, wenn sich das Speicherelement in dem Rücksetzzustand befindet.
  • 3 veranschaulicht ein Ausführungsbeispiel des Auswahlbauelements 120. Bei diesem Ausführungsbeispiel enthält das Auswahlbauelement 120 eine untere Elektrode 210 und ein Schaltmaterial 220 auf der unteren Elektrode 210. Mit anderen Worten, das Schaltmaterial 220 kann über der unteren Elektrode 210 ausgebildet werden und diese kontaktieren. Darüber hinaus enthält das Auswahlbauelement 120 eine obere Elektrode 230, die über dem Schaltmaterial 220 liegt.
  • Die untere Elektrode 210 kann beispielsweise ein Dünnfilmmaterial sein, das eine Filmdicke aufweist, die von etwa 20 Å bis etwa 2000 Å reicht. Bei einem Ausführungsbeispiel kann die Dicke der Elektrode 210 von etwa 100 Å bis etwa 1000 Å reichen. Bei einem anderen Ausführungsbeispiel kann die Dicke der Elektrode etwa 300 Å sein. Geeignete Materialien für die untere Elektrode 210 umfassen einen dünnen Film aus Titan (Ti), Titannitrid (TiN), Titan-Wolfram (TiW), Kohlenstoff (C), Siliziumcarbid (SiC), Titan-Aluminiumnitrid (TiAlN), Titan-Silizium-Nitrid (TiSiN), polykristallinem Silizium, Tantalnitrid (TaN), irgendeiner Kombination dieser Filme oder irgendeines anderen geeigneten Leiters oder Widerstandsmaterials, das mit dem Schaltmaterial 220 kompatibel ist.
  • Das Schaltmaterial 220 kann beispielsweise ein Dünnfilmmaterial sein, das eine Dicke aufweist, die von etwa 20 Å bis etwa 2000 Å reicht. Bei einem Ausführungsbeispiel kann die Dicke des Schaltmaterials 220 von etwa 200 Å bis etwa 1000 Å reichen. Bei einem anderen Ausführungsbeispiel kann die Dicke des Schaltmaterials 220 etwa 500 Å sein.
  • Das Schaltmaterial 220 kann über der unteren Elektrode 210 unter Verwendung einer Dünnfilmabscheidetechnik gebildet werden, wie beispielsweise einer chemischen Abscheidung aus der Gasphase (CVD) oder einer physikalischen Abscheidung aus der Gasphase (PVD). Das Schaltmaterial 220 kann ein dünner Film eines Chalkogenid-Materials oder eines ovonischen Materials in einem im wesentlichen amorphen Zustand sein, das durch Anlegen eines vorgegebenen elektrischen Stroms oder eines Spannungspotentials zwischen einem „Aus"-Zustand höheren Widerstands und einem „Ein"-Zustand eines relativ geringeren Widerstands wiederholt und reversibel umgeschaltet werden kann. Das Schaltmaterial 220 ist kein programmierbares Material, das Informationen speichern kann. Mit anderen Worten, das Schaltmaterial 220 ist ein nichtprogrammierbares Material.
  • Das Schaltmaterial 220 kann beispielsweise ein Chalkogen mit Ausnahme von Sauerstoff sein. Bei einem Ausführungsbeispiel enthält das Schaltmaterial 220 Tellur und/oder Selen. Bei einem anderen Ausführungsbeispiel kann das Schaltmaterial 220 Silizium (Si), Tellur (Te), Arsen (As) und Germanium (Ge) oder Kombinationen dieser Elemente enthalten. Bei anderen Ausführungsbeispielen kann eine Zusammensetzung für das Schaltmaterial 220 eine Legierung von Silizium (Si), Tellur (Ti), Arsen (As), Germanium (Ge) und Indium (In) oder eine Legierung von Si, Te, As, Ge und Phosphor (P) enthalten.
  • Bei einem Ausführungsbeispiel enthält die Zusammensetzung des Schaltmaterials 220 beispielsweise eine Si-Konzentration von etwa 14%, eine Te-Konzentration von etwa 39%, eine As-Konzentration von etwa 37%, eine Ge-Konzentration von etwa 9% und eine In-Konzentration etwa 1%. Bei einem anderen Beispiel kann die Zusammensetzung des Schaltermaterials 220 eine Si-Konzentration von etwa 14%, eine Te-Konzentration von etwa 39%, eine As-Konzentration von etwa 37%, eine Ge-Konzentration von etwa 9% und eine P-Konzentration von etwa 1% enthalten. Bei diesen Beispielen sind die Prozentsätze Atomprozentsätze mit einer Summe von 100 der Atome der Bestandteile.
  • Bei einem anderen Beispiel kann eine Zusammensetzung für das Schaltmaterial 220 eine Legierung von Arsen (As), Tellur (Te), Schwefel (S), Germanium (Ge), Selen (Se) und Antimon (Sb) mit jeweiligen Atomprozentsätzen von 10%, 21%, 2%, 15%, 50% beziehungsweise 2% enthalten.
  • Bei anderen Ausführungsformen kann das Schaltmaterial 220 beispielsweise Si, Te, As, Ge, Schwefel (S) und Selen (Se) enthalten. Beispielsweise kann die Zusammensetzung des Schaltmaterials 220 eine Si-Konzentration von etwa 5%, eine Ti-Konzentration von etwa 34%, eine As-Konzentration von etwa 28%, eine Ge-Konzentration von etwa 11%, eine S-Konzentration von etwa 21% und eine Se-Konzentration von etwa 1% enthalten.
  • Die obere Elektrode 230 ist ein Dünnfilmmaterial mit einer Dicke, die von etwa 20 Å bis etwa 2000 Å reicht. Bei einer Ausführungsform kann die Dicke der Elektrode 230 von etwa 100 Å bis etwa 1000 Å reichen. Bei einer anderen Ausführungsform kann die Dicke etwa 300 Å sein. Geeignete Materialien für die obere Elektrode 230 umfassen einen dünnen Film aus Titan (Ti), Titannitrid (TiN), Titan-Wolfram (TiW), Kohlenstoff (C), Siliziumcarbid (SiC), Titan-Aluminium-Nitrid (TiAlN), Titan-Siliziumnitrid (TiSiN), polykristallinem Silizium, Tantalnitrid (TaN), irgendeiner Kombination dieser Filme oder andere geeignete Leiter oder Widerstandsmaterialien, die mit dem Schaltmaterial 220 kompatibel sind, enthalten.
  • Bei einem Ausführungsbeispiel enthalten die obere und die untere Elektrode Kohlenstoff und weisen eine Dicke von etwa 500 Å auf. Das Auswahlbauelement 120 kann auch als vertikale Struktur bezeichnet werden, da der elektrische Strom vertikal durch das Schaltermaterial 220 zwischen der oberen Elektrode 230 und der unteren Elektrode 210 fliegt. Das Auswahlbauelement 120 kann als Dünnfilmauswahlbauelement bezeichnet werden, wenn dünne Filme für das Schaltmaterial 220 und die Elektroden 210 und 230 verwendet werden.
  • Der Schwellstrom (ITH) des Auswahlbauelements 120 kann geringer sein als der Schwellstrom für ein ovonisches Spei cherbauelement, das in einem amorphen Zustand hohen Widerstands gesetzt ist. Die Schwellspannung (VTH) des Auswahlbauelements 120 kann durch Änderung von Prozeßvariablen geändert werden, wie beispielsweise der Dicke oder der Legierungszusammensetzung des Schaltmaterials 220. Beispielsweise kann eine Erhöhung der Dicke des Schaltmaterials 220 die Schwellspannung des Auswahlbauelements 120 erhöhen. Die Haltespannung (VH) des Auswahlbauelements 120 kann durch die Art des Kontakts zum Schaltbauelement 120 geändert oder eingestellt werden, beispielsweise kann die Zusammensetzung der Elektroden 210 und 230 die Haltespannung des Auswahlbauelements 120 bestimmen.
  • Wenn beispielsweise die Dicke des Schaltmaterials 220, das aus Silizium (Si), Tellur (Te), Arsen (As) und Germanium (Ge) zusammengesetzt ist, etwa 300 Å beträgt und die Elektroden 210 und 230 Schichten aus Kohlenstoff (C) sind, dann kann die Schwellspannung des Auswahlbauelements 120 etwa 2 V und die Haltespannung des Auswahlbauelements 120 etwa 1 V sein. Wenn andererseits die Elektroden 210 und 230 Schichten aus TiSiN mit einer Dicke von etwa 300 Å sind, dann kann die Haltespannung des Auswahlbauelements 120 etwa 0,8 V sein. Bei einem anderen Ausführungsbeispiel kann die Haltespannung des Auswahlbauelements 120 etwa 0,4 V sein, wenn die Elektroden 210 und 230 Schichten aus TiAlN mit einer Dicke von etwa 300 Å sind. Bei einem weiteren Ausführungsbeispiel kann die Haltespannung des Auswahlbauelements 120 etwa 0,15 V sein, wenn die Elektroden 210 und 230 Schichten aus Cobaltsilicid sind.
  • Das Auswahlbauelement 120 kann einen relativ hohen „Ein-Strom" bei einer gegebenen Fläche eines Bauelements im Vergleich zu anderen Schaltbauelementen, wie beispielsweise Metall-Oxid-Halbleiter(MOS)-Transistoren oder bipolaren Sperrschichttransistoren (BJTs), zur Verfügung stellen. Der relativ höhere Ein-Strom des Auswahlbauelements 120 im Ein-Zustand ermöglicht einen relativ höheren Programmierstrom, der für das Auswahlbauelement 120 zum Programmieren eines Speicherbauelements (zum Beispiel 130) zur Verfügung steht.
  • Das in 1 gezeigte Speicherarray, das das in 3 veranschaulichte Auswahlbauelement 120 verwendet, kann durch Stapeln von Auswahlbauelement 120 und Speicherbauelement 130 in einer vertikalen Konfiguration hergestellt werden. Ein Beispiel einer vertikalen Struktur, die das Auswahlbauelement 120 umfaßt, das über einem Speicherbauelement 130 ausgebildet ist, ist in 4 veranschaulicht.
  • Wenden wir uns 4 zu, in der ein Ausführungsbeispiel eines Teils des Speichers 100 veranschaulicht ist. Der Speicher 100 kann ein Substrat 240, ein über dem Substrat 240 aufgebrachtes Isoliermaterial 260 und ein über dem Isoliermaterial 260 aufgebrachtes leitfähiges Material 270 enthalten. Das leitfähige Material 270 kann eine Adreßleitung (zum Beispiel Zeilenleitung 152) sein. Über dem leitfähigen Material 270 kann eine (in 4 nicht gezeigte) Öffnung in einem Isoliermaterial 280 ausgebildet sein. In der Öffnung wird eine untere Elektrode 340 ausgebildet. Über der Elektrode 340 können nachfolgende Schichten eines Speichermaterials 350, Elektrodenmaterials 360, Barrierenmaterials 370, Elektrodenmaterials 210, Schaltmaterials 220, Elektrodenmaterials 230 und eines leitfähigen Materials 380 abgeschieden werden, um eine vertikale Speicherzellenstruktur zu bilden. Das leitfähige Material 380 kann eine Adreßleitung (zum Beispiel Spaltenleitung 142) sein.
  • Bei dem in 4 veranschaulichten Ausführungsbeispiel bilden das Speichermaterial 350 und die Elektroden 340 und 360 ein Speicherelement 130. Wenn das Speichermaterial 350 ein ovonisches Material oder Chalkogenid-Material ist, kann das Speicherbauelement 130 als Phasenwechselspeicherbauelement oder ovonisches Speicherbauelement bezeichnet werden.
  • Darüber hinaus wird bei dem Ausführungsbeispiel, das in 4 veranschaulicht ist, ein Auswahlbauelement 120 über dem Speicherbauelement 130 gebildet, so daß eine vertikale Struktur oder ein vertikaler Stapel gebildet wird. Bei alternativen Ausführungsformen könnte das Speicherbauelement 130 über dem Auswahlbauelement 120 ausgebildet werden, um die vertikale Struktur zu bilden. Bei dem in 4 veranschaulichten Ausführungsbeispiel werden das Auswahlbauelement 120 und das Speicherbauelement 130 ausschließlich unter Verwendung von Dünnfilmmaterialien gebildet, und der vertikale Stapel kann als vertikaler Dünnfilmstapel bezeichnet werden.
  • Ein Dünnfilmmaterial ist eine spezielle Klasse von isolierenden oder leitfähigen Materialien, die auf einem Substrat oder anderen Materialien abgeschieden werden und eine spezielle Dicke aufweisen, wobei beispielsweise Dünnfilmmaterialien sich auf Materialien beziehen, die eine Dicke aufweisen, die von mehr als 0 Å bis weniger als etwa 25000 Å reicht. Darüber hinaus können Dünnfilmmaterialien Materialien sein, die unter Verwendung von Dünnfilmabscheidetechniken, wie beispielsweise PVD (Physical Vapor Deposition), CVD (Chemical Vapor Deposition) oder PECVD (Plasma Enhanced Chemical Vapor Deposition), etc., abgeschieden oder aufgebracht werden.
  • Weitere Ausführungsformen können Änderungen in der vertikalen Struktur enthalten. Beispielsweise könnte bei einem Ausführungsbeispiel das Barrierenmaterial 370 aus der vertikalen Struktur entfernt worden sein. Bei einem anderen Ausführungsbeispiel könnte das Barrierenmaterial 370 beseitigt und die Elektrode 360 mit der Elektrode 210 zu einer einzigen Leitschicht zur Ausbildung einer einzigen Elektrode kombiniert sein. Bei einem weiteren Ausführungsbeispiel könnte die Elektrode 230 mit dem leitfähigen Material 380 kombiniert sein, so daß eine einzige leitfähige Schicht oder eine einzige Elektrode gebildet wird.
  • Das Speichermaterial 350 kann ein programmierbares Phasenwechselmaterial sein, das in einem von wenigstens zwei Speicherzuständen programmiert werden kann, indem ein Strom an das Speichermaterial 350 angelegt wird, um die Phase des Speichermaterials 350 zwischen einem im wesentlichen kristallinen Zustand und einem im wesentlichen amorphen Zustand zu ändern, wobei ein Widerstand des Speichermaterials 350 in dem im wesentlichen amorphen Zustand größer ist als der Widerstand des Speichermaterials 350 in dem im wesentlichen kristallinen Zustand.
  • Die Programmierung des Speichermaterials 350 zum Ändern des Zustands beziehungsweise der Phase des Materials kann ausgeführt werden, indem Spannungspotentiale an die leitfähigen Materialen 380 und 270 angelegt werden, wodurch ein Spannungspotential über das Auswahlbauelement 120 und das Speicherbauelement 130 erzeugt wird. Wenn das Spannungspotential größer ist als die Schwellspannungen des Auswahlbauelements 120 und des Speicherelements 130, dann fließt ein elektrischer Strom durch das Speichermaterial 350 in Abhängigkeit von dem angelegten Spannungspotential und kann zu einer Aufheizung des Speichermaterials 350 führen.
  • Dieses Erwärmen ändert den Speicherzustand beziehungsweise die Phase des Speichermaterials 350. Eine Änderung der Phase oder des Zustands des Speichermaterials 350 ändert die elektrischen Eigenschaften des Speichermaterials 350, beispielsweise den Widerstand des Materials. Das Speichermaterial 350 kann als programmierbares Widerstandsmaterial bezeichnet werden.
  • In dem „Rücksetz"-Zustand befindet sich das Speichermaterial 350 in einem amorphen oder halbamorphen Zustand und in dem „Setz"-Zustand befindet sich das Speichermaterial 350 in einem kristallinen oder halbkristallinen Zustand. Der Widerstand des Speichermaterials 350 in dem amorphen oder halbamorphen Zustand ist größer als der Widerstand des Speichermaterials 350 in dem kristallinen oder halbkristallinen Zustand. Es ist klar, daß die Zuordnung der Begriffe Rücksetzen und Setzen zu dem amorphen und kristallinen Zustand willkürlich ist und daß eine entgegengesetzte Begriffszuordnung vorgenommen werden könnte.
  • Unter Verwendung elektrischen Stroms wird das Speichermaterial 350 auf eine relativ höhere Temperatur aufgeheizt, um das Speichermaterial 350 zu amorphisieren und „zurückzusetzen" (beispielsweise das Speichermaterial 350 auf einen logischen „Null"-Wert zu programmieren). Das Aufheizen des Volumens des Speichermaterials 350 auf eine geringere Kristallisationstemperatur kann das Speichermaterial rekristallisieren und „setzen" (beispielsweise das Speichermaterial 350 auf einen logischen „Ein"-Wert programmieren). Verschiedene Widerstandswerte des Speichermaterials 350 zum Speichern von Informationen können erreicht werden, indem der Betrag des Stromflusses und die Dauer des Stromflusses durch das Volumen des Speichermaterials 350 variiert werden.
  • Der in 4 gezeigte Speicher 100 kann als vertikale Phasenwechsel-Speicherstruktur bezeichnet werden, da der Strom vertikal zwischen Adreßleitungen durch das Auswahlbauelement 120 und das Speicherbauelement 130 hindurch fließt.
  • Bei anderen Ausführungsformen kann der Speicher 100 abweichend angeordnet werden und zusätzliche Schichtenstrukturen einschließen. Beispielsweise kann es wünschenswert sein, Isolationsstrukturen, periphere Schaltungen (zum Beispiel Adressierschaltung), Transistoren im Substrat 240, etc. auszubilden. Es ist klar, daß das Fehlen dieser Elemente in den Zeichnungen keine Einschränkung des Schutzbereichs der vorliegenden Erfindung darstellt.
  • Es sei angemerkt, daß die in 4 veranschaulichte Speicherstruktur keine Transistor- oder Diodenauswahlbauelemente verwendet. Die in 4 veranschaulichte Speicherstruktur kann als Einzel-Array oder -Arrays auf einem Substrat ausgebildet sein oder als Prozeßmodul, das in einen komplexeren Prozeßablauf eingefügt wird, der andere Strukturen aufbaut. Beispielsweise kann dieses Modul in einen vollständigen Komplementär-Metall-Oxid-Halbleiter(CMOS)-Prozeß integriert sein, der außerdem n-Kanal- und p-Kanal-Transistoren, deren Verdrahtung und weitere Schaltungselemente aufbaut. Bei einem solchen Ausführungsbeispiel können die Zeilen- und Spaltenleitungen jeweils durch n- und p-Kanal-Transistoren zum Lesen und zum Schreiben auf eine Weise angesteuert werden, die Fachleuten klar ist.
  • Kehren wir zu 1 zurück, anhand derer eine Ausführungsform eines Adreßschemas veranschaulicht werden kann. Für ein ausgewähltes Speicherelement (zum Beispiel 115) kann ein „Halb-Auswahl-Array-Vorspannschema" implementiert werden bei dem eine Spannung von beispielsweise V Volt an die ausgewählte Spaltenleitung (zum Beispiel 142) und eine Spannung von etwa 0 V an die ausgewählte Zeilenleitung (zum Beispiel 152) angelegt wird.
  • Bei den „Halb-Auswahl-Array-Vorspannschema" kann im Falle der Programmierung eines Speicherelements V so ausgewählt werden, daß sie größer als die Schwellspannung des Auswahlbauelements 120 (VTH SD) zuzüglich der Rücksetzschwellspannung des Speicherelements 130 (VTH Reset) aber geringer als das doppelte von VTH SD ist. Mit anderen Worten: (VTH SD + VTH Reset) < V < (2·VTH SD). Sämtliche nicht ausgewählte Zeilen und Spalten können bei V/2 vorgespannt werden. Bei dieser Lösung gibt es keine Vorspannung zwischen nicht ausgewählten Zeilenleitungen und nicht ausgewählten Spaltenleitungen. Dies reduziert den Hintergrundlackstrom. Nachdem das Speicherarray sukzessive auf diese Weise vorgespannt wird, können Speicherelemente des Arrays programmiert werden, indem sukzessive ein Strom erzwungen wird, dessen Größe ausreicht und der für ein Rücksetzen eine schnelle abfallende Flanke von weniger als etwa 5 Nanosekunden aufweist und der für den Setz-Zustand eine langsam abfallende Flanke von mehr als etwa 200 Nanosekunden aufweist, um die Phase des Speichermaterials zu ändern.
  • Im Falle des Lesens eines Speicherelements wird V so ausgewählt werden, daß sie größer als die Schwellspannung des Auswahlbauelements 120 (VTH SD) ist, aber geringer als die Schwellspannung des Auswahlbauelements 120 (VTH SD) zuzüglich der Rücksetzschwellspannung des Speicherelements 130 (VTH Reset). Mit anderen Worten: (VTH SD) < V < (VTH SD + VTH Reset). Sämtliche nicht ausgewählten Zeilen und nicht ausgewählten Spalten können bei V/2 vorgespannt werden. Bei dieser Lösung gibt es keine Vorspannung zwischen nicht ausgewählten Zeilenleitungen und nicht ausgewählten Spaltenleitungen. Dies reduziert den Hintergrundlackstrom. Nachdem das Speicherarray auf diese Weise vorgespannt ist, können Speicherelemente des Arrays sukzessive gelesen werden, indem sukzessive ein relativ geringerer Strom oder eine geringere Spannung erzwungen wird, als derjenige bzw. diejenige, der bzw. die zum Schreiben oder Stören eines Bits erforderlich ist, um. den Widerstand des Speichermaterials des Speicherelements zu bestimmen. Eine erzwungene Spannung ist geringer als die Spannung, die den Schwellwert des Speicherelements überschreitet, aber noch groß genug, um einen erfaßbar größeren Strom durch ein gesetztes Bit hindurch als durch ein rückgesetztes Bit hindurch zu bewirken. Alternativ kann ein Strom von weniger als ITH des Speicherelements durch ein Bit hindurch erzwungen werden. Dieser Strom kann einen erfaßbar geringeren Spannungsabfall über einem gesetzten Speicherelement als über einem zurückgesetzten Speicherelement bewirken. Beispielsweise kann der Rücksetzstrom etwa 1,5 mA und ITH > als etwa 0, 03 mA sein. Ilesen kann etwa 0, 01 mA bei einem Prozeß mit einem Reet von weniger als 10000 Okm sein, so daß der maximale Spannungsabfall über einem gesetzten Speicherelement unter etwa 0,1 V ist und ITH des Speicherelements nicht überschritten wird. Bei einem Speicherbauelement mit VTH von etwa 0,8 V kann das Rücksetzbauelement die Spannung über dem Speicherelement bei etwa 0,6 V klammern, ohne Schwellwertüberschreitung oder Zurückschnappen. Dies schafft eine Lesespannungsdifferenz zwischen dem gesetzten und dem zurückgesetzten Zustand von etwa 0,6 V minus etwa 0,1 oder 0,5 V, was die Variation in den Haltespannungen des Bauelementeschalters und des Speicherelements aufnimmt.
  • Ein anderes Ausführungsbeispiel eines Adressierschemas kann „Ein-Drittel-Auswahl-Array-Vorspannschema" genannt werden. Dieses Ausführungsbeispiel kann die Nicht-Auswahl-Toleranz verbessern. Bei diesem Ausführungsbeispiel wird im Falle der Programmierung eines Speicherelements eine Spannung von V Volt an eine ausgewählte Spaltenleitung und von 0 V an die ausgewählte Zeilenleitung angelegt. V ist so ausgewählt, daß sie größer als die Schwellspannung des Auswahlbauelements 120 (VTH SD) zuzüglich der Rücksetzschwellspannung des Speicherelements 130 (VTH Reset) aber geringer als das dreifache von VTH SD ist. Mit anderen Worten: (VTH SD + VTH Reset) < V < (3·VTH SD). Sämtliche nicht ausgewählten Zeilen werden bei 2V/3 vorgespannt. Sämtliche nicht ausgewählten Spalten können bei V/3 vorgespannt werden. Bei dieser Lösung kann es eine Vorspannung zwischen nicht ausgewählten Zeilenleitungen und nicht ausgewählten Spaltenleitungen von etwa +/– V/3 geben. Dies könnte eine zusätzliche Herstellungstoleranz gegenüber der Variabilität der Schwellspannungen des Auswahlbauelements 120 und des Speicherelements 130 zur Verfügung stellen. Nach dem Vorspannen des Speicherarrays auf diese Weise, können Speicherelemente des Arrays programmiert werden, indem ein ausreichender Strom erzwungen wird, um die Phase eines Speichermaterials zu ändern.
  • Im Fall des Lesens eines Speicherelements kann die Spannung V so gewählt werden, daß sie größer ist als die Schwellspannung des Auswahlbauelements 120 (VTH SD), aber geringer als die Schwellspannung des Auswahlbauelements 120 (VTH SD) plus der Rücksetzschwellspannung des Speicherbauelements 130 (VTH Reset). Mit anderen Worten: (VTH SD) < V < (vTH SD + vTH Reset). Sämtliche nicht ausgewählten Zeilen können bei (2V)/3 vorgespannt werden. Sämtliche nicht ausgewählten Spalten können bei V/3 vorgespannt werden. Bei die ser Lösung kann es eine Vorspannung zwischen den nicht ausgewählten Zeilenleitungen und den nicht ausgewählten Spaltenleitungen von etwa +/– V/3 geben. Dies ergibt gegebenenfalls einen zusätzlichen Spielraum für Herstellungstoleranzen für die Variabilität der Schwellspannung des Auswahlbauelements 120. Nach dem Vorspannen des Speicherarrays auf diese Weise können die Speicherelemente des Arrays gelesen werden, indem ein relativ geringerer Strom erzwungen wird, um den Widerstand des Speichermaterials des Speicherelements zu bestimmen, wie beispielsweise durch die Verfahren, die bei der V/2-Lösung verwendet werden, die oben bei der Halb-Auswahl-Lösung erörtert wurden.
  • Das Programmieren einer ausgewählten Speicherzelle kann das Vorspannen der nicht ausgewählten Zeilenleitungen und der nicht ausgewählten Spaltenleitungen einschließen, wie es oben bei dem „Halb-Auswahl-Array-Vorspannschema" und dem „Ein-Drittel-Auswahl-Array-Vorspannschema" erörtert worden ist. Auf der ausgewählten Spaltenleitung kann ein Strom erzwungen werden, mit einer Entsprechung (Compliance), die größer als die Schwellspannung des Auswahlbauelements 120 und die Schwellspannung des Speicherelements 130 ist. Die Amplitude, Dauer und Impulsform des Stroms können so ausgewählt werden, daß das Speicherelement in die gewünschte Phase beziehungsweise den gewünschten Speicherzustand gebracht wird.
  • Das Lesen einer ausgewählten Speicherzelle des Arrays schließt das Vorspannen der nicht ausgewählten Zeilen- und Spaltenleitungen ein, wie es oben bei dem „Halb-Auswahl-Array-Vorspannschema" und dem „Ein-Drittel-Auswahl-Array-Vorspannschema" erörtert worden ist. Kombinationen dieser Schemata für eine herkömmliche Verwendung, die die Toleranzanforderungen, Array-Größen und Leckanforderungen bei dem Produkt widerspiegeln, ermöglichen es einem Fachmann, die richtigen Vorspannungen zu bestimmen, die die Produktspezifikationen erfüllen, welche von Anwendung zu Anwendung variieren können. Es können 0 V an die ausgewählte Zeilenleitung und eine Spannung V an die ausgewählte Spaltenleitung angelegt werden. Die Strom-Entsprechung (Compliance) dieser erzwungenen Spannung kann geringer sein als der Strom, der die gegenwärtige Phase oder den gegenwärtigen Speicherzustand des Speicherelements programmieren oder stören könnte. Wenn sich das Speicherelement in einem „Rücksetz"-Zustand befindet, wird das Speicherelement nicht eingeschaltet und präsentiert einen Zustand einer relativ großen Spannung und eines geringen Stroms einem (nicht gezeigten) Leseverstärker. Der Leseverstärker kann entweder die sich ergebende Spaltenspannung mit einer Referenzspannung oder den sich ergebenden Spaltenstrom mit einem Referenzstrom vergleichen.
  • 5 bis 12 veranschaulichen ein Ausführungsbeispiel zum Herstellen eines Teils des Speichers 100. Insbesondere veranschaulichen die 5 bis 12 ein Ausführungsbeispiel zum Herstellen eines Auswahlbauelements 120 und eines Speicherelements 130.
  • Gemäß 5 weist der Speicher 100 ein Substrat 240 auf, das beispielsweise ein Halbleitersubstrat (zum Beispiel ein Siliziumsubstrat) sein kann. Andere geeignete Substrate können beispielsweise Substrate sein, die Keramikmaterialien, organische Materialien oder Glasmaterialien enthalten.
  • Eine Schicht eines isolierenden Materials 260 ist über dem Substrat 240 ausgebildet. Das isolierende Material 260 kann ein Dielektrikum sein, das heißt ein thermisch und elektrisch isolierendes Material wie beispielsweise Siliziumdioxid. Das Isoliermaterial 260 kann eine Dicke von etwa 300 Å bis etwa 10000 Å haben. Das Isoliermaterial 260 kann unter Verwendung einer chemischen oder chemisch-mechanischen Poliertechnik planarisiert sein.
  • Ein dünner Film eines leitfähigen Materials 270 ist beispielsweise mit einem PVD-Prozeß über dem isolierenden Material 260 ausgebildet. Das leitfähige Material 270 kann unter Verwendung photolithographischer und Ätztechniken struktu riert sein, so daß es eine geringe Breite in der y-Richtung (senkrecht zu der in 5 gezeigten Ansicht) aufweist. Die Filmdicke des leitfähigen Materials 270 kann beispielsweise von etwa 20 Å bis etwa 2000 Å reichen. Bei einem Ausführungsbeispiel reicht die Dicke des leitfähigen Materials 270 von etwa 200 Å bis etwa 1000 Å. Bei einem anderen Ausführungsbeispiel ist die Dicke des leitfähigen Materials 270 etwa 500 Å.
  • Das leitfähige Material 270 kann eine Adreßleitung des Speichers 100 (zum Beispiel Zeilenleitung 151, 152 und 153) sein. Das leitfähige Material 270 kann beispielsweise ein Wolfram(W)-Film, ein dotierter polykristalliner Siliziumfilm, ein Ti-Film, ein TiN-Film, ein TiW-Film, ein Aluminium(Al)-Film, ein Kupfer(Cu)-Film oder irgendeine Kombination dieser Filme sein. Bei einer Ausführungsform ist das leitfähige Material 270 ein polykristalliner Siliziumfilm mit einem den Widerstand verringernden Streifen eines hochschmelzenden Silizids auf seiner Oberfläche, ähnlich einem Polysilizium-Gate, das bei CMOS verwendet wird, über einem dicken Feldoxid.
  • Ein isolierendes Material 280 ist über dem leitfähigen Material 270 beispielsweise unter Verwendung eines PECVD(Plasma Enhanced Chemical Vapor Deposition)-Prozesses, eines HDP(High Density Plasma)-Prozesses oder eines Aufschleuder- und Bake-Solgel-Prozesses ausgebildet. Das isolierende Material 280 kann ein Dielektrikum sein, das ein thermisch und/oder elektrisch isolierendes Material ist, beispielsweise Siliziumdioxid. Das isolierende Material 280 kann eine Dicke von etwa 100 Å bis etwa 4000 Å aufweisen. Bei einem Ausführungsbeispiel liegt die Dicke des isolierenden Materials 280 im Bereich zwischen 500 Å bis etwa 2500 Å. Bei einer Ausführungsform liegt die Dicke des isolierenden Materials 280 bei etwa 1200 Å.
  • Das isolierende Material 280 kann unter Verwendung einer chemischen oder CMP-Technik (chemisch-mechanischen Polier technik) planarisiert sein. Die sich ergebende Dicke des isolierenden Materials 280 kann von etwa 20 Å bis etwa 4000 Å reichen. Bei einem Ausführungsbeispiel liegt die Dicke des isolierenden Materials 280 nach dem Planarisieren zwischen etwa 200 Å bis etwa 2000 Å. Bei einem Ausführungsbeispiel beträgt die Dicke etwa 900 Å.
  • Ein Opferfilm 410 kann über dem isolierenden Material 280 abgeschieden werden. Der Opferfilm 210 kann beispielsweise ein Siliziumnitrid(SiN)-Film oder ein polykristalliner Siliziumfilm sein. Die Dicke des Opferfilms 410 reicht beispielsweise von etwa 20 Å bis etwa 4000 Å. Bei einem Ausführungsbeispiel liegt die Dicke des Opferfilms 410 zwischen etwa 200 Å bis etwa 2000 Å. Bei einem weiteren Ausführungsbeispiel liegt die Dicke des Opferfilms 410 bei etwa 1000 Å.
  • Der Opferfilm 410 kann unter Verwendung photolithographischer und Ätztechniken strukturiert sein, so daß Öffnungen 415 mit Seitenwandungen 416 gebildet werden. Die Öffnungen 415 können Löcher, Durchkontaktierungen (Vias) oder Gräben sein.
  • Bei einem Ausführungsbeispiel können die Öffnungen 415 unter Verwendung photolithographischer und Ätztechniken gebildet sein. Beispielsweise können die Öffnungen 415 gebildet werden, indem eine Schicht eines (nicht gezeigten) Photoresist-Materials auf dem Opferfilm 410 aufgebracht wird und dieses Photoresist-Materials belichtet wird. Eine (nicht gezeigte) Maske kann verwendet werden, um ausgewählte Bereiche des Photoresist-Materials zu belichten, welche die zu entfernenden, das heißt zu ätzenden, Bereiche definieren. Das Ätzen kann ein chemisches Ätzen sein, welches auch als Naßätzen bezeichnet wird. Oder das Ätzen kann ein Plasmaätzen sein (das heißt Ionenbeschuß), welches auch als Trockenätzen bezeichnet wird. Wenn die Öffnungen 415 unter Verwendung photolithographischer Techniken gebildet werden, kann der Durchmesser oder die Breite der Öffnungen 415 zumindest eine minimale Strukturgröße darstellen.
  • Die minimale Strukturgröße kann sich auf die minimale mit Photolithographie erreichbare Abmessung beziehen. Beispielsweise kann sich die minimale Strukturgröße auf die Breite eines Materials oder den Abstand von Materialien in einer Struktur beziehen. Es ist klar, daß sich die Photolithographie auf einen Prozeß der Übertragung einer Struktur oder eines Bildes von einem Medium auf ein anderes, beispielsweise von einer Maske auf einen Wafer, unter Verwendung einer bestimmten Wellenlänge oder bestimmten Wellenlängen des Lichts bezieht. Die minimale Strukturgröße des übertragenen Musters, die im Stand der Technik der Herstellung integrierter Schaltkreise zur Verfügung steht, ist durch die Grenzen der Wellenlänge der Lichtquelle eingeschränkt. Abstände, Größen oder Dimensionen, die geringer sind als die minimale Strukturgröße, werden als sublithographische Abstände, Größen oder Dimensionen bezeichnet. Beispielsweise haben einige photolithographische Prozesse eine minimale Strukturgröße von etwa 2500 Å. Bei diesem Beispiel bezieht sich ein sublithographischer Abstand auf eine Struktur mit einer Breite von weniger als 2500 Å.
  • Es werden verschiedene Techniken verwendet, um sublithographische Dimensionen zu erreichen. Beispielsweise können Phasenverschiebungsmasken, Elektronenstrahllithographie oder Röntgenstrahllithographie verwendet werden, um sublithographische Dimensionen zu erreichen. Die Elektronenstrahllithographie kann sich auf eine Direktschreiblithographietechnik unter Verwendung eines Elektronenstrahls beziehen, um einen Resist auf einem Wafer zu belichten. Die Röntgenstrahllithographie ist ein fortgeschrittener lithographischer Prozeß zum Übertragen von Mustern auf einen Siliziumwafer, bei welchem die verwendete elektromagnetische Strahlung Röntgenstrahlung anstelle langwelliger Strahlung ist. Die kürzere Wellenlänge, bei Röntgenstrahlen (beispielsweise etwa 10 bis 200 Å gegenüber etwa 2000 bis 3000 Å für ultraviolette Strahlung) reduziert die Beugung und kann verwendet werden, um Strukturgrößen von etwa 1000 Å und weniger zu erreichen. Darüber hinaus können Seitenwand-Abstandshalter (Spacer) verwendet werden, um sublithographische Dimensionen zu erreichen. 6 veranschaulicht die Verwendung von Seitenwand-Spacern 420 zum Erreichen sublithographischer Dimensionen.
  • 6 zeigt die Struktur gemäß 5 in der gleichen Querschnittsansicht nach dem Ausbilden von Seitenwand-Spacern 420. Bei einem Ausführungsbeispiel können die Seitenwand-Spacer 420 entlang der Seitenwandungen 416 eines Opferfilms 410 gebildet werden. Der Abstand zwischen den Seitenwänden 416 kann etwa eine Strukturgröße betragen und unter Verwendung photolithographischer und Ätztechniken gebildet sein. Die Seitenwand-Spacer 420 können durch Abscheiden einer Schicht Siliziumnitrid, Polysilizium oder eines anderen Opfermaterials in dem Raum zwischen den Seitenwandungen 416 und durch Strukturieren dieser Materialien unter Verwendung eines Trockenätzens, beispielsweise eines anisotropen Ätzens gebildet werden.
  • Der Abstand zwischen den Seitenwand-Spacern 420 kann sublithographisch sein. Nachdem die Seitenwand-Spacer 420 gebildet sind, wird bei einem Ausführungsbeispiel ein weiterer anisotroper Ätzschritt verwendet, um eine Öffnung 420 (7) in dem dünnen Film 280 auszubilden, die einen sublithographischen Durchmesser aufweist.
  • Wenden wir uns 7 zu; der Opferfilm 410 und die Sparer 420 können als feste Maske verwendet werden, und das isolierende Material 280 kann anisotrop unter Verwendung eines Ätzmittels geätzt werden, das derart selektiv ist, daß das Ätzmittel an dem leitfähigen Material 270 stoppt und dieses bewahrt.
  • Wie es in 7 gezeigt ist, legt die Ätzoperation einen Teil des leitfähigen Materials 270 über den Öffnungen 430 frei. Bei einem Aspekt dienen die Seitenwand-Spacer 420 dazu, die Menge des in der Öffnung 430 ausgebildeten Elek trodenmaterials (zum Beispiel 340 gezeigt in 8) zu reduzieren. Bei einem Ausführungsbeispiel kann der Durchmesser der Öffnung 430 geringer als etwa 1000 Å sein.
  • Es sei darauf hingewiesen, daß die Verwendung der Seitenwand-Spacer 420 zum Ausbilden der Öffnung 430 die vorliegende Erfindung nicht einschränkt. Andere sublithographische Verfahren, wie sie oben erwähnt wurden, können verwendet werden, um die Öffnung 430 zu bilden, die einen sublithographischen Durchmesser aufweist. Bei einem alternativen Ausführungsbeispiel könnte die Öffnung 430 unter Verwendung photolithographischer Techniken gebildet werden und folglich einen Durchmesser aufweisen, der größer oder gleich einer minimalen Strukturgröße ist.
  • Der Opferfilm 410 und die Spacer 420 werden nach dem Ausbilden der Öffnung 430 entfernt. Beispielsweise können der Opferfilm 410 und die Spacer 420 selektiv geätzt werden, während das isolierende Material 280 und das leitfähige Material 270 bewahrt werden.
  • 8 veranschaulicht den Speicher 100 nach der konformen Abscheidung eines Elektrodenmaterials 340 über dem isolierenden Material 280 und in den Öffnungen 430 (7). Das Elektrodenmaterial 340 kann eine Schicht von C, SiC, TiSiN, TlAlN, polykristallinem Silizium, TaN oder irgendeiner Kombination dieser Materialien oder eines anderen geeigneten resistiven Leiters sein. Beispielsweise kann das Elektrodenmaterial 340 unter Verwendung einer chemischen Abscheidung aus der Gasphase (CVD) gebildet werden. Es können alternative Prozesse verwendet werden, um das Elektrodenmaterial 340 zu bilden, beispielsweise ALD (Atomic Layer Deposition).
  • Nach der Einbringung des Elektrodenmaterials 340 kann die in 8 gezeigte Struktur einer Planarisierung unterworfen werden, die einen Teil des Elektrodenmaterials 340 und einen Teil der isolierenden Schicht 280 entfernen kann. Geeignete Planarisierungstechniken umfassen chemische oder CMP-Techniken. Andere Techniken können ebenfalls verwendet, um die Materialien 340 und 280 zu planarisieren. Beispielsweise kann ein Abdeckätzen (Blanket Etch) verwendet, um Teile der isolierenden Schicht 280 und des Elektrodenmaterials 340 zu beseitigen. 9 veranschaulicht die in 8 gezeigte Struktur nach der Strukturierung des Elektrodenmaterials 340.
  • 10 veranschaulicht die Struktur der 9 zu einer späteren Stufe der Herstellung. Ein dünner Film eines Speichermaterials 350 ist über dem isolierenden Material 280 und den Elektroden 340 abgeschieden.
  • Das Speichermaterial 350 kann beispielsweise unter Verwendung eines PVD-Prozesses gebildet werden. Das Speichermaterial 350 kann ein programmierbares Material wie beispielsweise ein Phasenwechselmaterial sein. Das Speichermaterial 350 kann ein ovonisches Material oder ein Chalkogenid-Material sein. Die Dicke des Speichermaterials 350 reicht beispielsweise von etwa 20 Å bis etwa 4000 Å. In einem Ausführungsbeispiel liegt die Dicke des Speichermaterials 350 zwischen etwa 200 Å und etwa 1000 Å. Bei einem anderen Ausführungsbeispiel liegt die Dicke bei etwa 500 Å.
  • Ein Elektrodenmaterial 360 wird über dem Speichermaterial 350 abgeschieden. Das Elektrodenmaterial 360 kann beispielsweise unter Verwendung eines PVD-Prozesses gebildet werden. Das Elektrodenmaterial 360 kann Ti, TiN, TiW, C, SiC, TlAlN, TiSiN, polykristallines Silizium, TaN oder irgendeine Kombination dieser oder andere geeigneter Leiter oder widerstandsmaterial sein. Die Dicke des Elektrodenmaterials 360 liegt zwischen etwa 20 Å bis etwa 2000 Å. Bei einem Ausführungsbeispiel liegt die Dicke des Elektrodenmaterials 360 zwischen etwa 100 Å und etwa 1000 Å. Bei einem weiteren Ausführungsbeispiel liegt die Dicke des Elektrodenmaterials 360 bei etwa 300 Å.
  • Ein Barrierenmaterial 370 wird über dem Elektrodenmaterial 360 abgeschieden. Das Barrierenmaterial 370 kann bei spielsweise unter Verwendung eines PVD-Prozesses hergestellt werden. Das Barrierenmaterial 370 kann Ti, TiN, TiW, C, SiC, TlAlN, TiSiN, polykristallines Silizium, TaN oder irgendeine Kombination dieser oder weiterer geeigneter Leiter oder Widerstandsmaterialien sein, die eine Barriere zwischen dem Elektrodenmaterial 360 und 210 bilden können. Bei einem Ausführungsbeispiel ist das Barrierenmaterial aus TiN- und Ti-Filmen zusammengesetzt. Die Dicke des Barrierenmaterials 370 liegt zwischen etwa 20 Å und etwa 2000 Å. Bei einem Ausführungsbeispiel liegt die Dicke des Barrierenmaterials 370 zwischen 100 Å und etwa 1000 Å. Bei einem weiteren Ausführungsbeispiel liegt die Dicke des Barrierenmaterials 370 bei etwa 300 Å.
  • Eine Elektrode 210 kann über dem Barrierenmaterial 370, beispielsweise unter Verwendung eines PVD-Prozesses abgeschieden sein. Ein Schaltmaterial 220 kann über dem Elektrodenmaterial 210, beispielsweise unter Verwendung eines PVD-Prozesses abgeschieden sein, und eine Elektrode 230 kann über dem Schaltmaterial 220, beispielsweise unter Verwendung eines PVD-Prozesses, abgeschieden sein. Beispiele von Zusammensetzungen und Dicken der Elektrode 210, des Schaltmaterials 220 und der Elektrode 230 wurden oben unter Bezugnahme auf 3 erörtert.
  • Bei einem Ausführungsbeispiel können die Dünnfilmschichten 350, 360, 370, 210, 220 und 230 oder eine Untermenge dieser Schichten mit Hilfe eines PVD-Prozesses in situ abgeschieden sein. Das heißt, sämtliche Schichten können sequentiell in einer Sputter-Abscheideeinrichtung abgeschieden werden, ohne zwischen jeder Dünnfilmschichtabscheidung wieder zum atmosphärischen Druck zurückzubelüften oder den Wafer atmosphären Gasen auszusetzen.
  • 11 veranschaulicht die in 10 gezeigte Struktur nach der Strukturierung der Materialien 230, 220, 210, 370, 360, und 350 unter Verwendung von beispielsweise photolithographischen und Ätztechniken, so daß die drei darge stellten zylindrischen oder Kastenstrukturen 500 ausgebildet werden. Die zylinderförmigen Strukturen können erreicht werden unter Verwendung eines Einzel-Photolithographie/Einzel-Ätz-Prozesses. Die kastenförmigen Strukturen können erreicht werden unter Verwendung eines Doppel-Photolithographie/Einzel-Ätz-Prozesses. Bei alternativen Ausführungsformen können die kastenförmigen Strukturen erreicht werden unter Verwendung eines Einzel-Photolithographie/Einzel-Ätz/Einzel-Photolithographie/Einzel-Ätz-Prozesses. Obwohl drei zylindrische oder Kastenstrukturen veranschaulicht sind, stellt dies keine Einschränkung dar.
  • Darüber hinaus veranschaulicht 11 den Speicher 100 nach der konformen Abscheidung eines isolierenden Materials 510 auf einem Teil der Oberfläche des isolierenden Materials 280 und entlang der Seitenwandungen und der Oberfläche der Strukturen 500. Das isolierende Material 510 kann ein Siliziumdioxid- oder ein Siliziumnitridmaterial sein. Das isolierende Material 510 kann eine Dicke zwischen etwa 20 Å und etwa 10000 Å haben. Bei einem Ausführungsbeispiel liegt die Dicke des isolierenden Materials 510 zwischen etwa 100 Å und etwa 1000 Å. Bei einem anderen Ausführungsbeispiel liegt die Dicke des isolierenden Materials 510 bei etwa 250 Å. Das isolierende Material 510 wird bei einer geringeren Temperatur, beispielsweise von 200 bis 600 °C, bei einem Ausführungsbeispiel bei einer Temperatur von etwa 200 °C, abgeschieden.
  • Ein Zwischenschichtisolator 520 kann über dem isolierenden Material 510 abgeschieden sein. Der Zwischenschichtisolator 520 kann beispielsweise ein unter Verwendung eines Prozesses mit einem Plasma hoher Dichte (HDP-Prozeß) abgeschiedenes Siliziumdioxid sein. Der Zwischenschichtisolator 520 kann eine Dicke zwischen etwa 300 Å und etwa 20000 Å haben. Bei einer Ausführungsform liegt die Dicke des Zwischenschichtisolators 520 zwischen etwa 2000 Å und etwa 10000 Å.
  • Bei einem anderen Ausführungsbeispiel liegt die Dicke des Zwischenschichtisolators 520 bei etwa 6000 Å.
  • 12 veranschaulicht die in 11 gezeigte Struktur nach der Planarisierung der Materialien 510, 520 und gegebenenfalls auch 230 unter Verwendung eines CMP-Prozesses beispielsweise. Ein leitfähiges Material 380 ist über den Elektroden 230 aufgebracht und kontaktiert diese, wobei beispielsweise eine Schicht Aluminium abgeschieden wird und diese Schicht unter Verwendung photolithographischer und Ätztechniken derart strukturiert wird, daß parallele Streifen ausgebildet werden, die sich in der y-Richtung (orthogonal) zu der in 12 gezeigten x-Richtung erstreckt. Die leitfähigen Materialien 380 können Adreßleitungen, beispielsweise die schematisch in 1 veranschaulichten Spaltenleitungen 141-143, sein. Es ist klar, daß die Spaltenleitungen 141-143 rechtwinklig zu den Zeilenleitungen 151-153 verlaufen. Andere geeignete Materialien für die leitfähige Schicht 380 umfassen einen Wolfram(W)-Film, einen dotierten polykristallinen Siliziumfilm, einen Ti-Film, einen TiN-Film, einen TiW-Film, einen Kupferfilm oder irgendeine Kombination dieser Filme. Bei einer Ausführungsform ist das leitfähige Material 380 ein polykristalliner Siliziumfilm mit einem den Widerstand verringernden Streifen Cobaltsilizid (CoSi2) auf seiner Oberfläche. Das leitfähige Material 380 weist eine Dicke zwischen etwa 100 Å und etwa 20000 Å auf. Bei einem Ausführungsbeispiel liegt die Dicke des leitfähigen Materials 380 zwischen etwa 300 Å und etwa 5000 Å. Bei einem anderen Ausführungsbeispiel liegt die Dicke des leitfähigen Materials 380 bei etwa 2000 Å.
  • Bei dem in 12 veranschaulichten Ausführungsbeispiel bilden das Speichermaterial 350 und die Elektroden 340 und 360 ein Speicherelement 130 (1). Das Schaltmaterial 220 und die Elektroden 210 und 230 bilden ein Auswahlbauelement 120 (1).
  • Speicherarrays, die die in 12 veranschaulichte Struktur verwenden, können hergestellt werden, indem dünne Filme für die Speicherelemente und die Auswahlbauelemente verwendet werden. Bei dieser Art eines Arrays werden Bauelemente in einkristallinem Silizium, wie beispielsweise MOS-Transistoren oder bipolare Transistoren, nicht in dem Speicherarray verwendet. So ist es möglich, Speicherarrays dieser Art vertikal übereinander zu stapeln, was die Speicherdichte bei einer relativ geringfügigen Erhöhung der Waferbearbeitungskosten erhöht. 13 veranschaulicht ein Beispiel eines Vier-Ebenen-Stapels von Speicherarrays gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Obwohl es nicht in 13 gezeigt ist, können chipeigene Transistoren, periphere Schaltungen und/oder Adressierschaltungen unter dem Speicherarray angeordnet sein. Dies reduziert die Chipfläche. Eine Effizienz eines Speicherarrays kann definiert sein als der Prozentsatz der gesamten Produktchipfläche, die von Speicherzellen gebildet wird, im Vergleich zu der Chipfläche, die für andere Schaltungen verwendet wird. Bei einer Ausführungsform kann eine solche Speichereffizienz von 90% oder mehr erreicht werden, indem die oben erörterten Dünnfilmspeicherstrukturen verwendet und chipeigene Transistoren, periphere Schaltungen und/oder Adreßschaltungen unterhalb des Speicherarrays plaziert werden. Alternativ können SRAM unter dem Speicherarray in verfügbaren Räumen angeordnet werden, um die Bandbreite des Schreibens in das Chip für Daten, die später in dem nichtflüchtigen Speicherabschnitt des Chips gebracht werden sollen, zu erhöhen.
  • Gestapelte Mehr-Ebenen-Arrays können Zugriff erlangen auf chipeigene CMOS-Transistor-gerasterte(pitched) Array-Subschaltungen, wie beispielsweise Zeilentreiber, Spaltentreiber und Leseverstärker, wie es schematisch in 14 veranschaulicht ist. In 14 ist ein Speicher 600 veranschaulicht.
  • Der Speicher 600 umfaßt Speicherzellen 630, die zwischen Zeilenleitungen 610 orthogonal zu den Zeilenleitungen 610 verlaufenden Spaltenleitungen 620 eingekoppelt sind. Die Speicherzellen 630 können vertikal gestapelte Dünnfilmauswahlbauelemente und Speicherelemente, wie beispielsweise die hier erörterten Phasenwechselspeicherelemente, umfassen. Mit anderen Worten, die Speicherzellen 630 können eine vertikale Struktur einschließen, die ein Auswahlbauelement und ein Speicherelement, wie beispielsweise ein Phasenwechselspeicherelement, einschließt, die unter Verwendung von Dünnfilmmaterialien gebildet sind.
  • Die Unterstützungssubschaltungen 640 können sich unter den Speicherzellen 630 befinden und mit den Zeilenleitungen 610 und Spaltenleitungen 620 gekoppelt sein. Diese Subschaltungen umfassen Treiber- und Lesetransistoren für das Array und darüber hinaus weitere Unterstützungsschaltungen, die für eine effiziente Verwendung des Speichers in beispielsweise einem Cache-SRAM-Speicher, hilfreich sind. Die Plazierung der Unterstützungssubschaltungen 640 unter dem Speicherarray auf diese Weise erhöht die Speichereffizienz und kann auf ökonomische Weise weniger Bits pro Zeilenleitung und pro Spaltenleitung ermöglichen. Dies hat den Vorteil einer erhöhten Geschwindigkeit für Lese- und Schreiboperationen infolge reduzierter parasitärer Widerstände und Kapazitäten und kann darüber hinaus effizientere Redundanzschemata ermöglichen.
  • 15 veranschaulicht ein anderes Ausführungsbeispiel des Speichers 100. Bei diesem Ausführungsbeispiel wird eine Zeilenleitung unter Verwendung eines salicidierten einkristallinen aktiven n+- oder p+-Gebiets gebildet. Beispielsweise kann eine Zeilenleitung unter Verwendung eines p-Gebiets 720, eines n+-Gebiets 730 und eines hochschmelzenden (refractory) Salicid-Streifens 740, beispielsweise CoSi2, TiSi2 oder NiSi2, gebildet werden. Diese Zeilenleitung kann mit den Elektroden 340 über leitfähige Stempel (plugs) 710 gekoppelt sein. Leitfähige Stempel 710 können von einem isolierenden Material 750, beispielsweise Siliziumdioxid, umgeben sein. Leitfähige Stempel 710 können beispielsweise aus Wolfram sein und eine Deckschicht aus beispielsweise Ti und/oder TiN enthalten. Bei einem alternativen Ausführungsbeispiel, welches nicht gezeigt ist, kann das leitfähige Material 380 mit der Elektrode 230 über einen leitfähigen Stempel oder Pfosten (plug) gekoppelt sein.
  • 16 veranschaulicht ein alternatives Ausführungsbeispiel einer Speicherzelle (zum Beispiel 115) des Speichers 100. Bei diesem Ausführungsbeispiel enthält die Speicherzelle 115 eine Elektrode 830, ein Schaltmaterial 820 über der Elektrode 830 und eine Elektrode 810 über dem Schaltmaterial 820, welche den Strom zwischen dem Schaltmaterial 820 und dem Speichermaterial 850 leitet. Darüber hinaus enthält die Speicherzelle 115 ein Speichermaterial 850 über der Elektrode 810. Mit anderen Worten, die Elektrode 810 ist unter dem Speichermaterial 850 angeordnet und kontaktiert dieses. Ferner enthält die Speicherzelle 115 eine Elektrode 840 über dem Speichermaterial 850. Die Speicherzelle 115 ist eine vertikale Struktur, die aus Dünnfilmmaterialien über einem (nicht gezeigten) Substrat ausgebildet ist. Das Auswahlbauelement 120 umfaßt das Schaltmaterial 820 zusammen mit seiner oberen und unteren Elektrode 810 beziehungsweise 830 und das Speicherelement 130 umfaßt das Speichermaterial 850 zusammen mit seiner oberen und unteren Elektrode 840 beziehungsweise 810.
  • Das Schaltmaterial 820 wird unter Verwendung derselben oder ähnlicher Materialien und unter Verwendung derselben oder ähnlicher Techniken hergestellt, wie sie bei dem Schaltmaterial 220 beschrieben worden sind. Darüber hinaus ist das Speichermaterial 850 aus demselben oder einem ähnlichen Material wie das Speichermaterial 350 und unter Verwendung derselben oder ähnlicher Techniken hergestellt.
  • Die Elektroden 830 und 840 können als Adreßleitungen (zum Beispiel Spalten- oder Zeilenleitungen) dienen. Die Elektroden 830, 810 und 840 sind aus Materialien zusammengesetzt, die ähnlich den Materialien der Schichten 380, 370, 230, 210, 360 und 340 sind, wie sie oben erörtert wurden. Bei einem Ausführungsbeispiel sind die Elektroden 830, 810 und 840 aus einer Schicht Kohlenstoff. Ferner sind die Dicken und die zum Herstellen der Schichten verwendeten Techniken ähnlich denen, wie sie bei den Materialien 380, 370, 230, 210, 360 und 370 verwendet worden sind.
  • 17 ist eine schematische Darstellung, die ein weiteres Ausführungsbeispiel des Speichers 100 veranschaulicht. Bei diesem Ausführungsbeispiel enthalten die Speicherzellen 111-119 jeweils ein Auswahlbauelement 120, ein Auswahlbauelement 125 und ein Speicherelement 130. Bei diesem Ausführungsbeispiel kann das Gesamt-SnapBack (Zurückspringen) reduziert werden, um die Verwendung eines Speicherelements geringeren Schwellenwerts zu ermöglichen. Wenn beispielsweise die Gesamt VTH für das Paar ovonischer Schalter etwa 2 V ist, kann die individuelle VTH jedes Schalters etwa 1 Volt sein, indem die Dicke des Schaltmaterials geeignet gewählt ist. Wenn das VH jeweils beispielsweise 0,8 V ist, kann das SnapBack auf etwa 0,4 V insgesamt gegenüber etwa 1,2 V, wenn ein einzelnes Bauelement verwendet wird, reduziert werden. Eine derart gestapelte Reihenschaltung von Schaltbauelementen kann die Neigung zum Stören eines Bits während des Lesens reduzieren. Ein derartiger Stapel kann aus einem Schalter, zwei Schaltern oder mehreren Schaltern in Reihenschaltung mit dem Speicherelement bestehen, wobei sämtliche Elemente zwischen der Zeilen und der Spaltenleitung angeordnet sind, was eine zuverlässige Speicherauswahl und einen zuverlässigen Speicherbetrieb unterstützt.
  • Wie es veranschaulicht ist, sind das Speicherelement und die Auswahlbauelemente 120 und 125 in Reihe geschaltet. Bei einer Ausführungsform sind die Auswahlbauelemente 120 und 125 ovonische Schalter und das Speicherelement 130 ist ein ovonischer Speicher.
  • Wenden wir uns 18 zu, in der ein Ausführungsbeispiel einer Speicherzelle (zum Beispiel 115) des Speichers 100 gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung veranschaulicht ist. Die Speicherzelle 115 kann ein Substrat 240, ein isolierendes Material 260 über dem Substrat 240 und ein leitfähiges Material 270 über dem isolierenden Material 260 umfassen. Das leitfähige Material 270 ist eine Adreßleitung (zum Beispiel Zeilenleitungen 152). Über dem leitfähigen Material 270 ist eine Elektrode 340 zwischen Abschnitten des isolierenden Materials 280 ausgebildet. Über der Elektrode 340 befinden sich sequentiell die Schichten eines Speichermaterials 35, Elektrodenmaterials 360, Schaltmaterials 920, Elektrodenmaterials 930, Schaltmaterials 940, Elektrodenmaterials 950 und leitfähigen Materials 980, die abgeschieden worden sind, um eine vertikale Speicherzellenstruktur zu bilden. Das leitfähige Material 980 kann eine Adreßleitung (zum Beispiel Spaltenleitung 142) sein.
  • Das in 18 veranschaulichte Ausführungsbeispiel der Speicherzelle 115 kann unter Verwendung ähnlicher Materialien und Herstellungstechniken hergestellt werden, wie sie unter Bezugnahme auf die 5 bis 12 und 15 beschrieben worden sind. Bei dem in 18 veranschaulichten Ausführungsbeispiel sind die Auswahlbauelemente 125 und 120 über dem Speicherelement 130 ausgebildet, so daß sie eine serielle gekoppelte vertikale Dünnfilmstruktur oder einen vertikalen Stapel bilden. Bei alternativen Ausführungsbeispielen kann das Speicherelement 130 über den Auswahlbauelementen 120 und 125 oder zwischen den Auswahlbauelementen 120 und 125 angeordnet sein, so daß eine serielle gekoppelte Dünnfilmvertikalstruktur entsteht. Bei dem in 18 veranschaulichten Ausführungsbeispiel sind die Auswahlbauelemente 120 und 125 und das Speicherelement 130 unter Verwen dung von Dünnfilmmaterialien gebildet, so daß der vertikale Stapel als vertikaler Dünnfilmstapel bezeichnet werden kann.
  • Bei dem in 18 veranschaulichten Ausführungsbeispiel bilden das Speichermaterial 350 und die Elektroden 340 und 360 das Speicherelement 130. Das Speichermaterial 350 kann ein ovonisches Material oder ein Chalkogenid-Material sein und als ovonischer Speicher bezeichnet werden. Das Schaltmaterial 920 und die Elektroden 360 und 930 bilden das Auswahlbauelement 125. Das Schaltmaterial 920 kann unter Verwendung ähnlicher Materialien und ähnlicher Herstellungstechniken gebildet sein, die zum Bilden des Schaltmaterials 220 in der oben beschrieben Weise verwendet worden sind. Das Schaltmaterial 940 und die Elektroden 930 und 950 bilden das Auswahlbauelement 120. Das Schaltmaterial 940 kann ebenfalls unter Verwendung ähnlicher Materialien und ähnlicher Herstellungstechniken gebildet werden, die zum Bilden des Schaltmaterials 220 verwendet worden sind. Bei alternativen Ausführungsbeispielen sind die Materialien 920 und 940 aus demselben Material oder aus verschiedenen Materialien zusammengesetzt. Beispielsweise ist das Schaltmaterial 920 ein Chalkogenid-Material und das Schaltmaterial 940 ist ein anderes Chalkogenid-Material.
  • Die Auswahlbauelemente 120 und 125 können ovonische Schalter und das Speicherelement 130 ein ovonischer Speicher sein, wobei die Speicherzelle 115 als ovonische Speicherzelle bezeichnet wird. Wie oben erörtert worden ist, ist ein Beispiel einer Strom-Spannungs-Kennlinie für das Auswahlbauelement 120 in 2 gezeigt. Das Auswahlbauelement 125 kann eine ähnliche Strom-Spannungs-Kennlinie haben.
  • wenden wir und 19 zu, in der ein Beispiel einer Strom-Spannungs-Kennlinie der Speicherzelle 115 gezeigt ist, welche das Speicherelement 130 und die Auswahlbauelemente 120 und 125 enthält. Die Haltespannung der Speicherzelle 115, mit VH bezeichnet, resultiert aus den Haltespannungen der Auswahlbauelemente 120 und 125 und des Speicherelements 130. Die Schwellspannung der Speicherzelle 115 entspricht der kombinierten Schwellspannungen des Speicherelements 130 und der Auswahlbauelemente 120 und 125.
  • Aus der obigen Diskussion ist klar, daß die Schwellspannung eines Auswahlbauelements beziehungsweise eines ovonischen Schalters durch die Dicke oder Legierungszusammensetzung des Schaltermaterials des ovonischen Schalters und die Haltespannung eines ovonischen Schalters durch die Zusammensetzung der das Schaltmaterial des ovonischen Schalters kontaktierenden Elektroden bestimmt wird. Dementsprechend kann bei einem Ausführungsbeispiel die SnapBack-Spannung, das heißt die Spannungsdifferenz zwischen der Schwellspannung und der Haltespannung eines ovonischen Schalters, reduziert werden, indem die Dicke des Schaltmaterials reduziert wird und ein spezieller Typ von Elektroden verwendet wird.
  • Wenn beispielsweise bei dem in 18 veranschaulichten Auswahlbauelement 120 die Elektroden 930 und 950 Kohlenstoffschichten sind und wenn die Dicke des Schaltmaterials 940 etwa 200 Å ist, so kann die Haltespannung des Auswahlbauelements 120 etwa 1 V und die Schwellspannung des Auswahlbauelements 120 etwa 1,2 V sein. Bei diesem Beispiel ist die SnapBack-Spannung etwa 0,2 V, welche sich aus der Differenz zwischen der Haltespannung und der Schwellspannung des Auswahlbauelements 120 ergibt.
  • Bei dem in 18 veranschaulichten Ausführungsbeispiel kann die Speicherzelle 115 zwei serielle, mit einem ovonischen Speicher gekoppelte ovonische Schalter enthalten, um die Spannungsdifferenz zwischen der Haltespannung und der Schwellspannung einer Speicherzelle abzusenken, wenn höhere Schalt- und Haltespannungen gewünscht sind. Mit anderen Worten, anstelle des Verwendens eines ovonischen Schalters können zwei ovonische Schalter seriell mit einem ovonischen Speicher gekoppelt werden, um das „SnapBack" einer Speicherzelle abzusenken, das heißt um die Spannungsdifferenz zwischen der Schwellspannung und der Haltespannung einer ovoni schen Speicherzelle zu reduzieren, wenn höhere Schalt- und Haltespannungen gewünscht sind.
  • Bei einem Ausführungsbeispiel können die Elektroden 360, 930 und 950 aus Kohlenstoff sein, die Dicke des Schaltmaterials 920 etwa 200 Å betragen und die Dicke des Schaltmaterials 940 ebenfalls etwa 200 Å betragen. Bei diesem Ausführungsbeispiel ist die Schwellspannung des Auswahlbauelements 120 etwa 1,2 V und die Haltespannung des Auswahlbauelements 120 etwa 1 V. Die Schwellspannung des Auswahlbauelements 125 ist ebenfalls etwa 1,2 V und die Haltespannung ebenfalls etwa 1 V. Wenn die Schwellspannung des Rücksetz/Setz-Speicherelements 130 etwa 0,8/0,0 V beträgt, so kann die Schwellspannung der Speicherzelle 115 etwa 3,2/2,4 V in dem Rücksetzzustand beziehungsweise dem Setzzustand sein, wie sie sich aus den kombinierten Schwellspannungen des Speicherelements 130 und der Auswahlbauelemente 120 und 125 ergibt. Das heißt, ein Spannungspotential oberhalb etwa 3,2 V kann über die Speicherzelle 115 angelegt werden, um die Auswahlbauelemente 120 und 125 „einzuschalten" und den Strom durch die Speicherzelle 115 zu leiten. Eine Spannung von mehr als 3,2 V kann über die Speicherzelle 115 angelegt werden, indem ein Spannungspotential von mehr als etwa 3,2 V an die Spaltenleitung 142 und ein Spannungspotential von etwa 0 V an die Zeilenleitung 152 angelegt wird.
  • Bei diesem Beispiel kann, um eine ausgewählte Speicherzelle, beispielsweise die Speicherzelle 115, zu programmieren, eine Spannung von etwa 1,8 V an die nicht ausgewählten Spaltenleitungen und nicht ausgewählten Zeilenleitungen, beispielsweise die Leitungen 141, 143, 151 und 153, angelegt werden. Eine Spannung von mehr als etwa 3,2 V kann an eine ausgewählte Spaltenleitung, beispielsweise 142, angelegt werden und eine Spannung von etwa 0 V an eine ausgewählte Zeilenleitung, beispielsweise die Zeilenleitung 152. Bei diesem Beispiel kann, nachdem die Auswahlbauelemente 12Q und 125 sich „einschalten", dann infolge des SnapBack der Span nungsabfall über der Speicherzelle 115 von etwa 3,2 V auf etwa 2,0 bis 2,8 V reduziert werden, was von dem Speicherzustand der Zelle und dem durch die Spalte zur Verfügung gestellten Strom abhängig ist. Dann können die Informationen in dem Speicherelement 130 gespeichert werden, indem sein Strom durch die Speicherzelle 115 erzwungen wird, während gesichert wird, daß die ausgewählte Spaltenleitung innerhalb etwa 2,4 V der nicht ausgewählten Zeilenleitungen, die bei etwa 1,8 V vorgespannt sind, verbleibt, so daß die nicht ausgewählten Speicherzellen nicht gestört werden. Das heißt, den Spalten wird es nicht gestattet, während der Programmierung auf einer Spannung zu liegen, die höher als etwa 4,2 V ist.
  • 19 kann verwendet werden, um graphisch dieses Beispiel zu veranschaulichen, wobei für die vollständige Speicherzelle (sämtliche drei Komponenten zusammen genommen) VTH 3,2/2,4 V für einen Rücksetzzustand beziehungsweise Setzzustand ist und VH 2,8 V ist. Der Strom durch die Speicherzelle 115 ist nahe 0 Amper, bis die Schwellspannung VTH von beispielsweise etwa 3,2 oder 2,4 V überschritten wird, was davon abhängt, ob sich die Speicherzelle in einem Rücksetzbeziehungsweise einem Setzzustand befindet. Dann fällt (für ein Rücksetzbit) oder steigt (für ein Setzbit) die Spannung über der Speicherzelle 115 auf die Haltespannung VH von beispielsweise 2,8 V, wenn der Strom erhöht wird.
  • Um den Wert der in der ausgewählten Speicherzelle gespeicherten Information zu lesen, wird bei diesem Beispiel eine Spannung von etwa 2,8 V über der Speicherzelle 115 angelegt. Der Widerstand des Speicherelements 130 kann abgetastet werden, um zu bestimmen, ob das Speicherelement 130 sich in einem kristallinen „gesetzten" Zustand geringen Widerstands (zum Beispiel weniger als etwa 10000 Ohm) oder in einem amorphen „zurückgesetzten" Zustand hohen Widerstands (zum Beispiel mehr als etwa 10000 Ohm) befindet.
  • Bei einem anderen Ausführungsbeispiel wird zum Lesen des Werts der in der ausgewählten Speicherzelle gespeicherten Informationen eine Spannung von etwa 2,8 V über der Speicherzelle 115 angelegt, indem 2,8 V an die ausgewählte Spalte und 0 V an die ausgewählte Zeile und 1,4 V an sämtliche nicht ausgewählten Zeilen und Spalten angelegt werden. Der Widerstand aus der ausgewählten Spalte zu der ausgewählten Zeile kann gelesen werden, um zu bestimmen, ob das Speicherelement 130 sich in einem kristallinen „gesetzten" Zustand geringen Widerstands oder in einem amorphen „zurückgesetzten" Zustand hohen Widerstands befindet. Bei diesem Ausführungsbeispiel kann es sein, daß die in Reihe geschalteten Auswahlbauelemente nicht „einschalten" im Falle eines zurückgesetzten Zustands, womit sie ebenfalls einen hohen Widerstand zwischen der ausgewählten Spalte und der ausgewählten Zeile zur Verfügung stellen.
  • Es ist klar, daß die obigen Beispiele keine Einschränkung der Erfindung darstellen. Andere Haltespannungen und Schwellspannungen können erreicht werden, um das SnapBack der Speicherzellen zu ändern, indem die Dicke des Schaltmaterials 920 und 940 und die Zusammensetzungen der Elektroden 360, 930 und 950 geändert werden. Ein Vorteil des Reduzierens des SnapBack einer Speicherzelle besteht darin, daß der kapazitive Verschiebestrom durch die Speicherzelle reduziert werden kann, womit die Neigung zum Stören eines Bits in einen anderen Zustand während des Lesens reduziert wird.
  • Bei anderen Ausführungsbeispielen kann die in 18 veranschaulichte Speicherzelle 115 anders angeordnet sein und zusätzliche Schichten und Strukturen enthalten. Beispielsweise kann es wünschenswert sein, Isolationsstrukturen, Barrierenschichten, periphere Schaltungen (zum Beispiel Adressierschaltungen), und so weiter auszubilden. Die Speicherzelle kann auch ein ferroelektrisches oder ferromagnetisches Material mit verschiedenen Phasen enthalten, die durch verschiedene Ströme oder Polaritäten programmiert werden und die verschiedene Impedanzen zeigen, wenn sie in die verschiedenen Zustände programmiert worden sind. Alternativ kann die Speicherzelle aus irgendeinem anderen Material oder Bauelement bestehen, das seinen Vorteil aus einem kleinen Zugriffsbauelement zieht. Es ist klar, daß das Fehlen dieser Elemente keine Einschränkung des Umfangs der Erfindung darstellt.
  • Wenden wir uns 20 zu, anhand der ein Teil eines Systems 860 gemäß einer Ausführungsform der vorliegenden Erfindung beschrieben wird. Das System 860 kann beispielsweise in Wireless-Geräten, wie beispielsweise einem persönlichen digitalen Assistenten (PDA), einem Laptop oder transportablen Computer mit Wireless-Fähigkeiten, einem Web-Tablett, einem schnurlosen Telefon, einem Mobiltelefon, einem Pager, einem Instant-Messaging-Gerät, einem digitalen Musikwiedergabegerät, einer Digitalkamera oder einem anderen Gerät, verwendet werden, das so ausgebildet ist, daß es Informationen drahtlos sendet und/oder empfängt. Das System 860 kann in irgendeinem der folgenden System verwendet werden: in einem drahtlosen lokalem Netzwerk (WLAN), einem System eines drahtlosen personal Area Network (WPAN), einem zellularen Netzwerk und anderen Systemen.
  • Das System 860 kann einen Controller 865, ein Eingabe/Ausgabe(I/O)-Bauelement 870 (zum Beispiel ein Tastenfeld, Anzeige), einen Speicher 875 und eine Drahtlos-Schnittstelle 880 enthalten, die miteinander über einen Bus 885 gekoppelt sind. Es sei angemerkt, daß der Umfang der vorliegenden Erfindung nicht auf eine derartige Konfiguration beschränkt ist.
  • Der Controller 865 kann beispielsweise einen oder mehrere Mikroprozessoren, digitale Signalprozessoren, Mikrocontroller oder dergleichen aufweisen. Der Speicher 875 wird verwendet, um zum oder durch das System 860 übermittelte Nachrichten zu speichern. Der Speicher 875 kann darüber hinaus optional verwendet werden, um Befehle zu speichern, die von dem Controller 865 während des Betriebs des Systems 860 ausgeführt werden, zu speichern und darüber hinaus verwendet werden, um Benutzerdaten zu speichern. Der Speicher 875 kann durch einen oder mehrere verschiedene Arten von Speichern bereitgestellt werden. Beispielsweise kann der Speicher 875 irgendeinen Typ eines Speichers mit wahlfreiem Zugriff, eines flüchtigen Speichers, eines nicht-flüchtigen Speichers, wie beispielsweise eines Flash-Speichers und/oder eines Speichers, wie dem hier erörterten Speicher 100, umfassen.
  • Das I/O-Bauelement 870 wird von einem Benutzer verwendet, um eine Nachricht zu erzeugen. Das System 860 verwendet die Drahtlos-Schnittstelle 880, um Nachrichten zu und aus einem drahtlosen Kommunikationsnetzwerk mittels eines hochfrequenten (HF-) Signals zu senden und zu empfangen. Beispiele der Drahtlos-Schnittstelle 880 umfassen eine Antenne oder einen Drahtlos-Sendeempfänger.
  • Das System 860 kann eines der folgenden Funkkommunikationsschnittstellenprotokolle verwenden, um Nachrichten zu senden und zu empfangen:
    Code Division Multiple Access (CDMA), Zellulare Mobiltelefonkommunikationssysteme, Zellulare Mobiltelefonsysteme des Globalen System Für Mobile Kommunikationen (GSM), Zellulare Mobiltelefonsystem des North American Digital Cellular (NADC), System des Time Division Multiple Access (TDMA), Zellulare Mobiltelefonsysteme des Extended-TDMA (E-TDMA), Systeme der Dritten Generation (3G) wie Breitband-CDMA (WCDMA), CDMA-2000 oder dergleichen.
  • Es ist darüber hinaus klar, daß der ovonische Speicher einen beträchtlichen dynamischen Bereich aufweist, so daß mit den oben beschriebenen Techniken und gegebenenfalls mit einer Rückkopplung, die von einem Durchschnittsfachmann verwirklicht werden kann, die physikalische Speicherzelle mehr als ein Bit speichern kann, indem mehr als zwei einander nicht überlappende Bereiche des Widerstands geschrieben beziehungsweise gelesen werden.

Claims (49)

  1. Bauelementestruktur, aufweisend: ein Phasenwechselmaterial über einem Substrat; ein mit dem Phasenwechselmaterial gekoppeltes Schaltmaterial, wobei das Schaltmaterial ein Chalkogen mit Ausnahme von Sauerstoff aufweist und wobei das Schaltmaterial und das Phasenwechselmaterial Teile einer vertikalen Struktur über dem Substrat bilden.
  2. Bauelementestruktur nach Anspruch 1, wobei das Phasenwechselmaterial und das Schaltmaterial Dünnfilmmaterialien sind.
  3. Bauelementestruktur nach Anspruch 1 oder 2, wobei das Phasenwechselmaterial und das Schaltmaterial elektrisch in Reihe geschaltet sind.
  4. Bauelementestruktur nach einem der Ansprüche 1-3, wobei das Schaltmaterial über dem Phasenwechselmaterial angeordnet ist.
  5. Bauelementestruktur nach einem der Ansprüche 1-3, wobei das Phasenwechselmaterial über dem Schaltmaterial angeordnet ist.
  6. Bauelementestruktur nach einem der Ansprüche 1-5, wobei das Phasenwechselmaterial ebenfalls ein Chalkogenid-Material ist.
  7. Bauelementestruktur nach einem der Ansprüche 1-6, wobei die vertikale Struktur ferner eine zwischen dem Phasenwechselmaterial und dem Schaltmaterial seriell eingekoppelte Elektrode umfaßt.
  8. Bauelementestruktur, aufweisend: ein Speichermaterial über einem Substrat; eine erste Elektrode über dem Speichermaterial; und ein Chalkogenid-Material über der ersten Elektrode, wobei das Speichermaterial und das Chalkogenid-Material elektrisch über die Elektrode miteinander gekoppelt sind.
  9. Bauelementestruktur nach Anspruch 8, ferner aufweisend: eine zweite Elektrode über dem Substrat und unter dem Speichermaterial, wobei das Speichermaterial auf der zweiten Elektrode ausgebildet ist; ein auf der ersten Elektrode gebildetes Barrierenmaterial, wobei die erste Elektrode auf dem Speichermaterial ausgebildet ist; eine auf dem Barrierenmaterial ausgebildete dritte Elektrode, wobei das Chalkogenid-Material auf der dritten Elektrode ausgebildet ist; und eine auf dem Chalkogenid-Material ausgebildete vierte Elektrode.
  10. Bauelementestruktur nach Anspruch 9, wobei die erste Elektrode, das Speichermaterial und die zweite Elektrode ein Speicherelement bilden und wobei die dritte Elektrode, das Chalkogenid-Material und die vierte Elektrode ein Auswahlbauelement zum Zugreifen auf das Speicherelement während ei ner Programmierung oder eines Lesens des Speicherelements bilden.
  11. Bauelementestruktur nach einem der Ansprüche 8-10, wobei das Chalkogenid-Material ein nicht-programmierbares Material ist.
  12. Bauelementestruktur nach Anspruch 10, wobei das Speicherelement und das Auswahlbauelement in einer vertikalen Konfiguration derart angeordnet sind, daß ein Strom in einer im wesentlichen vertikalen Richtung durch das Auswahlbauelement und das Speicherelement fließt.
  13. Bauelementestruktur nach Anspruch 10, wobei das Auswahlbauelement sich in einem im wesentlichen elektrisch nichtleitenden Zustand befindet, wenn weniger als ein vorgegebenes Spannungspotential über dem Chalkogenid-Material angelegt wird, und wobei sich das Auswahlbauelement in einem im wesentlichen leitfähigen Zustand befindet, wenn mehr als das vorgegebene Spannungspotential über dem Chalkogenid-Material angelegt wird.
  14. Bauelementestruktur nach Anspruch 10, wobei das Speicherelement in der Lage ist, in einen von wenigstens zwei Speicherzuständen programmiert zu werden, indem ein Strom an das Speichermaterial des Speicherelements angelegt wird, so daß sich die Phase des Speichermaterials zwischen einem im wesentlichen kristallinen Zustand und einem im wesentlichen amorphen Zustand ändert, wobei der Widerstand des Speichermaterials in dem im wesentlichen amorphen Zustand größer ist als der Widerstand des Speichermaterials in dem im wesentlichen kristallinen Zustand.
  15. Bauelementestruktur nach Anspruch 9, ferner aufweisend: eine erste Adreßleitung, die unter der zweiten Elektrode liegt und diese kontaktiert; und eine zweite Adreßleitung über der vierten Elektrode, wobei die zweite Adreßleitung rechtwinklig zu der ersten Adreßleitung verläuft.
  16. Bauelementestruktur nach Anspruch 15, wobei die erste Adreßleitung Aluminium oder Kupfer aufweist und die zweite Adreßleitung ebenfalls Aluminium oder Kupfer aufweist.
  17. Bauelementestruktur nach Anspruch 8, wobei das Chalkogenid-Material ein Material ist, das in einem im wesentlichen amorphen Zustand vorliegt und so ausgebildet ist, daß es wiederholt und reversibel zwischen einem Zustand höheren Widerstands und einem Zustand relativ geringeren Widerstands durch Anlegen einer vorgegebenen Spannung oder eines vorgegebenen Stroms umgeschaltet werden kann.
  18. Bauelementestruktur nach Anspruch 8, ferner umfassend eine zweite Elektrode, die über dem Speichermaterial liegt und dieses kontaktiert, wobei die erste Elektrode über der zweiten Elektrode liegt und die zweite Elektrode kontaktiert.
  19. Bauelementestruktur nach Anspruch 8, wobei die erste Elektrode das Speichermaterial und das Chalkogenid-Material kontaktiert.
  20. Bauelementestruktur nach Anspruch 8, wobei das Chalkogenid-Material Tellur aufweist.
  21. Bauelementestruktur nach Anspruch 8, wobei das Chalkogenid-Material Silizium, Tellur, Arsen und Germanium aufweist.
  22. Bauelementestruktur nach Anspruch 21, wobei das Chalkogenid-Material ferner Indium oder Phosphor aufweist.
  23. Bauelementestruktur nach Anspruch 8, wobei das Chalkogenid-Material ein Material ist, das aus einer Gruppe ausgewählt ist, die aus Silizium, Tellur, Arsen, Germanium und deren Kombinationen besteht.
  24. Bauelementestruktur nach Anspruch 8, wobei das Chalkogenid-Material ein Material ist, das ein Chalkogen mit Ausnahme von Sauerstoff aufweist.
  25. Bauelementestruktur nach Anspruch 8, wobei das Speichermaterial ein Phasenwechselmaterial ist.
  26. Bauelementestruktur nach Anspruch 8, wobei das Speichermaterial ein programmierbares Widerstandsmaterial ist.
  27. Bauelementestruktur nach Anspruch 8, wobei das Speichermaterial ein Chalkogenid-Material ist.
  28. Bauelementestruktur nach Anspruch 8, wobei das Speichermaterial ein ovonisches Material ist.
  29. Bauelementestruktur nach Anspruch 8, wobei das Speichermaterial eine Tellur-Antimon-Germanium(TeSbGe)-Legierung ist.
  30. Bauelementestruktur, aufweisend: ein ovonisches Material über einem Substrat; ein Speichermaterial über dem ovonischen Material; und eine erste Elektrode zum Leiten eines Stroms zwischen dem ovonischen Material und dem Speichermaterial, wobei die erste Elektrode sich über dem ovonischen Material und unter dem Speichermaterial befindet.
  31. Bauelementestruktur nach Anspruch 30, wobei das Speichermaterial, die erste Elektrode und das ovonische Material Teile einer vertikalen Struktur über dem Substrat bilden.
  32. Bauelementestruktur nach Anspruch 30, aufweisend: eine zweite Elektrode über der ersten Elektrode und unter dem Speichermaterial, wobei die zweite Elektrode das Speichermaterial kontaktiert und wobei die erste Elektrode das ovonische Material kontaktiert; eine dritte Elektrode über dem Substrat und unter dem ovonischen Material, die dieses kontaktiert; eine vierte Elektrode über dem Speichermaterial, die dieses kontaktiert.
  33. Bauelementestruktur nach Anspruch 32, wobei die zweite Elektrode, das Speichermaterial und die vierte Elektrode ein Speicherelement bilden und wobei die erste Elektrode, das ovonische Material und die dritte Elektrode ein Trennbauelement bilden.
  34. Bauelementestruktur nach Anspruch 32, ferner umfassend ein Barrierenmaterial zwischen der ersten und der zweiten Elektrode.
  35. Bauelementestruktur nach Anspruch 30, wobei das ovonische Material Tellur umfaßt.
  36. Bauelementestruktur nach Anspruch 30, wobei das Speichermaterial ein Phasenwechsenmaterial ist.
  37. Bauelementestruktur, aufweisend: einen vertikalen Stapel über einem Substrat, wobei der vertikale Stapel einen mit einem ovonischen Speicher gekoppeten ovonischen Schalter umfaßt.
  38. Bauelementestruktur nach Anspruch 37, wobei der ovonische Schalter ein Schaltmaterial aufweist.
  39. Bauelementestruktur nach Anspruch 38, wobei das Schaltmaterial ein Chalkogenid-Material ist.
  40. Bauelementestruktur nach einem der Ansprüche 37-39, wobei der ovonische Schalter sich über dem ovonischen Speicher befindet.
  41. Bauelementestruktur nach einem der Ansprüche 37-39, wobei der ovonische Speicher sich über dem ovonischen Schalter befindet.
  42. Bauelementestruktur nach Anspruch 37, wobei der ovonische Schalter in Reihe zu dem ovonischen Speicher geschaltet ist.
  43. Bauelementestruktur nach Anspruch 37, wobei der ovonische Speicher und der ovonische Schalter unter Verwendung von Dünnfilmmaterialien gebildet sind.
  44. Verfahren zum Herstellen einer Bauelementestruktur, umfassend: Ausbilden eines Speichermaterials über einem Substrat; Ausbilden einer Elektrode über dem Speichermaterial; und Ausbilden eines Chalkogenid-Materials über der Elektrode, wobei das Speichermaterial und das Chalkogenid-Material elektrisch über die Elektrode miteinander gekoppelt sind.
  45. Verfahren nach Anspruch 44, ferner umfassend ein Auswählen des Speichermaterials aus einer Gruppe, die aus Tellur (Te), Germanium (Ge), Antimon (Sb) und Kombinationen dieser Materialien besteht.
  46. Verfahren nach Anspruch 44, ferner umfassend ein Auswählen des Chalkogenid-Materials aus einer Gruppe, die aus Silizium, Tellur, Arsen, Germanium und Kombinationen dieser Materialien besteht.
  47. System, aufweisend: einen Prozessor; eine mit dem Prozessor gekoppelte Drahtlos-Schnittstelle; und einen mit dem Prozessor gekoppelten Speicher, wobei der Speicher enthält: ein Phasenwechselmaterial über einem Substrat; ein mit dem Phasenwechselmaterial gekoppeltes Schaltmaterial, wobei das Schaltmaterial ein Chalkogen mit Ausnahme von Sauerstoff aufweist und wobei das Schaltmaterial und das Phasenwechselmaterial Teile einer vertikalen Struktur über dem Substrat bilden.
  48. System nach Anspruch 47, wobei das Phasenwechselmaterial und das Schaltmaterial Dünnfilmmaterialien sind.
  49. System nach Anspruch 47, wobei das Phasenwechselmaterial und das Schaltmaterial miteinander in Reihe geschaltet sind.
DE10343209A 2002-12-13 2003-09-18 Speicher- und Zugriffsbauelemente und Verfahren zu deren Herstellung Ceased DE10343209A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/319,764 US7589343B2 (en) 2002-12-13 2002-12-13 Memory and access device and method therefor
US10/319764 2002-12-13

Publications (1)

Publication Number Publication Date
DE10343209A1 true DE10343209A1 (de) 2004-07-15

Family

ID=32506701

Family Applications (2)

Application Number Title Priority Date Filing Date
DE60310452T Expired - Lifetime DE60310452T2 (de) 2002-12-13 2003-06-09 Speicher mit zugriffsbauelement sowie herstellungsverfahren dafür
DE10343209A Ceased DE10343209A1 (de) 2002-12-13 2003-09-18 Speicher- und Zugriffsbauelemente und Verfahren zu deren Herstellung

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE60310452T Expired - Lifetime DE60310452T2 (de) 2002-12-13 2003-06-09 Speicher mit zugriffsbauelement sowie herstellungsverfahren dafür

Country Status (10)

Country Link
US (2) US7589343B2 (de)
EP (1) EP1570523B1 (de)
KR (1) KR100526067B1 (de)
CN (1) CN100458974C (de)
AT (1) ATE348407T1 (de)
AU (1) AU2003237984A1 (de)
DE (2) DE60310452T2 (de)
SG (1) SG118200A1 (de)
TW (1) TWI232581B (de)
WO (1) WO2004055899A2 (de)

Families Citing this family (199)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100543445B1 (ko) * 2003-03-04 2006-01-23 삼성전자주식회사 상변화 기억 소자 및 그 형성방법
KR100773537B1 (ko) * 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
US6914255B2 (en) * 2003-08-04 2005-07-05 Ovonyx, Inc. Phase change access device for memories
US7381611B2 (en) * 2003-08-04 2008-06-03 Intel Corporation Multilayered phase change memory
US7308067B2 (en) * 2003-08-04 2007-12-11 Intel Corporation Read bias scheme for phase change memories
DE102004037152A1 (de) * 2004-07-30 2006-03-23 Infineon Technologies Ag Speicherzelle, Speichereinrichtung sowie Verfahren zu deren Betrieb
US20060056234A1 (en) * 2004-09-10 2006-03-16 Lowrey Tyler A Using a phase change memory as a shadow RAM
TWI254443B (en) * 2004-10-08 2006-05-01 Ind Tech Res Inst Multilevel phase-change memory, manufacture method and status transferring method thereof
US7646630B2 (en) * 2004-11-08 2010-01-12 Ovonyx, Inc. Programmable matrix array with chalcogenide material
US7220983B2 (en) * 2004-12-09 2007-05-22 Macronix International Co., Ltd. Self-aligned small contact phase-change memory method and device
CN100386882C (zh) * 2004-12-20 2008-05-07 旺宏电子股份有限公司 非易失性存储器及其操作方法
EP1675183A1 (de) * 2004-12-21 2006-06-28 STMicroelectronics S.r.l. Phasenübergangsspeicherzelle mit Diodenübergangsauswahl und Methode zu ihrer Herstellung
EP1677357A1 (de) * 2004-12-30 2006-07-05 STMicroelectronics S.r.l. Phasenübergangsspeichereinrichtung mit einer Haftschicht und Herstellungsverfahren dafür
US7923724B2 (en) * 2005-01-10 2011-04-12 Ovonyx, Inc. Phase change memory that switches between crystalline phases
KR100707182B1 (ko) * 2005-02-18 2007-04-13 삼성전자주식회사 상전이 메모리 소자 및 제조방법
US8653495B2 (en) * 2005-04-11 2014-02-18 Micron Technology, Inc. Heating phase change material
US7786460B2 (en) 2005-11-15 2010-08-31 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7635855B2 (en) 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7449710B2 (en) 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
US7459717B2 (en) 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7688619B2 (en) * 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
DE602005021382D1 (de) * 2005-12-23 2010-07-01 St Microelectronics Srl Verfahren zur Herstellung eines Auswahl-Bauelements mit reduziertem Leckstrom, sowie ein Auswahl-Bauelement, insbesondere für Phasenwechsel-Speicher
US8062833B2 (en) 2005-12-30 2011-11-22 Macronix International Co., Ltd. Chalcogenide layer etching method
US7560337B2 (en) 2006-01-09 2009-07-14 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7741636B2 (en) 2006-01-09 2010-06-22 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7830699B2 (en) 2006-04-12 2010-11-09 Samsung Electronics Co., Ltd. Resistance variable memory device reducing word line voltage
KR100719383B1 (ko) * 2006-04-12 2007-05-18 삼성전자주식회사 멀티 프로그램 방법을 사용하는 상 변화 메모리 장치
US7414883B2 (en) * 2006-04-20 2008-08-19 Intel Corporation Programming a normally single phase chalcogenide material for use as a memory or FPLA
US20070292985A1 (en) * 2006-06-16 2007-12-20 Yuegang Zhang Phase change memory with nanofiber heater
KR100791071B1 (ko) * 2006-07-04 2008-01-02 삼성전자주식회사 일회 프로그래머블 소자, 이를 구비하는 전자시스템 및 그동작 방법
US7785920B2 (en) * 2006-07-12 2010-08-31 Macronix International Co., Ltd. Method for making a pillar-type phase change memory element
KR100807223B1 (ko) * 2006-07-12 2008-02-28 삼성전자주식회사 상변화 물질층, 상변화 물질층 형성 방법 및 이를 이용한상변화 메모리 장치의 제조 방법
KR100810615B1 (ko) * 2006-09-20 2008-03-06 삼성전자주식회사 고온 상전이 패턴을 구비한 상전이 메모리소자 및 그제조방법
KR100766504B1 (ko) 2006-09-29 2007-10-15 삼성전자주식회사 반도체 소자 및 그 제조 방법
US7504653B2 (en) 2006-10-04 2009-03-17 Macronix International Co., Ltd. Memory cell device with circumferentially-extending memory element
US7592247B2 (en) * 2006-10-04 2009-09-22 International Business Machines Corporation Sub-lithographic local interconnects, and methods for forming same
US7863655B2 (en) * 2006-10-24 2011-01-04 Macronix International Co., Ltd. Phase change memory cells with dual access devices
US8067762B2 (en) * 2006-11-16 2011-11-29 Macronix International Co., Ltd. Resistance random access memory structure for enhanced retention
US7476587B2 (en) 2006-12-06 2009-01-13 Macronix International Co., Ltd. Method for making a self-converged memory material element for memory cell
US7903447B2 (en) 2006-12-13 2011-03-08 Macronix International Co., Ltd. Method, apparatus and computer program product for read before programming process on programmable resistive memory cell
US7718989B2 (en) 2006-12-28 2010-05-18 Macronix International Co., Ltd. Resistor random access memory cell device
US7956344B2 (en) 2007-02-27 2011-06-07 Macronix International Co., Ltd. Memory cell with memory element contacting ring-shaped upper end of bottom electrode
US7786461B2 (en) 2007-04-03 2010-08-31 Macronix International Co., Ltd. Memory structure with reduced-size memory element between memory material portions
US7569844B2 (en) * 2007-04-17 2009-08-04 Macronix International Co., Ltd. Memory cell sidewall contacting side electrode
US7608851B2 (en) * 2007-05-08 2009-10-27 International Business Machines Corporation Switch array circuit and system using programmable via structures with phase change materials
US7848138B2 (en) * 2007-06-01 2010-12-07 Intel Corporation Biasing a phase change memory device
US7863593B2 (en) * 2007-07-20 2011-01-04 Qimonda Ag Integrated circuit including force-filled resistivity changing material
US7729161B2 (en) 2007-08-02 2010-06-01 Macronix International Co., Ltd. Phase change memory with dual word lines and source lines and method of operating same
US20090072218A1 (en) * 2007-09-18 2009-03-19 Semyon Savransky Higher threshold voltage phase change memory
US7919766B2 (en) 2007-10-22 2011-04-05 Macronix International Co., Ltd. Method for making self aligning pillar memory cell device
US8194433B2 (en) * 2008-02-20 2012-06-05 Ovonyx, Inc. Method and apparatus for accessing a bidirectional memory
US7791057B2 (en) 2008-04-22 2010-09-07 Macronix International Co., Ltd. Memory cell having a buried phase change region and method for fabricating the same
US20090275198A1 (en) * 2008-05-01 2009-11-05 Smuruthi Kamepalli Vapor Phase Methods for Forming Electrodes in Phase Change Memory Devices
US8077505B2 (en) 2008-05-07 2011-12-13 Macronix International Co., Ltd. Bipolar switching of phase change device
US7701750B2 (en) * 2008-05-08 2010-04-20 Macronix International Co., Ltd. Phase change device having two or more substantial amorphous regions in high resistance state
US8415651B2 (en) 2008-06-12 2013-04-09 Macronix International Co., Ltd. Phase change memory cell having top and bottom sidewall contacts
US8134857B2 (en) 2008-06-27 2012-03-13 Macronix International Co., Ltd. Methods for high speed reading operation of phase change memory and device employing same
US7932506B2 (en) 2008-07-22 2011-04-26 Macronix International Co., Ltd. Fully self-aligned pore-type memory cell having diode access device
US7903457B2 (en) 2008-08-19 2011-03-08 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
US7719913B2 (en) 2008-09-12 2010-05-18 Macronix International Co., Ltd. Sensing circuit for PCRAM applications
US8324605B2 (en) 2008-10-02 2012-12-04 Macronix International Co., Ltd. Dielectric mesh isolated phase change structure for phase change memory
US8036014B2 (en) 2008-11-06 2011-10-11 Macronix International Co., Ltd. Phase change memory program method without over-reset
US7869270B2 (en) 2008-12-29 2011-01-11 Macronix International Co., Ltd. Set algorithm for phase change memory cell
US8377741B2 (en) * 2008-12-30 2013-02-19 Stmicroelectronics S.R.L. Self-heating phase change memory cell architecture
US8089137B2 (en) 2009-01-07 2012-01-03 Macronix International Co., Ltd. Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method
US8455855B2 (en) * 2009-01-12 2013-06-04 Micron Technology, Inc. Memory cell having dielectric memory element
US8107283B2 (en) 2009-01-12 2012-01-31 Macronix International Co., Ltd. Method for setting PCRAM devices
US8030635B2 (en) 2009-01-13 2011-10-04 Macronix International Co., Ltd. Polysilicon plug bipolar transistor for phase change memory
US8064247B2 (en) 2009-01-14 2011-11-22 Macronix International Co., Ltd. Rewritable memory device based on segregation/re-absorption
US8933536B2 (en) * 2009-01-22 2015-01-13 Macronix International Co., Ltd. Polysilicon pillar bipolar transistor with self-aligned memory element
US8084760B2 (en) * 2009-04-20 2011-12-27 Macronix International Co., Ltd. Ring-shaped electrode and manufacturing method for same
US8173987B2 (en) 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US8097871B2 (en) 2009-04-30 2012-01-17 Macronix International Co., Ltd. Low operational current phase change memory structures
US7933139B2 (en) 2009-05-15 2011-04-26 Macronix International Co., Ltd. One-transistor, one-resistor, one-capacitor phase change memory
US7968876B2 (en) 2009-05-22 2011-06-28 Macronix International Co., Ltd. Phase change memory cell having vertical channel access transistor
US8350316B2 (en) * 2009-05-22 2013-01-08 Macronix International Co., Ltd. Phase change memory cells having vertical channel access transistor and memory plane
US7982488B2 (en) * 2009-05-29 2011-07-19 Infineon Technologies Ag Phase-change memory security device
US8809829B2 (en) 2009-06-15 2014-08-19 Macronix International Co., Ltd. Phase change memory having stabilized microstructure and manufacturing method
US8406033B2 (en) 2009-06-22 2013-03-26 Macronix International Co., Ltd. Memory device and method for sensing and fixing margin cells
US8238149B2 (en) 2009-06-25 2012-08-07 Macronix International Co., Ltd. Methods and apparatus for reducing defect bits in phase change memory
US8363463B2 (en) 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
US8198619B2 (en) 2009-07-15 2012-06-12 Macronix International Co., Ltd. Phase change memory cell structure
US7894254B2 (en) 2009-07-15 2011-02-22 Macronix International Co., Ltd. Refresh circuitry for phase change memory
US8110822B2 (en) 2009-07-15 2012-02-07 Macronix International Co., Ltd. Thermal protect PCRAM structure and methods for making
US8064248B2 (en) 2009-09-17 2011-11-22 Macronix International Co., Ltd. 2T2R-1T1R mix mode phase change memory array
US8219746B2 (en) * 2009-10-08 2012-07-10 International Business Machines Corporation Memory package utilizing at least two types of memories
US8178387B2 (en) 2009-10-23 2012-05-15 Macronix International Co., Ltd. Methods for reducing recrystallization time for a phase change material
US8431492B2 (en) 2010-02-02 2013-04-30 Sandisk 3D Llc Memory cell that includes a sidewall collar for pillar isolation and methods of forming the same
US8530875B1 (en) * 2010-05-06 2013-09-10 Micron Technology, Inc. Phase change memory including ovonic threshold switch with layered electrode and methods for forming same
US8729521B2 (en) 2010-05-12 2014-05-20 Macronix International Co., Ltd. Self aligned fin-type programmable memory cell
US9012307B2 (en) 2010-07-13 2015-04-21 Crossbar, Inc. Two terminal resistive switching device structure and method of fabricating
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US8198144B2 (en) 2010-06-11 2012-06-12 Crossbar, Inc. Pillar structure for memory device and method
US8441835B2 (en) 2010-06-11 2013-05-14 Crossbar, Inc. Interface control for improved switching in RRAM
US8310864B2 (en) 2010-06-15 2012-11-13 Macronix International Co., Ltd. Self-aligned bit line under word line memory array
US8374018B2 (en) 2010-07-09 2013-02-12 Crossbar, Inc. Resistive memory using SiGe material
US8168506B2 (en) 2010-07-13 2012-05-01 Crossbar, Inc. On/off ratio for non-volatile memory device and method
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8947908B2 (en) 2010-11-04 2015-02-03 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8467227B1 (en) 2010-11-04 2013-06-18 Crossbar, Inc. Hetero resistive switching material layer in RRAM device and method
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8404553B2 (en) * 2010-08-23 2013-03-26 Crossbar, Inc. Disturb-resistant non-volatile memory device and method
US8492195B2 (en) 2010-08-23 2013-07-23 Crossbar, Inc. Method for forming stackable non-volatile resistive switching memory devices
US8889521B1 (en) 2012-09-14 2014-11-18 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US9401475B1 (en) 2010-08-23 2016-07-26 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8391049B2 (en) 2010-09-29 2013-03-05 Crossbar, Inc. Resistor structure for a non-volatile memory device and method
US8558212B2 (en) 2010-09-29 2013-10-15 Crossbar, Inc. Conductive path in switching material in a resistive random access memory device and control
US8395935B2 (en) 2010-10-06 2013-03-12 Macronix International Co., Ltd. Cross-point self-aligned reduced cell size phase change memory
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
US8088688B1 (en) 2010-11-05 2012-01-03 Crossbar, Inc. p+ polysilicon material on aluminum for non-volatile memory device and method
US8497705B2 (en) 2010-11-09 2013-07-30 Macronix International Co., Ltd. Phase change device for interconnection of programmable logic device
US8467238B2 (en) 2010-11-15 2013-06-18 Macronix International Co., Ltd. Dynamic pulse operation for phase change memory
US8467239B2 (en) 2010-12-02 2013-06-18 Intel Corporation Reversible low-energy data storage in phase change memory
US8930174B2 (en) 2010-12-28 2015-01-06 Crossbar, Inc. Modeling technique for resistive random access memory (RRAM) cells
US8815696B1 (en) 2010-12-31 2014-08-26 Crossbar, Inc. Disturb-resistant non-volatile memory device using via-fill and etchback technique
US8791010B1 (en) 2010-12-31 2014-07-29 Crossbar, Inc. Silver interconnects for stacked non-volatile memory device and method
US9153623B1 (en) 2010-12-31 2015-10-06 Crossbar, Inc. Thin film transistor steering element for a non-volatile memory device
US8450710B2 (en) 2011-05-27 2013-05-28 Crossbar, Inc. Low temperature p+ silicon junction material for a non-volatile memory device
US8394670B2 (en) 2011-05-31 2013-03-12 Crossbar, Inc. Vertical diodes for non-volatile memory device
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US8659929B2 (en) 2011-06-30 2014-02-25 Crossbar, Inc. Amorphous silicon RRAM with non-linear device and operation
CN103828047A (zh) 2011-07-22 2014-05-28 科洛斯巴股份有限公司 用于非易失性存储器装置的p+硅锗材料的种子层及方法
US8674724B2 (en) 2011-07-29 2014-03-18 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US10056907B1 (en) 2011-07-29 2018-08-21 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US9729155B2 (en) 2011-07-29 2017-08-08 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
KR101699713B1 (ko) 2011-09-14 2017-01-26 인텔 코포레이션 저항 변화 메모리 소자용 전극
US8716098B1 (en) 2012-03-09 2014-05-06 Crossbar, Inc. Selective removal method and structure of silver in resistive switching device for a non-volatile memory device
US9087576B1 (en) 2012-03-29 2015-07-21 Crossbar, Inc. Low temperature fabrication method for a three-dimensional memory device and structure
CN102683586B (zh) * 2012-04-10 2014-02-19 北京大学 一种适用于神经电路的多值阻变存储器及其控制办法
US9543507B2 (en) * 2012-04-12 2017-01-10 Intel Corporation Selector for low voltage embedded memory
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) * 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US9245926B2 (en) * 2012-05-07 2016-01-26 Micron Technology, Inc. Apparatuses and methods including memory access in cross point memory
US8796658B1 (en) 2012-05-07 2014-08-05 Crossbar, Inc. Filamentary based non-volatile resistive memory device and method
US8675423B2 (en) 2012-05-07 2014-03-18 Micron Technology, Inc. Apparatuses and methods including supply current in memory
US8765566B2 (en) 2012-05-10 2014-07-01 Crossbar, Inc. Line and space architecture for a non-volatile memory device
US8971089B2 (en) 2012-06-27 2015-03-03 Intel Corporation Low power phase change memory cell
US8841644B2 (en) 2012-07-06 2014-09-23 Micron Technology, Inc. Thermal isolation in memory cells
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US9741765B1 (en) 2012-08-14 2017-08-22 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US8946673B1 (en) 2012-08-24 2015-02-03 Crossbar, Inc. Resistive switching device structure with improved data retention for non-volatile memory device and method
US9312483B2 (en) 2012-09-24 2016-04-12 Crossbar, Inc. Electrode structure for a non-volatile memory device and method
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
KR20140054975A (ko) * 2012-10-30 2014-05-09 에스케이하이닉스 주식회사 가변 저항 메모리 장치
US11068620B2 (en) 2012-11-09 2021-07-20 Crossbar, Inc. Secure circuit integrated with memory layer
US8982647B2 (en) 2012-11-14 2015-03-17 Crossbar, Inc. Resistive random access memory equalization and sensing
US9412790B1 (en) 2012-12-04 2016-08-09 Crossbar, Inc. Scalable RRAM device architecture for a non-volatile memory device and method
US9406379B2 (en) 2013-01-03 2016-08-02 Crossbar, Inc. Resistive random access memory with non-linear current-voltage relationship
US9324942B1 (en) 2013-01-31 2016-04-26 Crossbar, Inc. Resistive memory cell with solid state diode
US9112145B1 (en) 2013-01-31 2015-08-18 Crossbar, Inc. Rectified switching of two-terminal memory via real time filament formation
US8934280B1 (en) 2013-02-06 2015-01-13 Crossbar, Inc. Capacitive discharge programming for two-terminal memory cells
US9166158B2 (en) 2013-02-25 2015-10-20 Micron Technology, Inc. Apparatuses including electrodes having a conductive barrier material and methods of forming same
US9093635B2 (en) 2013-03-14 2015-07-28 Crossbar, Inc. Controlling on-state current for two-terminal memory
US9130157B2 (en) * 2013-07-26 2015-09-08 Micron Technology, Inc. Memory cells having a number of conductive diffusion barrier materials and manufacturing methods
US9397143B2 (en) * 2013-12-20 2016-07-19 Intel Corporation Liner for phase change memory (PCM) array and associated techniques and configurations
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
US9263675B2 (en) * 2014-02-19 2016-02-16 Micron Technology, Inc. Switching components and memory units
US9425237B2 (en) 2014-03-11 2016-08-23 Crossbar, Inc. Selector device for two-terminal memory
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
US9768234B2 (en) 2014-05-20 2017-09-19 Crossbar, Inc. Resistive memory architecture and devices
US9401474B2 (en) * 2014-07-01 2016-07-26 Micron Technology, Inc. Methods of forming structures
US10211397B1 (en) 2014-07-07 2019-02-19 Crossbar, Inc. Threshold voltage tuning for a volatile selection device
US9633724B2 (en) 2014-07-07 2017-04-25 Crossbar, Inc. Sensing a non-volatile memory device utilizing selector device holding characteristics
US9685483B2 (en) 2014-07-09 2017-06-20 Crossbar, Inc. Selector-based non-volatile cell fabrication utilizing IC-foundry compatible process
US9698201B2 (en) 2014-07-09 2017-07-04 Crossbar, Inc. High density selector-based non volatile memory cell and fabrication
US10115819B2 (en) 2015-05-29 2018-10-30 Crossbar, Inc. Recessed high voltage metal oxide semiconductor transistor for RRAM cell
US9460788B2 (en) 2014-07-09 2016-10-04 Crossbar, Inc. Non-volatile memory cell utilizing volatile switching two terminal device and a MOS transistor
US20160104840A1 (en) * 2014-10-10 2016-04-14 Beth Cook Resistive memory with a thermally insulating region
US9425390B2 (en) 2014-10-16 2016-08-23 Micron Technology, Inc. Select device for memory cell applications
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
WO2017019068A1 (en) * 2015-07-29 2017-02-02 Hewlett Packard Enterprise Development Lp Non-volatile resistance memory devices including a volatile selector with copper and tantalum oxide
WO2017039611A1 (en) * 2015-08-31 2017-03-09 Hewlett Packard Enterprise Development Lp Material stacks for low current unipolar memristors
WO2017039608A1 (en) * 2015-08-31 2017-03-09 Hewlett Packard Enterprise Development Lp Non-volatile resistance memory devices including a volatile selector with an alloy electrode and silicon dioxide matrix
KR102375591B1 (ko) * 2015-10-27 2022-03-16 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US10096362B1 (en) 2017-03-24 2018-10-09 Crossbar, Inc. Switching block configuration bit comprising a non-volatile memory cell
US10672833B2 (en) 2017-07-26 2020-06-02 Micron Technology, Inc. Semiconductor devices including a passive material between memory cells and conductive access lines, and related electronic devices
WO2019055008A1 (en) * 2017-09-14 2019-03-21 Intel Corporation SELECTOR DEVICES
KR102401181B1 (ko) * 2017-10-11 2022-05-24 삼성전자주식회사 정보 저장 패턴을 포함하는 반도체 소자
US10438657B2 (en) 2018-02-28 2019-10-08 Sandisk Technologies Llc Resistance and gate control in decoder circuits for read and write optimization
US10693060B2 (en) * 2018-04-27 2020-06-23 Taiwan Semiconductor Manufacturing Company Ltd. Phase change memory structure and the same
FR3084962B1 (fr) * 2018-08-08 2021-12-10 Commissariat Energie Atomique Element de memorisation
KR102635268B1 (ko) * 2018-08-20 2024-02-13 에스케이하이닉스 주식회사 칼코게나이드 재료 및 이를 포함하는 전자 장치
KR102595902B1 (ko) 2018-08-23 2023-10-30 삼성전자주식회사 저항성 메모리 소자
KR102557911B1 (ko) 2018-08-31 2023-07-19 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102480013B1 (ko) * 2018-11-26 2022-12-22 삼성전자 주식회사 누설 전류를 보상하는 메모리 장치 및 이의 동작 방법
CN109742231A (zh) * 2018-12-19 2019-05-10 郑州轻工业学院 电阻存储器件
US11289650B2 (en) 2019-03-04 2022-03-29 International Business Machines Corporation Stacked access device and resistive memory
KR20200127752A (ko) * 2019-05-03 2020-11-11 에스케이하이닉스 주식회사 전자 장치 및 전자 장치의 동작 방법
US10998024B2 (en) * 2019-07-31 2021-05-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method for enhancing tunnel magnetoresistance in memory device
US11139025B2 (en) 2020-01-22 2021-10-05 International Business Machines Corporation Multi-level cell threshold voltage operation of one-selector-one-resistor structure included in a crossbar array
US20240074207A1 (en) * 2022-08-25 2024-02-29 International Business Machines Corporation Localized anneal of ferroelectric dielectric

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3629863A (en) * 1968-11-04 1971-12-21 Energy Conversion Devices Inc Film deposited circuits and devices therefor
US3872492A (en) * 1972-07-26 1975-03-18 Energy Conversion Devices Inc Radiation hardened field effect transistor
US3918032A (en) * 1974-12-05 1975-11-04 Us Army Amorphous semiconductor switch and memory with a crystallization-accelerating layer
DD251225A1 (de) 1986-07-18 1987-11-04 Karl Marx Stadt Tech Hochschul Entkoppelte anordnung amorpher speicherelemente
US5414271A (en) * 1991-01-18 1995-05-09 Energy Conversion Devices, Inc. Electrically erasable memory elements having improved set resistance stability
US5296716A (en) * 1991-01-18 1994-03-22 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5177567A (en) * 1991-07-19 1993-01-05 Energy Conversion Devices, Inc. Thin-film structure for chalcogenide electrical switching devices and process therefor
US5359205A (en) * 1991-11-07 1994-10-25 Energy Conversion Devices, Inc. Electrically erasable memory elements characterized by reduced current and improved thermal stability
US5363329A (en) * 1993-11-10 1994-11-08 Eugeniy Troyan Semiconductor memory device for use in an electrically alterable read-only memory
US5694146A (en) * 1994-10-14 1997-12-02 Energy Conversion Devices, Inc. Active matrix LCD array employing thin film chalcogenide threshold switches to isolate individual pixels
US5789758A (en) * 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US5751012A (en) * 1995-06-07 1998-05-12 Micron Technology, Inc. Polysilicon pillar diode for use in a non-volatile memory cell
FR2744310A1 (fr) 1996-01-31 1997-08-01 Canon Kk Procede, moyen et systeme de communication sur un support de transmission partage
US6147395A (en) * 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US5825046A (en) * 1996-10-28 1998-10-20 Energy Conversion Devices, Inc. Composite memory material comprising a mixture of phase-change memory material and dielectric material
US5952671A (en) * 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US5923582A (en) * 1997-06-03 1999-07-13 Cypress Semiconductor Corp. SRAM with ROM functionality
US6031287A (en) * 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
US5933365A (en) * 1997-06-19 1999-08-03 Energy Conversion Devices, Inc. Memory element with energy control mechanism
US6531373B2 (en) * 2000-12-27 2003-03-11 Ovonyx, Inc. Method of forming a phase-change memory cell using silicon on insulator low electrode in charcogenide elements
US6487113B1 (en) * 2001-06-29 2002-11-26 Ovonyx, Inc. Programming a phase-change memory with slow quench time
US6737312B2 (en) * 2001-08-27 2004-05-18 Micron Technology, Inc. Method of fabricating dual PCRAM cells sharing a common electrode
US6576921B2 (en) * 2001-11-08 2003-06-10 Intel Corporation Isolating phase change material memory cells
JP3948292B2 (ja) * 2002-02-01 2007-07-25 株式会社日立製作所 半導体記憶装置及びその製造方法
US6872963B2 (en) * 2002-08-08 2005-03-29 Ovonyx, Inc. Programmable resistance memory element with layered memory material
US6867996B2 (en) * 2002-08-29 2005-03-15 Micron Technology, Inc. Single-polarity programmable resistance-variable memory element
US6795338B2 (en) * 2002-12-13 2004-09-21 Intel Corporation Memory having access devices using phase change material such as chalcogenide
US7381611B2 (en) * 2003-08-04 2008-06-03 Intel Corporation Multilayered phase change memory

Also Published As

Publication number Publication date
US7906369B2 (en) 2011-03-15
KR100526067B1 (ko) 2005-11-09
US20090298224A1 (en) 2009-12-03
EP1570523B1 (de) 2006-12-13
US7589343B2 (en) 2009-09-15
SG118200A1 (en) 2006-01-27
TWI232581B (en) 2005-05-11
US20040113137A1 (en) 2004-06-17
WO2004055899A3 (en) 2004-08-12
CN1506972A (zh) 2004-06-23
DE60310452T2 (de) 2007-10-31
CN100458974C (zh) 2009-02-04
WO2004055899A2 (en) 2004-07-01
KR20040053767A (ko) 2004-06-24
AU2003237984A1 (en) 2004-07-09
EP1570523A2 (de) 2005-09-07
ATE348407T1 (de) 2007-01-15
TW200410404A (en) 2004-06-16
AU2003237984A8 (en) 2004-07-09
DE60310452D1 (de) 2007-01-25

Similar Documents

Publication Publication Date Title
DE60310452T2 (de) Speicher mit zugriffsbauelement sowie herstellungsverfahren dafür
DE60308726T2 (de) Phasenwechselspeicher und dessen herstellungsverfahren
DE10339070B4 (de) Herstellungsverfahren für einen Lateralen Phasenwechsel-Speicher
DE602005003232T2 (de) Zugriff auf phasenänderungsspeicher
DE102007040826B9 (de) Integrierter Schaltkreis mit einer Zelle mit einer Schicht veränderbarer Resistivität und Verfahren zur Herstellung
DE102008028802B4 (de) Verfahren zur Herstellung einer Speicherzelle, die eine vertikale Diode einschliesst
US6795338B2 (en) Memory having access devices using phase change material such as chalcogenide
CN101345251B (zh) 位于半导体衬底之上的存储单元阵列及其制造方法
EP1708292B1 (de) Anschlusselektrode für Phasen-Wechsel-Material, zugehöriges Phasen-Wechsel-Speicherelement sowie zugehöriges Herstellungsverfahren
DE102007013595A1 (de) Kohlenstoff-Filament-Speicher und Verfahren zum Herstellen eines Kohlenstoff-Filament-Speichers
DE102018106929A1 (de) PCRAM-Struktur mit Auswahlvorrichtung
DE602004005333T2 (de) Planarer polymer-speicherbaustein
DE102008008679A1 (de) Verfahren zum Herstellen einer Phasenänderungs-Speichervorrichtung mit säulenförmiger Bottom-Elektrode
DE102019126918A1 (de) Phasenübergangsspeicher und herstellungsverfahren
DE102008041810A1 (de) Phasenwechselspeicherbauelement für eine Mehr-Bit-Speicherung
DE112004001234T5 (de) Polymer-Speichervorrichtung
DE112011101925T5 (de) Integration eines Phasenwechselspeicherprozesses mit einer Maske
DE102005001902A1 (de) Verfahren zur Herstellung einer sublithographischen Kontaktstruktur in einer Speicherzelle
DE102021110683A1 (de) Speicherzellenbauelement mit dünnschichttransistor-auswahleinrichtung und verfahren zum bilden desselben
DE102008027012A1 (de) Integrierte Schaltung mit Logikteil und Speicherteil
DE102013101036A1 (de) Neuartiger ansatz für die 4f2-treiberausbildung für einen rram und einen mram mit hoher dichte
DE102005051973B3 (de) Herstellungsverfahren für vertikale Leitbahnstruktur, Speichervorrichtung sowie zugehöriges Herstellungsverfahren
DE102021119389A1 (de) Halbleiterspeichervorrichtungen und derenherstellungsverfahren
DE10297784T5 (de) Atomare Schichtabscheidung bei programmierbaren Bauelementen
DE102004046804B4 (de) Resistiv schaltender Halbleiterspeicher

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection