DE102004037152A1 - Speicherzelle, Speichereinrichtung sowie Verfahren zu deren Betrieb - Google Patents

Speicherzelle, Speichereinrichtung sowie Verfahren zu deren Betrieb Download PDF

Info

Publication number
DE102004037152A1
DE102004037152A1 DE200410037152 DE102004037152A DE102004037152A1 DE 102004037152 A1 DE102004037152 A1 DE 102004037152A1 DE 200410037152 DE200410037152 DE 200410037152 DE 102004037152 A DE102004037152 A DE 102004037152A DE 102004037152 A1 DE102004037152 A1 DE 102004037152A1
Authority
DE
Germany
Prior art keywords
memory
selection
memory cell
selection element
cell according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE200410037152
Other languages
English (en)
Inventor
Thomas Dr. Happ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE200410037152 priority Critical patent/DE102004037152A1/de
Publication of DE102004037152A1 publication Critical patent/DE102004037152A1/de
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/003Cell access
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/72Array wherein the access device being a diode
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/76Array using an access device for each cell which being not a transistor and not a diode
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/79Array wherein the access device being a transistor

Abstract

Es werden eine Speicherzelle (100), eine Speichereinrichtung (10) sowie ein Betriebsverfahren dafür vorgestellt. Kernidee der Erfindung ist, dass bei der zugrunde gelegten Speicherzelle (100) neben einem Speicherelement (10) mit einem Phasenwechselmaterial (16') als Speichermedium (16) auch ein Selektionselement (20) mit einer Schwellwertcharakteristik vorgesehen ist bzw. wird, wobei das Speicherelement (10) und das Selektionselement (20) elektrisch in Serie geschaltet sind.

Description

  • Die vorliegende Erfindung betrifft eine Speicherzelle, eine Speichereinrichtung sowie ein Verfahren zu deren Betrieb. Die Erfindung betrifft insbesondere ein Zellenselektionsverfahren sowie eine Arraybeschaltung für Phasenwechselspeicher.
  • Bei der Weiterentwicklung moderner Speicherkonzepte wurden auch so genannte Phasenwechselspeicher eingeführt. Bei diesen wird als Speichermedium ein Phasenwechselmaterial vorgesehen. Dem Phasenwechselmaterial können unterschiedliche physikalische und/oder chemische Phasen in Bezug auf seinen materiellen Zustand aufgeprägt werden. Jede der Phasen korrespondiert mit unterschiedlichen Werten der physikalischen und/oder chemischen Zustandsgrößen. Entsprechend können den unterschiedlichen Phasen unterschiedliche Speicherzustände zugeordnet werden. Durch Änderung oder Bestimmung der jeweiligen Phasen, die das Speichermedium annimmt oder angenommen hat, ist ein Programmieren oder Auslesen des jeweiligen Informationszustands möglich.
  • Problematisch bei bekannten Phasenwechselspeicherzellen ist, dass bei der Hochintegration derartiger Speicherzellen für den Vorgang des Löschens oder auch des Beschreibens, auf jeden Fall jedoch für den Vorgang des Rücksetzens (Reset) ein vergleichsweise hoher Energiebedarf oder Strombedarf auftritt, um das Speichermaterial vom kristallinen in einen amorphen Zustand zu überführen, da dabei ein Aufschmelzen des Phasenwechselmaterials notwendig ist. Die üblicherweise zum Auswählen der jeweiligen Speicherzellen vorgesehenen Bauelemente, z. B. Transistoren oder Dioden, benötigen bestimmte Dimensionierungen, um den für das Aufschmelzen des Speichermaterials notwendigen Strom tragen und liefern zu können.
  • Eine derartige Konzeption widerspricht also der Forderung nach einer Hochintegration auf den Phasenwechselspeichermechanismus beruhender Speichereinrichtungen mit einer Vielzahl von Speicherzellen.
  • Der Erfindung liegt die Aufgabe zugrunde, eine Speicherzelle, eine Speichereinrichtung sowie ein Betriebsverfahren dafür anzugeben, bei welchen auf besonders einfache und zuverlässige Art und Weise entsprechende Schreib-, Lösch- und Lesevorgänge beim Speichern auf der Grundlage eines Phasenwechselspeichermechanismus bei einem besonders geringen Platzbedarf für die entsprechenden Einrichtungen möglich ist.
  • Gelöst wird die der Erfindung zugrunde liegende Aufgabe bei einer Speicherzelle mit den Merkmalen des Anspruchs 1. Ferner wird die Aufgabe bei einer Speichereinrichtung mit den Merkmalen des Anspruchs 17 gelöst. Darüber hinaus wird die Aufgabe bei einem Betriebsverfahren für eine Speichereinrichtung mit den Merkmalen des Anspruchs 19 gelöst. Vorteilhafte Weiterbildungen sind jeweils Gegenstand der abhängigen Unteransprüche.
  • Die erfindungsgemäße Speicherzelle auf der Grundlage eines Phasenwechselspeichermechanismus ist mit einem Speicherelement mit einem Phasenwechselmaterial als Speichermedium und mit einem Selektionselement mit Schwellwertcharakteristik ausgebildet, wobei das Speicherelement und das Selektionselement elektrisch in Serie geschaltet sind.
  • Es ist somit eine Kernidee der vorliegenden Erfindung, zum Speicherelement elektrisch in Serie ein Selektionselement mit Schwellwertcharakteristik auszubilden. Dadurch wird erreicht, dass das Speicherelement erst ab einem bestimmten Schwellenpegel auf angelegt externe Potenziale reagiert und somit gegen Störpegel unempfindlich ist, wodurch ein Zusammenschalten und gemeinsames Betreiben einer Mehr- oder Vielzahl von Speicherzellen vom Typ mit einem Phasenwechselmechanismus vereinfacht werden.
  • Vorzugsweise ist das Selektionselement als resistives Selektionselement ausgebildet.
  • Ferner weist das Selektionselement eine Schwellschwertschaltcharakteristik auf.
  • Alternativ oder Zusätzlich ist es vorgesehen, dass das Selektionselement bei einer angelegten elektrischen Potenzialdifferenz unterhalb einer vorgegebenen ersten Schwellspannung eine vergleichsweise hochohmige elektrische Verbindung und oberhalb einer vorgegebenen zweiten Schwellspannung eine vergleichsweise niederohmige elektrische Verbindung zum Speicherelement aufweist oder bereitstellt.
  • Dabei kann es vorgesehen sein, dass die erste Schwellspannung der zweiten Schwellspannung vollständig oder in etwa entspricht oder diese unterschreitet.
  • Ferner ist es möglich, dass die erste und zweite Schwellspannung zwischen einem Drittel und zwei Drittel einer gegebenen Zellbetriebsspannung oder Zellzugriffsspannung liegen.
  • Besonders vorteilhaft ist es, wenn das Selektionselement als Selektionsmedium ein Schwellschaltmaterial mit einem Schwellwertschalteffekt aufweist.
  • Bei einer anderen Ausführungsform ist es vorgesehen, dass das Selektionselement als Selektionsmedium ein Schwellschaltmaterial mit einem Ovschinskyschalteffekt aufweist.
  • Ferner ist es möglich, dass das Selektionselement als Selektionsmedium ein Schwellschaltmaterial mit einem thermischen Schwellschalteffekt aufweist.
  • Gemäß einer weiteren zusätzlichen oder alternativen Ausführungsform ist es vorgesehen, dass das Selektionselement ein Selektionsmedium aus oder mit mindestens einem Chalkogenidmaterial aufweist, insbesondere mit einem Chalkogenidglas und/oder insbesondere in amorpher Form.
  • Es ist auch denkbar, dass das Selektionselement ein Selektionsmedium aus oder mit mindestens einem Metallchalkogenidmaterial aufweist.
  • Bei einer anderen alternativen oder zusätzliche Ausgestaltungsform ist es vorgesehen, dass das Speicherelement eine erste Elektrodeneinrichtung und eine zweite Elektrodeneinrichtung aufweist und dass zwischen der ersten Elektrodeneinrichtung des Speicherelements und der zweiten Elektrodeneinrichtung des Speicherelements und in elektrischem Kontakt mit diesen das Speichermedium mit oder aus dem Phasenwechselmaterial ausgebildet ist.
  • Dabei ist es denkbar, dass das Speicherelement einen ersten Anschluss und einen zweiten Anschluss aufweist und dass der erste Anschluss des Speicherelements mit der ersten Elektrodeneinrichtung des Speicherelements und. dass der zweite Anschluss des Speicherelements mit der zweiten Elektrodeneinrichtung des Speicherelements verbunden sind.
  • Ferner ist es möglich, dass das Selektionselement eine erste Elektrodeneinrichtung und eine zweite Elektrodeneinrichtung aufweist und dass zwischen der ersten Elektrodeneinrichtung des Selektionselements und der zweiten Elektrodeneinrichtung des Selektionselements und in elektrischem Kontakt mit diesen das Selektionsmedium aus dem Schwellschaltmaterial ausgebildet ist.
  • Dabei ist es möglich, dass das Selektionselement einen ersten Anschluss und einen zweiten Anschluss aufweist und dass der erste Anschluss des Selektionselements mit der ersten Elektrodeneinrichtung des Selektionselements und dass der zweite Anschluss Selektionselements mit der zweiten Elektrodeneinrichtung Selektionselements verbunden sind.
  • Die erfindungsgemäße Speicherzelle kann mit einem Wortleitungsanschluss (WA) und mit einem Bitleitungsanschluss ausgebildet sein. Es ist insbesondere der Bitleitungsanschluss mit dem zweiten Anschluss oder der zweiten Elektrodeneinrichtung des Speicherelements elektrisch verbunden. Ferner ist insbesondere der Wortleitungsanschluss mit dem ersten Anschluss oder der ersten Elektrodeneinrichtung des Selektionselements elektrisch verbunden.
  • Durch die Erfindung wird auch eine Speichereinrichtung mit einer Mehrzahl Speicherzellen gemäß der vorliegenden Erfindung geschaffen, die in einem Speicherbereich angeordnet sind.
  • Der Speicherbereich ist z. B. matrixartig und/oder als so genanntes Cross-Point-Array ausgebildet, wobei die einzelnen Speicherzellen Kreuzungspunkten zwischen zugeordneten Bitleitungen und Wortleitungen zugeordnet und mit diesen verbunden sind.
  • Es wird auch ein Verfahren für den Betrieb einer erfindungsgemäßen Speichereinrichtung geschaffen, bei welchem die vorgesehenen Speicherzellen mittels eines 1/3-Selektionsverfahrens ausgewählt werden.
  • Denkbar ist auch ein Halfselectverfahren.
  • Bei dem Verfahren werden z. B. die Bitleitung zur auszuwählenden Speicherzelle mit der Auswahlspannung oder Selektionsspannung und die Wortleitung der auszuwählenden Speicherzelle mit einem Nullpotenzial und die Bitleitungen der nicht auszu wählenden Speicherzellen, welche nicht mit der auszuwählenden Speicherzelle verbunden sind, mit einem Drittel der Selektionsspannung und die Wortleitungen der nicht zu selektierenden Speicherzellen, die nicht mit der zu selektierenden Speicherzelle verbunden sind, mit zwei Drittel der Selektionsspannung beaufschlagt werden.
  • Diese und weitere Aspekte der vorliegenden Erfindung werden nochmals anhand der nachstehenden Bemerkungen näher erläutert.
  • Diese und weitere Aspekte der vorliegenden Erfindung werden anhand der nachstehenden Bemerkungen näher erläutert:
    Die Erfindung betrifft insbesondere ein Zellenselektionsverfahren und eine Arraybeschaltung für Phasenwechselspeicher.
  • Phasenwechselspeicher (phase change memory: PCM) sind ein vielversprechendes Konzept für einen schnellen, nichtflüchtigen und gut skalierbaren Speicher, der entweder als Alternative zu Flash oder eventuell sogar als universeller Speicher geeignet sein könnte [Ovonyx99, Gill02]. Dieses resistive Speicherverfahren beruht auf dem erheblichen Widerstandsunterschied von mehreren Größenordnungen zwischen dem kristallinen sowie dem amorphen Phasenzustand von Chalkogenidgläsern wie z. B. GeSbTe oder AgInSbTe. Durch Aufschmelzen durch joulesche Verlustwärme und anschließendes Abschrecken kann der PC-Widerstand in den amorphen Zustand geschrieben werden, während längeres Verweilen bei mittleren Temperaturen (>Tcryst) die Kristallisation zur Folge hat.
  • Als Hauptschwierigkeit für die Realisierung hochdichter Speicher hoher Kapazität wird derzeit der relativ hohe Strombedarf für den RESET-Vorgang, d. h. den Übergang vom kristallinen zum amorphen Zustand angesehen, der das Aufschmelzen des PC-Widerstands erfordert. Dieser Strombedarf erschwert die Integration von PCM-Speicherzellen mit minimalen Abmessungen mit einem geeigneten Selektionsbauelement mit minimalen Abmessungen im Array (d. h. Transistor bzw. Diode) bzw. macht diese unmöglich. D. h., es sind relativ breite, d. h. große Transistoren oder Dioden im Zellenfeld nötig, was die minimale Zellgröße beschränkt und damit die Rentabilität des Speicherverfahrens in Frage stellt.
  • Hier wird ein neuartiges Auswahlelement auf der Basis des Schwellschaltens (Ovschinskyschalten) in Chalkogenidgläsern beschrieben, das vergleichbare Stromdichten wie der PC-Widerstand selbst tragen kann und daher prinzipiell eine Arrayarchitektur mit 4 F2 Zellgröße erlaubt.
  • Bisher bekannt sind Zellenfeldarchitekturen die Feldeffekttransistoren ([Ovonyx99]), Bipolartransistoren ([Gill02]) oder Bipolardioden ([Neale70)) als Selektionsbauelemente verwenden: 2 bis 4.
  • Diese leiden an den oben genannten Schwierigkeiten, minimalkompakte Abmessungen zu realisieren: Die Transistoren bzw. Dioden müssen breiter als 1F ausgeführt werden, um eine entsprechende Stromtragfähigkeit zu gewährleisten. Damit werden die einzelnen Speicherzellen relativ groß, und/oder es sind komplexe BiCMOS Prozesse notwendig.
  • Das Maß der Dinge ist derzeit [Gill02] mit 8 F2 bei 0,18 μm und Bipolarauswahltransistor.
  • Weiterhin wurde von einem Speicher auf der Basis von Schwellwertschalten in Chalkogenidmaterialien berichtet, der kein weiteres Selektionsbauelement benötigt [Chen03]. Dieser nutzt die Möglichkeit aus, die Schwellspannung durch kurze Spannungspulse gezielt zu verschieben. Die physikalische Ursache dieser Schwellenverschiebung sowie deren Stabilität – insbe sondere bei höheren Temperaturen – und damit die Eignung dieses Speichereffekts sind allerdings unklar.
  • Das hier beschriebene Selektverfahren nutzt einen Schwellwert-Schalteffekt (z. B. Ovschinskyschalten in amorphen Chalkogenidgläsern) in Verbindung mit der 1/3-Selektionsmethode im Cross-Point-Array um die einzelnen Zellen im Array eindeutig zu adressieren. Dieses Verfahren bietet damit den Vorteil, eine Phasenwechselspeicherzelle mit im Prinzip 4 F2 realisieren zu können.
  • Bei der 1/3-Methode wird die gewünschte Zelle im Array mit 0 bzw. der Spannung U über Bitleitung (BL) und Wortleitung (WL) adressiert. Alle weiteren BL werden mit U/3 und alle weitere WL mit 2U/3 beaufschlagt, was maximal zu einem Störpegel auf den nicht selektierten Zellen von +–U/3 führt: 5. Dieser Störpegel wird bei dem hier vorgestellten Verfahren durch das zu jedem Speicherelement in Serie geschalteten Selektionselement mit Schwellwertschaltcharakteristik unterdrückt: Unterhalb der Schwellspannung ist das Selektionselement sehr hochohmig, was den Stromfluss durch das Speicherelement verhindert. Oberhalb der Schwellspannung wird das Selektelement niederohmig, so dass die selektierte Speicherzelle ausgelesen bzw. geschrieben werden kann.
  • Für die tatsächliche Integration von Speicher- und Selektelement müssen die jeweiligen Widerstandscharakteristiken bzw. die nichtlinearen Strom-Spannungskennlinien aufeinander abgestimmt werden. So ist beispielsweise zu berücksichtigen, dass im Lesefall der Speicherzelle (d. h. minimalem fließendem Strom) der Spannungsabfall über dem Selektelement größer als dessen Haltespannung sein muss, damit das Selektelement während des Lesevorgangs stets im durchgeschalteten Zustand verbleibt. Dies legt eine untere Grenze für den (dynamischen) Widerstand im Fall des durchgeschalteten Selektelements fest. Auf der anderen Seite sollte dieser Vorwiderstand auch nicht beliebig hoch gewählt werden, da sonst unnötige Wärmedissipation entsteht. Weiterhin ist es günstig, wenn der Off-Widerstand des Selektelements deutlich höher ist als der amorphe Zustand des Speicherelements, da so zunächst die gesamte Spannung eines Lese- bzw. Schreibpulses hauptsächlich über dem Selektdevice abfällt, dieses stabil durchschaltet und der gewünschte Strompuls auf das Speicherelement gegeben werden kann. Dabei kann u. U. die nur mit endlicher Geschwindigkeit ablaufende Ladungsträgerrekombination im Selektelement dessen leitfähigen Zustand nach dem Durchschalten auch bei extrem niedrigen Strömen noch für eine gewisse Zeit stabilisieren [Pirovano02].
  • Die Parameter für die Abstimmung der beiden Elemente sind Materialzusammensetzung (d. h. spezifischer Widerstand) sowie Schichtdicke, mit denen der Widerstand und die Schwellspannung relativ unabhängig voneinander eingestellt werden können. Dies ist exemplarisch in 10 für AgInSbTe dargestellt, welches mit 0,4 V deutlich niedrigere Schwellspannungen als GeSbTe-Schichten mit vergleichbarem Widerstand aufweist: 8.
  • Weiterhin ist die thermische Ankopplung des Selektelements an die Umgebung sowie die Stromdichte in demselben bedeutsam, um eine zu starke Aufheizung und damit eine Kristallisation während des Strompulses zu verhindern. Dafür sind insbesondere die neuartigen, auf (AgIn)-SbTe bzw. Metall-Sb basierenden ,fast-growth' Phasenwechselmaterialkombinationen geeignet, die eine deutlich höhere Kristallisationstemperatur als GST-Materialien besitzen: 9. Alternativ kommen verschiedene Dotierstrategien in Frage, um die geeigneten Materialeigenschaften zu erzielen [Kojima98, Wang02,Terao89]. Eine mögliche Realisierung einer geeigneten thermischen Umgebung ist im konkreten Integrationsvorschlag in 13 vorgestellt.
  • Konkret könnten die Spannungs- bzw. Widerstandsbedingungen bei einer erfolgreichen Kombination – hier exemplarisch an die im Anhang 9 dargestellte Speicherkennlinie aus [Ha03] angepasst – wie folgt aussehen:
    Figure 00100001
  • Durch diese Kombination erhöht sich die gesamte Betriebsspannung während des RESET-Vorgangs auf ca. 2,3 V. Die zu erwartenden Störpegel von 0,77 V werden entsprechend von den nicht selektierten Speicherzellen ferngehalten.
  • Hier wird ein Schwellschalteffekt (z. B. Ovschinskyschalten in Chalkogenidgläsern) in Verbindung mit der 1/3-Selektionsmethode im Cross-Point-Array (vgl. 6 und 7) als Selektionsbauelement ausgenutzt, um eine eindeutige Adressierung einzelner Speicherzellen zu ermöglichen sowie Störeinflüsse zwischen verschiedenen Zellen zu eliminieren.
  • Prinzipiell kommen dabei jedoch auch andere Schwellwertschaltmechanismen (z. B. thermisches Schwellschalten in Metallchalkogeniden wie CrS, FeS, CuS, GaSe, ZnS, ... etc.) sowie entsprechend auch andere Technologien für das Speicherelement (z. B. Polymerspeicher, Perovskitspeicher, etc.) bei erfindungsgemäßer Funktionsweise in Frage.
  • Ein mögliches Ausführungsbeispiel eines derartigen Cross-Point-Arrays ist in 12 dargestellt. Die einzelnen Zellen des Phasenwechselspeichers umfassen dabei lediglich den Selektionsserienwiderstand sowie die eigentliche Speicherzelle. Wie im 13 dargestellt ist, lassen sich diese auf 4 F2 integrieren. Dort wird auch bereits eine bevorzugte Geometrie vorgestellt, welche die Aufheizungseffekte im Selektionsele ment minimiert und im Speicherelement maximiert, was die mögliche Kristallisation des Selektionselements im Dauerbetrieb vermeidet.
  • Nachfolgend wird die vorliegende Erfindung anhand schematischer Zeichnungen auf der Grundlage bevorzugter Ausführungsformen näher erläutert.
  • 1 ist ein Blockdiagramm, das in schematischer Art und Weise eine bevorzugte Ausführungsform der erfindungsgemäßen Speicherzelle illustriert.
  • 2-4 zeigen in schematischer Form Speicherarrays mit entsprechenden Selektionsbauelementen, wie sie im Stand der Technik bekannt sind.
  • 5 zeigt in schematischer Form die Beschaltung eines Speicherarrays gemäß einer bevorzugten Ausführungsform des erfindungsgemäßen Betriebsverfahrens für eine Speichereinrichtung.
  • 6, 7 erläutern Details zu einer bevorzugten Ausführungsform des erfindungsgemäßen Betriebsverfahrens und insbesondere zur Selektion mittels Stellwertschaltern.
  • 8-10 illustrieren das typische Schwellwertschaltverhalten bei verschiedenen Phasenumwandlungsmaterialien.
  • 11 illustriert mittels eines Graphen bestimmte Eigenschaften verschiedener Phasenumwandlungsmaterialien im Hinblick auf die Kristallisation.
  • 12 zeigt eine Ausführungsform der erfindungsgemäßen Speichereinrichtung.
  • 13 zeigt in schematischer und geschnittener Seitenansicht eine Ausführungsform der erfindungsgemäßen Speicherzelle, insbesondere im Hinblick auf die Integration und bestehende Materialkombinationen.
  • Nachfolgend werden funktionell und/oder strukturell ähnliche oder äquivalente Elemente mit denselben Bezugszeichen bezeichnet. Nicht in jedem Fall ihres Auftretens wird eine detaillierte Beschreibung wiederholt.
  • 1 zeigt in Form eines Blockdiagramms eine bevorzugte Ausführungsform der erfindungsgemäßen Speicherzelle 100.
  • Kernstück der in 1 dargestellten Speicherzelle 100 ist das eigentliche Speicherelement 10. Zusätzlich vorgesehen ist neben dem Speicherelement 10 das dazugehörige Selektionselement 20, mit welchem auf das Speicherelement 10 und die darin enthaltenen oder einzubringenden Informationsinhalte zugegriffen werden kann.
  • Das Speicherelement 10 besteht in seinem Kern aus einem Speichermedium 16, welches von einem Phasenwandlungsmaterial 16' gebildet wird. Das Speichermedium 16 ist zwischen einer ersten Elektrodeneinrichtung oder Elektrode 14 und einer zweiten Elektrodeneinrichtung oder Elektrode 18 ausgebildet und angeordnet. Das Speichermedium 16 steht mit den ersten und zweiten Elektroden 14 und 18 in direktem elektrischem Kontakt. Die erste Elektrodeneinrichtung 14 ist mit einem ersten Anschluss 11 verbunden. Die zweite Elektrodeneinrichtung 18 des Speicherelements 10 ist mit einem zweiten Anschluss 12 verbunden.
  • Das Selektionselement 20 weist als Kernbaustein das Selektionsmedium 26 auf, welches aus oder mit einem Schwellschaltmaterial oder Schwellwertschaltmaterial 26' ausgebildet ist.
  • Das Selektionsmedium 26 ist zwischen einer vorgesehenen ersten Elektrode 24 und einer vorgesehenen zweiten Elektrode 28 des Selektionselements 20 angeordnet und ausgebildet und steht mit diesem in elektrischem Kontakt. Die erste Elektrode 24 des Selektionselements 20 ist mit einem ersten Anschluss 21 des Selektionselements 20 verbunden. Die zweite Elektrode 28 des Selektionselements 20 ist mit einem zweiten Anschluss 22 des Selektionselements 20 elektrisch verbunden.
  • Des weiteren weist die erfindungsgemäße Speicherzelle 100 noch einen Bitleitungsanschluss BA zum Anschluss an eine externe Bitleitung sowie einen Wortleitungsanschluss WA zur externen Kontaktierung mit einer vorzusehenden Wortleitung WL auf. Der Bitleitungsanschluss BA ist mit dem zweiten Anschluss 12 des Speicherelements 10 elektrisch verbunden. Der Wortleitungsanschluss WA ist mit dem ersten Anschluss 21 des Selektionselements 20 elektrisch leitend verbunden. Außerdem sind der zweite Anschluss 22 des Selektionselements 20 und der erste Anschluss 11 des Speicherelements miteinander elektrisch verbunden.
  • Bei einer anderen Ausführungsform können Bitleitungsanschluss BA und Wortleitungsanschluss WA auch miteinander vertauscht werden oder sein.
  • 5 zeigt in schematischer Art und Weise eine erfindungsgemäße Speichereinrichtung 1 mit einer Mehrzahl Speicherzellen 100, die matrixartig in Form eines so genannten Cross-Point-Arrays angeordnet sind und mit entsprechenden Wortleitungen WL und Bitleitungen BL verbunden sind. Das Selektieren einer gewünschten Speicherzelle erfolgt dadurch, dass diejenige Bitleitung, die mit der zu selektierenden Speicherzelle 100 verbunden ist, auf das Selektionspotenzial U gesetzt wird und dass diejenige Wortleitung WL, die mit der auszuwählenden Speicherzelle 100 verbunden ist, auf das Potenzial 0 gesetzt wird, wogegen alle anderen Bitleitungen und Wortleitungen, die jeweils nicht mit der auszuwählenden Speicherzelle 100 verbunden sind, auf ein Drittel bzw. auf zwei Drittel der Selektionsspannung U gesetzt werden. In der 5 ist die auszuwählende Speicherzelle schwarz markiert und trägt zusätzlich das Bezugszeichen A. Sämtliche Speicherzellen 100, A der Ausführungsform der 5 können die Struktur nach 1 aufweisen.
  • Die 12 zeigt in schematischer Art und Weise ein Schaltungsdiagramm, wie es in etwa der Anordnung der 5 zugrunde liegen kann. Die Speicherzellen 100 bestehen jeweils, wie oben bereits im Detail dargelegt wurde, aus einem Speicherelement 10, nämlich einem resistiven Speicherelement 10, und einem Selektionselement 20, in Form eines resistiven Schwellwertschalters. Die in 12 gezeigte erfindungsgemäße Speichereinrichtung 1 wird über entsprechende Bitleitungen BL und Wortleitungen WL angesprochen, wobei im Bereich der Wortleitungen jeweils auch noch Leseverstärker SA zum Auslesen der Informationsinhalte in den Speicherzellen 100 vorgesehen sind.
  • 13 zeigt in geschnittener Seitenansicht eine Ausführungsform einer erfindungsgemäßen Speicherzelle 100, und zwar in Form eines im Wesentlichen vertikal sich erstreckenden Devices. In einem Dielektrikum 30, z. B. aus Siliziumdioxid oder Siliziumnitrid, ist zentral eine Durchgangskontaktierung in Form einer Metallisierung, z. B. aus Wolfram, eingebracht, durch welche zum einen ein Teil des Wortleitungsanschlusses WA und zum anderen der erste Anschluss 21 für das Selektionselement 20 und dessen erste Elektrode 21 gebildet wird. Oberhalb der Oberfläche 30a oder Grenzfläche 30a des Dielektrikums 30 schließt sich das Selektionsmedium 26 aus einer Chalkogenidmaterialschicht 26' mit hoher Kristallisationstemperatur und bevorzugt guter thermischer Ankopplung und reduzierter Stromdichte an. Oberhalb der Oberfläche 26a oder Grenzfläche 26a des Selektionsmediums 26 schließt sich zentral im Dielektrikum 30 eine Zwischenmetallisierung 40 an, durch welche die zweite Elektrode 28 des Selektionselements 20 der zweite Anschluss 22 des Selektionselements 20., der erste Anschluss 11 des Speicherelements 10 sowie die erste Elektrode 14 des Speicherelements 10 gebildet werden. Die Zwischenmetallisierung 40 dient darüber hinaus als Diffusionsbarriere und zur thermischen Isolierung, sie kann z. B. bestehen aus Titannitrid oder Tantalnitrid. In Kontakt mit der ersten Elektrodeneinrichtung 14 des Speicherelements 10 schließt sich direkt an den Oberflächenbereich 14a das Speichermedium 16 aus dem Phasenwechselmaterial 16' an, gefolgt von der zweiten Elektrode 16 des Speicherelements 10. Es folgt dann der zweite Anschluss 12 des Speicherelements 10 und der Bitleitungsanschluss BA. Der Bitleitungsanschluss BA, der zweite Anschluss 12 des Speicherelements 10 sowie die zweite Elektrode 18 des Speicherelements 10 werden von einem Kontakt 50 zu höheren Metallisierungsebenen gebildet.
  • Zitierte Literatur
    • [Chen03] Y.C. Chen, C.F. Chen, C.T. Chen, J.Y. Yu, S. Wu, S.L. Lung, R. Liu, and C.Y. Lu, "An Access-Transistor-Free (0T/1R) Non-Volatile Resistance Random Access Memory (RRAM) Using a Novel Threshold Switching, Self-Rectifying Chalkogenide Device", IEDM, 2003.
    • [Gill02] M. Gill, T. Lowrey, J. Park, "Ovonic unified memory – a high performance nonvolatile memory technology for stand alone memory and embedded applications", ISSCC, 2002
    • [Ha03] Y.H Ha, J.H. Yi, H. Horii, J.H. Park, S.H. Joo, 5.0. Park, U-In Chung, J.T. Moon, "An edge contact type cell for phase change RAM featuring very low power consumption", VLSI, 2003.
    • [Kojima98] R. Kojima, S. Okabayashi, T. Kashihara, K. Horai, T. Matsunaga, E. Ohno, N. Yamada, T. Ohta, "Nitrogen doping effect on phase change optical disks", Jpn. J. Appl. Phys. 37 Part 1 (4B), 2098, 1998.
    • [Lankhorst03] M. Lankhorst, R. Wolters, L. van Pieterson, W. Ketelaars, J. van Hulle, F. van den Heuvel, J. van Zijl, J. Roosen, "Fast-Switching and long Data-Retention Materials For Phase-Change Memory", MRS Fall 2003 Meeting, Boston, MA, 2003
    • [Neale70] R.G. Neale, D.L. Nelson, G.E. Moore, "Nonvolatile and reprogrammable, the readmostly memory is here", Electronics, 9, 56, 1970.
    • [Ovonyx99] "Ovonic unified memory", http://www.ovonyx.com/technology.pdf, 1999
    • [Pirovano02] A. Pirovano, A.L. Lacaita, D. Merlani, A. Benvenuti, F. Pellizer, R. Bez, «Electronic switching in phase-change memory cells», IEDM, 2002.
    • [Terao89] M. Terao, Y. Miyauchi, K. Andoo, R. Tamura, "Effect of transition metal addition to a Ge-Sb-Te phase-change optical recording film", Optoelectronics – Devices and Technologies 4 (2), 223, 1989.
    • [Wang02] W.H. Wang, M.H. Lin, T.K. Lu, W.C. His, M.H.Huang, H.F. Tsai, J.M. Chuang, S. Wang, "Study of cyclability enhanced by Nitrogen doping for digital versatile disk random access memory media", Jpn. J. Appl. Phys. 41 Part I (12), 7377, 2002.
  • 1
    Speichereinrichtung
    10
    Speicherelement
    11
    erster Anschluss
    12
    zweiter Anschluss
    14
    erste Elektrode
    16
    Speichermedium
    16'
    Schwellschaltmaterial, Schwellwertmaterial, Pha
    senwechselmaterial
    18
    zweite Elektrode
    20
    Selektionselement
    21
    erster Anschluss
    22
    zweiter Anschluss
    24
    erste Elektrode
    24a
    Oberflächenbereich
    26
    Selektionsmedium
    26a
    Oberflächenbereich
    26'
    Schwellschaltmaterial, Schwellwertmaterial
    28
    zweite Elektrode
    30
    Dielektrikum
    30a
    Oberflächenbereich
    40
    Zwischenmetallisierung
    40a
    Oberflächenbereich
    50
    Kontakt
    100
    Speicherzelle

Claims (20)

  1. Speicherzelle auf der Grundlage eines Phasenwechselspeichermechanismus: – mit einem Speicherelement (10) mit einem Phasenwechselmaterial (16') als Speichermedium (16) und – mit einem Selektionselement (20) mit Schwellwertcharakteristik, – wobei das Speicherelement (10) und das Selektionselement (20) elektrisch in Serie geschaltet sind.
  2. Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, dass das Selektionselement (20) als resistives Selektionselement (20) ausgebildet ist.
  3. Speicherzelle nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass Selektionselement (20) eine Schwellschwertschaltcharakteristik aufweist.
  4. Speicherzelle nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Selektionselement (20) bei einer angelegten elektrischen Potenzialdifferenz unterhalb einer vorgegebenen ersten Schwellspannung (Uth1) eine vergleichsweise hochohmige elektrische Verbindung und oberhalb einer vorgegebenen zweiten Schwellspannung (Uth2) eine vergleichsweise niederohmige elektrische Verbindung zum Speicherelement (10) aufweist oder bereitstellt.
  5. Speicherzelle nach Anspruch 4, dadurch gekennzeichnet, dass die erste Schwellspannung (Uth1) der zweiten Schwellspannung (Uth2) vollständig oder in etwa entspricht oder diese unterschreitet.
  6. Speicherzelle nach einem der vorangehenden Ansprüche 4 oder 5, dadurch gekennzeichnet, dass die erste und zweite Schwellspannung (Uth1, Uth2) zwischen einem Drittel und zwei Drittel einer gegebenen Zellbetriebsspannung oder Zellzugriffsspannung (U) liegen.
  7. Speicherzelle nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Selektionselement (20) als Selektionsmedium (26) ein Schwellschaltmaterial (26') mit einem Schwellwertschalteffekt aufweist.
  8. Speicherzelle nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Selektionselement (20) als Selektionsmedium (26) ein Schwellschaltmaterial (26') mit einem Ovschinskyschalteffekt aufweist.
  9. Speicherzelle nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Selektionselement (20) als Selektionsmedium (26) ein Schwellschaltmaterial (26') mit einem thermischen Schwellschalteffekt aufweist.
  10. Speicherzelle nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Selektionselement (20) ein Selektionsmedium (26) aus oder mit mindestens einem Chalkogenidmaterial aufweist, insbesondere mit einem Chalkogenidglas und/oder insbesondere in amorpher Form.
  11. Speicherzelle nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Selektionselement (20) ein Selektionsmedium (26) aus oder mit mindestens einem Metallchalkogenidmaterial aufweist.
  12. Speicherzelle nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, – dass das Speicherelement (10) eine erste Elektrodeneinrichtung (14) und eine zweite Elektrodeneinrichtung (18) aufweist und – dass zwischen der ersten Elektrodeneinrichtung (14) des Speicherelements (10) und der zweiten Elektrodeneinrichtung (18) des Speicherelements (10) und in elektrischem Kontakt mit diesen das Speichermedium (16) mit oder aus dem Phasenwechselmaterial (16') ausgebildet ist.
  13. Speicherzelle nach Anspruch 12, dadurch gekennzeichnet, – dass das Speicherelement (10) einen ersten Anschluss (11) und einen zweiten Anschluss (12) aufweist und – dass der erste Anschluss (11) des Speicherelements (10) mit der ersten Elektrodeneinrichtung (14) des Speicherelements (10) und dass der zweite Anschluss (12) des Speicherelements (10) mit der zweiten Elektrodeneinrichtung (18) des Speicherelements (10) verbunden sind.
  14. Speicherzelle nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, – dass das Selektionselement (20) eine erste Elektrodeneinrichtung (24) und eine zweite Elektrodeneinrichtung (28) aufweist und – dass zwischen der ersten Elektrodeneinrichtung (24) des Selektionselements (20) und der zweiten Elektrodeneinrichtung (28) des Selektionselements (20) und in elektrischem Kontakt mit diesen das Selektionsmedium (26) mit oder aus dem Schwellschaltmaterial (26') ausgebildet ist.
  15. Speicherzelle nach Anspruch 14, dadurch gekennzeichnet, – dass das Selektionselement (20) einen ersten Anschluss (11) und einen zweiten Anschluss (12) aufweist und – dass der erste Anschluss (21) des Selektionselements (20) mit der ersten Elektrodeneinrichtung (24) des Selektionselements (20) und dass der zweite Anschluss (22) Selektionselements (20) mit der zweiten Elektrodeneinrichtung (28) Selektionselements (20) verbunden sind.
  16. Speicherzelle nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, – dass ein Wortleitungsanschluss (WA) und ein Bitleitungsanschluss (BA) vorgesehen sind, – dass insbesondere der Bitleitungsanschluss (BA) mit dem zweiten Anschluss (12) oder der zweiten Elektrodeneinrichtung (18) des Speicherelements (10) elektrisch verbunden ist und/oder – dass insbesondere der Wortleitungsanschluss (WA) mit dem ersten Anschluss (21) oder der ersten Elektrodeneinrichtung (24) des Selektionselements (20) elektrisch verbunden ist.
  17. Speichereinrichtung mit einer Mehrzahl Speicherzellen (100) nach einem der vorangehenden Ansprüche 1 bis 16, die in einem Speicherbereich angeordnet sind.
  18. Speichereinrichtung nach Anspruch 17, bei welcher der Speicherbereich matrixartig und/oder als so genanntes Cross-Point-Array ausgebildet ist, wobei die einzelnen Speicherzellen (100) Kreuzungspunkten zwischen zugeordneten Bitleitungen (BL) und Wortleitungen (WL) zugeordnet und mit diesen verbunden sind.
  19. Verfahren für den Betrieb einer Speichereinrichtung nach einem der Ansprüche 17 oder 18, bei welchem die vorgesehenen Speicherzellen (100) mittels eines 1/3-Selektionsverfahrens ausgewählt werden.
  20. Verfahren nach Anspruch 19, – bei welchem die Bitleitung (BL) zur auszuwählenden Speicherzelle (100, A) mit der Auswahlspannung oder Selektionsspannung (U) und die Wortleitung (WL) der auszuwählenden Speicherzelle (100, A) mit einem Nullpotenzial beaufschlagt werden und – bei welchem die Bitleitungen (BL) der nicht auszuwählenden Speicherzellen (100), welche nicht mit der auszuwählenden Speicherzelle (100, A) verbunden sind, mit einem Drittel der Selektionsspannung (U) und die Wortleitungen (WL) der nicht zu selektierenden Speicherzellen (100), die nicht mit der zu selektierenden Speicherzelle (100, A) verbunden sind, mit zwei Drittel der Selektionsspannung (U) beaufschlagt werden.
DE200410037152 2004-07-30 2004-07-30 Speicherzelle, Speichereinrichtung sowie Verfahren zu deren Betrieb Ceased DE102004037152A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200410037152 DE102004037152A1 (de) 2004-07-30 2004-07-30 Speicherzelle, Speichereinrichtung sowie Verfahren zu deren Betrieb

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200410037152 DE102004037152A1 (de) 2004-07-30 2004-07-30 Speicherzelle, Speichereinrichtung sowie Verfahren zu deren Betrieb

Publications (1)

Publication Number Publication Date
DE102004037152A1 true DE102004037152A1 (de) 2006-03-23

Family

ID=36001459

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200410037152 Ceased DE102004037152A1 (de) 2004-07-30 2004-07-30 Speicherzelle, Speichereinrichtung sowie Verfahren zu deren Betrieb

Country Status (1)

Country Link
DE (1) DE102004037152A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008104462A1 (en) * 2007-02-27 2008-09-04 International Business Machines Corporation Rectifying element for a crosspoint based memory array architecture
EP2003651A1 (de) * 2007-06-14 2008-12-17 Samsung Electronics Co., Ltd. Speichervorrichtung und Herstellungsverfahren dafür
EP2172940A1 (de) * 2008-10-07 2010-04-07 Samsung Electronics Co., Ltd. Mehrschichtige Speichervorrichtung mit Oxiddünnschichttransistor
DE112010004406B4 (de) 2009-11-16 2021-11-18 International Business Machines Corporation Phasenwechsel-Speichervorrichtung geeignet zum Betrieb bei hoher Temperatur und Verfahren zum Betreiben derselben

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040113137A1 (en) * 2002-12-13 2004-06-17 Lowrey Tyler A. Memory and access device and method therefor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040113137A1 (en) * 2002-12-13 2004-06-17 Lowrey Tyler A. Memory and access device and method therefor

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008104462A1 (en) * 2007-02-27 2008-09-04 International Business Machines Corporation Rectifying element for a crosspoint based memory array architecture
US8203873B2 (en) 2007-02-27 2012-06-19 International Business Machines Corporation Rectifying element for a crosspoint based memory array architecture
US8817533B2 (en) 2007-02-27 2014-08-26 International Business Machines Corporation Crosspoint array and method of use with a crosspoint array having crossbar elements having a solid electrolyte material used as a rectifier with a symmetric or substantially symmetric resistive memory
TWI462094B (zh) * 2007-02-27 2014-11-21 Ibm 交點式記憶體陣列架構之整流元件
EP2003651A1 (de) * 2007-06-14 2008-12-17 Samsung Electronics Co., Ltd. Speichervorrichtung und Herstellungsverfahren dafür
JP2008311663A (ja) * 2007-06-14 2008-12-25 Samsung Electronics Co Ltd メモリ素子
US8274067B2 (en) 2007-06-14 2012-09-25 Samsung Electronics Co., Ltd. Memory devices and methods of manufacturing the same
EP2172940A1 (de) * 2008-10-07 2010-04-07 Samsung Electronics Co., Ltd. Mehrschichtige Speichervorrichtung mit Oxiddünnschichttransistor
CN101714404A (zh) * 2008-10-07 2010-05-26 三星电子株式会社 包括氧化物薄膜晶体管的多层存储设备
DE112010004406B4 (de) 2009-11-16 2021-11-18 International Business Machines Corporation Phasenwechsel-Speichervorrichtung geeignet zum Betrieb bei hoher Temperatur und Verfahren zum Betreiben derselben

Similar Documents

Publication Publication Date Title
DE102004026003B3 (de) Resistive Speicherzellen-Anordnung
US9934850B2 (en) Accessing memory cells in parallel in a cross-point array
DE102008018955B4 (de) Auf Strombereich abgestimmte Messarchitektur für Multipegel-Phasenänderungsspeicher
DE102009050746B4 (de) Verfahren zum Mehrebenen-Auslesen einer Phasenwechselspeicherzelle sowie Phasenwechselspeicher
DE102017128948A1 (de) Hoch-Dichte-3D-Vertikaler-ReRAM mit bidirektionalem Schwellwert-Typ-Selektor
DE102004020575B3 (de) Halbleiterspeicherbauelement in Cross-Point-Architektur
DE69827598T2 (de) Speicherelement mit energiesteuerungsmechanismus
DE102004041330B3 (de) Speicherschaltung mit ein Widerstandsspeicherelement aufweisenden Speicherzellen
DE102006037711B4 (de) Phasenwechselspeicherbauelement mit direktem Zugriff und globalen und lokalen Bitleitungen
DE102008030418B4 (de) Quasi-Differenzielle Leseoperation
DE112007001750T5 (de) Phasenwechselspeicherbauelement
WO2005041196A1 (de) Phasenwechselspeicher, phasenwechselspeicheranordnung, phasenwechselspeicherzelle, 2d-phasenwechselspeicherzellen-array, 3d-phasenwechselspeicherzellen-array und elektronikbaustein
DE102005003675A1 (de) CBRAM-Zelle mit einem reversiblen Leitungsbrücken-Mechanismus
CN1983443A (zh) 存储装置和半导体装置
DE102018114172A1 (de) Phasenänderungsspeicherelektrode mit mehreren thermischen Schnittstellen bzw. Grenzflächen
DE102007015540A1 (de) Speicherzelle, Speichervorrichtung und Verfahren zu deren Betätigung
DE102008026432A1 (de) Integrierte Schaltung, Speichermodul sowie Verfahren zum Betreiben einer integrierten Schaltung
DE102004018715B3 (de) Speicherzelle zum Speichern einer Information, Speicherschaltung sowie Verfahren zum Herstellen einer Speicherzelle
DE102017113967A1 (de) Adaptiver betrieb von 3-d-speicher
DE102007037117B4 (de) Temperatursensor, integrierte Schaltung, Speichermodul sowie Verfahren zum Sammeln von Temperaturbehandlungsdaten
DE102007001222A1 (de) Festkörperelektrolyt-Speichervorrichtung
EP1835509A1 (de) Speicherzelle, Speicher mit einer Speicherzelle und Verfahren zum Einschreiben von Daten in eine Speicherzelle
DE102006010531A1 (de) Speichervorrichtung und Verfahren zum Betreiben einer solchen Speichervorrichtung
DE102020122716A1 (de) Resistive Speichervorrichtung, die eine Bitleitungsspannung steuert
DE102004037152A1 (de) Speicherzelle, Speichereinrichtung sowie Verfahren zu deren Betrieb

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8131 Rejection