DE102006061720B4 - Speichervorrichtung zum Lesen/Schreiben von Daten - Google Patents

Speichervorrichtung zum Lesen/Schreiben von Daten Download PDF

Info

Publication number
DE102006061720B4
DE102006061720B4 DE102006061720A DE102006061720A DE102006061720B4 DE 102006061720 B4 DE102006061720 B4 DE 102006061720B4 DE 102006061720 A DE102006061720 A DE 102006061720A DE 102006061720 A DE102006061720 A DE 102006061720A DE 102006061720 B4 DE102006061720 B4 DE 102006061720B4
Authority
DE
Germany
Prior art keywords
memory cell
memory
electrode
electrodes
cell group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006061720A
Other languages
English (en)
Other versions
DE102006061720A1 (de
Inventor
Joerg Dr. Schmid
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Altis Semiconductor SNC
Original Assignee
Qimonda AG
Altis Semiconductor SNC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG, Altis Semiconductor SNC filed Critical Qimonda AG
Publication of DE102006061720A1 publication Critical patent/DE102006061720A1/de
Application granted granted Critical
Publication of DE102006061720B4 publication Critical patent/DE102006061720B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0033Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009RRAM elements whose operation depends upon chemical change
    • G11C13/0011RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/12Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1673Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/77Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

Speichervorrichtung, mit einer Vielzahl an Speicherzellen,
• wobei die Speicherzellen ein Speicherzellenarray ausbilden, das Speicherzellenzeilen und Speicherzellenspalten enthält,
• wobei die Speicherzellen zu Speicherzellengruppen, die jeweils zwei Speicherzellen aufweisen, gruppiert sind,
• wobei jede Speicherzelle eine erste Elektrode, eine zweite Elektrode, sowie ein aktives Material, das zwischen der ersten Elektrode und der zweiten Elektrode angeordnet ist, aufweist, wobei das aktive Material jeder Speicherzelle Teil einer Schicht aus aktivem Material ist,
• wobei die ersten Elektroden Teile selektiv adressierbarer streifenförmiger Elektroden sind, die gegeneinander isoliert sind und parallel zu den Speicherzellenzeilen angeordnet sind, wobei jede der streifenförmigen Elektroden mit einer Mehrzahl erster Elektroden unterschiedlicher Speicherzellen, jedoch mit lediglich einer Speicherzelle einer Speicherzellengruppe elektrisch verbunden ist,
• wobei jede Speicherzellengruppe ein Speicherzellengruppengebiet definiert und so ausgestaltet ist, dass entsprechende erste Elektroden mittels der streifenförmigen Elektroden individuell adressierbar sind, und entsprechende zweite Elektroden mittels einer gemeinsamen Auswahleinrichtung, die...

Description

  • Die Erfindung betrifft eine Speichervorrichtung zum Lesen und zum Schreiben von Daten.
  • Die Leistungsdaten elektronischer Geräte wie beispielsweise Computer oder Mobilfunktelefone hängen in der Regel stark von der Größe des zur Verfügung stehenden Speichers ab. Ist aufgrund kleiner räumlicher Abmessungen des elektronischen Geräts (beispielsweise bei einem Mobilfunktelefon mit sehr kleinen Abmessungen) der Speicher nicht beliebig erweiterbar (beispielsweise durch das Einbringen einer Speicherkarte in das Mobilfunktelefon), so muss die Speicherdichte des (nicht erweiterbaren) Speichers erhöht werden.
  • Um die Speicherdichte des Speichers zu erhöhen, ist es beispielsweise bekannt, Architekturen zu verwenden, bei denen sich mehrere Speicherzellen eine gemeinsame Auswahlvorrichtung teilen. In diesem Zusammenhang sei beispielsweise auf die Dokumente DE 10 2004 041 907 B3 , US 6,937,505 B2 , US 2004/0235309 A1 , WO 2006/046579 A1 , US 6,356,477 B1 sowie US 2005/180203 A1 verwiesen.
  • Die der Erfindung zugrunde liegende Aufgabe ist daher, eine Möglichkeit anzugeben, mit der die Speicherdichte von Speichervorrichtungen ohne nennenswerten Aufwand erhöht werden kann.
  • Zur Lösung dieser Aufgabe stellt die Erfindung eine Speichervorrichtung gemäß Patentanspruch 1 bereit.
  • Vorteilhafte Ausgestaltungen beziehungsweise Weiterbildungen des Erfindungsgedankens finden sich in den Unteransprüchen.
  • Gemäß der Erfindung wird eine Speichervorrichtung bereitgestellt, die eine Mehrzahl von Speicherzellen aufweist, wobei die Speicherzellen ein Speicherzellenarray ausbilden, das Speicherzellenzeilen und Speicherzellenspalten enthält, wobei die Speicherzellen zu Speicherzellengruppen, die jeweils zwei Speicherzellen aufweisen, gruppiert sind, wobei jede Speicherzelle eine erste Elektrode, eine zweite Elektrode, sowie ein aktives Material, das zwischen der ersten Elektrode und der zweiten Elektrode angeordnet ist, aufweist, wobei das aktive Material jeder Speicherzelle Teil einer Schicht aus aktivem Material ist, wobei die ersten Elektroden Teile selektiv adressierbarer streifenförmiger Elektroden sind, die gegeneinander isoliert sind und parallel zu den Speicherzellenzeilen angeordnet sind, wobei jede der streifenförmigen Elektroden mit einer Mehrzahl erster Elektroden unterschiedlicher Speicherzellen, jedoch mit lediglich einer Speicherzelle einer Speicherzellengruppe elektrisch verbunden ist, wobei jede Speicherzellengruppe ein Speicherzellengruppengebiet definiert und so ausgestaltet ist, dass entsprechende erste Elektroden mittels der streifenförmigen Elektroden individuell adressierbar sind, und entsprechende zweite Elektroden mittels einer gemeinsamen Auswahleinrichtung, die innerhalb des Speicherzellengruppengebiets der Speicherzellengruppe vorgesehen ist, gemeinsam adressierbar sind, wobei jede streifenförmige Elektrode mit den Speicherzellen zweier benachbarter Speicherzellenzeilen elektrisch verbunden ist, und wobei die Speicherzellen einer Speicherzellengruppe jeweils nur eine gemeinsame zweite Elektrode aufweisen, die zwischen entsprechenden ersten Elektroden angeordnet ist.
  • Der Begriff "Speicherzellengebiet" bedeutet das Gebiet der Speichervorrichtung, das durch die Speicherzellen eingenommen wird, die dem Speicherzellengebiet und/oder dem Gebiet der Speichervorrichtung oberhalb oder unterhalb dieses Gebiets zugeordnet sind.
  • Anstelle der streifenförmigen Elektroden können auch zick-zack-förmige Elektroden zum Einsatz kommen.
  • Die streifenförmigen Elektroden sind Adressleitungen, d. h. die ersten Elektroden der Speicherzelle einer Speicherzellengruppe sind elektrisch jeweils mit einer "eigenen" Adressleitung verbunden (genauer gesagt ist die erste Elektrode einer Speicherzelle einer Speicherzellengruppe Teil einer "eigenen" Adressleitung der Speicherzelle), das heißt die Adressleitung, die mit der ersten Elektrode einer bestimmten Speicherzelle elektrisch verbunden ist, ist nicht mit anderen ersten Elektroden von Speicherzellen elektrisch verbunden, die derselben Speicherzellengruppe angehören. Jedoch können die Adressleitungen zusätzlich erste Elektroden kontaktieren, die zu Speicherzellen anderer Speicherzellengruppen gehören. Auf diese Art und Weise wird sichergestellt, dass jede Speicherzelle der Speichervorrichtung eindeutig adressiert werden kann, obwohl die zweiten Elektroden einer Speicherzellengruppe mittels einer entsprechenden gemeinsamen Auswahleinrichtung, die der Speicherzellengruppe zugewiesen ist, gleichzeitig adressierbar sind.
  • Ein Vorteil hierbei ist, dass die räumlichen Dimensionen der Auswahleinrichtungen der Speichervorrichtung nicht herunterskaliert werden müssen, um die Speicherdichte der Speichervorrichtung zu erhöhen: da jede gemeinsame Speichereinrichtung von mehreren Speicherzellen geteilt wird, ist für jede gemeinsame Auswahleinrichtung mehr Platz verfügbar (verglichen zur Auswahleinrichtungen in Speichervorrichtungen, bei denen jede Auswahleinrichtung lediglich an eine Speicherzelle gekoppelt ist).
  • Gemäß einer Ausführungsform der Erfindung werden die streifenförmigen Elektroden erzeugt, indem eine gemeinsame Elektrode, die das aktive Material bedeckt, strukturiert wird. Auf diese Art und Weise werden isolierte adressierbare Gebiete erhalten. Eine Auswahleinrichtung kann mit Bits verbinden, die zu unterschiedlichen Gebieten gehören. Streifen oder Zick-Zack-Formen sind mögliche Ausgestaltungen dieser Gebiete.
  • Gemäß einer Ausführungsform der Erfindung ist der Pitch der streifenförmigen Elektroden im Wesentlichen der gleiche wie der der zweiten Elektroden. Dies bedeutet, dass die gleichen Lithographiewerkzeuge für das Strukturieren sowohl der streifenförmigen Elektroden als auch der zweiten Elektroden herangezogen werden können.
  • Gemäß einer Ausführungsform der Erfindung bilden die gemeinsamen Auswahleinrichtungen ein Auswahleinrichtungs-Array aus, das Auswahleinrichtungszeilen und Auswahleinrichtungsspalten aufweist, wobei die Auswahleinrichtungen einer Auswahleinrichtungsspalte gleichzeitig adressierbar sind. Gemäß einer Ausführungsform der Erfindung ist jede streifenförmige Elektrode senkrecht zu einer Spalte gemeinsamer Auswahleinrichtungen, die gleichzeitig adressierbar sind, angeordnet.
  • Gemäß einer Ausführungsform der Erfindung weisen alle Speicherzellengruppen dieselbe Speicherzellengruppen-Architektur auf.
  • Gemäß einer Ausführungsform der Erfindung weisen die Speicherzellen jeweils eine vertikale Architektur auf (das heißt eine Verbindungslinie zwischen der ersten Elektrode und der zweiten Elektrode einer Speicherzelle erstreckt sich im Wesentlichen entlang einer vertikalen Richtung).
  • Gemäß einer Ausführungsform der Erfindung weisen die Speicherzellen jeweils eine laterale Architektur auf (das heißt eine Verbindungslinie zwischen der ersten Elektrode und der zweiten Elektrode einer Speicherzelle erstreckt sich im Wesentlichen entlang einer lateralen Richtung).
  • Gemäß einer Ausführungsform der Erfindung ist jede Speicherzellengruppe so ausgelegt, dass entsprechende erste Elektroden um eine gemeinsame zweite Elektrode punktsymmetrisch angeordnet sind.
  • Gemäß einer Ausführungsform der Erfindung ist die Speichervorrichtung eine nicht-volatile Speichervorrichtung und/oder eine resistive Speichervorrichtung.
  • Gemäß einer Ausführungsform der Erfindung ist die Speichervorrichtung eine Festkörperelektrolyt-Speichervorrichtung mit wahlfreiem Zugriff, wobei das aktive Material Festkörperelektrolytmaterial ist.
  • Gemäß einer Ausführungsform der Erfindung ist die Speichervorrichtung eine Festkörperelektrolyt-Speichervorrichtung mit wahlfreiem Zugriff (CBRAM-Vorrichtung), wobei das aktive Material Festkörperelektrolyt-Material ist.
  • Gemäß einer Ausführungsform der Erfindung ist die Speichervorrichtung eine Phasenänderungs-Speichervorrichtung mit wahlfreiem Zugriff (PCRAM-Vorrichtung), wobei das aktive Material Phasenänderungsmaterial ist. Die Erfindung ist jedoch nicht auf diese Ausführungsformen beschränkt.
  • Gemäß einer Ausführungsform der Erfindung ist die Speichervorrichtung eine DRAM-Vorrichtung. Alle Ausführungsformen der erfindungsgemäßen Speichervorrichtung, die oben diskutiert wurden, können auf analoge Art und Weise auf die erfindungsgemäßen DRAM-Vorrichtung angewandt werden.
  • Gemäß einer Ausführungsform der Erfindung sind die ersten Elektroden Topelektroden, und die zweiten Elektroden Bottomelektroden (vertikale Speicherzellenarchitektur).
  • Gemäß einer Ausführungsform der Erfindung werden zum Lesen von gespeicherten Daten die folgenden Schritte ausgeführt: Auswählen einer Speicherzelle, aus der Daten gelesen werden sollen, Auswählen einer Speicherzellengruppe, die die ausgewählte Speicherzelle beinhaltet, und Lesen der in der Speicherzelle gespeicherten Daten, indem die ausgewählte Speicherzelle mittels der selektiv adressierbaren Elektrode, die der ausgewählten Speicherzelle zugewiesen ist, und der Auswahleinrichtung, die der ausgewählten Speicherzellengruppe zugewiesen ist, mit einem Messsignal (Strom- oder Spannungssignal) beaufschlagt wird.
  • Gemäß einer Ausführungsform der Erfindung werden zum Schreiben von Daten die folgenden Schritte ausgeführt: Auswählen einer Speicherzelle, in der Daten gespeichert werden sollen, Auswählen einer Speicherzellengruppe, die die ausgewählte Speicherzelle beinhaltet, und Schreiben der zu speichernden Daten, indem das aktive Material der ausgewählten Speicherzelle mit einem Schreibsignal (Strom- oder Spannungssignal) beaufschlagt wird, wobei die selektiv adressierbare Elektrode, die der ausgewählten Speicherzelle zugeordnet ist, und die Auswahleinrichtung, die der ausgewählten Speicherzellengruppe zugeordnet ist, als Schreibsignalzuführelemente genutzt werden.
  • Die Erfindung wird im Folgenden unter Bezugnahme auf die Figuren in beispielsweiser Ausführungsform näher erläutert. Es zeigen:
  • 1a eine schematische Querschnittsdarstellung einer Festkörperelektrolyt-Speicherzelle mit wahlfreiem Zugriff in einem ersten Speicherzustand;
  • 1b eine schematische Querschnittsdarstellung einer Festkörperelektrolyt-Speicherzelle mit wahlfreiem Zugriff in einem zweiten Speicherzustand;
  • 2 eine schematische Querschnittsdarstellung eines Teils einer Ausführungsform einer Speichervorrichtung;
  • 3 eine schematische Draufsicht auf einen Teil einer Ausführungsform der erfindungsgemäßen Speichervorrichtung;
  • 4 eine schematische Querschnittsdarstellung eines Teils einer Ausführungsform der erfindungsgemäßen Speichervorrichtung;
  • 5 eine schematische Draufsicht auf einen Teil einer Ausführungsform einer Speichervorrichtung;
  • 6 ein Flussdiagramm einer Ausführungsform des Lesens von Daten aus einer Speicherzelle gemäß der Erfindung;
  • 7 ein Flussdiagramm einer Ausführungsform des Schreibens von Daten in eine Speicherzelle gemäß der Erfindung;
  • 8 eine schematische Querschnittsdarstellung eines Teils einer Ausführungsform einer erfindungsgemäßen Speicherzelle.
  • In den Figuren sind identische beziehungsweise einander entsprechende Bereiche, Bauteile oder Bauteilgruppen mit denselben Bezugsziffern gekennzeichnet.
  • Da die erfindungsgemäßen Ausführungsformen auf resistive Speichervorrichtungen wie Festkörperelektrolyt-Speichervorrichtungen (die auch bekannt sind unter CBRAM-("conductive bridging random access memory") Vorrichtungen) soll in der folgenden Beschreibung unter Bezugnahme auf 1a und 1b ein wichtiges Prinzips erläutert werden, das CBRAM-Vorrichtungen unterliegt.
  • Eine CBRAM-Zelle weist eine erste Elektrode 101, eine zweite Elektrode 102 sowie einen Festkörperelektrolytblock (auch als Ionenleiterblock bekannt) 103, der zwischen der ersten Elektrode 101 und der zweiten Elektrode 102 angeordnet ist, auf. Die erste Elektrode 101 kontaktiert eine erste Oberfläche 104 des Festkörperelektrolytblocks 103, die zweite Elektrode 102 kontaktiert eine zweite Oberfläche 105 des Festkörperelektrolytblocks 103. Der Festkörperelektrolytblock 103 ist gegenüber seiner Umgebung durch eine Isolationsstruktur 106 isoliert. Die erste Oberfläche 104 ist üblicherweise die Oberseite, die zweite Oberfläche 105 die Unterseite des Festkörperelektrolytblocks 103. Die erste Elektrode 101 ist üblicherweise die obere Elektrode, die zweite Elektrode 102 die untere Elektrode der CBRAM-Zelle. Eine der ersten und zweiten Elektrode 101, 102 ist eine reaktive Elektrode, die jeweils andere eine inerte Elektrode.
  • Beispielsweise ist die erste Elektrode 101 die reaktive Elektrode, und die zweite Elektrode 102 die inerte Elektrode. In diesem Fall kann die erste Elektrode 101 beispielsweise aus Silber (Ag), der Festkörperelektrolytblock 103 aus Chalkogenid-Material, und die Isolationsstruktur 106 aus SiO2 oder Si3N4 bestehen.
  • Wenn eine Spannung über dem Festkörperelektrolytblock 103 abfällt, wie in 1a angedeutet ist, wird eine Redoxreaktion in Gang gesetzt, die Ag+-Ionen aus der ersten Elektrode 101 heraus löst und in den Festkörperelektrolytblock 103 hinein treibt, wo diese zu Silber reduziert werden. Auf diese Art und Weise werden silberhaltige Cluster 108 in dem Festkörperelektrolytblock 103 ausgebildet. Wenn die Spannung über dem Festkörperelektrolytblock 103 lange genug abfällt, erhöht sich die Größe und die Anzahl der silberreichen Cluster innerhalb des Festkörperelektrolytblocks 103 so stark, dass eine leitende Brücke (leitender Pfad) 107 zwischen der ersten Elektrode 101 und der zweiten Elektrode 102 ausgebildet wird. Wenn die in 1b gezeigte Spannung über dem Festkörperelektrolytblock 103 abfällt (inverse Spannung verglichen zu der in 1a dargestellten Spannung), wird eine Redoxreaktion in Gang gesetzt, die Ag+-Ionen aus dem Festkörperelektrolytblock 103 hinaus zur ersten Elektrode 101 treibt, an der diese zu Silber reduziert werden. Damit wird die Größe und die Anzahl silberreicher Cluster 108 innerhalb des Festkörperelektrolytblocks 103 verringert. Wird dies lange genug getan, wird die leitende Brücke 107 gelöscht.
  • Um den momentanen Speicherzustand der CBRAM-Zelle festzustellen, wird ein Messstrom durch die CBRAM-Zelle geleitet. Der Messstrom erfährt einen hohen Widerstand, wenn in der CBRAM-Zelle keine leitende Brücke 107 ausgebildet ist, und erfährt einen niedrigen Widerstand, wenn in der CBRAM-Zelle eine leitende Brücke 107 ausgebildet ist. Ein hoher Widerstand repräsentiert beispielsweise logisch "0", wohingegen ein niedriger Widerstand logisch "1" repräsentiert, oder umgekehrt.
  • 2 zeigt eine Ausführungsform 200 einer Speichervorrichtung, die ein Prinzip illustrieren, das bestimmten Ausführungsformen der erfindungsgemäßen Speichervorrichtung zugrunde liegt. Die Ausführungsform 200 weist eine Vielzahl von Speicherzellen 201 auf, wobei jede Speicherzelle 201 eine erste Elektrode 202, eine zweite Elektrode 203 sowie einen Teil einer Schicht aus aktivem Material 204, die zwischen der ersten Elektrode 202 und der zweiten Elektrode 203 angeordnet ist, aufweist. Die Mehrzahl der Speicherzellen 201 ist in Speicherzellengruppen 205 aufgeteilt. Hier beinhaltet eine erste Speicherzellengruppe 2051 eine erste Speicherzelle 2011 und eine zweite Speicherzelle 2012 , wobei eine zweite Speicherzellengruppe 2052 eine dritte Speicherzelle 2013 und eine vierte Speicherzelle 2014 aufweist. Die erste Speicherzelle 2011 weist eine erste Topelektrode 2021 und eine erste gemeinsame Bottomelektrode 2031 auf. Die zweite Speicherzelle 2012 weist die erste gemeinsame Bottomelektrode 2031 und eine zweite Topelektrode 2022 auf. Die dritte Speicherzelle 2013 weist die zweite Topelektrode 2022 und eine zweite gemeinsame Bottomelektrode 2032 auf. Die vierte Speicherzelle 2014 weist die zweite gemeinsame Bottomelektrode 2032 und eine dritte Topelektrode 2023 auf. Jede der ersten bis vierten Speicherzellen 2011 bis 2014 weist einen Teil der Schicht aktiven Materials 204 auf, die zwischen der jeweiligen Topelektrode 202 und der jeweiligen Bottomelektrode 203 angeordnet ist. Die erste Speicherzellengruppe 2051 überlappt mit der zweiten Speicherzellengruppe 2052 , das heißt die zweite Topelektrode 2022 wird durch die erste Speicherzellengruppe 2051 und die zweite Speicherzellengruppe 2052 geteilt. Jede Topelektrode 202 einer Speicherzellengruppe 205 ist über eine Adressleitung 206 individuell adressierbar. Beispielsweise ist die erste Topelektrode 2021 individuell adressierbar unter Verwendung einer ersten Adressleitung 2061 , die zweite Topelektrode 2022 ist individuell adressierbar mittels einer zweiten Adressleitung 2062 , und die dritte Topelektrode 2023 ist individuell adressierbar unter Verwendung einer dritten Adressleitung 2063 . Die erste Speicherzelle 2011 und die zweite Speicherzelle 2012 der ersten Speicherzellengruppe 2051 teilen eine gemeinsame Bottomelektrode 203, nämlich die erste gemeinsame Bottomelektrode 2031 . Die erste gemeinsame Bottomelektrode 2031 ist über eine erste gemeinsame Auswahleinrichtung 2071 , die mit der ersten gemeinsamen Bottomelektrode 2031 über die erste elektrische Verbindung 2081 elektrisch verbunden ist, addressierbar. Die dritte Speicherzelle 2013 und die vierte Speicherzelle 2014 teilen sich eine gemeinsame Bottomelektrode 203, nämlich die zweite gemeinsame Bottomelektrode 2032 . Die zweite gemeinsame Bottomelektrode 2032 ist mit einer zweiten gemeinsamen Auswahleinrichtung 2072 über eine zweite elektrische Verbindung 2082 verbunden.
  • Um beispielsweise die erste Speicherzelle 2011 zu adressieren, werden die erste Topelektrode 2021 und die erste gemeinsame Bottomelektrode 2031 ausgewählt unter Verwendung der ersten Adressleitung 2061 und der ersten gemeinsamen Auswahleinrichtung 2071 . Um beispielsweise die zweite Speicherzelle 2012 zu adressieren, werden die zweite Topelektrode 2022 und die erste gemeinsame Bottomelektrode 2031 ausgewählt unter Verwendung der zweiten Adressleitung 2062 und der ersten gemeinsamen Auswahleinrichtung 2071 . Um die dritte Speicherzelle 2013 zu adressieren, werden die zweite Topelektrode 2022 und die zweite gemeinsame Bottomelektrode 2032 ausgewählt unter Verwendung der zweiten Adressleitung 2062 und der zweiten gemeinsamen Auswahleinrichtung 2072 . Um die vierte Speicherzelle 2014 zu adressieren, werden die dritte Topelektrode 2023 und die zweite gemeinsame Bottomelektrode 2032 ausgewählt unter Verwendung der dritten Adressleitung 2063 und der zweiten gemeinsamen Auswahleinrichtung 2072 .
  • Da lediglich eine Auswahleinrichtung 207 für jede Speicherzellengruppe 205 genutzt wird, sind die räumlichen Ausmaße der Auswahleinrichtungen 207 nicht begrenzend, wenn die Dimensionen der Speichervorrichtung herunterskaliert werden. Damit können hohe Speicherdichten erzielt werden, ohne die physikalischen Dimensionen der Auswahleinrichtungen 207 herunterskalieren zu müssen.
  • 3 zeigt eine Ausführungsform 300 der erfindungsgemäßen Speichervorrichtung. Die Speichervorrichtung 300 weist eine Architektur auf, die der Architektur der Speichervorrichtung 200, die in 2 gezeigt ist, weitgehend entspricht (die Ausführungsform 200 repräsentiert im Wesentlichen einen Querschnitt der Ausführungsform 300 entlang der Linie L). Jedoch sind in der Ausführungsform 300 die Adressleitungen 206 durch streifenförmige Elektroden 301 ersetzt, die parallel zueinander angeordnet und gegeneinander isoliert sind. Die ersten Elektroden 202 sind Teile der streifenförmigen Elektroden 301. Damit können die streifenförmigen Elektroden 301 sowohl als Adressleitungen als auch als erste Elektroden benutzt werden, womit die Notwenigkeit entfällt, eigene Adressleitungen 206, wie in der in 2 gezeigten Ausführungsform 200, bereit zu stellen.
  • In dieser Ausführungsform beinhaltet jede Speicherzellengruppe 205 zwei Speicherzellen (aus Gründen der Einfachheit ist in 3 lediglich eine erste Speicherzellengruppe 2051 gezeigt), wobei die erste Speicherzellengruppe 2051 eine erste Speicherzelle 2011 und eine zweite Speicherzelle 2012 aufweist. Jede streifenförmige Elektrode 301 ist mit lediglich einer Speicherzelle 201 einer Speicherzellengruppen 205 elektrisch verbunden. Beispielsweise ist eine erste streifenförmige Elektrode 3011 mit lediglich der ersten Speicherzelle 2011 der ersten Speicherzellengruppe 2051 elektrisch verbunden.
  • Die streifenförmigen Elektroden 301 können beispielsweise erzeugt werden, indem eine kontinuierliche gemeinsame Elektrode, die das aktive Material 204 bedeckt, strukturiert wird.
  • In dieser Ausführungsform bilden die Speicherzellen 201 eine Speicherzellenarray, das Speicherzellenzeilen 302 und Speicherzellenspalten 303 aufweist. Beispielsweise ist die erste Speicherzelle 2011 der ersten Speicherzellengruppe 2051 Teil einer ersten Speicherzellenzeile 3021 , und die zweite Speicherzelle 2012 der ersten Speicherzellengruppe 2051 ist Teil einer zweiten Speicherzellenzeile 3022 . Die streifenförmigen Elektroden 301 sind parallel zu den Speicherzellenzeilen 302 angeordnet.
  • Gemäß einer Ausführungsform der Erfindung ist der Pitch 304 der streifenförmigen Elektroden 301 im Wesentlichen der gleiche wie der der zweiten Elektroden 203. Auf diese Art und Weise hat der Lithographieprozess, der zum Erzeugen der streifenförmigen Elektroden 301 verwendet wird, die gleichen lithographischen Dimensionen wie der Lithographieprozess, der zum Erzeugen der zweiten Elektroden 203 eingesetzt wird. Auf diese Art und Weise kann der Herstellungsprozess der Speichervorrichtung 300 vereinfacht werden.
  • Gemäß einer Ausführungsform der Erfindung bilden die gemeinsamen Auswahleinrichtungen 207 (die unterhalb der zweiten Elektroden 203 angeordnet sind und in 3 nicht gezeigt sind) ein Auswahleinrichtungsarray aus, das Auswahleinrichtungszeilen und Auswahleinrichtungsspalten aufweist, wobei die Auswahleinrichtungen einer Auswahleinrichtungsspalte simultan adressierbar sind. In dieser Ausführungsform ist jede streifenförmigen Elektrode 301 senkrecht bezüglich einer Spalte gleichzeitig adressierbarer gemeinsamer Auswahleinrichtungen 207 angeordnet.
  • In dieser Ausführungsform ist lediglich eine Speicherzellengruppe (die erste Speicherzellengruppe 2051 ) mit Bezugszeichen gekennzeichnet. Alle anderen Speicherzellengruppen, die nicht mit Bezugszeichen gekennzeichnet sind, weisen die gleiche Struktur wie die der ersten Speicherzellengruppe 2051 auf. Damit kann die Speichervorrichtung 300 als eine Aneinanderreihung einer Vielzahl identischer Speicherzellengruppen 205 aufgefasst werden.
  • In dieser Ausführungsform bilden die ersten und zweiten Speicherzellen 2011 und 2012 der ersten Speicherzellengruppe 2051 als Ganzes eine Anordnung aus, die eine rechtwinklige Gestalt aufweist, wobei das Symmetriezentrum der Anordnung die erste Bottomelektrode 2031 ist (die gemeinsame Elektrode (zweite Elektrode) der ersten Speicherzellengruppe 2051 ). Das Gleiche trifft auf die Anordnung zu, die durch die ersten und zweiten streifenförmigen Elektroden 3021 und 3022 ausgebildet werden.
  • Damit werden unterschiedliche Adressleitungen, nämlich die ersten und die zweiten streifenförmigen Elektroden 3011 und 3012 dazu benutzt (zusammen mit der ersten gemeinsamen Bottomelektrode 2031 , die mit einer ersten gemeinsamen Auswahleinrichtung 2071 verbunden ist), um die erste und zweite Speicherzelle 2011 und 2012 auszuwählen.
  • Die in 3 gezeigte Speicherzelle 300 kann eine nichtvolatile und/oder resistive Speichervorrichtung sein, beispielsweise eine Festkörperelektrolytvorrichtung mit wahlfreiem Zugriff. In diesem Fall kann das aktive Material 204 beispielsweise Chalkogenidmaterial (Festkörperelektrolytmaterial) aufweisen, die ersten Elektroden 202 können reaktives Material aufweisen, und die zweiten Elektroden 203 können inertes Material aufweisen. Ein weiteres Beispiel einer nichtvolatilen Speichervorrichtung ist eine Phasenänderungsvorrichtung mit wahlfreiem Zugriff (PCRAM-Vorrichtung). In diesem Fall ist das aktive Material ein Phasenänderungmaterial.
  • Gemäß einer Ausführungsform der Erfindung kann eine in 8 gezeigte Speicherzelle 800 eine volatile Speicherzelle sein, beispielsweise eine dynamische Speicherzelle mit wahlfreiem Zugriff (DRAM-Zelle). Die Speicherzelle 800 kann als verformte oder gestörte Struktur der in 4 gezeigten Speicherzelle 400 aufgefasst werden. In diesem Fall können Kapazitäten realisiert werden. In dieser Ausführungsform der Erfindung ist das aktive Material der Speicherzelle 800 ein Dielektrikum.
  • 4 zeigt eine Ausführungsform 400 der erfindungsgemäßen Speichervorrichtung, in der die Speicherzellen 201 eine laterale Architektur aufweisen, wobei in den Speichervorrichtungen 200, 300 die Speicherzellen 201 eine vertikale Architektur aufweisen. "Laterale Architektur" bedeutet, dass die erste Elektrode 202, das aktive Material 204 und die zweite Elektrode 203 einer Speicherzelle eine laterale Struktur ausbilden (Speichervorrichtung 700), wobei "vertikale Architektur" bedeutet, dass die gleichen Komponenten eine vertikale Struktur ausbilden. Die laterale Architektur resultiert aus der Tatsache, dass die zweiten Elektroden 203, die die Unterseite der Schicht aus aktivem Material 204 bedecken, durch Elektroden 403 ersetzt wurden, die nicht auf, sondern innerhalb der Schicht 204 aus aktivem Material lokalisiert sind. Alle Ausführungsformen der erfindungsgemäßen Speichervorrichtung, die eine vertikale Architektur aufweisen, können in analoger Weise auch auf Speichervorrichtungen angewandt werden, die eine laterale Architektur aufweisen.
  • 5 zeigt eine weitere Ausführungsform 500 einer Speichervorrichtung, in der eine gemeinsame Elektrodenschicht (gewöhnlicherweise die Topelektrodenschicht) 501 anstelle einer strukturierten Elektrodenschicht, wie in den Ausführungsformen 200, 300 und 400 gezeigt ist, benutzt wird. Verglichen mit den Ausführungsformen 200, 300 und 400 ist an der Ausführungsform 500 nachteilig, dass die Speicherdichte halbiert ist, da eine Auswahleinrichtung 207 lediglich zur Adressierung einer, jedoch nicht zweier Speicherzellen 201 herangezogen werden kann.
  • 6 zeigt eine Ausführungsform des erfindungsgemäßen Verfahrens zum Lesen von Daten aus einer Speicherzelle der Speichervorrichtung. In einem ersten Prozess P1 wird eine Speicherzelle ausgewählt, aus der Daten gelesen werden sollen. In einem zweiten Prozess P2 wird eine Speicherzellengruppe ausgewählt, die die ausgewählte Speicherzelle beinhaltet. In einem dritten Prozess P3 werden die innerhalb der Speicherzelle gespeicherten Daten ausgelesen, indem ein Messstrom durch die ausgewählte Speicherzelle geleitet wird (oder indem die ausgewählte Speicherzelle mit einer Messspannung beaufschlagt wird) unter Verwendung der Adressleitung (beispielsweise ein Gebiet der ersten Elektrode, zu der die Speicherzelle verbindet), die der ausgewählten Speicherzelle zugewiesen ist, und unter Verwendung der Auswahleinrichtung, die der Speicherzellengruppe zugewiesen ist.
  • 7 zeigt eine Ausführungsform des Verfahrens des Schreibens von Daten in eine Speicherzelle der erfindungsgemäßen Speichervorrichtung. In einem ersten Prozess P1' wird eine Speicherzelle ausgewählt, in die Daten geschrieben werden sollen. In einem zweiten Prozess P2 wird eine Speicherzellengruppe ausgewählt, die die ausgewählte Speicherzelle enthält. In einem dritten Prozess P3' werden die zu speichernden Daten geschrieben unter Anwendung einer Schreibspannung, die an das aktive Material der ausgewählten Speicherzelle angelegt wird (oder durch Anwenden eines Schreibstroms, der durch das aktive Material geleitet wird) unter Verwendung der Adressleitung (beispielsweise ein Gebiet der ersten Elektrode, zu der die Speicherzelle verbindet), die der ausgewählten Speicherzelle zugeordnet ist, und unter Verwendung der Auswahleinrichtung, die der Speicherzellengruppe zugeordnet ist, als Spannungs(schreibstrom)-Zuführelemente.
  • In der folgenden Beschreibung sollen weitere Aspekte beispielhafter Ausführungsformen der Erfindung näher erläutert werden.
  • In vielen Speicherarchitekturen, beispielsweise CBRAM-Strukturen, wird ein Speicherelement (CBRAM-Materialstapel) in Verbindung mit einer Auswahleinrichtung (typischerweise ein Transistor) benutzt. Die Speicherelemente teilen eine gemeinsame Elektrode auf einer Seite und weisen separate ausgewählte Elektroden auf der anderen Seite auf, was in einer Speicherzelle pro Auswahleinrichtung resultiert (5). Erfindungsgemäß wird die gemeinsame Elektrode in Streifen strukturiert, die zwei benachbarte Zeilen von Kontakten bedient; gleichzeitig bedienen zwei Zeilen von Kontakten (die zu den Auswahleinrichtungen führen) zwei Zeilen der strukturierten Elektrode, was zwei auswählbare Speicherelemente pro Auswahleinrichtung ergibt (2, 3). Damit kann die Speicherzellendichte verdoppelt werden, wenn die Auswahleinrichtung und nicht das aktive Element die Speicherdichte begrenzen.
  • Gemäß einer Ausführungsform der Erfindung ist der Pitch der strukturierten Topelektrode der gleiche wie der, der ("Kontakte" zu den) Auswahleinrichtungen, beispielsweise 2F bis 4F in einer typischen 4F2 bis 8F2-Speicherzelle und damit im Rahmen der Technologie ohne signifikante Zusatzkosten für das Strukturieren. Gemäß einer Ausführungsform der Erfindung ist die Richtung der streifenförmigen Elektroden orthogonal zu Leitungen gleichzeitig adressierbarer Auswahleinrichtungen. Gemäß einer Ausführungsform der Erfindung werden kleine aktive Elemente << F/2 verwendet. Gemäß einer Ausführungsform der Erfindung werden CBRAM-Elemente eingesetzt, die bei 15 nm arbeiten. Die erfindungsgemäßen Ausführungsformen können mit bekannten Technologien kombiniert werden, womit eine Steigerung der Speicherdichte um den Faktor 2 ermöglicht wird, obwohl keine höheren Strukturierungsdichten erforderlich sind.
  • Die Ausführungsformen der Erfindung können auch auf andere Speicherelementtypen angewandt werden, wie beispielsweise Phasenänderungsspeicher mit wahlfreiem Zugriff (PCRAM-Speicher), Leitungsbrückenspeicher mit wahlfreiem Zugriff (CBRAM-Speicher), magnetoresistive Speicher mit wahlfreiem Zugriff (MRAM-Speicher), beispielsweise Thermoselekt-Magnetoresistiv-Speicher (TS-MRAM-Speicher) oder Spininjektions-Magnetoresistiv-Speicher oder dynamische Speicher mit wahlfreiem Zugriff (DRAM-Speicher).
  • Im Rahmen der Erfindung beinhalten die Begriffe "verbunden" und "gekoppelt" sowohl direktes als auch indirektes Verbinden bzw. Koppeln.
  • Im Rahmen dieser Erfindung ist Chalkogenid-Material zu verstehen als Beispiel einer beliebigen Verbindung, die Schwefel, Selen, Germanium und/oder Tellur enthält.
  • Gemäß einer Ausführungsform der Erfindung ist das Festkörperelektrolytmaterial beispielsweise eine Verbindung, die aus einem Chalkogenid und zumindest einem Metall der Gruppe I oder Gruppe II des Periodensystems besteht, beispielsweise Arsen-Trisulfid-Silber. Alternativ enthält das Chalkogenid-Material Germaniumsulfid (GeS), Germaniumselenid (GeSe), Wolframoxid (WOx), Kupfersulfid (CuS) oder ähnliches.
  • Weiterhin kann das Festkörperelektrolyt-Material aus einem Chalkogenid-Material hergestellt sein, das Metallionen enthält, wobei die Metallionen ein Metall sein können, das aus einer Gruppe gewählt ist, die aus Silber, Kupfer und Zink besteht bzw. aus einer Kombination oder einer Legierung dieser Metalle.

Claims (13)

  1. Speichervorrichtung, mit einer Vielzahl an Speicherzellen, • wobei die Speicherzellen ein Speicherzellenarray ausbilden, das Speicherzellenzeilen und Speicherzellenspalten enthält, • wobei die Speicherzellen zu Speicherzellengruppen, die jeweils zwei Speicherzellen aufweisen, gruppiert sind, • wobei jede Speicherzelle eine erste Elektrode, eine zweite Elektrode, sowie ein aktives Material, das zwischen der ersten Elektrode und der zweiten Elektrode angeordnet ist, aufweist, wobei das aktive Material jeder Speicherzelle Teil einer Schicht aus aktivem Material ist, • wobei die ersten Elektroden Teile selektiv adressierbarer streifenförmiger Elektroden sind, die gegeneinander isoliert sind und parallel zu den Speicherzellenzeilen angeordnet sind, wobei jede der streifenförmigen Elektroden mit einer Mehrzahl erster Elektroden unterschiedlicher Speicherzellen, jedoch mit lediglich einer Speicherzelle einer Speicherzellengruppe elektrisch verbunden ist, • wobei jede Speicherzellengruppe ein Speicherzellengruppengebiet definiert und so ausgestaltet ist, dass entsprechende erste Elektroden mittels der streifenförmigen Elektroden individuell adressierbar sind, und entsprechende zweite Elektroden mittels einer gemeinsamen Auswahleinrichtung, die innerhalb des Speicherzellengruppengebiets der Speicherzellengruppe vorgesehen ist, gemeinsam adressierbar sind, • wobei jede streifenförmige Elektrode mit den Speicherzellen zweier benachbarter Speicherzellenzeilen elektrisch verbunden ist, und • wobei die Speicherzellen einer Speicherzellengruppe jeweils nur eine gemeinsame zweite Elektrode aufweisen, die zwischen entsprechenden ersten Elektroden angeordnet ist.
  2. Speichervorrichtung nach Anspruch 1, wobei die streifenförmigen Elektroden erzeugt werden, indem eine kontinuierliche gemeinsame Elektrode, die das aktive Material bedeckt, strukturiert wird.
  3. Speichervorrichtung nach einem der Ansprüche 1 bis 2, wobei der Pitch der ersten Elektroden im Wesentlichen der gleiche ist wie der der zweiten Elektroden.
  4. Speichervorrichtung nach einem der Ansprüche 1 bis 3, wobei die gemeinsamen Auswahleinrichtungen ein Auswahleinrichtungsarray ausbilden, die Auswahleinrichtungszeilen und Auswahleinrichtungsspalten aufweisen, wobei die Auswahleinrichtungen einer Auswahleinrichtungsspalte gleichzeitig adressierbar sind.
  5. Speichervorrichtung nach Anspruch 4, wobei jede streifenförmige Elektrode senkrecht zu einer Spalte gemeinsamer Auswahleinrichtungen, die gleichzeitig adressierbar sind, angeordnet ist.
  6. Speichervorrichtung nach einem der Ansprüche 1 bis 5, wobei jede Speicherzellengruppe so ausgestaltet ist, dass entsprechende erste Elektroden um eine gemeinsame zweite Elektrode auf punktsymmetrische Art und Weise angeordnet sind.
  7. Speichervorrichtung nach einem der Ansprüche 1 bis 6, wobei der Stromfluss durch die Speicherzellen im Wesentlichen vertikal verläuft.
  8. Speichervorrichtung nach einem der Ansprüche 1 bis 6, wobei der Stromfluss durch die Speicherzellen im Wesentlichen lateral verläuft.
  9. Speichervorrichtung nach einem der Ansprüche 1 bis 8, wobei die Speichervorrichtung eine nichtflüchtige Speichervorrichtung ist.
  10. Speichervorrichtung nach Anspruch 9, wobei die Speichervorrichtung eine Festkörperelektrolyt-Speichervorrichtung mit wahlfreiem Zugriff ist, wobei das aktive Material Festkörperelektrolytmaterial ist.
  11. Speichervorrichtung nach Anspruch 9, wobei die Speichervorrichtung eine Phasenänderungsspeichereinrichtung mit wahlfreiem Zugriff ist, wobei das aktive Material Phasenänderungsmaterial ist.
  12. Speichervorrichtung gemäß einem der Ansprüche 1 bis 11, die zum Lesen von Daten die folgenden Schritte ausführt: – Auswählen einer Speicherzelle, aus der Daten gelesen werden sollen – Auswählen einer Speicherzellengruppe, die die ausgewählte Speicherzelle enthält, – Auslesen der in der Speicherzelle gespeicherten Daten durch Beaufschlagen der ausgewählten Speicherzelle mit einem Messsignal unter Verwendung der selektiv adressierbaren Elektrode, die der ausgewählten Speicherzelle zugewiesen ist, und der Auswahleinrichtung, die der ausgewählten Speicherzellengruppe zugewiesen.
  13. Speichervorrichtung nach einem der Ansprüche 1 bis 11, die zum Schreiben von Daten die folgenden Schritte ausführt: – Auswählen einer Speicherzelle, in die Daten geschrieben werden sollen, – Auswählen einer Speicherzellengruppe, die die ausgewählte Speicherzelle enthält, – Schreiben der zu speichernden Daten durch Beaufschlagen des aktiven Materials der ausgewählten Speicherzelle mit einem Schreibsignal unter Verwendung der selektiv adressierbaren Elektrode, die der ausgewählten Speicherzelle zugewiesen ist und der Auswahleinrichtung, die der ausgewählten Speicherzellengruppe zugewiesen ist, als Schreibsignalzuführelemente.
DE102006061720A 2006-09-29 2006-12-28 Speichervorrichtung zum Lesen/Schreiben von Daten Expired - Fee Related DE102006061720B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/541,630 2006-09-29
US11/541,630 US20080079047A1 (en) 2006-09-29 2006-09-29 Memory device and method of reading/writing data from/into a memory device

Publications (2)

Publication Number Publication Date
DE102006061720A1 DE102006061720A1 (de) 2008-04-03
DE102006061720B4 true DE102006061720B4 (de) 2008-12-04

Family

ID=39134545

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006061720A Expired - Fee Related DE102006061720B4 (de) 2006-09-29 2006-12-28 Speichervorrichtung zum Lesen/Schreiben von Daten

Country Status (2)

Country Link
US (1) US20080079047A1 (de)
DE (1) DE102006061720B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7830709B2 (en) * 2007-02-21 2010-11-09 Qimonda Ag Integrated circuit, method of reading data stored within a memory device of an integrated circuit, method of writing data into a memory device of an integrated circuit, memory module, and computer program
US8947913B1 (en) 2010-05-24 2015-02-03 Adesto Technologies Corporation Circuits and methods having programmable impedance elements
US8687403B1 (en) 2010-06-10 2014-04-01 Adesto Technologies Corporation Circuits having programmable impedance elements

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356477B1 (en) * 2001-01-29 2002-03-12 Hewlett Packard Company Cross point memory array including shared devices for blocking sneak path currents
US20040235309A1 (en) * 2003-05-20 2004-11-25 Sharp Laboratories Of America, Inc. High-density SOI cross-point memory array and method for fabricating same
US20050180203A1 (en) * 2004-02-16 2005-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Segmented MRAM memory array
US6937505B2 (en) * 2002-12-05 2005-08-30 Sharp Kabushiki Kaisha Nonvolatile memory cell and nonvolatile semiconductor memory device
DE102004041907B3 (de) * 2004-08-30 2006-03-23 Infineon Technologies Ag Resistive Speicheranordnung, insbesondere CBRAM-Speicher
WO2006046579A1 (ja) * 2004-10-26 2006-05-04 Elpida Memory Inc. 不揮発性半導体記憶装置及び相変化メモリ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4529493B2 (ja) * 2004-03-12 2010-08-25 株式会社日立製作所 半導体装置
US7426128B2 (en) * 2005-07-11 2008-09-16 Sandisk 3D Llc Switchable resistive memory with opposite polarity write pulses

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356477B1 (en) * 2001-01-29 2002-03-12 Hewlett Packard Company Cross point memory array including shared devices for blocking sneak path currents
US6937505B2 (en) * 2002-12-05 2005-08-30 Sharp Kabushiki Kaisha Nonvolatile memory cell and nonvolatile semiconductor memory device
US20040235309A1 (en) * 2003-05-20 2004-11-25 Sharp Laboratories Of America, Inc. High-density SOI cross-point memory array and method for fabricating same
US20050180203A1 (en) * 2004-02-16 2005-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Segmented MRAM memory array
DE102004041907B3 (de) * 2004-08-30 2006-03-23 Infineon Technologies Ag Resistive Speicheranordnung, insbesondere CBRAM-Speicher
WO2006046579A1 (ja) * 2004-10-26 2006-05-04 Elpida Memory Inc. 不揮発性半導体記憶装置及び相変化メモリ

Also Published As

Publication number Publication date
US20080079047A1 (en) 2008-04-03
DE102006061720A1 (de) 2008-04-03

Similar Documents

Publication Publication Date Title
DE102006038899B4 (de) Festkörperelektrolyt-Speicherzelle sowie Festkörperelektrolyt-Speicherzellenarray
DE102004041330B3 (de) Speicherschaltung mit ein Widerstandsspeicherelement aufweisenden Speicherzellen
DE102005005938B4 (de) Resistives Speicherelement mit verkürzter Löschzeit, Verfahren zur Herstellung und Speicherzellen-Anordnung
DE102008000319B4 (de) SPEICHERBAUELEMENT und VORRICHTUNGEN UNTER VERWENDUNG VON FINFETs
DE102007015540A1 (de) Speicherzelle, Speichervorrichtung und Verfahren zu deren Betätigung
DE102005056427A1 (de) Speicherzellenfeld
DE102005001253A1 (de) Speicherzellenanordnung, Verfahren zu deren Herstellung und Halbleiterspeichereinrichtung
DE102008026432A1 (de) Integrierte Schaltung, Speichermodul sowie Verfahren zum Betreiben einer integrierten Schaltung
DE102007001222A1 (de) Festkörperelektrolyt-Speichervorrichtung
DE102005003675A1 (de) CBRAM-Zelle mit einem reversiblen Leitungsbrücken-Mechanismus
DE102007049786A1 (de) Integrierte Schaltung, Speicherzellenarray, Speicherzelle, Verfahren zum Betreiben einer integrierten Schaltung, sowie Verfahren zum Herstellen einer integrierten Schaltung
DE102004061548A1 (de) Integration von 1T1R-CBRAM-Speicherzellen
DE102007019825B4 (de) Integrierte Schaltung
DE102006061720B4 (de) Speichervorrichtung zum Lesen/Schreiben von Daten
DE102007037117A1 (de) Temperatursensor, integrierte Schaltung, Speichermodul sowie Verfahren zum Sammeln von Temperaturbehandlungsdaten
WO2006029594A1 (de) Halbleiterspeicherbauelement
DE102004051152B4 (de) NOR-Speicheranordnung von resistiven Speicherelementen
DE102004046804B4 (de) Resistiv schaltender Halbleiterspeicher
DE102004060712A1 (de) Datenspeichervorrichtung
DE102006010531A1 (de) Speichervorrichtung und Verfahren zum Betreiben einer solchen Speichervorrichtung
DE3833726A1 (de) Halbleiterspeichereinrichtung
DE102005040557A1 (de) Integrierte Speicherschaltung mit einem resistiven Speicherelement sowie ein Verfahren zur Herstellung einer solchen Speicherschaltung
DE102007036047A1 (de) Integrierte Schaltung, Widerstandsänderungsspeichervorrichtung, Speichermodul sowie Verfahren zum Herstellen einer integrierten Schaltung
DE102006011461B4 (de) Elektrische Struktur mit einer Festkörperelektrolytschicht, programmierbare Struktur, Speicher mit einer Speicherzelle und Verfahren zum Herstellen der elektrischen Struktur
DE19640271C1 (de) Verfahren zur Herstellung einer integrierten Halbleiterspeicheranordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: DERZEIT KEIN VERTRETER BESTELLT

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: ALTIS SEMICONDUCTOR, QIMONDA AG, , FR

Owner name: ALTIS SEMICONDUCTOR, FR

Free format text: FORMER OWNER: ALTIS SEMICONDUCTOR, QIMONDA AG, , FR

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNERS: ALTIS SEMICONDUCTOR, CORBEIL ESSONNES, FR; QIMONDA AG, 81739 MUENCHEN, DE

Owner name: ALTIS SEMICONDUCTOR, FR

Free format text: FORMER OWNERS: ALTIS SEMICONDUCTOR, CORBEIL ESSONNES, FR; QIMONDA AG, 81739 MUENCHEN, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee