DE102004041907B3 - Resistive Speicheranordnung, insbesondere CBRAM-Speicher - Google Patents

Resistive Speicheranordnung, insbesondere CBRAM-Speicher Download PDF

Info

Publication number
DE102004041907B3
DE102004041907B3 DE102004041907A DE102004041907A DE102004041907B3 DE 102004041907 B3 DE102004041907 B3 DE 102004041907B3 DE 102004041907 A DE102004041907 A DE 102004041907A DE 102004041907 A DE102004041907 A DE 102004041907A DE 102004041907 B3 DE102004041907 B3 DE 102004041907B3
Authority
DE
Germany
Prior art keywords
cell
voltage
resistive
vpl
cbram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004041907A
Other languages
English (en)
Inventor
Corvin Liaw
Thomas Dr. Röhr
Michael Dr. Kund
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adesto Technologies Corp
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004041907A priority Critical patent/DE102004041907B3/de
Priority to EP05106903A priority patent/EP1630817B1/de
Priority to DE502005005938T priority patent/DE502005005938D1/de
Priority to CN200510097642.9A priority patent/CN1755831A/zh
Priority to KR1020050079793A priority patent/KR100724815B1/ko
Priority to US11/215,443 priority patent/US7215568B2/en
Application granted granted Critical
Publication of DE102004041907B3 publication Critical patent/DE102004041907B3/de
Priority to US11/688,556 priority patent/US7561460B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/78—Array wherein the memory cells of a group share an access device, all the memory cells of the group having a common electrode and the access device being not part of a word line or a bit line driver
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Abstract

Die Erfindung betrifft eine resistive Speicheranordnung mit einem in Reihen und Spalten gegliederten Zellenfeld (A) aus resistiven Speicherzellen, die zur Ansteuerung mit einem Ansteuerelement (T) verbunden sind, und ist dadurch gekennzeichnet, dass jedes Ansteuerelement (T) gemeinsam mit n eine Speicherzelle (Z) bildenden Zellenwiderständen (Rc) verbunden ist, wobei die Zellenwiderstände insbesondere CBRAM-Widerstandselemente sind, sowie ein Schreib-, Lese- und Löschverfahren für eine mit CBRAM-Widerstandselementen realisierten resistiven Speicheranordnung.

Description

  • Die Erfindung betrifft eine resistive Speicheranordnung mit einem in Reihen und Spalten gegliederten Zellenfeld aus resistiven Speicherzellen, insbesondere CBRAM-Widerstandselementen gemäß dem Oberbegriff des Patentanspruchs 1 sowie Verfahren zum Schreiben, Lesen und Löschen einer solchen resistiven Speicheranordnung jeweils gemäß den Ansprüchen 8, 11, 13, 15 und 16. Eine mit dem Oberbegriff des Patentanspruchs 1 übereinstimmende resistive Speicheranordnung ist aus WO 03/098636 A2 bekannt.
  • Bisher wurden die Speicherzellen einer resistiven Speicheranordnung entweder in Form eines Cross-Point-Arrays (vgl. beiliegende 10) oder in einer 1T1R-Anordnung (vgl. 11) gegliedert. 11 zeigt, dass jedem resistiven Speicherelement Rc genau ein Auswahl- oder Ansteuerelement T, in diesem Fall ein FET, zur Auswahl des Speicherelements zugeordnet ist. Bei dieser Schaltungsanordnung ist die Steuerelektrode des Ansteuertransistors T mit einer in Spaltenrichtung laufenden Wortleitung WL und eine gesteuerte Elektrode desselben mit einer in Zeilenrichtung laufenden Bitleitung BL verbunden. Die andere gesteuerte Elektrode des Ansteuertransistors T ist mit der einen Elektrode eines CBRAM-Widerstandselements Rc verbunden, dessen andere Elektrode an einer Plateleitung PL liegt.
  • WO 03/098636 A2 zeigt eine Möglichkeit, beide Schaltungsanordnungen zu kombinieren. Ein weiterer Vorschlag für MRAM-Speicher wird in WO 02/084705 A2 dargelegt. Bei der in der letztgenannten Druckschrift beschriebenen Speicheranordnung sind alle Widerstandselemente nur mit einer Leitung beschaltet. Zur Adressierung der verschiedenen Widerstände werden die Schreibleitungen benützt. Nachteile der Cross-Point-Anordnung gemäß 10 sind die beschränkte Größe des Spei cherfeldes, das komplizierte Auslesen der gespeicherten Werte und die damit verbundene Verzögerung des Auslesewerts. Die in 11 veranschaulichte 1T1R-Zelle kann schneller und unkomplizierter gelesen werden, doch ist ihr Platzbedarf höher. Ein erster Kompromiss ist die in WO 03/098636 A2 beschriebene Lösung, bei der kleinere Cross-Point-Anordnungen verschaltet werden (vertikal angeordnet). Dieser Kompromiss legt seinen Schwerpunkt auf den geringeren Platzbedarf, was auf Kosten der Geschwindigkeit geschieht. Die in WO 02/084705 A2 vorgeschlagene Lösung ist aufgrund zweier Lesezyklen langsam und, da eine Schreibleitung benutzt wird, nur für MRAM-Speicheranordnungen geeignet.
    •
  • Es ist Aufgabe der Erfindung, die oben erwähnten im Stand der Technik vorhandenen Nachteile der Cross-Point-Anordnung und der 1T1R-Anordnung zu vermeiden und die eingangs geschilderte resistive Speicheranordnung so zu verbessern, dass jede Speicherzelle derselben nur einen geringen Platzbedarf hat, einen schnellen Zugriff erlaubt und auf sie einwirkende Übersprech- und Störspannungen unschädlich gemacht sind.
  • Bei der vorliegenden Erfindung werden n Zellenwiderstände, die gemeinsam eine Speicherzelle bilden, mit einem Ansteuerelement, z. B. einem FET verbunden. Die Adressierung der verschiedenen Zellen erfolgt nun über die Wortleitungen, die die Ansteuertransistoren steuern, die Bitleitungen und die Plateleitungen, die nun für jedes Widerstandselement am Transistor separat ausgeführt sind.
  • Dementsprechend wird die obige Aufgabe gemäß einem ersten wesentlichen Aspekt der Erfindung gelöst durch eine resistive Speicheranordnung, bei dem jedes Ansteuerelement gemeinsam mit n eine Speicherzelle bildenden Zellenwiderständen verbun den ist, die dadurch gekennzeichnet ist, dass die Steuerelektroden der Ansteuerelemente einer Spalte gemeinsam an eine in Spaltenrichtung laufende Wortleitung und die ersten gesteuerten Elektroden der Ansteuerelemente in einer Zeile gemeinsam an eine in Zeilenrichtung laufende Bitleitung angeschlossen und außerdem die zweiten gesteuerten Elektroden jedes Ansteuerelements jeweils mit den ersten Elektroden der n Zellenwiderstände und die zweiten Elektroden der n Zellenwiderstände jeder Spalte einzeln jeweils mit einer in Spaltenrichtung laufenden Plateleitung verbunden sind.
  • Eine derartige Speicherzelle wird im Folgenden als 1TnR-Zelle bezeichnet.
  • Obwohl in dem beschriebenen Ausführungsbeispiel die Zellenwiderstände CBRAM-Widerstandselemente sind, ist die vorliegende resistive Speicheranordnung auch mit Polymerspeicherzellen oder anderen resistiven Speicherzellen realisierbar.
  • Im Falle der eine unsymmetrische Charakteristik aufweisenden CBRAM-Widerstandselemente sind deren Anoden mit den Plateleitungen und deren Kathoden mit dem Ansteuerelement verbunden. Um Schreib- und Löschfehler zu vermeiden, kann jeweils eine Diode in Durchlass- oder Durchbruchrichtung in Serie zu den CBRAM-Widerstandselementen geschaltet sein.
  • Bei einem bevorzugten Ausführungsbeispiel enthält jede Speicherzelle n = 4 Zellenwiderstände.
  • Gemäß einem zweiten wesentlichen Aspekt gibt die Erfindung ein Verfahren zum Schreiben eines CBRAM-Widerstandselements einer derartigen resistiven Speicheranordnung an, das gekennzeichnet ist durch folgende Schritte:
    • S1: die Wortleitung der entsprechenden Speicherzelle wird geöffnet und alle Plateleitungen und Bitleitungen unselektierter Widerstandselemente werden auf ein bestimmtes Platepotenzial gelegt; und
    • S2: die Plateleitungsspannung des selektierten Widerstandselements wird um eine Schreibspannung ΔVwrite von annähernd 150 mV auf VPL + ΔVwrite erhöht und die Spannung der dazu gehörigen Bitleitung um die Schreibspannung auf VPL – ΔVwrite abgesenkt.
  • Zum parallelen Schreiben mehrerer Widerstandselemente an der ausgewählten Plateleitung kann vorteilhafterweise die Bitleitungsspannung mehrerer Bitleitungen um die Schreibspannung ΔVwrite abgesenkt werden.
  • Im Falle der in Serie zu den CBRAM-Widerstandselementen eingeschalteten Diode werden vorteilhafterweise die jeweils anzulegenden Spannungen je nach Polung der Diode um deren Durchlass- oder Durchbruchspannung erhöht.
  • Gemäß einem dritten Aspekt gibt die Erfindung ein Verfahren zum Lesen eines CBRAM-Widerstandselements einer resistiven Speicheranordnung im Current-Sensing-Betrieb an, das gekennzeichnet ist durch folgende Schritte:
    • L1: die Wortleitung der entsprechenden Speicherzelle wird geöffnet und die Bitleitungsspannung der selektierten Speicherzelle auf einem bestimmten Platepotenzial gehalten; und
    • L2: die Spannung an der Plateleitung des zu lesenden Widerstandselements wird auf eine Lesespannung gelegt, die annähernd 100 mV über dem Platepotenzial liegt, wobei alle Plateleitungen und Bitleitungen nicht selektierter Widerstandselemente auf Platepotenzial gehalten werden und ein durch das Widerstandselement fließender Lesestrom entsprechend dessen Programmierzustand erfasst wird.
  • Um mehrere Widerstandselemente, die an derselben Wortleitung bzw. Bitleitung liegen, parallel zu lesen, werden diese Widerstandselemente parallel mit einer Senseschaltung verbunden und dabei die restlichen Bitleitungen auf Platepotenzial gehalten.
  • Gemäß einem weiteren Aspekt gibt diese Erfindung ein Verfahren zum Löschen eines CBRAM-Widerstandselements einer resistiven Speicheranordnung an, das gekennzeichnet ist durch folgende Schritte:
    • E1: die der Speicherzelle mit dem zu löschenden Widerstandselement entsprechende Wortleitung wird geöffnet, und alle Plateleitungen und Bitleitungen unselektierter Widerstandselemente werden auf ein bestimmtes Platepotenzial gelegt; und
    • E2: die Plateleitungsspannung des selektierten Widerstandselements wird um eine bestimmte Löschspannung ΔVerase auf VPL – ΔVerase verringert und die Spannung der dazugehörigen Bitleitung um die Löschspannung auf VPL + ΔVerase erhöht.
  • Im Falle des Einsatzes der Diode in Serie zu den CBRAM-Widerstandselementen werden die jeweils anzulegenden Spannungen je nach Polung der Diode um deren Durchlass- oder Durchbruchspannung erhöht.
  • Gemäß einem weiteren Aspekt gibt die Erfindung ein Verfahren zum parallelen Löschen aller mit einem Ansteuerelement verbundener Widerstandselemente entlang einer Wortleitung an, das durch folgende Schritte gekennzeichnet ist:
    • E11: die den Speicherzellen mit den zu löschenden Widerstandselementen entsprechenden Wortleitungen werden geöffnet und alle Plateleitungen und Bitleitungen unselektierter Widerstandselemente werden auf ein bestimmtes Platepotenzial gelegt und
    • E12: die Spannungen an den Plateleitungen der selektierten Zellen werden auf dem Plateleitungspotenzial gehalten und die Spannung an den Bitleitungen der selektierten Zellen um eine bestimmte Löschspannung erhöht.
  • Die obigen und weitere vorteilhafte Merkmale einer erfindungsgemäßen resistiven Speicheranordnung, eines Schreib-, Lese- und Löschverfahrens dafür und ein beispielhaftes Adressschema werden nachstehend anhand der Zeichnung näher erläutert. Die Zeichnungsfiguren zeigen im Einzelnen:
  • 1 ein Schaltschema einer beispielhaft vier CBRAM-Widerstandselemente aufweisenden Zelle eines Zellenfeldes einer erfindungsgemäßen resistiven Speicheranordnung;
  • 2 graphisch eine Zellcharakteristik des CBRAM-Widerstandselements;
  • 3 eine Schaltungsanordnung zur Erläuterung des erfindungsgemäßen Leseverfahrens;
  • 4 ein Layout eines ersten Ausführungsbeispiels einer resistiven Speicheranordnung gemäß der Erfindung mit vier Zellenwiderständen pro Ansteuertransistor;
  • 5 schematisch einen Querschnitt der in 4 in Layoutform gezeigten Speicheranordnung;
  • 6 im Querschnitt ein zweites Ausführungsbeispiel einer resistiven Speicheranordnung gemäß der Erfindung mit vier Zellenwiderständen pro Ansteuertransistor, bei dem zwei Möglichkeiten der Platzierung des Ansteuertransistors veranschaulicht sind;
  • 7 ein Schaltschema zur Erläuterung der kapazitiven Einkopplung von Störspannungen bei einem CBRAM-Widerstandselement;
  • 8 schematisch einen Ausschnitt eines Zellenfeldes mit einem Pufferregister zur Erläuterung eines Page-Modus;
  • 9 ein Blockdiagramm zur Erläuterung eines Adressierpfads;
  • 10 die eingangs erläuterte Cross-Point-Array-Anordnung;
  • 11 die ebenfalls eingangs erläuterte 1T1R-Anordnung.
  • Bei der erfindungsgemäßen resistiven Speicheranordnung werden im Zellenfeld n Zellenwiderstände, die eine Speicherzelle bilden, mit einem Ansteuertransistor verbunden. Diese Anordnung wird nachstehend kurz 1TnR-Speicheranordnung genannt.
  • 1 zeigt ein bevorzugtes Ausführungsbeispiel einer resistiven Speicheranordnung, bei der vier CBRAM-Widerstandselemente Rc mit einem Feldeffekt-Ansteuertransistor T verbunden sind und eine 1T4R-Speicheranordnung bilden. Sinnvolle andere Anordnungen sind z. B. die 1T2R, die 1T8R, 1T16R-Speicheranordnungen. Die Anzahl n der mit dem einen Ansteuertransistor T verbundenen Zellenwiderstände Rc ist im Wesentlichen vom Adressierungs-, Schreib-, Lese- und Löschschema abhängig. Bei der in 1 gezeigten Speicheranordnung sind die Steuerelektroden G der Ansteuerelemente (Feldeffekttransistor) T einer Spalte gemeinsam an eine in Spaltenrichtung laufende Wortleitung WL und die ersten gesteuerten Elektroden D der Ansteuerelemente T einer Zeile gemeinsam an eine in Zeilenrichtung laufende Bitleitung BL angeschlossen und die zweiten gesteuerten Elektroden S jedes Ansteuerelements T sind jeweils mit den ersten Elektroden der n Zellenwiderstände Rc und die zweiten Elektroden der n Zellenwiderstände Rc jeder Spalte einzeln jeweils mit einer in Spaltenrichtung laufenden Plateleitung PL1 – PLn; PL11, PL12, PL13, PL14 verbunden. In vereinfachter Darstellung ist in 1 nur eine Zelle Z des gesamten Zellenfeldes gezeigt, das heißt diese Anordnung wiederholt sich entlang den in Spaltenrichtung laufenden parallelen Wortleitungen WL und den ebenfalls in Spaltenrichtung laufenden Plateleitungen PL. Ebenso wird die Anordnung in Zeilenrichtung entlang der Bitleitung BL fortgesetzt (siehe auch das Layout in 4). Die Adressierung der verschiedenen Zellen erfolgt über die Wortleitung WL, die den Ansteuertransistor T steuert, die Bitleitung BL und die Plateleitungen PL1 – PL4, die hier für jeden mit dem Transistor T verbundenen CBRAM-Widerstand Rc separat ausgeführt ist.
  • Die Funktionsweise wird im Folgenden anhand des unsymmetrischen CBRAM-Widerstands erläutert. In 1 manifestiert sich diese Unsymmetrie am speziellen Widerstandssymbol, bei dem die Anode auf der Seite des dicken Strichs liegt. Die Anordnung ist aber durchaus auch für Widerstände mit geeigneter symmetrischer Charakteristik verwendbar.
  • Die Kennlinien des CBRAM-Widerstandselements sind grafisch in 2 dargestellt. Der Widerstand ist ursprünglich hochohmig und beträgt je nach Ausführung 107 bis 1010 Ω (Kennlinienast a). Wird die Spannung U in positiver Richtung erhöht (Anode am Pluspol und Kathode am Minuspol), schaltet der Widerstand ab einer Schreibschwellspannung Vth von annähernd 250 mV in den niederohmigen Zustand und hat dann annähernd 104 bis 105 Ω (Kennlinienast b). Bei negativer Spannung -U kann der Widerstand entsprechend 2 wieder in den hochohmigen Zu stand gesetzt werden. Beim Lesen wird der Widerstand bei ca. 100 mV in positiver Richtung ausgewertet; in diesem Betriebszustand kann z. B. der Strom Ic durch das Widerstandselement Rc ausgewertet werden (vgl. 1).
  • Nachstehend wird ein Verfahren zum Schreiben eines CBRAM-Widerstandselements Rc einer 1TnR-Speicheranordnung, die damit verbundenen Probleme und Lösungsmöglichkeiten beschrieben. Um einen Widerstand zu schreiben, wird die Wortleitung WL der Zelle Z geöffnet. Alle Plateleitungen PL und Bitleitungen BL für unselektierte Widerstände sind auf dem Platepotenzial VPL. Um den ausgewählten Widerstand zu schreiben, wird dessen Plateleitung PL um ΔVwrite (Potenzial: VPL + ΔVwrite) erhöht und die dazugehörige Bitleitung BL um ΔVwrite abgesenkt (Potenzial VPL – ΔVwrite). Somit liegt an dem zu schreibenden Widerstand zweimal ΔVwrite an und an allen Widerständen der geöffneten Wortleitung WL ΔVwrite. Ist ΔVwrite gleich 150 mV, wird die selektierte Zelle mit einer Spannung von 300 mV geschrieben. Die restlichen Widerstände Rc behalten ihren ursprünglichen Wert, da die anliegende Spannung nicht zum Schreiben ausreicht. Werden mehrere Bitleitungen BL auf -ΔVwrite gelegt, können mehrere Widerstände Rc an der ausgewählten Plateleitung PL parallel geschrieben werden.
  • Besitzt die Schreibschwellspannung Vth eine Verteilung, das heißt, dass sie nicht nur einen einzelnen Wert (von z. B. 250 mV) hat, sondern z. B. Schwellspannungswerte zwischen Vthmax = 350 mV und Vthmin = 150 mV auftreten, kann es zu so genannten Write-Disturbs (Zellen, die nicht geschrieben werden sollen, werden geschrieben) oder zu so genannten "Write-Failures" kommen (zu schreibende Zellen werden nicht geschrieben, da die Spannung nicht ausreicht). Eine in 1 gestrichelt eingezeichnete Diode SD in Serie zu den Wider standselementen Rc (in Durchlassrichtung oder Durchbruchrichtung gepolt) kann dieses Problem beseitigen, da die Bedingung 0,5 Vth > Vthmin nun auf die Schwellspannung der Diode D plus die Schreibspannung anzuwenden ist. Es gilt: 2 × ΔVwrite > Vthmax + Vdiode ΔVwrite < Vthmin + Vdiode Dies ergibt Vdiode > Vthmax – Vthmin.
  • Je nachdem, wie die Dioden SD gepolt sind, müssen sie für Schreib- und Lese- oder für Löschoperationen im Durchbruch betrieben werden. Die anzulegenden Spannungen erhöhen sich dabei jeweils um die Diodenspannung (entweder Durchlassspannung oder Durchbruchspannung).
  • Weiterhin werden ein Verfahren zum Lesen eines CBRAM-Widerstandselements Rc, die dabei auftretenden Probleme und Lösungsmöglichkeiten dafür beschrieben. Beim Lesen eines CBRAM-Widerstands Rc wird die entsprechende Wortleitung WL der Zelle Z geöffnet. Mit einem Operationsverstärker OPA, wie er in 3 zu sehen ist, wird die Spannung der Bitleitung BL der selektierten Zelle Z auf Plateleitungspotenzial VPl gehalten. Wird nun die Plateleitung PL der zu lesenden Zelle auf eine Lesespannung Vread, eine Spannung um ca. 100 mV über der Plateleitungsspannung VPL gelegt, kann der Strom der Zelle gesenst werden (normales Current Sensing). Alle Plateleitungen PL und Bitleitungen BL nicht selektierter Widerstände sind dabei auf Plateleitungspotenzial VPL zu halten, um die parasitären Ströme zu minimieren. Da der Operationsverstärker OPA nicht genau auf VPL sondern auf einen Wert VPL +/- Voffset regelt, begrenzt der dadurch entstehende parasitäre Strom die Anzahl der Widerstandselemente Rc, die mit einem Ansteuertransistor T verbunden werden können. Werden mehrere Bitleitungen BL auf diese Weise mit einer Senseschaltung verbunden, so können parallel mehrere Widerstände gelesen werden. Diese Widerstände müssen aber an derselben Wortleitung WL und Plateleitung PL wie die restlichen gelesenen Widerstände liegen. Die restlichen Bitleitungen BL sollten, auch wenn sie nicht gelesen werden, auf VPL gehalten werden.
  • Weiterhin werden ein erfindungsgemäßes Verfahren zum Löschen von Widerständen, die dabei auftretenden Probleme und Lösungsmöglichkeiten beschrieben. Um ein einzelnes CBRAM-Widerstandselement zu löschen, muss über ihm die negative Löschschwellspannung Vthl von annähernd –50 mV angelegt werden (vgl. 2). Dazu wird die entsprechende Wortleitung WL geöffnet. Bei unselektierten Widerstandselementen Rc liegen die Bitleitung BL und Plateleitung PL auf Plateleitungspotenzial VPL. Ähnlich wie beim Schreiben werden nun Spannungen (nur diesmal mit umgekehrten Vorzeichen) angelegt. Die selektierte Plateleitung wird also auf VPL – ΔVerase und die Bitleitung auf VPL + ΔVerase gelegt. Wie beim Schreiben reicht die Spannung ΔVerase an den nicht selektierten Widerständen nicht aus, um diese zu löschen, während 2 × ΔVerase am selektierten Widerstandselement Rc genügt. Ebenso wie beim Schreiben kann es aufgrund einer Schwellspannungsverteilung zu Lösch-Disturbs und Lösch-Failures kommen. Neben der Möglichkeit, eine Diode SD einzusetzen (1), kann auch ein so genannter Blockerase benützt werden, um Lösch-Disturbs und Lösch-Failures zu umgehen. Dabei werden alle mit einem Ansteuertransistor T verbundenen Widerstandselemente Rc (alle Zellen) entlang einer Wortleitung WL gelöscht. Vorteilhafterweise werden dann die Plateleitungen PL auf VPL gehalten und die entsprechenden Bitleitungen BL um den nötigen Spannungswert erhöht.
  • 4 zeigt schematisch ein Layout einer 1T4R-Speicheranordnung, und 5 zeigt dazu einen schematischen Quer schnitt. Dieses Layout der 1T4R-Speicheranordnung ist symmetrisch zu mittig liegenden Bitleitungskontaktstöpseln zur Drainelektrode der Auswahltransistoren T. Die in den 4 und 5 gezeigte 1T4R-Anordnung ist lateral durch ein Shallow-Trench-Isolationsoxid STI von benachbarten 1T4R-Speicheranordnungen isoliert. 6 zeigt im Querschnitt ein weiteres Ausführungsbeispiel einer (unsymmetrischen) 1T4R-Speicheranordnung, die zwei Möglichkeiten zeigt, den Ansteuertransistor T zu platzieren. Optimiert wird dabei entweder der Diffusionswiderstand (6 links) oder die Symmetrie zu Metall M0 (6 rechts).
  • Ein spezielles bei CBRAM-Widerstandselementen auftretendes Problem ist die Einkopplung von Störspannungen auf den Schaltungsknoten Kn zwischen einem (hochohmigem) Widerstandselement Rc und dem Ansteuertransistor T. Da im hochohmigen Zustand der Widerstand des CBRAM-Widerstandselements Rc bis zu 1010 Ω beträgt, ist im ausgeschalteten Zustand des Transistors T der Knoten Kn praktisch isoliert. Wie in 7 ersichtlich, können dann kapazitiv Störspannungen Vnoise auf den Knoten Kn gekoppelt werden. Diese Störspannungen können problematisch sein, da die Widerstandselemente aufgrund der niedrigen Schwellspannungen dadurch ungewollt programmiert oder gelöscht werden können. Um dies zu verhindern, ist die erfindungsgemäße 1TnR-Anordnung mit mehreren parallelen Widerstandselementen Rc aufgrund der Niederohmigkeit der Parallelschaltung vorteilhaft. Eine vorteilhafte Anordnung besteht darin, ein Widerstandselement der Speicherzelle speziell auf einen geeigneten niederohmigen Wert zu programmieren (bei CBRAM möglich durch Programmieren mit verschiedenen Strömen). Dies gleicht eine sich aufbauende Störspannung rasch aus, ohne einen Schreib- oder Löschdisturb zu verursachen. Die Plateleitungen PL der Widerstandselemente Rc an einem Ansteuer transistor T können im Ruhezustand z. B. kurzgeschlossen sein.
  • Ein vorteilhafter Modus, eine zuvor beschriebene 1TnR-Speicheranordnung zu betreiben, ist die verschiedenen Plateleitungen PL1, PLn (z. B. PL1 – PL4) einer Zelle Z mit einem Zähler nacheinander (jeweils eine Plateleitung parallel) zu lesen und in einem Pufferregister zuspeichern. Ein solcher Block kann dann als Page aufgefasst werden. Diese Page lässt sich vorteilhafterweise auch Plateleitung für Plateleitung beschreiben und auf einmal löschen (siehe das zuvor beschriebene Blocklöschverfahren). Dies erhöht die Geschwindigkeit der Vorgänge und die erzielbare Bandbreite, da immer nur wenige Leitungen umgeladen werden müssen. Ein Beispiel eines solchen Pagemodus ist schematisch in 8 dargestellt. Zum Beispiel wird in 8 die Wortleitung WL1 aktiviert, und ein Zähler steuert die Plateleitungen PL11 bis PL14 nacheinander an. Die Daten werden in einem Pufferregister zwischengespeichert und können als gesamte Page ausgegeben werden. In gleicher Weise wird eine Page geschrieben: die von außen kommenden Daten werden im Pufferregister zwischengespeichert. Nach dem Aktivieren der entsprechenden Wortleitung WL werden die Daten, z. B. beginnend mit Plateleitung PL11 geschrieben. Danach folgen PL12, PL13 und PL14. Gelöscht werden in diesem Modus alle Widerstandselemente, die sich an einer Wortleitung z. B. WL1 befinden. So kann z. B. die Wortleitung WL1 geöffnet werden. Die mit diesen Zellen verbundenen Plateleitungen PL11 bis PL14 befinden sich auf der Spannung VPL.
  • 9 zeigt in Form eines Blockschemas einen vorteilhaften Adresspfad für eine erfindungsgemäße resistive Speicheranordnung. Die Adresse in einem externen Adressen- und Befehlsregister 10 wird in einen Adressdecoder 11 geladen. Ein Wortleitungsdecoder 12 steuert die entsprechenden Wortleitungen WL und der Zähler 13 die Plateleitungen PL nacheinander an. Der Bitleitungsdecoder 15 steuert die richtigen Bitleitungen BL an, und die so gelesenen Daten werden in das dazugehörige Pufferregister 14 geladen. So kann ein größerer Burst über die I/O-Pads ausgelesen werden. Zum Schreiben wird die Richtung des Datenpfads einfach geändert, und die von den I/O-Pads kommenden Daten werden an den durch die in 9 gezeigte Adressierungslogik bestimmten Ort im Zellenfeld geschrieben.
  • Bemerkung: CBRAM ist eine bei der Anmelderin übliche Bezeichnung (CBRAM = Conductive Bridging RAM). In der Literatur wird oft die Bezeichnung PMC (Programmable Metallization Cell) benutzt.
    • a
    hochohmiger Ast der CBRAM-Kennlinie
    A
    Zellenfeld
    b
    niederohmiger Ast der CBRAM-Kennlinie
    BL
    Bitleitung
    Ccell
    Zellkapazität
    Cjtcn
    Junctionkapazität
    SD
    Diode
    D
    Drain
    G
    Steuerelektrode
    I/O
    Ein/Ausgabepads
    Ic
    Strom durch ein CBRAM-Widerstandselement Rc
    Ikomp
    Kompensationsstrom
    Isense
    Sensestrom
    Kn
    Schaltungsknoten
    M0
    Metallebene 0
    OPA
    Operationsverstärker
    PL
    Plateleitung
    Rc
    Zellenwiderstand; CBRAM-Widerstandselement
    S
    Source
    STI
    Shallow-Trench-Isolation
    T
    Ansteuerelement; Ansteuertransistor
    VDD
    Betriebsspannung
    Vnoise
    Störspannung
    VPL
    Plateleitungsspannung/potenzial
    WL
    Wortleitung
    10
    externe Adressier- und Befehlseinheit
    11
    Adressendecoder
    12
    Wortleitungsdecoder
    13
    Zähler
    14
    Pufferregister
    15
    Bitleitungsdecoder

Claims (16)

  1. Resistive Speicheranordnung mit einem in Reihen und Spalten gegliederten Zellenfeld (A) aus resistiven Speicherzellen, die zur Ansteuerung mit einem Ansteuerelement (T) verbunden sind, wobei jedes Ansteuerelement (T) gemeinsam mit n eine Speicherzelle (Z) bildenden Zellenwiderständen (Rc) verbunden ist, dadurch gekennzeichnet, dass die Steuerelektroden (G) der Ansteuerelemente (T) einer Spalte gemeinsam an eine in Spaltenrichtung laufende Wortleitung (WL) und die ersten gesteuerten Elektroden (D) der Ansteuerelemente (T) einer Zeile gemeinsam an eine in Zeilenrichtung laufende Bitleitung (BL) angeschlossen sind, die zweiten gesteuerten Elektroden (S) jedes Ansteuerelements (T) jeweils mit den ersten Elektroden der n-Zellenwiderstände (Rc) und die zweiten Elektroden der n-Zellenwiderstände (Rc) jeder Spalte einzeln jeweils mit einer in Spaltenrichtung laufenden Plateleitung (PL1 –PLn; PL11, PL12, PL13, PL14) verbunden sind.
  2. Speicheranordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Ansteuerelemente (T) FET-Transistoren sind.
  3. Speicheranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Zellenwiderstände (Rc) CBRAM-Widerstandselemente sind.
  4. Speicheranordnung nach Anspruch 3, dadurch gekennzeichnet, dass die Anoden der CBRAM-Widerstandselemente (Rc) mit den Plateleitungen (PL1 – PLn; PL11, PL12, PL13, PL14) und die Kathoden der CBRAM-Widerstandselemente (Rc) mit dem Ansteuerelement (T) verbunden sind.
  5. Speicheranordnung nach Anspruch 4, dadurch gekennzeichnet, dass jeweils eine Diode (SD) in Durchlass- oder in Durchbruchrichtung in Serie zu den CBRAM-Widerstandselementen (Rc) geschaltet ist.
  6. Speicheranordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass ein ausgewähltes CBRAM-Widerstandselement (Rc) der Speicherzellen (Z) auf einen geeigneten Widerstandswert programmiert ist, der niederohmiger ist als die Widerstandswerte der anderen CBRAM-Widerstandselemente (Rc) in derselben Speicherzelle (Z).
  7. Speicheranordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass jede Speicherzelle (Z) n = 4 Zellenwiderstände (Rc) enthält.
  8. Verfahren zum Schreiben eines CBRAM-Widerstandselements (Rc) einer resistiven Speicheranordnung nach einem der Ansprüche 3 bis 7, gekennzeichnet durch folgende Schritte: S1: die Wortleitung (WL) der entsprechenden Speicherzelle (Z) wird geöffnet, und alle Plateleitungen (PL) und Bitleitungen (BL) unselektierter Widerstandselemente (Rc) werden auf ein bestimmtes Platepotenzial (VPL) gelegt; und S2: die Plateleitungsspannung des selektierten Widerstandselements (Rc) wird um eine bestimmte Schreibspannung ΔVwrite von annähernd 150 mV auf VPL + ΔVwrite erhöht und die Spannung der dazu gehörigen Bitleitung (BL) um die Schreibspannung ΔVwrite auf VPL – ΔVwrite abgesenkt.
  9. Schreibverfahren nach Anspruch 8, dadurch gekennzeichnet, dass zum parallelen Schreiben mehrerer Widerstandselemente (Rc) an der ausgewählten Plateleitung (PL) die Bitleitungsspannung mehrerer Bitleitungen (BL) um die Schreibspannung ΔVwrite abgesenkt wird.
  10. Schreibverfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass beim Einsatz der Diode (SD) in Serie zu den CBRAM-Widerstandselementen (Rc) die jeweils anzulegenden Spannungen je nach Polung der Diode (SD) um deren Durchlass- oder Durchbruchspannung erhöht werden.
  11. Verfahren zum Lesen eines CBRAM-Widerstandselements (Rc) einer resistiven Speicheranordnung nach einem der Ansprüche 3 bis 7 im Current-Sensing-Betrieb, gekennzeichnet durch folgende Schritte: L1: die Wortleitung (WL) der entsprechenden Speicherzelle (Z) wird geöffnet und die Bitleitungsspannung der selektierten Speicherzelle (Z) auf einem bestimmten Platepotenzial (VPL) gehalten; und L2: die Spannung an der Plateleitung (PL) des zu lesenden Widerstandselements (Rc) wird auf eine bestimmte Lesespannung Vread gelegt, die annähernd 100 mV über dem Platepotenzial (VPL) liegt, wobei alle Plateleitungen (PL) und Bitleitungen (BL) nicht selektierte Widerstandselemente (Rc) auf Platepotenzial (VPL) gehalten werden und ein durch das Widerstandselement (Rc) fließender Lesestrom (Isense) entsprechend dessen Programmierzustand erfasst wird.
  12. Leseverfahren nach Anspruch 11, dadurch gekennzeichnet, dass zum parallelen Lesen mehrere Widerstandselemente (Rc), die an derselben Wortleitung (WL) bzw. Bitleitung (BL) liegen, parallel mit einer Senseschaltung verbunden werden, wobei die restlichen Bitleitungen (BL) auf Platepotenzial (VPL) gehalten werden.
  13. Verfahren zum Löschen eines CBRAM-Widerstandselements (Rc) einer resistiven Speicheranordnung nach einem der Ansprüche 3 bis 7, gekennzeichnet durch folgende Schritte: E1: die der Speicherzelle (Z) mit dem zu löschenden Widerstandselement (Rc) entsprechende Wortleitung (WL) wird geöffnet, und alle Plateleitungen (PL) und Bitleitungen (BL) unselektierter Widerstandselemente (Rc) werden auf ein bestimmtes Platepotenzial (VPL) gelegt; und E2: die Plateleitungsspannung des selektierten Widerstandselements (Rc) wird um eine bestimmte Löschspannung ΔVerase auf VPL – ΔVerase verringert und die Spannung der dazugehörigen Bitleitung (BL) um die Löschspannung ΔVerase auf VPL + ΔVerase erhöht.
  14. Löschverfahren nach Anspruch 13, dadurch gekennzeichnet, dass bei Verwendung der Diode (SD) in Serie zu den Widerstandselementen (Rc) die jeweils anzulegenden Spannungen je nach Polung der Dioden (SD) um deren Durchlass- oder Durchbruchspannung erhöht werden.
  15. Verfahren zum Betrieb einer resistiven Speicheranordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass eine Wortleitung (WL) einer Spalte aktiviert und die mit den Zellenwiderständen (Rc) der resistiven Speicherzellen (Z) verbundenen Plateleitungen dieser Spalte mit einem Zähler nacheinander angesteuert werden, dass beim Lesevorgang die Information der nacheinander angesteuerten Zellenwiderstände (Rc) der Speicherzellen (Z) dieser Spalte über die Bitleitungen (BL) ausgelesen und in einem Pufferregister (14) zwischengespeichert und als gesamte Page ausgegeben werden, und dass beim Schreibvorgang von außen kommende Schreibdaten einer Page im Pufferregister (14) zwischengespeichert, die entsprechende Wortleitung (WL) einer Spalte aktiviert und die im Pufferregister (14) zwischengespeicherten Schreibdaten sequentiell beginnend mit der ersten Plateleitung (PL1) bis zur letzten Plateleitung (PLn) den Zellenwiderständen (Rc) der Speicherzellen (Z) dieser Spalte eingeschrieben werden.
  16. Verfahren zum parallelen Löschen aller mit einem Ansteuerelement (T) verbundener Widerstandselemente (Rc) entlang einer Wortleitung (WL) bei einer resistiven Speicheranordnung nach einem der Ansprüche 1 bis 7, gekennzeichnet durch folgende Schritte: E11: die den Speicherzellen (Z) mit den zu löschenden Widerstandselementen (Rc) entsprechenden Wortleitungen (WL) werden geöffnet, und alle Plateleitungen (PL) und Bitleitungen (BL) unselektierter Widerstandselemente (Rc) werden auf ein bestimmtes Platepotenzial (VPL) gelegt und E12: die Spannungen an den Plateleitungen (PL) der selektierten Zellen werden auf dem Plateleitungspotenzial (VPL) gehalten und die Spannung an den entsprechenden Bitleitungen (BL) um eine bestimmte Löschspannung ΔVerase erhöht.
DE102004041907A 2004-08-30 2004-08-30 Resistive Speicheranordnung, insbesondere CBRAM-Speicher Expired - Fee Related DE102004041907B3 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE102004041907A DE102004041907B3 (de) 2004-08-30 2004-08-30 Resistive Speicheranordnung, insbesondere CBRAM-Speicher
EP05106903A EP1630817B1 (de) 2004-08-30 2005-07-27 Resistive Speicheranordnung, insbesondere CBRAM-Speicher
DE502005005938T DE502005005938D1 (de) 2004-08-30 2005-07-27 Resistive Speicheranordnung, insbesondere CBRAM-Speicher
CN200510097642.9A CN1755831A (zh) 2004-08-30 2005-08-29 电阻性内存装置，尤其是cbram内存
KR1020050079793A KR100724815B1 (ko) 2004-08-30 2005-08-30 저항성 메모리 장치, 기록 방법, 판독 방법, 소거 방법 및메모리 장치 동작 방법
US11/215,443 US7215568B2 (en) 2004-08-30 2005-08-30 Resistive memory arrangement
US11/688,556 US7561460B2 (en) 2004-08-30 2007-03-20 Resistive memory arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004041907A DE102004041907B3 (de) 2004-08-30 2004-08-30 Resistive Speicheranordnung, insbesondere CBRAM-Speicher

Publications (1)

Publication Number Publication Date
DE102004041907B3 true DE102004041907B3 (de) 2006-03-23

Family

ID=35721034

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102004041907A Expired - Fee Related DE102004041907B3 (de) 2004-08-30 2004-08-30 Resistive Speicheranordnung, insbesondere CBRAM-Speicher
DE502005005938T Active DE502005005938D1 (de) 2004-08-30 2005-07-27 Resistive Speicheranordnung, insbesondere CBRAM-Speicher

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE502005005938T Active DE502005005938D1 (de) 2004-08-30 2005-07-27 Resistive Speicheranordnung, insbesondere CBRAM-Speicher

Country Status (5)

Country Link
US (2) US7215568B2 (de)
EP (1) EP1630817B1 (de)
KR (1) KR100724815B1 (de)
CN (1) CN1755831A (de)
DE (2) DE102004041907B3 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006039164A1 (de) * 2006-08-21 2008-02-28 Qimonda Ag Integrierte Schaltung mit einer programmierbaren Widerstandszelle
DE102006061720A1 (de) * 2006-09-29 2008-04-03 Altis Semiconductor Speichervorrichtung sowie Verfahren zum Lesen/Schreiben von Daten aus einer/in eine Speichervorrichtung
DE102007001222A1 (de) * 2006-11-10 2008-05-21 Qimonda Ag Festkörperelektrolyt-Speichervorrichtung
DE102007058003B4 (de) 2007-12-03 2019-12-05 Infineon Technologies Ag Halbleiterbauelement, Sensorelement, Verwendung eines Halbleiterbauelements sowie Verfahren zur Abwehr von Lichtangriffen

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100924402B1 (ko) * 2003-12-26 2009-10-29 파나소닉 주식회사 메모리회로
US20070047291A1 (en) * 2005-08-26 2007-03-01 Heinz Hoenigschmid Integrated memory circuit comprising a resistive memory element and a method for manufacturing such a memory circuit
US7257013B2 (en) * 2005-09-08 2007-08-14 Infineon Technologies Ag Method for writing data into a memory cell of a conductive bridging random access memory, memory circuit and CBRAM memory circuit
EP1961010B1 (de) * 2005-12-07 2013-05-15 Nxp B.V. Elektronische schaltung mit speichermatrix
US7599209B2 (en) * 2005-12-23 2009-10-06 Infineon Technologies Ag Memory circuit including a resistive memory element and method for operating such a memory circuit
US7522444B2 (en) * 2006-03-13 2009-04-21 Infineon Technologies Ag Memory circuit, method for operating a memory circuit, memory device and method for producing a memory device
US7869253B2 (en) * 2006-08-21 2011-01-11 Qimonda Ag Method of determining a memory state of a resistive memory cell and device measuring the memory state of a resistive memory cell
KR100902504B1 (ko) * 2006-10-16 2009-06-15 삼성전자주식회사 비정질 고체 전해질층을 포함하는 저항성 메모리 소자 및그 동작 방법
JP5091491B2 (ja) * 2007-01-23 2012-12-05 株式会社東芝 不揮発性半導体記憶装置
US7830709B2 (en) * 2007-02-21 2010-11-09 Qimonda Ag Integrated circuit, method of reading data stored within a memory device of an integrated circuit, method of writing data into a memory device of an integrated circuit, memory module, and computer program
US7684227B2 (en) * 2007-05-31 2010-03-23 Micron Technology, Inc. Resistive memory architectures with multiple memory cells per access device
US20080310210A1 (en) * 2007-06-13 2008-12-18 Dietmar Gogl Semiconductor memory device and method of operation
US7663134B2 (en) * 2007-07-10 2010-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array with a selector connected to multiple resistive cells
US7961506B2 (en) 2008-02-05 2011-06-14 Micron Technology, Inc. Multiple memory cells with rectifying device
US8072792B2 (en) * 2008-02-15 2011-12-06 Qimonda Ag Integrated circuit with resistive memory cells and method for manufacturing same
US7974119B2 (en) 2008-07-10 2011-07-05 Seagate Technology Llc Transmission gate-based spin-transfer torque memory unit
US8107273B1 (en) 2008-07-28 2012-01-31 Adesto Technologies Corporation Integrated circuits having programmable metallization cells (PMCs) and operating methods therefor
US7881095B2 (en) 2008-08-08 2011-02-01 Seagate Technology Llc Asymmetric write current compensation using gate overdrive for resistive sense memory cells
JP2010055719A (ja) 2008-08-29 2010-03-11 Toshiba Corp 抵抗変化メモリ装置
US7936580B2 (en) * 2008-10-20 2011-05-03 Seagate Technology Llc MRAM diode array and access method
US9030867B2 (en) * 2008-10-20 2015-05-12 Seagate Technology Llc Bipolar CMOS select device for resistive sense memory
US7936583B2 (en) * 2008-10-30 2011-05-03 Seagate Technology Llc Variable resistive memory punchthrough access method
US7825478B2 (en) 2008-11-07 2010-11-02 Seagate Technology Llc Polarity dependent switch for resistive sense memory
US7933136B2 (en) * 2008-11-07 2011-04-26 Seagate Technology Llc Non-volatile memory cell with multiple resistive sense elements sharing a common switching device
US8178864B2 (en) 2008-11-18 2012-05-15 Seagate Technology Llc Asymmetric barrier diode
US8331128B1 (en) 2008-12-02 2012-12-11 Adesto Technologies Corporation Reconfigurable memory arrays having programmable impedance elements and corresponding methods
US8203869B2 (en) 2008-12-02 2012-06-19 Seagate Technology Llc Bit line charge accumulation sensing for resistive changing memory
US8294488B1 (en) 2009-04-24 2012-10-23 Adesto Technologies Corporation Programmable impedance element circuits and methods
US8159856B2 (en) 2009-07-07 2012-04-17 Seagate Technology Llc Bipolar select device for resistive sense memory
US8158964B2 (en) * 2009-07-13 2012-04-17 Seagate Technology Llc Schottky diode switch and memory units containing the same
US8947913B1 (en) 2010-05-24 2015-02-03 Adesto Technologies Corporation Circuits and methods having programmable impedance elements
US8829482B1 (en) 2010-09-23 2014-09-09 Adesto Technologies Corporation Variable impedance memory device structure and method of manufacture including programmable impedance memory cells and methods of forming the same
US8648426B2 (en) 2010-12-17 2014-02-11 Seagate Technology Llc Tunneling transistors
US8976568B1 (en) 2012-01-20 2015-03-10 Adesto Technologies Corporation Circuits and methods for programming variable impedance elements
US9025396B1 (en) * 2012-02-08 2015-05-05 Adesto Technologies Corporation Pre-conditioning circuits and methods for programmable impedance elements in memory devices
US8730752B1 (en) * 2012-04-02 2014-05-20 Adesto Technologies Corporation Circuits and methods for placing programmable impedance memory elements in high impedance states
US8624219B1 (en) 2012-04-12 2014-01-07 Adesto Technologies Corporation Variable impedance memory element structures, methods of manufacture, and memory devices containing the same
US9029829B1 (en) * 2012-05-02 2015-05-12 Adesto Technologies Corporation Resistive switching memories
US8953362B2 (en) 2012-05-11 2015-02-10 Adesto Technologies Corporation Resistive devices and methods of operation thereof
US9165644B2 (en) 2012-05-11 2015-10-20 Axon Technologies Corporation Method of operating a resistive memory device with a ramp-up/ramp-down program/erase pulse
US9208870B2 (en) 2012-09-13 2015-12-08 Adesto Technologies Corporation Multi-port memory devices and methods having programmable impedance elements
US9373399B2 (en) * 2013-07-22 2016-06-21 Micron Technology, Inc. Resistance variable element methods and apparatuses
US9246086B2 (en) * 2013-10-02 2016-01-26 Sony Corporation Conductive bridge memory system and method of manufacture thereof
CN104716259A (zh) * 2013-12-13 2015-06-17 上海华虹宏力半导体制造有限公司 三维多层阻变存储器
US9697874B1 (en) 2015-06-09 2017-07-04 Crossbar, Inc. Monolithic memory comprising 1T1R code memory and 1TnR storage class memory
TWI727960B (zh) * 2015-07-21 2021-05-21 美商愛德斯托科技公司 具形成於位元線下共用導體之具可程式阻抗元件記憶體裝置
CN111834391A (zh) * 2019-04-15 2020-10-27 联华电子股份有限公司 存储器元件的结构及其制造方法
CN110635026A (zh) * 2019-08-15 2019-12-31 北京大学 一种1TnR存算阵列单元的制备方法
US10811092B1 (en) * 2019-08-16 2020-10-20 Winbond Electronics Corp. RRAM with plurality of 1TnR structures
CN112635661B (zh) 2019-10-09 2023-08-01 联华电子股份有限公司 多位可变电阻式存储器单元及其形成方法
US11417375B2 (en) * 2019-12-17 2022-08-16 Micron Technology, Inc. Discharge current mitigation in a memory array
CN114078901A (zh) 2020-08-19 2022-02-22 联华电子股份有限公司 电阻式存储装置以及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002084705A2 (de) * 2001-04-11 2002-10-24 Infineon Technologies Ag Verfahren zum betrieb einer mram-halbleiterspeicheranordnung
WO2003098636A2 (en) * 2002-05-16 2003-11-27 Micron Technology, Inc. STACKED 1T-nMEMORY CELL STRUCTURE

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761115A (en) * 1996-05-30 1998-06-02 Axon Technologies Corporation Programmable metallization cell structure and method of making same
US6363007B1 (en) * 2000-08-14 2002-03-26 Micron Technology, Inc. Magneto-resistive memory with shared wordline and sense line
DE10056159C2 (de) * 2000-11-13 2002-10-24 Infineon Technologies Ag MRAM-Anordnung mit Auswahltransistoren großer Kanalweite
US6456524B1 (en) * 2001-10-31 2002-09-24 Hewlett-Packard Company Hybrid resistive cross point memory cell arrays and methods of making the same
JP2003142661A (ja) * 2001-11-05 2003-05-16 Sony Corp 強誘電体型不揮発性半導体メモリ
US6909656B2 (en) * 2002-01-04 2005-06-21 Micron Technology, Inc. PCRAM rewrite prevention
US6731528B2 (en) * 2002-05-03 2004-05-04 Micron Technology, Inc. Dual write cycle programmable conductor memory system and method of operation
US7136300B2 (en) * 2003-10-06 2006-11-14 Hewlett-Packard Development Company, Lp. Magnetic memory device including groups of series-connected memory elements
JP2005183619A (ja) * 2003-12-18 2005-07-07 Canon Inc 不揮発メモリ装置
DE102004041330B3 (de) * 2004-08-26 2006-03-16 Infineon Technologies Ag Speicherschaltung mit ein Widerstandsspeicherelement aufweisenden Speicherzellen
US7145824B2 (en) * 2005-03-22 2006-12-05 Spansion Llc Temperature compensation of thin film diode voltage threshold in memory sensing circuit
US7391639B2 (en) * 2006-02-14 2008-06-24 Infineon Technologies Ag Memory device and method for reading data

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002084705A2 (de) * 2001-04-11 2002-10-24 Infineon Technologies Ag Verfahren zum betrieb einer mram-halbleiterspeicheranordnung
WO2003098636A2 (en) * 2002-05-16 2003-11-27 Micron Technology, Inc. STACKED 1T-nMEMORY CELL STRUCTURE

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006039164A1 (de) * 2006-08-21 2008-02-28 Qimonda Ag Integrierte Schaltung mit einer programmierbaren Widerstandszelle
DE102006061720A1 (de) * 2006-09-29 2008-04-03 Altis Semiconductor Speichervorrichtung sowie Verfahren zum Lesen/Schreiben von Daten aus einer/in eine Speichervorrichtung
DE102006061720B4 (de) * 2006-09-29 2008-12-04 Altis Semiconductor Speichervorrichtung zum Lesen/Schreiben von Daten
DE102007001222A1 (de) * 2006-11-10 2008-05-21 Qimonda Ag Festkörperelektrolyt-Speichervorrichtung
DE102007058003B4 (de) 2007-12-03 2019-12-05 Infineon Technologies Ag Halbleiterbauelement, Sensorelement, Verwendung eines Halbleiterbauelements sowie Verfahren zur Abwehr von Lichtangriffen

Also Published As

Publication number Publication date
EP1630817A3 (de) 2006-05-03
US7561460B2 (en) 2009-07-14
US20070211515A1 (en) 2007-09-13
DE502005005938D1 (de) 2008-12-24
CN1755831A (zh) 2006-04-05
EP1630817B1 (de) 2008-11-12
US7215568B2 (en) 2007-05-08
US20060050547A1 (en) 2006-03-09
EP1630817A2 (de) 2006-03-01
KR100724815B1 (ko) 2007-06-04
KR20060050789A (ko) 2006-05-19

Similar Documents

Publication Publication Date Title
DE102004041907B3 (de) Resistive Speicheranordnung, insbesondere CBRAM-Speicher
DE2313917C3 (de) Speicher mit redundanten Speicherstellen
DE60112860T2 (de) Dünnfilmspeicheranordnungen
DE3305056C2 (de) Halbleiterspeicher
DE3037315C2 (de)
DE10026993B4 (de) Flash-Speicherbauelement mit einer neuen Redundanzansteuerschaltung
DE102005017533A1 (de) Nichtflüchtige ferroelektrische Speichervorrichtung
DE102008030418A1 (de) Quasi-Differenzielle Leseoperation
DE102005045312A1 (de) Halbleiterspeicher mit flüchtigen und nichtflüchtigen Speicherzellen
DE60109307T2 (de) Nichtfluechtige passive speicherarray und sein leseverfahren
US10553647B2 (en) Methods and apparatus for three-dimensional non-volatile memory
DE102006003933A1 (de) Integrierte Speichereinrichtung und Verfahren zum Betreiben einer integrierten Speichereinrichtung
DE102005017534A1 (de) Nichtflüchtige ferroelektrische Speichervorrichtung
DE10238782A1 (de) Dünnfilm-Magnetspeichervorrichtung mit Redundanzreparaturfunktion
DE102006007023B3 (de) Halbleiterspeicher-Vorrichtung mit einer Wortleitungsansteuerung
DE102004045219B4 (de) Anordnung und Verfahren zum Auslesen von Widerstandsspeicherzellen
DE4132831A1 (de) Halbleiterspeichereinrichtung mit redundanzschaltung zum reparieren eines fehlerhaften bit
DE10223711A1 (de) Ferroelektrischer Speicher und Verfahren zu dessen Ansteuerung
DE112019007183T5 (de) ReRAM-Speicherzelle mit Doppelwortleitungssteuerung
DE112019003249T5 (de) Schaltung und layout für resistive direktzugriffsspeicherarrays mit zwei bitleitungen pro spalte
DE10032275A1 (de) Integrierter Speicher mit Speicherzellen mit magnetoresistivem Speichereffekt und Verfahren zum Betrieb eines solchen Speichers
DE10001940A1 (de) Direktzugriffsspeicherbauelement und Betriebsverfahren hierfür
US10355049B1 (en) Methods and apparatus for three-dimensional non-volatile memory
DE10046051B4 (de) Nichtflüchtiger ferroelektrischer Speicher und Schaltung zum Betreiben desselben
DE60037504T2 (de) Referenzzellenmatrixanordnung zum Datenlesen in einer nichtflüchtigen Speicheranordnung

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: ADESTO TECHNOLOGY CORP., INC., SUNNYVALE, US

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Effective date: 20110516

R082 Change of representative

Representative=s name: VIERING, JENTSCHURA & PARTNER, DE

Representative=s name: VIERING, JENTSCHURA & PARTNER, 01097 DRESDEN, DE

Representative=s name: VIERING, JENTSCHURA & PARTNER MBB PATENT- UND , DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20150303