CN111834391A - 存储器元件的结构及其制造方法 - Google Patents

存储器元件的结构及其制造方法 Download PDF

Info

Publication number
CN111834391A
CN111834391A CN201910299005.1A CN201910299005A CN111834391A CN 111834391 A CN111834391 A CN 111834391A CN 201910299005 A CN201910299005 A CN 201910299005A CN 111834391 A CN111834391 A CN 111834391A
Authority
CN
China
Prior art keywords
memory
pair
layer
structures
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910299005.1A
Other languages
English (en)
Other versions
CN111834391B (zh
Inventor
陈中泽
陈克基
张子云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN201910299005.1A priority Critical patent/CN111834391B/zh
Priority to US16/418,770 priority patent/US11024672B2/en
Priority to EP20168725.8A priority patent/EP3726578A1/en
Publication of CN111834391A publication Critical patent/CN111834391A/zh
Priority to US17/235,785 priority patent/US11508783B2/en
Application granted granted Critical
Publication of CN111834391B publication Critical patent/CN111834391B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开一种存储器元件的结构及其制造方法。存储器元件的结构包括晶体管形成在基板上。接触结构设置在所述晶体管的源/漏极区域上。导电层设置在所述接触结构上。四个存储结构设置在所述导电层上构成四边形结构。

Description

存储器元件的结构及其制造方法
技术领域
本发明涉及一种半导体制造技术，且特别是涉及存储器元件的结构及其制造方法。
背景技术
非挥发性存储器在数字的电子产品中，几乎是必要的配备。数字的电子产品例如是计算机，移动电话、相机、录影机等等在日常生活中也是不可缺少的产品。因此，非挥发性存储器是普遍被需求。
更由于例如多媒体的大幅发展，其所需要的存储数据量也随之大量增加，也因此非挥发性存储器的设计也继续在研发，使能在有限的元件面积内可以增加存储单元的容量，也就是减少存储单元所占用的面积。
在新研发的技术中，电阻式存储器已经被提出。电阻式存储结构，例如使用电阻式存储材料，可以延伸在垂直于基板的方向来达成存储单元，减少元件面积的使用。电阻式存储材料的特性是利用施加的电压来改变存储器材料的导电状态。导电状态是随着存储器的电阻值的变化，可以存在两个阶的电阻值，因此也可以用来存储位数据。
在电阻式存储器的架构下，多个存储单元共用一个晶体管的研发仍继续在进行。
发明内容
本发明提出存储器元件的结构及其制造方法。存储器元件是以垂直式的存储器结构为基础，但是一个晶体管可以由多个存储单元共用，其如包含四个存储单元所共用。
在一实施例中，本发明提供一种存储器元件的结构，包括晶体管形成在基板上。接触结构设置在所述晶体管的源/漏极区域上。导电层设置在所述接触结构上。四个存储结构设置在所述导电层上构成四边形结构。
在一实施例中，在所述存储器元件的结构中，所述四个存储结构的两个沿着第一方向延伸成为第一对，以及所述四个存储结构的另外两个沿着第二方向延伸成为第二对，所述第一方向与所述第二方向交叉。
在一实施例中，在所述存储器元件的结构中，其还包括四条内连接线层，分别与所述四个存储结构连接。
在一实施例中，在所述存储器元件的结构中，其还包括第一对内连接线层，分别与所述四个存储结构的所述第一对，以及第二对内连接线层分别与所述四个存储结构的所述第二对。
在一实施例中，在所述存储器元件的结构中，所述第一对内连接线层的位置高于所述第二对内连接线层。
在一实施例中，在所述存储器元件的结构中，所述第一对内连接线层有凸出部分，以与所述四个存储结构的所述第一对接触。
在一实施例中，在所述存储器元件的结构中，所述接触结构包括至少一个接触杆。
在一实施例中，在所述存储器元件的结构中，所述四个存储结构的每一个是电阻式存储结构或是相变化存储结构。
在一实施例中，在所述存储器元件的结构中，所述导电层是单层结构。
在一实施例中，在所述存储器元件的结构中，所述导电层包括金属层设置在所述接触结构上，以及通孔层设置在所述金属层上。其中所述四个存储结构的所述第一对及所述第二对是设置在所述通孔层上。
在一实施例中，在所述存储器元件的结构中，所述通孔层在中心区域有一凹陷被周围区域围绕，以及所述四个存储结构是设置在所述周围区域。
在一实施例中，本发明也提供一种制造存储器元件的方法，包括形成晶体管在基板上。此制造方法还包括形成接触结构在所述晶体管的源/漏极区域上；形成导电层在所述接触结构上；以及形成四个存储结构在所述导电层上，构成四边形结构。
在一实施例中，在所述制造存储器元件的方法中，所述四个存储结构的两个沿着第一方向延伸成为第一对，以及所述四个存储结构的另外两个沿着第二方向延伸成为第二对，所述第一方向与所述第二方向交叉。
在一实施例中，在所述制造存储器元件的方法中，其还包括形成四条内连接线层，分别与所述四个存储结构连接。
在一实施例中，在所述制造存储器元件的方法中，其还包括形成第一对内连接线层，分别与所述四个存储结构的所述第一对，以及形成第二对内连接线层，分别与所述四个存储结构的所述第二对。
在一实施例中，在所述制造存储器元件的方法中，所述第一对内连接线层的位置高于所述第二对内连接线层。所述第一对内连接线层有凸出部分，以与所述四个存储结构的所述第一对接触。
在一实施例中，在所述制造存储器元件的方法中，所述四个存储结构的每一个是电阻式存储结构或是相变化存储结构。
在一实施例中，在所述制造存储器元件的方法中，所述导电层是单层结构。
在一实施例中，在所述制造存储器元件的方法中，形成所述导电层的所述步骤包括形成金属层在所述接触结构上以及形成通孔层在所述金属层上，其中所述四个存储结构的所述第一对及所述第二对是设置在所述通孔层上。
在一实施例中，在所述制造存储器元件的方法中，所述通孔层在中心区域有一凹陷被周围区域围绕，以及所述四个存储结构是设置在所述周围区域。
附图说明
包含附图以便进一步理解本发明，且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例，并与描述一起用于解释本发明的原理。
图1是本发明所探究的垂直式存储器的剖面结构示意图；
图2是本发明一实施例，存储器结构的透视示意图；
图3A到图3C是本发明一实施例，制造存储器的流程的剖面结构示意图；
图4是本发明一实施例，存储器结构的部分上视图；
图5是本发明一实施例，存储结构在平面上的配置示意图；
图6是本发明一实施例，存储结构在平面上的配置示意图；
图7是本发明一实施例，存储结构的立体示意图。
附图标号说明
50：基板 212：凹陷
100：与源/漏极区域 214：通孔层
102：栅极 216a-216d：存储结构
104：间隙壁 218：凸出部分
106：栅极绝缘层 220：内连接线层
108：内层介电层 222：内连接线层
110：接触结构 300：基板
112：内连接线层 302：晶体管
114：下电极层 304：源/漏极区域
116：存储材料层 306a-306f：内层介电层
118：上电极层 308：接触结构
120：通孔结构 310：金属层
122：内连接线层 312：开口
200：基板 314：通孔导电层
202：晶体管 316、316a-316d：存储结构
204：源/漏极区域 318、318a-318d：内连接线层
206：接触结构 320：凸出部分
208：金属层 350：导电层
210：周围区域
具体实施方式
本发明是关于半导体元件的制造技术，其别是关于存储器元件的结构及其制造方法。存储器元件的结构包含一晶体管，其例如至少可以由四个存储结构共用。
以下具一些实施例来说明本发明的技术，但是本发明不限于所举的实施例。另外，本发明也不排除实施例之间的结合。
本发明首先针对垂直式的存储器元件进行探究(looking into)。图1是依据本发明所探究的垂直式存储器的剖面结构示意图。
参阅图1，存储器元件的存储单元，一般是一个晶体管对应一个存储结构的配置方式。在基板50上会形成晶体管。晶体管的基本结构包含栅极绝缘层106，在栅极绝缘层106上的栅极102，在栅极102的侧壁的间隙壁104以及在基板50中于栅极102两侧的源/漏极区域100。
在制造技术上，内层介电层(inter-layer dielectric layer)108先覆盖基板50，在内层介电层108形成接触结构110与源/漏极区域100接触连接。在内层介电层108上会有所需要的内连接线层(interconnection layer)112，与接触结构110的另一端连接。
在内连接线层112上有存储结构。存储结构包含存储材料层116。另外在存储材料层116例如还可以包含下电极层114与上电极层118，用于对外连接。接着在上电极层118上会有通孔结构120。通孔结构120另一端再与内连接线层122连接。另外如一般所知，基于制造的需要，存储结构以及内连接线层112、122等会被内层介电层包围，于此不予详细描述。
经过检视如图1的存储器元件的结构，本发明至少观察到前述垂直式的存储器结构所使用的元件面积，主要是由晶体管所使用的面积来决定。如何使多个存储单元有效共用一个晶体管是研发的方向的其一。本发明提出多个存储单元共用一个晶体管的设计架构。
图2是依据本发明一实施例，存储器结构的透视示意图。参阅图2，本发明提出的存储器元件的结构包含晶体管202形成在基板200上。接触结构206设置在所述晶体管202的源/漏极区域204上。导电层例包括金属层208及通孔层214设置在接触结构206上。接触结构206依照实际需，其数量可以是一个或多个。在本实施例中，接触结构206的数量以两个为例。在一实施例中，导电层的金属层208设置在接触结构206上，与其接触而间接连接到晶体管202。
四个存储结构216a、216b、216c、216d设置在导电层的通孔层214上构成四边形结构。于此，在制造过程中用于支撑前述元件的形成的内层介电层结构是如本技术领域的一般技术，于此忽略其描述。
在一实施例中，导电层是由金属层208及通孔层214的叠层所构成。在另一实施例中，导电层也可以是单层的结构。金属层208的使用有利于与接触结构206稳定连接。通孔层214有利于支持四个存储结构216a、216b、216c、216d并且与金属层208连接，进而与接触结构206电连接。
对于通孔层214的结构用于支持四个存储结构216a、216b、216c、216d，也同时用于使四个存储结构216a、216b、216c、216d与晶体管的源/漏极区域204电性耦接。在一实施例中，通孔层214例如在中心区域有一凹陷212被周围区域210围绕，如此四个存储结构216a、216b、216c、216d是设置在周围区域210。
在一实施例中，在四个存储结构216a、216b、216c、216d中的两个存储结构216a、216b可以构成第一对，另外两个存储结构216c、216d可以构成另一对。此一对存储结构216a、216b会分别与两条内连接线层220连接。内连接线层220是延伸在一个方向。另一对存储结构216c、216d也会分别与两条内连接线层222连接。内连接线层222是延伸在另一个方向，会与内连接线层220交叉，其例如是垂直交叉。一对内连接线层222与一对内连接线层220的四条线可以分别对应四个存储结构216a、216b、216c、216d施加操作电压，以配合施加写入、读取或删除的操作电压。
由于内连接线层222与内连接线层220的延伸方向不同而有交叉，在一实施例中，其所处的高度会不同设置，而避免互相接触造成短路。在一实施例中，例如对应存储结构216c、216d的此对内连接线层222会包含凸出部分218，如此内连接线层222会比此对内连接线层220高，而不会接触。然而本发明不限于所举的实施例。
以下继续描述制造流程。图3A到图3C是依据本发明一实施例，制造存储器的流程的剖面结构示意图。
参阅读3A，所提供的基板300是用于在基板300上先制造晶体管302。晶体管302包含在基板300中的源/漏极区域304。内层介电层306a形成于基板300上，以覆盖晶体管302。接触结构308形成于内层介电层306a中，与源/漏极区域304接触。在一内层介电层306b形成于内层介电层306a上。金属层310形成于内层介电层306b中与接触结构308接触，达成连接。
在一实施例中，在金属层310可以再形成通孔层以承载存储结构，而通孔层在半导体制造流程例如再形成内层介电层306c于介电层306b上。内层介电层306c有一开口312，以暴露金属层310。预计后续制造通孔层的通孔导电层314形成于内层介电层306c。此通孔导电层314也覆盖开口312的侧壁以及金属层310被暴露的部分。另一层内层介电层306d形成于内层介电层306c上，也同时填入对应开口312的凹陷。
参阅图3B，通过研磨工艺(polishing process)，将内层介电层306d与通孔导电层314在内层介电层306c上的一部份移除，如此剩下的通孔导电层314成为如图2的通孔层214。内层介电层306d在开口312内也有残留部分，也使得有一平坦面。
在一实施例中，金属层310与通孔导电层314可以视为是一般性的导电层350。就结构来看，导电层350可以是单层或是例如由金属层310与通孔导电层314所组合。另外，当作通孔层的通孔导电层314，在一实施例也可以不需要中间对应开口312的凹陷。导电层350可以依实际设计调整。
参阅图3C，内层介电层306e形成于内层介电层306d上。存储结构316形成于内层介电层306e中，且与导电层350接触，例如是与当作通孔层的通孔导电层314接触而达成连接。存储结构316包含例如是电阻式存储结构或是相变化存储结构的材料。
在平坦化后，内层介电层306e再形成于内层介电层306f。内连接线层318的结构接着形成于内层介电层306e中，与存储结构316连接。根据图2的实施例，内连接线层318有四条，而其中的一对内连接线层318是在此剖面结构上。
关于存储结构316在导电层350上的配置位置可以有不同的方式。图4是依据本发明一实施例，存储器结构的部分上视图。参阅图4，当作通孔层的通孔导电层314例如是具有中间凹陷的结构。凹陷是由内层介电层306d填满。通孔导电层314的周边区域例如图4所示，是以四边形的几何结构为例。四个存储结构316a、316b、316c、316d分别坐落在四边形的四边，与共用的通孔导电层314接触。存储结构316a、316b、316c、316d上方分别与四条内连接线层318a、318b、318c、318d接触。在本实施例中，此对内连接线层318a、318b例如是高于此对内连接线层318c、318d。
在相同的技术概念下，通孔导电层314与存储结构316a、316b、316c、316d的配置不限于所举的实施例，而有其它变化。图5是依据本发明一实施例，存储结构在平面上的配置示意图。参阅图5，通孔导电层314的表面可以是平坦的结构，无需有凹陷，也因此没有如图4的内层介电层306d。存储结构316a、316b、316c、316d的位置可以是在通孔导电层314的适当位置，例如在四边的中点区域。在一实施例中，前述整体的导电层350也可以就是单层的通孔导电层314。
图6是依据本发明一实施例，存储结构在平面上的配置示意图。参阅图6，存储结构316a、316b、316c、316d的位置也可以是设置在通孔导电层314的四个角落。
图7是依据本发明一实施例，存储结构的立体示意图。参阅图7，再针对内连接线层318a、318b、318c、318d的配置。在一实施例中，为了配合内连接线层318a、318b、318c、318d的高度，例如要连接到存储结构316c、316d的内连接线层处于较高的位置，以避免与连接到存储结构316a、316b的内连接线层造成接触短路，存储结构316c、316d的上方可以增加设置凸出部分320。此凸出部分320于一实施例也是属于内连接线层的一部分结构。
另外，在一实施例中，其也可以直接采用不同高度存储结构来配合内连接线层的连接。于此情形，由于存储单元的结构会因为长度的不同，其操作电压可以对应调整。本发明不限于所举的实施例的方式。
另外图7中的虚线所表示的结构是针对如果当作通孔层的通孔导电层314具有凹陷的情形。如此，存储结构316a、316b、316c、316d是位于通孔导电层314周边区域。在本实施例，导电层350例如是金属层310与通孔导电层314的组合，但是导电层350也可以就是通孔导电层314，不需要叠层。
本发明利用共用的导电层350，可以承载至少四个存储结构316a、316b、316c、316d。此四个存储结构316a、316b、316c、316d通过共用的导电层350，可以由共用的一个晶体管来操作，如此可以达成四个存储单元共用一个晶体管，其所使用的元件面积可以维持在大约一个晶体管的元件面积。本发明可以有效提升元件面积的使用效率且不会实质增加制造过程的复杂度。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (20)

1.一种存储器元件的结构，其特征在于，包括：
晶体管，形成在基板上；
接触结构，设置在所述晶体管的源/漏极区域上；
导电层，设置在所述接触结构上；以及
四个存储结构，设置在所述导电层上构成四边形结构。
2.根据权利要求1所述的存储器元件的结构，其特征在于，所述四个存储结构的两个沿着第一方向延伸成为第一对，以及所述四个存储结构的另外两个沿着第二方向延伸成为第二对，所述第一方向与所述第二方向交叉。
3.根据权利要求1所述的存储器元件的结构，其特征在于，还包括四条内连接线层，分别与所述四个存储结构连接。
4.根据权利要求1所述的存储器元件的结构，其特征在于，还包括：
第一对内连接线层，分别与所述四个存储结构的所述第一对；以及
第二对内连接线层，分别与所述四个存储结构的所述第二对。
5.根据权利要求4所述的存储器元件的结构，其特征在于，所述第一对内连接线层的位置高于所述第二对内连接线层。
6.根据权利要求5所述的存储器元件的结构，其特征在于，所述第一对内连接线层有凸出部分，以与所述四个存储结构的所述第一对接触。
7.根据权利要求1所述的存储器元件的结构，其特征在于，所述接触结构包括至少一个接触杆。
8.根据权利要求1所述的存储器元件的结构，其特征在于，所述四个存储结构的每一个是电阻式存储结构或是相变化存储结构。
9.根据权利要求1所述的存储器元件的结构，其特征在于，所述导电层是单层结构。
10.根据权利要求1所述的存储器元件的结构，其特征在于，所述导电层包括：
金属层，设置在所述接触结构上；以及
通孔层，设置在所述金属层上，其中所述四个存储结构的所述第一对及所述第二对是设置在所述通孔层上。
11.根据权利要求10所述的存储器元件的结构，其特征在于，所述通孔层在中心区域有一凹陷被周围区域围绕，以及所述四个存储结构是设置在所述周围区域。
12.一种制造存储器元件的方法，包括：
形成晶体管在基板上；
形成接触结构在所述晶体管的源/漏极区域上；
形成导电层在所述接触结构上；以及
形成四个存储结构在所述导电层上，构成四边形结构。
13.根据权利要求12所述的制造存储器元件的方法，其特征在于，所述四个存储结构的两个沿着第一方向延伸成为第一对，以及所述四个存储结构的另外两个沿着第二方向延伸成为第二对，所述第一方向与所述第二方向交叉。
14.根据权利要求12所述的制造存储器元件的方法，其特征在于，还包括：
形成四条内连接线层，分别与所述四个存储结构连接。
15.根据权利要求12所述的制造存储器元件的方法，其特征在于，还包括：
形成第一对内连接线层，分别与所述四个存储结构的所述第一对；以及
形成第二对内连接线层，分别与所述四个存储结构的所述第二对。
16.根据权利要求15所述的制造存储器元件的方法，其特征在于，
所述第一对内连接线层的位置高于所述第二对内连接线层，
所述第一对内连接线层有凸出部分，以与所述四个存储结构的所述第一对接触。
17.根据权利要求12所述的制造存储器元件的方法，其特征在于，所述四个存储结构的每一个是电阻式存储结构或是相变化存储结构。
18.根据权利要求12所述的制造存储器元件的方法，其特征在于，所述导电层是单层结构。
19.根据权利要求12所述的制造存储器元件的方法，其特征在于，形成所述导电层的所述步骤包括：
形成金属层在所述接触结构上；以及
形成通孔层在所述金属层上，其中所述四个存储结构的所述第一对及所述第二对是设置在所述通孔层上。
20.根据权利要求19所述的制造存储器元件的方法，其特征在于，所述通孔层在中心区域有一凹陷被周围区域围绕，以及所述四个存储结构是设置在所述周围区域。
CN201910299005.1A 2019-04-15 2019-04-15 存储器元件的结构及其制造方法 Active CN111834391B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201910299005.1A CN111834391B (zh) 2019-04-15 2019-04-15 存储器元件的结构及其制造方法
US16/418,770 US11024672B2 (en) 2019-04-15 2019-05-21 Structure of memory device and fabrication method thereof
EP20168725.8A EP3726578A1 (en) 2019-04-15 2020-04-08 Structure of memory device and fabrication method thereof
US17/235,785 US11508783B2 (en) 2019-04-15 2021-04-20 Method for fabricating memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910299005.1A CN111834391B (zh) 2019-04-15 2019-04-15 存储器元件的结构及其制造方法

Publications (2)

Publication Number Publication Date
CN111834391A true CN111834391A (zh) 2020-10-27
CN111834391B CN111834391B (zh) 2024-05-14

Family

ID=70277195

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910299005.1A Active CN111834391B (zh) 2019-04-15 2019-04-15 存储器元件的结构及其制造方法

Country Status (3)

Country Link
US (2) US11024672B2 (zh)
EP (1) EP3726578A1 (zh)
CN (1) CN111834391B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1755831A (zh) * 2004-08-30 2006-04-05 因芬尼昂技术股份公司 电阻性内存装置，尤其是cbram内存
CN101548336A (zh) * 2007-06-22 2009-09-30 松下电器产业株式会社 电阻变化型非易失性存储装置
CN101939838A (zh) * 2008-02-05 2011-01-05 美光科技公司 多个存储器单元和方法
US9502471B1 (en) * 2015-08-25 2016-11-22 Sandisk Technologies Llc Multi tier three-dimensional memory devices including vertically shared bit lines
WO2018063320A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Conductive bridge random access memory (cbram) devices with low thermal conductivity electrolyte sublayer
CN108155202A (zh) * 2016-12-02 2018-06-12 联华电子股份有限公司 半导体结构及其制造方法
US20180366547A1 (en) * 2017-06-14 2018-12-20 Nustorage Technology Co., Ltd. Field effect transistor, memory element and manufacturing method of charge storage structure

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10157962B2 (en) * 2015-06-01 2018-12-18 Winbond Electronics Corp. Resistive random access memory
US9697874B1 (en) 2015-06-09 2017-07-04 Crossbar, Inc. Monolithic memory comprising 1T1R code memory and 1TnR storage class memory
US9934848B2 (en) * 2016-06-07 2018-04-03 Nantero, Inc. Methods for determining the resistive states of resistive change elements
US10825516B2 (en) * 2018-02-27 2020-11-03 Nantero, Inc. Resistive change element cells sharing selection devices
US10910560B2 (en) * 2018-09-21 2021-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM structure

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1755831A (zh) * 2004-08-30 2006-04-05 因芬尼昂技术股份公司 电阻性内存装置，尤其是cbram内存
CN101548336A (zh) * 2007-06-22 2009-09-30 松下电器产业株式会社 电阻变化型非易失性存储装置
CN101939838A (zh) * 2008-02-05 2011-01-05 美光科技公司 多个存储器单元和方法
US9502471B1 (en) * 2015-08-25 2016-11-22 Sandisk Technologies Llc Multi tier three-dimensional memory devices including vertically shared bit lines
WO2018063320A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Conductive bridge random access memory (cbram) devices with low thermal conductivity electrolyte sublayer
CN108155202A (zh) * 2016-12-02 2018-06-12 联华电子股份有限公司 半导体结构及其制造方法
US20180366547A1 (en) * 2017-06-14 2018-12-20 Nustorage Technology Co., Ltd. Field effect transistor, memory element and manufacturing method of charge storage structure

Also Published As

Publication number Publication date
US11508783B2 (en) 2022-11-22
US11024672B2 (en) 2021-06-01
EP3726578A1 (en) 2020-10-21
US20200328255A1 (en) 2020-10-15
CN111834391B (zh) 2024-05-14
US20210242282A1 (en) 2021-08-05

Similar Documents

Publication Publication Date Title
US8654584B2 (en) Three-dimensional non-volatile memory devices having highly integrated string selection and sense amplifier circuits therein
CN103490008A (zh) 三维电阻性随机存取存储器器件、其操作方法及其制造方法
US20160111431A1 (en) Semiconductor device
CN111883512A (zh) 半导体装置及包括半导体装置的存储器装置和系统
CN1828900B (zh) 含具有垂直栅电极的晶体管的半导体器件及其制造方法
US7485919B2 (en) Non-volatile memory
US8471324B2 (en) Semiconductor device
WO2024016889A1 (zh) 三维半导体结构及其制作方法
CN111834391B (zh) 存储器元件的结构及其制造方法
US11515254B2 (en) Semiconductor chip including penetrating electrodes, and semiconductor package including the semiconductor chip
KR100661217B1 (ko) 반도체 소자의 제조 방법
US20210098691A1 (en) Memory
US7193260B2 (en) Ferroelectric memory device
US7408220B2 (en) Non-volatile memory and fabricating method thereof
CN113921521A (zh) 半导体装置及其制造方法
KR100648287B1 (ko) 플래시 메모리 장치 및 그 제조 방법
US11646381B2 (en) Method for manufacturing non-volatile memory device
US20230413508A1 (en) Semiconductor structure and method for manufacturing semiconductor structure
WO2023115967A1 (zh) 反熔丝阵列结构和存储器
TWI414056B (zh) 半導體元件及其製造方法
CN115568206A (zh) 存储单元及其制备方法、存储器及其制备方法
US20090032860A1 (en) Programmable memory, programmable memory cell and the manufacturing method thereof
JPH02251172A (ja) 半導体集積回路装置及びその製造方法
CN115064518A (zh) 半导体结构及制作方法、存储器、存储器系统和电子设备
CN113097211A (zh) 非挥发性存储元件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant