DE102006039164A1

DE102006039164A1 - Integrierte Schaltung mit einer programmierbaren Widerstandszelle

Info

Publication number: DE102006039164A1
Application number: DE102006039164A
Authority: DE
Inventors: Heinz Hönigschmid; Michael Angerbauer; Corvin Liaw
Original assignee: Qimonda AG
Current assignee: Qimonda AG
Priority date: 2006-08-21
Filing date: 2006-08-21
Publication date: 2008-02-28

Abstract

Integrierte Schaltung mit einer programmierbaren Widerstandszelle 30, die zwischen einem niederohmigen und einem hochohmigen Zustand hin- und hergeschaltet wird, mit einer Auswerteeinheit 10, die einen resistiven Zustand der programmierbaren Widerstaeinheit 20, die mit der programmierbaren Widerstandszelle 30 und mit der Auswerteeinheit 10 gekoppelt ist und die die an der programmierbaren Widerstandszelle 30 angelegte Spannung auf eine Zielspannung regelt.

Description

Die Erfindung betrifft eine integrierte Schaltung mit einer programmierbaren Widerstandszelle. Die Erfindung betrifft außerdem ein Verfahren zum Bestimmen eines resistiven Zustands einer programmierbaren Widerstandszelle.
Die Anforderungen an hochintegrierte elektronische Schaltungen steigen stetig. Um den wirtschaftlichen Erfolg solcher elektronischer Schaltungen zu garantieren, z.B. von elektronischen Datenspeichern, programmierbaren Logikmodulen oder Mikroprozessoren, richtet sich die fortlaufende Entwicklung hauptsächlich auf Strukturdichte, Geschwindigkeit und, im Fall elektronischer Datenspeicher, auf die sogenannte Flüchtigkeit. Flüchtigkeit bezeichnet die Fähigkeit eines elektronischen Datenspeichers, gespeicherte Information ohne notwendige Energiezufuhr von außen zuverlässig zu erhalten.
Während flüchtige Speicher wie z.B. DRAM-Speicher (dynamische Speicher mit wahlfreiem Zugriff) Informationen nur für kurze Zeit speichern und daher ständig aufgefrischt werden müssen, wurden in der Halbleiterindustrie auch eine Reihe nicht-flüchtiger Speicher, z.B. Flash-RAMs, entwickelt. Zwar behält ein Flash-RAM zuverlässig über mehrere Jahre hinweg die in ihm gespeicherten Informationen ohne äußere Energiezufuhr, jedoch ist eine große Menge an Energie notwendig, um Informationen in einen Flash-RAM einzuschreiben und die notwendigen Spannungen liegen oft über den Spannungspegeln herkömmlicher Batteriespannungen.
Folglich ist ein beträchtlicher wissenschaftlicher und industrieller Forschungsaufwand notwendig, um neue Konzepte für nicht-flüchtige Speicher zu entwickeln. Ein bekanntes Beispiel eines modernen nicht-flüchtigen Speichers ist ein elektronischer Datenspeicher mit resistiven Speicherzellen. Diese resistiven Speicherzellen verändern ihren elektrischen Widerstand durch Anlegen elektrischer Signale, während der elektrische Widerstand ohne Signale stabil erhalten bleibt. Auf diese Weise kann eine Speicherzelle zwei oder mehrere logische Zustände durch geeignete Programmierung ihres elektronischen Widerstands speichern. Eine binär codierte Speicherzelle kann dann beispielsweise einen Informationszustand „0" in Form eines hochohmigen Zustands und einen Informationszustand „1" in Form eines niederohmigen Zustands speichern.
Vielversprechende Konzepte für solche programmierbaren Widerstandszellen bzw. resistiven Speicherzellen umfassen magnetoresistive Speicherzellen, Phasenübergang-Speicherzellen und CBRAM-Speicherzellen (Conductive Bridging RAM). Geeignete Materialsysteme für die letztgenannten CBRAM-Speicherzellen, die bereits Gegenstand intensiver industrieller Forschung und Entwicklung sind, sind die sogenannten Festkörperelektrolyte. In solchen Materialien kann ein leitender Pfad durch das Anlegen elektrischer Signale ausgebildet werden. Der Schaltmechanismus basiert auf dem polaritätsabhängigen elektrochemischen Einbringen und Entfernen von Metall in einer dünne Festkörperelektrolytschicht.
In so einer Ausführung wird ein Durchschalten dadurch erreicht, dass eine positive Vorspannung an die oxidierbare Anode angelegt wird, was eine Redoxreaktion zur Folge hat, die z.B. Ag-Ionen in ein Chalcogenidglas, z.B. Germaniumselenid, treibt. Dies führt zur Bildung metallhaltiger Anhäufungen, die zwischen beiden Elektroden eine leitende Brücke bilden. Durch Anlegen einer negativen Spannung kann die Speichervorrichtung wieder gesperrt werden. In diesem Fall werden die Metallionen zurückgezogen, wodurch sich die leitende Brücke auflöst. Sobald sich ein durchgehender Ionenpfad gebildet hat, kann dieser Pfad einen Kurzschluss in dem sonst hochohmigen Festkörperelektrolyt zwischen zwei Elektroden bewirken und dadurch den effektiven elektrischen Widerstand drastisch verringern. Für die Realisierung resistiver Festkörperelektrolyt-Speicherzellen ist die Verwendung sogenannter Chalcogenid-Materialien wie z.B. Germanium, Selen, Schwefel usw. bereits üblich.
Da sowohl das Programmieren als auch das Bewerten eines resistiven Zustands einer resistiven Speicherzelle oft unter Verwendung derselben zwei Elektroden durchgeführt wird, muss auf die Anwendung geeigneter Spannungspegel geachtet werden, und darauf, dass ein gespeicherter Zustand nicht durch einen Lesevorgang verändert wird. Im Allgemeinen sind die für das Programmieren, d.h. für das Ausbilden und Auflösen der leitenden Pfads, notwendigen Spannungen höher als die Spannungspegel, die für die Bewertung des Widerstandszustands einer resistiven Speicherzelle ausreichen.
Da resistive Speicherzellen unterscheidbare Widerstandszustände annehmen, die sich um 6 bis 7 Größenordnungen unterscheiden können, können sich beim Anlegen einer Lesespannung beträchtliche Veränderungen der tatsächlich anliegenden Spannung ergeben, bedingt durch die Spannungsquelle und den Unterschied der möglichen Widerstände der Speicherzelle. Andererseits ist das Anlegen einer wohldefinierten und reproduzierbaren Lesespannung notwendig für eine gute und zuverlässige Bewertung des resistiven Zustands der resistiven Speicherzelle. Häufig wird eine konstante Spannung an die resistive Speicherzelle angelegt, was einen vom Widerstand der resistiven Speicherzelle abhängigen Strom verursacht, der wiederum durch einen Spannungsabfall an einem Nebenwiderstand abgetastet werden kann. Daher kann eine Schwankung der Lesespannung zu einer unzuverlässigen Bestimmung führen.
Herkömmliche Speichervorrichtungen mit resistiven Speicherzellen können eine spannungsbegrenzende Schaltung umfassen, welche die an die resistive Speicherzelle angelegte Spannung beschränkt. Ausgehend von einer ausreichenden Eingangsspannung und einem minimalen Widerstand der resistiven Speicher zelle kann die spannungsbegrenzende Schaltung eine konstante und wohldefinierte Lesespannung zur Verfügung stellen. Bei resistiven Speicherzellen, deren Widerstand über einen größeren Bereich mehrerer Größenordnungen variiert, kann es jedoch auch bei einer dementsprechenden spannungsbegrenzenden Schaltung zu einem Einbruch bzw. Schwankungen der Lesespannung, und damit zu Unzuverlässigkeiten bei der Bestimmung des resistiven Zustands einer resistiven Speicherzelle, kommen.
Es ist daher Aufgabe der vorliegenden Erfindung, ein verbesserte integrierte Schaltung mit programmierbaren Widerstandszellen bereitzustellen. Es ist ferner Aufgabe der vorliegenden Erfindung, ein verbessertes Verfahren zum Bestimmen eines Widerstandszustands einer programmierbaren Widerstandszelle bereitzustellen.
Diese Aufgaben werden durch die integrierte Schaltung gemäß Anspruch 1 und das Verfahren gemäß Anspruch 13 gelöst. Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
Gemäß der vorliegenden Erfindung umfasst eine integrierte Schaltung eine programmierbare Widerstandszelle, die umschaltbar zwischen wenigstens einem niederohmigen und einem hochohmigen Zustand ist. Die beiden Zustände sind dabei unterscheidbar und bleiben nach entsprechendem Umschalten erhalten. Die integrierte Schaltung umfasst des Weiteren eine Spannungsregeleinheit, die an die die programmierbare Widerstandszelle gekoppelt ist und die an der programmierbaren Widerstandszelle anliegende Spannung auf eine Zielspannung regelt.
Ferner umfasst gemäß der vorliegenden Erfindung ein Verfahren zum Bestimmen des resistiven Zustands einer programmierbaren Widerstandszelle die folgenden Schritte: Anlegen einer Lesespannung an die programmierbare Widerstandszelle; Messen der an die programmierbare Widerstandszelle angelegten Lesespan nung; Vergleichen der gemessenen Lesespannung mit einer Referenzspannung; Steuern der Lesespannung auf eine Zielspannung. Gemäß der Erfindung wird die an die programmierbare Widerstandszelle angelegte Spannung in vorteilhafter Weise auf eine Zielspannung geregelt. Die angelegte Spannung ist daher im Wesentlichen über den gesamten Widerstandsbereich der programmierbaren Widerstandszelle hinweg konstant. Dies erlaubt eine zuverlässige und präzise Bestimmung des resistiven Zustands der programmierbaren Widerstandszelle, unabhängig von dem tatsächlichen resistiven Zustand der programmierbaren Widerstandszelle. Eine Bestimmung des resistiven Zustands kann dann z.B. durch ein Messen des durch die programmierbare Widerstandszelle fließenden Stroms erfolgen, da die an der programmierbaren Widerstandszelle anliegende Lesespannung in vorteilhafter Weise als wohldefiniert und annähernd konstant angenommen werden kann.
Gemäß einer Ausführungsform erhöht die Spannungsregeleinheit die anliegende Spannung, im Falle dass sich die programmierbare Widerstandszelle in einem niederohmigen Zustand befindet. Eine Widerstandszelle in einem niederohmigen Zustand führ zu einem größeren Serienstrom und die Spannung kann einbrechen. Wird die anliegende Spannung in diesem Fall erhöht, wird dem Einbrechen der Spannung in vorteilhafter Weise entgegengewirkt. Wenn sich die resistive Speicherzelle in einem niederohmige Zustand befindet, kann die Speicherzelle einen Spannungsabfall verursachen, den die Spannungsregeleinheit somit durch Anheben der Spannung auf eine Zielspannung kompensiert.
Gemäß einer weiteren Ausführungsform weit die Spannungsregeleinheit eine Vergleichseinheit und ein Regelelement auf. Damit ist in vorteilhafter Weise ein Vergleichen der anliegenden Spannung mit einer Referenzspannung möglich. Damit kann die anliegende Spannung mit dem Regelelement entsprechend gesteuert werden.
Gemäß einer weiteren Ausführungsform umfasst die Vergleichseinheit einen Operationsverstärker. Dabei ist ein erster Eingang des Operationsverstärkers über eine Rückkopplungsleitung mit der anliegenden Spannung verbunden und ein zweiter Eingang des Operationsverstärkers mit der Referenzspannung verbunden. Ein Operationsverstärker stellt in vorteilhafter Weise einen zuverlässigen und etablierten Vergleicher dar, dessen Ausgang eine Gate-Elektrode eines Regeltransistors zur Regelung der anliegenden Spannung steuern kann.
Gemäß einer weiteren Ausführungsform ist die integrierte Schaltung eine Speichervorrichtung und die programmierbare Widerstandszelle eine resistive Speicherzelle. Ferner kann die integrierte Schaltung eine Auswerteeinheit umfassen, die einen resistiven Zustand der resistiven Speicherzelle bestimmt. Die Spannungsregeleinheit kann dabei zwischen die Auswerteeinheit und der resistiven Speicherzelle geschaltet sein. Somit kann in vorteilhafter Weise eine Speichervorrichtung mit resistiven Speicherzellen besonders zuverlässig betrieben werden, da die anliegende Spannung geregelt wird, und damit sowohl eine Zuverlässige Bestimmung des Speicherzelleninhalts erfolgen kann als auch eine ungewollte Veränderung des Speicherinhalts während eines Auslesens vermieden wird.
Bevorzugte Ausführungsformen der vorliegenden Erfindung werden nachfolgend anhand der beigefügten Zeichnung näher erläutert. Es zeigen:
1A zeigt eine schematische Darstellung einer Auswerteeinheit, einer Spannungsregeleinheit und einer programmierbaren Widerstandszelle gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
1B zeigt eine schematische Darstellung einer Auswerteeinheit, einer Spannungsregeleinheit und einer programmierbaren Widerstandszelle gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
1C zeigt eine schematische Darstellung einer Auswerteeinheit, einer Spannungsregeleinheit, einer Multiplexeinheit und programmierbaren Widerstandszellen gemäß einer dritten Ausführungsform der vorliegenden Erfindung;
1D zeigt eine schematische Darstellung einer Auswerteeinheit, einer Spannungsregeleinheit, einer Multiplexeinheit und programmierbaren Widerstandszellen gemäß einer vierten Ausführungsform der vorliegenden Erfindung;
2 zeigt eine schematische Darstellung einer Auswerteeinheit, einer Spannungsregeleinheit, einer Multiplexeinheit und einer resistiven Speicherzelle gemäß einer fünften Ausführungsform der vorliegenden Erfindung;
3 zeigt eine schematische Darstellung einer Speichervorrichtung mit resistiven Speicherzellen gemäß einer sechsten Ausführungsform der vorliegenden Erfindung; und
4 zeigt eine schematische Darstellung eines Operationsverstärkers und einer resistiven Speicherzelle gemäß einer siebten Ausführungsform der vorliegenden Erfindung.
1A zeigt eine schematische Darstellung einer ersten Auswerteeinheit 10, einer ersten Spannungsregeleinheit 20 und einer programmierbaren Widerstandszelle 30 gemäß einer ersten Ausführungsform der vorliegenden Erfindung. Die programmierbare Widerstandszelle 30 kann zwei oder mehrere unterscheidbare Widerstandszustände und so zwei oder mehr logische Zustände annehmen. Beispielsweise kann ein niederohmiger Zustand einer logischen „1" entsprechen, während ein hochohmiger Zustand einer logischen „0" entspricht. Die programmierbare Widerstandszelle 30 kann auf dem Konzept eines Ausbildens einer leitenden Brücke, eines Phasenübergangs, eines Magnetwiderstand oder auf einem anderen Konzept für die stabile Speicherung eines elektrischen Widerstands beruhen. Um die resistiven Zustände zuverlässig unterscheiden zu können, kann der elektrische Widerstand in einem ausreichenden Bereich liegen. Im Fall eines CBRAM-Speicherelements sind Schwankungen des elektrischen Widerstands um 6 bis 7 Größenordnungen üblich. In so einem Fall kann für eine programmierbaren Widerstandszelle 30 ein niederohmiger Zustand mit einem effektiven Widerstand von etwa 10 kΩ bestimmt werden, wobei ein hochohmiger Zustand einem effektiven elektrischen Widerstand von 1 GΩ entspricht.
Die Auswertung des resistiven Zustands einer programmierbaren Widerstandszelle 30 wird im Allgemeinen durch ein Anlegen elektrischer Signale während eines Lesevorgangs erreicht. Im Verlauf eines solchen Lesevorgangs wird der Widerstand ausgelesen und ein entsprechender logischer Zustand, z.B. „0" oder „1" für eine binäre Speicherzelle, bestimmt. Die Spannungsregeleinheit 20 legt eine Lesespannung über eine Bitleitung 200 an die programmierbare Widerstandszelle 30 an. Wenn die an die programmierbare Widerstandszelle 30 angelegte Spannung im Wesentlichen konstant bleibt, kann die Auswerteeinheit 10 den resistiven Zustand der programmierbare Widerstandszelle 30 durch Messen des resultierenden Stroms auf einer ersten Signalleitung 100 bestimmen.
In dieser Ausführungsform der vorliegenden Erfindung wird zwischen der Auswerteeinheit 10 und der programmierbare Widerstandszelle 30 die Spannungsregeleinheit 20 angeordnet. Die Signalleitung 100 verbindet daher die Auswerteeinheit 10 mit der Spannungsregeleinheit 20. Die Spannungsregeleinheit 20 regelt die Spannung und legt die geregelte Spannung über eine Bitleitung 200 an die programmierbare Widerstandszelle 30 an. Zum Regeln der angelegten Spannung liest die Spannungsregeleinheit 20 die tatsächlich an der Bitleitung 200 anliegende Spannung über eine Rückkopplungsleitung 201 aus. Nachdem die Spannungsregeleinheit 20 die tatsächliche Spannung über die Rückkopplungsleitung 201 bestimmt hat, regelt sie die von der Bitleitung 200 eingehende Spannung und stellt sicher, dass die an der programmierbaren Widerstandszelle 30 anliegende Spannung ausreichend konstant gehalten wird.
Da der effektive elektrische Widerstand der programmierbaren Widerstandszelle 30, entsprechend dem jeweiligen Widerstandszustand der programmierbaren Widerstandszelle 30, erheblich variieren kann, kann auch die daran angelegte Spannung unerwünschten Veränderungen unterliegen. Wenn sich die programmierbare Widerstandszelle 30 in einem hochohmigen Zustand befindet, kann die von der Spannungsregeleinheit 20 über die Bitleitung 200 kommende Lesespannung in etwa der Zielspannung an der programmierbaren Widerstandszelle 30 entsprechen, da der hohe Widerstand der programmierbaren Widerstandszelle 30 einen kritischen Spannungsabfall verhindert, indem nur wenig Strom von der Spannungsquelle gezogen wird.
Wenn sich andererseits jedoch die programmierbare Widerstandszelle 30 in einem niederohmigen Zustand befindet, kann ein beträchtlicher Spannungsabfall auftreten. In diesem Fall liest in dieser Ausführungsform der vorliegenden Erfindung die Spannungsregeleinheit 20 die tatsächliche Spannung über die Rückkopplungsleitung 201 aus und regelt die Spannung auf eine Zielspannung. In einer Ausführungsform wird die Spannung auf die Zielspannung angehoben, wenn der Spannungsabfall eine Abweichung von der Zielspannung verursacht. In einer weiteren Ausführungsform wird die tatsächliche Spannung an der programmierbaren Widerstandszelle 30 entsprechend einem Zielspannungspegel über den gesamten effektiven Widerstandsbereich der programmierbaren Widerstandszelle 30 im Wesentlichen konstant gehalten. Gemäß einer Ausführungsform liegt die Zielspannung in einem Bereich von ± 30% der Spannung, die angelegt wird, wenn sich die programmierbare Widerstandszelle 30 in einem hochohmigen Zustand befindet. In einer weiteren Ausführungsform liegt die Zielspannung in einem Bereich von ± 15% der Spannung, die angelegt wird, wenn sich die programmierbare Widerstandszelle 30 in einem hochohmigen Zustand befindet, und in einer weiteren Ausführungsform liegt die Ziel spannung in einem Bereich von ± 8% der Spannung, die angelegt wird, wenn sich die programmierbare Widerstandszelle 30 in einem hochohmigen Zustand befindet.
Beispielsweise kann die programmierbare Widerstandszelle 30 ein CBRAM-Speicherelement aufweisen, welches ein Chalcogenid umfasst. In einem solchen Material kann die Schwellenspannung zum Verändern des Widerstandszustands der programmierbaren Widerstandszelle 30 in einem Bereich von 200 mV bis 250 mV liegen. Folglich soll die zum Auswerten des Widerstandszustands angelegte Spannung einen Wert annehmen, der deutlich unter dieser Schwellenspannung liegt, ohne dabei den Widerstandszustand wesentlich zu verändern. Beispielsweise kann eine Lesespannung in einem Bereich von 100 bis 150 mV angelegt werden, um den Widerstandszustand der programmierbare Widerstandszelle 30 zu bestimmen. In diesem Fall kann die Spannungsregeleinheit 20 eine Lesespannung im Bereich von 100 mV bis 150 mV an die programmierbare Widerstandszelle 30, die sich entweder in einem niederohmigen oder in einem hochohmigen Zustand befindet, anlegen. Die Lesespannung kann in dem Fall, dass sich die programmierbare Widerstandszelle 30 in einem niederohmigen Zustand befindet, weit unter den Bereich von 100 mV bis 150 mV fallen. Die Spannungsregeleinheit 20 kann dann die Spannung auf eine Zielspannung regeln, die in diesem Bereich oder innerhalb eines Toleranzspielraums von ±30% dieses Bereichs liegt. Der Spielraum kann auf ±15% oder ±8% verringert werden. Im Allgemeinen kann die Spannungsregeleinheit 20 die angelegte Spannung auf einen Wert knapp unterhalb der Schwellenspannung regeln. Für den gesamten Widerstandszustand der programmierbaren Widerstandszelle 30 können die Schwankungen der tatsächlich angelegten Lesespannung im Bereich von ± 30 mV, ± 15 mV und ± 8 mV liegen.
1B zeigt eine schematische Darstellung einer zweiten Auswerteeinheit 11, einer zweiten Spannungsregeleinheit 21, und der programmierbaren Widerstandszelle 30, gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. Diese Ausführungsform ist als Abwandelung der in 1A gezeigten und in diesem Zusammenhang beschriebenen Ausführungsform zu sehen. Die Auswerteeinheit 11 legt über eine zweite Signalleitung 101 eine Lesespannung an die programmierbare Widerstandszelle 30 an. Die Spannungsregeleinheit 21 liest die tatsächlich an der programmierbaren Widerstandszelle 30 anliegende Spannung über eine Rückkopplungsleitung 201 aus und steuert die Auswerteeinheit 11 über eine Steuerleitung 202. Auf diese Weise wird die angelegte Spannung auf eine Zielspannung geregelt. Die Auswerteeinheit 11 kann die angelegte Spannung auf eine Zielspannung anheben.
1C ist eine schematische Darstellung einer Auswerteeinheit 10, einer Spannungsregeleinheit 20, einer Multiplexeinheit 40 und der programmierbaren Widerstandszelle 30, gemäß einer dritten Ausführungsform der vorliegenden Erfindung. Diese Ausführungsform ist als Abwandelung der in 1A gezeigten und in diesem Zusammenhang beschriebenen Ausführungsform zu sehen. In dieser Ausführungsform ist die Bitleitung 200 über die Multiplexeinheit 40 mit einer Vielzahl programmierbarer Widerstandszellen 30 verbunden. Die Bitleitung 200 dient dann als Master-Bitleitung. Die Multiplexeinheit 40 verbindet die Master-Bitleitung 200 zu einem gegebenen Zeitpunkt mit jeweils nur einer der Bitleitungen 400. Auf diese Weise können die Auswerteeinheit 10 und die Spannungsregeleinheit 20 von mehr als einer programmierbaren Widerstandszelle 30 genutzt werden, was Effizienz, Funktion und Speicherkapazität des Bauelements erhöht.
1D ist eine schematische Darstellung einer Auswerteeinheit 11, einer Spannungsregeleinheit 21, einer Multiplexeinheit 30 und programmierbarer Widerstandszellen 30, und stellt eine Kombination der bereits im Zusammenhang mit den 1B und 1C beschriebenen Ausführungsformen dar.
2 zeigt eine schematische Darstellung einer dritten Auswerteeinheit 12, einer dritten Spannungsregeleinheit 22, einer optionalen Multiplexeinheit 40 und einer ersten resistiven Speicherzelle 31 gemäß einer fünften Ausführungsform der vorliegenden Erfindung. Die Auswerteeinheit 12 kann einen Transistor 121 zum Umwandeln eines durch die Auswerteeinheit 12 fließenden Stroms in eine Spannung umfassen. Der Transistor 121 kann eine ähnliche Funktion wie eine Diode 122 oder ein Widerstandselement 123 haben, indem ein Strom an ihm einen Spannungsabfall verursacht.
Die Lesespannung der Auswerteeinheit 12 ist über eine Signalleitung 100 mit einer dritten Spannungsregeleinheit 22 gekoppelt. Die Spannungsregeleinheit 22 kann einen Regeltransistor 223 umfassen. Dieser Regeltransistor 223 kann ein n-Kanal-Feldeffekttransistor sein. Ein Gate des Regeltransistors 223 kann über eine Leitung 226 mit einem Ausgang eines Operationsverstärkers 221 oder einer anderen Vergleicherschaltung, der die angelegte Spannung mit einer Referenzspannung 222 vergleicht, verbunden sein. Wie es für einen solchen Schaltkreis typisch ist, versucht der Operationsverstärker 221 die über die Leitung 200 an die resistive Speicherzelle 31 angelegte Spannung durch Vergleichen dieser an einen Eingang des Operationsverstärkers 221 angelegten Spannung mit einer Referenzspannung zu regeln, wobei die Referenzspannung mit einem zweiten Eingang des Operationsverstärkers 221 verbunden ist. Diese Referenzspannung kann von einer Referenzspannungsquelle 222 oder von der Versorgungsspannung durch einen optionalen Spannungsteiler zur Verfügung gestellt werden.
Die resistive Speicherzelle 31 kann ein resistives Speicherelement 310, das beispielsweise ein Chalcogenid oder ein anderes Festkörperelektrolyt oder ein anderes CB-Material umfasst, sowie einen Auswahltransistor 311, aufweisen. Das resistive Speicherelement 310 ist über eine Bitleitung 200, 400 an die Spannungsregeleinheit 22 und an den Auswahltransistor 311 gekoppelt. Der Auswahltransistor 311 ist außerdem mit einer Wortleitung und einer Referenzelektrode verbunden. Das resistive Speicherelement 310 kann außerdem auf einer Seite des Auswahltransistors 311 angeordnet sein, wobei in diesem Fall der Auswahltransistor 311 mit der Bitleitung 200, 400 verbunden ist. Nach Ansteuern des Auswahltransistors 311 kann ein Strom vom Ausgang der Spannungsregeleinheit 22 durch das resistive Speicherelement 310 und durch den Auswahltransistor 311 zu einer Referenzelektrode fließen. Dieser Strom, der von der angelegten Spannung und dem Widerstand des resistiven Speicherelements 310 abhängig ist, fließt auch durch die Spannungsregeleinheit 22 und die Auswerteeinheit 12. Daher kann unter der Voraussetzung, dass die Spannungsregeleinheit 22 die an die resistive Speicherzelle 31 angelegte Spannung in genügender Weise aufrecht erhält, dieser Strom in ein Ausgangssignal der Auswerteeinheit 12 umgewandelt werden. Dieses Ausgangssignal entspricht dann auf zuverlässige Weise dem Widerstandszustand des resistiven Speicherelements 31.
Zwischen der Spannungsregeleinheit 22 und einer Vielzahl resistiver Speicherzellen 31 kann eine optionale Multiplexeinheit 40 angeordnet sein, um die Auswerteeinheit 12 und eine Spannungsregeleinheit 22 mit mehr als einer resistiven Speicherzelle 31 gemeinsam zu nutzen. Ist eine Multiplexeinheit 40 vorgesehen, so kann die Bitleitung 200 als Master-Bitleitung dienen und die Spannungsregeleinheit 22 ist über die Master-Bitleitung 200 mit der Multiplexeinheit 40, und über die Bitleitung 400 mit der resistiven Speicherzelle 31 verbunden. Ist keine Multiplexeinheit 40 vorgesehen, ist die Spannungsregeleinheit 22 über eine einzelne und zusammenhängende, mit 200 und 400 gekennzeichnete, Bitleitung direkt an die Speicherzelle 31 gekoppelt.
3 zeigt eine schematische Darstellung einer Speichervorrichtung 1 gemäß einer sechsten Ausführungsform der vorliegenden Erfindung. Die Speichervorrichtung 1 umfasst eine Vielzahl zweiter resistiver Speicherzellen 32, die in Spalten und Zeilen angeordnet sind. Die resistiven Speicherzellen 32 sind mit Bitleitungen 400, Wortleitungen 500, sowie mit einer Referenzelektrode 321 verbunden. Die Multiplexeinheit 40 fasst eine Vielzahl von Bitleitungen 400 zusammen. Zu einem gegebenen Zeitpunkt verbindet die Multiplexeinheit 40 jeweils eine der Bitleitungen 400 mit der Master-Bitleitung 200. Übliche Anordnungen umfassen 4, 8, 16, 32, 64 und mehr Bitleitungen 400, die von einer einzelnen Multiplexeinheit 40 gemultiplext werden. Die Spannungsregeleinheit 20 legt eine Lesespannung über eine Signalleitung 200 an, wobei die Lesespannung von der Spannungsregeleinheit 20 über eine Rückkopplungsschleife geregelt und über die Bitleitung 200 mit der Multiplexeinheit 40 verbunden wird. Die Spannungsregeleinheit 20 liest die angelegte Spannung über eine Rückkopplungsleitung 201 aus und regelt die Spannung, wenn sich die Spannung aufgrund einer Veränderung des Widerstands einer resistiven Speicherzelle 32 verändert. Im Fall eines Spannungsabfalls kann die Spannungsregeleinheit 20 die angelegte Spannung auf eine Zielspannung anheben. Das Ansteuern einer jeweiligen Speicherzelle 32 erfolgt durch Auswahl der entsprechenden Bitleitung 400 und der entsprechenden Wortleitung 500. Die resistive Speicherzelle 32 am Kreuzungspunkt dieser Leitungen wird dann ausgewählt und ein Lesestrom kann von der Auswerteeinheit 10 über die Spannungsregeleinheit 20, die Multiplexeinheit 40 durch die entsprechende resistive Speicherzelle 32 zur Referenzelektrode 321 fließen.
4 zeigt eine schematische Darstellung eines Operationsverstärkers 23 und einer resistiven Speicherzelle gemäß einer siebten Ausführungsform der vorliegenden Erfindung. Eine resistive Speicherzelle umfasst ein weiteres resistives Speicherelement 312 und einen weiteren Auswahltransistor 313, der mit einer Wortleitung (WL) verbunden ist. Die an die resistive Speicherzelle angelegte Spannung, die einen Bruchteil der Potentialdifferenz zwischen dem Massepotential (GND) und der Versorgungsspannung V_CC darstellt, wird von einem Regeltransistor 224 geregelt. Das Gate eines weiteren Regeltransistors 224 ist mit einem Ausgang 234 des Operationsverstärkers 23 verbunden.
Der hier gezeigte Operationsverstärker 23 kann ein herkömmlicher Operationsverstärker sein und die hierin gezeigte Schaltung ist lediglich ein Beispiel für verschiedene bekannte Umsetzungen und Schaltungen von Operationsverstärkern. Der gezeigte Operationsverstärker 23 ist an eine Versorgungsspannung mit einer Masseversorgung 230 und einer Versorgungsspannung 231 gekoppelt. Einer der beiden Eingänge, im vorliegenden Beispiel der Eingang 232, ist mit einer weiteren Referenzspannung 225 verbunden. Der andere Eingang 233 ist mit der Spannung verbunden, die an dem Punkt zwischen dem Regeltransistor 224 und der resistiven Speicherzelle anliegt. Auf diese Weise regelt der Operationsverstärker die an der Speicherzelle angelegte Spannung durch eine geeignete Steuerung des Gates des Regeltransistors 224 über seinen Ausgang 234. Die an der resistiven Speicherzelle anliegende Spannung wird auf den gleichen Wert wie die Referenzspannung 225 geregelt.
Es kann eine Auswerteeinheit vorgesehen sein, die ein Ausgangssignal an einen Leseverstärker (SA) koppelt, um den Widerstandszustand des Widerstandselements 312 zu bestimmen. Der gezeigte Operationsverstärker 23 dient als Differenzverstärker, dessen Ausgang 234 im Wesentlichen proportional zu der zwischen den beiden Eingängen 232 und 233 anliegenden Spannung ist.

10: erste Auswerteeinheit
11: zweite Auswerteeinheit
12: dritte Auswerteeinheit
20: erste Spannungsregeleinheit
21: zweite Spannungsregeleinheit
22: dritte Spannungsregeleinheit
23: Operationsverstärker
30: programmierbare Widerstandszelle
31: erste resistive Speicherzelle
32: zweite resistive Speicherzelle
40: Multiplexeinheit
100: erste Signalleitung
101: zweite Signalleitung
121: Transistor
122: Diode
123: Widerstand
200: Bitleitung
201: Rückkopplungsleitung
202: Steuerleitung
221: Operationsverstärker
222: Referenzspannung
223: Regeltransistor
224: weiterer Regeltransistor
225: weitere Referenzspannung
226: Leitung
230: Masseversorgung
231: Versorgungsspannung
232: erster Eingang
233: zweiter Eingang
234: Ausgang
310: resistives Speicherelement
311: Auswahltransistor
312: weiteres resistives Speicherelement
313: weiterer Auswahltransistor
321: Referenzelektrode
400: Bitleitung
500: Wortleitung

Claims

Integrierte Schaltung, umfassend: – eine programmierbare Widerstandszelle (30), die umschaltbar zwischen einem niederohmigen und einem hochohmigen Zustand ist und – eine Spannungsregeleinheit (20, 21, 22), die an die programmierbare Widerstandszelle (30) gekoppelt ist und die an der programmierbaren Widerstandszelle (30) anliegende Spannung auf eine Zielspannung regelt.
Integrierte Schaltung nach Anspruch 1, wobei die Spannungsregeleinheit (20, 21, 22) die anliegende Spannung erhöht, im Falle dass sich die programmierbare Widerstandszelle (30) in einem niederohmigen Zustand befindet.
Integrierte Schaltung nach Anspruch 1 oder 2, wobei die Zielspannung nicht mehr als ±30% von der anliegenden Spannung abweicht, die anliegt, wenn sich die programmierbare Widerstandszelle (30) in einen hochohmigen Zustand befindet.
Integrierte Schaltung nach Anspruch 1 oder 2, wobei die Zielspannung nicht mehr als ±15% von der anliegenden Spannung abweicht, die anliegt, wenn sich die programmierbare Widerstandszelle (30) in einen hochohmigen Zustand befindet.
Integrierte Schaltung nach Anspruch 1 oder 2, wobei die Zielspannung nicht mehr als ±8% von der anliegenden Spannung abweicht, die anliegt, wenn sich die programmierbare Widerstandszelle (30) in einen hochohmigen Zustand befindet.
Integrierte Schaltung nach einem der Ansprüche 1 bis 5, wobei die Spannungsregeleinheit (20, 21) eine Vergleichseinheit und ein Regelelement aufweist, wobei das Regelelement zwischen einer Spannungsquelle und der programmierbaren Widerstandszelle (30) geschaltet ist, und wobei die Vergleichs einheit die anliegende Spannung mit einer Referenzspannung (222, 225) vergleicht und die anliegende Spannung mit dem Regelelement steuert.
Integrierte Schaltung nach Anspruch 6, wobei die Vergleichseinheit einen Operationsverstärker (23, 221) umfasst und das Regelelement einen Regeltransistor (223, 224) umfasst, wobei ein erster Eingang des Operationsverstärkers (23, 221) über eine Rückkopplungsleitung (201) mit der anliegenden Spannung verbunden ist, ein zweiter Eingang des Operationsverstärkers (23, 221) mit der Referenzspannung (222, 225) verbunden ist, und ein Ausgang des Operationsverstärkers (23, 221) mit einer Gate-Elektrode des Regeltransistors (223, 224) verbunden ist.
Integrierte Schaltung nach einem der Ansprüche 1 bis 7, wobei die integrierte Schaltung eine Speichervorrichtung (1) ist und die programmierbare Widerstandszelle eine resistive Speicherzelle (31, 32) ist, wobei die integrierte Schaltung des Weiteren eine Auswerteeinheit (12) umfasst, die an die resistive Speicherzelle (31, 32) gekoppelt ist, um einen resistiven Zustand der resistiven Speicherzelle (31, 32) zu bestimmen.
Integrierte Schaltung nach Anspruch 8, wobei die Spannungsregeleinheit (20, 22) zwischen die Auswerteeinheit (10, 12) und der resistiven Speicherzelle (31, 32) geschaltet ist.
Integrierte Schaltung nach Anspruch 8, wobei die Spannungsregeleinheit (20, 21) eine Rückkopplungsleitung (201) umfasst, welche die anliegende Spannung mit der Spannungsregeleinheit (20, 21) verbindet.
Integrierte Schaltung nach Anspruch 8, wobei die resistive Speicherzelle (31, 32) an eine Wortleitung (500), an eine Bitleitung (400) und an eine Referenzelektrode (321) gekoppelt ist, wobei die resistive Speicherzelle (31, 32) ein resistives Speicherelement (310, 312) und einen Auswahltransistor (311, 313) aufweist, wobei die Auswerteeinheit (10, 12) über eine Signalleitung (100) an die Spannungsregeleinheit (20, 22) und die Spannungsregeleinheit (20, 22) an die Bitleitung (200) gekoppelt ist, und wobei eine Rückkopplungsleitung (201) vorgesehen ist, die die an der Bitleitung (200) zwischen der Spannungsregeleinheit (20, 22) und der resistiven Speicherzellen (31, 32) anliegenden Spannung an die Spannungsregeleinheit (20, 22) koppelt.
Integrierte Schaltung nach einem der Ansprüche 8 bis 11, wobei die integrierte Schaltung des Weiteren eine Multiplexeinheit (40) aufweist, die zwischen die Auswerteeinheit (10, 11, 12) und die resistive Speicherzelle (31, 32) geschaltet ist.
Verfahren zum Bestimmen eines Widerstandzustands einer programmierbaren Widerstandszelle (30), das die folgenden Schritte umfasst: – Anlegen einer Lesespannung an die programmierbare Widerstandszelle (30); – Messen der an der programmierbaren Widerstandszelle (30) anliegenden Spannung; – Vergleichen der anliegenden Spannung mit einer Referenzspannung (222, 225); und – Steuern der Lesespannung auf eine Zielspannung.
Verfahren nach Anspruch 13, wobei das Steuern der Lesespannung auf eine Zielspannung ein Steuern einer Auswerteeinheit (11), mit der der Widerstandzustand der programmierbaren Widerstandszelle (30) bestimmt wird, zum Anheben oder Absenken der Lesespannung umfasst.
Verfahren nach Anspruch 13, wobei während der Regelung die Lesespannung auf eine Zielspannung angehoben wird, wenn sich die programmierbare Widerstandszelle (30) in einem niederohmigen Zustand befindet.
Verfahren nach Anspruch 15, wobei das Steuern der Lesespannung auf eine Zielspannung ein Steuern einer Auswerteeinheit (11), mit der der Widerstandzustand der programmierbaren Widerstandszelle (30) bestimmt wird, zum Anheben der Lesespannung umfasst.
Verfahren nach einem der Ansprüche 13 bis 16, wobei die Zielspannung in einem Bereich von ±30% um die Referenzspannung liegt.
Verfahren nach einem der Ansprüche 13 bis 16, wobei die Zielspannung in einem Bereich von ±15% um die Referenzspannung liegt.
Verfahren nach einem der Ansprüche 13 bis 16, wobei die Zielspannung in einem Bereich von ±8% um die Referenzspannung liegt.