DE2738187B1 - Schaltungsanordnung fuer mehrere auf einem Bipolar-Baustein angeordnete Speicherzellen mit einer Regelschaltung zur Kennlinien-Anpassung der Speicherzellen - Google Patents
Schaltungsanordnung fuer mehrere auf einem Bipolar-Baustein angeordnete Speicherzellen mit einer Regelschaltung zur Kennlinien-Anpassung der SpeicherzellenInfo
- Publication number
- DE2738187B1 DE2738187B1 DE2738187A DE2738187A DE2738187B1 DE 2738187 B1 DE2738187 B1 DE 2738187B1 DE 2738187 A DE2738187 A DE 2738187A DE 2738187 A DE2738187 A DE 2738187A DE 2738187 B1 DE2738187 B1 DE 2738187B1
- Authority
- DE
- Germany
- Prior art keywords
- memory cell
- current
- memory cells
- read
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/14—Dummy cell management; Sense reference voltage generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
- G11C11/4116—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access via separately connected emittors of said transistors or via multiple emittors, e.g. T2L, ECL
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
- G11C11/416—Read-write [R-W] circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
Description
Die Erfindung betrifft eine Schaltungsanordnung für mehrere auf einem Bipolar-Speicherbaustein angeordnete,
über Bit- und Wortleitungen adressierbare und durch eine Schreib-Lese-Steuerung über die Bitleitungen
in ihrem Informationsgehalt veränderbare Speicherzellen.
Schaltungen für hochintegrierte Bipolar-Speicherbausteine werden üblicherweise entwickelt, noch ehe
die Strom-Spannungscharakteristik der endgültigen Speicherzelle meßtechnisch erfaßt werden kann. Auf
diese Weise läßt sich die Gesamtentwicklungszeit bis zum Vorliegen funktionsfähiger Bausteine erheblich
verkürzen. Ein derartiges Vorgehen ist jedoch mit Risiko behaftet, da die Ansteuerspannung für die
Speicherzellen unter Umständen nicht optimal eingestellt werden kann, dies aber wesentlich ist für die
Leistungsdaten des Speicherbausteins. Außerdem schwankt produktionsbedingt die Zellencharakteristik
von Chip zu Chip eines Wafers.
Aufgabe der Erfindung ist es, für einen Bipolar-Speicherbaustein eine Schaltungsanordnung bereitzus
stellen, die es ermöglicht, die herstellungsbedingte Streuung des Kennlinienverlaufs der Strom-Spannungskennlinie
der Speicherzelle so auszugleichen, daß sich diese schwankende Zellencharakteristik nicht auf das
Schalt- und Zugriffsverhalten der Speicherzellen aus·
ίο wirkt
Diese Aufgabe wird gemäß der Erfindung dadurch gelöst daß eine Regelschaltung vorgesehen ist, de
anhand einer zusätzlichen, mit den übrigen Speicherzellen baugleichen Simulationsspeicherzelle das Bezugspo-
tential der die Speicherzellen entsprechend den jeweiligen Betriebszuständen mit einem von diesem
Bezugspotential abgeleiteten Potential beaufschlagenden Schreib-Lese-Steuerung derart regelt daß unabhängig von der herstellungsbedingten Streuung des
durch die Speicherzelle fließenden Zellenstrom einen vorgegebenen Wert erreicht
der Erfindung ist eine die SimulationsspeicherzeBe analog dem Betriebszustand »Lesen« ansteuernde
Nachbildung des Netzwerkes der Wort- und Bit-Ansteuerungsanordnung
vorgesehen, und im zum angenommenen Leseverstärker führenden Bit-Leitungszweig ein vom Lesestrom durchflossener Regelwiderstand
angeordnet, dessen vom Lesestrom verursachter Spannungsabfall einem Stromanpassungsnetzwerk zugeführt
wird, das das Bezugspotential steuert
Die Erfindung hat den großen Vorteil, daß damit die produktionsbedingt von Chip zu Chip eines Wafers schwankende Stromspannungscharakteristik der Speicherzellen voll ausgeglichen wird. Damit kann jede Speicherzelle mit dem maximal möglichen ZJlenstrom angesteuert werden, wodurch sich kürzest mögliche Zugriffs- und Schreibzeiten erreichen lassen. Da die Schwankungsbreite der Kenndaten der einzelnen Speicherzellen auf einem Chip recht gering ist, ist es in einfacher Weise durch zusätzliche Integration einer Simulationsspeicherzelle möglich, diese Speicherzelle stellvertretend für die anderen Speicherzellen anzusteuern. Durch Anpassung ihrer Kenndaten mit Hilfe einet Regelschaltung kann davon ausgegangen werden, daß diese Anpassung auch für die restlichen Speicherzellen des Chips gilt
Die Erfindung hat den großen Vorteil, daß damit die produktionsbedingt von Chip zu Chip eines Wafers schwankende Stromspannungscharakteristik der Speicherzellen voll ausgeglichen wird. Damit kann jede Speicherzelle mit dem maximal möglichen ZJlenstrom angesteuert werden, wodurch sich kürzest mögliche Zugriffs- und Schreibzeiten erreichen lassen. Da die Schwankungsbreite der Kenndaten der einzelnen Speicherzellen auf einem Chip recht gering ist, ist es in einfacher Weise durch zusätzliche Integration einer Simulationsspeicherzelle möglich, diese Speicherzelle stellvertretend für die anderen Speicherzellen anzusteuern. Durch Anpassung ihrer Kenndaten mit Hilfe einet Regelschaltung kann davon ausgegangen werden, daß diese Anpassung auch für die restlichen Speicherzellen des Chips gilt
Eine Ausführungsform der Erfindung ist in den Zeichnungen dargestellt und wird im folgenden
beispielsweise näher beschrieben. Es zeigt
F i g. 1 ein vereinfachtes Blockschaltbild eines Schreib-Lese-Speicherbausteins in Bipolartechnik,
Fig.2 ein Blockschaltbild der erfindungsgemäßen
Regelschaltung und
F i g. 3 eine schematische Darstellung der Funktionsweise der Regelschaltung anhand der Strom-Spannungscharakteristik
mehrerer Speicherzellen.
Bei der in der F i g. 1 dargestellten Schaltungsanord- \:
nung eines Schreib-Lese-Speicherbausteins in Bipolartechnik werden zur Auswahl einer Speicherzelle SZ,
z. B. der Speicherzelle SZ-X, Schalttransistoren 2 Ober "'
eine Bitauswahlschaltung 3 leitend gesteuert Gleichzeitig erfolgt über die Wortauswahlansteuerung 4 in
Verbindung mit einem Schalttransistor 5 mit zugehörigem Widerstand 6 eine Wortansteuerung dadurch, daß
eine obere Wortleitung 7 auf etwa -03 V geschaltet
wird, womit sich an einer unteren Wortleitung 8 ein Potential von etwa -1,7 V einstellt.
Durch diese Ansteuerprozedur ist nunmehr eine einzelne Speicherzelle, in diesem Falle die Speicherzelle
SZ-X, adressiert. Die Speicherzelle selber besteht dabei 5 aus zwei miteinander verschalteten npn-Transistoren
mit Doppelemittern 9, die in bekannter Weise über Dioden 10 und Widerstände 11 miteinander verschaltet
sind.
Zum Auslesen einer in einer derartigen Speicherzelle SZ enthaltenen Information wird die Speicherzelle SZ
über eine Schreib-Lese-Steuerung mit einem Schreibeingang 12 und einem Dateneingang 13 angesteuert.
Im Betriebszustand »Lesen« wird über eine hier nicht dargestellte bekannte Schaltungsanordnung der
Schreibeingang 12 auf ein Potential entsprechend logisch »1« gesetzt. Damit schaltet der Transistor 14
zwei nachfolgend als Schwellwertschalter angeordnete Differenzverstärker aus den Transistoren 15,16 und 32
bzw. 17 und 18 mit der Referenzspannungsquelle UR. Durch den an den Widerständen 19, die mit der
Bezugspotentialquelle 20 verknüpft sind, und an den Transistoren 21 und 23 auftretenden Spannungsabfall
einerseits, sowie durch den am Widerstand 19/1, der ebenfalls mit der Bezugspotentialquelle 20 verknüpft ist,
und am Transistor 25 um etwa 0,4 V kleineren Spannungsabfall andererseits schließen die Transistoren
22 und 24, womit sich das Potential an den Bitleitungen 26 und 27 auf ca. -2,1 V einstellt. Der Emitter des
leitenden Transistors der ausgewählten Speicherzelle SZ-I, der zur unteren Wortleitung 8 führt, wird damit
gesperrt, so daß der gesamte Zellenstrom IZ in die zugehörige Bitleitung 26 fließt. Da der Strom in den
Bitleitungen 26 und 27 über Stromquellen 28 eingeprägt ist und damit unverändert bleibt, reduziert sich der
durch einen über den Transistor 25 geöffneten Lesetransistor 29 vom Leseverstärker 30 kommende
Lesestrom IL um den Zellenstrom IZ. Zur Erreichung eines optimalen Schalt- und Zugriffsverhaltens der
Speicherzelle soll dieser Lesestrom IL möglichst verschwinden, womit der durch die Speicherzelle
fließende Zellenstrom /Zein Maximum erreicht.
Analog zu dem vorher beschriebenen Betriebszustand »Lesen« liegt im Betriebszustand »Schreiben« der
Schreibeingang 12 auf einem dem logischen Zustand »0« entsprechenden Potential. Soll z.B. eine »1«
eingeschrieben werden, so liegt der Dateneingang 13 auf einem dem logischen Zustand »1« entsprechenden
Potential, womit über den Transistor 31 der Schalttransistor 32 sich öffnet und damit über die Schreib-Lese-Steuerung
die Potentiale an den Bitleitungen 26 und 27 sich gegenphasig um etwa 0,4 V verändern, so daß z. B.
beim Schreiben einer »1« die Bitleitung 26 auf ca. -1,7 V und die Bitleitung 27 auf ca. - 2,5 V liegt.
Die in der F i g. 3 dargestellten Stromspannungskennlinien
der Speicherzellen, die die Abhängigkeit des Zellenstroms (Ordinate) von der Betriebsspannung an
der Speicherzelle (Abszisse) zeigen, schwanken in ihrem Verlauf von Chip zu Chip. Da der Bitstrom IB durch die
Stromquelle 28 eingeprägt ist, ergibt sich bei einem verschiedenen Verlauf der Kennlinien ein verschieden
großer Anteil des Lesestroms IL und des Zellenstroms IZ Liegt z. B. beim Betriebszustand »Lesen« an der
oberen Wortleitung 7 das Auswahlpotential UW" -0,9 V und an den Bitleitungen 26 und 27 das
Nennpotential UB= -2,1 V, so sind für die Kennlinien A, Bund Cdrei Arbeitspunkte Ai, Bi, Cl feststellbar.
Der Arbeitspunkt A 1 der Kennlinie A stellt dabei den Idealfall dar. Bei der Ansteuerung einer Speicherzelle
mit einer derartigen Kennlinie fließt der gesamte Bitstrom IB als Zellenstrom /Z durch die Speicherzelle.
Damit ist eine minimale Schreib- und Zugriffszeit möglich. Beim Arbeitspunkt der Kennlinie B, Bi ist bei
Nennpotential UB bereits eine Verschiebung des Arbeitspunktes feststellbar. Hier teilt sich der Bitstrom
IB in einen ungefähr gleich großen Anteil des Lesestromes IL und des Zellenstromes /Z auf. Damit ist
das Zeitverhalten einer derartigen Speicherzelle wesentlich schlechter. Verläuft die Kennlinie wie bei
Kennlinie Cnoch flacher, so ergibt sich ein Arbeitspunkt
C1 und damit eine weitere Reduzierung des Zellenstromes
IZ Die Reduzierung des Zellenstromes IZ hat eine Verlängerung der Zugriffs- und insbesondere der
Schreibzeit zur Folge.
Mit Hilfe der in der F i g. 2 dargestellten erfindungsgemäßen Regelschaltung läßt sich nun das Bezugspotential
20 und damit die Zellenspannung der jeweiligen Zellencharakteristik so anpassen, daß sich die Arbeitspunkte entsprechend der Darstellung der F i g. 3 bei der
Kennlinie S von BX nach B 2 und bei der Kennlinie C
von Ci nach C 2 verschieben. Eine Veränderung des Bezugspotentials 20 verändert in entsprechender Weise
die von diesem Bezugspotential abgeleiteten Potentiale an der Bitleitung.
Die erfindungsgemäße Regelschaltung besteht aus einer zusätzlich auf dem Chip integrierten Speicherzelle
SS, die als Simulationsspeicherzelle dient und analog den übrigen Speicherzellen aufgebaut ist. Sie wird über
eine Nachbildung des Netzwerkes der Wort- und Bit-Ansteuerungsanordnung angesteuert, die in ihrem
Aufbau exakt der Schreib-Lese-Steuerung für den Betriebszustand »Lesen« entspricht. Zusätzlich dazu
befindet sich im Bitleitungszweig zum angenommenen Leseverstärker ein vom Lesestrom IL durchflossener
Regelwiderstand 33, dessen vom Lesestrom verursachter Spannungsabfall einem aus Transistoren 34 und 35,
einer Stromquelle 36 und einem Widerstand 37 bestehenden Stromanpassungsnetzwerk zugeführt wird,
das das Bezugspotential 20 steuert. Zu diesem Zwecke sind die beiden Schaltungen der F i g. 1 und der F i g. 2
über das Bezugspotential 20 galvanisch verbunden. Im einzelnen funktioniert die Regelschaltung dabei wie
folgt. Über die Nachbildung der Wortansteuerung aus Widerstand 38 (entspricht Widerstand 6) mit Transistor
39 (entspricht Transistor 5) und der Bitansteuerung aus Widerstand 40 (entspricht Widerstand 19/1), Transistor
41 (entspricht Transistor 25), Transistor 42 (entspricht Transistor 29) sowie den zugehörigen Stromquellen und
einer Speicherzelle SS wird der über den Lesetransistor
42 (entspricht Transistor 29) fließende Strom IL ausgewertet Der Spannungsabfall dieses Stromes am
Regelwiderstand 33 wird über ein Stromanpassungsnetzwerk sowohl der Bitansteuerung als auch ihrer
Nachbildung in der Regelschaltung über die Widerstände 19, 40 zugeführt. Liegt z. B. im ersten Moment das
Bitleitungsnennpotential - UB an der Speicherzelle mit der Kennlinie B, so verschiebt der Strom IL im
Regelwiderstand 33 das Bitleitungspotential zu negativeren Werten, bis der Schnittpunkt der Zelbnkennlinie
mit der hier dargestellten Regelgeraden E erreicht ist (Arbeitspunkt B 2). In diesem Punkt entspricht für die
betrachtete Zellenkennlinie die Verschiebung des Bezugspotentials und damit des Bitleitungspotentials
gerade dem Spannungsabfall des Stroms IL am Regelwiderstand 33.
stark streuenden Zellencharakteristiken fast den gesamten eingeprägten Bitstrom IB durch die ausgewählte
Zelle fließen zu lassen und damit kürzest mögliche Zugriffs- und Schreibzeiten zu erreichen.
Mit nur einer einzigen Regelschaltung pro Speicherbaustein lassen sich nach dem Einschalten der
Betriebsspannung die optimalen Ansteuerspannungen für die Speicherzellen vorgeben. Damit kann ohne allzu
großes Risiko die Schaltungsentwicklung für einen Speicherbaustein bereits durchgeführt werden, bevor
die Stromspannungscharakteristik der endgültigen Speicherzelle meßtechnich erfaßt worden ist, und damit
die Gesamtentwicklungszeit bis zum Vorliegen funktionsfähiger Bausteine verkürzt werden. Die Streuungen
der Zellencharakteristik von Chip zu Chip eines Wafers und von Wafer zu Wafer werden durch die
Regelschaltung kompensiert und damit kürzest mögliche Zugriffs- und Schreibzeiten erreicht Insgesamt
können größere Streuungen der Zellenkennlinien zugelassen werden, und durch die Regelung erhalten
auch Zellen mit großem Innenwiderstand ausreichend Strom.
den Regelwiderstand 33 besteht auch die Möglichkeit,
die Regelspannung individuell für jede Speicherzelle direkt im Leseverstärker des Speicherbausteins abzugreifen
und somit auch noch die Streuungen der Speicherzellen eines Chips auszugleichen.
Claims (4)
1. Schaltungsanordnung für mehrere auf einem Bipolar-Speicherbaustein angeordnete, über Bit-
und Wortleitungen adressierbare und durch eine Schreib-Lese-Steuerung über die Bitleitungen in
ihrem Informationsinhalt veränderbare Speicherzellen, dadurch gekennzeichnet, daß eine
Regelschaltung (F i g. 2) vorgesehen ist, die anhand einer zusätzlichen, mit den übrigen Speicherzellen
baugleichen Simulationsspeicherzelle (SS) das Bezugspotential (20) der die Speicherzellen entsprechend
den jeweiligen Betriebszuständen mit einem von diesem Bezugspotential (20) abgeleiteten
Potential (26, 27) beaufschlagenden Schreib-Lese-Steuemng derart regelt, daß unabhängig von der
herstellungsbedingten Streuung des Kennlinienverlaufs der Stromspannungskennlinie (Fig.3) der
Speicherzellen (SZ) der beim Ansteuern einer Speicherzelle (SZ) durch die Speicherzelle fließende
Zellenstrom ffi^einen vorgegebenen Wert erreicht
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß eine die Simulationsspeicherzelle
(SS) analog dem Betriebszustand »Lesen« ansteuernde Nachbildung des Netzwerkes (40, 41,
42, 39, 38) der Wort- und Bit-Ansteuerungsanordnung vorgesehen ist und daß in zum angenommenen
Leseverstärker führenden Bitleitungszweig ein vom Lesestrom durchflossener Regelwiderstand (33)
angeordnet ist, dessen vom Lesestrom (IL) verursachter Spannungsabfall (UR) einem Strom-Anpassungsnetzwerk
(34, 35, 36, 37) zugeführt wird, das das Bezugspotential (20) steuert
3. Schaltungsanordnung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die
Simulationsspeicherzelle (SS) gemeinsam mit ihrer Nachbildung des Netzwerks (38, 39, 40, 41, 42) der
Wort- und Bit-Ansteuerungsanordnung als Element des die Speicherzellen tragenden Chips des Bipolarspeicherbausteins
ausgebildet ist
4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß ein
Schaltnetzwerk vorgesehen ist, daß die Regelspannung für jede Speicherzelle direkt am Leseverstär
ker (30) des Speicherbausteins abgreift und dem Strom-Anpassungsnetzwerk (34,35,36,37) zuführt.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2738187A DE2738187C2 (de) | 1977-08-24 | 1977-08-24 | Schaltungsanordnung für mehrere auf einem Bipolar-Baustein angeordnete Speicherzellen mit einer Regelschaltung zur Kennlinien-Anpassung der Speicherzellen |
US05/928,020 US4200918A (en) | 1977-08-24 | 1978-07-26 | Control circuit for the adaptation of storage cells in bipolar integrated circuits |
FR7824469A FR2406281A1 (fr) | 1977-08-24 | 1978-08-23 | Circuit de reglage pour l'adaptation de cellules de memoire dans des modules bipolaires |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2738187A DE2738187C2 (de) | 1977-08-24 | 1977-08-24 | Schaltungsanordnung für mehrere auf einem Bipolar-Baustein angeordnete Speicherzellen mit einer Regelschaltung zur Kennlinien-Anpassung der Speicherzellen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2738187B1 true DE2738187B1 (de) | 1978-06-08 |
DE2738187C2 DE2738187C2 (de) | 1979-02-15 |
Family
ID=6017193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2738187A Expired DE2738187C2 (de) | 1977-08-24 | 1977-08-24 | Schaltungsanordnung für mehrere auf einem Bipolar-Baustein angeordnete Speicherzellen mit einer Regelschaltung zur Kennlinien-Anpassung der Speicherzellen |
Country Status (3)
Country | Link |
---|---|
US (1) | US4200918A (de) |
DE (1) | DE2738187C2 (de) |
FR (1) | FR2406281A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0028157A1 (de) * | 1979-10-30 | 1981-05-06 | Fujitsu Limited | Integrierte Halbleiterspeicherschaltung mit integrierter Injektionslogik |
EP0027883A1 (de) * | 1979-10-29 | 1981-05-06 | International Business Machines Corporation | Speicherzellennachbildung zur Referenzspannungserzeugung für Halbleiterspeicher in MTL-Technik |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5693363A (en) * | 1979-12-04 | 1981-07-28 | Fujitsu Ltd | Semiconductor memory |
US4415992A (en) * | 1981-02-25 | 1983-11-15 | Motorola, Inc. | Memory system having memory cells capable of storing more than two states |
JPS5961046A (ja) * | 1982-09-30 | 1984-04-07 | Fujitsu Ltd | 集積回路装置 |
US4598390A (en) * | 1984-06-25 | 1986-07-01 | International Business Machines Corporation | Random access memory RAM employing complementary transistor switch (CTS) memory cells |
US4703455A (en) * | 1985-12-23 | 1987-10-27 | Motorola, Inc. | Bipolar programmable memory and method |
US5065055A (en) * | 1990-12-20 | 1991-11-12 | Sun Microsystems, Inc. | Method and apparatus for high-speed bi-CMOS differential amplifier with controlled output voltage swing |
US6122204A (en) | 1999-05-26 | 2000-09-19 | National Semiconductor Corporation | Sense amplifier having a bias circuit with a reduced size |
US20160019960A1 (en) * | 2014-05-20 | 2016-01-21 | Sandisk 3D Llc | Operation modes for adjustable resistance bit line structures |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3680061A (en) * | 1970-04-30 | 1972-07-25 | Ncr Co | Integrated circuit bipolar random access memory system with low stand-by power consumption |
DE2129166B2 (de) * | 1970-06-12 | 1974-03-28 | Hitachi Ltd., Tokio | Halbleiterspeicher |
US3736574A (en) * | 1971-12-30 | 1973-05-29 | Ibm | Pseudo-hierarchy memory system |
US4057789A (en) * | 1974-06-19 | 1977-11-08 | International Business Machines Corporation | Reference voltage source for memory cells |
US3959781A (en) * | 1974-11-04 | 1976-05-25 | Intel Corporation | Semiconductor random access memory |
US4078261A (en) * | 1976-01-02 | 1978-03-07 | Motorola, Inc. | Sense/write circuits for bipolar random access memory |
US4075609A (en) * | 1976-04-29 | 1978-02-21 | Motorola, Inc. | On-chip voltage source for integrated circuits |
JPS5375828A (en) * | 1976-12-17 | 1978-07-05 | Hitachi Ltd | Semiconductor circuit |
DE2658523A1 (de) * | 1976-12-23 | 1978-06-29 | Siemens Ag | Halbleiterspeicher |
-
1977
- 1977-08-24 DE DE2738187A patent/DE2738187C2/de not_active Expired
-
1978
- 1978-07-26 US US05/928,020 patent/US4200918A/en not_active Expired - Lifetime
- 1978-08-23 FR FR7824469A patent/FR2406281A1/fr active Granted
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0027883A1 (de) * | 1979-10-29 | 1981-05-06 | International Business Machines Corporation | Speicherzellennachbildung zur Referenzspannungserzeugung für Halbleiterspeicher in MTL-Technik |
EP0028157A1 (de) * | 1979-10-30 | 1981-05-06 | Fujitsu Limited | Integrierte Halbleiterspeicherschaltung mit integrierter Injektionslogik |
Also Published As
Publication number | Publication date |
---|---|
US4200918A (en) | 1980-04-29 |
FR2406281A1 (fr) | 1979-05-11 |
DE2738187C2 (de) | 1979-02-15 |
FR2406281B1 (de) | 1984-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4037206C2 (de) | Versorgungsspannungs-Steuerschaltkreis mit der Möglichkeit des testweisen Einbrennens ("burn-in") einer internen Schaltung | |
DE2010366C3 (de) | Verfahren und Einrichtung zum Einschreiben von Informationen in einen nur zum Ablesen bestimmten Speicher | |
DE4224804C1 (de) | Programmierbare logische Schaltungsanordnung | |
DE2930424C3 (de) | Schaltung zum Bestimmen, ob eine Spannung einen hohen oder einen niedrigen Pegel hat | |
DE2458848C2 (de) | Speicheranordnung | |
DE2505186C3 (de) | Programmierbarer Lesespeicher | |
DE1774459B2 (de) | ||
EP1497703B1 (de) | Schaltungsanordnung zur spannungsregelung mittels eines spannungsteilers | |
DE102020126502A1 (de) | Speichervorrichtung | |
DE2738187C2 (de) | Schaltungsanordnung für mehrere auf einem Bipolar-Baustein angeordnete Speicherzellen mit einer Regelschaltung zur Kennlinien-Anpassung der Speicherzellen | |
DE10032271A1 (de) | MRAM-Anordnung | |
EP1686590A2 (de) | Integrierter Halbleiterspeicher mit einer Anordnung nichtflüchtiger Speicherzellen und Verfahren | |
DE2514582C2 (de) | Schaltung zur erzeugung von leseimpulsen | |
DE2646653C3 (de) | ||
DE2347968B2 (de) | Assoziative speicherzelle | |
CH621657A5 (de) | ||
DE10322246A1 (de) | Für Energieversorgung bestimmtes internes Spannungs-Steuergerät mit zwei Schaltkreisen zur Erzeugung von zwei Referenzspannungen für interne Energiezufuhr | |
DE2620749A1 (de) | Matrixspeicher aus halbleiterelementen | |
DE2519323C3 (de) | Statisches Drei-Transistoren-Speicherelement | |
DE2740565B1 (de) | Schreib-Lese-Ansteueranordnung fuer einen Bipolarhalbleiterspeicher | |
DE1240123B (de) | Bistabile-Kippschaltung | |
EP1148509A1 (de) | Leseverstärker | |
DE2739663C2 (de) | ||
DE2525690B2 (de) | Logische DOT-Verknüpfungsschaltung in Komplementär-Feldeffekttransistor-Technik | |
DE2743068A1 (de) | Leitungspufferschaltung zum anschluss einer kopplungseinrichtung an einen datenweg |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8339 | Ceased/non-payment of the annual fee |