DE19860506A1 - System und Verfahren zum Programmieren eines nichtflüchtigen Speichers - Google Patents
System und Verfahren zum Programmieren eines nichtflüchtigen SpeichersInfo
- Publication number
- DE19860506A1 DE19860506A1 DE19860506A DE19860506A DE19860506A1 DE 19860506 A1 DE19860506 A1 DE 19860506A1 DE 19860506 A DE19860506 A DE 19860506A DE 19860506 A DE19860506 A DE 19860506A DE 19860506 A1 DE19860506 A1 DE 19860506A1
- Authority
- DE
- Germany
- Prior art keywords
- drain
- source
- control gate
- programming
- voltages
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
Description
Die Erfindung betrifft ein System und ein Verfahren zum Pro
grammieren eines nichtflüchtigen Speichers.
Im Allgemeinen besteht bei der Verwendung nichtflüchtiger
Halbleiterspeicher, wie EEPROMs und Flash-EEPROMs, für Mas
senspeichermedien der am schwierigsten zu überwindende Nach
teil darin, daß die Kosten der Speicher pro Bit zu hoch
sind. Um dieses Problem zu überwinden, wurden Studien an
Speichern mit mehreren Bits pro Zelle ausgeführt. Die Pa
ckungsdichte eines bekannten nichtflüchtigen Speichers ent
spricht der Anzahl der Speicherzellen auf eineindeutige Wei
se. Indessen werden bei einer Mehrbitzelle Daten von mehr
als zwei Bits in einer Speicherzelle gespeichert, was die
Datendichte bei Beibehaltung der Chipfläche erhöht. Bei
Mehrbitzellen sollten für jede Zelle mehr als drei Schwel
lenspannungen programmiert werden. Um z. B. Daten von mehr
als zwei Bits pro Zelle zu speichern, müssen die jeweiligen
Zellen mit 22, d. h. vier Schwellenspannungen, programmiert
werden. Hierbei entsprechen die vier Schwellenspannungen den
logischen Zuständen 00, 01, 10 bzw. 11.
Bei einem Mehrpegelprogramm besteht das kritischste Problem
darin, daß die jeweiligen Schwellenspannungen eine statis
tische Verteilung aufweisen. Der Verteilungswert beträgt un
gefähr 0,5 V. Wenn die Verteilung durch genaues Einstellen
der jeweiligen Schwellenspannungen verringert wird, können
mehr Pegel programmiert werden, was wiederum die Anzahl von
Bits pro Zelle erhöht. Um die Spannungsverteilung zu verrin
gern, existiert ein Verfahren zum Ausführen eines Program
miervorgangs durch wiederholtes Programmieren und Verifizie
ren. Gemäß diesem Verfahren wird eine Reihe von Programm
spannungsimpulsen an die Zellen angelegt, um die nichtflüch
tige Speicherzelle mit vorgesehenen Schwellenspannungen zu
programmieren. Um zu verifizieren, ob die Zelle vorgesehene
Schwellenspannung erreicht hat, erfolgt zwischen den jewei
ligen Spannungsimpulsen ein Lesevorgang. Während der Verifi
zierung endet die Programmierung, wenn die verifizierte
Schwellenspannung die vorgesehene Schwellenspannung erreicht
hat. Beim Schritt des Wiederholens von Programmier- und Ve
rifiziervorgängen ist es schwierig, die Fehlerverteilung der
Schwellenspannung zu verringern, und zwar wegen der be
schränkten Impulsbreite der Programmierspannung. Außerdem
ist der Algorithmus des Wiederholens von Programmier- und
Verifiziervorgängen durch eine Schaltung realisiert, was die
Fläche von Peripherieschaltungen auf einem Chip erhöht. Fer
ner verlängert das wiederholte Verfahren die Programmier
zeit. Um diesen Nachteil zu überwinden, schlug R. Cernea von
SunDisk Co., Ltd. im am 6. Juni 1995 erteilten US-Patent
Nr. 5,442,842 ein Verfahren zum gleichzeitigen Ausführen von
Programmier- und Verifiziervorgängen vor.
Fig. 1A zeigt das Symbol- und Schaltdiagramm des von Cernea
offenbarten nichtflüchtigen Speichers (EEPROM), und Fig. 1B
ist ein Kurvenbild, das ein Programmierprinzip für den
nichtflüchtigen Speicher von Fig. 1A veranschaulicht.
Gemäß Fig. 1A besteht die nichtflüchtige Speicherzelle aus
einem Steuergate, einem potentialungebundenen Gate, einer
Source, einem Kanalbereich und einem Drain. Wenn eine Span
nung an das Steuergate und den Drain angelegt wird, die dazu
ausreicht, eine Programmierung zu verursachen, fließt Strom
zwischen dem Drain und der Source. Wenn die so fließenden
Ströme mit einem Bezugsstrom verglichen werden und ein Wert
erreicht wird, der einem Bezugsstrom entspricht oder kleiner
ist, wird ein Programmierabschlußsignal erzeugt. Gemäß die
ser bekannten Technik wird die Verifizierung automatisch
während der Programmierung ausgeführt, wodurch die Nachteile
des Wiederholungsverfahrens kompensiert sind, bei dem Pro
grammier- und Verifiziervorgänge wiederholt werden. Jedoch
werden beim Verfahren gemäß Cernea die Schwellenspannungen
nicht durch die Spannungen kontrolliert, wie sie an jeweili
ge Elektroden von Feldeffekttransistoren an die Speicherzel
le angelegt werden. Außerdem wurde gemäß dem am 27. August
1991 erteilten US-Patent Nr. 5,043,940 eine Mehrpegelpro
grammierung auf solche Weise ausgeführt, daß die an jewei
lige Ports einer Speicherzelle angelegte Spannung fixiert
wird und den jeweiligen Pegeln entsprechende Bezugsströme
variiert werden. Bei diesem Verfahren haben, wie es in Fig.
1B dargestellt ist, Bezugsströme zur Erfassung keine expli
zite Beziehung zu den Schwellenspannungen der Zelle, und sie
stehen in nichtlinearem Zusammenhang mit diesen.
Außerdem wird, wie es in Fig. 2A veranschaulicht ist, dann,
wenn Programmier- und Löschvorgänge einer Speicherzelle ge
mäß dem zweiten Verfahren der bekannten Technik häufig wie
derholt werden, ein Tunneloxidfilm zwischen dem potentialun
gebundenen Gate und dem Kanal der Zelle physikalisch beein
trächtigt, wobei immer mehr Ladungen dort festgehalten wer
den, was allmählich den Programmpegel herabsetzt. Außerdem
ist, wie es in Fig. 2B dargestellt ist, die Wahrscheinlich
keitsdichteverteilung dafür, daß jede Schwellenspannung
einem jeweiligen Mehrfachpegel entspricht, nicht gleichmä
ßig, sondern sie wird breiter, wenn die Programmzeiten län
ger sind, was zu einer Verringerung der Lesetoleranz führt.
Das oben genannte bekannte Verfahren zum Programmieren eines
nichtflüchtigen Speichers zeigt die folgenden Schwierigkei
ten.
Erstens nimmt beim Verfahren zum Programmieren durch Wieder
holen von Programmier- und Verifiziervorgängen die Beein
trächtigung des Tunneloxidfilms mit zunehmender Anzahl von
Programmier-/Löschvorgängen zu, wodurch sich eine allmähli
che Verringerung des Programmierpegels und eine breitere
Verteilung jeder Schwellenspannung, wie sie jedem Mehrfach
pegel entspricht, ergibt, was die Lesetoleranz herabsetzt
und die Programmierzuverlässigkeit verringert.
Zweitens ist beim Verfahren zum Programmieren durch Variie
ren eines jedem Pegel entsprechenden Bezugsstroms keine wir
kungsvolle Programmierung möglich, da eine direkte und wir
kungsvolle Mehrpegelsteuerung schwierig ist.
Der Erfindung liegt die Aufgabe zugrunde, ein System und ein
Verfahren zum Programmieren eines nichtflüchtigen Speichers
zu schaffen, durch die jeder Pegel unmittelbar und wirkungs
voll gesteuert werden kann.
Eine andere Aufgabe der Erfindung ist es, ein System und ein
Verfahren zum Programmieren eines nichtflüchtigen Speichers
zu schaffen, die unabhängig von der Anzahl wiederholter Pro
grammier- und Löschvorgänge zu einem gleichmäßigen Program
mierzustand führen, wodurch sich verbesserte Programmierzu
verlässigkeit ergibt.
Eine weitere Aufgabe der Erfindung ist es, ein System und
ein Verfahren zum Programmieren eines nichtflüchtigen Spei
chers zu schaffen, die übermäßiges Löschen von Zellen ver
hindern können.
Diese Aufgaben sind durch die Systeme und Verfahren gemäß
den beigefügten unabhängigen Ansprüchen gelöst.
Zusätzliche Vorteile, Aufgaben und andere Merkmale der Er
findung werden teilweise in der folgenden Beschreibung dar
gelegt, und teilweise werden sie dem Fachmann bei der Unter
suchung des Folgenden oder beim Ausüben der Erfindung er
kennbar. Die Aufgaben und Vorteile der Erfindung werden spe
ziell durch die Maßnahmen erzielt, wie sie in den beigefüg
ten Ansprüchen dargelegt sind.
Die Erfindung wird aus der nachfolgenden detaillierten Be
schreibung und den beigefügten Zeichnungen, die nur zur Ver
anschaulichung dienen und demgemäß für die Erfindung nicht
beschränkend sind, vollständiger zu verstehen sein.
Fig. 1A ist ein Schaltbild einer nichtflüchtigen Speicher
zelle gemäß einem ersten beispielhaften bekannten Verfahren;
Fig. 1B ist ein Kurvenbild zum Erläutern eines Programmier
prinzips des nichtflüchtigen Speichers von Fig. 1A;
Fig. 2A ist ein Kurvenbild, das ein Programmier-/Löschfen
ster zeigt, das allmählich absinkt, wenn die Anzahl von Pro
grammier-/Löschvorgängen gemäß einem zweiten beispielhaften
bekannten Verfahren mit wiederholter Programmierung und Ve
rifizierung zunimmt;
Fig. 2B ist ein Kurvenbild, das die Verteilung von Schwel
lenspannungen beim zweiten beispielhaften bekannten Verfah
ren zeigt;
Fig. 3 ist ein Blockdiagramm eines automatischen Verifizier- und
Programmiersystems für einen nichtflüchtigen Speicher
gemäß einem ersten bevorzugten Ausführungsbeispiel der Er
findung;
Fig. 4A-4G zeigen Signalverläufe an jedem Knoten in Fig.
3;
Fig. 5 ist ein Flußdiagramm, das einen Einzelpegel-Program
mierprozeß gemäß dem ersten bevorzugten Ausführungsbeispiel
der Erfindung zeigt;
Fig. 6 zeigt eine Kapazitätsersatzschaltung einer Speicher
zelle mit Ladungsspeichereinrichtung;
Fig. 7A ist ein Kurvenbild, das die Verteilung von Schwel
lenspannungen zeigt, wenn das Programmierverfahren des ers
ten Ausführungsbeispiels der Erfindung auf eine Speicherzel
le mit Ladungsspeichereinrichtung angewandt wird;
Fig. 7B ist ein Kurvenbild für die Verteilung von Schwellen
spannungen über der Anzahl von Programmier-/Löschvorgängen,
wenn das Programmierverfahren des ersten Ausführungsbei
spiels der Erfindung auf eine Speicherzelle mit Ladungsspei
chereinrichtung angewandt wird;
Fig. 8 zeigt ein Blockdiagramm eines automatischen Verifi
zier- und Programmiersystems für einen nichtflüchtigen Spei
cher gemäß einem zweiten Ausführungsbeispiel der Erfindung
unter Verwendung einer angelegten variablen Spannung mit
gleichzeitiger Stromerfassung;
Fig. 9A-9H zeigen Signalverläufe an jedem Knoten, die den
Mehrpegel-Programmierprozeß unter Verwendung einer variab
len Steuergatespannung in Fig. 8 veranschaulichen;
Fig. 10 zeigt ein Flußdiagramm für den Mehrpegel-Program
mierprozeß unter Verwendung einer variablen Steuergatespan
nung gemäß Fig. 8;
Fig. 11A zeigt ein Kurvenbild einer zu programmierenden
Schwellenspannung über einer angelegten, zur Schwellenspan
nung gehörigen Steuergatespannung;
Fig. 11B zeigt ein Kurvenbild zur Änderung eines Drainstroms
vom Anfang bis zum Ende des Programmiervorgangs für jeden
Pegel;
Fig. 12A zeigt ein Kurvenbild der zu programmierenden
Schwellenspannung über einer angelegten, zur Schwellenspan
nung gehörigen Drainspannung;
Fig. 12B zeigt ein Kurvenbild einer zu programmierenden
Schwellenspannung über einer angelegten, zur Schwellenspan
nung gehörigen Sourcespannung;
Fig. 12C zeigt ein Kurvenbild einer zu programmierenden
Schwellenspannung über einem zugeführten, zur Schwellenspan
nung gehörigen Bezugsstrom;
Fig. 13A zeigt ein Kurvenbild der Verteilung der Schwellen
spannungen beim Programmieren und Löschen, wenn das erfin
dungsgemäße Verfahren auf einen Löschvorgang angewandt wird;
und
Fig. 13B zeigt ein Kurvenbild der Variation von Schwellen
spannungen abhängig von der Anzahl von Programmier-/Lösch
vorgängen, wenn das erfindungsgemäße Verfahren auf einen
Löschvorgang angewandt wird.
Gemäß Fig. 3 enthält das Programmiersystem für einen nicht
flüchtigen Speicher gemäß dem ersten bevorzugten Ausfüh
rungsbeispiel der Erfindung mehrere Speicherzellen mit je
weils einem Feldeffekttransistor (FET) mit einer Source,
einem Drain, einem Steuergate und einer Ladungsspeicherein
richtung, eine erste Spannungsquelle 11, die mit dem Steuer
gate verbunden ist, eine dritte Spannungsquelle 15, die mit
der Source verbunden ist, eine zweite Spannungsquelle 12,
die mit dem Drain verbunden ist, eine Stromüberwachungsein
heit 13 zum Überwachen des zwischen dem Drain und der Source
fließenden Stroms sowie eine Bitleitungs-Auswähleinheit 14
zum Auswählen des Drains einer speziellen Zelle zur Program
mierung. Jede nichtflüchtige Speicherzelle in Fig. 3 verfügt
über einen Kanal für Stromfluß zwischen der Quelle und dem
Drain, und ein Rechteck zwischen dem Kanal und dem Steuer
gate kennzeichnet eine Ladungsspeichereinrichtung. Die La
dungsspeichereinrichtung hat statische Kapazitätsbeziehungen
zur Source, zum Drain und zum Steuergate, wobei das Ladungs
niveau in ihr durch Spannungen kontrolliert wird, wie sie an
der Source, dem Drain und dem Steuergate anliegen. Außerdem
hängen die Kanalleitfähigkeit und die Schwellenspannung vom
Ladungspegel in der Ladungsspeichereinrichtung ab. Die La
dungsspeichereinrichtung kann ein potentialungebundenes
Gate, eine Grenzfläche von Sauerstoff und Stickstoff oder
ein Kondensator sein, und sie ist an einer Position angeord
net, an der sie statische Kapazitätsbeziehungen zum Drain,
zur Source und zum Steuergate haben kann. Wenn die Maßnahme
zum Überwachen einer Änderung der Ladung die Leitfähigkeit
des Kanals ist, sollte die Ladungsspeichereinrichtung zumin
dest in einem Teil des Kanals vorhanden sein. Wenn die Maß
nahme zum Überwachen einer Änderung des in der Ladungsspei
chereinrichtung gespeicherten Ladungspegels direkt oder in
direkt mit der Ladungsspeichereinrichtung verbunden ist, um
die Spannung derselben zu überwachen, braucht die Ladungs
speichereinrichtung nicht in einem Teil des Kanals vorhanden
zu sein. Wenn die Ladungsspeichereinrichtung der nichtflüch
tigen Speicherzelle von Fig. 3 ein potentialungebundenes
Gate ist, hat sie das in Fig. 1A dargestellte Symbol. Das
auf die erste, zweite und dritte Spannungsquelle 11, 12 und
15 gegebene Signal Ps bezeichnet ein von außen zugeführtes
Programmierstartsignal, und Vstop ist ein Programmierstopp
signal.
Es sei angenommen, daß die Ladungsspeichereinrichtungen in
allen nichtflüchtigen Speicherzellen durch Ultraviolett
strahlung oder eine elektrische Maßnahme gelöscht wurden,
bevor ein Programmiervorgang unter Verwendung des in Fig. 3
dargestellten Programmiersystems für einen nichtflüchtigen
Speicher gestartet wird. In diesem Fall variieren die Lö
schungszustände der nichtflüchtigen Speicherzellen im Allge
meinen abhängig von Herstellprozeßbedingungen der Zellen,
der elektrischen Löschintensität sowie Änderungen der elek
trischen und physikalischen Eigenschaften der Zelle durch
wiederholtes Programmieren und Löschen derselben. Der Ein
fachheit der Erläuterung halber sei angenommen, daß der FET
in jeder Zelle über ein p-Substrat und einen n-Kanal ver
fügt, die Ladungsspeichereinrichtung in jeder Zelle zwischen
dem Steuergate und dem Kanal vorhanden ist und der Strom
durch den Kanal von der Ladungsmenge in der Ladungsspeicher
einrichtung abhängt. Die Bitleitungs-Auswähleinheit 14 ver
bindet den Drain einer speziellen, zu programmierenden Zelle
mit der Stromüberwachungseinheit 13. Anstelle der Bitlei
tungs-Auswähleinheit 14 kann eine Wortleitungs-Auswählein
heit vorhanden sein, die beim Auswählen einer speziellen
Speicherzelle das Steuergate auswählt.
Nun wird ein Verfahren zum Programmieren eines nichtflüchti
gen Speichers unter Verwendung dieses Programmiersystems an
hand der Fig. 3, 4A-4G und 5 erläutert.
Gemäß diesen Figuren wird ein der Adresse einer speziellen
Zelle entsprechendes Signal an den Bitleitungs-Auswählab
schnitt 14 angelegt, um die spezielle, zu programmierende
Zelle auszuwählen. Dann wird, wie es in Fig. 4A dargestellt
ist, ein Programmierstartsignal Ps an die erste, zweite und
dritte Spannungsquelle 11, 12 und 15 angelegt. Dabei werden,
wie es in den Fig. 4B und 4C dargestellt ist, Spannungen Vc,
VD und Vs an die erste, zweite bzw. dritte Spannungsquelle
11, 12 bzw. 15 angelegt, so daß diese mit dem Steuergate,
dem Drain bzw. der Source der ausgewählten speziellen Zelle
verbunden werden. Diese Spannungen entsprechen den Schwel
lenspannungen, die auf das Programmierstartsignal Ps hin zu
programmieren sind. Beim Anlegen der Spannungen Vc, VD und
Vs wird der Programmiervorgang für die ausgewählte Zelle ge
startet, und zwischen dem Drain und der Source derselben
entsteht, wenn zwischen diesen ein Strom zu fließen beginnt,
ein Inversionsbereich. Das Programmieren einer Zelle umfaßt
die Bewegung von Ladung von/zu der Ladungsspeichereinrich
tung zum Ändern der in derselben gespeicherten Ladungsmenge.
In dieser Erläuterung ist angenommen, daß die Programmie
rung in einer Bewegung von Elektronen, also negativen Ladun
gen, durch Injektion heißer Ladungsträger in den Kanal oder
durch Tunneln zur Ladungsspeichereinrichtung erfolgt.
Vcsm(t) in Fig. 4D bezeichnet die Spannungsänderung in der
Ladungsspeichereinrichtung über die Zeit, und Vcsm,REF be
zeichnet die Spannung der Ladungsspeichereinrichtung, bei
der ein Programmierstoppsignal ausgegeben wird. Wie es in
Fig. 4D dargestellt ist, fällt, wenn ein Elektron in die
Ladungsspeichereinrichtung der ausgewählten Zelle injiziert
wird, die Spannung Vcsm der Ladungsspeichereinrichtung der
selben, was den Abfall eines durch den Kanal fließenden
Stroms verursacht. Außerdem überwacht die Stromüberwachungs
einheit 13 dauernd den durch den Kanal der ausgewählten Zel
le fließenden Strom ID(t), bis derselbe einen Bezugsstrom
IREF erreicht, wenn die Stromüberwachungseinheit 13 ein Pro
grammstoppsignal Vstop ausgibt, um zumindest eine der Span
nungen abzuschalten, wie sie an den Drain, die Source und
das Steuergate der ausgewählten Zelle gelegt werden. Danach
wird derselbe Vorgang für jede Zelle wiederholt. Aus Fig. 4G
ist erkennbar, daß alle Zellen mit anfangs voneinander ver
schiedenen Schwellenspannungen zu Zellen mit Schwellenspan
nungen werden, die durch den genannten Vorgang auf denselben
Wert programmiert sind.
Beziehungen der an den Drain, die Source und das Steuergate
gelegten Spannungen VD, Vs bzw. Vc und der Schwellenspannung
vor und nach dem Programmieren werden nun unter Bezugnahme
auf Fig. 6 erläutert, die eine Kapazitätsersatzschaltung
einer Speicherzelle mit Ladungsspeichereinrichtung zeigt.
In Fig. 6 bezeichnet C die Kapazität zwischen dem Steuergate
und der Ladungsspeichereinrichtung, CD bezeichnet die Kapa
zität zwischen dem Drain und der Ladungsspeichereinrichtung,
und Cs bezeichnet die Kapazität zwischen der Source (ein
schließlich des Substrats) und der Ladungsspeichereinrich
tung. Die Summe CT der Kapazitäten kann wie folgt wiederge
geben werden:
CT = Cc + CD + Cs (1).
Ein Kopplungskoeffizient ist für jede Kapazität so defi
niert, wie es in der folgenden Gleichung (2) wiedergegeben
ist:
αc = Cc/CT, αD = CD + CT, αs = Cs/CT (2).
Außerdem ist die Spannung in der Ladungsspeichereinrichtung
während eines Programmiervorgangs allgemein durch die fol
gende Gleichung (3) wiedergebbar:
Vcsm(t) = αcVc + αDVD + αsVs + Qcsm(t)/CT (3).
Darin bezeichnet Qcsm die Ladungsmenge, wie sie im Über
schuß durch Ultraviolettstrahlung in Bezug auf den neutra
len Zustand der Ladungsspeichereinrichtung innerhalb einer
Zeitperiode (t) gelöscht wird. Für die Schwellenspannungs
verschiebung ausgehend von der Schwellenspannung der La
dungsspeichereinrichtung im neutralen Zustand, hervorgerufen
durch die vom Steuergate her gemessene gespeicherte Ladung,
gilt ΔVT,UV = -Qcsm(t)/Cc. Außerdem kann die Gleichung (3)
für ΔVT,UV so umgeschrieben werden, wie es in der folgenden
Gleichung (4) angegeben ist:
ΔVT,UV(t) = Vc + [αDVD + αsVs - Vcsm(t)]/αc (4).
D.h., daß ΔVT,UV(t) in der Gleichung (4) die Verschiebung
der Schwellenspannung repräsentiert, wie zum Zeitpunkt t
ausgehend vom Steuergate gemessen. Die Verschiebung der
Schwellenspannung ist eine vom Steuergate aus gemessene
Schwellenspannung, die durch in der Ladungsspeichereinrich
tung angesammelte Ladungen verursacht ist. Die Verschiebung
der Schwellenspannung ist bei einer festen Vorspannung pro
portional zur Menge der in der Ladungsspeichereinrichtung
gespeicherten Elektronen.
Außerdem kann dann, wenn der Wert der Spannung Vcsm(tPGM)
der Ladungsspeichereinrichtung zum Zeitpunkt tPGM, zu dem
die Programmierung endet, als Vcsm REF definiert wird, die
durch diese Spannung hervorgerufene Verschiebung der Schwel
lenspannung, wie sie vom Steuergate aus gesehen wird, durch
die folgende Gleichung (5) wiedergegeben werden:
ΔVT,UV = Vc + [αDVD + αsVs - Vcsm REF]/αc (5).
Außerdem kann ein durch einen Kanal des FET fließender Strom
ID für alle Betriebsbereiche einschließlich eines Sätti
gungszustands und eines Triodenzustands als folgende Glei
chung (6) wiedergegeben werden:
ID = f(Vcsm - Vcsm T) (6).
Die Gleichung (6) repräsentiert eine Funktion betreffend die
Differenz zwischen der Spannung Vcsm und der an ihr über
wachten Schwellenspannung Vcsm T. In der Gleichung (6) setzt
die Funktion f im Allgemeinen ID und (Vcsm - Vcsm T) in ein
eindeutiger Weise in Beziehung, und zwar unabhängig davon,
ob sie eine einfach ansteigende Funktion (mit linearem Ver
hältnis Eingangssignal/Ausgangssignal) oder nicht aufweist.
Wie bei der Gleichung (5) kann bei der Gleichung (6) eine
Spannung Vcsm REF an der Ladungsspeichereinrichtung nach dem
Programmieren aufgrund der Gleichung (6) als Gleichung (7)
wiedergegeben werden, wenn für die Spannung an der Ladungs
speichereinrichtung beim Programmierungsstopp Vcsm = Vcsm REF
gilt und der Strom zu diesem Zeitpunkt ID = IREF ist:
Vcsm REF = Vcsm T + f1(IREF) (7).
Die Schwellenspannung am Steuergate kann im Allgemeinen als
Summe aus einer Schwellenspannung Vcsm T/αc im neutralen Zu
stand der Ladungsspeichereinrichtung und einer Schwellen
spannung ausgedrückt werden, die durch die in der Ladungs
speichereinrichtung gespeicherte Ladung verschoben ist, wie
es in der folgenden Gleichung (8) angegeben ist:
VT = Vcsm T/αc + ΔVT,UV (8).
In diesem Fall enthält die Schwellenspannung Vcsm T im neu
tralen Zustand der Ladungsspeichereinrichtung eine Schwel
lenspannung, die durch Injektion von Kanalionen verschoben
ist. Demgemäß kann die Gleichung (8) unter Verwendung der
Gleichungen (7) und (5) für die am Steuergate gemessene
Spannung zu einer Gleichung (9) wie folgt umgeschrieben wer
den:
VT = Vc + [αDVD + αsVs - f1(IREF)]/αc (9).
Aus der Gleichung (9) ist erkennbar, daß die am Steuergate
überwachte Schwellenspannung keine Beziehung zur Schwellen
spannung Vcsm T/αc im neutralen Zustand der Ladungsspeicher
einrichtung hat. Die Anfangsschwellenspannung der Ladungs
speichereinrichtung, die eine Variable ist, die beim FET-
Herstellungsprozeß festgelegt wird, hängt von solchen
Hauptfaktoren wie der Dotierungskonzentration im Kanal sowie
dem Material und der Dicke des Isolators zwischen der La
dungsspeichereinrichtung und dem Kanal ab.
Nun wird das Ergebnis einer Anwendung des Programmierverfah
rens anhand der Fig. 7A und 7B erläutert.
Wenn das erfindungsgemäße Programmierverfahren für einen
einzelnen Pegel auf mehrere Speicherzellen mit Steuergates
mit Schwellenspannungen Vc T.E0 - Vc T.E(n-1) im Löschungszu
stand, in dem die Spannung am Steuergate, der Source und am
Drain beibehalten werden, angewandt wird, zeigen alle an den
Steuergates überwachten Schwellenspannungen Vc T.PGM nach dem
Programmieren dieselben Werte, wenn f1(IREF) jeweils gleich
ist, wie es in Fig. 7A dargestellt ist. Das oben genannte
Prinzip kann auf in Löschvorgängen gelöschte Zellen mit von
einander verschiedenen Schwellenspannungen oder dann ange
wandt werden, wenn ein Programmier- und Löschvorgang jeweils
für jede Zelle angewandt wird. Dies beinhaltet, daß selbst
bei Anwendung des erfindungsgemäßen Programmierverfahrens
auf einen nichtflüchtigen Speicher mit Zellen, dessen La
dungsspeichereinrichtungen voneinander verschiedene, von
Null abweichende Anfangsladungsmengen QINIT aufweisen, und
die eine große Verteilung der Schwellenspannung aufweisen,
die Zellen nach dem Programmieren dieselben Schwellenspan
nungen zeigen. Dies, weil selbst dann, wenn die Ladungsspei
chereinrichtungen voneinander verschiedene Anfangsladungs
mengen QINIT nach dem Löschen aufweisen, Ladung in jede La
dungsspeichereinrichtung so eingespeichert wird, daß die
Schwellenspannungen an den Steuergates am Ende dieselben
sind, wenn das Programmieren bei derselben Vorspannung und
bei einem festen Bezugsstrom im Verlauf unterbrochen wird,
wie in Fig. 9 dargestellt. Daraus ergibt sich, daß die Zel
len selbst bei Programmierung auf einen einzelnen Pegel die
selbe Schwellenspannung ohne jede Verteilung aufweisen kön
nen, wie in Fig. 7A dargestellt, wenn das erfindungsgemäße
Programmierverfahren auf den Fall angewandt wird, in dem die
Ladungsspeichereinrichtungen in mehreren Zellen Löschzustän
de mit einer großen Verteilung der Schwellenspannung zeigen.
Auch sind bei Programmier- und Löschvorgängen für eine Zel
le, wie in Fig. 7B veranschaulicht, die Verteilungen aller
Schwellenspannungen Vc T.PGM nach dem Programmieren gleichmä
ßig, und zwar unabhängig von Wirkungsgraden der programmier
ten Zellen oder einer physikalischen oder elektrischen Be
einträchtigung der Tunneloxidfilme von Zellen, wie bei wie
derholten Programmier- und Löschprozessen hervorgerufen.
Die Beziehung zwischen an die Source und den Drain angeleg
ten Spannungen und der Schwellenspannung kann unter Verwen
dung der Gleichung (9) durch die folgenden Gleichungen (10)
und (11) wiedergegeben werden:
αcVT/αs = Vc + [αDVD + αsVs - f1(IREF)]/αs (10)
αcVT/αs = Vc + [αsVs + αcVc - f1(IREF)]/αD (11).
Als Nächstes wird eine Mehrpegelanwendung des erfindungsge
mäßen Programmierverfahrens erläutert.
Bei einer Mehrpegelanwendung des erfindungsgemäßen Program
miervorfahrens sollte jede Schwellenspannung innerhalb eines
sehr engen Bereichs liegen. D.h., daß dann, wenn die Ver
teilung einer jeweiligen Schwellenspannung eng gemacht wird,
Zellen so programmiert werden können, daß sie jeweils meh
rere Schwellenspannungen (mehrere Pegel) aufweisen. Die
Mehrpegelanwendung des erfindungsgemäßen Programmierverfah
rens kann, für automatisches Programmieren und Verifizieren,
auf zwei Arten ausgeführt werden. Die erste Art ist eine
Mehrpegelprogrammierung, bei der an die Source, den Drain
und das Steuergate einer Zelle, die im Programmsystem eines
nichtflüchtigen Speichers, wie in Fig. 3 dargestellt, pro
grammiert werden soll, variiert werden. Die zweite ist eine
Mehrpegelprogrammierung, bei der ein Bezugsstrom variiert
wird, wie er der Stromüberwachungseinheit 13 im in Fig. 3
dargestellten Programmiersystem eines nichtflüchtigen Spei
chers zugeführt wird. Die erste kann auf drei Arten abhängig
davon ausgeführt werden, ob die variable Spannung an das
Steuergate, den Drain oder die Source angelegt wird. Bezie
hungen für mehrere Schwellenspannungen mit mehreren an jeden
Knoten (Steuergate, Drain und Source) angelegten, den
Schwellenspannungen entsprechenden Spannungen sind in den
Gleichungen (9), (10) und (11) angegeben. Außerdem können
Beziehungen für mehrere Schwellenspannungen und dem Bezugs
strom durch die folgenden Gleichungen (12), (13), (14) und
(15) wiedergegeben werden:
VT,i = Vc,i + K1 (12)
VT,j = X1×VD,j + K2 (13)
VT,m = X2×Vs,m + K3 (14)
VT,n = X3×f1 (IREF) + K4 (15).
Dabei sind i, j, m und n ganze Zahlen (0, 1, 2, . . .), die
Mehrfachpegel bezeichnen, und K1, K2, K3, K4, X1, X2 und X3
sind Konstanten, die durch die folgenden Gleichungen (16)
bis (20) ausgedrückt sind:
K1 = [αDVD + αsVs + f1(IREF)]/αc (16)
K2 = Vc + [αsVs + f1(IREF)]/αc (17)
K3 = Vc + [αDVD + f1(IREF)]/αc (18)
K4 = Vc + [αDVD + αsVs]/αc (19)
X1 = CD/Cc, X2 = Cs/Cc, X3 = 1/Cc (20).
Wie es in den Gleichungen (12) bis (15) wiedergegeben ist,
kann eine Mehrpegelprogrammierung mit vier verschiedenen
Verfahren abhängig davon ausgeführt werden, ob die Drain
spannung, die Sourcespannung, die Steuergatespannung oder
der Bezugsstrom als Variable verwendet wird. In Fig. 8 ist
ein erfindungsgemäßes Programmiersystem eines nichtflüchti
gen Speichers für die oben genannten Verfahren dargestellt.
D.h., daß Fig. 8 ein Blockdiagramm zum Erläutern automati
scher Verifizierung und Programmierung unter Verwendung ei
ner angelegten variablen Spannung ist, wobei gemäß einem
zweiten Ausführungsbeispiel der Erfindung gleichzeitig ein
Strom überwacht wird.
Gemäß Fig. 8 umfaßt das erfindungsgemäße System zum Pro
grammieren eines nichtflüchtigen Speichers gemäß dem zweiten
Ausführungsbeispiel der Erfindung eine Vielzahl von Spei
cherzellen mit jeweils einem FET mit einer Source, einem
Drain und einem Steuergate sowie einer Ladungsspeicherein
richtung, eine erste Spannungsquelle 21, die mit dem Steuer
gate verbunden ist, eine dritte Spannungsquelle 25, die mit
der Source verbunden ist, eine zweite Spannungsquelle 22,
die mit dem Drain verbunden ist, eine Stromüberwachungsein
heit 23 zum Überwachen des zwischen dem Drain und der Source
fließenden Stroms sowie eine Bitleitungs-Auswähleinheit 24
zum Auswählen des Drains einer speziellen Zelle zum Ausfüh
ren eines Programmiervorgangs.
Nun wird ein Verfahren zum Ausführen eines Mehrpegel-Pro
grammiervorgangs erläutert, wobei die Drainspannung, die
Sourcespannung, die Steuerspannung oder der Bezugsstrom aus
gewählt wird.
Als Erstes liefert beim Ausführen eines Mehrpegel-Program
miervorgangs unter Verwendung der Steuergatespannung, wie
durch die Gleichungen (12) und (16) angegeben, die erste
Spannungsquelle 21 eine Spannung Vc,i (i = 0, 1, 2, . . .,
n-1) entsprechend jeder Schwellenspannung Vc T,i an das Steu
ergate einer ausgewählten nichtflüchtigen Speicherzelle.
Außerdem legt die zweite Spannungsquelle 22 eine feste Span
nung VD an den Drain an, und die dritte Spannungsquelle 25
legt eine feste Spannung Vs an die Source an. Der Zweckdien
lichkeit der Erläuterung halber ist angenommen, daß sich
die Spannungsquelle auf Massepegel (Vs = 0 V) befindet. Wenn
sich der FET in einem Sättigungsmodus befindet, in dem sein
Kanalstrom während der Programmierung keine Beziehung zur
Drainspannung hat, oder wenn die Drainkopplungskonstante
sehr klein ist, kann die Drainspannung mit vorgegebener Va
riation angelegt werden. Das Bezugssymbol ID,i(t) bezeichnet
den im Drain einer ausgewählten Zelle fließenden Strom, wenn
auf den Schwellenpegel i programmiert wird. Wie es in der
Gleichung (16) dargestellt ist, bezieht sich die Stromüber
wachungseinheit 23 auf einen festen Bezugsstrom IREF, und
sie gibt ein Programmierstoppsignal Vstop aus, wenn der
durch den Drain fließende Drainstrom ID,i(t) während des
Programmierens auf den Schwellenpegel i den Bezugsstrom IREF
erreicht. Der Zeitpunkt tP,i bezeichnet einen solchen Zeit
punkt, zu dem die Programmierung auf den Schwellenpegel i
abgeschlossen ist. Der Bezugsstrom IREF der Stromüberwa
chungseinheit 23 wird entsprechend einer elektrischen Eigen
schaft der nichtflüchtigen Speicherzelle unter Verwendung
des erfindungsgemäßen Programmierverfahrens bestimmt. Wenn
der Drainstrom ID,i(t) erneut definiert wird, handelt es
sich um einen zeitabhängigen Strom. Dieser Strom ID,i(t) ist
der Strom durch den Drain einer ausgewählten Zelle, ausge
löst durch eine Spannung Vcsm,i(t) an der Ladungsspeicher
einrichtung während der Programmierung auf den Pegel i, wo
bei derselbe am Anfang des Programmiervorgangs am größten
ist und während des Ablaufs des Programmiervorgangs dauernd
fällt. Auch gibt die Stromüberwachungseinheit 23 ein Pro
grammierstoppsignal Vstop dann aus, wenn der abnehmende
Strom den Bezugsstrom IREF der Stromüberwachungseinheit 23
erreicht.
Nun wird Zwei- oder Mehrpegelprogrammierung im oben genann
ten Zustand anhand der Fig. 8, 9A-9H sowie 10 erläutert.
Es wird angenommen, daß sich die durch die Bitleitungs-Aus
wähleinheit ausgewählte Zelle vor dem Programmierstart im
gelöschten Zustand befindet. Der gelöschte Zustand ent
spricht dem niedrigsten Pegel, d. h. dem Pegel Null. Ferner
ist angenommen, daß der in dieser Zelle enthaltene FET über
einen auf einem p-Substrat ausgebildeten n-Kanal verfügt,
zwischen dem Steuergate und dem Kanal eine Ladungsspeicher
einrichtung vorhanden ist und der Kanalstrom abhängig von
der in der Ladungsspeichereinrichtung gespeicherten Ladung
variiert.
Als Erstes wird für Zwei- oder Mehrpegelprogrammierung, nach
dem Anlegen mehrerer Adressen für eine spezielle Zelle an
die Drainauswähleinheit von außen, um die zu programmierende
spezielle Zelle auszuwählen, eine Spannung Vc,i zum Anlegen
an das Steuergate für Programmierung auf den Pegel i einge
stellt, wenn ein Programmierstartsignal Ps, wie in Fig. 9A
dargestellt, an die erste, zweite und dritte Spannungsquelle
21, 22 und 23 geliefert wird. Außerdem werden Spannungen
Vc,i und VD, wie in den Fig. 9B und 9C dargestellt, von der
ersten Spannungsquelle 21 und der zweiten Spannungsquelle 22
an das Steuergate bzw. den Drain gelegt, was gleichzeitig
mit dem Anlegen des Programmierstartsignals Ps erfolgt, wie
in Fig. 9A dargestellt. Nach dem Anlegen der Spannungen Vc,i
und VD an das Steuergate bzw. den Drain wird die Stromüber
wachungseinheit 23 aktiviert, um eine Ladungsänderung in der
Ladungsspeichereinrichtung zu überwachen. Beim Anlegen der
Spannungen Vc,i und VD an das Steuergate bzw. den Drain wird
eine Spannung Vcsm,i(t), wie in Fig. 9D dargestellt, zum
Ausführen des Programmierens auf den Schwellenpegel i an die
Ladungsspeichereinrichtung gelegt, und im Kanalbereich des
FET bildet sich eine Inversionsschicht aus. Da sich die
Source, der Drain und der Kanalbereich tatsächlich innerhalb
eines Halbleitersubstrats befinden, beginnt, wenn einmal die
Inversionsschicht ausgebildet ist, ein Strom vom Drain durch
den Kanalbereich zur Source zu fließen. In diesem Fall
fließt ein Drainstrom ID,i(t) durch den Drain, der anfangs
am größten ist und im Verlauf der Programmierung abnimmt, da
Elektronen in die Ladungsspeichereinrichtung injiziert wer
den, wodurch die Spannung an derselben abfällt. So überwacht
die Stromüberwachungseinheit 23 während des Programmierens
auf den Schwellenpegel i den Drainstrom ID,i(t). Wenn dieser
Drainstrom ID,i(t) den Bezugsstrom IREF erreicht, wie in
Fig. 9E dargestellt, wird dies als Abschluß der Programmie
rung auf den Schwellenpegel i angesehen, und die Stromüber
wachungseinheit 23 gibt ein Programmierstoppsignal Vstop
aus, wie in Fig. 9F dargestellt. Hierbei ist zwar die Strom
überwachungseinheit 23 so ausgebildet, daß sie den Drain
strom ID,i(t) überwacht, jedoch kann sie so ausgebildet
sein, daß sie während des Programmierens die Spannung oder
Ladung in der Ladungsspeichereinrichtung überwacht, wie es
in den Fig. 9G bzw. 9H dargestellt ist. D.h., daß dann,
wenn der Drainstrom ID,i(t) den Bezugsstrom IREF erreicht,
die Spannung an der Ladungsspeichereinrichtung eine Bezugs
spannung Vcsm REF für dieselbe erreicht, die dem Bezugsstrom
IREF entspricht. Anstatt daß der Strom ID,i(t) überwacht
wird, kann die Leitfähigkeit der im Kanalbereich ausgebilde
ten Inversionsschicht überwacht werden. Das Ziel der Überwa
chung ist ein beliebiges Signal, das sich abhängig von La
dungen in der Ladungsspeichereinrichtung ändert. Z. B. kann
das Überwachungsziel der Sourcestrom oder ein Substratstrom
außer dem Drainstrom sein, sowie ein Spannungssignal aus
kapazitiver Kopplung. Gemäß Fig. 8 wird das Programmier
startsignal an die erste und zweite Spannungsquelle 21 und
22 geliefert. Von diesen empfängt mindestens eine das Pro
grammierstoppsignal Vstop, und es werden die an das Steuer
gate und den Drain angelegten Spannungen Vc,i bzw. VD, wie
in den Fig. 9B und 9C dargestellt, abgeschaltet. D.h., daß
dann, wenn der Strom ID,i(t) zum Zeitpunkt t = tP,i dem Be
zugsstrom IREF entspricht, oder niedriger ist als dieser,
die Programmierung auf den Schwellenpegel i abgeschlossen
wird. Demgemäß repräsentiert t = tP,i den Zeitpunkt, zu dem
die Programmierung auf den Schwellenpegel i abgeschlossen
wird.
Fig. 9G ist ein Kurvenbild, das Änderungen von Schwellen
spannungen Vc T,1 und Vc T,2 am Steuergate zu Zeitpunkten
zeigt, zu denen sich die Schwellenpegel i auf dem ersten und
zweiten Pegel befinden, woraus erkennbar ist, daß die
Schwellenspannung mit zunehmender Programmierzeit ansteigt.
Auch ist erkennbar, daß die Schwellenspannung Vc T,i mit der
Größenordnung des Anstiegs des Pegels der Mehrpegelprogram
mierung zunimmt, wobei Vc,i auf diesen Pegel erhöht wird, um
die Programmierung auszuführen. Die Zeitperioden für die
Programmierungen auf den ersten und zweiten Pegel sind wegen
Variationen der Steuergatespannungen verschieden, und da die
Schwellenspannungen für jeden dieser Pegel differieren. Fig.
9H ist ein Kurvenbild, das Änderungen von Ladungen in der
Ladungsspeichereinrichtung ausgehend von einer Anfangsladung
Qcsm,0(0) am potentialungebundenen Gate auf Qcsm,1(tP,1)
zeigt, bei welchem Wert die Programmierung auf die erste
Schwellenspannung abgeschlossen wird, und auf Qcsm,2(tP,2),
bei welchem Wert die Programmierung auf die zweite Schwel
lenspannung abgeschlossen wird, wenn die Schwellenspannungen
i der ersten bzw. zweiten Schwellenspannung entsprechen. Aus
Fig. 9H ist erkennbar, daß Ladungen in der Ladungsspeicher
einrichtung dann, wenn beide Spannungen Vcsm,1(t) und
Vcsm,2(t) die Bezugsspannung Vcsm REF in der Ladungsspeicher
einrichtung entsprechend dem Bezugsstrom IREF erreichen, vom
Anfangswert Qcsm,0(0) auf Qcsm,1(tP,1) bzw. Qcsm,2(tP,2) an
steigen. Wenn die Anfangsschwellenspannungen dieselben sind,
steigt, da der Wert Vcsm REF für alle Programmierpegel gleich
ist und Vc,i für höhere Pegel ansteigt, auch der Anfangswert
des Drainstroms ID,i(0) an, wenn es sich um einen höheren
Pegel handelt. Dieser Prozeß ist durch die Fig. 11A und 11B
veranschaulicht. Der Programmierendzeitpunkt für jeden Pegel
hängt von einer elektrischen Eigenschaft der Speicherzelle
und der an jeden Knoten angelegten Spannung ab. D.h., daß
das Programmierverfahren unter Verwendung des Programmier
systems eines nichtflüchtigen Speichers gemäß der Erfindung
keine Beziehung zum Wirkungsgrad beim Programmieren des Bau
teils hat.
Als Nächstes werden die Steuergatespannung Vc,0 und der Be
zugsstrom IREF zum Ausführen des Programmierens auf den
niedrigen Pegel wie folgt bestimmt. Wenn der gewünschte
niedrigste Schwellenpegel Vc T,0 eine feste Drainspannung VD
und eine feste Sourcespannung Vs für eine gegebene Speicher
zelle bestimmt sind, existieren zwei Parameter Vc,0 und
f1(IREF), als Funktion des Bezugsstroms, in den Gleichungen
(10) und (14). Da die Drainspannung VD und die Sourcespan
nung Vs fixiert sind, entspricht Vcsm REF gemäß den Gleichun
gen (6) und (7) IREF auf eineindeutige Weise. Dann werden,
nachdem die gegebene Speicherzelle mittels Vc T,0 reguliert
wurde, Vc,0, VD und Vs an die Speicherzelle angelegt, und es
wird der Drainanfangsstrom ID,0(0) gemessen. Dieser Wert
entspricht tatsächlich IREF. Vc,0 wird dadurch bestimmt,
daß die Programmierzeitperiode und die maximale Steuergate
spannung Vc,n-1 berücksichtigt werden. Wenn Vc,0 einmal be
stimmt ist, kann IREF durch den oben genannten Vorgang er
halten werden. IREF kann durch ein anderes Verfahren als
dieses gemessen werden. Wie bereits erläutert, ist es für
Mehrpegelprogrammierung nicht erforderlich, den durch den
Kanal der ausgewählten Speicherzelle fließenden Strom in der
Stromüberwachungseinheit 23 mit dem Bezugsstrom zu verglei
chen und die Programmierung zum selben Zeitpunkt zu beenden.
Der Strom IREF kann vor dem Zuführen zur Stromüberwachungs
einheit 23 verstärkt oder geschwächt werden. In diesem Fall
sind, vorausgesetzt, daß alle Programmiervorgänge bei der
selben festen, wahlfreien Stromstärke für alle Pegel bei der
Mehrpegelprogrammierung gestoppt werden, eine Schwellen
spannungsverschiebung und eine Steuergateverschiebung iden
tisch.
Außerdem kann zur Mehrpegelprogrammierung angesichts der
Gleichungen (13) und (14) eine Spannung verwendet werden,
die entweder an den Drain oder die Source angelegt wird, wo
bei diese Spannung im Prozeß als variabel angenommen wird,
wie beim Programmierverfahren unter Verwendung des Steuer
gates. Nun werden unter Bezugnahme auf die Fig. 12A bis 12C
Beziehungen zwischen den zu programmierenden Schwellenspan
nungen und der Drainspannung, der Sourcespannung und der Be
zugsspannung, wie sie entsprechend den Schwellenspannungen
angelegt werden, erläutert.
Gemäß Fig. 12A kann bei Mehrpegelprogrammierung, wenn die
Drainspannung als Variable genutzt wird, die Verschiebungs
steigung einer Drainspannungsverschiebung zu einer Schwel
lenspannungsverschiebung als Verhältnis αD/αc eines Steuer
gate-Kopplungsparameters αc zu einem Drainkopplungsparameter
αD ausgedrückt werden. Wenn die zwei Kopplungsparameter
gleich sind, hat die Steigung den Wert 1.
Als Nächstes wird angenommen, bevor eine Erläuterung für den
Fall erfolgt, daß Mehrpegelprogrammierung mit der Source
spannung als Variable ausgeführt wird, daß die Sourcespan
nung, die die Bezugsspannung beim Lesen der Schwellenspan
nung ist, den Wert Null hat. Beim Ausführen des Programmier
vorgangs unter Verwendung der Sourcespannung existiert ein
Punkt, der zu beachten ist; wie es in Fig. 12B dargestellt
ist, ist eine Schwellenspannungs-Verschiebungssteigung für
einen Sperrvorspannungseffekt der Sourcespannung des FET zu
sätzlich zu einem Sourcekopplungsparameter (αs/αc) verant
wortlich. Wenn der Programmiervorgang beim selben Bezugs
strom gestoppt wird, ist eine Schwellenspannungsverschie
bung, wie sie dann auftritt, wenn die Sourcespannung nicht
angelegt wird, kleiner als dann, wenn die Sourcespannung an
gelegt wird. Wegen des Anhaltens des Programmierens beim
identischen Bezugsstrom, während das Programmieren mit einer
an die Source angelegten Spannung ausgeführt wird, ergibt
sich derselbe Effekt wie dann, wenn das Programmieren bei
geerdeter Sourcespannung ausgeführt wird und der Bezugsstrom
höher angehoben wird. In diesem Fall sind die Sourcespannung
und die Schwellenspannungsverschiebung nicht linear, sondern
umgekehrt proportional.
Gemäß Fig. 12C sind bei Mehrpegelprogrammierung mit dem Be
zugsstrom als Variable eine Änderung des Bezugsstroms und
eine Schwellenspannungsverschiebung proportional. Daher sind
in diesem Fall mehrere Schwellenspannungen, die ,die Diffe
renz der Schwellenspannungen konstant machen, fixiert, und
es können der Schwellenspannung entsprechende Stromstärken
experimentell oder unter Verwendung eines Schaltungsverfah
rens erhalten werden. Da alle Schwellenspannungen und Diffe
renzen zwischen Schwellenspannungen unabhängig von der An
zahl von Zykluszeiten von Programmier- und Löschvorgängen
für eine Zelle unter mehreren Zellen fixiert werden können,
wenn das oben genannte Verfahren angewandt wird, ist dieses
für Mehrpegelprogrammierung besser geeignet als das bekannte
Programmieren mit wiederholter Impulsanlegung und Verifizie
rung unter Verwendung des Bezugsstroms.
Da der Gegenstand der Erfindung keinen Zusammenhang mit ei
nem Programmiermechanismus hat, ist es ersichtlich, daß
dieser Gegenstand auf jeden Typ von Programmiermechanismus
anwendbar ist. Wenn Injektion heißer Ladungsträger verwendet
wird, wird die Sourcespannung geerdet, und als Drainspannung
und Steuergatespannung werden positive Spannungen angelegt,
die dazu ausreichen, die Injektion heißer Ladungsträger zu
programmieren. In diesem Fall wird die Programmierung ange
halten, wenn der Strom zwischen dem Drain und der Source,
bei dem es sich um den überwachten Programmierstrom handelt,
den Wert IREF erreicht. Wenn ein Tunnelvorgang verwendet
wird, wird das Steuergate auf eine positive Spannung gelegt,
und der Drain und die Source werden auf Spannungen von 0 V
oder darunter gelegt, so daß ein elektrisches Feld ent
steht, das dazu ausreicht, Tunneln zwischen der Ladungsspei
chereinrichtung und dem Drain, der Source und dem Kanalbe
reich zu verursachen. In diesem Fall wird eine Drainspannung
über der Sourcespannung angelegt, um für Stromfluß zwischen
dem Drain und der Source zu sorgen, wobei dieser Strom über
wacht wird, um die Programmierung zu beenden, wenn der Strom
die Stärke IREF erreicht. Wenn negative Spannungen an den
Drain oder die Source angelegt werden, sollte an das Sub
strat eine Spannung angelegt werden, die den an den Drain
und die Source angelegten Spannungen entspricht oder niedri
ger ist, wenn der Drain und die Source n-Fremdstoffbereiche
sind und das Substrat ein p-Halbleiter ist.
Bisher wurden Einzelpegel- und Mehrpegel-Programmierverfah
ren erläutert. Nun werden ein Löschzustand und ein Program
mierzustand erläutert, wie sie durch das erfindungsgemäße
Programmierverfahren verursacht werden.
Bei einem Löschvorgang werden Spannungen, die Felder aufbau
en, die dazu ausreichen, die in der Ladungsspeichereinrich
tung gespeicherten Ladungen zwischen der Ladungsspeicherein
richtung und der Source, dem Drain und dem Kanalbereich zu
löschen, an jeden Anschluß für die Source, den Drain und
den Kanalbereich angelegt, um die Ladungen durch Tunneln zur
Source, zum Drain oder zum Kanalbereich hin zu löschen. Bei
der Erfindung können zwei Löschzustände existieren. Der ers
te Löschzustand zeigt eine breite Verteilung der Wahrschein
lichkeitsdichte beim Löschen, wie in Fig. 13A dargestellt.
Dieser erste Löschzustand tritt dann auf, wenn ein Löschim
puls unter einer Schwellenspannung für einen zweiten Lösch
zustand angelegt wird, um ausreichend Ladungen aus der La
dungsspeichereinrichtung der Zelle zu entfernen, wobei der
Zustand breiter wird, wenn die Zelle schlechter wird. Der
zweite Löschzustand verfügt über einen Minimalzustand oder
einen solchen ohne Löschen, wie in Fig. 13A dargestellt, der
dann auftritt, wenn dafür gesorgt wird, daß alle Schwellen
spannungen von Speicherzellen mit fester Löschverteilung
denselben niedrigsten Schwellenpegel Vc T,0 aufweisen.
Um den programmierten Zustand hervorzurufen, wird automati
sches Verifizieren und Programmieren verwendet, während
Spannungen am Drain oder am Steuergate oder der Bezugsstrom
so variiert werden, daß Entsprechung zur Schwellenspannung
im programmierten Zustand besteht. Wie es in Fig. 2A darge
stellt ist, wird beim bekannten Programmierverfahren durch
Programmieren und Verifizieren das Programmier/Lösch-Fenster
durch einen Abfall des Programmierwirkungsgrads herabge
setzt, wenn die Anzahl von Programmier/Lösch-Vorgängen zu
nimmt, dagegen wird, wie es in Fig. 13B dargestellt ist,
beim erfindungsgemäßen Programmiervorfahren das Programmier/Lösch-Fenster
unabhängig vom Programmierwirkungsgrad beibe
halten, auch wenn die Anzahl von Programmier/Lösch-Vorgängen
zunimmt, wobei die Lesetoleranz dieselbe bleibt, was die Le
bensdauer der Zellen verlängert.
Das System und das Verfahren zum Programmieren eines nicht
flüchtigen Speichers gemäß der Erfindung, wie sie vorstehend
erläutert wurden, zeigen die folgenden Vorteile:
- - Erstens erreichen, wenn ein Einzelpegel-Programmierverfah ren gemäß der Erfindung bei einer Vielzahl von Speicherzel len angewandt wird, alle Speicherzellen unabhängig von der Anfangsverteilung der Schwellenspannung dieselbe Schwellen spannung. D.h., daß das erfindungsgemäße Programmierver fahren eine Verteilung der Schwellenspannung beseitigen kann, wie sie von Variationen hinsichtlich Dicken des Gate isolators und Konzentrationen der Kanaldotierung aufgrund von Fertigungsprozessen verursacht ist.
- - Zweitens zeigt eine programmierte Speicherzelle, wenn ein Programmier- und Löschvorgang für eine Speicherzelle ausge führt wird, unabhängig von der Anzahl von Programmier/Lösch- Vorgängen dieselbe Schwellenspannung beim Programmieren, was die Lebensdauer der Speicherzelle verlängert.
- - Drittens kann Mehrpegelprogrammierung dadurch ausgeführt werden, daß Spannungen am Steuergate, am Drain oder der Source oder der Bezugsstrom beim Programmieren auf jeden Schwellenpegel variiert werden.
- - Viertens kann eine Schwellenspannungsverschiebung jedes Pegels genau kontrolliert werden, da jeder Schwellenspan nungspegel und die Steuergatespannung oder die Drainspan nung, wie sie dem Schwellenspannungspegel entspricht, in li nearer Beziehung stehen und die Schwellenspannungsverschie bung und die Verschiebung der Steuergatespannung gleich sind.
- - Fünftens ist eine schnellere Programmierung dadurch mög lich, daß keine gesonderte Schaltung zur Verwendung beim Verifizieren eines Programmiervorgangs erforderlich ist, was dadurch herrührt, daß für die nichtflüchtige Speicherzelle Programmier- und Lesevorgänge gleichzeitig ausgeführt wer den.
- - Sechstens ist keine Programmierung vor dem Löschen gespei cherter Ladungen erforderlich.
- - Siebtens ist die Genauigkeit einer Mehrpegelprogrammie rung, d. h. die Fehlerverteilung programmierter Spannungen, einfach durch Vorspannungen genau bestimmt, unabhängig von Parametern, die die Schwellenspannung der Ladungsspeicher einrichtung bestimmen, wie sie beim Herstellen des nicht flüchtigen Speichers festgelegt werden. Daher hat die Feh lerverteilung der Schwellenspannung jedes Pegels beim erfin dungsgemäßen nichtflüchtigen Speicher keine Beziehung zur Anzahl von Programmier/Lösch-Vorgängen. Auch können eine La dungsfalle in einem Oxidfilm, die Beweglichkeit im Kanal und ein Bitleitungswiderstand sogar während des Programmierens keinerlei instabilen Betrieb verursachen, und keine unerwar teten elektrischen Faktoren beeinflussen den Betrieb.
- - Achtens verbessert das Beseitigen einer Fehlfunktion der Zelle, wie sie von übermäßigem Löschen und übermäßigem Pro grammieren herrührt, die Zuverlässigkeit eines gesamten Chips.
- - Neuntens ermöglicht die Mehrpegelprogrammierung unter Ver wendung von Spannungen am Steuergate, am Drain oder an der Source der Speicherzelle eine genaue Kontrolle der Interval le der Schwellenspannungen, besser als dies bei der bekann ten Mehrpegelprogrammierung unter Verwendung eines Stroms der Fall ist.
- - Zehntens kann die Erfindung im Vergleich zur bekannten Technik vom Stromsteuerungstyp unter Verwendung eines Be zugsstroms eine Mehrpegelprogrammierung viel genauer als die bekannte Technik mit wiederholter Programmierung und Verifi zierung ausführen.
- - Elftens ist, wenn die Mehrpegelprogrammierung so ausge führt wird, daß die Steuergatespannung zunehmend leicht erhöht wird, ein Betrieb mit niedriger Spannung und niedri gem Strom möglich.
- - Zwölftens ist das erfindungsgemäße Programmierverfahren bei einem nichtflüchtigen Speicher mit potentialungebundenem Gate, einem nichtflüchtigen Speicher von MONOS-Form mit ei ner Falle an einer Grenzfläche zwischen einem Oxid und Stickstoff als Ladungsspeichereinrichtung oder bei einem nichtflüchtigen Speicher mit analogem Speichersystem oder einem Kondensator anwendbar.
Claims (39)
1. System zum Programmieren eines nichtflüchtigen Spei
chers mit:
- - einer Vielzahl von Speicherzellen mit jeweils einem Feld effekttransistor mit einem Steuergate, einem Drain und einer Source sowie mit einer Ladungsspeichereinrichtung;
- - einer Einrichtung zum Anlegen vorgegebener Spannungen in Zusammenhang mit einer Schwellenspannung an die Source, den Drain und das Steuergate in jeder der Speicherzellen;
- - einer Einrichtung zum Überwachen des durch den Kanal in jeder der Speicherzellen fließenden Stroms; und
- - einer Einrichtung zum Abschalten mindestens einer der an die Source, den Drain und das Steuergate in jeder der Zellen angelegten Spannung, wenn die Einrichtung zur Stromüberwa chung erfaßt, daß der durch den Kanal in der Speicherzelle fließende Strom einen Bezugsstrom erreicht.
2. System zum Programmieren eines nichtflüchtigen Spei
chers mit:
- - einer Vielzahl von Zellen mit jeweils einem Feldeffekt transistor mit einem Steuergate, einem Drain und einer Sour ce sowie mit einer Ladungsspeichereinrichtung;
- - einer Einrichtung zum Anlegen mindestens einer von mehre ren Schwellenspannungen in Zusammenhang mit mehreren Schwel lenspannungen an die Source, den Drain und das Steuergate in jeder der Speicherzellen;
- - einer Einrichtung zum Überwachen des durch den Kanal in jeder der Speicherzellen fließenden Stroms; und
- - einer Einrichtung zum Abschalten mindestens einer der an die Source, den Drain und das Steuergate in jeder der Spei cherzellen angelegten Spannungen, wenn die Einrichtung zur Stromüberwachung erfaßt, daß der durch den Kanal fließende Strom mindestens einen von mehreren Bezugsströmen in Zusam menhang mit den mehreren Schwellenpegeln der Speicherzelle erreicht.
3. System zum Programmieren eines nichtflüchtigen Spei
chers mit:
- - einer Vielzahl von Speicherzellen mit jeweils einem Feld effekttransistor mit einem Steuergate, einem Drain und einer Source sowie mit einer Ladungsspeichereinrichtung;
- - einer Einrichtung zum Anlegen von Spannungen in Zusammen hang mit einem speziellen Pegel an die Source, den Drain und das Steuergate in mindestens einer ausgewählten der Vielzahl von Speicherzellen;
- - einer Einrichtung zum Überwachen des durch den Kanal in mindestens der ausgewählten Speicherzelle fließenden Stroms zum selben Zeitpunkt, zu dem die Einrichtung zum Anlegen von Spannungen die Spannungen anlegt; und
- - einer Einrichtung zum Abschalten mindestens einer der an die mindestens eine an ausgewählte der mehreren Speicherzel len angelegten Spannungen, wenn der durch den Kanal in jeder der Zellen fließende Strom mindestens einen von mehreren Be zugsströmen in Zusammenhang mit den speziellen Schwellenpe geln erreicht.
4. System zum Programmieren eines nichtflüchtigen Spei
chers mit:
- - einer Vielzahl von Speicherzellen mit jeweils einem Feld effekttransistor mit einem Steuergate, einem Drain und einer Source sowie mit einer Ladungsspeichereinrichtung;
- - einer Einrichtung zum Anlegen mindesten einer von mehreren Spannungen in Zusammenhang mit mehreren Schwellenpegeln an die Source, den Drain und das Steuergate in mindestens einer ausgewählten der Vielzahl von Speicherzellen;
- - einer Einrichtung zum Überwachen des durch den Kanal in zumindest eine der ausgewählten der Speicherzellen fließen den Stroms gleichzeitig dann, wenn die Einrichtung zum Anle gen von Spannungen die Spannungen anlegt, und
- - einer Einrichtung zum Abschalten der an jede der Vielzahl von Speicherzellen angelegten Spannung, wenn der durch den Kanal in jeder der Zellen fließende Strom mindestens einen von mehreren Bezugsströmen in Zusammenhang mit den speziel len Schwellenpegeln erreicht.
5. System zum Programmieren eines nichtflüchtigen Spei
chers zum Ändern des Speicherzustands auf einen vorgegebenen
speziellen Zustand, wobei das nichtflüchtige Speichersystem
mindestens eine Speicherzelle mit jeweils einer Source, ei
nem Drain, einem Steuergate und mit einer Ladungsspeicher
einrichtung aufweist, um einen speziellen Ladungspegel in
Zusammenhang mit einem speziellen Speicher zu speichern, wo
bei die Ladungsspeichereinrichtung statisch-kapazitive Be
ziehungen zur Source, zum Drain und zum Steuergate hinsicht
lich des speziellen Ladungspegels hat; mit
- - einer Einrichtung zum Anlegen einer Spannung an den Drain, die Source und das Steuergate, die dafür sorgen kann, daß in ausgewählten Zellen der mindestens einen Speicherzelle ein Strom im Kanal zwischen dem Drain und der Source fließt, der dazu angemessen ist, die Ladung in jeder der ausgewähl ten Zelle in die Ladungsspeichereinrichtung zu verschieben, und der in Zusammenhang mit einem speziellen Speicherzustand steht;
- - einer Einrichtung zum Überwachen des durch den Kanal in jeder der Zellen fließenden Stroms während der Verschiebung der Ladung in die Ladungsspeichereinrichtung in jeder der ausgewählten Zellen; und
- - einer Einrichtung zum Abschalten der Verschiebung der La dung in die Ladungsspeichereinrichtung, wenn die Einrichtung zur Stromüberwachung herausfindet, daß der durch den Kanal in jeder der ausgewählten Zellen fließende Strom einen Be zugsstrom erreicht.
6. System nach Anspruch 5, bei dem die Ladungsspeicherein
richtung mindestens ein potentialungebundenes Gate aufweist.
7. System nach Anspruch 5, dadurch gekennzeichnet, daß
die Ladungsspeichereinrichtung eine Grenzfläche zwischen ei
ner Sauerstoffschicht und einer Stickstoffschicht aufweist.
8. System nach Anspruch 5, dadurch gekennzeichnet, daß
die Speicherzelle eine Ladungsspeichereinrichtung aufweist,
die in mindestens einem Teil des Kanals zwischen der Source
und dem Drain vorhanden ist.
9. System nach Anspruch 5, dadurch gekennzeichnet, daß
die Speicherzelle ein solches Steuergate aufweist, das auf
einer Seite der Ladungsspeichereinrichtung oder unter dieser
vorhanden ist.
10. System nach Anspruch 5, dadurch gekennzeichnet, daß
die Einrichtung zur Stromüberwachung auch die Spannung an
der Ladungsspeichereinrichtung überwacht.
11. System nach Anspruch 5, dadurch gekennzeichnet, daß
die Einrichtung zur Stromüberwachung mindestens einen der
Pegel der in der Ladungsspeichereinrichtung gespeicherten
Ladungen überwacht.
12. System nach Anspruch 5, dadurch gekennzeichnet, daß
die Einrichtung zur Stromüberwachung die Leitfähigkeit einer
Ladungsinversionsschicht im Kanal zwischen der Source und
dem Drain, wie durch die Ladungsspeichereinrichtung hervor
gerufen, überwacht.
13. System nach Anspruch 5, dadurch gekennzeichnet, daß
die Einrichtung zur Stromüberwachung eine Schaltung zum Ver
gleichen des Bezugsstroms mit in der Source und dem Drain
fließenden Strömen aufweist.
14. System nach Anspruch 5, dadurch gekennzeichnet, daß
die Einrichtung zur Stromüberwachung mit mindestens einer
Spannungsquelle und dem Drain verbunden ist, um den Zustand
der Speicherzelle zu ändern.
15. System nach Anspruch 5, dadurch gekennzeichnet, daß
die Einrichtung zur Stromüberwachung mit mindestens einer
Spannungsquelle und der Source verbunden ist, um den Zustand
der Speicherzelle zu ändern.
16. System nach Anspruch 5, dadurch gekennzeichnet, daß
die Einrichtung zum Anlegen von Spannungen an den Drain und
die Source so ausgebildet ist, daß sie zum Ändern des Zu
stands der Speicherzelle eine hohe Spannung an den Drain und
eine niedrige Spannung an die Source anlegt.
17. System nach Anspruch 5, dadurch gekennzeichnet, daß
die an das Steuergate angelegte Spannung vor dem Anlegen ge
ändert wird.
18. System nach Anspruch 5, dadurch gekennzeichnet, daß
die an den Drain angelegte Spannung vor dem Anlegen geändert
wird.
19. System nach Anspruch 5, dadurch gekennzeichnet, daß
die in der Ladungsspeichereinrichtung gespeicherte Ladung
eine negative Ladung ist.
20. System nach Anspruch 5, dadurch gekennzeichnet, daß
zur Verschiebung von Ladung in die Ladungsspeichereinrich
tung eine Injektion negativer Ladung in dieselbe gehört.
21. System nach Anspruch 5, dadurch gekennzeichnet, daß
der Bezugsstrom mindestens eine feste Stärke entsprechend
mindestens einer in der Ladungsspeichereinrichtung gespei
cherten Ladung aufweist.
22. System nach Anspruch 5, dadurch gekennzeichnet, daß
zum Bezugsstrom eine Schwellenstromstärke gehört.
23. System nach Anspruch 5, dadurch gekennzeichnet, daß
die Einrichtung zum Beenden der Verschiebung der Ladung in
die Ladungsspeichereinrichtung mindestens eine der Spannun
gen abschaltet, wie sie an die Source, den Drain und das
Steuergate angelegt werden.
24. System zum Programmieren eines nichtflüchtigen Spei
chers mit einem nichtflüchtigen Speichersystem mit:
- - mindestens einer elektrisch programmierbaren Speicherzelle mit jeweils einer Source, einem Drain, einem Steuergate und mit einer Ladungsspeichereinrichtung zum Speichern mehrerer Ladungspegel in Zusammenhang mit mehreren Speicherzellenzu ständen, wobei die mehreren Ladungspegel einen Strom kon trollieren, wie er in einem Kanal zwischen der Source und dem Drain fließt, wobei die Ladungsspeichereinrichtung in statisch-kapazitiver Beziehung zur Source, zum Drain und zum Steuergate steht;
- - einer Einrichtung zum jeweiligen Anlegen von Spannungen an den Drain, die Source und das Steuergate in jeder der ausge wählten Zellen der mindestens einen Speicherzelle, wobei die Spannungen dazu angemessen sind, für eine Ladungsverschie bung zur Ladungsspeichereinrichtung in jeder der ausgewähl ten Zellen der mindestens einen Speicherzelle zu sorgen, wo bei diese Spannungen linear proportional zu mehreren Schwel lenspannungen sind;
- - einer Einrichtung zum Überwachen eines Stroms, während eine Ladungsverschiebung zur Ladungsspeichereinrichtung in jeder der ausgewählten Zellen existiert; und
- - einer Einrichtung zum Beenden der Ladungsverschiebung zur Ladungsspeichereinrichtung, wenn die Einrichtung zur Strom überwachung herausfindet, daß der durch den Kanal in jeder der ausgewählten Zellen einen Bezugsstrom erreicht;
- - wodurch die Zustände der Speicherzellen auf mehrere Spei cherzustände entsprechend mehreren Zellenspannungen geändert werden.
25. System zum Programmieren eines nichtflüchtigen Spei
chers mit:
- - einer Speicherzelle mit einer Source, einem Drain, einem Steuergate und mit einer Ladungsspeichereinrichtung, die in statisch-kapazitiver Beziehung mit der Source, dem Drain und dem Steuergate verbunden ist;
- - einer Einrichtung zum Anlegen von Spannungen an die Sour ce, den Drain und das Steuergate, wobei diese Spannungen an gemessen sind, um sowohl für einen Stromfluß in einem Kanal zwischen dem Drain und der Source als auch für eine Ladungs verschiebung zur Ladungsspeichereinrichtung zu sorgen; und - einer Einrichtung zum Beenden der Ladungsverschiebung zur Ladungsspeichereinrichtung, wenn die Ladungsmenge in Zusam menhang mit der an das Steuergate angelegten Spannung und ein Bezugsstrom überwacht werden, mit Speicherung in der La dungsspeichereinrichtung, gleichzeitig mit dem Anlegen der Spannungen an den Drain, die Source und das Steuergate.
26. System nach Anspruch 25, dadurch gekennzeichnet, daß
die Ladungsspeichereinrichtung in der Speicherzelle flüchtig
ist.
27. System zum Programmieren eines nichtflüchtigen Spei
chers mit:
- - einer Speicheranordnung mit einer Vielzahl von Speicher zellen mit jeweils einer Source, einem Drain, einem Steuer gate und mit einer Ladungsspeichereinrichtung, die in sta tisch-kapazitiver Beziehung mit der Source, dem Drain und dem Steuergate verbunden ist; und
- - einer Einrichtung zum Überwachen, ob sich die in der La dungsspeichereinrichtung in der Speicherzelle gespeicherte Ladungsmenge auf einen von mehreren Ladungszuständen ent sprechend mehreren Schwellenspannungen ändert, um eine La dungsverschiebung zur Ladungsspeichereinrichtung zu beenden, wenn Spannungen linear proportional zu den mehreren Schwel lenspannungen an die Drains, die Sources und die Steuergates in den mehreren Speicherzellen der Speicheranordnung ange legt werden, um dadurch so zu programmieren, daß mehrere Speicherzustände vorliegen.
28. Programmierverfahren unter Verwendung eines Program
miersystems für einen nichtflüchtigen Speicher, der nicht
flüchtige Speicherzellen mit jeweils einer Source, einem
Drain, einem Steuergate und mit einer Ladungsspeicherein
richtung aufweist, die in statisch-kapazitiver Beziehung mit
der Source, dem Drain und dem Steuergate verbunden ist, um
mittels einer in der Ladungsspeichereinrichtung gespeicher
ten Ladung den im Kanal zwischen der Source und dem Drain
fließenden Strom zu kontrollieren, wobei das Programmierver
fahren die folgenden Schritte umfaßt:
- - Anlegen von Spannungen an den Drain, die Source und das Steuergate, wobei diese Spannungen für eine vorgegebene Schwellenspannung einschlägig sind und dazu ausreichen, für eine Ladungsverschiebung zur Ladungsspeichereinrichtung zu sorgen;
- - Überwachen des im Kanal zwischen der Source und dem Drain fließenden Stroms und
- - Abschalten mindestens einer der an die Source, den Drain und das Steuergate angelegten Spannung, wenn überwacht wird, daß der im Kanal fließende Strom einen einer vorgegebenen Schwellenspannung entsprechenden Bezugsstrom erreicht.
29. Programmierverfahren unter Verwendung eines Program
miersystems für einen nichtflüchtigen Speicher, der nicht
flüchtige Speicherzellen mit jeweils einer Source, einem
Drain, einem Steuergate und mit einer Ladungsspeicherein
richtung aufweist, die in statisch-kapazitiver Beziehung mit
der Source, dem Drain und dem Steuergate verbunden ist, um
mittels einer in der Ladungsspeichereinrichtung gespeicher
ten Ladung den im Kanal zwischen der Source und dem Drain
fließenden Strom zu kontrollieren, wobei das Programmierver
fahren die folgenden Schritte umfaßt:
- - Anlegen von Spannungen an den Drain, die Source und das Steuergate in mindestens einer ausgewählten der Vielzahl nichtflüchtiger Speicherzellen, wobei die Spannungen in Zu sammenhang mit einer vorgegebenen Schwellenspannung stehen und
- - Abschalten mindestens einer der an die Source, den Drain und das Steuergate angelegten Spannungen, wenn überwacht wird, daß der im Kanal zwischen der Source und dem Drain in der mindestens einen ausgewählten der Vielzahl nichtflüchti ger Speicherzellen fließende Strom einen Bezugsstrom er reicht, der einer vorgegebenen Schwellenspannung entspricht.
30. Programmierverfahren unter Verwendung eines Program
miersystems für einen nichtflüchtigen Speicher, der nicht
flüchtige Speicherzellen mit jeweils einer Source, einem
Drain, einem Steuergate und mit einer Ladungsspeicherein
richtung aufweist, die in statisch-kapazitiver Beziehung mit
der Source, dem Drain und dem Steuergate verbunden ist, um
mittels einer in der Ladungsspeichereinrichtung gespeicher
ten Ladung den im Kanal zwischen der Source und dem Drain
fließenden Strom zu kontrollieren, wobei das Programmierver
fahren die folgenden Schritte umfaßt:
- - Anlegen mindestens einer von mehreren Spannungen in Zusam menhang mit mehreren Schwellenpegeln an den Drain, die Sour ce oder das Steuergate in mindestens einer der Vielzahl nichtflüchtiger Speicherzellen, und Anlegen fester Spannung an den Rest der zwei Elektroden betreffend den Drain, die Source und das Steuergate;
- - Überwachen des im Kanal in mindestens einer ausgewählten der Speicherzellen fließenden Stroms und
- - Abschalten mindestens einer der Spannungen, wie sie an die Source, den Drain und das Steuergate angelegt werden, in mindestens der ausgewählten der Speicherzellen, wenn über wacht wird, daß der im Kanal zumindest der ausgewählten der nichtflüchtigen Speicherzellen fließende Strom einen Bezugs strom erreicht.
31. Programmierverfahren unter Verwendung eines Program
miersystems für einen nichtflüchtigen Speicher, der nicht
flüchtige Speicherzellen mit jeweils einer Source, einem
Drain, einem Steuergate und mit einer Ladungsspeicherein
richtung aufweist, die in statisch-kapazitiver Beziehung mit
der Source, dem Drain und dem Steuergate verbunden ist, um
mittels einer in der Ladungsspeichereinrichtung gespeicher
ten Ladung einen im Kanal zwischen der Source und dem Drain
fließenden Strom zu kontrollieren, wobei das Programmierver
fahren die folgenden Schritte umfaßt:
- - Anlegen von Spannungen an den Drain, die Source und das Steuergate, wobei diese Spannungen angemessen für einen Pro grammiervorgang sind;
- - Überwachen des im Kanal fließenden Stroms und
- - Abschalten mindestens einer der an die Source, den Drain und das Steuergate angelegten Spannungen, wenn überwacht wird, daß der im Kanal fließende Strom einen von mehreren Bezugsstrompegeln erreicht, die mehreren Schwellenpegeln entsprechen.
32. Programmierverfahren unter Verwendung eines Program
miersystems für einen nichtflüchtigen Speicher, der nicht
flüchtige Speicherzellen mit jeweils einer Source, einem
Drain, einem Steuergate und mit einer Ladungsspeicherein
richtung aufweist, die in statisch-kapazitiver Beziehung mit
der Source, dem Drain und dem Steuergate verbunden ist, um
mittels einer in der Ladungsspeichereinrichtung gespeicher
ten Ladung den im Kanal zwischen der Source und dem Drain
fließenden Strom zu kontrollieren, wobei das Programmierver
fahren die folgenden Schritte umfaßt:
- - Anlegen von Spannungen an den Drain, die Source und das Steuergate in mindestens einer ausgewählten der Vielzahl nichtflüchtiger Speicherzellen, wobei die Spannungen für einen Programmiervorgang angemessen sind;
- - Überwachen des im Kanal in zumindest der ausgewählten der nichtflüchtigen Speicherzellen fließenden Stroms und
- - Abschalten mindestens einer der Spannungen, wie sie an die Source, den Drain und das Steuergate angelegt werden, wenn überwacht wird, daß der im Kanal in der mindestens einen ausgewählten der nichtflüchtigen Speicherzellen mindestens einen von mehreren Bezugsstrompegeln erreicht, die mehreren Schwellenpegeln entsprechen.
33. Programmierverfahren unter Verwendung eines Program
miersystems für einen nichtflüchtigen Speicher, der nicht
flüchtige Speicherzellen mit jeweils einer Source, einem
Drain, einem Steuergate und mit einer Ladungsspeicherein
richtung aufweist, die in statisch-kapazitiver Beziehung mit
der Source, dem Drain und dem Steuergate verbunden ist, um
mittels einer in der Ladungsspeichereinrichtung gespeicher
ten Ladung den im Kanal zwischen der Source und dem Drain
fließenden Strom zu kontrollieren, wobei das Programmierver
fahren die folgenden Schritte umfaßt:
- - Anlegen mindestens einer von mehreren Spannungen, die meh reren Schwellenpegeln entsprechen, an den Drain, die Source und das Steuergate in zumindest einer ausgewählten der Viel zahl nichtflüchtiger Speicherzellen; und
- - Abschalten mindestens einer der Spannungen, wie sie an die Source, den Drain und das Steuergate angelegt werden, wenn überwacht wird, daß der im Kanal in zumindest der ausge wählten der nichtflüchtigen Speicherzellen fließende Strom mindestens einen von mehreren Bezugsstrompegeln erreicht, die mehreren Schwellenpegeln entsprechen.
34. Programmierverfahren unter Verwendung eines Program
miersystems für einen nichtflüchtigen Speicher, wobei das
Programmiersystem eine Zelle auswählen kann und der nicht
flüchtige Speicher eine Speicheranordnung mit zwei oder mehr
Speicherzellen mit einem Feldeffekttransistor mit einem
Steuergate, einem Drain und einer Source sowie mit einer La
dungsspeichereinrichtung aufweist, die mit dem Steuergate,
dem Drain und der Source in statisch-kapazitiver Beziehung
verbunden ist, um eine Schwellenspannung der Speicherzelle
entsprechend einer in der Ladungsspeichereinrichtung gespei
cherten Ladungsmenge zu bestimmen, wobei das Verfahren die
folgenden Schritte aufweist:
- - Einstellen von Spannungen linear proportional zu mehreren Schwellenspannungen;
- - Anlegen von Spannungen linear proportional zu mehreren Schwellenspannungen an das Steuergate, die Source oder den Drain in mindestens einer ausgewählten der Vielzahl von Speicherzellen, und Anlegen fester Spannungen, die zur Pro grammierung geeignet sind, an die restlichen zwei Elektroden betreffend das Steuergate, die Source und den Drain; und
- - zwangsweises Beenden der Programmierung jeder Zelle, wenn der im Kanal jeder ausgewählten Zelle fließende Strom einen Bezugsstrom erreicht, um dadurch die ausgewählte Zelle zu programmieren.
35. Programmierverfahren unter Verwendung eines Program
miersystems für einen nichtflüchtigen Speicher, wobei das
Programmiersystem eine Zelle auswählen kann und der nicht
flüchtige Speicher eine Speicheranordnung mit einer Vielzahl
von Speicherzellen mit jeweils einem Feldeffekttransistor
mit einem Steuergate, einem Drain und einer Source sowie mit
einer Ladungsspeichereinrichtung aufweist, die mit dem Steu
ergate, dem Drain und der Source in statisch-kapazitiver Be
ziehung verbunden ist, wobei das Verfahren die folgenden
Schritte aufweist:
- - Einstellen von Spannungen linear proportional zu mehreren Schwellenspannungen;
- - Anlegen mindestens einer der Spannungen linear proportio nal zu mehreren Schwellenspannungen an das Steuergate in zumindest einer ausgewählten der Vielzahl von Speicherzellen und
- - zwangsweises Beenden des Programmierens jeder Zelle, wenn überwacht wird, daß die Ladungsspeichereinrichtung in der ausgewählten Zelle einen Ladungspegel erreicht, der in Zu sammenhang mit einer Schwellenspannung steht, die der an das Steuergate angelegten Spannung entspricht, um dadurch die ausgewählte Zelle zu programmieren.
36. Programmierverfahren unter Verwendung eines Program
miersystems für einen nichtflüchtigen Speicher, wobei das
Programmiersystem eine Zelle auswählen kann und der nicht
flüchtige Speicher eine Speicheranordnung mit einer Vielzahl
von Speicherzellen mit jeweils einem Feldeffekttransistor
mit einem Steuergate, einem Drain und einer Source sowie mit
einer Ladungsspeichereinrichtung aufweist, die mit dem Steu
ergate, dem Drain und der Source in statisch-kapazitiver
Beziehung verbunden ist, wobei das Verfahren die folgenden
Schritte aufweist:
- - Einstellen von Spannungen linear proportional zu mehreren Schwellenspannungen, und Einstellen von in der Source und im Drain der Speicherzellen fließenden Stromstärken in Zusam menhang mit den mehreren Schwellenspannungen; und
- - Anlegen der Spannungen linear proportional zu mehreren Schwellenspannungen an die Steuergates in ausgewählten Zel len der Vielzahl von Speicherzellen und zwangsweises Beenden des Programmierens jeder Zelle unter Verwendung der festen Stromstärken, um dadurch die ausgewählte Zelle zu program mieren.
37. Programmierverfahren unter Verwendung eines Program
miersystems für einen nichtflüchtigen Speicher, wobei das
Programmiersystem eine Zelle auswählen kann und der nicht
flüchtige Speicher eine Speicheranordnung mit einer Vielzahl
von Speicherzellen mit jeweils einem Feldeffekttransistor
mit einem Steuergate, einem Drain und einer Source sowie mit
einer Ladungsspeichereinrichtung aufweist, die mit dem Steu
ergate, dem Drain und der Source in statisch-kapazitiver
Beziehung verbunden ist, wobei das Verfahren die folgenden
Schritte aufweist:
- - Einstellen von Spannungen linear proportional zu mehreren Schwellenspannungen, und Einstellen von in der Source und im Drain der Speicherzellen fließenden Stromstärken in Zusam menhang mit den mehreren Schwellenspannungen; und
- - Anlegen der Spannungen linear proportional zu mehreren Schwellenspannungen an die Source, den Drain und das Steuer gate in ausgewählten Zellen der Vielzahl von Speicherzellen und zwangsweises Beenden des Programmierens jeder Zelle un ter Verwendung der festen Stromstärken, um dadurch die aus gewählte Zelle zu programmieren.
38. Programmierverfahren unter Verwendung eines Program
miersystems für einen nichtflüchtigen Speicher, wobei das
Programmiersystem eine Zelle auswählen kann und der nicht
flüchtige Speicher eine Speicheranordnung mit einer Vielzahl
von Speicherzellen mit jeweils einem Feldeffekttransistor
mit einem Steuergate, einem Drain und einer Source sowie mit
einer Ladungsspeichereinrichtung aufweist, die mit dem Steu
ergate, dem Drain und der Source in statisch-kapazitiver
Beziehung verbunden ist, wobei das Verfahren die folgenden
Schritte aufweist:
- - Einstellen mehrerer Stromstärken von in der Source und dem Drain der Speicherzellen fließenden Strömen in Zusammenhang mit den mehreren Schwellenspannungen; und
- - Anlegen von Spannungen linear proportional zu mehreren Schwellenspannungen an die Source, den Drain und das Steuer gabe in ausgewählten Zellen der Vielzahl von Speicherzellen, und zwangsweises Beenden des Programmierens jeder Zelle un ter Verwendung der festen Stromstärken, um dadurch die aus gewählte Zelle zu programmieren.
39. Programmierverfahren unter Verwendung eines Program
miersystems für einen nichtflüchtigen Speicher, wobei das
Programmiersystem eine Zelle auswählen kann und der nicht
flüchtige Speicher eine Speicheranordnung mit einer Vielzahl
von Speicherzellen mit jeweils einem Feldeffekttransistor
mit einem Steuergate, einem Drain und einer Source sowie mit
einer Ladungsspeichereinrichtung aufweist, die mit dem Steu
ergate, dem Drain und der Source in statisch-kapazitiver
Beziehung verbunden ist, wobei das Verfahren die folgenden
Schritte aufweist:
- - Anlegen von Spannungen in Zusammenhang mit einer speziel len Schwellenspannung an die Source, den Drain und das Steu ergate in ausgewählten Zellen der Vielzahl von Speicherzel len; und
- - zwangsweises Beenden des Programmierens jeder Zelle unter Verwendung eines Bezugsstroms in Zusammenhang mit der spe ziellen Schwellenspannung, um dadurch die ausgewählte Zelle zu programmieren.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970080701A KR100327421B1 (ko) | 1997-12-31 | 1997-12-31 | 비휘발성 메모리 소자의 프로그램 시스템 및 그의 프로그램 방법 |
KR80701/97 | 1997-12-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19860506A1 true DE19860506A1 (de) | 1999-07-08 |
DE19860506B4 DE19860506B4 (de) | 2006-03-23 |
Family
ID=19530414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19860506A Expired - Fee Related DE19860506B4 (de) | 1997-12-31 | 1998-12-28 | System und Verfahren zum Programmieren eines nichtflüchtigen Speichers |
Country Status (6)
Country | Link |
---|---|
US (1) | US6097639A (de) |
JP (1) | JPH11260080A (de) |
KR (1) | KR100327421B1 (de) |
CN (1) | CN1271637C (de) |
DE (1) | DE19860506B4 (de) |
TW (1) | TW455837B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005027197B3 (de) * | 2005-05-31 | 2006-11-23 | Infineon Technologies Flash Gmbh & Co. Kg | Verfahren und Anordnung zur Programmierung einer Speicherzelle |
Families Citing this family (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IL125604A (en) | 1997-07-30 | 2004-03-28 | Saifun Semiconductors Ltd | Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge |
US6275415B1 (en) * | 1999-10-12 | 2001-08-14 | Advanced Micro Devices, Inc. | Multiple byte channel hot electron programming using ramped gate and source bias voltage |
JP4057756B2 (ja) * | 2000-03-01 | 2008-03-05 | 松下電器産業株式会社 | 半導体集積回路 |
US6396741B1 (en) * | 2000-05-04 | 2002-05-28 | Saifun Semiconductors Ltd. | Programming of nonvolatile memory cells |
US6490204B2 (en) | 2000-05-04 | 2002-12-03 | Saifun Semiconductors Ltd. | Programming and erasing methods for a reference cell of an NROM array |
US6233175B1 (en) * | 2000-10-21 | 2001-05-15 | Advanced Micro Devices, Inc. | Self-limiting multi-level programming states |
TW577082B (en) * | 2000-12-15 | 2004-02-21 | Halo Lsi Inc | Fast program to program verify method |
US6738289B2 (en) * | 2001-02-26 | 2004-05-18 | Sandisk Corporation | Non-volatile memory with improved programming and method therefor |
US6584017B2 (en) | 2001-04-05 | 2003-06-24 | Saifun Semiconductors Ltd. | Method for programming a reference cell |
US6717847B2 (en) * | 2001-09-17 | 2004-04-06 | Sandisk Corporation | Selective operation of a multi-state non-volatile memory system in a binary mode |
US6643169B2 (en) * | 2001-09-18 | 2003-11-04 | Intel Corporation | Variable level memory |
US6643181B2 (en) | 2001-10-24 | 2003-11-04 | Saifun Semiconductors Ltd. | Method for erasing a memory cell |
JP2003203488A (ja) * | 2001-12-28 | 2003-07-18 | Mitsubishi Electric Corp | 不揮発性半導体メモリ |
US7190620B2 (en) * | 2002-01-31 | 2007-03-13 | Saifun Semiconductors Ltd. | Method for operating a memory device |
US6975536B2 (en) * | 2002-01-31 | 2005-12-13 | Saifun Semiconductors Ltd. | Mass storage array and methods for operation thereof |
US6700818B2 (en) * | 2002-01-31 | 2004-03-02 | Saifun Semiconductors Ltd. | Method for operating a memory device |
US6917544B2 (en) | 2002-07-10 | 2005-07-12 | Saifun Semiconductors Ltd. | Multiple use memory chip |
JP2004055012A (ja) * | 2002-07-18 | 2004-02-19 | Renesas Technology Corp | 不揮発性半導体メモリ |
US6826107B2 (en) | 2002-08-01 | 2004-11-30 | Saifun Semiconductors Ltd. | High voltage insertion in flash memory cards |
US7136304B2 (en) | 2002-10-29 | 2006-11-14 | Saifun Semiconductor Ltd | Method, system and circuit for programming a non-volatile memory array |
JP4249992B2 (ja) * | 2002-12-04 | 2009-04-08 | シャープ株式会社 | 半導体記憶装置及びメモリセルの書き込み並びに消去方法 |
US7073103B2 (en) * | 2002-12-05 | 2006-07-04 | Sandisk Corporation | Smart verify for multi-state memories |
US6925011B2 (en) * | 2002-12-26 | 2005-08-02 | Micron Technology, Inc. | Programming flash memories |
US6967896B2 (en) | 2003-01-30 | 2005-11-22 | Saifun Semiconductors Ltd | Address scramble |
US7178004B2 (en) | 2003-01-31 | 2007-02-13 | Yan Polansky | Memory array programming circuit and a method for using the circuit |
US7630237B2 (en) * | 2003-02-06 | 2009-12-08 | Sandisk Corporation | System and method for programming cells in non-volatile integrated memory devices |
US7142464B2 (en) * | 2003-04-29 | 2006-11-28 | Saifun Semiconductors Ltd. | Apparatus and methods for multi-level sensing in a memory array |
WO2005094178A2 (en) | 2004-04-01 | 2005-10-13 | Saifun Semiconductors Ltd. | Method, circuit and systems for erasing one or more non-volatile memory cells |
US7366025B2 (en) * | 2004-06-10 | 2008-04-29 | Saifun Semiconductors Ltd. | Reduced power programming of non-volatile cells |
JP4649156B2 (ja) * | 2004-09-28 | 2011-03-09 | シチズンホールディングス株式会社 | 半導体装置およびそのデータ書き込み方法 |
US7638850B2 (en) | 2004-10-14 | 2009-12-29 | Saifun Semiconductors Ltd. | Non-volatile memory structure and method of fabrication |
US8053812B2 (en) | 2005-03-17 | 2011-11-08 | Spansion Israel Ltd | Contact in planar NROM technology |
US8400841B2 (en) | 2005-06-15 | 2013-03-19 | Spansion Israel Ltd. | Device to program adjacent storage cells of different NROM cells |
US7656710B1 (en) | 2005-07-14 | 2010-02-02 | Sau Ching Wong | Adaptive operations for nonvolatile memories |
EP1746645A3 (de) | 2005-07-18 | 2009-01-21 | Saifun Semiconductors Ltd. | Speicherzellenanordnung mit sub-minimalem Wortleitungsabstand und Verfahren zu deren Herstellung |
US7668017B2 (en) | 2005-08-17 | 2010-02-23 | Saifun Semiconductors Ltd. | Method of erasing non-volatile memory cells |
US7366013B2 (en) * | 2005-12-09 | 2008-04-29 | Micron Technology, Inc. | Single level cell programming in a multiple level cell non-volatile memory device |
US7808818B2 (en) | 2006-01-12 | 2010-10-05 | Saifun Semiconductors Ltd. | Secondary injection for NROM |
US8253452B2 (en) | 2006-02-21 | 2012-08-28 | Spansion Israel Ltd | Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same |
US7692961B2 (en) | 2006-02-21 | 2010-04-06 | Saifun Semiconductors Ltd. | Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection |
US7760554B2 (en) | 2006-02-21 | 2010-07-20 | Saifun Semiconductors Ltd. | NROM non-volatile memory and mode of operation |
US7701779B2 (en) | 2006-04-27 | 2010-04-20 | Sajfun Semiconductors Ltd. | Method for programming a reference cell |
KR100806792B1 (ko) * | 2006-09-01 | 2008-02-27 | 동부일렉트로닉스 주식회사 | Sonos 플래시 소자의 문턱전압 계측 방법 |
JP5184310B2 (ja) * | 2008-11-17 | 2013-04-17 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体メモリ装置 |
JP2010267368A (ja) * | 2009-04-17 | 2010-11-25 | Semiconductor Energy Lab Co Ltd | 半導体記憶装置 |
US8369154B2 (en) | 2010-03-24 | 2013-02-05 | Ememory Technology Inc. | Channel hot electron injection programming method and related device |
US8467245B2 (en) | 2010-03-24 | 2013-06-18 | Ememory Technology Inc. | Non-volatile memory device with program current clamp and related method |
US8305820B2 (en) * | 2010-04-29 | 2012-11-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Switched capacitor based negative bitline voltage generation scheme |
CN102254572A (zh) * | 2010-05-17 | 2011-11-23 | 力旺电子股份有限公司 | 写入并同时验证非易失性存储单元的方法 |
KR102535414B1 (ko) | 2016-05-17 | 2023-05-24 | 에스케이하이닉스 주식회사 | 균일한 프로그램 특성을 갖도록 하는 이피롬 메모리 장치 및 그 이피롬 메모리 장치의 프로그램 방법 |
CN107644659B (zh) * | 2016-07-21 | 2020-08-18 | 中芯国际集成电路制造(上海)有限公司 | 一种多时序可编程存储器及电子装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5043940A (en) * | 1988-06-08 | 1991-08-27 | Eliyahou Harari | Flash EEPROM memory systems having multistate storage cells |
US5268870A (en) * | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Flash EEPROM system and intelligent programming and erasing methods therefor |
US5422842A (en) * | 1993-07-08 | 1995-06-06 | Sundisk Corporation | Method and circuit for simultaneously programming and verifying the programming of selected EEPROM cells |
GB9423036D0 (en) * | 1994-11-15 | 1995-01-04 | Sgs Thomson Microelectronics | An integrated circuit memory device |
KR100192430B1 (ko) * | 1995-08-21 | 1999-06-15 | 구본준 | 비휘발성 메모리 및 이 비휘발성 메모리를 프로그램하는 방법 |
KR0172831B1 (ko) * | 1995-09-18 | 1999-03-30 | 문정환 | 비휘발성 메모리를 프로그램하는 방법 |
KR100223868B1 (ko) * | 1996-07-12 | 1999-10-15 | 구본준 | 비휘발성 메모리를 프로그램하는 방법 |
US5814854A (en) * | 1996-09-09 | 1998-09-29 | Liu; David K. Y. | Highly scalable FLASH EEPROM cell |
KR100232190B1 (ko) * | 1996-10-01 | 1999-12-01 | 김영환 | 비휘발성 메모리장치 |
-
1997
- 1997-12-31 KR KR1019970080701A patent/KR100327421B1/ko not_active IP Right Cessation
-
1998
- 1998-12-16 TW TW087120928A patent/TW455837B/zh not_active IP Right Cessation
- 1998-12-28 JP JP37310298A patent/JPH11260080A/ja active Pending
- 1998-12-28 DE DE19860506A patent/DE19860506B4/de not_active Expired - Fee Related
- 1998-12-29 US US09/221,859 patent/US6097639A/en not_active Expired - Lifetime
- 1998-12-30 CN CNB981240976A patent/CN1271637C/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005027197B3 (de) * | 2005-05-31 | 2006-11-23 | Infineon Technologies Flash Gmbh & Co. Kg | Verfahren und Anordnung zur Programmierung einer Speicherzelle |
US7274597B2 (en) | 2005-05-31 | 2007-09-25 | Infineon Technologies Flash Gmbh & Co. Kg | Method of programming of a non-volatile memory cell comprising steps of applying constant voltage and then constant current |
Also Published As
Publication number | Publication date |
---|---|
CN1232271A (zh) | 1999-10-20 |
US6097639A (en) | 2000-08-01 |
DE19860506B4 (de) | 2006-03-23 |
JPH11260080A (ja) | 1999-09-24 |
TW455837B (en) | 2001-09-21 |
CN1271637C (zh) | 2006-08-23 |
KR100327421B1 (ko) | 2002-07-27 |
KR19990060474A (ko) | 1999-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19860506A1 (de) | System und Verfahren zum Programmieren eines nichtflüchtigen Speichers | |
DE19724221B4 (de) | Nichtflüchtiger Speicher | |
DE19649410C2 (de) | Nichtflüchtige Speicherzelle und Verfahren zum Programmieren derselben | |
DE102005030661B4 (de) | Nichtflüchtiges Halbleiterspeicherbauelement und Verfahren zum Betreiben und Herstellen eines nichtflüchtigen Halbleiterspeicherbauelementes | |
DE4207934C2 (de) | Nichtflüchtige Halbleiterspeichervorrichtung und Programmierverfahren für eine nichtflüchtige Halbleiterspeichervorrichtung | |
DE69636063T2 (de) | Verfahren zum Programmieren eines nichtflüchtigen Speichers | |
DE19704999C2 (de) | Verfahren zum Programmieren eines nichtflüchtigen Speichers | |
DE60220590T2 (de) | Verfahren zur Reduzierung von Kopplungseffekten zwischen multi-level Speicherelementen eines nicht flüchtigen Speichers | |
DE60317768T2 (de) | Verfahren zum Auslesen einer nichtflüchtigen Speichervorrichtung und zugehörige Vorrichtung | |
DE4035660C2 (de) | Elektrisch programmierbare Speichereinrichtung und Verfahren zum Zugreifen/Programmieren von Speicherzellen | |
DE60130012T2 (de) | Beschreibbare verfolgungszellen | |
DE60214023T2 (de) | Selektiver betrieb eines nichtflüchtigen mehrzustandsspeichersystems in einem binärmodus | |
DE3842511C2 (de) | ||
DE60318659T2 (de) | Nichtflüchtiger Speicher und Auffrischungsverfahren | |
DE112005002818B4 (de) | Diodenarrayarchitektur zum Adressieren von Widerstandspeicherarrays im Nanomaßstab | |
DE102005037287B3 (de) | Nicht-flüchtiger Halbleiterspeicher und Verfahren zum Bestimmen einer Lesespannung zum Auslesen von Daten aus derartigen Speichern | |
DE10392492B4 (de) | Durch Algorithmus dynamisierte Referenzprogrammierung | |
DE3121753C2 (de) | ||
DE10052326B4 (de) | Nichtflüchtiges Halbleiterspeicherbauelement und Programmierverfahren hierfür | |
DE3925153A1 (de) | Permanentspeicher zur speicherung von mehr-zustands-daten | |
DE602004010744T2 (de) | Aufzeichnungsverfahren zur Vermeidung von unnötigem Anlegen einer Spannung an ein Speicherelement | |
DE4018118A1 (de) | Programmierbarer nand-zellentyp-festwertspeicher mit gemeinsamer steuergate-treiberschaltung | |
DE102005030874B3 (de) | Verfahren und integrierter Schaltkreis zum Erkennen eines Zustandes einer Speicherzelle | |
DE112004000703T5 (de) | Verfahren zum Betrieb einer Doppelzellenspeichereinrichtung mit einer verbesserten Lesebereichsspanne über die Lebensdauer hinweg | |
DE112018004134T5 (de) | Schaltlogik und verfahren zur programmierung von resistiven direktzugriffs-speichervorrichtungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |