TW455837B - System and method for programming nonvolatile memory - Google Patents

System and method for programming nonvolatile memory Download PDF

Info

Publication number
TW455837B
TW455837B TW087120928A TW87120928A TW455837B TW 455837 B TW455837 B TW 455837B TW 087120928 A TW087120928 A TW 087120928A TW 87120928 A TW87120928 A TW 87120928A TW 455837 B TW455837 B TW 455837B
Authority
TW
Taiwan
Prior art keywords
drain
source
storage device
charge storage
control gate
Prior art date
Application number
TW087120928A
Other languages
English (en)
Inventor
Woong-Lim Choi
Seok-Ho Seo
Original Assignee
Lg Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lg Semicon Co Ltd filed Critical Lg Semicon Co Ltd
Application granted granted Critical
Publication of TW455837B publication Critical patent/TW455837B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628Programming or writing circuits; Data input circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Description

A7 B7 4 5 583 7
422»ίρίΓ doc/OOS 五、發明説明(/ ) 發明領域 本發明是有關於一種非揮發性記憶體,且特別是有 關於一種程式化非揮發性記憶體之系統及方法。 習知技藝探討 通常使用非揮發性半導體記憶體裝置,如電性可抹 除可程式化唯讀記憶體(E E P R Ο Μ)與快閃可抹除可程式化 唯讀記憶體(flash EEPROM),作爲大量儲存媒體,其最大 要克服困難的缺點爲此些記憶體每一位元的成本太昂貴。 爲了解決此一問題,近來有些每一記憶胞多位元的論文被 提出。習知技藝之非揮發記憶體的封裝密度相當於一種形 式中記憶體記憶胞的總數。同時,每一記憶胞多位元可於 一記憶體記憶胞中儲存超過2位元的資料,提昇相同積片 面積上的資料密度,而無須降低記憶體記憶胞的尺寸。對 每一記憶胞多位元而言,個別的記憶體記憶胞需要有多於 3種臨限電壓位準的程式化。例如,爲了要對每一記憶胞 儲存超過2位元的資料,個別的記憶胞必須以22種方式程 式化,亦即,4種臨限位準。這點4個臨限電壓位準分別 對應邏輯狀態⑽、〇1、丨〇、及11。 多位準程式化中,最嚴重的問題爲個別的臨限電壓 位準具有一種統計分布。此種分布數値約爲0.5V。當精密 地調整個別的臨限電壓位準使得分布被降低更多時,可以 有更多的位準被程式化,其依序增加每一記憶胞的位元數 目。爲了降低電壓分布,有-種執行程式化之方法,其重 複邊程與確認。依照此方法,一組程式化電壓脈衝被作用 4 ---I 1· I Hr n - - - - - I I T I I ! n - (详先閱讀背面之注意事項再功涔本頁) 本紙张尺度適月]中國國家標率(CNS ) A4規格(ΉΟΧ297公釐) 五、發明说明(2 ) 於記億胞,用以程式化非揮發記憶體記憶胞成爲預期的臨 限位準。爲r要確認記憶胞是否達到預期的臨限位準’必 須在個別的電壓脈衝之間執行讀取。在確認期間,當被確 認的臨限位準達到預期的臨限位準時,就終止程式化。在 重複程式化與確認之方法中,很難降低臨限位準的誤差分 布,由於程式化電壓的脈衝寬度受限制。另外,重複程式 化與確認之方法係以電路實施,會增加晶片週邊電路的面 積。再者,重複的方法拉長的程式化所需的時間。爲了解 決此一缺點,在西元1995年6月6曰所取得的美國專利 號第 5, 442,842 號中,R. Cernea of SunDisk Co., Ltd 建議 一種同時進行確認與程式化之方法。 第U圖繪示C e r n e a揭露之非揮發性記憶體(E E P R Ο Μ) 的符號及電路圖;第lb圖繪示第la圖之非揮發性記憶體 的程式化原理圖。 參照第la圖,非揮發性記憶體記憶胞由一控制閘極、 一浮置閘極、一源極、一通道區域及一汲極所組成。當足 以引起程式化之電壓作用於控制閘極與汲極時,電流流經 汲極與源極之間。當如此之流動的電流與一參考電流相比 較,並且達一相當於或小於此參考電流時,一程式化完成 信號被產生。依照此習知技藝,在程式化的同時自動進行 確認,禰補程式化與確認需重複的重複方法之缺點。然而, 在Cernea的方法中,臨限電壓位準並不是由作用於記憶 體記憶胞內場效電晶體的個別電極來控制。並且,西元1991 年8月27日取得之美國專利第5,043,940號中,提出多階 5
---------裝------1T------^ (誚先閱讀背面之注意事項再域窍本頁J 本紙張尺度適川中國國家標準(CNS ) A4规格(2丨0X297公釐) 683 683 A7 B7 42:^pil 五、發明説明($ ) 程式化,其方式爲作用於一記憶體記憶胞的個別部分之電 壓爲固定的,以及相對應個別位準的參考電流爲不同的° 在此方法中,如第lb圖所示,用以偵測的參考電流與記 憶胞的臨限電壓不具有淸楚的關係,並且不具線性枏關。 再者,如第2a圖所示,在習知技藝的第二種方法中, 當記憶體記憶胞的程式化與抹除被重複數次,介於浮置閘 極與記憶胞通道之間的穿遂氧化薄膜(tunnel oxide film)會 自然地退化,隨著陷入電荷的增加,其明顯地降低程式化 位準。另外,如第2b圖所示,相對應每一多位準之一臨 限電壓的機率密度分布也不是整齊的了,隨著程式化次數 增加變成更爲寬廣,導致讀取容許降低。 前述習知用以程式化一非揮發性記憶體的方法具有 下列問題。 第一,對於重複程式化與確認的程式化方法中,當 程式化/抹除次數增加,穿遂氧化薄膜的退化會降低其程 式化可靠性,其隨著程式化位準的逐漸降低與相對應每一 多位準之一臨限電壓的更廣分布而降低讀取容許。 第二,對於改變相對應每一位準的一參考電流之程 式化方法中,因爲直接有效的多位準控制是困難的,有效 的程式化變爲不可能發生。 . 發明綜合說明 因此,本發明針對程式化非揮發記憶體的系統與方 法,其實質上消除了相關技藝限制及缺點所引起的一或多 種問題。 6 ------------.k.------ΐτ------^ (誚先閲讀背面之注意事項存功巧本頁) 本纸張尺度述川中國國家標準(CNS > A4规格(2丨0><297公釐) 4 紅浐部中戎i?·^·^爻 1 消於^:^.^01¾. 5 83 7 A7 —_ „ β7 五、發明説明u.) 本發明的· •目的是在提供程式化非揮發記憶體的系 統與方法,其可以直接且有效地控制每一位準。
本發明的另一目的是在提供程式化非揮發記憶體的 系統與方法,其提供一種不管重複多次的程式化及抹除仍 不變的程式化狀態,獲致改善的程式化可靠性D 本發明的洱一 ϋ的是在提供程式化非揮發記憶體的 系統與方法,其可預防記憶胞過度抹除。 . 本發明附加的特徵會在之後說明敘述,部分的說明 明顯,或可以由本發明的實施所習得。本發明的目標與優 點將由結構來實現及完成,特別於撰寫說明與申請專利範 圍以及附加的圖式中指出。 爲完成依照本發明目的之上述和其他優點,具體化 :¾廣泛地敘述,程式化非揮發記憶體的系統包括:複數個 記憶體記憶胞,每一記憶體記憶胞具有一控制閘極、-汲 極、一源極及一電荷儲存裝置之一場效電晶體;一施用與 臨限位準相關之預調電壓至每一記憶體記憶胞中至源極、 汲極及控制閘極之裝置;一監測流經每一記憶體記憶胞通 道電流之裝置:以及,一終止施用至每一記憶體記憶胞之 源極、汲極及控制閘極任一電壓之裝置,當監測電流之裝 置感測流經記憶體記憶胞通道之電流到達一參考電流時。 本發明之另一目的,提供一種程式化非揮發記億體 的系統之程式化方法,此非揮發性記憶體包括非揮發性記 憶體記憶胞,每一記憶胞有一源極、.-汲極、一控制閘極 及連接至源極之一電荷儲存裝置,依據電荷儲存裝置所儲 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) I -來 If K 訂 線 (誚先閲讀背面之注意事項再蛾矜本頁) b 583 7 A7
422^pil doc/OOX B7 五、發明説明(r) 存之電荷,控制閘極的靜態電容量可控制流經源極與汲極 之間通道的電流;此程式化方法包括:施用電壓至汲極、 源極及控制閘極之步驟,這些電壓與一預調臨限電壓相關 且足以引起電荷向電荷儲存裝置移動;監測源極與汲極之 間通道內的流動電流;以及,終止至少一種施用至源極、 汲極及控制閘極的電壓,當通道內之電流被偵測到達相對 應預調臨限電壓之一參考電流時。 上述一般說明與以下詳細說明兩者作爲示範與解 釋,用以提供進· ·步說明解釋本發明宣稱。 圖式之簡單說明 爲讓本發明之上述和其他目的、特徵、和優點能更 明顯易懂,下文特舉一較佳實施例,並配合所附圖式,作 詳細說明如下: 第U圖是一電路方塊圖,依照第一示範習知技藝方 法之一種非揮發性記憶體記億胞; ^ 第lb圖是一曲線圖,用以解釋第U圖非揮發性記憶 體的程式化原則; 第2a圖解釋一曲線圖,顯示當程式化/抹除的次數增 加時,依照-第二示範的習知技藝程式化及抹除重複之方 法,程式化/抹除窗會漸漸變小; 第2b圖繪示一曲線圖,顯示第二示範習知技藝方法 中臨限電壓分布; 第3圖繪〒<依照本發明第一較佳實施例之一種自動 確認及程式化非揮發性記憶體之系統; 8 I— II I線 t誚先Μ讀背面之注意事項再填寫本 本紙張尺度迸州中闯國家標皁< CNS ) Λ4规格(210X297公嫠) 7 3 8 5 5 五 —s Α7 Β7 、發明説明(6) 第4a〜4g繪示第3圖中任一節點的波形; 第5圖繪示一流程圖,顯示依照本發明第一較佳實 施例之一種單一位準的程式化過程; 第6圖舉例說明具有電荷儲存裝置之記憶體記憶胞 的電容性等效電路; 第7a圖繪示一曲線圖,顯示當本發明之一第二實施 例程式化方法應用至具有電荷儲存裝置之記憶體記憶胞 時,其臨限電壓的分布: 第7b圖繪示一曲線圖,顯示當本發明第一實施例程 式化方法被用於具有電荷儲存裝置之記憶體記憶胞時,臨 限電壓分布相較於程式化/抹除的次數; 第8圖繪示一方塊電路圖,表示依照本發明第二實 施例之一種自動確認及程式化非揮發性記億體之系統,其 同時使用變動電壓及電流偵測: 1 第9a〜9h圖繪示第8圖中任一節點的波形,顯示使 用變動控制閘極電壓之多階程式化過程; 第10圖繪示一流程圖,顯示第8圖使用變動控制閘 極電壓之多階程式化過程; 第11a圖繪示一曲線圖,顯示被程式化之臨限電壓位 準相較於與臨限電壓相關之作用控制閘極電壓; 第lib圖繪示一曲線圖,顯示每一位準程式化從開 始至結束汲極電流的變化; 第12a圖繪示一曲線圖,顯示被程式化之臨限電壓位 準相較於與臨限電壓相關之作用汲極電壓; 9 (誚先閱讀背面之注意事項再功寫本頁} 丁 本紙張尺度適用中國國家標牟{ CNS ) Α4規格(210X297公釐) ο Η Μ 部 中 Jk κ Mj .1 i/i 合 a 卬 A7 B7 d 83
422l)pM.Joc/(HlX 五、發明説明(1 ) 第1 2b圖繪示·曲線圖,顯示被程式化之臨限電壓 位準相較於與臨限電壓相關之作用源極電壓; 第12c圖繪示一曲線圖,顯示被程式化之臨限電壓位 準相較於與臨限電壓相關之作用參考電流; 第13a圖繪示一曲線圖,顯示當本發明方法應用於抹 除操作時程式化及抹除臨限電壓分布;以及 第13b圖繪示一曲線圖,顯示當本發明方法應用於 抹除操作時依照多次程式化/抹除之臨限電壓的變化。 圖式之標記說明: · 11, 21 :第一電壓源 12, 22 :第二電壓源 13, 23 :電流監測單元 14, 24 :位元線選擇單元 15, 25 :第三電壓源 較佳實施例 本發明較佳實施例將詳細說明,其配合圖式舉例說 明之。首先,說明依照本發明一第一較佳實施例之程式化 非揮發性記憶體之系統及方法。第3圖繪示依照本發明第 一較佳實施例之一種非揮發性記憶體之自動確認及程式化 系統的電路方塊圖。 參照第3圖,依照本發明第--較佳實施例之非揮發 性記憶體的程式化系統包括:複數個記憶體記憶胞,每一 記憶胞具有-控制閘極、一汲極、一源極及一電荷儲存裝 置之一場效謂:晶體;一第一電壓源Π,適用於控制閘極; 本紙银尺度適川中國囤家標準(CNS M4规格(210X297公釐) ----^------^------II------^ (讀先閱讀背面之注意事^4域巧本VS:) ο 6 8 3 Τ Α? Β7 五、發明説明(3 ) 一第三電壓源,適用於源極;一第二電壓源,適用於汲極; 一電流監測單元13,用以監測汲極與源極之間的電流流 動;以及,-位几線選擇單元,用以選擇一特定記憶胞的 汲極來程式化。第3圖中每一非揮發性記億體記憶胞具有 提供源極與汲極之間電流流動的--通道,並且位於通道與 控制閘極之間的·矩形長條(rectangle bar)爲電荷儲存裝 置。此電荷儲存裝置與源極、汲極及控制閘極具有靜態電 容量關係,其屮電荷位準係由作用於源極、汲極及控制閘 極上的電壓所控制。再者,通道導電性及臨限電壓位準是 與電荷儲存裝置中的電荷位準有關。此電荷儲存裝置可以 是一浮置閘極、一氧及氮的介面、或一電容器,其被置放 於電荷儲存裝置可以與汲極、源極及控制閘極之間具有靜 態關係的位置。此外,在一狀況下,當用以監測電荷變化 之裝置爲通道導電性時,電荷儲存裝置會存在於至少通道 的一部份。假如用以監測儲存於電荷儲存裝置內的電荷位 準變動的裝置,被直接或間接連接至電荷儲存裝置,用以 監測電荷儲存裝置的電壓,則此電荷儲存裝置可以不必存 在於通道的一部份。當第3圖非揮發性記億體記憶胞的電 荷儲存裝置爲-浮置閘極時,電荷儲存裝置具有如第la 圖所示之符號。施用至第一、第二及第三電壓源Π, .12, 15 的Ps表示外部供給的一程式化起始信號,並且Vstop爲 一程式化終止Μ號。 以第3圖所示之非揮發性記憶體之程式化系統來開 始程式化之前,假設所有非揮發性記憶體記億胞內的電荷 ϋ I _ I II _ —1 ::1 _ -__\^__I _ : .令 铃 ("先閱讀背面之注意事項再填巧本) 本紙张尺度通州中國國家標率(CNS ) Α4規格(210X 297公釐) 3 83 7 A7 I doc ⑴(Μ B7 五、發明説明(3 ) 儲存裝置已經被紫外線或電力裝置所抹除。在此狀況下, 一般每一非揮發性記憶體記憶胞的抹除狀態並不相同,其 需依據記憶胞的製造程序狀況、抹除時的電力強度、及記 憶胞重複程式化與抹除所引起的記憶胞電性與物性變化而 定。爲了方便說明,假設每一記憶胞的場效電晶體具有P 型基底及η型通道,每記憶胞內的電荷儲存裝置位於控 制閘極與通道之間,並且穿越通道的電流需視電荷儲存裝 置內的電荷數量而定《再者,位元線選擇單元14連接要 被程式化的一特定記憶胞之汲極至電流監測單元Π。替代 位元線選擇單元14, 一字元線選擇單元提供選擇一控制閘 極來選擇一特定記億體記憶胞。 這裡將說明一種程式化非揮發性記憶體之方法,其 使用程式化非揮發性記憶體之系統。第4a〜4g圖繪示第3 圖中每一節點的波形,並且第5圖繪示一流程圖,顯示依 照本發明第一較佳實施例之一種單一位準的程式化程序。 參照第3、4a〜4g與5圖,對應一特定記憶胞的位址 之一信號被作用於位元線選擇單元14,用以選定此特定記 憶胞來程式化。然後,如第4a圖所示,一程式化起始信 號Ps被施用至第一、第二及電三電壓源11,12, 15。如第 4b與4c圖所示之Vc、Vd及Vs電壓分別被施用於第一、 第二及電三電壓源]〗,12, 15,以致於連接至被選定的特 定記憶胞之控制閘極、汲極與源極的第一、第二及第三電 壓源11, ]2,15可以符合欲程式化的臨限位準,以回應程 式化起始信號Ps。依據Vc ' Vd及Vs電壓之運用,被選 I _ ----— 11 _ _ . . I - - __\, I ------n I . ... —lei (¾先閱讀背面之注意事項再填涔本頁) 本紙张尺度適用中國國家標準(CNS ) A4说格(210X 297公釐) 5 4 583 7 A7 4224pir.d〇c/(MI8 B / 五、發明説明(丨) 定的記億胞開始程式化,並且一反轉區域形成於被選定的 記憶胞之汲極與源極之間,其間有電流開始流動。一記憶 胞的程式化包含電荷的移動從/到電荷儲存裝置而改變在 電荷儲存裝置之-儲存電荷總量。在這樣的解釋之下’假 設一程式化爲電子(負電荷)的移動,朝向電荷儲存裝置’ 藉由通道熱載子射入或穿遂。第4d圖中的Vcsm⑴表示在 電荷儲存裝置中隨著時間改變的電壓變化,而VcSm(t),RH1, 表示電荷儲存裝置的電壓,此時一程式化終止信號已經產 生。如第4d圖所示,當一電子射入被選擇記憶胞的電荷 儲存裝置時,被選擇記憶胞的電荷儲存裝置的電壓iVcsni T降,導致流經通道電流的減少。而且,電流監測單元Η 保持監測流經被選擇記憶胞的電流IuU),直到電流ID⑴到 達一參考電流ΙΚΜ_.,當電流監測單元13發出一程式化終止 訊號Vstop,而終止施用至被選擇記憶胞的汲極、源極和 控制閘的電壓中至少有一個。之後,對每一記憶胞重複同 樣的操作。如第4g圖所示,可以知道的是所有初始時具 有不同臨限電壓的記憶胞經由上述操作後開始變成具有相 同的程式化臨限電壓。因此,由於電性和物性的因素,在 抹除的狀態下,將本發明程式化的方法應用在範圍分布廣 的臨限電壓的記憶胞上,在具有不同的啓始臨限電壓位準 下,記憶胞可以具有同樣的臨限電壓位準。 在程式化進行前後,分別施加在汲極、源極與控制 閘極的電壓Vd,Vs與Vc與臨限電壓的關係,參照第6圖 來說明之。第6圖係說明具有電荷儲存裝置之記憶胞的一 本紙張尺度適用中國围家標準(CNS ) Λ4規格(2丨0X297公釐) .—Tki衣 訂 線 (討先閱讀背面之iiliw'項月峨玲本頁〕 A7 B7 45583 7 I doc/οοχ 五、發明説明(丨() 電容等效電路。 請參照第6圖,Cc表示在一控制閘極閘與電荷儲存 裝置之一電容,Cl;表示在汲極與電荷儲存裝置之間之一電 容’以及Cs表示在源極(包括基底)與電荷儲存裝置之間之 一電容。電容値總和可以下式表示。 . CT - Cc + C[} + Cs -----------------------------------(1) 每--電容値之電鍋係數(coupling coefficient)如下列 弟(2)式定義。 ac = Cc/CT, aD = CD + CT, as = Cs/CT ...............(2) 以及’一般而言,一程式化的電荷儲存裝置之一電 壓如第(3)式所示
Vcsm⑴=acVc + a[)VD + asVs + Qcsm(t)/C.r ......(3) 其中’ Qcsm表示在時間’t’內,電荷儲存裝置電中性狀態 下一紫外光過度抹除的電荷量,以及從控制閘極所測得的 一儲存電荷而引起的電中性狀態下,電荷儲存裝置之臨限 電壓定義爲一臨限電壓變動^^,1^,&乂.|.,^=-(^3〇1(1)/(:(;。 第(3)式以ΛνΊ.,ι:ν的形式重寫,如下列第(4)式所示。 AVT,uv(t) = Vc + [aDVD + asVs - Vcsm(t)]/ac------(4) △VT,llv(t)在第(4)式中表示在時間t,從控制閘極所測 得的臨限電壓的變動。臨限電壓的變動爲因電荷儲存裝置 累積電荷而從控制閘極量得之一臨限電壓臨限電壓的變 動正比於一固定偏壓下儲存在電荷儲存裝置的電子數。 而Vcsm(tr(iM)爲電荷儲存裝置在時間tPCM的電壓, 其中程式化終止,而定義爲V_R1;I.,從控制閘極監測得因 E4 张尺度ϊΐ用中國國家標準(CNS ) A4規格(2]〇X297公楚" (誚先閱讀背面之注意事項再功in本頁} -* 5 4 ^¾部中次ίτ5Ϋ^Β 1-;/;贽^=^·^卬 y 583 7 A7 W,1.二: B7__ 五、發明说明(P)
Vcsm IU:!.而引起的臨限電壓變動如下列第(5 )式表示, Δντ,(ιν = Vc + [a0VD + as Vs -ν^\[:Γ]/αο ----------(5) 而流經場效電晶體的電流L所有操作區域下包括— 飽和狀態與一三極真空菅(tri〇de)狀態以第(6)式表示, 11) ~ ^csm-V^' τ) -----------------------------------(6) 第(6)式顯示在電荷儲存電壓裝置一電壓Vcsm與在 電荷儲存裝置測得的Vtsmi —差値的一函數關係。在第(6) 式中’不管函數'Γ是否爲遞增函數(具有一線性輸入7輸出 的關係)’通常,函數’f’ ’對應於Ιι)與(Vcsm-VM')爲—對 -的形式。與第(5)式類似,在第(6)式中,當我們定義電 荷儲存裝置存:程式化終止之一電壓Vcsm,、,而在 同時間的電流ID = [ R ’則程式化後電荷儲存裝置的電壓 在根據第(6)式之下,以下列第(7)式表示。
Vcsni _ \; csm ·Ρi,Τ \ kl·;! - V I' _Τ Ukl·:] ) -----------------------.....---(7) 控制閘極的臨限電壓一般可以在電荷儲存裝置電中 性狀態之一臨限電壓\^mT/ac與在儲存電荷裝置中音電荷 儲存引起的臨限電壓變動的一總和表示,如下列第(8)式所 L 示。 V丨-=Vi、_Vac + AVt,liv --------------------------------(8) 在此步驟中,在電荷儲存裝置的電中性狀態的鄰限 電壓ν_Ί.是包括一通道離子射入所引起起之一臨限電壓 變動。於是,第(8)式可以以第(7)式和第(5)式得到以控制 閘極所量測的臨限電壓之第(9)式,如下所示。 V「= Vc + [αυν丨)+ asVs -f'(IRt丨.)]/ac -----------,-(9) I I— It If. 11 ^ 1 —i ϋ .~ ("先閱讀背面之注項再頊朽本頁) 本紙张尺度適用中國國家標準(rNS M4現格(210X297公釐) A7 B7 4 5 583 7 4224pir.doc/(Hlfi 五、發明説明(p) 從第(9)式中可以知道由控制閘極中偵測的臨限電壓 與儲存電荷裝置電中性狀態的臨限電壓無關。儲存電荷裝 置之一起始臨限電壓,根據固定場效電晶體製程的製程而 變動,隨通道的摻雜濃度以及在儲存定荷裝置與通道間絕 緣體的厚度和材料等主要的因素而定。 本發明第一較佳實施例可程式化方法應用的結果說 明如下。第7a圖繪示一曲線圖,顯示當本發明之一第一 實施例程式化方法應用至具有電荷儲存裝置之記億體記憶 胞時,其臨限電壓的分布,而第7b圖繪示一曲線圖,顯 示當本發明第一實施例程式化方法被用於具有電荷儲存裝 置之記億體記憶胞時,臨限電壓分布相較於程式化/抹除 的次數。 當本發明的可程式化方法應用在一單一位準對多數 個記億胞,而記憶胞在抹除裝態下具有不同臨限電壓爲 的控制閘極,其間控制閘極、源極與汲極的 電壓維持一定,若是相同的話,所有從控制閘極偵 測的臨限電壓在程式化後皆具有相同的値,如第7a 圖所示。上述提及的原理可以應用在抹除操作下進行抹除 的具有不同臨限電壓的記憶胞,或是當程式化以及抹除操 作個別地應用在每一記億胞時的例子時。其暗示道,即使 在本發明對於具有記憶胞的一非揮發性記憶體的程式化方 法應用的例沪中,電荷儲存裝置具有異於零且不同數量之 起始電荷QINIT ’且一範圍廣之臨限電壓分布,記億胞在程 式化後會有相同的臨限電壓。因爲,即使電荷儲存裝置在 本紙依尺度適用中囤國家標準(CNS ) A4規格(21〇x2i»7公釐} 裝 訂 . 線 (誚先閱讀背面之注意事項再楨巧本頁) *';^.部中浹^.^·/.;·-^ 1,;/!瞥/-’-竹.-^作*']心 Α7 Β7 <55837 422<ίριΓ 五、發明説明(丨4 ) 抹除後具有不同起始電荷QINIT,電荷儲存在每一電荷儲存 裝置中,因此當程式化在相同的偏壓中間終止且參考電流 固定時,則控制閘極的臨限電壓在最後得以相同,如第9 圖所示。總之,當本發明的程式化方法應用在,當電荷儲 存裝置在多數的記憶胞具有一大範圍臨限電壓分布的抹除 狀態時,記憶胞不具任何的分布而具有相同的臨限電壓, 如桌7 a圖所不’即使是在單一位準程式化。而且在--記 憶胞的程式化與抹除操作中,如第7b圖所示,在程式化 後,所有臨限電壓V%.PCM位準的分布係相同的,不論是 程式化記億胞的效率,或是因重複程式化以及抹除過程所 引起的記憶胞中穿遂氧化層在物理上或是電性上的衰退。 施加在源極與汲極的電壓與臨限電壓的關係利用第(9) 式,而使其如下列第(10)式和第(11)式所示。 acVT/as = Vc + [anV|) + asVs -f1 (IRt( )]/ac -----.--(10) acVr/a:s = Vc + [asVs + asVs -^(工㈣)]/%〕-------(11) 接著,本發明程式化方法之一多階應用說明如下。 在本發明程式化方法的多階應用中,一臨限電壓位 準應該具有非常窄的寬度。也就是,如果每一臨限電壓位 準的分布爲狹窄時,一記憶胞可以被程式化,因此記憶胞 舉有較多的臨限電壓位準(多階)。本發明程式化方法的多 階應用,程式化以及自動確認,可以用兩種方式進行。第 一爲一種多階程式化,其中施加於如第3圖所示之非揮 發性記憶體之程式化系統中要被程式化之記憶胞的源極、 集極及控制閘極之電壓係不同的。第二爲一種多階程式 ----_------取------订------^ (誚先閱讀背而之注意事項再功^Γ本S ) 本紙張尺度述用肀國國家橾準{〇呢)八4規格(210><297公釐> δ 4 ίί浐部-6-lJ>;ir.5r/.J.,]il.消矜合Λίί-ΞΓΐϊ·' 583 7 422lJpir.i1〇c/lM)S A7 B7 —---------- · ' - — — 五、發明说明(丨) 化,其中施加在如第3圖所示之非揮發記憶體之程式化電 流監測單元丨3,其參考電流位準係不同的。根據控制閘極、 汲極與原集中施加的不同電壓,因此第-^個方法可以從三 個方向導出複數個臨限電壓與相對應臨限電壓而施加於 每一節點(控制閘極、汲極和源極)的複數個電壓的關係如 第(9)、(10)與(1 I)式所示。而複數個臨限電壓與複數個參 考電流的關係如第(]2)、(13)、(14)與(15)式所示。 V.丨= V。+ K 1----------------------------------------(12) V-r.j = XlxVn.j + K2 ----------------------------------(13) V, ηι = X2xVs m + Κ3 --------------------------------(14) VT „ = + K4 ------------------------------(15) 當 i、j、m 與 n 爲整數(〇,l ,2,---)表示多階(multi-level stages) ’ 以及 ΚΙ ' K2、K3 ' K4、XI、X2 以及 X3 爲常數 如下列第(16)、(17)、(18)、(19)與(20)式所示。 K1 = [aDVf) + asVs + f'(IREF)]/ac ------------------(16) K2 = Vc + [asVs + f!(IRE1:)]/aD ......................(17) K3 = Vc + [anVD + otsVs + 户(1丨。:[:)]/〇^ ...........- (18) K4 = Vc + [auVD + asVs]/ac .......................(19) XI = CD/Cc, X2 = Cs/Cc, X3 = 1/Cc ..................--(20) 如第(12)至(15)式所示,多階程式化可以4個不同的 方法導出,視汲極、源極以及控制閘極之電壓和參考電流 作爲一變數而定。前述提及之本發明之一非揮發記憶體之 -程式化系統如第8圖所示。第8圖係顯示一流程圖,根 據本發明第二較佳實施例,說明在同一時間內以電流監測 本紙張尺度適州十國國家標準(CNS ) A4规格(2丨0X297公釐) t .... I .¾^' 11 I、1τI~ ] , I I -¾¾. (誚先閱讀背面之注tlW-項再球巧本頁) A7 B7 4 b b 83 7 pi 1' doc.OOS; 五、發明説明(士) 且利用可變電壓應用之一種自動驗證與程式化。 請參照第8圖,根據本發明第二較佳實施例之一非 揮發記憶體程式化系統包括複數個記億胞,而每一記憶胞 具有一源極、汲極與控制閘極以及電荷儲存裝置之場效電 晶體,施加在控制閘極之一第一電壓源21,施加在源極之 -第二電壓源28,施加在汲極之一第二電壓源22,一電 流監測單元23用以監測從汲極到源及之電流流動,以及 一位元線選擇單元24,用以選擇一特殊記億胞之汲極來程 式化的控制。 說明對於控制多階程式化的方法,其從施加在汲極、 源極及控制閘極的電壓中選出一個,以及說明參考電流。 首先,利用控制閘極電壓導出一多階程式化,如第(12) 式與第(16)式所小·,第一電壓源21提供一電壓Vc,i(i=0,l,2, ,其對應於一選中的非揮發性記億胞所對應之每 一臨限電壓位準。第二電壓源22汲極上施加一固定電壓 乂^在,第三電壓源25在源極上施加一固定電壓Vs。爲了 方便說明,假設源極電壓處於接地位準(Vs=OV卜假如場 效電晶體處於飽和模式,其中場效電晶體被程式化時具有 與汲極電壓不相關的一通道電流,或汲極偶合常數爲非常 小,汲極電壓可以隨變動給定施用。未經說明的參考電流 ⑴表示在第i個臨限位準程式化中被選定記憶胞的汲極 內所流動的電流。如方程式(16)所示,電流監測單元23具 有一固定參考電流Imp,並且於第i個臨限位準程式化期 間,當流經汲極的汲極電流Ut)到達參考電流時, I _ I I n 1 ---4-^r---n Iff n T I n .^1 n I I (誚先閱讀背面之注意事項丨蛾寫本頁) 本紙張尺度4州中國國家標準(CNS ) A4規格(2)0X 297公釐) A7
42:l>pi l .docOOK 五、發明説明((Ί ) 產生一程式化終止信號Vstop。時間tl(.,表示第i個臨限位 準程式化完成的時間。電流監測單元23的參考電流IRl.:l._ 依照本發明程式化方法所使用之非揮發性記憶體記憶胞的 電子特性而決定。假如再次定義汲極電流,汲極電 流ID.,⑴是與時間有關係的。此電流1,_>.#)爲一被選定記憶 胞的汲極內之電流,在第i個臨限位準程式化期間由電荷 儲存裝置的電壓Vcsm,i<t)所觸發,其在初始程式化時爲最 大,隨著程式化過程而漸減。並且,當漸減的電流到達電 流監測單元23的參考電流IRtT時,電流監測單元23產生 —程式化終止信號Vstop ° 以下說明上述所提及的二階或多階程式化情況。第 9a〜9h圖說明每一節點的波型,顯示第8圖中使用變動控 制閘極電壓的多階程式化程序,以及第〗〇圖說明一流程 圖,顯示第8圖中使用變動控制閘極電壓的多階程式化步 驟。 假設在開始程式化之前,由位元線選擇單元所選定 之記憶胞事處於抹除狀態。此抹除狀態爲最低位準,一位 準零。更進一步假設,場效電晶體內具有形成於P型基底 上之一 η型通道,電荷儲存裝置位於控制閘極與通道之間, 且通道電流隨著電荷儲存單元所儲存電荷而變化。 首先…對於二階或多階程式化,當第9a圖所示之程 式化起始信號Ps被提供至第一、第二及第三電壓源2丨,22, 23時,一特定記憶胞的複數個位址由外部作用至汲極選擇 單元後,選擇此特定記憶胞來程式化,用以作用至第‘ i個 20 本紙張尺度適/彳1中國國家標準(CNS ) Λ4規格(2丨0X297公釐) I _ _ _ _ _ _ _ _ _ _ I - I m 丁 -----I---If---------- Js. I1· (对先閱讀背面之:'^意事項再"'寫本頁) A7 B7 “ b 583 7
-422^pif.d(ic/i)OS 五、發明説明(G) 位準程式化所需之控制閘極的電壓Vi.i被設定好。如第9b 與9c圖所示之電壓VC i與分別從第一電壓源21與第 二電壓源22被供應至控制閘極與汲極’同時提供如_第9a 圖所示之程式化起始信號Ps。在電壓Vc.:與分別被作 用至控制閘極與汲極之後,電流監測單元23被啓動來監 測電荷儲存裝置内的電荷變動。一旦電壓與Vn分別 被作用至控制閘極與汲極,如第9d圖所示用以控制第i 個臨限位準程式化的電壓VCSm,i(t)被提供至電荷儲存裝 置,並且於場效電晶體的通道區內形成一反轉層。因爲源 極、汲極及通道區域事實上位於一半導體基底內,只要反 轉層形成,電流會開始從汲極至源極流經通道區域。’在此 例中’有—電流丨Di⑴流經汲極,其初始爲最大且會隨著 程式化進行而漸減,因爲電子會射入電荷儲存裝置內,使 得電荷儲存裝置的電壓依序下降。因此,於第i個臨限位 準程式化期間,電流監測單元23監測汲極電流。並 且’當汲極亀流Ini⑴到達如第9e圖所示之參考電流lRf:|: 時’就完成了第i個臨限位準程式化,此電流監測單元23 產生如第9f圖所示之一程式化終止信號Vstop。據此,即 使電流監測單元23適用來監測汲極電流lD i(t),在程式化 期間電流監測單兀23亦可適用來監測如第9g及9h圖分 別所示之電荷儲存裝置內之電壓或電荷。亦即,當汲極電 流⑴到達參考電壓Ir|.:|..時,形成於通道內的反轉層之 導電性可被監測到。此監測標的物可以是任何信號,其會 隨電荷儲存裝置變化。例如,監測標的物可以是汲極電流 本紙ίί·尺㈣财_家料(CNS)从規格(21GX297公幻 I I I I — ΙΪ I ^ n ^ (誚先閱讀背面之注意事項再硪粍本頁) 朽免部中^|!-^^公 T_ ^^卬 45583 A7 B7
42 2^ριΓ ilot (i〇S 五、發明说明(θ ) 之外的源極電流或基底電流,以及電容偶合的電壓信號。 (誚先閲讀背面之注意事項再填湾本页) 在第8圖中,程式化終止信號被供應至第一及第二電壓源 21, 22,且第一及第二電壓源21,22中至少一個接收此程 式化終止信號Vstop,如第9b及9d圖所示之供應至控制 閘汲汲汲極之電壓Vt..i與VD被終止。也就是,當電流IDJ(t) 相當於或低於時的參考電流IRh:F,第i個臨限位準程 式化就完成Γ。因此,代表第i個臨限位準程式化完 成的時間。 屮 * j iii $: /. ii 卬 t 第9g圖繪示一曲線圖,表示當第i個臨限位準爲第 一及第二位準時,臨限電壓V%」與V%..2的變化,其中爲 大家所熟知臨限電壓會隨著程式化的時間耗損而增加。再 者,亦爲大家所熟知,當多階程式化的位準程度增加時, 臨限電壓V%」也會增加,其中Vc,i增加來執行程式化。 用來第一及第二位準程式化之時間週期是不同的,因爲控 制閘極電壓與每一位準的臨限電壓的變動是不同的。第9h 圖繪示一曲線圖,顯示電荷儲存裝置內電荷的變化,從初 始浮動閘極電荷Qcsm,n(〇)至Qcsm,|(t|> |},於此當第i個臨 _ 限位準爲第·及第二臨限位準時,臨限電壓位準程式化分 別被完成。從第9h圖,大家熟知的,當電荷儲存裝置的 兩個電壓VcsmM(t) Vcsm,2(t)到達參考電壓.時,電 荷儲存裝置內的電荷相對應參考電流IKKF而增加,分別從 初始値Qcsm,()(0)至Qcsmjt,」)及QCSm,2(tr2)。假如初始 臨限電壓相问,因爲對所有程式化位準來說V^相當, 且當成_高位準時Vc也上升,汲極電流丨[) i(0)的 22 本纸张尺度邊州中國國家榡準(CNS ) Λ4規格(210X297公着) A7 B7 45 583 doc/008 五 '發明説明(产) 初始値有隨其上升。此過程繪示於第11 a及11 b圖。第11 a 繪示一曲線圖,表示被程式化之臨限電壓位準相較於與臨 限電壓相關之作用控制閘極電壓’及第11b圖繪示一曲線 圖,顯示每一位準程式化從開始至結束汲極電流的變化。 每一位準的程式化終止時間需視記憶體記憶胞的電子特性 及施用至每一節點的電壓而定。亦即'使用本發明程式化 非揮發性記憶體的系統之程式化方法與元件的編碼效率無 關。 接著,用以控制最低程式化位準的控制閘極電壓Vc,„ 與參考電流11< I I如下而被決定。當一給定記憶胞所需的最 低臨限位準V%。、固定汲極電壓VD及固定源極電壓Vs 被決定,會有兩個變數vt.(,及,參考電流的函數存 在於方程式(10)與(14)中。因爲汲極電壓Vl5及源極電壓Vs 爲固定,V%.,,與Ικκι:以方程式(6)與⑺的方式一對一對應。 然後,給定的記憶體記憶胞以v%.„、及Vs施用 至記憶體記億胞來調整,初始汲極電流被量得。此 iD.〇(〇)爲絕對的。vt.(1係考慮程式化時間週期及最大控 制閘極電壓,來決定的。一旦Vt (>決定:f,I 可藉由 上述所提及的操作而得。IREF可以相異於此方法而量得。 如之前所說,對於多階程式化,其不需比較流經被選定記 憶體記億胞的通道之電流與電流監測單元23內的參考電 流,&無須/£同一時間點終止程式化。在應用至電流監測 單元23之前,此電流l|m可被放大或縮小。在此例中, 其提供的所有程式化,係終止在針對於多階程式化的所有 23 本紙張尺度適扪中固國家標準(CNS ) Λ4規格(210x297公着} ----^------裝------.11------線· (誚先閱讀背面之注意事項月填艿本頁) 朽沪部中,',;"-^^.^^消於^竹^卬欠 A7 B7 45583 7
422^pi1 JocMlOX 五、發明説明(7\ ) 位準中相同的固定二進位電流値下,臨限電壓變動與控制 閘極變動相當' 此外,對於多階程式化,施用至汲極或源極任一的 電壓係依據方程式(13)與(14)來使用的,其中汲極或源極 任一的電壓作爲過程中的變數,相似於使用控制閘極的程 式化方法。以汲極及源極所程式化的臨限電壓位準與相對 應臨限電壓位準所施用的參考電壓之間的關係,請參照圖 示說明。第12a圖繪示一曲線圖,顯示被程式化之臨限電 壓位準相較於與臨限電壓相關之作用汲極電壓, 第 12b圖繪示…曲線圖,顯示被程式化之臨限電壓位準相較 於與臨限電壓相關之作用源極電壓,以及第12c圖繪示一 曲線圖,顯示被程式化之臨限電壓位準相較於與臨限電壓 相關之作用參考電流。 參照第12a圖,在此多階程式化中1係以汲極電壓作 爲變數,汲極電壓變動對臨限電壓變動的變動斜率可以表 示爲控制閘極偶合參數aD與汲極偶合參數ocd的比例 (aD/a(.)。假如此二參數相同,則斜率爲1。 接下來,再給定一範例的說明之前,當執行多階程 式化係採用源極電壓作爲變數,假設讀取臨限電壓時做爲 一參考電壓的源極電壓爲〇。使用源極電壓來執行程式化, 有需要注意的:如第12b跚所示,臨限電壓的變動斜率與 場效電晶體源極電壓的背偏壓效應有關,以及與源極偶合 參數(aD/ac)有關:假使程式化終止於相同的參考電流,臨 限電壓變動發生,並且以變動量來看源極電壓不施加的狀 24 ---------.裝------II------^ ("先閱讀背面之注意事項再填艿本頁) % -T f.- 合 竹 Μ <V f. 本紙张尺度迸用中囷國家標率(CNS > A4規格(210X297公釐) 4 5 583 7 422〇pii •0(3 Η Α7 Β7 五、發明説明(y ) 況小於源極電壓有施加的情況。當以施用電壓至汲極來進 行程式化時,因爲程式化在相同的參考電流下終止導致幾 乎相同效應,相似於當程式化係以源極電壓接地且參考電 流被提高的例子。在此例中,源極電壓與臨限電壓的變動 並非線性,其爲負相關。 參照第12c圖,在此多階程式化係採用參考電流作爲 變數,參考電流的變動與臨限電壓的變動是成比例的。因 此,在此例中,複數個臨限電壓,其臨限電壓常數之差爲 固定,並且相對應臨限電壓之電流値可以由實驗或利用電 路方法而獲得。因爲所有的臨限電壓及臨限電壓間的差可 爲固定,而當前述之方法應用時,其與複數個記憶體記憶 胞的程式化與抹除之循環次數無關,相較於背景技藝重複 程式化脈衝與使用參考電流之確認,前述所提之方法較適 用於多階程式化。 因爲本發明的主要內容無關於程式化機制,大家熟 知的,本發明的主要內容對任何程式化機制皆可應用。假 如使用熱載子入射,則源極電壓爲接地,足以引起熱載子 入射而程式化的正電壓被施用作爲汲極電壓與控制閘極電 壓。在此例中,汲極與源極之間的電流作爲受監測的程式 化電流,當其到達I R |£ i...時,程式化被終止。假如使用穿遂, 則控制閘極被施用-正電壓,且汲極與源極被施用等於或 小於ον的電壓,以至於在電荷儲存裝置與汲極及源極之 間有足以引起穿遂之一電場,並且形成通道區域。在此例 中,高於源極電壓的汲極電壓被施用,導致汲極與源極之 2 5 1 1 I— I I 訂—! I i I . -線 (誚先閱讀背面之注意事項再读巧本頁) 本紙張尺度述用中國國家標率(CNS ) Α4規格(2丨0X297公釐) A7 B7 4 5 583 7 4220pir.d〇c/{)08 五 '發明説明(/ ) 間流有電流,其被監測於達到就終止程式化。再者, 當負電壓被施用至汲極或源極時,基底需要被施用相當於 或小於施用至汲極及源極的電壓,因爲汲極和源極爲η型 雜質區域而基底爲Ρ型雜質區域。至此,一種單階及多階 程式化方法都已說明了。 本發明程式化方法之抹除狀態與程式化狀態說明如 下。 在抹除操作中,施加在源極、汲極與通道區每一端 點的電壓,於電荷儲存裝置與源極、汲極及通道區域之間 建立足夠的電場來抹除電荷儲存裝置內之儲存電荷,·藉由 穿遂抹除而流向源極、汲極和通道區的電荷。本發明可以 具有2種抹除狀態。第-抹除狀態具有較大得抹除機率密 度分布,如第Ha圖所示。當低於第二抹除狀態之臨限電 壓的一抹除脈衝被施用而從記憶胞的電荷儲存裝置內移除 充足的電荷時,第一抹除狀態出現,而當記憶胞退化時, 其會變成較寬"第一抹除狀態具有最小値或無抹除狀態, 如第13a圖所不,當具有固定抹除分布的記憶體記憶胞之 . 所有臨限電壓成爲與最低的臨限電壓相等時,.第二 抹除狀態出現。 再者,爲了產生此被程式化狀態,一種自動確認與 程式化被使闲,而且在被程式化狀態中,變動至汲極或控 制閘極的電壓,或與臨限電壓一致的參考電流。如第2a 圖所示,在以程式化及確認的背景技藝之程式化方法中, 由於隨著程式化/抹除的次數增加程式化效率會下降,程 26 •本纸裱尺度速州中固阖家標举(CNS ) A4規格(210X297公釐> ("先閱讀背面之注意事項再填艿本頁) .裝. 訂 yf- 部 t JA il R) ji 消 f- 合 ii 卬 r A7 B7 五 '發明説明(w) 式化/抹除窗會縮小;如第13b圖所示,在本發明的程式 化方法中,程式化/抹除窗維持不變,即使程式化/抹除的 次數增加仍不會影響程式化效率,其讀取容許度維持相 同,藉此延長記憶胞的壽命。 本發明之非揮發性記憶體程式化的系統和方法具有 以下所述之優點。 _ 第一,當本發明之單階程式化方法應用在複數個記 憶胞上時,所有的記憶胞變成具有相同的臨限電壓,不管 初始臨限電壓的分布爲何。也就是,本發明的程式化方法 可以消除臨限電壓分布,其乃起因於製程上的變化所導致 的閘極絕緣層厚度與通道摻雜濃度。 第二,當程式化與抹除分別應用在單一記憶胞時, 被程式化的記億胞通常具有相同的被程式化臨限電壓,不 論記憶胞程式化/抹除的次數爲何,可延長記憶胞的壽命。 第三,.一種多階程式化於每一臨限位準的程式化中, 變動施加在控制閘極、汲極或源極的電壓或參考電流。 第四,由於每一臨限電壓位準與控制閘極或汲極電 壓對應於臨限電壓位準爲線性相關的,以及臨限電壓和控 制閘極的變動相同,因此可以精確地控制每一位準的臨限 電壓的變動。 第五,無須程式化的確認所使用之分離電路,非揮 發性記憶體本身同時執行程式化與讀取,可允許更快速的 程式化。 第六,在儲存電荷的抹除之前的程式化爲不必要的。 27 本紙乐尺度適用中國圉家標準(C’NS > Α4規格(210X297公嫠) ---------裝------訂------線 (誚先閱讀背面之注意事項爿蛾寫本S ) A7 -^83 7
4224pir,doc/{) OS _B7____ 五、發明説明(>v) 第七,不管決定固定在非揮發性記億體製造的電荷 儲存裝置之臨限電壓的參數,偏壓電壓完全且精確地決定 多階程式化的準確度,也就是被程式化電壓之誤差分布。 因此,本發明非揮發記憶體每一位準之臨限電壓誤差分布 與程式化/抹除的次數無關。而即使在程式化期間,電荷 陷入一氧化物層中,通道移動率,以及位元線電阻均無法 引起任何的不穩定操作或無法預測的影響操作之電子因 素。 第八,因過度抹除與過度程式化使記億胞障礙的排 除,可增進-晶片的可靠度。 第九,利用電壓施加在記憶胞的控制閘極、汲極或 源極之多階程式化使與習知技藝以電流進行多階程式化相 比,具有較佳的臨限電壓位準間隔之精確控制。 第十,與習知以一參考電流之電流控制形式相比, 本發明進行一多階程式化較習知重複地進行程式化與確認 爲精準。 第十一,若是多階程式化以控制閘極係一點一點增 加而進行,則低電壓與低電流操作爲可能的。 第十二、本發明之程式化方法係適用在具有一浮置 閘之非揮發性記億體,在氧化物與氮化物之界面具有一陷 入之一 MONOS形式之非揮發性記憶體,其中氧化物與氮 化物作爲電荷儲存裝置,或是具有一類比記憶系統或一電 容器之一非揮發性記憶體。 雖然本發明已以較佳實施例揭露如上,然其並非用 28 ---------f------IT------線, (誚先閲讀背面之注意事項再蛾朽本頁) -4:J"'5i中^ 本紙張尺度述扣十國國家標準(CNS ) A4規格(210X297公釐) 4 5 5 83 7 A7 4224ρι I 一 B7五、發明説明(4 )以限定本發明,任何熟習此技藝者,在不脫離本發明之精 神和範圍內,當可作各種之更動與潤飾,因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 (誚先Μ讀背面之注項再填ί35本Kj -裝· 本紙张尺度中®國家標準(CNS )八4规格(2IOX297公釐)

Claims (1)

  1. ^83 7 -I2 2linil' dL^'DO^! 8 S 8 8 ABCD 經濟部中央標準局負工消費合作社印製 六、申請專利範圍 1. 一種程式化非揮發記憶體的系統,包括: 複數個記憶體記憶胞,每一該記憶體記憶胞具有一 控制閘極、-汲極、·源極及-電荷儲存裝置之一場效電 晶體; 一施用與臨限位準相關之預調電壓至每一該記憶體 記憶胞中至該源極、該汲極及該控制閘極之裝置; 一監測流經每一該記憶體記憶胞通道電流之裝置; 以及 一於該監測電流之裝置感測流經該記億體記憶胞通 道之電流到達參考電流時終止施用至每一該記憶體記憶 胞之該源極、該汲極及該控制閘極任一電壓之裝置。 2. —種程式化非揮發記憶體的系統,包括: 複數個記憶體記憶胞,每一該記憶體記憶胞具有一 控制閘極、--汲極、·源極及一電荷儲存裝置之一場效電 晶體; 一施用複數個與複數個臨限位準相關之臨限電壓中 至少一個至每一該記憶體記憶胞中之該源極、該汲極及該 控制閘極之裝置; 一監測流經每一該記憶體記憶胞通道電流之裝置; 以及 -----於該監測電流之裝置感測流經該記憶體記憶胞通 道之電流到達複數個與該些臨限位準相關之參考電流中至 少一個時終i.k該些施用至每一該記億體記憶胞之該源極、 該汲極及該控制閘極之電壓中至少一個的裝置,。 3 0 本紙張尺度適用中國國家#準(CNS > A4現格(210 X 297公釐) (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標率局員工消費合作社印製 583 7 AS B8 pi I do, DOS C8 D8 六、申請專利範圍 3. —種程式化非揮發記憶體的系統,包括: 複數個記億體記憶胞,每一該記億體記憶胞具有一 控制閘極、·汲極、…源極及一電荷儲存裝置之一場效電 晶體; ’ -一施用與·特定位準相關之電壓至該些記憶體記憶 胞中至少選定·個之該源極、該汲極及該控制閘極之裝 置; 一於該施用電壓之裝置施用電壓時監測流經每一該 記憶體記憶胞通道電流之裝置;以及 一於流經通道之電流到達複數個與該些特定臨限位 準相關之參考電流中至少一個時終止施用至該些記憶體記 憶胞中至少選定一個之至少一個電壓的裝置。 ’ 4. 一種程式化非揮發記憶體的系統,包括: 複數個記憶體記憶胞,每一該記憶體記憶胞具有一 控制閘極、一汲極、一源極及一電荷儲存裝置之…場效電 曰興 . 日日, 一施用與複數個臨限位準相關之複數個電壓中至少 •個至該些記憶體記憶胞中至少選定一個之該源極、該汲 極及該控制閘極之裝置; --於該施用電壓之裝置施用電壓時監測流經該些記 憶體記憶胞中至少選定一個的通道電流之裝置;以及 -於流經毎·該記憶胞内通道之電流到達複數個與 該些特定臨限位準相關之參考電流中至少一個時終止施用 至每·該記憶體記憶胞之電壓的裝置。 ----------β------'1Τ------^ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS > Α4規格(210 X 297公釐) 4 5 583 7 >|>il ilocMlOS A8 BS C8 D8 經濟部中央標率局員工消費合作社印製 六、申請專利範圍 5·…稀非揮發記憶體的程式化系統,用以改變一記 愴體狀態成爲一預調之特定狀態,包括: 至少—·記憶體記憶胞,每一該記憶體記億胞具有一 源極、-汲極、一控制閘極及用以儲存與一特定記憶體相 關之一特定甫疴位準的一電荷儲存裝置,以該特定電荷位 準rffig·該電苘儲存裝置與該源極、該汲極及該控制閘極具 有靜態電容關係; . --施用·!壓至該汲極、該源極及該控制閘極之裝 置’於至少-個該記憶體記憶胞中被選定的記憶胞內之該 汲極與該汲極之間通道引發一電流流動,適當地移動電荷 至每一個被選定的記億胞內之該儲存裝置,且與一特定記 憶狀態相關: -·於電荷移動至該每一個被選定的記憶胞的該電荷 儲存裝置期間監測流經每一該記憶胞的通道電流之裝置; 以及 . -·於該監測電流裝置發現流經每—個被選定的記憶 胞內通道之電流到達一參考電流時終止電荷移動至該電荷 儲存裝置之裝置= 6. 如申請專利範圍第5項所述之系統,其中該電荷 儲存裝置包括至少一個浮置閘極。 7. 如中請專利範圍第5項所述之系統’其中該電荷 儲存裝置包估.....氧餍與一氮層之一介面。 8. 如申請银利範圍第5項所述之系統,其中該記憶 體記憶胞包括該Ιΐϊ荷儲存裝置至少位於該源極與該汲極之 32 本紙张尺度速用中國國家標牟(CNS ) A4规格(2丨0 X 297公羞) ---------1------il------乘 (請先閲讀背面之注$項再填寫本Ϊ) 4 5 583 7 -42 2l>pi I doc/(1(18 A8 B8 C8 D8 經濟部中央標準局員工消費合作社印製 ~、申請專利範圍 間的迪道-一部分卜.力π 9.如申請專利範圍第5項所述之系統,其中該記憶 體記億胞包姑該控制間極存於該電荷儲存裝置之上、一側 或之下。 1 〇.如申請專利範圍第5項所述之系統,其中該監彻j 電流之裝置办監測該電荷儲存裝置之電壓 11.如申請專利範圍第5項所述之系統,其中該監測 電流之裝置監測儲存於該電荷儲存裝置內的至少一個電荷 位準。 1 2.如申請專利範圍第5項所述之系統,其中該監測 電流裝置監測由該電荷儲存裝置所引起而位於該源極與該 汲極間之通道內一電荷反轉層的導電特性。 Π.如申請專利範圍第5項所述之系統,其中該監測 電流裝置包括一將該參考電流與該源極及該汲極之間的流 動電流作比較之電路。 Μ.如申請專利範圍第5項所述之系統,其中該監測 電流裝置連接至該些電壓源中至少一個,且連接至該汲極 用以改變該記憶體記憶胞的狀態。 . 如申請專利範圍第5項所述之系統,其中該監測 電流裝置連接至該些電壓源中至少一個,且連接至該源極 用以改變該記憶體記憶胞的狀態。 16.如申請專利範圍第5項所述之系統,其中施用電 壓至該汲極及該源極之裝置施用一高電壓至該汲極及施用 一低電壓置該源極,用以改變該記憶體記憶胞的狀態。 33 ---------士衣------------^ (請先聞讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家棣準(CNS ) A4規格(210 X 297公釐) 7 -·' : ΓΛ … 7 -·' : ΓΛ … 經濟部中央禕準局員工消費合作社印袈 Α8 Β8 C8 ____ D8 ___ 六、申請專利範圍 17.如巾請導利範圍第5項所述之系統,其中在作用 之前,施用令該控制閘極的電壓被更換。 如中請_利範圍第5項所述之系統’其中在作用 之前’施用至該汲極的電壓被更換。 如申請專利範圍第5項所述之系統,其中儲存於 該電荷儲存裝蹲内之電荷包括負電荷。 20. 如申請專利範圍第5項所述之系統’其中電荷至 該電荷儲存裝髖的移動方式包括負電荷射入該電荷儲存裝 置。 21. 如申請專利範圍第5項所述之系統,其中該參考 電流具有至少一個固定電流値,相當於儲存於該電荷儲存 裝置內之電荷中至少一個。 21如申請專利範圍第5項所述之系統,其中該參考 電流包括一 1¾¾限電流値。 23. 如屮請專利範圍第5項所述之系統,其中終止電 荷移動至該電荷儲存裝置之裝置,終止施用至該源極、該 汲極與該控制閘極之電壓中至少一個。 24. —種非揮發記憶體的程式化系統,包括: 至少…個電性可程式化記憶體記憶胞,每一該記憶 體記憶胞具有一源極、·汲極、一控制閘極及用以儲存與 複數個記憶體記憶胞狀態相關之複數個電荷位準的一電荷 儲存裝置,,核些電荷位準控制存在於該源極與該汲極之間 通道的-電流流動,該電荷儲存裝置與該源極、該汲極及 該控制閘極A.冇靜態電容關係: 34 本紙張尺度適用中國國家標準(CNS>A4規格(210X297公釐) ----^------裘------訂------線 (請先閱讀背面之注意事項再填寫本頁) A8 BB C8 D8 45 583 4 iloc iiON 六'申請專利範圍 •分別施用電壓至至少一個該記憶體記憶胞的任一 被選定記憶胞內之該汲極、該源極及該控制閘極之裝置, 該些電壓足以弓丨起一電荷向至少一個該記億體記憶胞中被 選定的記憶胞內之該電荷儲存裝置移動,並且該些電壓與 複數個臨限電壓線性相關; -於電荷移動至該每一個被選定的記憶胞的該電荷 信舂存裝置期間監測一電流之裝置;以及 -於該監測電流裝置發現流經每一個被選定的記憶 胞內通道之電流到達…參考電流時終止電荷移動至該電荷 儲存裝置之裝置, 藉此’改變該些記憶體記憶胞的狀態成爲複數個相 對應複數個臨限電壓之電荷狀態。 25. —種程式化非揮發記憶體的系統,包括: 一記憶體記憶胞,具有一控制閘極、.-汲極、--源 極及一電荷儲存裝置’該電荷儲存裝置以靜態電容相關連 接至該源極、該汲極及該控制閘極; +--施用電壓至0亥汲極、該源極及該控制閘極之裝置, 該些電壓足以引起一電流於該汲極與該源極間之.一通道內 流動及-電荷移動向該電荷儲存裝置;以及 一當與施用至該控制閘極的電壓及一參考電流相關 而儲存於該電荷儲存裝置內之電荷總量被監測到時終止電 荷移動至該電荷儲存裝置之裝置,同時該些電壓作用至該 汲極、該源極及該控制閘極。 2 6 ·如中請專利範圍第2 5項所述之系統,其屮該記 35 本紙張尺度速用中國國家標準(CNS ) A4規格(210X297公釐) (讀先閲讀背面之注意事項再填寫本页) Jr . 經濟部十央標準局貝工消費合作社印製 經濟部中央揉準局®c工消費合作社印製 4 5 583 7 B$ 4 22i; pi fcioc/OOS C8 ______D8 六、申請專利範圍 憶體記億胞內之該電荷儲存裝置爲揮發性。 27. —種程式化非揮發記憶體的系統,包括: 一記憶體陣列,複數個記憶體記憶胞,每一該記憶 咆具有一控制閘極、一汲極、一源極及.一電荷儲存裝置, 該電尙儲存裝IS以靜態電容相關連接至該源極、該汲極及 該控制閘極: 一監測該記憶體記憶胞內該電荷儲存裝置所儲存的 電荷總量之裝置,當與該些臨限電壓線性相關之電壓施用 至該記憶體陣列內該些記憶體記憶胞的該些汲極、該些源 極及該些控制閘極時,該電荷總量改變成爲相對應複數個 臨限m壓的複數個電荷狀態之-·來終止向該電荷儲存裝置 移動之電荷, 藉此,程式化成爲具有複數個記憶體記憶胞d 2 8 · —種程式化非揮發記億體系統使用之程式化方 法,該非揮發性記慷體包括非揮發性記憶體記億胞,每一 記憶胞具有一汲極、一源極、一控制閘極及一電荷儲存裝 置,該電荷儲存裝置以靜態電容相關連接至該源極、該汲 極及該控制閘極,用以依據該電荷儲存裝置內所儲存的電 荷來控制該源榈與該汲極間通道內所流動的電流,該程式 化方法__κ列步驟: - 施用電壓至該汲極、該源極及該控制閘極,該些電 壓與·臨限位準相關1:1.足以引起一電荷向該電荷儲存裝置 移動; 監測該源極及該汲極間通道內所流動的電流;以& 36 本紙张尺度適用中國S家榇準(CNS ) Α4規格(210X297公釐) ---------Η------'W------Φ (請先聞讀背面之注意事項再填寫本頁) 45583 7 422^1)1 I JoeOOS A8 B8 C8 D8 經濟部中央標率局員工消費合作社印策 七、申請專利範圍 當監測通道流動之電流到達相對應…湏調臨限電壓 之--·參考電流時,終ih施用至該源極、該汲極及該控制閘 極的電壓中至少一個1 29. —種程式化非揮發記憶體系統使用之程式化方 法,該非揮發性記憶體包括複數個非揮發性記憶體記憶 胞,每一記憶胞具有一源極、一汲極、一控制閘極及一電 荷儲存裝置,該電荷儲存裝置以靜態電容相關連接至該源 極、該汲極及該控制閘極,依據該電荷儲存裝置內所儲存 的電荷來控制該源極與該汲極間通道內所流動的電流,該 程式化方法_F列步驟: 施用電壓至該些非揮發性記億體記憶胞中被選定之 至少一個之該汲極、該源極及該控制閘極,該些電壓與一 預調臨限電壓相關;以及 當監測該些非揮發性記憶體記憶胞中被選定之至少 —個的該源極及該汲極間通道所流動之電流到達相對應一 預調臨限電壓之一參考電流時,終止施用至該源極、該汲 極及該控制閘極的電壓中至少一個。 30. _•種程式化非揮發記憶體系統使用之程式化方 法,該非揮發性記憶體包括複數個非揮發性記憶體記憶 胞,每一記憶胞具有一源極、-汲極、一控制閘極及一電 荷儲存裝置,該電荷儲存裝置以靜態電容相關連接至該源 極、該汲極及該控制閘極,依據該電荷儲存裝置内所儲存 的電荷來控制該源極與該汲極間通道內所流動的電歸,該 程式化方法下列步驟: 37 本紙張尺度逍用中國國家標率(CNS) A4规格(210X297公釐) (請先閲讀背面之注項再填寫本頁) *衣 谏 4 5 583 7 ρϋ' Λι (in Η Α8 Β8 CS D8 經濟部中央標準局負工消費合作社印裝 六、申請專利範圍 施用與複數個臨限位準相關之複數個臨限電壓中至 少…個至該呜非揮發性記憶體記憶胞中被選定的至少-個 的該汲極、該源極及該控制鬧極,並且施用固定電壓至該 汲極、該源極及該控制閘極中其餘的二電極; 監測該些記憶體記億胞中被選定的至少一個的通道 內所流動的爾流;以及 當監測該些非揮發性記憶體記憶胞中被選定之至少 一個的通道所流動之電流到達一參考電流時,終止施用至 該源極、該汲極及該控制閘極的電壓中至少一個。 3 1.…種程式化非揮發記憶體系統使用之程式化方 法,該非揮發性記憶體包括非揮發性記憶體記憶胞,每一 記憶胞具有一源極、一汲極、一控制閘極及一電荷儲存裝 置,該電荷儲存裝置以靜態電容相關連接至該源極、該汲 極及該控制閘極,依據該電荷儲存裝置內所儲存的電荷來 控制該源極與該汲極間通道內所流動的電流,該程式化方 法下列步驟: 分別施用電壓至該汲極、該源極及該控制閘極,該 些電壓足以弔來程式化; 監測該通道內所流動的電流;以及 當監測該通道内所流動的電流到達相對應複數個臨 限位準的複數個參考電流之一時,終止施用至該源極、該 汲極及該控制閘極的電壓中至少一個ϋ 3 2. —種程式化非揮發記憶體系統使用之程式化方 法,該非揮發性記憶體包括複數個非渾發性記憶體記憶 38 • -- (讀先閲讀背面之注意事項再填寫本頁) -t 本紙張尺度速用中國國家榇準(CNS ) Α4規格(210 X 297公釐) 3 8 5 5 8 8 8 8 ABC D 六、申請專利範圍 胞,每__•記憶胞具有一源極、-一汲極、一控制閘極及一電 荷儲存裝置,該電荷儲存裝置以靜態電容相關連接至該源 極、該汲極及該控制閘極,依據該電荷儲存裝置內所儲存 的電荷來控制該源極與該汲極間通道內所流動的電流,該 程式化方法卜列步驟: 分別施用電壓至至少一個被選定的非揮發性記憶體 記憶胞之該汲極、該源極及該控制閘極,該些電壓足以用 來程式化; 監測至少·個被選定的非揮發性記憶體記憶胞的通 道內所流動的電流;以及 當監測至少一個被選定的非揮發性記憶體記憶胞的 通道內所流動之電流到達相對應複數個臨限位準的複數個 參考電流中笮少--個時,終止施用至該源極、該汲極及該 控制閘極的電壓中至少一個。 ' 3 3 . ·種程式化非揮發記憶體系統使用之程式化方 鋰濟部中央橾準局負工消費合作社印衷 (婧先閲讀背面之注意事項再填寫本頁) 法,該非揮發性記憶體包括複數個非渾發性記億體記億 胞,每一記憶胞具有一源極、一汲極、一控制閘極及一電 荷儲存裝置,該電荷儲存裝置以靜態電容相關連接至該源 極、該汲極及該控制閘極,依據該電荷儲存裝置內所儲存 的電荷來控制該源極與該汲極間通道內所流動的電流,該 程式化方法下列步驟: 分別施用钔對應複數個臨限位準的複數個電臃中至 少…個节該呜非揮發性記憶體記憶胞中被選定的至少一個 之該汲極、該源極及該控制閘極;以及 3 9 本紙張尺度適用中國國家梯準(CNS ) A4規格(210X297公釐) A8 B8 C8 D8 〇 583 7 4 2 2Mpit' Joc/HOS 六、申請專利範圍 當監測該g非揮發性記憶體記憶胞中被選定的至少 一個的通道内所流動之電流到達相對應複數個臨限位準的 複數個參考電流中至少一個時,終止施用至該源極、該汲 極及該控制閘極的電壓中至少一個。 34. __ ·種程式化非揮發記憶體系統使用之程式化方 法,該程式化系統有選擇記憶胞的能力,並且該非揮發性 記憶體包括·記憶體陣列包括二個或二個以上的記憶體記 憶胞,每一記憶胞具有一源極、一汲極、+ -控制閘極及一 電荷儲存裝睛的一場效電晶體,該電荷儲存裝置以靜態電 容相關連接至該源極、該汲極及該控制閘極,依據儲存於 該電荷儲存裝置內的電荷總量來決定該記憶體記憶胞的臨 限電壓,該程式化方法下列步驟: 設定與複數個臨限電壓呈線性比例的電壓; 施用與複數個臨限電壓呈線性比例的該些電壓至該 些非揮發性記憶體記憶胞中被選定的至少一個的該汲極、 該源極及該控制閘極之··,並且施用足以程式化的固定電 壓至該汲極、該源極及該控制閘極中其餘的二電極;.以及 當每一被選定的記憶胞的通道內所流動之電流到達 一參考電流時,強制終止每一記憶胞的程式化,藉此程式 化該被選定的記憶胞。 35. •種程式化#揮發記憶體系統使用之程式化方 法,該程式化系統有選擇記憶胞的能力,並且該非揮發性 記憶體包括-記憶體陣列包括複數個記憶體記憶胞,每-記憶胞具有·源極、-汲極及一控制閘極的_-場效電晶體 nflv I 1«. n (請先閲讀背面之注項再填寫本頁) 、1T 嗥, 經濟部_央棣率局貝工消費合作社印製 4 5 583 7 A8 B8
    六、申請專利範圍 娌濟部中央橾隼局貝工消費合作杜印裝 及一電荷儲存裝置,該電荷儲存裝置以靜態電容相關連接 至該源極、該汲極及該控制閘極,該程式化方法下列步驟: 設定與複數個臨限電壓呈線性比例的電壓: 施用與複數個臨限電壓呈線性比例的該些電壓中至 少一個至該些記憶體記憶胞中被選定的至少一個;以及 當監測得被選定的記憶胞內之該電荷儲存裝置到達 與相對應施Ώ至該控制閘極的電壓之一臨限電壓相關的一 電荷位準時 '強制終止每一記憶胞的程式化,藉此程式化 該被選定的記憶咆。 3 6. —種程式化非揮發記憶體系統使用之程式化方 法,該程式化系統有選擇記憶胞的能力,並且該非揮發性 記憶體包括·記憶體陣列包括複數個記憶體記憶胞,.每一 記憶胞具有·源極、•汲極及一控制閘極的一場效電晶體 及一電荷儲存裝置,該電荷儲存裝置以靜態電容相關連接 至該源極、該汲極及該控制閘極,該程式化方法下列步驟: 設定與複數個臨限電壓呈線性比例的電壓,且設定 與該些臨限電壓相關在該些記憶體記憶胞內該源極及該汲 極內流動的固定電流値:以及 施用與複數個臨限電壓呈線性比例的該些電壓中至 少一個至該與記憶體記憶胞中被選定的至少一個之該控制 閘極,並且強制終止使用該些固定電流値的每一記憶胞之 程式化,藉此程式化該被選定的記憶胞。 3入·種程式化非揮發記憶體系統使用之程式化方 法,該程式化系統有選擇記憶胞的能力,並且該非揮發性 ----------A------訂------球 (讀先聞讀背*之注$項再填寫本頁) 本紙張尺度逍用中國國家橾隼(CNS > A4規格(210X297公釐)
TW087120928A 1997-12-31 1998-12-16 System and method for programming nonvolatile memory TW455837B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970080701A KR100327421B1 (ko) 1997-12-31 1997-12-31 비휘발성 메모리 소자의 프로그램 시스템 및 그의 프로그램 방법

Publications (1)

Publication Number Publication Date
TW455837B true TW455837B (en) 2001-09-21

Family

ID=19530414

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087120928A TW455837B (en) 1997-12-31 1998-12-16 System and method for programming nonvolatile memory

Country Status (6)

Country Link
US (1) US6097639A (zh)
JP (1) JPH11260080A (zh)
KR (1) KR100327421B1 (zh)
CN (1) CN1271637C (zh)
DE (1) DE19860506B4 (zh)
TW (1) TW455837B (zh)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL125604A (en) 1997-07-30 2004-03-28 Saifun Semiconductors Ltd Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge
US6275415B1 (en) * 1999-10-12 2001-08-14 Advanced Micro Devices, Inc. Multiple byte channel hot electron programming using ramped gate and source bias voltage
JP4057756B2 (ja) * 2000-03-01 2008-03-05 松下電器産業株式会社 半導体集積回路
US6396741B1 (en) * 2000-05-04 2002-05-28 Saifun Semiconductors Ltd. Programming of nonvolatile memory cells
US6490204B2 (en) 2000-05-04 2002-12-03 Saifun Semiconductors Ltd. Programming and erasing methods for a reference cell of an NROM array
US6233175B1 (en) * 2000-10-21 2001-05-15 Advanced Micro Devices, Inc. Self-limiting multi-level programming states
TW577082B (en) * 2000-12-15 2004-02-21 Halo Lsi Inc Fast program to program verify method
US6738289B2 (en) * 2001-02-26 2004-05-18 Sandisk Corporation Non-volatile memory with improved programming and method therefor
US6584017B2 (en) 2001-04-05 2003-06-24 Saifun Semiconductors Ltd. Method for programming a reference cell
US6717847B2 (en) * 2001-09-17 2004-04-06 Sandisk Corporation Selective operation of a multi-state non-volatile memory system in a binary mode
US6643169B2 (en) * 2001-09-18 2003-11-04 Intel Corporation Variable level memory
US6643181B2 (en) 2001-10-24 2003-11-04 Saifun Semiconductors Ltd. Method for erasing a memory cell
JP2003203488A (ja) * 2001-12-28 2003-07-18 Mitsubishi Electric Corp 不揮発性半導体メモリ
US7190620B2 (en) * 2002-01-31 2007-03-13 Saifun Semiconductors Ltd. Method for operating a memory device
US6975536B2 (en) * 2002-01-31 2005-12-13 Saifun Semiconductors Ltd. Mass storage array and methods for operation thereof
US6700818B2 (en) * 2002-01-31 2004-03-02 Saifun Semiconductors Ltd. Method for operating a memory device
US6917544B2 (en) 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
JP2004055012A (ja) * 2002-07-18 2004-02-19 Renesas Technology Corp 不揮発性半導体メモリ
US6826107B2 (en) 2002-08-01 2004-11-30 Saifun Semiconductors Ltd. High voltage insertion in flash memory cards
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
JP4249992B2 (ja) * 2002-12-04 2009-04-08 シャープ株式会社 半導体記憶装置及びメモリセルの書き込み並びに消去方法
US7073103B2 (en) * 2002-12-05 2006-07-04 Sandisk Corporation Smart verify for multi-state memories
US6925011B2 (en) * 2002-12-26 2005-08-02 Micron Technology, Inc. Programming flash memories
US6967896B2 (en) 2003-01-30 2005-11-22 Saifun Semiconductors Ltd Address scramble
US7178004B2 (en) 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
US7630237B2 (en) * 2003-02-06 2009-12-08 Sandisk Corporation System and method for programming cells in non-volatile integrated memory devices
US7142464B2 (en) * 2003-04-29 2006-11-28 Saifun Semiconductors Ltd. Apparatus and methods for multi-level sensing in a memory array
WO2005094178A2 (en) 2004-04-01 2005-10-13 Saifun Semiconductors Ltd. Method, circuit and systems for erasing one or more non-volatile memory cells
US7366025B2 (en) * 2004-06-10 2008-04-29 Saifun Semiconductors Ltd. Reduced power programming of non-volatile cells
JP4649156B2 (ja) * 2004-09-28 2011-03-09 シチズンホールディングス株式会社 半導体装置およびそのデータ書き込み方法
US7638850B2 (en) 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
US8053812B2 (en) 2005-03-17 2011-11-08 Spansion Israel Ltd Contact in planar NROM technology
US7274597B2 (en) 2005-05-31 2007-09-25 Infineon Technologies Flash Gmbh & Co. Kg Method of programming of a non-volatile memory cell comprising steps of applying constant voltage and then constant current
US8400841B2 (en) 2005-06-15 2013-03-19 Spansion Israel Ltd. Device to program adjacent storage cells of different NROM cells
US7656710B1 (en) 2005-07-14 2010-02-02 Sau Ching Wong Adaptive operations for nonvolatile memories
EP1746645A3 (en) 2005-07-18 2009-01-21 Saifun Semiconductors Ltd. Memory array with sub-minimum feature size word line spacing and method of fabrication
US7668017B2 (en) 2005-08-17 2010-02-23 Saifun Semiconductors Ltd. Method of erasing non-volatile memory cells
US7366013B2 (en) * 2005-12-09 2008-04-29 Micron Technology, Inc. Single level cell programming in a multiple level cell non-volatile memory device
US7808818B2 (en) 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
US8253452B2 (en) 2006-02-21 2012-08-28 Spansion Israel Ltd Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same
US7692961B2 (en) 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US7760554B2 (en) 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
US7701779B2 (en) 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
KR100806792B1 (ko) * 2006-09-01 2008-02-27 동부일렉트로닉스 주식회사 Sonos 플래시 소자의 문턱전압 계측 방법
JP5184310B2 (ja) * 2008-11-17 2013-04-17 ルネサスエレクトロニクス株式会社 不揮発性半導体メモリ装置
JP2010267368A (ja) * 2009-04-17 2010-11-25 Semiconductor Energy Lab Co Ltd 半導体記憶装置
US8369154B2 (en) 2010-03-24 2013-02-05 Ememory Technology Inc. Channel hot electron injection programming method and related device
US8467245B2 (en) 2010-03-24 2013-06-18 Ememory Technology Inc. Non-volatile memory device with program current clamp and related method
US8305820B2 (en) * 2010-04-29 2012-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. Switched capacitor based negative bitline voltage generation scheme
CN102254572A (zh) * 2010-05-17 2011-11-23 力旺电子股份有限公司 写入并同时验证非易失性存储单元的方法
KR102535414B1 (ko) 2016-05-17 2023-05-24 에스케이하이닉스 주식회사 균일한 프로그램 특성을 갖도록 하는 이피롬 메모리 장치 및 그 이피롬 메모리 장치의 프로그램 방법
CN107644659B (zh) * 2016-07-21 2020-08-18 中芯国际集成电路制造(上海)有限公司 一种多时序可编程存储器及电子装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5043940A (en) * 1988-06-08 1991-08-27 Eliyahou Harari Flash EEPROM memory systems having multistate storage cells
US5268870A (en) * 1988-06-08 1993-12-07 Eliyahou Harari Flash EEPROM system and intelligent programming and erasing methods therefor
US5422842A (en) * 1993-07-08 1995-06-06 Sundisk Corporation Method and circuit for simultaneously programming and verifying the programming of selected EEPROM cells
GB9423036D0 (en) * 1994-11-15 1995-01-04 Sgs Thomson Microelectronics An integrated circuit memory device
KR100192430B1 (ko) * 1995-08-21 1999-06-15 구본준 비휘발성 메모리 및 이 비휘발성 메모리를 프로그램하는 방법
KR0172831B1 (ko) * 1995-09-18 1999-03-30 문정환 비휘발성 메모리를 프로그램하는 방법
KR100223868B1 (ko) * 1996-07-12 1999-10-15 구본준 비휘발성 메모리를 프로그램하는 방법
US5814854A (en) * 1996-09-09 1998-09-29 Liu; David K. Y. Highly scalable FLASH EEPROM cell
KR100232190B1 (ko) * 1996-10-01 1999-12-01 김영환 비휘발성 메모리장치

Also Published As

Publication number Publication date
DE19860506A1 (de) 1999-07-08
CN1232271A (zh) 1999-10-20
US6097639A (en) 2000-08-01
DE19860506B4 (de) 2006-03-23
JPH11260080A (ja) 1999-09-24
CN1271637C (zh) 2006-08-23
KR100327421B1 (ko) 2002-07-27
KR19990060474A (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
TW455837B (en) System and method for programming nonvolatile memory
JP3211146B2 (ja) 不揮発性メモリをプログラムする方法
KR100953373B1 (ko) 일시적 동요를 이용한 트랜지스터들 및 소형 디바이스들을위한 잡음 감소 기술
JP2789333B2 (ja) 非揮発性メモリをプログラムする方法
TWI232455B (en) Semiconductor memory device and method for correcting a reference cell
US7643348B2 (en) Predictive programming in non-volatile memory
JP4420823B2 (ja) 感知動作が改善された不揮発性メモリおよび方法
TWI351700B (en) Method and system that compensate for coupling dur
KR100205309B1 (ko) 비휘발성 메모리셀 및 이 비휘발성 메모리셀을 프로그래밍하는 방법
US7551483B2 (en) Non-volatile memory with predictive programming
JP2010524147A (ja) 不揮発性メモリと予測プログラミングの方法
TW200403672A (en) Method for programming a flash memory cell
JP2005506653A (ja) メモリセルを消去するための方法
TW419663B (en) Non-volatile semiconductor
TW394949B (en) A non-volatile semiconductor memory device which allows for program checking and erasablity
JP3562043B2 (ja) 不揮発性記憶装置
TWI291699B (en) Method of reading the bits of nitride read-only memory cell
EP1656677A1 (en) Improved erase and read schemes for charge trapping non-volatile memories
US20110249501A1 (en) Dynamic polarization for reducing stress induced leakage current
US7782678B2 (en) Self-timed integrating differential current sense amplifier
TWI323464B (en) Alternate sensing techniques for non-volatile memories
US20090190408A1 (en) Method of Operating an Integrated Circuit, Integrated Circuit and Method to Determine an Operating Point
US20090122616A1 (en) Non-volatile memory device and method of controlling a bulk voltage thereof
TW410481B (en) Flash memory cell and array with improved pre-program and erase characteristics
US7751251B2 (en) Current sensing scheme for non-volatile memory

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees