JP2005303298A - 磁気トンネル接合型磁気ランダムアクセスメモリセル、磁気トンネル接合型磁気ランダムアクセスメモリセルアレイ、ならびに磁気トンネル接合型磁気ランダムアクセスメモリセルの選択記録方法 - Google Patents

磁気トンネル接合型磁気ランダムアクセスメモリセル、磁気トンネル接合型磁気ランダムアクセスメモリセルアレイ、ならびに磁気トンネル接合型磁気ランダムアクセスメモリセルの選択記録方法 Download PDF

Info

Publication number
JP2005303298A
JP2005303298A JP2005110125A JP2005110125A JP2005303298A JP 2005303298 A JP2005303298 A JP 2005303298A JP 2005110125 A JP2005110125 A JP 2005110125A JP 2005110125 A JP2005110125 A JP 2005110125A JP 2005303298 A JP2005303298 A JP 2005303298A
Authority
JP
Japan
Prior art keywords
layer
magnetic
tunnel junction
random access
access memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005110125A
Other languages
English (en)
Other versions
JP5036135B2 (ja
Inventor
Guo Yimin
一民 郭
Po Kang Wang
王　伯剛
Shi Xizeng
西▲増▼ 石
Tai Min
閔　泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Headway Technologies Inc
Applied Spintronics Inc
Original Assignee
Headway Technologies Inc
Applied Spintronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Headway Technologies Inc, Applied Spintronics Inc filed Critical Headway Technologies Inc
Publication of JP2005303298A publication Critical patent/JP2005303298A/ja
Application granted granted Critical
Publication of JP5036135B2 publication Critical patent/JP5036135B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】 強磁性フリー層の磁化状態を安定化することにより、熱的要因および磁気的要因に起因して誤作動することを抑制することが可能な磁気トンネル接合型磁気ランダムアクセスメモリセルを提供する。
【解決手段】 隣接軟磁性層２４を含む複合構造を有するようにビット線２０を構成する。ビット線２０のうちの隣接軟磁性層２４とＭＴＪ素子５０のうちの強磁性フリー層３８とが互いに静磁気的に結合されるため、そのＭＴＪ素子５０が形状磁気異方性を有していると、強磁性フリー層３８の磁化状態が相対的に高安定な状態（強磁性フリー層３８の磁化方向がロックされたＣ状態）と相対的に低安定な状態（強磁性フリー層３８の磁化方向がアンロックされたＳ状態）との間において切り換えられながら、ＭＴＪ−ＭＲＡＭセル１５０が選択されることにより情報が記録される。
【選択図】 図１Ａ

Description

本発明は、磁気トンネル接合を利用した磁気トンネル接合型磁気ランダムアクセスメモリセル、複数の磁気トンネル接合型磁気ランダムアクセスメモリセルにより構成された磁気トンネル接合型磁気ランダムアクセスメモリセルアレイ、ならびに複数の磁気トンネル接合型磁気ランダムアクセスメモリセルの中から記録対象の磁気トンネル接合型磁気ランダムアクセスメモリセルを選択して情報を記録する磁気トンネル接合型磁気ランダムアクセスメモリセルの選択記録方法に関する。
磁気トンネル接合（ＭＴＪ；magnetic tunnel junction）素子は、２つの電極を含んで構成されており、より具体的には２つの強磁性層が薄い絶縁性トンネルバリア層を挟んで積層された積層構造を有している。この絶縁性トンネルバリア層は、２つの強磁性層の間において電荷（一般に電子）が量子力学的トンネリング現象を利用して移動（トンネリング）可能なものである。この電子が絶縁性トンネルバリア層をトンネリングする確率（トンネリング確率）を上昇させるためには、その絶縁性トンネルバリア層の厚さが十分に薄くなければならない。
トンネリング確率は、電子のスピンに依存しており、より具体的には電子のスピンの差異に伴うトンネリングの発生可能性に依存している。すなわち、電子が絶縁性トンネルバリア層をトンネリングする際に流れる電流（トンネリング電流）は、スピンアップ電子の数とスピンダウン電子の数との間の比率に依存し、その比率は、２つの強磁性層の磁化方向に対する電子のスピン配向に依存する。これにより、通電時において２つの強磁性層の磁化方向が変化すると、トンネリング電流は２つの強磁性層の間の相対的な磁化方向の関数として変化する。したがって、ＭＴＪ素子では、トンネリング電流を測定することにより、２つの強磁性層の間の相対的な磁化方向を検出することが可能である。また、ＭＴＪ素子では、２つの強磁性層の間の相対的な磁化方向に応じて抵抗が変化するため、その抵抗を測定することも可能である。
ＭＴＪ素子を情報記憶デバイスに利用するためには、２つの強磁性層のうちの一方の強磁性層の磁化方向が他方の強磁性層の磁化方向に対して変化する際にトンネリング電流および抵抗が変化する現象を利用して、それらのトンネリング電流および抵抗を測定することにより２つの強磁性層の間の相対的な磁化方向の変化を検出する必要がある。
特に、情報記憶デバイスに利用されるＭＴＪ素子では、そのＭＴＪ素子に情報を記録可能とするために、２つの強磁性層の磁化方向を互いに平行な状態（低抵抗状態）と互いに反平行な状態（高抵抗状態）との間において切り換え可能な２つの磁化状態を有することが必要である。このＭＴＪ素子に関する２つの磁化状態は、トンネリング電流または抵抗を測定することにより検出することが可能である。ＭＴＪ素子では、一般に、強磁性フリー層の磁化方向は自由に回転可能となるように設定されるが、実際のところは、強磁性フリー層の磁化方向は容易軸（結晶磁気異方性の方向）に沿って特定の方向に配向しやすい傾向を有している。これに対して、ピンド層の磁化方向は、容易軸に沿って特定の方向に永久的に配向される（固定される）。強磁性フリー層の磁化方向がピンド層の磁化方向に沿って配向されない場合、ＭＴＪ素子の抵抗は最大となり、一方、強磁性フリー層の磁化方向がピンド層の磁化方向に沿って配向された場合、ＭＴＪ素子の抵抗は最小となる。
ＭＴＪ素子を利用した情報記憶デバイス、すなわち磁気トンネル接合型磁気ランダムアクセスメモリ（ＭＴＪ−ＭＲＡＭ；magnetic random access memory ）セルアレイ（以下、単に「ＭＴＪ−ＭＲＡＭ」ともいう。）を構成する複数のＭＴＪ−ＭＲＡＭセルは、一般に、上記したＭＴＪ素子と共に、記録用の電流を流すための電流線（記録線）としてワード線およびビット線を併せて備えており、そのＭＴＪ素子は、ワード線とビット線とが互いに交差する位置において、それらのワード線およびビット線により挟まれるように配置されている。ワード線およびビット線の双方が作動し、すなわちワード線およびビット線の双方に電流が流れると、ＭＴＪ素子において強磁性フリー層の磁化方向が変化することにより情報が記録される。これに対して、ワード線またはビット線のいずれか一方のみが作動している場合には、ＭＴＪ素子の抵抗が測定され、すなわちＭＴＪ素子に記録されている情報が再生される。
この種のＭＴＪ素子の構成に関しては、既にいくつかの態様が知られている。具体的には、ギャラガー（Gallagher ）等は、フリー層と共に強磁性ピンド層を併せて備えたＭＴＪ素子を提案している（例えば、特許文献１参照。）。この強磁性ピンド層の磁化方向は、その強磁性ピンド層の膜面内に存在しているが、フリー層の磁化方向が自由に回転可能である一方で、強磁性ピンド層の磁化方向は回転不能である。これらのフリー層および強磁性ピンド層は、絶縁性トンネルバリア層を挟んで積層されている。
米国特許第５６５０９５８号明細書
ＭＴＪ−ＭＲＡＭは、ダイナミックランダムアクセスメモリ（ＤＲＡＭ；dynamic random access memory）などの他の情報記憶デバイスと競合するものであるが、そのＭＴＪ−ＭＲＡＭでは、一般に、サブミクロン寸法となるようにＭＴＪ素子が極めて小さく形成される。パーキン（Parkin）等は、２つの強磁性層（フリー層を含む）がスペーサ層を挟んで互いに反平行に磁化されるように積層され、特に、スペーサ層が２つの強磁性層の間の交換結合を妨げると共に直接的な双極子結合を許容するように構成されたＭＴＪ−ＭＲＡＭを提案している（例えば、特許文献２参照。）。この種のＭＴＪ−ＭＲＡＭでは、フリー層が閉磁気ループを構成しており、２つの強磁性層の磁化方向が同時に回転する。
米国特許第６１６６９４８号明細書
この種のＭＴＪ−ＭＲＡＭに関して、パーキンは、サブミクロン寸法となるようにＭＴＪ素子を形成した場合に、１０Ｍｂｉｔ〜１００Ｍｂｉｔの容量範囲内においてＤＲＡＭと競合し得ることを指摘していると共に、そのサブミクロンに至るＭＴＪ素子の小さな寸法が重大な問題、具体的には超常磁性と関連し得ることを併せて指摘している。この超常磁性では、ＭＴＪ素子の寸法が小さすぎるために十分な磁気異方性（磁化方向を維持するために必要な磁気的性質）が得られにくいため、そのＭＴＪ素子において磁化が熱の影響を受けて自然に変動する。ＭＴＪ素子の断面積が極めて小さい場合に、上記した超常磁性に起因する問題を解決するするためには、強磁性層の厚さを大きくする必要がある。ただし、強磁性層の厚さを大きくした場合には、その強磁性層の磁化方向を回転させるために必要な磁界も大きくなるため、超常磁性に起因する問題が解決されることによりＭＴＪ素子が熱的に安定化する一方で、消費電流が増加してしまう。
ＭＴＪ素子が磁化方向を維持する性質を有し、すなわちワード線およびビット線に電流が流れていないときにＭＴＪ素子において情報を維持するためには、そのＭＴＪ素子が十分な磁気異方性を有している必要がある。このＭＴＪ素子の寸法が小さくされてきた過程では、磁気異方性を確保するために多様な形状（例えば長方形、菱形または楕円など）を有するようにＭＴＪ素子を形成してきた経緯に基づき、そのＭＴＪ素子では結晶磁気異方性の損失分が形状磁気異方性を利用して補填される。
ところが、ＭＴＪ素子は依然として磁気異方性の観点において問題を抱えている。すなわち、ＭＴＪ素子の形状に起因する重要な問題は、非円形となるようにＭＴＪ素子を構成した場合に生じる不要な磁界、すなわち非円形の形状的要因に起因して生じる不規則で制御不能なエッジ磁界である。ＭＴＪ素子の寸法が小さくなると、そのＭＴＪ素子自体の磁化に対してエッジ磁界が相対的に大きくなるため、ＭＴＪ−ＭＲＡＭにおいて情報を記録または再生する際に、エッジ磁界に起因した悪影響が生じる。ＭＴＪ素子の形状磁気異方性が十分に大きくなると、超常磁性に起因する悪影響は低減されるが、ＭＴＪ素子に情報を記録する際にフリー層の磁化方向を回転させるために大電流を要してしまう。
このＭＴＪ素子の形状磁気異方性が大きい場合に大電流を要する問題を解決するためには、低電流において磁界を集中させるメカニズムを開発すればよい。ダーラム（Durlam）等は、ダマスク模様の電流線（銅（Ｃｕ））の周囲に、磁束を集中させるための軟磁性層（ニッケル鉄合金（ＮｉＦｅ））を設けたＭＴＪ−ＭＲＡＭを提案している（例えば、特許文献３参照。）。この軟磁性層は、電流線（ディジット線）を三方から囲むように設けられている。
米国特許第６２１１０９０Ｂ１号明細書
従来設計のＭＴＪ−ＭＲＡＭでは、ワード線とビット線とが互いに交差する位置にＭＴＪ−ＭＲＡＭセルが配置されている場合に、それらのワード線およびビット線の双方に電流が流れることにより記録対象のＭＴＪ−ＭＲＡＭが選択され（選択状態に切り換えられ）、そのＭＴＪ−ＭＲＡＭセルに情報が記録される。このとき、電流が流れているワード線およびビット線が互いに交差する位置に配置されているＭＴＪ−ＭＲＡＭセル以外のＭＲＡＭセル、すなわち電流が流れているワード線と電流が流れていないビット線とが互いに交差する位置に配置されているＭＴＪ−ＭＲＡＭセル、あるいは電流が流れていないワード線と電流が流れているビット線とが互いに交差する位置に配置されているＭＴＪ−ＭＲＡＭセルでは、そのワード線またはビット線に流れている電流に基づく磁界のみが付与される。この種の磁界が付与されるＭＴＪ−ＭＲＡＭセルの状態は、いわゆる「半選択」された状態と呼ばれる。ＭＴＪ−ＭＲＡＭでは、選択されたＭＴＪ−ＭＲＡＭセルのみにおいて強磁性フリー層の磁化方向が反転することにより情報が記録され、半選択されたＭＴＪ−ＭＲＡＭセルでは強磁性フリー層の磁化方向が切り換えられることにより情報が記録されてはならない。
ＭＴＪ−ＭＲＡＭを構成している各ＭＴＪ−ＭＲＡＭセルは、２つの磁界、すなわちワード線に流れている電流に基づいて生じる磁界およびビット線に流れている電流に基づいて生じる磁界が互いに重ね合わされた影響下において、活性（作動可能）であると考えられる。ワード線またはビット線のいずれか一方のみに電流が流れている場合には、ＭＴＪ−ＭＲＡＭセルに付与される磁界（局所磁界）が磁化方向を反転させるのに十分でないため、ＭＴＪ−ＭＲＡＭセルが不活性（作動不能）であると言える。ところが、この種の作動機構を有するＭＴＪ−ＭＲＡＭでは、１つの問題が生じる。すなわち、ＭＴＪ−ＭＲＡＭセルの寸法が小さくなりすぎると、そのＭＴＪ−ＭＲＡＭセルが不活性であるにもかかわらずに、局所磁界の影響を受けて意図せずに磁化方向が反転してしまう。
この意図しない磁化方向の反転に関する問題を解決するために、ブルームキスト（Bloomquist）等は、ＭＴＪ−ＭＲＡＭセルの下方側に位置する記録線をほぼ完全に被覆するように被覆層を設けたＭＴＪ−ＭＲＡＭを提案している（例えば、特許文献４参照。）。この被覆層は、記録線の上方に空間を確保するため、ＭＴＪ素子に隣接されるように２つの磁極（ワード線，ビット線）を配置させる。この被覆層を備えたＭＴＪ−ＭＲＡＭでは、記録線に電流を流すことにより、ＭＴＪ−ＭＲＡＭセルに大きな磁界が付与される。
米国特許第６６６１６８８Ｂ２号明細書
また、バタチャラヤ（Bhattacharayya）等は、記録線が分割されており、その分割された記録線を利用して情報が記録されるＭＴＪ−ＭＲＡＭを提案している。各記録線は、電流が流れることにより生じる磁界を増加させるために、高透磁率を有する軟磁性材料により構成されている。
また、シャルマ（Sharma）等は、二重リファレンス層を備えた磁気メモリセル内に軟磁性リファレンス層（すなわちピンド層）を形成するためのシード層として機能する被覆ビット線を提案している（例えば、特許文献５参照。）。
米国特許第６５９３６０８Ｂ１号明細書
また、ジョーンズ（Jones ）等は、溝に形成された自己配向型の被覆ビット線を提案している（例えば、特許文献６参照。）。
米国特許第６５５５８５８Ｂ１号明細書
さらに、リゾー（Rizzo ）等は、導電線に平行な形状磁気異方性を有するように、磁性材料を使用して被覆層を形成する方法を提案している（例えば、特許文献７参照。）。この被覆層は、導電層を被覆しており、形状磁気異方性に非平行な誘発磁気異方性を有している。これらの２種類の磁気異方性が組み合わされることにより、被覆層の透磁率が増加すると共に、導電線に電流が流れた際に生じる磁界が増加する。
米国特許第６４３００８５Ｂ１号明細書
ところで、ＭＴＪ−ＭＲＡＭの記録性能を安定化させるためには、ＭＴＪ−ＭＲＡＭセルに記録されている情報を維持し、すなわち熱的要因および磁気的要因に起因してＭＴＪ−ＭＲＡＭセルが誤作動することにより意図せずに情報が消去または上書きされることを抑制するために、強磁性フリー層の磁化状態を可能な限り安定化させる必要がある。しかしながら、上記した一連の従来のＭＴＪ−ＭＲＡＭでは、強磁性フリー層の磁化状態を切り換えるための磁界を増加させる観点において利点を有するものの、その強磁性フリー層の磁化状態を安定化させる観点においては未だ十分と言えないため、多分に改善の余地がある。したがって、ＭＴＪ−ＭＲＡＭの記録性能の安定化を実現するためには、強磁性フリー層の磁化状態を可能な限り安定化させることが可能な技術の確立が望まれるところである。この場合には、特に、ＭＴＪ−ＭＲＡＭセルの選択または非選択を安定に切り換えることにより、複数のＭＴＪ−ＭＲＡＭセルの中から記録対象のＭＴＪ−ＭＲＡＭセルを選択して記録可能であることも重要である。
本発明はかかる問題点に鑑みてなされたもので、その第１の目的は、強磁性フリー層の磁化状態を安定化することにより、熱的要因および磁気的要因に起因して誤作動することを抑制することが可能な磁気トンネル接合型磁気ランダムアクセスメモリセルおよび磁気トンネル接合型磁気ランダムアクセスメモリセルアレイを提供することにある。
また、本発明の第２の目的は、選択または非選択を安定に切り換えることが可能な磁気トンネル接合型磁気ランダムアクセスメモリセルおよび磁気トンネル接合型磁気ランダムアクセスメモリセルアレイを提供することにある。
さらに、本発明の第３の目的は、強磁性フリー層の磁化状態を安定に切り換えながら磁気トンネル接合型磁気ランダムアクセスメモリセルを選択して情報を記録することが可能な磁気トンネル接合型磁気ランダムアクセスメモリセルの選択記録方法を提供することにある。
本発明に係る磁気トンネル接合型磁気ランダムアクセスメモリセルは、第１の方向に延在するワード線と、ワード線と異なる階層において、第１の方向と交差する第２の方向に延在すると共に隣接軟磁性層を含む複合構造を有するビット線と、ワード線とビット線との間に配置され、隣接軟磁性層に静磁気的に結合されることにより相対的に高安定な磁化状態と相対的に低安定な磁化状態との間において磁化状態を切り換え可能な２つの切換モードを有する強磁性フリー層を含む磁気トンネル接合素子とを備えたものである。
本発明に係る磁気トンネル接合型磁気ランダムアクセスメモリセルアレイは、強磁性フリー層を含む磁気トンネル接合素子と、隣接軟磁性層を含むビット線とを備えた磁気トンネル接合型磁気ランダムアクセスメモリセルを複数有し、各磁気トンネル接合型磁気ランダムアクセスメモリセルにおいて磁気トンネル接合素子のうちの強磁性フリー層が相対的に高安定な磁化状態と相対的に低安定な磁化状態との間において磁化状態を切り換え可能であることにより、その強磁性フリー層の磁化方向がロックまたはアンロック可能であり、強磁性フリー層の磁化状態がその強磁性フリー層と隣接軟磁性層との間の静磁気的結合に基づいて生じているものである。
本発明に係る磁気トンネル接合型磁気ランダムアクセスメモリセルまたは磁気トンネル接合型磁気ランダムアクセスメモリセルアレイでは、ビット線が隣接軟磁性層を含む複合構造を有しているため、そのビット線のうちの隣接軟磁性層と磁気トンネル接合素子のうちの強磁性フリー層とが互いに静磁気的に結合される。この場合には、磁気トンネル接合素子が磁気異方性（例えば形状磁気異方性または結晶磁気異方性）を有していると、強磁性フリー層の磁化状態が相対的に高安定な磁化状態と相対的に低安定な磁化状態との間において切り換えられながら、磁気トンネル接合型磁気ランダムアクセスメモリセルが選択されることにより情報が記録される。
本発明に係る磁気トンネル接合型磁気ランダムアクセスメモリセルの選択記録方法は、相対的に高安定な磁化状態と相対的に低安定な磁化状態との間において磁化状態を切り換え可能な強磁性フリー層を含む磁気トンネル接合素子と、その磁気トンネル接合素子の一方側に配置されたワード線および他方側に配置されたビット線とを備えると共に、初期状態において強磁性フリー層が相対的に高安定な磁化状態を有する磁気トンネル接合型磁気ランダムアクセスメモリセルを選択して情報を記録する方法であり、磁気トンネル接合型磁気ランダムアクセスメモリセルに電流を流すステップが、ワード線に時間Ｔ１において第１の電流値を有する電流Ｉ１を第１の方向に流すことにより、強磁性フリー層の磁化方向を回転させずに相対的に高安定な磁化状態から相対的に低安定な磁化状態に磁化状態を切り換える第１のステップと、ビット線に時間Ｔ１よりも大きな時間Ｔ２において第２の電流値を有する電流Ｉ２を第１の方向と交差する第２の方向に流すことにより、強磁性フリー層の磁化方向を反転させる第２のステップと、ワード線に時間Ｔ２よりも大きな時間Ｔ３において第３の電流値を有する電流Ｉ３を第１の方向と反対の第３の方向に流すことにより、強磁性フリー層の磁化方向を回転させずに相対的に低安定な磁化状態から相対的に高安定な磁化状態に磁化状態を切り換える第３のステップと、時間Ｔ３よりも大きな時間Ｔ４においてビット線に流していた電流の電流値をゼロまで減少させる第４のステップと、時間Ｔ４よりも大きな時間Ｔ５においてワード線に流していた電流の電流値をゼロまで減少させる第５のステップとを含むものである。
本発明に係る磁気トンネル接合型磁気ランダムアクセスメモリセルの選択記録方法では、上記したステップを経てワード線およびビット線に順次電流が流されることにより、上記したように、強磁性フリー層の磁化状態が相対的に高安定な磁化状態と相対的に低安定な磁化状態との間において切り換えられながら、磁気トンネル接合型磁気ランダムアクセスメモリセルが選択されることにより情報が記録される。
本発明に係る磁気トンネル接合型磁気ランダムアクセスメモリセルでは、磁気トンネル接合素子が角部が丸みを帯びた三角形状の断面形状を有しており、強磁性フリー層が隣接軟磁性層に静磁気的に結合されているときに、その強磁性フリー層が内部に２つの磁路を生じさせる形状磁気異方性を有することにより２つの切換モードを有していてもよいし、あるいは磁気トンネル接合素子が外部磁場中においてアニールされたことにより結晶磁気異方性を有しており、強磁性フリー層が隣接軟磁性層に静磁気的に結合されているときに、その強磁性フリー層が内部に２つの磁路を生じさせる結晶磁気異方性を有することにより２つの切換モードを有していてもよい。
また、本発明に係る磁気トンネル接合型磁気ランダムアクセスメモリセルでは、ビット線が、隣接軟磁性層と、その隣接軟磁性層の一方の面に設けられた第１の非磁性導電性層と、隣接軟磁性層の他方の面に設けられた第２の非磁性導電性層とを含み、そのビット線中では第１の非磁性導電性層および第２の非磁性導電性層において優先的に電流が流れるようにするのが好ましい。この場合には、第１の非磁性導電性層および第２の非磁性導電性層がいずれも銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、銅銀合金（ＣｕＡｇ）、タンタル（Ｔａ）、クロム（Ｃｒ）、ニッケルクロム合金（ＮｉＣｒ）、ニッケル鉄クロム合金（ＮｉＦｅＣｒ）、ルテニウム（Ｒｕ）またはロジウム（Ｒｈ）により構成されていると共に１００ｎｍ未満の厚さを有していてもよい。また、隣接軟磁性層がコバルト（Ｃｏ）、鉄（Ｆｅ）およびニッケル（Ｎｉ）を含む合金により構成されていると共に強磁性フリー層の厚さの５倍未満の厚さを有していてもよい。
また、本発明に係る磁気トンネル接合型磁気ランダムアクセスメモリセルでは、磁気トンネル接合素子が、シード層と、反強磁性ピンニング層と、互いに等しくかつ反平行な磁気モーメントを有する第１の強磁性層および第２の強磁性層が第１の結合層を挟んで積層された積層構造を有するシンセティックフェリ磁性ピンド層と、絶縁性トンネルバリア層と、強磁性フリー層と、保護層とがこの順に積層された積層構造を有していてもよい。この場合には、強磁性フリー層が互いに等しくかつ反平行な磁気モーメントを有する第３の強磁性層および第４の強磁性層が第２の結合層を挟んで積層された積層構造を有するシンセティックフェリ磁性フリー層であり、第３の強磁性層と第４の強磁性層との間の磁気モーメントの差異がそれらの第３の強磁性層または第４の強磁性層のうちのいずれか一方の磁気モーメントよりも小さくなっていてもよい。なお、反強磁性ピンニング層が白金マンガン合金（ＰｔＭｎ）、ニッケルマンガン合金（ＮｉＭｎ）、オスミウムマンガン合金（ＯｓＭｎ）、イリジウムマンガン合金（ＩｒＭｎ）、酸化ニッケル（ＮｉＯ）またはコバルトニッケル合金酸化物（ＣｏＮｉＯ）により構成されていると共に４ｎｍ以上３０ｎｍ以下の範囲内の厚さを有しており、第１の強磁性層、第２の強磁性層、第３の強磁性層および第４の強磁性層がいずれもコバルト鉄合金（ＣｏＦｅ）、コバルト鉄合金ホウ化物（ＣｏＦｅＢ）またはニッケル鉄合金（ＮｉＦｅ）により構成されていると共に１ｎｍ以上１０ｎｍ以下の範囲内の厚さを有しており、第１の結合層および第２の結合層がロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、銅（Ｃｕ）またはクロム（Ｃｒ）により構成されていると共に第１の強磁性層および第２の強磁性層を互いに反平行に結合させることが可能な厚さを有していてもよい。特に、隣接軟磁性層と強磁性フリー層との間の間隔がその強磁性フリー層の幅の５分の１未満であるのが好ましい。
また、本発明に係る磁気トンネル接合型磁気ランダムアクセスメモリセルでは、ビット線の幅が磁気トンネル接合素子の幅の５０％よりも大きくなっていると共に、そのビット線の厚さが１００ｎｍ未満であるのが好ましい。
また、本発明に係る磁気トンネル接合型磁気ランダムアクセスメモリセルでは、ワード線が磁気トンネル接合素子から遠い側に被覆軟磁性層を含んでいてもよい。
本発明に係る磁気トンネル接合型磁気ランダムアクセスメモリセルアレイでは、磁気トンネル接合素子が角部が丸みを帯びた三角形状の断面形状を有しており、強磁性フリー層が内部に２つの磁路を生じさせる形状磁気異方性を有することにより磁化状態を切り換え可能であってもよい。
本発明に係る磁気トンネル接合型磁気ランダムアクセスメモリセルの選択記録方法では、第１の電流値が１ｍＡ以上１０ｍＡ以下の範囲内となるように電流Ｉ１を流し、第２の電流値が０．５ｍＡ以上５ｍＡ以下の範囲内となるように電流Ｉ２を流し、第３の電流値が０．２ｍＡ以上２ｍＡ以下の範囲内となるように電流Ｉ３を流してもよい。
本発明に係る磁気トンネル接合型磁気ランダムアクセスメモリセルまたは磁気トンネル接合型磁気ランダムアクセスメモリセルアレイによれば、ビット線が隣接軟磁性層を含む複合構造を有している構造的特徴に基づき、隣接軟磁性層と強磁性フリー層との間の静磁気的と共に磁気トンネル接合素子の磁気異方性を併せて利用して、強磁性フリー層の磁化状態が相対的に高安定な磁化状態と相対的に低安定な磁化状態との間において切り換えられながら磁気トンネル接合型磁気ランダムアクセスメモリセルが選択されることにより情報が記録される。したがって、強磁性フリー層の磁化状態を安定化することにより、熱的要因および磁気的要因に起因して誤作動することを抑制することができると共に、選択または非選択を安定に切り換えることもできる。
さらに、本発明に係る磁気トンネル接合型磁気ランダムアクセスメモリセルの選択記録方法によれば、上記したステップを経てワード線およびビット線に順次電流を流す方法的特徴に基づき、強磁性フリー層の磁化状態が相対的に高安定な磁化状態と相対的に低安定な磁化状態との間において切り換えられながら磁気トンネル接合型磁気ランダムアクセスメモリセルが選択されることにより情報が記録される。したがって、強磁性フリー層の磁化状態を安定に切り換えながら磁気トンネル接合型磁気ランダムアクセスメモリセルを選択して情報を記録することができる。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
まず、図１Ａ、図１Ｂおよび図２を参照して、本発明の一実施の形態に係る磁気トンネル接合型磁気ランダムアクセスメモリ（ＭＴＪ−ＭＲＡＭ）セルアレイの構成について説明する。図１Ａおよび図１Ｂは、ＭＴＪ−ＭＲＡＭセルアレイ５００の構成を表しており、図１Ａは断面構成（ＸＺ面に沿った断面構成）を示し、図１Ｂは平面構成（Ｚ軸方向から見た平面構成）を示している。また、図２は、ＭＴＪ−ＭＲＡＭセルアレイ５００の磁化状態を説明するためのものであり、図１Ｂに対応する平面構成を示している。
なお、本発明の「磁気トンネル接合型磁気ランダムアクセスメモリ（ＭＴＪ−ＭＲＡＭ）セル」は本実施の形態に係るＭＴＪ−ＭＲＡＭセルアレイ５００を構成するもの（ＭＴＪ−ＭＲＡＭセル１５０，１５１）であり、本発明の「磁気トンネル接合型磁気ランダムアクセスメモリ（ＭＴＪ−ＭＲＡＭ）セルの選択記録方法」は本実施の形態に係るＭＴＪ−ＭＲＡＭセルアレイ５００の動作に基づいて実現されるため、それらの「磁気トンネル接合型磁気ランダムアクセスメモリセル」および「磁気トンネル接合型磁気ランダムアクセスメモリセルの選択記録方法」に関しては、以下で併せて説明する。
本実施の形態に係るＭＴＪ−ＭＲＡＭセルアレイ５００は、情報が磁気的に記録される情報記憶デバイスであり、複数のＭＴＪ−ＭＲＡＭセルを含んで構成されている。すなわち、ＭＴＪ−ＭＲＡＭセルアレイ５００は、図１Ａおよび図１Ｂに示したように、複数のＭＴＪ−ＭＲＡＭセルが互いに電気的に接続されることによりマトリックス状に配列された集合体（アレイ）である。なお、図１Ｂでは、複数のＭＴＪ−ＭＲＡＭセルを代表して、互いに隣り合う２つのＭＴＪ−ＭＲＡＭセル１５０，１５１を示しており、図１Ａでは、ＭＴＪ−ＭＲＡＭセル１５０のみを示している。
ＭＴＪ−ＭＲＡＭセル１５０は、図１Ａおよび図１Ｂに示したように、Ｙ軸方向（第１の方向）に延在するワード線１０と、そのワード線１０と異なる階層において、Ｙ軸方向と交差するＸ軸方向（第２の方向）に延在するビット線２０と、それらのワード線１０とビット線２０との間に配置された磁気トンネル接合（ＭＴＪ）素子５０とを備えている。より具体的には、ＭＴＪ−ＭＲＡＭセル１５０は、例えば、ビット線２０と、ＭＴＪ素子５０と、リードワード線４２と、絶縁層１００と、ワード線１０とがこの順に（Ｚ軸方向に）積層された積層構造を有している。
ワード線１０は、ＭＴＪ素子５０にアクセスして情報を記録または再生するために、必要に応じて電流が流れる電流線（記録線）である。このワード線１０は、例えば、図１Ａに示したように、ＭＴＪ素子５０から遠い側に被覆軟磁性層４４を含んでいる。より具体的には、ワード線１０は、例えば、ＭＴＪ素子５０に近い側から順に、導電層４３と、上記した被覆軟磁性層４４とが積層された積層構造（２層構造）を有している。この被覆軟磁性層４４は、ワード線１０に電流が流れることにより生じる磁界を増加させるためのものである。
なお、ワード線１０は、例えば、必ずしも軟磁性被覆４４を含む２層構造を有していなければならないわけではなく、その被覆軟磁性層４４を含まずに導電層４３のみからなる単層構造を有していてもよい。
ＭＴＪ素子５０は、ビット線２０のうちの後述する隣接軟磁性層２４に静磁気的に結合されることにより、相対的に高安定な磁化状態と相対的に低安定な磁化状態との間において磁化状態を切り換え可能な２つの切換モードを有する強磁性フリー層３８を含んでいる。より具体的には、ＭＴＪ素子５０は、例えば、ビット線２０に近い側から順に、シード層３０と、反強磁性ピンニング層３２と、ピンド層３４と、絶縁性トンネルバリア層３６と、上記した強磁性フリー層３８と、保護層４０とが積層された積層構造を有している。
シード層３０は、反強磁性層ピンニング層３２の結晶成長を促進させるためのものであり、ビット線２０に隣接されている。このシード層３０は、例えば、ニッケルクロム合金（ＮｉＣｒ）、ニッケル鉄クロム合金（ＮｉＦｅＣｒ）またはニッケル鉄合金（ＮｉＦｅ）などにより構成されていると共に、約２ｎｍ〜１０ｎｍの厚さを有している。なお、「厚さ」とはＺ軸方向の寸法である。
反強磁性ピンニング層３２は、ピンド層３４の磁化方向を固定するためのものである。この反強磁性ピンニング層３２は、例えば、白金マンガン合金（ＰｔＭｎ）、ニッケルマンガン合金（ＮｉＭｎ）、オスミウムマンガン合金（ＯｓＭｎ）、イリジウムマンガン合金（ＩｒＭｎ）、酸化ニッケル（ＮｉＯ）またはコバルトニッケル合金酸化物（ＣｏＮｉＯ）などの反強磁性材料により構成されていると共に、約４ｎｍ〜３０ｎｍの厚さを有している。
ピンド層３４は、例えば、互いに等しくかつ反平行な磁気モーメントを有する２つの強磁性層３４１（第２の強磁性層），３４３（第１の強磁性層）が結合層３４２（第１の結合層）を挟んで積層された積層構造を有するシンセティックフェリ磁性ピンド層である。強磁性層３４１，３４３は、例えば、いずれもコバルト鉄合金（ＣｏＦｅ）、コバルト鉄合金ホウ化物（ＣｏＦｅＢ）またはニッケル鉄合金（ＮｉＦｅ）などの強磁性材料により構成されていると共に、約１ｎｍ〜１０ｎｍの厚さを有している。これらの強磁性層３４１，３４３の磁気モーメントは、ネット磁気モーメントがほぼゼロとなるように適正化されている。結合層３４２は、例えば、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、銅（Ｃｕ）またはクロム（Ｃｒ）などの非磁性材料により構成されていると共に、強磁性層３４１，３４３を互いに反平行に結合させることが可能な厚さを有している。
なお、ピンド層３４は、例えば、必ずしも積層構造を有するシンセティックフェリ磁性ピンド層でなければならないわけではなく、単層構造を有するシングルピンド層であってもよい。
絶縁性トンネルバリア層３６は、例えば、酸化アルミニウム（Ａｌ2 Ｏ3 ）などの絶縁性材料により構成されていると共に、約０．７〜１．５ｎｍの厚さを有している。なお、絶縁性トンネルバリア層３６は、例えば、酸化アルミニウム（Ａｌ2 Ｏ3 ）−酸化ハフニウム（ＨｆＯ2 ）の二層構造として構成される場合もある。
強磁性フリー層３８は、例えば、コバルト鉄合金（ＣｏＦｅ）、コバルト鉄合金ホウ化物（ＣｏＦｅＢ）またはニッケル鉄合金（ＮｉＦｅ）などの強磁性材料により構成された単層構造を有していると共に、約１ｎｍ〜１０ｎｍの厚さを有している。ＭＴＪ素子５０では、例えば、強磁性フリー層３８がビット線２０のうちの隣接軟磁性層２４に静磁気的に結合されているときに、その強磁性フリー層３８が、後述するＭＴＪ素子５０の非対称な断面形状に基づいて、内部に２つの磁路（相対的に高安定な磁化状態または相対的に低安定な磁化状態）を生じさせる形状磁気異方性を有することにより、上記した２つの切換モードを有している。この「２つの磁化状態」のうち、「相対的に高安定な磁化状態」とは、強磁性フリー層３８の磁化状態が相対的に高安定化することにより、その強磁性フリー層３８の磁化方向がロックされた（磁化方向が回転不能とされた）状態であり、「Ｃ状態」と呼ばれる。一方、「相対的に低安定な磁化状態」とは、強磁性フリー層３８の磁化状態が相対的に低安定化することにより、その強磁性フリー層３８の磁化方向がアンロックされた（磁化方向が回転可能とされた）状態であり、「Ｓ状態」と呼ばれる。
保護層４０は、例えば、ルテニウム（Ｒｕ）またはタンタル（Ｔａ）などの非磁性材料により構成されていると共に、約１ｎｍ〜１０ｎｍの厚さを有している。
特に、ＭＴＪ素子５０は、例えば、図１Ｂに示したように、ワード線１０とビット線２０とが互いに交差する位置に配置されており、形状磁気異方性を生じさせる非対称な断面形状を有している。この「断面形状」とは、図１Ｂに示されているように、ＸＹ面に沿った断面形状である。ここでは、例えば、ＭＴＪ素子５０は、角部が丸みを帯びた三角形状の断面形状を有している。言い換えれば、ＭＴＪ素子５０は、例えば、一方側（上方部分９）と他方側（下方部分７）との間において互いに異なる曲率半径を有することにより歪んだ円形状の断面形状を有しており、ここでは曲率半径が上方部分９よりも下方部分７において大きくなっている。この場合には、ＭＴＪ素子５０の非対称な断面形状に基づいて、上記したようにＭＴＪ素子５０において形状磁気異方性が生じるため、幅広の下方部分７よりも幅狭の上方部分９において磁化方向が回転しやすくなり、すなわち下方部分７よりも上方部分９において自己消磁磁界が大きくなる。このＭＴＪ素子５０の形状磁気異方性は、強磁性フリー層３８がビット線２０のうちの隣接軟磁性層２４と静磁気的に結合されるときに、その強磁性フリー層３８において上記した２つの磁化状態を生じさせるために重要な性質である。
図１Ｂでは、例えば、ＭＴＪ−ＭＲＡＭセル１５０（ＭＴＪ素子５０）のうちの強磁性フリー層３８の磁化状態がＣ状態（強磁性フリー層３８の磁化方向がロックされた状態）であると共に、ＭＴＪ−ＭＲＡＭセル１５１（ＭＴＪ素子５１）のうちの強磁性フリー層３８の磁化状態がＳ状態（強磁性フリー層３８の磁化方向がアンロックされた状態）である場合を示している。このＭＴＪ素子５０では、強磁性フリー層３８において３種類の磁化方向が生じており、すなわち下方部分７の磁化方向１７と、上方部分９の磁化方向１９と、それらの下方部分７と上方部分９との間の中央部分８の磁化方向１８とが併存している。強磁性フリー層３８の磁化状態がＳ状態である場合には、中央部分８の磁化方向１８が下方部分７の磁化方向１７および上方部分９の磁化方向１９の双方の影響を受けて容易に回転可能である。なお、ビット線２０のうちの隣接軟磁性層２４では、ワード線１０に電流が流れることにより磁界２１が生じている。強磁性フリー層３８の磁化状態は、ビット線２０において生じる磁界２１を利用してＣ状態とＳ状態との間において切り換えられる。この磁界２１の方向は、ビット線２０に流れる電流の方向に応じて決定される。
ビット線２０は、ワード線１０と同様に、ＭＴＪ素子５０にアクセスして情報を記録または再生するために、必要に応じて電流が流れる電流線（記録線）である。このビット線２０は、図１Ａに示したように、隣接軟磁性層（ＳＡＬ；soft magnetic layer ）２４を含む複合構造を有している。より具体的には、ビット線２０は、例えば、上記した隣接軟磁性層２４と、その隣接軟磁性層２４の一方の面（上面）に設けられた上部導電層２２（第１の非磁性導電層）と、隣接軟磁性層２４の他方の面（下面）に設けられた下部導電層２６（第２の非磁性導電層）とを含んでおり、すなわちＭＴＪ素子５０に近い側から順に、上部導電層２２、隣接軟磁性層２４および下部導電層２６が積層された積層構造（３層構造）を有している。このビット線２０では、上部導電層２２および下部導電層２６が主要な電流の流路として機能し、すなわち上部導電層２２および下部導電層２６において電流が優先的に流れるようになっている。このビット線２０の厚さは、例えば、約１００ｎｍ未満である。特に、ビット線２０の幅（図１ＢにおけるＹ軸方向の寸法）は、例えば、ＭＴＪ素子５０の幅（図１ＡにおけるＸ軸方向の寸法）の約５０％よりも大きくなっているのが好ましい。なお、ここでは具体的に図面を参照して説明しないが、ビット線２０は、一般に、例えばシリコン（Ｓｉ）などの基板が誘電体層により覆われている場合に、その誘電体層に設けられた溝に配設されている。
上部導電層２２および下部導電層２６は、例えば、いずれも銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、銅銀合金（ＣｕＡｇ）、タンタル（Ｔａ）、クロム（Ｃｒ）、ニッケルクロム合金（ＮｉＣｒ）、ニッケル鉄クロム合金（ＮｉＦｅＣｒ）、ルテニウム（Ｒｕ）またはロジウム（Ｒｈ）などの非磁性導電性材料により構成されていると共に、約１００ｎｍ未満の厚さを有している。なお、上部導電層２２および下部導電層２６は、例えば、上記した一連の材料の合金により構成されていてもよいし、あるいは一連の材料を含む積層構造を有していてもよい。
この上部導電層２２の厚さは、例えば、ＭＴＪ素子５０のうちの強磁性フリー層３８と隣接軟磁性層２４との間を離間させつつ、それらの強磁性フリー層３８と隣接軟磁性層２４とが互いに静磁気的に結合可能となるように近接させるために、上記した約１００ｎｍ未満の範囲内において可能な限り薄いのが好ましい。特に、隣接軟磁性層２４と強磁性フリー層３８との間の間隔は、例えば、その強磁性層フリー層３８の幅（図１ＡにおけるＸ軸方向の寸法）の約５分の１未満であるのが好ましい。
隣接軟磁性層２４は、例えば、コバルト（Ｃｏ）、鉄（Ｆｅ）およびニッケル（Ｎｉ）を含む合金などの高透磁率を有する軟磁性（低保持力）材料により構成されていると共に、強磁性フリー層３８の厚さの約５倍未満の厚さを有している。より具体的には、隣接軟磁性層２４は、極めて薄い厚さを有しており、例えば、約３ｎｍ〜５０ｎｍの厚さを有している。この隣接軟磁性層２４は、例えば、ワード線１０において＋Ｙ軸方向に向かって電流が流れた際に−Ｘ軸方向に磁化され、一方、ワード線１０において−Ｘ軸方向に向かって電流が流れた際に＋Ｘ軸方向に磁化される。なぜなら、隣接軟磁性層２４は、ビット線２０の一部としてＸ軸方向に延在しているため、そのＸ軸方向に沿って磁化されやすい傾向にあるからである。ビット線２０において＋Ｘ軸方向に向かって電流が流れると、そのビット線２０自体においてＹ軸方向に磁界を生じさせるため、ビット線２０ではＸ軸方向の磁界成分およびＹ軸方向の磁界成分が生じる。
この隣接軟磁性層２４は、上記したように高透磁率を有していることに基づき、ビット線２０に電流が流れることにより生じる磁界を集中させると共に、強磁性フリー層３８に静磁気的に結合されることにより、その強磁性フリー層３８の磁化状態を切り換える機能を担っている。また、隣接軟磁性層２４は、ビット線２０に電流が流れていない場合においても、強磁性フリー層３８において静磁気的結合に基づく相互作用（磁気異方性）を生じさせると共に、その強磁性フリー層３８の磁化状態をＣ状態またはＳ状態のまま維持させる機能も担っている。この隣接軟磁性層２４と強磁性フリー層３８との間の相互作用である磁気異方性は、隣接軟磁性層２４、強磁性フリー層３８、ならびに隣接軟磁性層２４と強磁性フリー層３８との間の間隔のそれぞれのＭｓＴ（磁気モーメントＭｓと厚さまたは間隔Ｔとの積）に基づいて決定され、ＭＴＪ−ＭＲＡＭセルアレイ５００の製造プロセスにおいて厚さまたは間隔を制御することにより調整可能である。
このビット線２０では、図２に示したように、強磁性フリー層３８が容易軸方向（強磁性フリー層３８の内部に上向きの矢印で示した方向；＋Ｙ軸方向）に磁化されている場合に、そのビット線２０の内部領域、すなわちビット線２０のうちの強磁性フリー層３８に対応する輪郭領域６０が特定の方向に磁化される。すなわち、強磁性フリー層３８が容易軸方向（＋Ｙ軸方向）に磁化されている場合に、隣接軟磁性層２４において完全に磁界が生じないとすると、ビット線２０では、隣接軟磁性層２４と強磁性フリー層３８との間の静磁気的結合に基づいて、その強磁性フリー層３８の磁化方向と鏡像関係となる方向（−Ｙ軸方向）に磁化されるはずである。しかしながら、ビット線２０では、実際のところ、ワード線１０に電流が流れることにより生じた＋Ｘ軸方向の磁界の影響と、上記した隣接軟磁性層２４と強磁性フリー層３８との間の静磁気的結合の影響とが組み合わされることにより、僅かに−Ｙ軸方向（輪郭領域６０の内部に右斜め下向きの矢印で示した方向）に磁化される。なお、図２では、Ｚ軸方向において互いに重なり合っている強磁性フリー層３８および輪郭領域６０を見やすくするために、その強磁性フリー層３８を輪郭領域６０から＋Ｙ軸方向にずらして示していると共に、ワード線１０，１１の図示を省略している。
このビット線２０が下部導電層２６を含む３層構造を有している場合には、ＭＴＪ素子５０を作動させるためにビット線２０に流さなければならない電流が大きくなる点において問題が生じるが、そのビット線２０が低抵抗を有すると共にＳＮ（signal-to-noise ）比が向上する点において利点が得られる。なお、ビット線２０は、例えば、必ずしも下部導電層２６を含む３層構造を有していなければならないわけではなく、その下部導電層２６を含まずに２層構造（隣接軟磁性層２４／上部導電層２２）を有していてもよい。
絶縁層１００は、ＭＴＪ素子５０とワード線１０との間の電気的に分離すると共に、そのＭＴＪ素子５０をその周辺から電気的に分離するものである。なお、図１Ａでは、図示内容を簡略化するために、リードワード線４２とワード線１０との間のみに絶縁層１００を示しているが、実際には、絶縁層１００は、例えば、リードワード線４２とワード線１０との間だけでなく、ＭＴＪ素子５０の周囲にも設けられている。
なお、図１ＢにＭＴＪ−ＭＲＡＭセル１５０と共に示したＭＴＪ−ＭＲＡＭセル１５１は、そのＭＴＪ−ＭＲＡＭセル１５０の構成とほぼ同様の構成を有している。より具体的には、ＭＴＪ−ＭＲＡＭセル１５１は、ワード線１０に代えてワード線１１を備えると共に、ＭＴＪ素子５０に代えてＭＴＪ素子５１を備える点を除き、ＭＴＪ−ＭＲＡＭセル１５０と同様の構成を有している。もちろん、ワード線１１およびＭＴＪ素子５１の構成は、それぞれワード線１０およびＭＴＪ素子５０の構成と同様である。
次に、図３および図４を参照して、図１Ａ、図１Ｂおよび図２に示したＭＴＪ−ＭＲＡＭセルアレイ５００の動作について説明する。図３は、ＭＴＪ−ＭＲＡＭセル５０を作動させるためのシーケンス、すなわち時間と電流との間の関係（時間ｖｓ電流）を説明するためのものであり、（Ａ）はワード線１０に関して示し、（Ｂ）はビット線２０に関して示している。図３のうちの（Ａ）では、「横軸」が時間Ｔを示し、「縦軸」がワード線１０に流れる電流ＩＷを示しており、図３（Ｂ）では、「横軸」が時間Ｔを示し、「縦軸」がビット線２０に流れる電流ＩＢを示している。図４は、強磁性フリー層３８の磁化状態を説明するためのものであり、図１Ｂに対応する平面構成を示している。図４のうちの（Ａ）〜（Ｄ）では、図３に示したシーケンスに対応する４種類の磁化状態を示している。
このＭＴＪ−ＭＲＡＭセルアレイ５００において、複数のＭＴＪ−ＭＲＡＭセル１５０，１５１の中から記録対象のＭＴＪ−ＭＲＡＭセル１５０を選択して情報を記録（ここでは再記録）する場合には、初期状態において、図４（Ａ）に示したように、ＭＴＪ−ＭＲＡＭセル１５０に既に情報として特定のビット（論理０または論理１）が記録されているために、強磁性フリー層３８の磁化状態がＣ状態となっている。強磁性フリー層３８の内部に示した大きな矢印、すなわち中央部分８の磁化方向１８は、その強磁性フリー層３８と隣接軟磁性層２４との間の静磁気的結合を利用して生じた重要な磁化方向である。なお、強磁性フリー層３８の内部に示した小さな矢印、すなわち下方部分７の磁化方向１７および上方部分９の磁化方向１９は、いずれも中央部分８の磁化方向１８が意図せずに回転することを抑制することにより、その強磁性フリー層３８の磁化状態を安定化させるための局所的な磁化方向である。この初期状態では、上記したように強磁性フリー層３８の磁化状態がＣ状態であるため、意図せずに中央部分８の磁化方向１８が回転しないように強磁性フリー層３８の磁化状態が維持されている。
このＭＴＪ−ＭＲＡＭセル１５０を選択して情報を再記録する際には、まず、図３（Ａ）に示したように、ワード線１０に、時間Ｔ１において電流値Ｃ１（第１の電流値）を有する電流Ｉ１を−Ｙ軸方向（第１の方向）に流す。ここでは、例えば、ワード線１０に正の電流値Ｃ１を有する電流Ｉ１を流し、より具体的には電流値Ｃ１＝約１ｍＡ〜１０ｍＡとなるように電流Ｉ１を流す。このワード線１０に電流Ｉ１を流した際には、図３（Ａ），（Ｂ）間の関係から明らかなように、ビット線２０には未だ電流が流れていない。このワード線１０に電流Ｉ１が流れると、ビット線２０のうちの隣接軟磁性層２４において＋Ｘ軸方向に磁界２１が誘発され、その磁界２１が強磁性フリー層３８の容易軸に沿った磁化（＋Ｙ軸方向の磁化）と結合されるため、図４（Ｂ）に示したように、強磁性フリー層３８のうちの中央部分８の磁化方向１８が回転せずに、上方部分９の磁化方向１９のみが＋Ｘ軸方向に向かって時計回りに回転する。これにより、中央部分８の磁化方向１８が＋Ｘ軸方向に向かって時計回りに回転可能となり、すなわちロックされていた磁化方向１８がアンロックされるため、強磁性フリー層３８の磁化状態がＣ状態からＳ状態へ切り換えられることにより、ＭＴＪ−ＭＲＡＭセル１５０が記録準備状態となる。なお、ＭＴＪ−ＭＲＡＭセル１５０がＣ状態からＳ状態へ切り換えられる場合には、そのＭＴＪ−ＭＲＡＭセル１５０のみに限らず、ＭＴＪ−ＭＲＡＭセル１５０と同様にワード線１０に沿って配置されている他の複数のＭＴＪ−ＭＲＡＭセルの磁化状態も併せてＣ状態からＳ状態へ切り換えられる。
続いて、図３（Ｂ）に示したように、ビット線２０に、時間Ｔ１よりも大きな時間Ｔ２（Ｔ２＞Ｔ１）において電流値Ｃ２（第２の電流値）を有する電流Ｉ２を＋Ｘ軸方向（第２の方向）に流す。ここでは、例えば、ビット線２０に正の電流値Ｃ２を有する電流Ｉ２を流し、より具体的には電流値Ｃ２＝０．５ｍＡ〜５ｍＡとなるように電流Ｉ２を流す。このビット線２０に電流Ｉ２が流れることにより、ワード線１０およびビット線２０の双方に電流が流れるため、記録対象としてＭＴＪ−ＭＲＡＭセル１５０が選択される。このビット線２０に電流Ｉ２が流れると、そのビット線２０において磁界（直交磁界）が生じる。このとき生じる直交磁界は、強磁性フリー層３８の磁化状態がＳ状態である場合に、中央部分８の磁化方向１８を−Ｙ軸方向に向かって時計回りに回転させることが可能な十分な大きさを有している。これにより、図４（Ｃ）に示したように、上記した直交磁界の影響を受けて、中央部分８の磁化方向１８が−Ｙ軸方向に向かって時計回りに回転（反転）すると共に、下方部分７の磁化方向１７および上方部分９の磁化方向１９も併せて−Ｙ軸方向に向かって時計回りに回転するため、ＭＴＪ−ＭＲＡＭセル１５０に情報として特定のビット（論理０または論理１）が記録される。なお、ワード線１０およびビット線２０の双方に電流が流れることにより選択されたＭＴＪ−ＭＲＡＭセル１５０では、上記したように情報が記録されるが、ワード線１０またはビット線２０のいずれか一方のみに電流が流れることにより半選択された他の複数のＭＴＪ−ＭＲＡＭセルでは、中央部分８の磁化方向１８を回転させ得るだけの十分な大きさの直交磁界が生じないため、情報が記録されない。
続いて、図３（Ａ）に示したように、ワード線１０に、時間Ｔ２よりも大きな時間Ｔ３（Ｔ３＞Ｔ２）において電流値Ｃ３（第３の電流値）を有する電流Ｉ３を−Ｙ軸方向と反対の＋Ｙ軸方向（第３の方向）に流す。ここでは、例えば、ワード線１０に負の電流値Ｃ３を有する電流Ｉ３を流し、より具体的には電流値Ｃ３＝約０．２ｍＡ〜２ｍＡとなるように電流Ｉ３を流す。このワード線１０に電流Ｉ３が流れると、図４（Ｄ）に示したように、ＭＴＪ素子５０の非対称な断面形状に基づく形状磁気異方性を利用して、下方部分７の磁化方向１７が回転せずに、上方部分９の磁化方向１９のみが選択的に回転する。これにより、アンロックされていた中央部分８の磁化方向１８がロックされるため、強磁性フリー層３８の磁化状態がＳ状態からＣ状態へ切り換えられることにより、ＭＴＪ−ＭＲＡＭセル１５０が記録完了状態となる。なお、ＭＴＪ−ＭＲＡＭセル１５０がＳ状態からＣ状態へ切り換えられる場合には、そのＭＴＪ−ＭＲＡＭセル１５０のみに限らず、ＭＴＪ−ＭＲＡＭセル１５０と同様にワード線１０に沿って配置されている他の複数のＭＴＪ−ＭＲＡＭセルも併せてＳ状態からＣ状態へ切り換えられる。
最後に、時間Ｔ３よりも大きな時間Ｔ４（Ｔ４＞Ｔ３）において、ビット線２０に流していた電流の電流値をゼロまで減少させたのち、時間Ｔ４よりも大きな時間Ｔ５（Ｔ５＞Ｔ４）において、ワード線１０に流していた電流の電流値をゼロまで減少させる。ワード線１０およびビット線２０のそれぞれにおいて電流を順に停止させる過程では、隣接軟磁性層２４と強磁性フリー層３８との間の静磁気的結合に基づく双極子相互作用を利用して、中央部分８の磁化方向１８が−Ｙ軸方向を向いたまま維持され、すなわち強磁性フリー層３８の磁化状態がＣ状態のまま維持される。これにより、ＭＴＪ−ＭＲＡＭセル１５０が選択されることにより情報が記録されるため、そのＭＴＪ−ＭＲＡＭセル１５０に対する選択記録処理が完了する。
ここで、ＭＴＪ−ＭＲＡＭセル１５０における隣接軟磁性層２４と強磁性フリー層３８との間の静磁気的結合に関するモデルとして双極子−双極子相互作用を考慮すると、下記に示した関係式で表されるように、その双極子−双極子相互作用に基づく磁気異方性Ｋｉｎに関して比例関係が得られる。
Ｋｉｎ∝Ｍｓ（ＳＡＬ）×Ｍｓ（ＦＲＥＥ）×Ｔ（ＳＡＬ）×ａ2 ×ｒ-3
（ただし、「Ｍｓ（ＳＡＬ）」は隣接軟磁性層２４の磁気モーメント、「Ｍｓ（ＦＲＥＥ）」は強磁性フリー層３８の磁気モーメント、「Ｔ（ＳＡＬ）」は隣接軟磁性層２４の厚さ、「ａ」はＭＴＪ素子５０の直径、「ｒ」は隣接軟磁性層２４と強磁性フリー層３８との間の間隔をそれぞれ表している。）
上記した関係式において、磁気異方性Ｋｉｎが間隔ｒに顕著に依存し、すなわち磁気異方性Ｋｉｎが間隔ｒの三乗に反比例することは、ビット線２０の厚さが薄く、すなわち強磁性フリー層３８が隣接軟磁性層２４に近接していることを表している。特に、ビット線２０に電流が流れることにより強磁性フリー層３８の磁化状態が切り換えられるためには、そのビット線２０に流れる電流が十分に大きくなければならない。なお、磁気異方性Ｋｉｎを減少させたい場合には、例えば、ビット線２０の延在方向（Ｘ軸方向）に沿うようにＭＴＪ素子５０の断面形状を設定すればよい。
次に、図１Ａおよび図１Ｂを参照して、本実施の形態に係るＭＴＪ−ＭＲＡＭセルアレイ５００の製造方法について簡単に説明する。以下では、ＭＴＪ−ＭＲＡＭセルアレイ５００の製造方法を代表して、ＭＴＪ−ＭＲＡＭセル１５０の製造方法について言及する。なお、ＭＴＪ−ＭＲＡＭセル１５０の製造方法を説明する際には、そのＭＴＪ−ＭＲＡＭセル１５０を構成する一連の構成要素の材質や厚さなどに関しては既に詳細に説明したので、それらの説明を随時省略する。
ＭＴＪ−ＭＲＡＭセル１５０を製造する際には、まず、下部導電層２６、隣接軟磁性層２４および上部導電層２２をこの順に形成して積層させることにより、複合構造を有するようにビット線２０を形成する。続いて、ビット線２０上に、シード層３０、反強磁性ピンニング層３２、ピンド層３４、絶縁性トンネルバリア層３６、強磁性フリー層３８および保護層４０をこの順に形成して積層させることにより、ＭＴＪ素子５０を形成する。なお、ピンド層３４を形成する際には、強磁性層３４１、結合層３４２および強磁性層３４３をこの順に形成して積層させることにより、シンセティックフェリ磁性ピンド層となるようにする。続いて、シード層３０から保護層４０に至る一連の積層構造を一括してパターニングすることにより、ＭＴＪ素子５０の断面形状が所望の断面形状となるようにする。ここでは、例えば、図１Ｂに示したように、ＭＴＪ素子５０の断面形状が、角部が丸みを帯びた三角形状となるようにする。続いて、ＭＴＪ素子５０上にリードワード線４２を形成したのち、そのリードワード線４２と共にＭＴＪ素子５０の周囲を覆うように絶縁層１００を形成する。最後に、絶縁層１００上に、導電層４３および被覆軟磁性層４４をこの順に形成して積層させることにより、ワード線１０を形成する。これにより、ＭＴＪ−ＭＲＡＭセル１５０が完成する。
本実施の形態に係るＭＴＪ−ＭＲＡＭセルアレイ５００およびＭＴＪ−ＭＲＡＭセル１５０では、ビット線２０が隣接軟磁性層２４を含む複合構造を有しているので、そのビット線２０のうちの隣接軟磁性層２４とＭＴＪ素子５０のうちの強磁性フリー層３８とが互いに静磁気的に結合される。この場合には、ＭＴＪ素子５０が磁気異方性（例えばＭＴＪ素子５０の断面形状に基づく形状磁気異方性）を有していると、上記したように、ワード線１０およびビット線２０に電流が流れた際に、強磁性フリー層３８の磁化状態がＣ状態とＳ状態との間において切り換えられながらＭＴＪ−ＭＲＡＭセル１５０が選択されることにより情報が記録される。より具体的には、ＭＴＪ−ＭＲＡＭセル１５０では、ワード線１０のみに電流が流れると、中央部分８の磁化方向１８がアンロックされることにより強磁性フリー層３８の磁化状態がＣ状態からＳ状態へ切り換えられ、あるいは中央部分８の磁化方向１８がロックされることにより強磁性フリー層３８の磁化状態がＳ状態からＣ状態に切り換えられると共に、ワード線１０およびビット線２０の双方に電流が流れると、中央部分８の磁化方向１８が回転（反転）することにより情報が記録される。したがって、ＭＴＪ−ＭＲＡＭセル１５０に情報を記録する過程において強磁性フリー層３８の磁化状態が適正に維持されることにより、熱的要因および磁気的要因に起因して強磁性フリー層３８の磁化状態が意図せずに切り換えられることが抑制されるため、強磁性フリー層３８の磁化状態を安定化することにより、熱的要因および磁気的要因に起因して誤作動することを抑制することができる。
また、本実施の形態では、上記したように、強磁性フリー層３８の磁化状態をＣ状態とＳ状態との間において切り換えられながらＭＴＪ−ＭＲＡＭセル１５０が選択されて情報が記録されることにより、情報が記録される際に必要に応じてＭＴＪ−ＭＲＡＭセル１５０が選択または非選択されるため、そのＭＴＪ−ＭＲＡＭセル１５０の選択または非選択を安定に切り換えることができる。
また、本実施の形態では、図３および図４を参照して説明したように、一連の手順を経てワード線１０およびビット線２０に順次電流を流すことにより、上記したように、強磁性フリー層３８の磁化状態がＣ状態とＳ状態との間において切り換えられながら、ＭＴＪ−ＭＲＡＭセル１５０が選択されて情報が記録されるため、その強磁性フリー層３８の磁化状態を安定に切り換えながらＭＴＪ−ＭＲＡＭセル１５０を選択して情報を記録することができる。
確認までに、上記したＭＴＪ−ＭＲＡＭセル１５０に関する一連の効果は、ＭＴＪ−ＭＲＡＭセル１５１に関しても同様に得られる。
なお、本実施の形態では、図１Ａを参照して説明したように、単層構造を有するように強磁性フリー層３８を構成したが、必ずしもこれに限られるものではなく、例えば、図１Ａに対応する図５に示したように、積層構造を有するように強磁性フリー層３８を構成してもよい。この積層構造を有する強磁性フリー層３８は、例えば、互いに等しくかつ反平行な磁気モーメントを有する２つの強磁性層３８１（第４の強磁性層），３８３（第３の強磁性層）が結合層３８２（第２の結合層）を挟んで積層された積層構造を有している。強磁性層３８１，３８３は、例えば、いずれもコバルト鉄合金（ＣｏＦｅ）、コバルト鉄合金ホウ化物（ＣｏＦｅＢ）またはニッケル鉄合金（ＮｉＦｅ）などの強磁性材料により構成されていると共に、約１ｎｍ〜１０ｎｍの厚さを有している。結合層３８２は、例えば、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、銅（Ｃｕ）またはクロム（Ｃｒ）などの非磁性材料により構成されていると共に、強磁性層３４１，３４３を互いに反平行に結合させることが可能な厚さを有している。この場合においても、上記実施の形態と同様の効果を得ることができる。
また、本実施の形態では、図１Ｂを参照して説明したように、磁気異方性として形状磁気異方性を有するようにＭＴＪ素子５０を構成したが、必ずしもこれに限られるものではなく、例えば、形状磁気異方性に代えて結晶磁気異方性を有するようにＭＴＪ素子５０を構成してもよい。この場合には、例えば、形状磁気異方性を有し得る断面形状を有するようにＭＴＪ素子５０をパターニングする代わりに、そのＭＴＪ素子５０を形成する際に、反強磁性ピンニング層３２を利用してピンド層３４の磁化方向を反強磁性的に固定する（いわゆるピン止めする）ために外部磁場中においてＭＴＪ素子５０をアニールすることにより、そのＭＴＪ素子５０が結晶磁気異方性を有するようにする。この場合においても、強磁性フリー層３８が隣接軟磁性層２４に静磁気的に結合されているときに、その強磁性フリー層３８が、上記したＭＴＪ素子５０の結晶磁気異方性に基づいて、内部に２つの磁路（相対的に高安定な磁化状態または相対的に低安定な磁化状態）を生じさせる結晶磁気異方性を有することにより２つの切換モードを有するため、上記実施の形態と同様の効果を得ることができる。
また、本実施の形態では、図１Ｂに示したワード線１０，１１に磁気被覆層を設けてもよい。この場合には、ワード線１０，１１に磁気被覆層を設けない場合と比較して、各ワード線１０，１１が電流が流れることにより生じる磁界が各ＭＴＪ−ＭＲＡＭセル１５０，１５１に的確に及ぶため、その磁界の付与効果を各ＭＴＪ−ＭＲＡＭセル１５０，１５１ごとに向上させることができる。
以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されず、種々の変形が可能である。具体的には、本発明の磁気トンネル接合型磁気ランダムアクセスメモリセルアレイまたは磁気トンネル接合型磁気ランダムアクセスメモリセルの構成（材質および寸法など）や、磁気トンネル接合型磁気ランダムアクセスメモリセルの選択記録方法の手順（電流を流し始める時間および電流値など）は、上記したように、ビット線が隣接軟磁性層を含む複合構造を有することにより、強磁性フリー層の磁化状態をＣ状態とＳ状態との間において切り換えながら磁気トンネル接合型磁気ランダムアクセスメモリセルを選択して情報を記録することが可能な限り、自由に変更可能である。
本発明に係る磁気トンネル接合型磁気ランダムアクセスメモリセル、磁気トンネル接合型磁気ランダムアクセスメモリセルアレイ、ならびに磁気トンネル接合型磁気ランダムアクセスメモリセルの選択記録方法は、磁気トンネル接合を利用したいわゆるＭＲＡＭに適用することが可能である。
本発明の一実施の形態に係る磁気トンネル接合型磁気ランダムアクセスメモリセルアレイの断面構成を表す断面図である。 図１Ａに示した磁気トンネル接合型磁気ランダムアクセスメモリセルアレイの平面構成を表す平面図である。 図１Ａおよび図１Ｂに示した磁気トンネル接合型磁気ランダムアクセスメモリの磁化状態を説明するための平面図である。 本発明の一実施の形態に係る磁気トンネル接合型磁気ランダムアクセスメモリセルアレイを作動させるためのシーケンス（時間ｖｓ電流）を説明するためのタイミング図である。 図３に示したシーケンスに対応する強磁性フリー層の磁化状態を説明するための平面図である。 本発明の一実施の形態に係る磁気トンネル接合型磁気ランダムアクセスメモリセルアレイの構成に関する変形例を表す断面図である。
符号の説明
７…下方部分、８…中央部分、９…上方部分、１０，１１…ワード線、１７，１８，１９…磁化方向、２０…ビット線、２１…磁界、２２…上部導電層、２４…隣接軟磁性層、２６…下部導電層、３０…シード層、３２…反強磁性ピンニング層、３４ピンド層、３６…絶縁性トンネルバリア層、３８…強磁性フリー層、４０…保護層、４３…導電層、４４…被覆軟磁性層、５０，５１…ＭＴＪ素子、６０…輪郭領域、１５０，１５１…ＭＴＪ−ＭＲＡＭセル、３４１，３４３，３８１，３８３…強磁性層、３４２，３８２…結合層、５００…ＭＴＪ−ＭＲＡＭセルアレイ、Ｃ１，Ｃ２，Ｃ３…電流値、Ｉ１，Ｉ２，Ｉ３…電流、Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５…時間。









Claims (18)

  1. 第１の方向に延在するワード線と、
    前記ワード線と異なる階層において、前記第１の方向と交差する第２の方向に延在すると共に隣接軟磁性層を含む複合構造を有するビット線と、
    前記ワード線と前記ビット線との間に配置され、前記隣接軟磁性層に静磁気的に結合されることにより相対的に高安定な磁化状態と相対的に低安定な磁化状態との間において磁化状態を切り換え可能な２つの切換モードを有する強磁性フリー層を含む磁気トンネル接合素子と、を備えた
    ことを特徴とする磁気トンネル接合型磁気ランダムアクセスメモリセル。
  2. 前記磁気トンネル接合素子が、角部が丸みを帯びた三角形状の断面形状を有しており、
    前記強磁性フリー層が前記隣接軟磁性層に静磁気的に結合されているときに、その強磁性フリー層が、内部に２つの磁路を生じさせる形状磁気異方性を有することにより前記２つの切換モードを有している
    ことを特徴とする請求項１記載の磁気トンネル接合型磁気ランダムアクセスメモリセル。
  3. 前記磁気トンネル接合素子が、外部磁場中においてアニールされたことにより結晶磁気異方性を有しており、
    前記強磁性フリー層が前記隣接軟磁性層に静磁気的に結合されているときに、その強磁性フリー層が、内部に２つの磁路を生じさせる結晶磁気異方性を有することにより前記２つの切換モードを有している
    ことを特徴とする請求項１記載の磁気トンネル接合型磁気ランダムアクセスメモリセル。
  4. 前記ビット線が、
    前記隣接軟磁性層と、
    その隣接軟磁性層の一方の面に設けられた第１の非磁性導電性層と、
    前記隣接軟磁性層の他方の面に設けられた第２の非磁性導電性層と、を含み、
    そのビット線中では、前記第１の非磁性導電性層および前記第２の非磁性導電性層において優先的に電流が流れる
    ことを特徴とする請求項１記載の磁気トンネル接合型磁気ランダムアクセスメモリセル。
  5. 前記第１の非磁性導電性層および前記第２の非磁性導電性層が、いずれも銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、銅銀合金（ＣｕＡｇ）、タンタル（Ｔａ）、クロム（Ｃｒ）、ニッケルクロム合金（ＮｉＣｒ）、ニッケル鉄クロム合金（ＮｉＦｅＣｒ）、ルテニウム（Ｒｕ）またはロジウム（Ｒｈ）により構成されていると共に、１００ｎｍ未満の厚さを有している
    ことを特徴とする請求項４記載の磁気トンネル接合型磁気ランダムアクセスメモリセル。
  6. 前記隣接軟磁性層が、コバルト（Ｃｏ）、鉄（Ｆｅ）およびニッケル（Ｎｉ）を含む合金により構成されていると共に、前記強磁性フリー層の厚さの５倍未満の厚さを有している
    ことを特徴とする請求項４記載の磁気トンネル接合型磁気ランダムアクセスメモリセル。
  7. 前記磁気トンネル接合素子が、
    シード層と、
    反強磁性ピンニング層と、
    互いに等しくかつ反平行な磁気モーメントを有する第１の強磁性層および第２の強磁性層が第１の結合層を挟んで積層された積層構造を有するシンセティックフェリ磁性ピンド層と、
    絶縁性トンネルバリア層と、
    前記強磁性フリー層と、
    保護層と、がこの順に積層された積層構造を有している
    ことを特徴とする請求項１記載の磁気トンネル接合型磁気ランダムアクセスメモリセル。
  8. 前記強磁性フリー層が、互いに等しくかつ反平行な磁気モーメントを有する第３の強磁性層および第４の強磁性層が第２の結合層を挟んで積層された積層構造を有するシンセティックフェリ磁性フリー層であり、
    前記第３の強磁性層と前記第４の強磁性層との間の磁気モーメントの差異が、それらの第３の強磁性層または第４の強磁性層のうちのいずれか一方の磁気モーメントよりも小さくなっている
    ことを特徴とする請求項７記載の磁気トンネル接合型磁気ランダムアクセスメモリセル。
  9. 前記反強磁性ピンニング層が、白金マンガン合金（ＰｔＭｎ）、ニッケルマンガン合金（ＮｉＭｎ）、オスミウムマンガン合金（ＯｓＭｎ）、イリジウムマンガン合金（ＩｒＭｎ）、酸化ニッケル（ＮｉＯ）またはコバルトニッケル合金酸化物（ＣｏＮｉＯ）により構成されていると共に、４ｎｍ以上３０ｎｍ以下の範囲内の厚さを有しており、
    前記第１の強磁性層および前記第２の強磁性層が、いずれもコバルト鉄合金（ＣｏＦｅ）、コバルト鉄合金ホウ化物（ＣｏＦｅＢ）またはニッケル鉄合金（ＮｉＦｅ）により構成されていると共に、１ｎｍ以上１０ｎｍ以下の範囲内の厚さを有しており、
    前記第１の結合層が、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、銅（Ｃｕ）またはクロム（Ｃｒ）により構成されていると共に、前記第１の強磁性層および前記第２の強磁性層を互いに反平行に結合させることが可能な厚さを有している
    ことを特徴とする請求項７記載の磁気トンネル接合型磁気ランダムアクセスメモリセル。
  10. 前記第３の強磁性層および前記第４の強磁性層が、いずれもコバルト鉄合金（ＣｏＦｅ）、コバルト鉄合金ホウ化物（ＣｏＦｅＢ）またはニッケル鉄合金（ＮｉＦｅ）により構成されていると共に、１ｎｍ以上１０ｎｍ以下の範囲内の厚さを有しており、
    前記第２の結合層が、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、銅（Ｃｕ）またはクロム（Ｃｒ）により構成されていると共に、前記第１の強磁性層および前記第２の強磁性層を互いに反平行に結合させることが可能な厚さを有している
    ことを特徴とする請求項８記載の磁気トンネル接合型磁気ランダムアクセスメモリセル。
  11. 前記隣接軟磁性層と前記強磁性フリー層との間の間隔が、その強磁性フリー層の幅の５分の１未満である
    ことを特徴とする請求項７または請求項８に記載の磁気トンネル接合型磁気ランダムアクセスメモリセル。
  12. 前記ビット線の幅が、前記磁気トンネル接合素子の幅の５０％よりも大きくなっている
    ことを特徴とする請求項１記載の磁気トンネル接合型磁気ランダムアクセスメモリセル。
  13. 前記ビット線の厚さが、１００ｎｍ未満である
    ことを特徴とする請求項１記載の磁気トンネル接合型磁気ランダムアクセスメモリセル。
  14. 前記ワード線が、前記磁気トンネル接合素子から遠い側に被覆軟磁性層を含んでいる
    ことを特徴とする請求項１記載の磁気トンネル接合型磁気ランダムアクセスメモリセル。
  15. 強磁性フリー層を含む磁気トンネル接合素子と、隣接軟磁性層を含むビット線と、を備えた磁気トンネル接合型磁気ランダムアクセスメモリセルを複数有し、
    各磁気トンネル接合型磁気ランダムアクセスメモリセルにおいて前記磁気トンネル接合素子のうちの前記強磁性フリー層が、相対的に高安定な磁化状態と相対的に低安定な磁化状態との間において磁化状態を切り換え可能であることにより、その強磁性フリー層の磁化方向がロックまたはアンロック可能であり、
    前記強磁性フリー層の磁化状態が、その強磁性フリー層と隣接軟磁性層との間の静磁気的結合に基づいて生じている
    ことを特徴とする磁気トンネル接合型磁気ランダムアクセスメモリセルアレイ。
  16. 前記磁気トンネル接合素子が、角部が丸みを帯びた三角形状の断面形状を有しており、
    前記強磁性フリー層が、内部に２つの磁路を生じさせる形状磁気異方性を有することにより磁化状態を切り換え可能である
    ことを特徴とする請求項１５記載の磁気トンネル接合型磁気ランダムアクセスメモリセルアレイ。
  17. 相対的に高安定な磁化状態と相対的に低安定な磁化状態との間において磁化状態を切り換え可能な強磁性フリー層を含む磁気トンネル接合素子と、その磁気トンネル接合素子の一方側に配置されたワード線および他方側に配置されたビット線と、を備えると共に、初期状態において前記強磁性フリー層が相対的に高安定な磁化状態を有する磁気トンネル接合型磁気ランダムアクセスメモリセルを選択して情報を記録する方法であって、
    前記磁気トンネル接合型磁気ランダムアクセスメモリセルに電流を流すステップが、
    前記ワード線に、時間Ｔ１において第１の電流値を有する電流Ｉ１を第１の方向に流すことにより、前記強磁性フリー層の磁化方向を回転させずに相対的に高安定な磁化状態から相対的に低安定な磁化状態に磁化状態を切り換える第１のステップと、
    前記ビット線に、前記時間Ｔ１よりも大きな時間Ｔ２において第２の電流値を有する電流Ｉ２を前記第１の方向と交差する第２の方向に流すことにより、前記強磁性フリー層の磁化方向を反転させる第２のステップと、
    前記ワード線に、前記時間Ｔ２よりも大きな時間Ｔ３において第３の電流値を有する電流Ｉ３を前記第１の方向と反対の第３の方向に流すことにより、前記強磁性フリー層の磁化方向を回転させずに相対的に低安定な磁化状態から相対的に高安定な磁化状態に磁化状態を切り換える第３のステップと、
    前記時間Ｔ３よりも大きな時間Ｔ４において、前記ビット線に流していた電流の電流値をゼロまで減少させる第４のステップと、
    前記時間Ｔ４よりも大きな時間Ｔ５において、前記ワード線に流していた電流の電流値をゼロまで減少させる第５のステップと、を含む
    ことを特徴とする磁気トンネル接合型磁気ランダムアクセスメモリセルの選択記録方法。
  18. 前記第１の電流値が１ｍＡ以上１０ｍＡ以下の範囲内となるように前記電流Ｉ１を流し、
    前記第２の電流値が０．５ｍＡ以上５ｍＡ以下の範囲内となるように前記電流Ｉ２を流し、
    前記第３の電流値が０．２ｍＡ以上２ｍＡ以下の範囲内となるように前記電流Ｉ３を流す
    ことを特徴とする請求項１７記載の磁気トンネル接合型磁気ランダムアクセスメモリセルの選択記録方法。











































JP2005110125A 2004-04-06 2005-04-06 磁気トンネル接合型磁気ランダムアクセスメモリのメモリセル、メモリセルアレイ、およびメモリセルの選択記録方法 Expired - Fee Related JP5036135B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/818,581 US7211874B2 (en) 2004-04-06 2004-04-06 Magnetic random access memory array with free layer locking mechanism
US10/818581 2004-04-06

Publications (2)

Publication Number Publication Date
JP2005303298A true JP2005303298A (ja) 2005-10-27
JP5036135B2 JP5036135B2 (ja) 2012-09-26

Family

ID=34912688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005110125A Expired - Fee Related JP5036135B2 (ja) 2004-04-06 2005-04-06 磁気トンネル接合型磁気ランダムアクセスメモリのメモリセル、メモリセルアレイ、およびメモリセルの選択記録方法

Country Status (5)

Country Link
US (2) US7211874B2 (ja)
EP (1) EP1585138A3 (ja)
JP (1) JP5036135B2 (ja)
KR (1) KR101145690B1 (ja)
TW (1) TWI295058B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018061435A1 (ja) * 2016-09-28 2018-04-05 Tdk株式会社 スピン流磁化反転素子及び素子集合体
US9966122B2 (en) 2016-08-04 2018-05-08 Kabushiki Kaisha Toshiba Magnetic memory device

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6979586B2 (en) 2000-10-06 2005-12-27 Headway Technologies, Inc. Magnetic random access memory array with coupled soft adjacent magnetic layer
US7646627B2 (en) * 2006-05-18 2010-01-12 Renesas Technology Corp. Magnetic random access memory having improved read disturb suppression and thermal disturbance resistance
CN100514694C (zh) * 2006-04-11 2009-07-15 中国科学院物理研究所 基于双势垒磁性隧道结的逻辑元件和磁逻辑元件阵列
US20070286954A1 (en) * 2006-06-13 2007-12-13 Applied Materials, Inc. Methods for low temperature deposition of an amorphous carbon layer
US7456029B2 (en) * 2006-06-28 2008-11-25 Magic Technologies, Inc. Planar flux concentrator for MRAM devices
TWI412035B (zh) * 2008-04-17 2013-10-11 Sony Corp Recording method of magnetic memory element
US7935435B2 (en) * 2008-08-08 2011-05-03 Seagate Technology Llc Magnetic memory cell construction
US7876603B2 (en) 2008-09-30 2011-01-25 Micron Technology, Inc. Spin current generator for STT-MRAM or other spintronics applications
US8310861B2 (en) 2008-09-30 2012-11-13 Micron Technology, Inc. STT-MRAM cell structure incorporating piezoelectric stress material
US8102700B2 (en) 2008-09-30 2012-01-24 Micron Technology, Inc. Unidirectional spin torque transfer magnetic memory cell structure
US7944738B2 (en) * 2008-11-05 2011-05-17 Micron Technology, Inc. Spin torque transfer cell structure utilizing field-induced antiferromagnetic or ferromagnetic coupling
US8553449B2 (en) 2009-01-09 2013-10-08 Micron Technology, Inc. STT-MRAM cell structures
US7957182B2 (en) 2009-01-12 2011-06-07 Micron Technology, Inc. Memory cell having nonmagnetic filament contact and methods of operating and fabricating the same
US8284594B2 (en) * 2009-09-03 2012-10-09 International Business Machines Corporation Magnetic devices and structures
US8169816B2 (en) * 2009-09-15 2012-05-01 Magic Technologies, Inc. Fabrication methods of partial cladded write line to enhance write margin for magnetic random access memory
JP5150673B2 (ja) * 2010-03-19 2013-02-20 株式会社東芝 スピンメモリおよびスピントランジスタ
TWI447726B (zh) * 2010-04-02 2014-08-01 Ind Tech Res Inst 磁性隨機存取記憶體
JP5655391B2 (ja) * 2010-06-23 2015-01-21 ソニー株式会社 記憶素子及び記憶装置
JP5786341B2 (ja) * 2010-09-06 2015-09-30 ソニー株式会社 記憶素子、メモリ装置
KR102023626B1 (ko) * 2013-01-25 2019-09-20 삼성전자 주식회사 스핀 홀 효과를 이용한 메모리 소자와 그 제조 및 동작방법
KR102043727B1 (ko) 2013-03-04 2019-12-02 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
KR102465539B1 (ko) 2015-09-18 2022-11-11 삼성전자주식회사 자기 터널 접합 구조체를 포함하는 반도체 소자 및 그의 형성 방법
US10439133B2 (en) * 2017-03-13 2019-10-08 Samsung Electronics Co., Ltd. Method and system for providing a magnetic junction having a low damping hybrid free layer
CN109244233B (zh) * 2018-07-26 2021-02-19 西安交通大学 基于人工反铁磁固定层的磁性隧道结器件及随机存储装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246566A (ja) * 2001-02-14 2002-08-30 Sony Corp 磁気メモリ装置
JP2003078112A (ja) * 2001-09-04 2003-03-14 Sony Corp 強磁性膜を用いた磁気デバイス及び磁気記録媒体並びに強誘電性膜を用いたデバイス
JP2004296858A (ja) * 2003-03-27 2004-10-21 Mitsubishi Electric Corp 磁気記憶素子及び磁気記憶装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650958A (en) * 1996-03-18 1997-07-22 International Business Machines Corporation Magnetic tunnel junctions with controlled magnetic response
US5966323A (en) * 1997-12-18 1999-10-12 Motorola, Inc. Low switching field magnetoresistive tunneling junction for high density arrays
US5969978A (en) * 1998-09-30 1999-10-19 The United States Of America As Represented By The Secretary Of The Navy Read/write memory architecture employing closed ring elements
US6005800A (en) * 1998-11-23 1999-12-21 International Business Machines Corporation Magnetic memory array with paired asymmetric memory cells for improved write margin
US6166948A (en) * 1999-09-03 2000-12-26 International Business Machines Corporation Magnetic memory array with magnetic tunnel junction memory cells having flux-closed free layers
JP2001196661A (ja) * 1999-10-27 2001-07-19 Sony Corp 磁化制御方法、情報記憶方法、磁気機能素子および情報記憶素子
US6211090B1 (en) * 2000-03-21 2001-04-03 Motorola, Inc. Method of fabricating flux concentrating layer for use with magnetoresistive random access memories
KR100713617B1 (ko) * 2000-04-07 2007-05-02 엘지.필립스 엘시디 주식회사 액정표시장치의 모듈
JP4309075B2 (ja) * 2000-07-27 2009-08-05 株式会社東芝 磁気記憶装置
US6979586B2 (en) * 2000-10-06 2005-12-27 Headway Technologies, Inc. Magnetic random access memory array with coupled soft adjacent magnetic layer
US6555858B1 (en) * 2000-11-15 2003-04-29 Motorola, Inc. Self-aligned magnetic clad write line and its method of formation
US6430085B1 (en) * 2001-08-27 2002-08-06 Motorola, Inc. Magnetic random access memory having digit lines and bit lines with shape and induced anisotropy ferromagnetic cladding layer and method of manufacture
US6576969B2 (en) * 2001-09-25 2003-06-10 Hewlett-Packard Development Company, L.P. Magneto-resistive device having soft reference layer
US6661688B2 (en) * 2001-12-05 2003-12-09 Hewlett-Packard Development Company, L.P. Method and article for concentrating fields at sense layers
US6593608B1 (en) * 2002-03-15 2003-07-15 Hewlett-Packard Development Company, L.P. Magneto resistive storage device having double tunnel junction
US6597049B1 (en) * 2002-04-25 2003-07-22 Hewlett-Packard Development Company, L.P. Conductor structure for a magnetic memory
US6740947B1 (en) * 2002-11-13 2004-05-25 Hewlett-Packard Development Company, L.P. MRAM with asymmetric cladded conductor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246566A (ja) * 2001-02-14 2002-08-30 Sony Corp 磁気メモリ装置
JP2003078112A (ja) * 2001-09-04 2003-03-14 Sony Corp 強磁性膜を用いた磁気デバイス及び磁気記録媒体並びに強誘電性膜を用いたデバイス
JP2004296858A (ja) * 2003-03-27 2004-10-21 Mitsubishi Electric Corp 磁気記憶素子及び磁気記憶装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9966122B2 (en) 2016-08-04 2018-05-08 Kabushiki Kaisha Toshiba Magnetic memory device
US10504574B2 (en) 2016-08-04 2019-12-10 Kabushiki Kaisha Toshiba Magnetic memory device
WO2018061435A1 (ja) * 2016-09-28 2018-04-05 Tdk株式会社 スピン流磁化反転素子及び素子集合体
JPWO2018061435A1 (ja) * 2016-09-28 2019-07-04 Tdk株式会社 スピン流磁化反転素子及び素子集合体
US11495735B2 (en) 2016-09-28 2022-11-08 Tdk Corporation Spin-current magnetization rotational element and element assembly

Also Published As

Publication number Publication date
TW200620277A (en) 2006-06-16
KR20060045526A (ko) 2006-05-17
US7443707B2 (en) 2008-10-28
EP1585138A3 (en) 2006-11-02
TWI295058B (en) 2008-03-21
US7211874B2 (en) 2007-05-01
KR101145690B1 (ko) 2012-05-24
JP5036135B2 (ja) 2012-09-26
EP1585138A2 (en) 2005-10-12
US20070184561A1 (en) 2007-08-09
US20050219895A1 (en) 2005-10-06

Similar Documents

Publication Publication Date Title
JP5036135B2 (ja) 磁気トンネル接合型磁気ランダムアクセスメモリのメモリセル、メモリセルアレイ、およびメモリセルの選択記録方法
JP5068939B2 (ja) 磁気トンネル接合型磁気ランダムアクセスメモリセルおよびその製造方法、ならびに磁気トンネル接合型磁気ランダムアクセスメモリセルアレイおよびその製造方法
US8331141B2 (en) Multibit cell of magnetic random access memory with perpendicular magnetization
US9171601B2 (en) Scalable magnetic memory cell with reduced write current
US8988934B2 (en) Multibit cell of magnetic random access memory with perpendicular magnetization
US6958927B1 (en) Magnetic element utilizing spin-transfer and half-metals and an MRAM device using the magnetic element
US6845038B1 (en) Magnetic tunnel junction memory device
JP4815051B2 (ja) 低切替磁界磁性トンネル接合
US8679577B2 (en) Magnetic memory cell construction
US6888742B1 (en) Off-axis pinned layer magnetic element utilizing spin transfer and an MRAM device using the magnetic element
US8411494B2 (en) Three-dimensional magnetic random access memory with high speed writing
JP5177938B2 (ja) 磁気メモリセルおよび磁気メモリアレイならびにそれらの製造方法
US20050045913A1 (en) Magnetic memory element utilizing spin transfer switching and storing multiple bits
JP2006032973A (ja) 磁気メモリセルおよびその製造方法ならびに磁気メモリセルアレイ
JP2012519963A (ja) 垂直異方性を有するｓｔ−ｒａｍセル
JP2001156357A (ja) 磁気抵抗効果素子および磁気記録素子
JP2006516360A (ja) スピン・トランスファおよび磁気素子を使用するｍｒａｍデバイスを利用する静磁結合磁気素子
JP2008523589A (ja) 高度集合組織の磁気抵抗効果素子及び磁気メモリを提供するための方法及びシステム
JP2001237472A (ja) 磁気抵抗効果素子および磁気抵抗効果記憶素子およびデジタル信号を記憶させる方法
JP4460965B2 (ja) 磁気ランダムアクセスメモリ
JP2007516604A (ja) 複合磁気フリー層を有する磁気エレクトロニクス情報デバイス
US20140252438A1 (en) Three-Dimensional Magnetic Random Access Memory With High Speed Writing
JP3977576B2 (ja) 磁気メモリ装置
US7826254B2 (en) Magnetic storage device and method for producing the same
JP3977816B2 (ja) 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110929

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111004

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111130

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111205

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111220

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120703

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees