CN106910820A - 用于改善的切换效率的自旋轨道转矩位设计 - Google Patents

用于改善的切换效率的自旋轨道转矩位设计 Download PDF

Info

Publication number
CN106910820A
CN106910820A CN201611170647.4A CN201611170647A CN106910820A CN 106910820 A CN106910820 A CN 106910820A CN 201611170647 A CN201611170647 A CN 201611170647A CN 106910820 A CN106910820 A CN 106910820A
Authority
CN
China
Prior art keywords
interconnection line
layer
oval
longitudinal axis
morpheme
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611170647.4A
Other languages
English (en)
Other versions
CN106910820B (zh
Inventor
P.M.布拉干萨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Western Data Polytron Technologies Inc
Western Digital Technologies Inc
Original Assignee
Western Data Polytron Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Data Polytron Technologies Inc filed Critical Western Data Polytron Technologies Inc
Publication of CN106910820A publication Critical patent/CN106910820A/zh
Application granted granted Critical
Publication of CN106910820B publication Critical patent/CN106910820B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

一种用于非易失性存储器单元的方法；特别地，一种自旋轨道转矩MRAM(SOT‑MRAM)存储器单元，其降低切换单独位所需的电流。存储器单元包含具有第一纵轴的第一互连线、具有长轴的椭圆形MTJ位(“位”)以及第二互连线，其中该第二互连线具有垂直于第一互连线的第二纵轴。位包含极化自由层、势垒层以及极化参考层，该极化参考层具有钉扎为与长轴不同的角度的磁矩。通过将长轴设置为相对于所描述的第一纵轴和第二纵轴和参考层成角度，并且向互连线施加电压，可以在自由层与自旋电流或拉什巴场之间引起非零平衡角度，导致更加连贯的切换动力学。

Description

用于改善的切换效率的自旋轨道转矩位设计
技术领域
本公开的实施例总体上涉及一种非易失性存储器，更特别地，涉及一种具有改善的自旋转矩效率的磁致电阻式随机存取存储器(MRAM)。
背景技术
计算机的核心为磁记录装置，其典型地可以包含旋转磁性介质或固态介质装置。现今存在若干不同的存储器技术，用于储存计算系统中使用的信息。这些不同的存储器技术总体上可以分为两个主要类别：易失性存储器和非易失性存储器。易失性存储器可以总体上指代需要电源来保有存储的数据的计算机存储器。另一方面，非易失性存储器可以总体上指代不需电源来保有存储的数据的计算机存储器。非易失性存储器的示例可以包含只读存储器(ROM)、磁致电阻式RAM(MRAM)以及闪存存储器——比如NOR和NAND闪存，等等。
近来，MRAM作为下一代非易失性存储器已经引起越来越多的关注。MRAM提供快速访问时间、几乎无限的读/写耐久性、辐射硬度以及高存储密度。与传统的RAM芯片技术不同，MRAM数据不存储为电荷，而是使用磁矩存储数据位。MRAM装置可以含有由两个磁性极化层形成的存储器单元件，每个磁性极化层可以保持磁性极化场，该磁性极化层由薄绝缘层隔开的，其一同形成磁隧道结(MTJ)位。薄绝缘层可以是势垒层。MTJ存储器位可设计为MTJ位结构相对于膜表面的平面内或垂直磁化。两个磁性层中的一个是设置为特定极性的永磁体(即，具有固定的磁化)；另一层的极化将在比如强磁场或自旋极化电流的外部写入机制的影响下改变(即，具有自由磁化)。因此，单元具有两个稳定状态，其允许单元充当非易失性存储器单元。
采用MTJ存储器位的一种类型的MRAM为自旋扭矩转换MRAM(STT-MRAM)，其中使用自旋极化电流来写入位状态。然而，典型地，切换单元的状态需要大量的写入电流。随着时间推移，由于电流的量，势垒层可能被击穿，使得MTJ无法运行。此外，在STT-MRAM装置中，可能难以在不干扰相邻的MTJ位的情况下隔离单个MTJ位以用于写入，并且为了选择单独的MTJ位，可能需要大的晶体管。
因此，本领域需要改善的MRAM装置，其能够在不干扰相邻的MTJ位的情况下选择单独MTJ位，并且还能够增强写入电流的效率，以避免势垒层的击穿。
发明内容
本公开总体上涉及一种非易失性存储器装置，并且特别地，涉及一种自旋轨道转矩MRAM(SOT-MRAM)存储器单元，其提供切换单独的位所需的电流的量的减少以及切换可靠性的增强。SOT-MRAM存储器单元包含第一互连线、椭圆形MTJ位以及第二互连线，该第一互连线具有第一纵轴，该椭圆形MTJ位具有长轴，并且该第二互连线具有第二纵轴，第二纵轴定向为垂直于第一互连线。椭圆形MTJ位的长轴设置为相对于第一纵轴和第二纵轴成角度。MTJ位包含磁性极化自由层、用于解耦磁性层的势垒层以及具有磁矩的磁性极化参考层，该磁矩钉扎在与MTJ位的长轴不同的角度处。通过选择将MTJ位的长轴定向为相对于第一纵轴和第二纵轴成角度，并且将MTJ参考层矩定向为与MTJ位的长轴不同的角度，可以在自由层矩与通过施加在MTJ位上的电压与沿互连线的电压的某些组合引起的自旋电流/拉什巴场(Rashba field)之间引起非零平衡角度，导致更加连贯的切换动力学以及缩短的逆转潜伏时间。
在一个实施例中，存储器单元包含第一互连线、第二互连线以及椭圆形位，其中该第一互连线具有第一纵轴，该第二互连线具有设置为垂直于第一互连线的第二纵轴，该椭圆形位具有长轴。椭圆形位设置在第一互连线与第二互连线之间，并且其中长轴设置为相对于第一纵轴和第二纵轴成角度。椭圆形位包含自由层、参考层以及势垒层，该参考层具有磁矩，磁矩设置为与长轴不同的角度，并且该势垒层设置在自由层与参考层之间。
在另一实施例中，存储器单元包含互连线、单独的接触以及椭圆形位，其中该互连线具有第一纵轴，单独的接触设置为垂直于互连线，椭圆形位耦接到互连线，椭圆形位具有长轴，长轴设置为相对于第一纵轴成角度，并且其中椭圆形位包含，自由层、参考层以及势垒层，该参考层具有设置为与长轴不同角度的磁矩，并且该势垒层设置在自由层与参考层之间。
在另一实施例中，存储器阵列包含第一互连线、第二互联线、第三互连线、第一椭圆形位以及第二椭圆形位，该第一互连线具有第一纵轴，该第二互连线具有垂直于第一互连线的第二纵轴，该第三互连线具有平行于第一互连线的第三纵轴，该第一椭圆形位具有第一长轴，并且该第二椭圆形位具有第二长轴。第一椭圆形位设置在第一互连线与第二互连线之间，并且第一长轴设置为相对于第一纵轴和第二纵轴成角度。第一椭圆形位包含第一自由层、第一参考层以及第一势垒层，该第一参考层具有第一磁矩，第一磁矩设置为与第一长轴不同的角度，并且该第一势垒层设置在第一自由层与第一参考层之间。第二椭圆形位设置在第二互连线与第三互连线之间，并且第二长轴设置为相对于第二纵轴和第三纵轴成角度。第二椭圆形位包含第二自由层、第二参考层以及第二势垒层，该第二参考层具有第二磁矩，第二磁矩设置为与第二长轴不同的角度，并且该第二势垒层设置在第二自由层与第二参考层之间。
附图说明
为了能够更详细地理解本公开所列举的特征，可以参考实施例对上面简要概括的本公开进行更特定的说明，一些实施例在附图中图示。然而，应当理解，附图仅图示本公开的典型实施例，并且因此不应认为限制其范围，因为本公开可以认可其它同等有效的实施例。
图1A为根据一个实施例的SOT-MRAM存储器单元的示意图。
图1B为图1A的SOT-MRAM存储器单元的示意俯视平面图。
图1C为根据一个实施例的SOT-MRAM存储器单元的自由层和参考层的示意图。
图1D为根据一个实施例的存储器位的示意侧视图。
图1E为根据另一实施例的存储器位的示意侧视图。
图1F为根据一个实施例的SOT-MRAM存储器单元的示意侧视图。
图1G为根据另一实施例的SOT-MRAM存储器单元的示意侧视图。
图1H为根据一个实施例的SOT-MRAM存储器单元的状态的示意图。
图1I为根据另一实施例的SOT-MRAM存储器单元的状态的示意图。
图2A为根据一个实施例的存储器阵列的原理图。
图2B为根据一个实施例的SOT-MRAM存储器阵列的示意立体图。
图3A为SOT-MRAM存储器单元的示意平面图。
图3B为图3A的SOT-MRAM存储器单元的参考层和自由层的示意图。
图3C为根据一个实施例的SOT-MRAM存储器单元的示意侧视图。
图3D为根据一个实施例的SOT-MRAM存储器单元的示意侧视图。
图3E为根据另一实施例的SOT-MRAM存储器阵列的示意图。
为了便于理解，尽可能使用了相同附图标记来指代附图中的相同元件。应当预期，可以在没有具体列举的情况下将在一个实施例中公开的元件有利地用于其它实施例。
具体实施方式
下面，参考了本公开的实施例。然而，应当理解，本公开不限于具体描述的实施例。反之，下面的特征和元件的任意组合，无论是否涉及不同的实施例，应预期实现和实施本公开。此外，尽管本公开的实施例相比于其它可能的方案和/或现有技术可能实现优点，特定的优点是否由给定的实施例实现并不限制本公开。因此，下面的方面、特征、实施例以及优点仅为阐述性，而不应认为是所附权利要求的元件或限制，除非在(一项或多项)权利要求中明确列举。相似地，对“本公开”的引用不应理解为本文公开的任何发明主题的概括，并且不应认为是所附权利要求的元件或限制，除非在(一项或多项)权利要求中明确列举。
本公开总体上涉及一种非易失性存储器装置，并且特别地，涉及一种自旋轨道转矩MRAM(SOT-MRAM)存储器单元，其提供切换单独的位所需的电流的量的减少以及切换可靠性的增强。SOT-MRAM存储器单元包含的第一互连线、椭圆形MTJ位以及第二互连线，该第一互连线具有第一纵轴，该椭圆形MTJ位具有长轴，该第二互连线具有第二纵轴，该第二纵轴定向为垂直于第一互连线。椭圆形MTJ位的长轴设置为相对于第一纵轴和第二纵轴成角度。MTJ位包含磁性极化自由层、势垒层以及磁性极化参考层，该势垒层用于解耦磁性层的势垒层，该磁性极化参考层具有磁矩，该磁矩钉扎为与MTJ位的长轴不同的角度。通过选择将MTJ位的长轴定向为相对于第一纵轴和第二纵轴成角度，并且将MTJ参考层矩定向为与MTJ位的长轴不同的角度，可以在自由层矩与通过施加在MTJ位上的电压与沿互连线的电压的某些组合引起的自旋电流/的拉什巴场之间引起非零平衡角度，导致更加连贯的切换动力学，以及缩短的逆转潜伏时间。
图1A为根据一个实施例的SOT-MRAM存储器单元的示意图。存储器单元100可以为基于自旋霍尔效应的MRAM(SHE-MRAM)或拉什巴效应的MRAM。存储器单元100具有第一互连线105、第二互连线110以及椭圆形位115，第一互连线105具有第一纵轴105a，第二互连线110具有垂直于第一互连线105的第二纵轴110a，并且椭圆形位115具有设置为相对于第一纵轴105a和第二纵轴110a成角度的长轴115a。磁隧道结存储器单元元件或椭圆形位115包括自由层120，其具有自由磁化；参考层125，其具有固定的或钉扎的磁矩125a；以及势垒层130，其用来解耦设置在自由层120与参考层125之间的磁性层。参考层125的磁矩125a设置为与长轴115a不同的角度。应当理解，自由层120与各自的互连线105、110之间以及参考层125与各自的互连线105、110之间可以存在附加的层。例如，可以存在反铁磁性层、合成反铁磁性结构或盖层。
椭圆形位115为椭圆柱形，其具有高度、长径以及短径，其中长径大于短径。椭圆形位115的长径等同于长轴115a。在一个实施例中，长轴115a与第一互连线105和第二互连线110两者的宽度相同。在一个实施例中，椭圆形位115的长轴115a定向为与第二纵轴110a成5-60度。在一个实施例中，椭圆形位115的长轴115a定向为与第一纵轴105a成30度与85度之间。在一个实施例中，可以将位定向为使得自由层120以与第二纵轴110a成5度与60度之间的角度与第二互连110接触。在另一实施例中，可以将位定向为使得自由层120以与第一纵轴105a成5度与60度之间的角度与第一互连105接触。在一个实施例中，长轴115a设置为与第一纵轴105a成5度与60度之间的角度。
将椭圆形位115图案化，以赋予椭圆形位115沿着长轴115a的单轴各向异性，确保自由层120仅指向沿着长轴115a的一个或两个方向。作为图案化的形状的结果，单轴各向异性能量阱自然地形成创建势垒，以防止自由层120自发切换，确保保留。单轴各向异性能由公式1/2MsHkV确定，其中Ms为饱和磁化，Hk为各向异性场，并且V为体积。通过使自旋极化电流穿过自由层120产生写入。自旋极化电流在自由层120上施加转矩，允许自由层120克服各向异性能垒并切换定向。通过使电流穿过耦接到自由层的互连105产生的自旋霍尔效应和/或拉什巴效应可以有助于增强包含椭圆形位115的单独位的可写入性。可以选择拉什巴效应、仅自旋霍尔效应或拉什巴效应和自旋霍尔效应两者的组合，以增强单独位的可写入性。可以在不干扰相邻的存储器单元的情况下，写入到单独存储器单元上。此外，可以抑制相邻的存储器单元中的拉什巴和/或自旋霍尔效应，以确保仅写入选择的存储器单元，反之则已知为半选择方案。应当理解，相反的情况也可能发生，即自旋霍尔效应和/或拉什巴效应可以为主要的写入机制，其中流过MTJ位的自旋极化电流帮助增强写入性，并且确保适当的位选择。
图1B为图1A的SOT-MRAM存储器单元100的示意俯视平面图，其示出椭圆形位115设置为相对于第一互连线105和第二互连线110成某个角度。在其它系统中，参考层125的钉扎被实现为平行于椭圆形位115的长轴115a，使得与自由层120相互作用的电流的自旋极化与磁化共线。由于切换自由层120所需的自旋转矩的强度正比于自由层矩与参考层矩之间的角度的正弦，自由层120和参考层125的共线定向，其中层之间的角度为0度或180度，导致该正弦为零，并且从而使得该自旋转矩为零。因此，切换需要磁矩的热扰动，以在层之间引起小的错位，使得随着电流开始流过自由层120，自由层120开始以增益振幅振荡，直到振荡大到足以克服各向异性能量势垒，允许自由层125切换定向。由于这些热扰动为随机过程，用于单独的位以及整个位阵列的开始进动所需的起始时间(已知为潜伏时间)可能从一次写入尝试到下次写入尝试变化，并且从而总切换时间也是如此。
如图1C所示，通过将参考层125的磁矩125a钉扎为与长轴115a不同的角度，将自旋转矩施加在自由层120上的初始状态开始于大于零的量，其消除潜伏时间并且极大地增强切换效率和连贯性。在一个实施例中，参考层125的磁矩125a设置为与椭圆形位115的长轴115a成5度-60度。
可以通过使用反铁磁性层来简单钉扎参考层125，该反铁磁性层比如铱锰(IrMn)、铂锰(PtMn)、镍锰(NiMn)、镍氧化物(NiO)或铁锰(FeMn)。在一个实施例中，椭圆形位115可以使用合成反铁磁体(SAF)固定层，其具有通过非磁性层耦合的两个磁性层。在某些实施例中，固定铁磁体层可以为单个铁磁体，其包括镍(Ni)、铁(Fe)、钴(Co)或合金，其中该合金包括镍(Ni)、铁(Fe)、钴(Co)连同硼(B)、锗(Ge)、铂(Pt)和/或锰(Mn)的组合，或钴和铂的超晶格、钴和钯(Pd)的超晶格、钴和镍的超晶格和/或其组合及其混合物。在某些实施例中，非磁性层包括钌(Ru)。在某些实施例中，SAF包括第一铁磁体层、第二铁磁体层以及设置在第一铁磁体层与第二铁磁体层之间的钌(Ru)层。
在某些实施例中，椭圆形位115可以包含底部籽底层、钉扎层和/或盖层。图1D示出了椭圆形位115的一个示例的侧视图。椭圆形位115包含反铁磁性层135、参考层125、势垒层130以及自由层120。椭圆形位115设置在第一互连线105与第二互连线110之间(未示出)。反铁磁性层135耦接到参考层125，并且可以耦接到第一互连线105或者第二互连线110。势垒层130设置在参考层125与自由层120之间。
图1E示出了椭圆形位115的另一示例的侧视图。椭圆形位115包含合成反铁磁性层145、势垒层130以及自由层120。合成反铁磁性层145包含参考层125。在某些实施例中，SAF包括第一铁磁体层、第二铁磁体层以及设置在第一铁磁体层与第二铁磁体层之间的钌(Ru)层。与势垒层130相邻的铁磁体层为参考层125。椭圆形位115设置在第一互连线105与第二互连线110之间(未示出)。合成反铁磁性层145可以耦接到第一互连线105或者第二互连线110。势垒层130设置在参考层125与自由层120之间。
图1F示出了SOT-MRAM存储器单元100的一个实施例的侧视图。椭圆形位115包含自由层120和参考层125，自由层120耦接到第一互连线105，并且参考层125直接设置在第二互连线110上。自由层120和参考层125可以包括镍(Ni)、铁(Fe)、铜(Co)，或合金，其中该合金为镍(Ni)、铁(Fe)、钴(Co)连同硼(B)、锗(Ge)和/或锰(Mn)的组合。自由层120可以具有大约1nm–6nm的厚度，并且参考层125可以具有大约1nm–6nm的厚度。势垒层130设置在自由层120与参考层125之间。势垒层130可以包括氧化物，比如镁氧化物(MgO)、铪氧化物(HfO)，或铝氧化物(AlOx)，并且可以具有大约0.7nm–3nm的厚度。耦接到自由层的互连线(图1F中的第一互连105)可以包括具有强自旋轨道耦合的材料，比如铂(Pt)、钽(Ta)、钨(W)、铪(Hf)、铱(Ir)、铜铋(CuBi)、铜铱(CuIr)或金钨(AuW)，其具有大约4nm–20nm的厚度，以便于产生自旋霍尔和/或拉什巴效应，并且耦接到参考层125的第二互连线110可以包括铜或铝，并且可以具有大约20nm–100nm的厚度。
图1G图示了SOT-MRAM存储器单元100的另一实施例，其中椭圆形位115包含参考层125和自由层120，其中该参考层125耦接到第一互连线105，并且自由层120直接设置在第二互连线110上。第一互连线105和第二互连线110可以为用于读取操作的字线和位线。第一互连线105和第二互连线110可以为用于写入操作的字线和位线。势垒层130设置在自由层120与参考层125之间。
椭圆形位115可以处于代表1或0的状态中，其中自由层矩120的组件分别大体上反平行或平行于参考层矩125a。位115的电阻取决于自由层120和参考层125的磁矩的相对定向，参考层125与势垒层130交界。当自由层120的磁矩与参考矩125a处于大体上平行的配置时(如图1H所示)，椭圆形位115处于代表0的状态。当自由层矩120的组件与参考矩125a处于大体上反平行的配置时(如图1I所示)，椭圆形位115处于代表1的状态。
图2A图示了根据一个实施例的存储器阵列240。存储器阵列240包括多个底部互连线、多个顶部互连线以及多个椭圆形位，其中该多个顶部互连线设置为垂直于底部互连线，并且该多个椭圆形位设置在多个底部互连线与多个顶部互连线之间。根据一个示例，在图2B中，存储器阵列240包含第一互连线205、第二互连线210、第三互连线220、第一椭圆形位215以及第二椭圆形位225，其中该第二互连线210设置为垂直于第一互连线205，该第三互连线220设置为平行于第一互连线205，该第一椭圆形位215具有第一长轴，并且该第二椭圆形位225具有第二长轴。尽管未示出，应当可以理解，第一椭圆形位215具有与椭圆形位115相似的设置。第一椭圆形位215设置在第一互连线205与第二互连线210之间。第一椭圆形位215包含第一自由层、第一参考层以及第一势垒层，其中该第一参考层具有设置为与第一长轴不同角度的第一磁矩，并且该第一势垒层设置在第一自由层与第一参考层之间。第二椭圆形位225设置在第二互连线210与第三互连线220之间。第二椭圆形位225包含第二自由层、第二参考层以及第二势垒层，其中该第二参考层具有设置为与第二长轴不同角度的第二磁矩，并且该第二势垒层设置在第二自由层与第二参考层之间。第二椭圆形位225的第二长轴可以平行于第一椭圆形位215的第一长轴。存在可能的替代方案，其中第二椭圆形位225的第二长轴与第一椭圆形位225的第一长轴的角度成不同的角度。可以想象，存储器阵列240可以含有多个椭圆形位，其中存储器阵列240中的每个单独位的长轴设置为相对于阵列中其余的椭圆形位的长轴成不同的角度。
图3A图示了SOT-MRAM存储器单元300的另一实施例，其中存储器单元300包括互连线305、椭圆形位315以及单独的接触310，其中该互连线305具有第一纵轴305a，该椭圆形位315具有耦接到互连线305的长轴315a，并且该单独的接触310设置为垂直于互连线305。应当可以理解，单独的接触310可以采用选择晶体管、非选择晶体管或两种的组合。椭圆形位315可以设置在互连线305与单独的接触310之间。长轴315a设置为相对于第一纵轴305a成角度。单独的接触310可以具有第二纵轴(未示出)。在另一实施例中，长轴315a设置为相对于第一纵轴305a和第二纵轴成角度。
可以理解，采用钉扎参考层125相同的技术来进行参考层325的钉扎。如图3B所示，参考层325的磁矩325a钉扎为与自由层320不同的角度。
图3C图示了SOT-MRAM存储器单元300的一个实施例的侧视图。椭圆形位315包含自由层320和参考层325，其中该自由层320耦接到互连线305，并且该参考层325直接设置在单独的接触310上。自由层320和参考层325可以包括镍(Ni)，铁(Fe)，铜(Co)或合金，其中该合金为镍(Ni)、铁(Fe)、铜(Co)连同硼(B)、锗(Ge)和/或锰(Mn)的组合。自由层320可以具有大约1nm–6nm的厚度，并且参考层325可以具有大于1nm–6nm的厚度。势垒层330设置在自由层320与参考层325之间。势垒层330可以包括氧化物，比如镁氧化物(MgO)、铪氧化物(HfO)或铝氧化物(AlOx)，并且可以具有大约0.7nm–3nm的厚度。第一互连线305可以包括具有强自旋轨道耦合的材料，比如铂(Pt)、钽(Ta)、钨(W)、铪(Hf)、铱(Ir)、铜铋(CuBi)、铜铱(CuIr)或金钨，其具有大约4nm–20nm的厚度，以便于产生自旋霍尔和/或拉什巴效应。
图3D图示了SOT-MRAM存储器装置300的另一实施例，其中椭圆形位315包含参考层325和自由层320，参考层325耦接到互连线305，并且自由层320直接设置在单独的接触310上。耦接到自由层320的单独的接触310可以包括具有强自旋轨道耦合的材料，比如铂(Pt)、钽(Ta)、钨(W)、铪(Hf)、铱(Ir)、铜铋(CuBi)、铜铱(CuIr)或金钨，其具有大约4nm–20nm的厚度，以便于产生自旋霍尔和/或拉什巴效应，并且耦接到参考层325的第二互连线305可以包括铜或铝，并且可以具有大约20nm–100nm的厚度。势垒层330设置在自由层320与参考层325之间。单独的接触310可以耦接到两个选择晶体管335、345，两个选择晶体管335、345设置在位315的相反侧上。互连线305可以与位的一个或多个行接触。单独的接触310可以与单个位接触。如此，本公开可以包含具有独立的接触的单元的阵列，如图3E所示。应当理解，椭圆形位315可以包含椭圆形位115的各种实施例。以举例方式，椭圆形位315可以包含下面的一个或多个：盖层、底层和/或钉扎层。
图3E图示了根据一个实施例的存储器阵列340。存储器阵列340包括多个互连线、多个独立的接触，以及多个椭圆形位，其中该多个独立的接触设置为垂直于多个互连线，并且该多个椭圆形位耦接到多个互连线和多个单独的接触。根据一个示例，存储器阵列340包含互连线305、单独的接触310以及椭圆形位315，其中该单独的接触310设置为垂直于第一互连线305，并且该椭圆形位315具有长轴315a。已将互连线305部分地移除，以示出单独的接触310。椭圆形位315包含自由层、参考层以及势垒层，其中该参考层具有设置为与长轴不同角度的磁矩，并且该势垒层设置在自由层与参考层之间。应当理解，椭圆形位315可以相似于如图1D和图1E中所描述的椭圆形位115。可以想象，存储器阵列340可以含有多个椭圆形位，其中存储器阵列340中的每个单独位的长轴设置为相对于阵列中其余的椭圆形位的长轴成不同的角度。
因此，通过将位图案化，以赋予其单轴各向异性，确保自由层将仅指向两个方向中的一个，将椭圆形位设置为相对于第一互连第二互联成角度，并且将参考层的磁矩设置为与长轴不同的角度，可以增强自由层的切换，在不干扰相邻的存储器单元的情况下，允许更快并更加连贯的选择存储器单元写入和读取时间。
尽管前述内容针对本公开的实施例，可以在不背离本公开的基本范围的情况下，构思其它的和进一步的本公开的实施例，并且本公开的范围由所附的权利要求确定。

Claims (25)

1.一种存储器单元，包括：
第一互连线，所述第一互连线具有第一纵轴；
第二互连线，所述第二互连线具有第二纵轴，所述第二纵轴设置为垂直于所述第一互连线；以及
椭圆形位，所述椭圆形位具有设置在所述第一互连线与所述第二互连线之间的长轴，其中所述长轴设置为相对于所述第一纵轴和所述第二纵轴成角度，并且其中所述椭圆形位包括，
自由层；
参考层，所述参考成具有磁矩，其中所述磁矩设置为与所述长轴不同的角度；以及
势垒层，所述势垒层设置在所述自由层与所述参考层之间。
2.如权利要求1所述的存储器单元，其中所述势垒层包括氧化物，所述氧化物选自由以下组成的组：镁氧化物、铪氧化物或铝氧化物。
3.如权利要求1所述的存储器单元，其中所述椭圆形位为基于自旋霍尔效应的磁致电阻式随机存取存储器。
4.如权利要求1所述的存储器单元，其中所述椭圆形位为基于拉什巴效应(Rashba-effect)的磁致电阻式随机存取存储器。
5.如权利要求1所述的存储器单元，其中所述自由层耦接到所述第一互连线。
6.如权利要求5所述的存储器单元，其中所述第一互连线是选自由以下组成的组的材料：铂、钽、钨、铪、铱、铜铋、铜铱或金钨，并且其中所述第一互连线具有大约4nm–20nm的厚度。
7.如权利要求6所述的存储器单元，其中所述第一互连线是选自由以下组成的组的材料：铜或铝，并且其中所述第一互连线具有大约20nm–100nm的厚度。
8.如权利要求1所述的存储器单元，其中所述参考层耦接到所述第一互连线。
9.如权利要求1所述的存储器单元，其中所述长轴设置为与所述第一纵轴成5度与60度之间的角度。
10.一种存储器单元，包括：
互连线，所述互连线具有第一纵轴；
椭圆形位，所述椭圆形位耦接到所述互连线，其中所述椭圆形位具有长轴，所述长轴设置为相对于所述第一纵轴成角度，并且其中所述椭圆形位包括：
自由层；
参考层，所述参考层具有磁矩，所述磁矩设置为与所述长轴不同的角度；以及
势垒层，所述势垒层设置在所述自由层与所述参考层之间；以及
单独的接触，所述单独的接触设置为垂直于所述互连线。
11.如权利要求10所述的存储器单元，其中所述椭圆形位还包括盖层。
12.如权利要求10所述的存储器单元，其中所述椭圆形位还包括钉扎层。
13.如权利要求12所述的存储器单元，其中所述钉扎层为反铁磁体(AFM)。
14.如权利要求13所述的存储器单元，其中所述钉扎层包括铱锰、铂锰、镍锰、镍氧化物或铁锰。
15.如权利要求10所述的存储器单元，其中所述参考层是合成反铁磁体结构的一部分。
16.如权利要求15所述的存储器单元，其中所述合成反铁磁体结构包括相邻于所述势垒层的第一铁磁体层、第二铁磁体层以及设置在所述第一铁磁体层与所述第二铁磁体层之间的钌层，并且其中所述参考层为所述第一铁磁体层。
17.如权利要求10所述的存储器单元，其中所述自由层耦接到所述互连线。
18.如权利要求10所述的存储器单元，其中所述自由层耦接到所述单独的接触。
19.如权利要求18所述的存储器单元，其中所述单独的接触是选自由以下组成的组的材料：铂、钽、钨、铪、铱、铜铋、铜铱或金钨，并且其中所述单独的接触具有大约4nm–20nm的厚度。
20.如权利要求10所述的存储器单元，其中所述长轴设置为与所述第二纵轴成5度与60度之间的角度。
21.一种存储器阵列，包括：
第一互连线，所述第一互连线具有第一纵轴；
第二互连线，所述第二互连线具有垂直于所述第一互连线的第二纵轴；
第三互连线，所述第三互连线具有平行于所述第一互连线的第三纵轴；
第一椭圆形位，所述第一椭圆形位具有设置在所述第一互连线与所述第二互连线之间的第一长轴，其中所述第一长轴设置为相对于所述第一纵轴和所述第二纵轴成角度，并且其中所述第一椭圆形位包括，
第一自由层；
第一参考层，所述第一参考层具有第一磁矩，所述第一磁矩设置为与所述第一长轴不同的角度；以及
第一势垒层，所述第一势垒层设置在所述第一自由层与所述第一参考层之间；以及
第二椭圆形位，所述第二椭圆形位具有设置在所述第二互连线与所述第三互连线之间的第二长轴，其中所述第二长轴设置为相对于所述第二纵轴和所述第三纵轴成角度，并且其中所述第二椭圆形位包括，
第二自由层；
第二参考层，所述第二参考层具有第二磁矩，所述第二磁矩设置为与所述第二长轴不同的角度；以及
第二势垒层，所述第二势垒层设置在所述第二自由层与所述第二参考层之间。
22.如权利要求21所述的存储器阵列，其中所述存储器阵列为基于自旋霍尔效应的磁致电阻式随机存取存储器阵列。
23.如权利要求21所述的存储器阵列，其中所述存储器阵列为基于拉什巴效应的磁致电阻式随机存取存储器阵列。
24.如权利要求21所述的存储器阵列，其中所述第一自由层耦接到所述第一互连线。
25.如权利要求24所述的存储器阵列，其中所述第一互连线是选自由以下组成的组的材料：铂、钽、钨、铪、铱、铜铋、铜铱或金钨，并且其中所述第一互连线具有大约4nm-20nm的厚度。
CN201611170647.4A 2015-12-16 2016-12-16 用于改善的切换效率的自旋轨道转矩位设计 Active CN106910820B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/971,911 2015-12-16
US14/971,911 US9837602B2 (en) 2015-12-16 2015-12-16 Spin-orbit torque bit design for improved switching efficiency

Publications (2)

Publication Number Publication Date
CN106910820A true CN106910820A (zh) 2017-06-30
CN106910820B CN106910820B (zh) 2020-09-15

Family

ID=58993973

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611170647.4A Active CN106910820B (zh) 2015-12-16 2016-12-16 用于改善的切换效率的自旋轨道转矩位设计

Country Status (5)

Country Link
US (1) US9837602B2 (zh)
JP (1) JP6717735B2 (zh)
KR (2) KR102271208B1 (zh)
CN (1) CN106910820B (zh)
DE (1) DE102016014924A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109065705A (zh) * 2018-07-09 2018-12-21 北京航空航天大学 一种磁性隧道结
CN110416406A (zh) * 2019-08-13 2019-11-05 上海新微技术研发中心有限公司 磁存储器件
CN110753963A (zh) * 2017-09-12 2020-02-04 闪迪技术有限公司 包含包括β相钨的复合自旋霍尔效应层的自旋轨道矩磁阻随机存取存储器
CN111261771A (zh) * 2018-12-03 2020-06-09 三星电子株式会社 包括自旋轨道转矩线的半导体器件
CN116018048A (zh) * 2023-03-27 2023-04-25 珠海多创科技有限公司 磁阻元件、磁阻元件的制备方法以及磁传感装置

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6258452B1 (ja) * 2016-12-02 2018-01-10 株式会社東芝 磁気メモリ
US10431734B2 (en) 2017-01-24 2019-10-01 Qualcomm Incorporated Engineered barrier layer interface for high speed spin-transfer torque magnetic random access memory
WO2019005923A1 (en) * 2017-06-28 2019-01-03 Wisconsin Alumni Research Foundation MAGNETIC MEMORY DEVICES BASED ON 4D AND 5D TRANSITION METAL PEROVSKITES
WO2019005149A1 (en) * 2017-06-30 2019-01-03 Intel Corporation MAGNETIC JUNCTION WITH SPIN ORBIT COUPLING LAYER WITH SELF-ALIGNED PATTERN
WO2019005158A1 (en) * 2017-06-30 2019-01-03 Intel Corporation SPIN ORBIT TORQUE MEMORY DEVICES WITH ENHANCED THERMAL STABILITY AND METHODS OF FORMING THE SAME
JP6540786B1 (ja) * 2017-12-28 2019-07-10 Tdk株式会社 スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
JP7052448B2 (ja) * 2018-03-16 2022-04-12 Tdk株式会社 スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子、磁気メモリ及び発振器
US10553783B2 (en) 2018-06-29 2020-02-04 Sandisk Technologies Llc Spin orbit torque magnetoresistive random access memory containing shielding element and method of making thereof
US10381551B1 (en) 2018-06-29 2019-08-13 Sandisk Technologies Llc Spin orbit torque magnetoresistive random access memory containing shielding element and method of making thereof
JP6850273B2 (ja) * 2018-07-10 2021-03-31 株式会社東芝 磁気記憶装置
KR102650546B1 (ko) 2019-01-28 2024-03-27 삼성전자주식회사 자기 기억 소자
CN117425353A (zh) 2019-05-09 2024-01-19 联华电子股份有限公司 磁阻式随机存取存储器
US10891999B1 (en) 2019-06-19 2021-01-12 Western Digital Technologies, Inc. Perpendicular SOT MRAM
US11075334B2 (en) 2019-11-22 2021-07-27 International Business Machines Corporation Spin-orbit-torque magneto-resistive random access memory with stepped bottom electrode
US11276817B2 (en) 2020-03-13 2022-03-15 International Business Machines Corporation Magnetic tunnel junction having tapered all-around structure
US11844287B2 (en) * 2020-05-20 2023-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic tunneling junction with synthetic free layer for SOT-MRAM
US11355696B2 (en) 2020-06-12 2022-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic tunnel junction structures and related methods
TWI751728B (zh) 2020-10-07 2022-01-01 財團法人工業技術研究院 平面式磁化自旋軌道磁性元件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040150016A1 (en) * 2003-01-30 2004-08-05 Renesas Technology Corp. Thin film magnetic memory device and manufacturing method therefor
US20040256688A1 (en) * 2003-06-19 2004-12-23 Daniel Braun Combination of intrinsic and shape anisotropy for reduced switching field fluctuations
CN101064114A (zh) * 2006-04-28 2007-10-31 株式会社东芝 磁阻效应元件以及磁存储器
CN103545443A (zh) * 2012-07-17 2014-01-29 三星电子株式会社 磁性器件及其制造方法
CN103887425A (zh) * 2012-12-21 2014-06-25 三星电子株式会社 磁性结和磁存储器以及用于提供磁性结的方法
US20140306302A1 (en) * 2013-04-16 2014-10-16 Headway Technologies, Inc. Fully Compensated Synthetic Antiferromagnet for Spintronics Applications
CN104995685A (zh) * 2013-01-11 2015-10-21 海德威科技公司 用以改善磁隧道结元件短路的不连续镁插入层

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6778421B2 (en) * 2002-03-14 2004-08-17 Hewlett-Packard Development Company, Lp. Memory device array having a pair of magnetic bits sharing a common conductor line
JP4042478B2 (ja) * 2002-06-19 2008-02-06 ソニー株式会社 磁気抵抗効果素子及び磁気メモリ装置
JP2004040028A (ja) * 2002-07-08 2004-02-05 Hitachi Ltd 磁気ランダムアクセスメモリおよび磁気メモリセル
US6828639B2 (en) * 2002-07-17 2004-12-07 Micron Technology, Inc. Process flow for building MRAM structures
US6654278B1 (en) * 2002-07-31 2003-11-25 Motorola, Inc. Magnetoresistance random access memory
US7064974B2 (en) * 2002-09-12 2006-06-20 Nec Corporation Magnetic random access memory and method for manufacturing the same
US6898112B2 (en) * 2002-12-18 2005-05-24 Freescale Semiconductor, Inc. Synthetic antiferromagnetic structure for magnetoelectronic devices
JP2005129801A (ja) * 2003-10-24 2005-05-19 Sony Corp 磁気記憶素子及び磁気メモリ
US7449345B2 (en) * 2004-06-15 2008-11-11 Headway Technologies, Inc. Capping structure for enhancing dR/R of the MTJ device
US7453720B2 (en) 2005-05-26 2008-11-18 Maglabs, Inc. Magnetic random access memory with stacked toggle memory cells having oppositely-directed easy-axis biasing
KR100619300B1 (ko) * 2005-09-14 2006-09-06 한국과학기술연구원 스핀-궤도 결합 유도 자장을 이용한 스핀 트랜지스터
JP2007087524A (ja) * 2005-09-22 2007-04-05 Renesas Technology Corp 不揮発性半導体記憶装置
US7368301B2 (en) 2006-01-27 2008-05-06 Magic Technologies, Inc. Magnetic random access memory with selective toggle memory cells
US8497538B2 (en) * 2006-05-31 2013-07-30 Everspin Technologies, Inc. MRAM synthetic antiferromagnet structure
US7903452B2 (en) 2006-06-23 2011-03-08 Qimonda Ag Magnetoresistive memory cell
US8497559B2 (en) * 2007-10-10 2013-07-30 Magic Technologies, Inc. MRAM with means of controlling magnetic anisotropy
JP5058236B2 (ja) * 2009-10-14 2012-10-24 株式会社東芝 スピンメモリ
FR2963152B1 (fr) * 2010-07-26 2013-03-29 Centre Nat Rech Scient Element de memoire magnetique
JP5768494B2 (ja) 2011-05-19 2015-08-26 ソニー株式会社 記憶素子、記憶装置
KR101457511B1 (ko) * 2011-08-18 2014-11-04 코넬 유니버시티 스핀 홀 효과 자기 장치, 방법, 및 적용
KR102023626B1 (ko) * 2013-01-25 2019-09-20 삼성전자 주식회사 스핀 홀 효과를 이용한 메모리 소자와 그 제조 및 동작방법
US9130155B2 (en) * 2013-03-15 2015-09-08 Samsung Electronics Co., Ltd. Magnetic junctions having insertion layers and magnetic memories using the magnetic junctions
US9076954B2 (en) 2013-08-08 2015-07-07 Samsung Electronics Co., Ltd. Method and system for providing magnetic memories switchable using spin accumulation and selectable using magnetoelectric devices
US20150213867A1 (en) * 2014-01-28 2015-07-30 Qualcomm Incorporated Multi-level cell designs for high density low power gshe-stt mram
US9384812B2 (en) * 2014-01-28 2016-07-05 Qualcomm Incorporated Three-phase GSHE-MTJ non-volatile flip-flop
CN104393169B (zh) 2014-10-10 2017-01-25 北京航空航天大学 一种无需外部磁场的自旋轨道动量矩磁存储器
KR102466342B1 (ko) * 2015-06-11 2022-11-15 삼성전자주식회사 자기 메모리 소자

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040150016A1 (en) * 2003-01-30 2004-08-05 Renesas Technology Corp. Thin film magnetic memory device and manufacturing method therefor
US20040256688A1 (en) * 2003-06-19 2004-12-23 Daniel Braun Combination of intrinsic and shape anisotropy for reduced switching field fluctuations
CN101064114A (zh) * 2006-04-28 2007-10-31 株式会社东芝 磁阻效应元件以及磁存储器
CN103545443A (zh) * 2012-07-17 2014-01-29 三星电子株式会社 磁性器件及其制造方法
CN103887425A (zh) * 2012-12-21 2014-06-25 三星电子株式会社 磁性结和磁存储器以及用于提供磁性结的方法
CN104995685A (zh) * 2013-01-11 2015-10-21 海德威科技公司 用以改善磁隧道结元件短路的不连续镁插入层
US20140306302A1 (en) * 2013-04-16 2014-10-16 Headway Technologies, Inc. Fully Compensated Synthetic Antiferromagnet for Spintronics Applications

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110753963A (zh) * 2017-09-12 2020-02-04 闪迪技术有限公司 包含包括β相钨的复合自旋霍尔效应层的自旋轨道矩磁阻随机存取存储器
CN110753963B (zh) * 2017-09-12 2023-05-23 闪迪技术有限公司 自旋轨道矩磁阻随机存取存储器
CN109065705A (zh) * 2018-07-09 2018-12-21 北京航空航天大学 一种磁性隧道结
CN109065705B (zh) * 2018-07-09 2020-10-20 北京航空航天大学 一种磁性隧道结
CN111261771A (zh) * 2018-12-03 2020-06-09 三星电子株式会社 包括自旋轨道转矩线的半导体器件
CN111261771B (zh) * 2018-12-03 2024-04-09 三星电子株式会社 包括自旋轨道转矩线的半导体器件
CN110416406A (zh) * 2019-08-13 2019-11-05 上海新微技术研发中心有限公司 磁存储器件
CN116018048A (zh) * 2023-03-27 2023-04-25 珠海多创科技有限公司 磁阻元件、磁阻元件的制备方法以及磁传感装置
CN116018048B (zh) * 2023-03-27 2023-06-02 珠海多创科技有限公司 磁阻元件、磁阻元件的制备方法以及磁传感装置

Also Published As

Publication number Publication date
US9837602B2 (en) 2017-12-05
JP2017139446A (ja) 2017-08-10
CN106910820B (zh) 2020-09-15
JP6717735B2 (ja) 2020-07-01
KR20200009114A (ko) 2020-01-29
KR20170072138A (ko) 2017-06-26
KR102271208B1 (ko) 2021-06-29
DE102016014924A1 (de) 2017-06-22
US20170179372A1 (en) 2017-06-22

Similar Documents

Publication Publication Date Title
CN106910820A (zh) 用于改善的切换效率的自旋轨道转矩位设计
Apalkov et al. Magnetoresistive random access memory
US7486552B2 (en) Method and system for providing a spin transfer device with improved switching characteristics
US8102701B2 (en) Magnetic memory with a thermally assisted writing procedure
US10460786B2 (en) Systems and methods for reducing write error rate in magnetoelectric random access memory through pulse sharpening and reverse pulse schemes
EP1600977B1 (en) Multi-bit magnetic random acces memory device
JP5514059B2 (ja) 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JP5441881B2 (ja) 磁気トンネル接合を備えた磁気メモリ
WO2016159017A1 (ja) 磁気抵抗効果素子、磁気メモリ装置、製造方法、動作方法、及び集積回路
US7965543B2 (en) Method for reducing current density in a magnetoelectronic device
CN107039064A (zh) 具有堆叠中选择器的顶部钉扎sot‑mram结构
JP2006518099A (ja) リセット可能な磁化を有する磁性層を含み、スピントランスファーを用いる多層積層構造
JP2008177421A (ja) 記憶素子、メモリ
US20170372761A1 (en) Systems for Source Line Sensing of Magnetoelectric Junctions
US8503225B2 (en) Multibit cell with synthetic storage layer
CN101252144B (zh) 存储器件和存储器
JP2005223086A (ja) 磁気記憶素子及びその駆動方法、磁気メモリ
CN103069493A (zh) 磁存储单元
JP4581394B2 (ja) 磁気メモリ
JP2006179694A (ja) 記憶素子
EP1890296B1 (en) Multi-bit magnetic random access memory device and methods of operating and sensing the same
CN100573895C (zh) 磁存储器及其制造方法
JP2008205186A (ja) 記憶素子、メモリ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: American California

Applicant after: Western Digital Technologies, Inc.

Address before: American California

Applicant before: Western data Polytron Technologies Inc

GR01 Patent grant
GR01 Patent grant