CN107039064A - 具有堆叠中选择器的顶部钉扎sot‑mram结构 - Google Patents

具有堆叠中选择器的顶部钉扎sot‑mram结构 Download PDF

Info

Publication number
CN107039064A
CN107039064A CN201610921767.7A CN201610921767A CN107039064A CN 107039064 A CN107039064 A CN 107039064A CN 201610921767 A CN201610921767 A CN 201610921767A CN 107039064 A CN107039064 A CN 107039064A
Authority
CN
China
Prior art keywords
leads
memory cell
lead
contacted
selector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610921767.7A
Other languages
English (en)
Inventor
P.M.布拉干萨
L.万
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HGST Netherlands BV
Original Assignee
Hitachi Global Storage Technologies Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Global Storage Technologies Netherlands BV filed Critical Hitachi Global Storage Technologies Netherlands BV
Publication of CN107039064A publication Critical patent/CN107039064A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明涉及具有堆叠中选择器的顶部固定式自旋‑轨道转矩磁阻随机存取存储器(SOT‑MRAM)结构。本公开的实施例总体上涉及数据储存和计算机存储系统，更具体地涉及SOT‑MRAM单元和芯片结构。SOT‑MRAM芯片结构包括存储器单元阵列，其具有多个第一引线、多个第二引线和多个存储器单元。多个存储器单元中的每个存储器单元包括MTJ和选择器元件。这些SOT‑MRAM单元消除了使大电流通过MTJ的阻挡层的需求，选择性元件消除了通常在不扰乱相邻存储器单元的情况下选择单个存储器单元所需的大晶体管。

Description

具有堆叠中选择器的顶部钉扎SOT-MRAM结构
技术领域
本公开的实施例总体上涉及数据储存和计算机存储系统，更具体地涉及一种自旋-轨道转矩磁阻随机存取存储器(SOT-MRAM)单元和芯片结构。
背景技术
计算机的核心是磁记录装置，其通常可包括旋转磁介质或固态介质装置。当今存在许多不同的存储技术来存储在计算系统中使用的信息。总体上，这些不同存储技术可以分为两个主要类别：易失性存储器和非易失性存储器。易失性存储器一般指的是需要电能来保留存储的数据的计算机存储器类型。另一方面，非易失性存储器一般指的是不需要电能来保留存储的数据的计算机存储器类型。易失性存储器的示例可包括某些类型的随机存取存储器(RAM)，比如动态RAM(DRAM)和静态RAM(SRAM)。非易失性存储器的示例可包括只读存储器(ROM)、磁阻RAM(MRAM)和闪存(比如NOR和NAND闪存)等。
近些年，在大容量储存器和存储应用中需要更高密度的装置，其维持比较低的每位成本。当今，一般在计算行业中占主导地位的存储技术是DRAM和NAND闪存，然而，这些存储技术不能够解决下一代计算系统的当前和未来容量需求。
最近，出现的许多技术得到持续关注，作为下一代存储器的潜在竞争者。一个这种存储技术是磁阻随机存取存储器(MRAM)。MRAM提供了快速该部时间、近乎无限的读/写耐久性、耐辐射性和高储存密度。与常规RAM芯片技术不同，MRAM数据不储存为电荷，而是替代地使用磁元件的磁极化状态储存数据位。这些元件由两个磁极化层(由薄绝缘层分隔开)形成，每一层可维持磁极化场，它们一起形成磁隧道结(MTJ)结构。包括MTJ存储元件的MRAM单元可设计用于MTJ层结构相对于膜表面的面内或垂直极化。两层之一(指的是固定或参考层)的磁化固定并设定为特定极性，例如通过将该层耦合到反铁磁体；第二层(指的是自由层)的极化在外部写入机构(比如强磁场或自旋极化电流)的影响下自由地旋转(其以MRAM形式用作自旋扭矩传输或STT-MRAM)。
然而，由于驱动足够量的电流来切换通过MTJ(包括通过阻挡层)，STT-MRAM装置中的MTJ存储元件会受到磨损的影响。通常，需要大量电流来切换单元的状态。随着时间的过去，由于大量电流，阻挡层破裂，从而导致MTJ失效。额外地，在STT-MRAM装置中，难以在不扰乱相邻MTJ元件的情况下隔离单个MTJ元件，并且诸如互补金属氧化物半导体(CMOS)晶体管的大晶体管有必要用在该装置中以选择单独的MTJ元件。
因此，在本领域中需要一种改进的MRAM装置。
发明内容
本公开的实施例总体上涉及数据储存和计算机存储系统，更具体地涉及SOT-MRAM单元和芯片结构。SOT-MRAM芯片结构包括存储器单元阵列，其具有多个第一引线、多个第二引线和多个存储器单元。多个存储器单元中的每个存储器单元包括MTJ和选择器元件两者。这些SOT-MRAM单元消除了使大电流通过MTJ的阻挡层的需求，选择性元件消除了通常在不扰乱相邻存储器单元的情况下选择单个存储器单元所需的大晶体管。
在一个实施例中，存储器单元包括MTJ和布置在MTJ上的选择性元件。
在另一实施例中，存储器单元阵列包括多个第一引线、多个第二引线以及布置在多个第一引线和多个第二引线之间的多个存储器单元。多个存储器单元中的每个存储器单元包括MTJ和布置在MTJ上的选择器元件。
在另一实施例中，SOT-MRAM包括存储器单元阵列，其具有多个第一引线、多个第二引线以及布置在多个第一引线和多个第二引线之间的多个存储器单元。多个存储器单元中的每个存储器单元包括MTJ和布置在MTJ上的选择器元件。
附图说明
参考实施例更具体地描述上面简述的本公开，使得可以更详细地理解本公开的上述特征，一些实施例在附图中示出。然而，应注意的是，附图仅示出本公开的典型实施例，因此不应理解为限制本发明的范围，因为本公开可应用于其它等效实施例。
图1是根据本文所述一个实施例的存储器单元阵列的示意图。
图2是根据本文所述一个实施例的存储器单元阵列的示意性透视图。
图3是根据本文所述一个实施例，第一引线、第二引线和存储器单元沿图2所示线III-III的横截面侧视图。
图4是根据本文所述的一个实施例，第一引线、第二引线和存储器单元沿图2所示线III-III的横截面侧视图。
图5是根据本文所述的一个实施例，第一引线、第二引线和存储器单元沿图2所示线III-III的横截面侧视图。
图6是根据本文所述的一个实施例的选择器元件的横截面侧视图。
图7是根据本文所述的一个实施例的选择器元件的横截面侧视图。
为了便于理解，必要时，使用相同的附图标记来表示附图中共用的相同元件。可以预见的是，一个实施例中公开的元件可有益地用在其它实施例中，而不用特别引用。
具体实施方式
下面，参考本公开的实施例。然而，应理解的是，本公开不限于特定描述的实施例。确切地，可以预见下列特征和元件的任意组合(不管是否涉及不同实施例)实施和实践本公开。而且，尽管本公开的实施例可实现比其它可能方案和/或现有技术更好的优点，但是是否由给定实施例实现特定优点并不限制本公开。因此，下面的方面、特征、实施例和优点仅是说明性的，不被认为是所附权利要求的元件或限定特征，除非权利要求中明确引用。类似地，参考“本公开”不应理解为本文公开的任何创造性主题的归纳，不应理解为所附权利要求的元件或限定特征，除非权利要求中明确引用。
本公开的实施例总体上涉及数据储存和计算机存储系统，更具体地涉及SOT-MRAM单元和芯片结构。SOT-MRAM芯片结构包括存储器单元阵列，其具有多个第一引线、多个第二引线和多个存储器单元。多个存储器单元中的每个存储器单元包括MTJ和选择器元件。这些SOT-MRAM单元消除了使大电流通过MTJ的阻挡层的需求，并且选择器元件消除了通常在不扰乱相邻存储器单元的情况下选择单个存储器单元所需的大晶体管。
图1是根据本文所述一个实施例的存储器单元阵列100的示意图。存储器单元阵列100可以是芯片结构和SOT-MRAM单元的一部分。存储器单元阵列100可包括多个第一引线104、多个第二引线106和多个存储器单元102。多个第一引线104可以基本上彼此平行，多个第二引线106可以基本上彼此平行，每个第一引线104可以基本上垂直于每个第二引线106。多个第一引线104可以布置在多个第二引线106上方，每个存储器单元102可以布置在第一引线104和第二引线106之间。多个第一引线104可以是位线，多个第二引线106可以是字线。图1中示出四个第一引线104和四个第二引线106，但是存储器单元阵列100可包括多于四个第一引线104和第二引线106。
图2是根据本文所述一个实施例的存储器单元阵列100的示意性透视图。如图2所示，多个第一引线104布置在多个第二引线106上方，多个第一引线104基本上垂直于多个第二引线106。多个存储器单元102的每个存储器单元102布置在第一引线104和第二引线106之间，位于第一引线104和第二引线106彼此跨过或相交的位置。每个存储器单元102可以与第一引线104和第二引线106接触。
图3是根据本文所述的一个实施例的多个第一引线104的第一引线104、多个第二引线106的第二引线106以及多个存储器单元102的存储器单元102沿图2所示的线III-III的横截面侧视图。如图3所示，存储器单元102可以布置在第二引线106上并与第二引线106接触，第一引线104可布置在存储器单元102上并与存储器单元102接触。第二引线106可以由具有大自旋-轨道耦合强度的材料制成，比如Pt、Ta、W、Hf、Ir、CuBi、CuIr或AuW。具有大自旋-轨道耦合强度的材料可具有高电阻率，比如从约150μΩcm至约250μΩcm。具有大自旋-轨道耦合强度的电阻率通常远大于导电金属(比如Cu)的电阻率。存储器单元102可包括MTJ310，其具有自由层302、阻挡层304、参考层306和覆盖层308。自由层302可以布置在第二引线106上并与第二引线接触。自由层302的磁极化在膜平面中或垂直于膜平面，并可包括Ni、Fe、Co、B、Ge、Mn之一和/或Ni、Fe、Co、B、Ge、Mn合金，和/或它们的组合和混合物，比如NiFe、CoFe或CoFeB。阻挡层304可以由非磁金属(比如Cu或Ag)或绝缘材料(比如氧化铝、MgO或HfO)制成。参考层306的磁极化也可在膜平面中或垂直于膜平面，并可包括Ni、Fe、Co、B、Ge、Mn之一和/或Ni、Fe、Co、B、Ge、Mn合金，和/或它们的组合和混合物，比如NiFe、CoFe或CoFeB，和/或Co/Pt、Co/Pd或Co/Ni超点阵(superlattices)。覆盖层308可以由非磁金属制成，比如Cu、Ru、Ta、Au或Al。
选择器元件312可以布置在MTJ 310上并与MTJ接触。选择器元件312可以是二极管或者具有非对称导率(即，在一个方向上对电流低阻抗而在另一方向上对电流高阻抗)的另一类似的非线性装置。在一个实施例中，选择器312是p-n结半导体二极管。如图6所示，选择器312可以是具有p型区域602、n型区域606和p-n结604的半导体二极管。p型区域602可以是掺杂有p型搀杂物(比如硼)的半导体材料，n型区域606可以是掺杂有n型掺杂物(比如磷)的半导体材料。在另一实施例中，选择器312可以是金属半导体肖特基二极管。如图7所示，选择器可以是具有金属层702和半导体层704的二极管。金属层702可包括比如Au和Al的材料，半导体层704可以由n型材料制成。覆盖层308还可充当将选择器312和MTJ元件310分隔开的间隔层。第一引线104可布置在选择器312上并与选择器接触。第一引线104可以由导电金属制成，比如Cu或铝。第一引线104的电阻率可低于第二引线106的电阻率。
在操作期间，通过半选择机制(half-select mechanism)完成写入，半选择机构包括使电流沿第二引线106流动和将电压施加到第一引线104的组合，如图4所示。自旋轨道转矩(SOT)可源自由电流沿第二引线106流动产生的自旋霍尔效应或Rashba效应。仅使电流沿第二引线106流动不足以切换存储器单元102的状态。在一个实施例中，沿第二引线106流动的电流是导致存储器单元102切换的电流的一半。为了选择特定存储器单元102进行写入处理，在特定存储器单元102处将电压施加到第一引线104，以产生电压受控磁各向异性(VCMA)效应。VCMA效应可以在原子轨道在存储器单元102的MTJ中的界面处的占有率的电场诱导变化(其与自旋轨道耦合协作产生各向异性的变化)方面来解释。例如，界面处的电子密度的减少会增加垂直各向异性。由于该磁电耦合不是应变介导的，所以其不是耐久有限的，从而使得其与逻辑和存储应用兼容。SOT和VCMA的组合选择特定存储器单元102用于写入处理。在此，阻挡层304的阻抗被调谐成足够大使得在第一引线104和第二引线106之间流过阻挡层304的电流比较小，并且由于自由层302位于堆叠的底部，所以自由层302免受工艺损坏的影响。
在另一实施例中，阻挡层304阻抗可以制得足够低，使得跨过特定存储器单元102的MTJ的电流是导致存储器单元102切换的电流的一半。在此，SOT和从电流的直接自旋转矩传输的组合会选择特定存储器单元102用于写入处理。
常规地，多个晶体管(比如CMOS晶体管)电耦合至第二引线，以选择特定存储器单元用于写入处理。由于电流沿第二引线106流动，所以晶体管可以一起缩短，从而导致到其它存储器单元的潜通路和恶化的性能。为了减少或消除潜通路，在每个存储器单元102中，CMOS晶体管由选择器元件312替代。在读取操作期间，第二引线106可以接地或偏置，电压被施加到第一引线104，如图5所示。电压的极性选择成电流可沿从第二引线106到第一引线104的方向流动(即，选择器312位于高导电状态)。选择器元件312允许电流在一个方向上流动。因此，相邻存储器单元102中的选择器元件312防止电流从第一引线104流到第二引线106。结果，减少或消除了潜通路。
总之，公开了包括存储器阵列的SOT-MRAM单元和芯片结构。存储器阵列包括多个第一引线、多个第二引线和多个存储器单元。每个存储器单元包括MTJ和选择器元件。第二引线可以由具有大自旋轨道耦合强度的材料制成，当电流沿第二引线流动时，其产生SOT。MTJ可包括布置在第二引线上并与第二引线接触的自由层。由于自由层布置在MTJ的底部，所以自由层免受工艺损坏的影响。每个存储器单元中的选择器元件可用于消除使用大晶体管来选择用于读取处理的存储器单元。选择器还可防止潜通路，这导致改进了SOT-MRAM单元和芯片结构的性能。
尽管前述内容涉及本公开的实施例，但是在不脱离本发明的基本范围的情况下，可以得到其它和另外实施例，本发明的范围由下面的权利要求确定。

Claims (20)

1.一种存储器单元，包括：
磁隧道结；以及
选择器元件，其布置在所述磁隧道结上。
2.如权利要求1所述的存储器单元，其中，所述磁隧道结包括：
铁磁自由层；
阻挡层，其布置在所述铁磁自由层上并且与所述铁磁自由层接触；
铁磁参考层，其布置在所述阻挡层上并且与所述阻挡层接触；以及
覆盖层，其布置在所述铁磁参考层上并且与所述铁磁参考层接触，其中，选择器布置在所述覆盖层上并且与所述覆盖层接触。
3.如权利要求2所述的存储器单元，其中，所述铁磁自由层具有在膜平面中或垂直于膜平面的磁极化。
4.如权利要求2所述的存储器单元，其中，所述铁磁参考层具有在膜平面中或垂直于膜平面的磁极化。
5.如权利要求1所述的存储器单元，其中，所述选择器元件是具有金属层和半导体层的肖特基二极管。
6.如权利要求1所述的存储器单元，其中，所述选择器元件是具有p-n结的半导体二极管。
7.一种存储器单元阵列，包括：
多个第一引线；
多个第二引线；以及
多个存储器单元，其布置在多个第一引线和多个第二引线之间，其中，多个存储器单元中的每个存储器单元包括：
磁隧道结；以及
选择器元件，其布置在所述磁隧道结上。
8.如权利要求7所述的存储器单元阵列，其中，多个存储器单元中的每个存储器单元布置在多个第一引线的第一引线与多个第二引线的第二引线跨过的位置。
9.如权利要求7所述的存储器单元阵列，其中，多个存储器单元中的每个存储器单元的磁隧道结包括：
铁磁自由层；
阻挡层，其布置在所述铁磁自由层上并与所述铁磁自由层接触；
铁磁参考层，其布置在所述阻挡层上并与所述阻挡层接触；以及
覆盖层，其布置在所述铁磁参考层上并与所述铁磁参考层接触，其中，选择器布置在所述覆盖层上并与所述覆盖层接触。
10.如权利要求9所述的存储器单元阵列，其中，所述铁磁自由层布置在多个第二引线中的第二引线上并与第二引线接触，多个第一引线中的第一引线布置在选择器上并与选择器接触。
11.如权利要求7所述的存储器单元阵列，其中，多个第一引线的每个第一引线的电阻率低于多个第二引线的每个第二引线的电阻率。
12.如权利要求11所述的存储器单元阵列，其中，多个第一引线中的每个第一引线包括铜或铝，多个第二引线中的每个第二引线包括从由Pt、Ta、W、Hf、Ir、CuBi、CuIr和AuW中构成的组中选择的金属，其中，通过半选择机制执行写入过程，半选择机制包括使电流沿多个第二引线中的第二引线流动以及将电压施加到多个第一引线的第一引线的组合。
13.如权利要求7所述的存储器单元阵列，其中，所述选择器元件包括二极管。
14.如权利要求13所述的存储器单元阵列，其中，所述二极管是具有p-n结的半导体二极管。
15.如权利要求7所述的存储器单元阵列，其中，所述选择器元件是具有金属层和半导体层的肖特基二极管。
16.一种自旋-轨道转矩磁阻随机存取存储器，包括：
存储器单元阵列，包括：
多个第一引线；
多个第二引线；以及
多个存储器单元，其布置在多个第一引线和多个第二引线之间，其中，多个存储器单元的每个存储器单元包括：
磁隧道结；以及
选择器元件，其布置在所述磁隧道结上。
17.如权利要求16所述的自旋-轨道转矩磁阻随机存取存储器，其中，多个存储器单元的每个存储器单元的磁隧道结包括：
铁磁自由层；
阻挡层，其布置在所述铁磁自由层上并与所述铁磁自由层接触；
铁磁参考层，其布置在所述阻挡层上并与所述阻挡层接触；以及
覆盖层，其布置在所述铁磁参考层上并与所述铁磁参考层接触，其中，选择器布置在所述覆盖层上并与所述覆盖层接触。
18.如权利要求17所述的自旋-轨道转矩磁阻随机存取存储器，其中，铁磁自由层布置在多个第二引线中的第二引线上并与第二引线接触，多个第一引线中的第一引线布置在选择器上并与选择器接触。
19.如权利要求16所述的自旋-轨道转矩磁阻随机存取存储器，其中，多个第一引线的每个第一引线的电阻率低于多个第二引线的每个第二引线的电阻率。
20.如权利要求19所述的自旋-轨道转矩磁阻随机存取存储器，其中，多个第一引线中的每个第一引线包括铜或铝，多个第二引线中的每个第二引线包括从由Pt、Ta、W、Hf、Ir、CuBi、CuIr和AuW中构成的组中选择的金属，其中，通过半选择机制执行写入过程，半选择机制包括使电流沿多个第二引线中的第二引线流动以及将电压施加到多个第一引线的第一引线的组合。
CN201610921767.7A 2015-10-21 2016-10-21 具有堆叠中选择器的顶部钉扎sot‑mram结构 Pending CN107039064A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/919,247 2015-10-21
US14/919,247 US20170117027A1 (en) 2015-10-21 2015-10-21 Top pinned sot-mram architecture with in-stack selector

Publications (1)

Publication Number Publication Date
CN107039064A true CN107039064A (zh) 2017-08-11

Family

ID=58490321

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610921767.7A Pending CN107039064A (zh) 2015-10-21 2016-10-21 具有堆叠中选择器的顶部钉扎sot‑mram结构

Country Status (5)

Country Link
US (1) US20170117027A1 (zh)
JP (1) JP2017112359A (zh)
KR (1) KR20170046595A (zh)
CN (1) CN107039064A (zh)
DE (1) DE102016012584A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020192201A1 (zh) * 2019-03-25 2020-10-01 浙江驰拓科技有限公司 Sot-mram存储单元及sot-mram存储器
CN113451502A (zh) * 2020-12-28 2021-09-28 北京航空航天大学 多功能磁性随机存储单元、方法、存储器及设备
CN113451355A (zh) * 2020-12-10 2021-09-28 北京航空航天大学 基于自旋轨道矩的磁性存储器件
CN113841248A (zh) * 2018-12-17 2021-12-24 芯成半导体(开曼)有限公司 自旋轨道扭矩磁存储器阵列及其制造
WO2022036623A1 (zh) * 2020-08-20 2022-02-24 中国科学院微电子研究所 无外磁场定向自旋翻转的sot-mram及阵列
CN117500282A (zh) * 2024-01-02 2024-02-02 致真存储(北京)科技有限公司 磁存储器及其制备方法、电子设备

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018148157A (ja) * 2017-03-09 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 磁気メモリ及び磁気メモリの記録方法
WO2019005156A1 (en) * 2017-06-30 2019-01-03 Intel Corporation SPIN-ORBIT (SOT) COUPLING MEMORY DEVICES WITH ENHANCED SWITCH CAPACITY AND METHODS OF MAKING THE SAME
US10354710B2 (en) * 2017-07-24 2019-07-16 Sandisk Technologies Llc Magnetoelectric random access memory array and methods of operating the same
WO2019022732A1 (en) * 2017-07-26 2019-01-31 Intel Corporation BILOUCHE SELECTOR FOR LOW VOLTAGE BIPOLAR MEMORY DEVICES
US10585630B2 (en) 2017-09-11 2020-03-10 Samsung Electronics Co., Ltd. Selectorless 3D stackable memory
US10229723B1 (en) 2017-09-12 2019-03-12 Sandisk Technologies Llc Spin orbit torque magnetoresistive random access memory containing composite spin hall effect layer including beta phase tungsten
EP3506359A1 (en) 2017-12-29 2019-07-03 IMEC vzw Memory device with magnetic tunnel junctions and method for manufacturing thereof
JP2019161179A (ja) 2018-03-16 2019-09-19 東芝メモリ株式会社 磁気記憶装置
JP7010741B2 (ja) * 2018-03-19 2022-01-26 キオクシア株式会社 磁気記憶装置
US10553783B2 (en) 2018-06-29 2020-02-04 Sandisk Technologies Llc Spin orbit torque magnetoresistive random access memory containing shielding element and method of making thereof
US10381551B1 (en) 2018-06-29 2019-08-13 Sandisk Technologies Llc Spin orbit torque magnetoresistive random access memory containing shielding element and method of making thereof
US10923169B2 (en) 2018-09-28 2021-02-16 Tdk Corporation Magnetic recording array and magnetic recording device
JP6499798B1 (ja) 2018-09-28 2019-04-10 Tdk株式会社 磁気記録アレイ
JP6946253B2 (ja) * 2018-10-26 2021-10-06 株式会社東芝 磁気記憶装置
KR102698782B1 (ko) 2018-11-09 2024-08-27 삼성전자주식회사 자기 기억 소자
US10756259B2 (en) * 2018-11-20 2020-08-25 Applied Materials, Inc. Spin orbit torque MRAM and manufacture thereof
US10726892B2 (en) 2018-12-06 2020-07-28 Sandisk Technologies Llc Metallic magnetic memory devices for cryogenic operation and methods of operating the same
US10930843B2 (en) * 2018-12-17 2021-02-23 Spin Memory, Inc. Process for manufacturing scalable spin-orbit torque (SOT) magnetic memory
US10600465B1 (en) 2018-12-17 2020-03-24 Spin Memory, Inc. Spin-orbit torque (SOT) magnetic memory with voltage or current assisted switching
US10658021B1 (en) 2018-12-17 2020-05-19 Spin Memory, Inc. Scalable spin-orbit torque (SOT) magnetic memory
KR102650546B1 (ko) 2019-01-28 2024-03-27 삼성전자주식회사 자기 기억 소자
JP2020155488A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 磁気記憶装置
US12004357B2 (en) 2019-05-02 2024-06-04 Sandisk Technologies Llc Cross-point magnetoresistive random memory array and method of making thereof using self-aligned patterning
US12041787B2 (en) 2019-05-02 2024-07-16 Sandisk Technologies Llc Cross-point magnetoresistive random memory array and method of making thereof using self-aligned patterning
US11271035B2 (en) 2019-05-02 2022-03-08 Western Digital Technologies, Inc. Spin-orbit-torque magnetoresistive memory cell with integrated selector elements and method of making the same
US12004356B2 (en) 2019-05-02 2024-06-04 Sandisk Technologies Llc Cross-point magnetoresistive random memory array and method of making thereof using self-aligned patterning
US11758821B2 (en) 2019-07-17 2023-09-12 Industrial Technology Research Institute Magnetic memory structure
US11227990B2 (en) 2019-07-17 2022-01-18 Industrial Technology Research Institute Magnetic memory structure
US11211426B2 (en) * 2019-10-01 2021-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Tunnel junction selector MRAM
US11005034B1 (en) 2019-11-22 2021-05-11 Western Digital Technologies, Inc. Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same
US11404632B2 (en) 2019-11-22 2022-08-02 Western Digital Technologies, Inc. Magnetoresistive memory device including a magnesium containing dust layer
US11871679B2 (en) 2021-06-07 2024-01-09 Western Digital Technologies, Inc. Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same
US11404193B2 (en) 2019-11-22 2022-08-02 Western Digital Technologies, Inc. Magnetoresistive memory device including a magnesium containing dust layer
US11056640B2 (en) 2019-11-22 2021-07-06 Western Digital Technologies, Inc. Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same
US10991407B1 (en) 2019-11-22 2021-04-27 Western Digital Technologies, Inc. Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same
US11361805B2 (en) 2019-11-22 2022-06-14 Western Digital Technologies, Inc. Magnetoresistive memory device including a reference layer side dielectric spacer layer
US11839162B2 (en) 2019-11-22 2023-12-05 Western Digital Technologies, Inc. Magnetoresistive memory device including a plurality of reference layers
US11217744B2 (en) * 2019-12-10 2022-01-04 HeFeChip Corporation Limited Magnetic memory device with multiple sidewall spacers covering sidewall of MTJ element and method for manufacturing the same
CN111740011A (zh) * 2020-06-24 2020-10-02 中国科学院微电子研究所 自旋轨道扭矩磁随机存储单元、存储阵列及存储器
US11961544B2 (en) 2021-05-27 2024-04-16 International Business Machines Corporation Spin-orbit torque (SOT) magnetoresistive random-access memory (MRAM) with low resistivity spin hall effect (SHE) write line
US11887640B2 (en) 2021-06-07 2024-01-30 Western Digital Technologies, Inc. Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same
US11889702B2 (en) 2021-06-07 2024-01-30 Western Digital Technologies, Inc. Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same
US11793001B2 (en) 2021-08-13 2023-10-17 International Business Machines Corporation Spin-orbit-torque magnetoresistive random-access memory
US12020736B2 (en) 2021-08-13 2024-06-25 International Business Machines Corporation Spin-orbit-torque magnetoresistive random-access memory array
US11915734B2 (en) 2021-08-13 2024-02-27 International Business Machines Corporation Spin-orbit-torque magnetoresistive random-access memory with integrated diode

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1448943A (zh) * 2002-04-03 2003-10-15 三菱电机株式会社 磁存储装置
US20040062117A1 (en) * 2002-10-01 2004-04-01 Perner Frederick A. Adjustable current mode differential amplifier for multiple bias point sensing of MRAM having diode isolation
CN1574071A (zh) * 2003-06-18 2005-02-02 台湾积体电路制造股份有限公司 磁阻式随机存取存储器电路
US20080278867A1 (en) * 2002-11-01 2008-11-13 Nec Corporation Magnetoresistance device with a diffusion barrier between a conductor and a magnetoresistance element and method of fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1448943A (zh) * 2002-04-03 2003-10-15 三菱电机株式会社 磁存储装置
US20040062117A1 (en) * 2002-10-01 2004-04-01 Perner Frederick A. Adjustable current mode differential amplifier for multiple bias point sensing of MRAM having diode isolation
US20080278867A1 (en) * 2002-11-01 2008-11-13 Nec Corporation Magnetoresistance device with a diffusion barrier between a conductor and a magnetoresistance element and method of fabricating the same
CN1574071A (zh) * 2003-06-18 2005-02-02 台湾积体电路制造股份有限公司 磁阻式随机存取存储器电路

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113841248A (zh) * 2018-12-17 2021-12-24 芯成半导体(开曼)有限公司 自旋轨道扭矩磁存储器阵列及其制造
WO2020192201A1 (zh) * 2019-03-25 2020-10-01 浙江驰拓科技有限公司 Sot-mram存储单元及sot-mram存储器
CN111739570A (zh) * 2019-03-25 2020-10-02 中电海康集团有限公司 Sot-mram存储单元及sot-mram存储器
CN111739570B (zh) * 2019-03-25 2022-05-31 中电海康集团有限公司 Sot-mram存储单元及sot-mram存储器
WO2022036623A1 (zh) * 2020-08-20 2022-02-24 中国科学院微电子研究所 无外磁场定向自旋翻转的sot-mram及阵列
CN113451355A (zh) * 2020-12-10 2021-09-28 北京航空航天大学 基于自旋轨道矩的磁性存储器件
CN113451502A (zh) * 2020-12-28 2021-09-28 北京航空航天大学 多功能磁性随机存储单元、方法、存储器及设备
CN117500282A (zh) * 2024-01-02 2024-02-02 致真存储(北京)科技有限公司 磁存储器及其制备方法、电子设备
CN117500282B (zh) * 2024-01-02 2024-04-02 致真存储(北京)科技有限公司 磁存储器及其制备方法、电子设备

Also Published As

Publication number Publication date
US20170117027A1 (en) 2017-04-27
DE102016012584A1 (de) 2017-04-27
KR20170046595A (ko) 2017-05-02
JP2017112359A (ja) 2017-06-22

Similar Documents

Publication Publication Date Title
CN107039064A (zh) 具有堆叠中选择器的顶部钉扎sot‑mram结构
CN110224058B (zh) 磁性器件以及对磁性器件的磁性结进行写入的方法
US10490601B2 (en) Bottom pinned SOT-MRAM bit structure and method of fabrication
US10600460B2 (en) Perpendicular magnetic memory using spin-orbit torque
US10418548B2 (en) Magnetic memory device
US9837602B2 (en) Spin-orbit torque bit design for improved switching efficiency
US9830966B2 (en) Three terminal SOT memory cell with anomalous Hall effect
US8963222B2 (en) Spin hall effect magnetic-RAM
US8947919B2 (en) High capacity low cost multi-stacked cross-line magnetic memory
EP2523193B1 (en) An improved high capacity low cost multi-state magnetic memory
US10953319B2 (en) Spin transfer MRAM element having a voltage bias control
US6909633B2 (en) MRAM architecture with a flux closed data storage layer
US10515678B2 (en) Magnetic memory devices
CN109493900B (zh) 存储器装置、用于提供其的方法及三维可堆叠存储器装置
KR20200036792A (ko) 자기 랜덤 액세스 메모리 보조 디바이스 및 제조 방법
CN110197682B (zh) 存储单元、存储器以及数据写入方法
US10783943B2 (en) MRAM having novel self-referenced read method
US8729648B2 (en) Magnetic body device and manufacturing method thereof
US20230363290A1 (en) Memory device
EP3945609A1 (en) Magneto resistive memory device
JPWO2009044609A1 (ja) 磁気抵抗記憶素子、磁気抵抗記憶装置及び磁気抵抗記憶装置の動作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170811

WD01 Invention patent application deemed withdrawn after publication