CN1448943A - 磁存储装置 - Google Patents

磁存储装置 Download PDF

Info

Publication number
CN1448943A
CN1448943A CN02154049A CN02154049A CN1448943A CN 1448943 A CN1448943 A CN 1448943A CN 02154049 A CN02154049 A CN 02154049A CN 02154049 A CN02154049 A CN 02154049A CN 1448943 A CN1448943 A CN 1448943A
Authority
CN
China
Prior art keywords
mos transistor
bit line
magnetic
mentioned
resistive element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02154049A
Other languages
English (en)
Other versions
CN1329917C (zh
Inventor
国清辰也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1448943A publication Critical patent/CN1448943A/zh
Application granted granted Critical
Publication of CN1329917C publication Critical patent/CN1329917C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供一种能按照任意的时序读出连接在同一位线上的不同地址的存储单元的信息的MRAM。地址为AD00的存储单元备有串联连接在位线BL0a和BL0b之间的MOS晶体管Q1及Q2；以及磁隧道电阻元件MR00，MOS晶体管Q1及Q2的栅极连接在字线WL0a及WL0b上。存储线ML0及ML1分别通过N沟道型的MOS晶体管Q3及Q31，共同连接在参考电压源VR1上，同时分别连接在带有开关的电流源S1及S2上。位线BL0a、BL0b、BL01a及BL1b分别连接在带有开关的缓冲器B1～B4的输入端上，各自的输出供给读出放大器SA1。

Description

磁存储装置
技术领域
本发明涉及磁存储装置，涉及具有在各个存储单元中使用磁隧道电阻元件的非易失性存储阵列的磁存储装置。
背景技术
将用两个强磁性体把绝缘体央在中间的结构称为磁隧道结(MTJ)。
图39中示出了MTJ的略图。在图39中，绝缘层TB被夹在强磁性体层FM1及FM2之间。端电压分别通过端子T1及T2加在强磁性体层FM1及FM2上，将端子T1和T2之间的电阻称为磁隧道电阻元件的电阻。
在该结构中，测定通过绝缘层TB的电流，可以观测到电流值随着两个强磁性体层的磁化方向而变的现象、即磁隧道电阻元件的电阻不同的现象。另外，也可以用非磁性体层代替绝缘层TB。
该现象称为隧道磁阻(TMR)效应。
<隧道磁阻效应>
用图40及图41说明隧道磁阻效应的概念。
图40表示在强磁性体层FM1及FM2中，磁化矢量的方向一致的状态(平行状态：Paralla1)，在此情况下，端子T1及T2之间的电阻最小。
图41表示在强磁性体层FM1及FM2中，磁化矢量的方向相差180°的状态(反平行状态：Antiparallal)，在此情况下，端子T1及T2之间的电阻最大。
因此，可以作成：固定强磁性体层FM1及FM2中的一个的磁化矢量方向，使另一个的磁化矢量方向在与前一个的磁化矢量方向一致或正相反的两个方向中任意变化的结构，来使两个强磁性体层的磁化方向对应于位0或位1，进而进行信息存储，这种装置即是MRAM(磁随机存取存储器)。
即，可以通过在两个强磁性体层的磁化方向的两个组合中，将电阻高的组合设定为位1，将电阻低的组合设定为位0，或者相反，来存储信息。
图42中示出了利用隧道磁阻效应的旋转阀型磁隧道结元件的基本结构。
在图42中，绝缘层(非磁性体层也可以)TB被夹在强磁性体层FM1及FM2之间，反强磁性体层AFM配置在强磁性体层FM2的下部。
这里，用矫顽磁力大的CoFe构成强磁性体层FM2，用矫顽磁力较小的坡莫合金构成强磁性体层FM1，用IrMn构成反强磁性体层AFM，利用反强磁性体层AFM使强磁性体层FM2的磁化方向固定，另外由于强磁性体层FM2的矫顽磁力大，所以其磁化方向不易随外部磁场反转。另一方面，强磁性体层FM1的磁化方向容易随外部磁场变化，所以通过用外部磁场改变强磁性体层FM1的磁化方向，能改变磁隧道电阻元件的电阻。
由于MRAM技术具有通用性，且成本低，所以正在研究用来代替快速存储器、SRAM(静态RAM)、DRAM(动态RAM)等存储技术。
<MRAM的结构例>
在MRAM中，存储在构成存储单元的磁隧道电阻元件中的信息，可以通过给单元以设定电流、读出磁道电阻元件两端电压的方法来读出。因此，隧道磁阻(TMR)的变化率(TMRR)越大越容易读出，所以旋转极化率(对隧道概率有影响)大的强磁性体材料有利于MRAM。
另外，利用使规定的电流流过布线(字线及位线)发生的磁场，确定两个强磁性体层中一层的磁化矢量的方向，对MRAM的磁隧道电阻元件进行信息的写入。
以下，作为MRAM的一例，用图43～图46说明美国专利USP5,793,697及USP5,640,343中公开的MRAM的结构及工作。
图43是表示MRAM单元阵列和单元的斜视图。在图43中，位线4、5及6互相平行配置，以便在互相平行配置的字线1、2及3的上部交叉。
而且，在被字线及位线夹在中间的各交点上形成MRAM单元(以下，有时简称单元)9。在图43中如放大图所示，MRAM单元9的结构为：在字线上层叠了硅pn结二极管7和磁隧道结元件(MTJ)8。
图44是表示MRAM单元9的剖面结构的模式图。另外，在图44中例举了字线3上的MRAM单元9，字线3配置在硅衬底80上，n+硅层10和p+硅层11层叠在字线3上，形成pn结二极管7。用氧化硅膜13等绝缘膜覆盖pn结二极管7。
而且，钨接线柱12配置在pn结二极管7的上部，pn结二极管7通过钨接线柱12导电性地连接在MTJ8上。另外，硅氧化膜13覆盖着钨接线柱12，通过CMP(化学机械抛光)使钨接线柱12和硅氧化膜13的表面平坦化。
MPJ8是层叠结构，从下至上依次备有：由白金(Pt)构成的模板层15(厚10nm)、由Ni81Fe19坡莫合金构成的初始强磁性体层16(厚4nm)、由Mn54Fe46构成的反磁性体层18(厚10nm)、由CoFe或Ni81Fe19坡莫合金构成的磁化方向固定的强磁性体层(FMF层)20(厚8nm)、由Al2O3构成的隧道阻挡层22、由厚度为2nm的CoFe和厚度为20nm的Ni81Fe19多层膜构成的软强磁性体层(FMS层)24、由Pt构成的接触层25。
另外，淀积厚度为1～2nm的A1后，采用等离子体氧化法，在100mTorr的氧气压力下，用25W/cm2的功率密度，处理60～240秒，形成隧道阻挡层22。
另外，图44中虽然未示出，但实际上在衬底80上的硅氧化膜13的全部表面上形成一个大的MTJ，用光致抗蚀剂掩模，通过氩离子刻蚀，对该MTJ进行构图，形成多个图44所示的小的MTJ8。用硅氧化膜26覆盖各个MTJ8。另外，图44中虽然未示出，但接触层25连接在位线上。
如上所述，软强磁性体层24的磁化方向与强磁性体层20的磁化方向相同时、以及方向相反时，在这两种情况下MTJ8的磁隧道电阻不同。软强磁性体层24的磁化方向能在由流过位线和字线的电流生成的磁场中变化。
另外，MTJ8的磁隧道电阻的大小与隧道阻挡层22的厚度、该阻挡层高度、以及结下面的界面的粗糙度等膜的材料特性有很大关系。
软强磁性体层24的磁化方向为被称为易磁化轴的容易磁化的方向。沿着该易磁化轴的磁化方向呈两个方向，能分别对应于存储单元的两个数据0及1。
另一方面，强磁性体层20的磁化方向与软强磁性体层24的易磁化轴相同，而且，不随MRAM的工作状态的不同而变化。
将该磁化方向称为单向各向异性方向。将MTJ8的本征各向异性、应力感应各向异性、起因于形状的各向异性组合起来，决定软强磁性体层24的易磁化轴。
这里，所谓本征各向异性，意味着强磁性体具有的物性本身的磁化各向异性，所谓应力感应各向异性，意味着将应力加在强磁性体上时产生的磁化各向异性。
另外，如图43所示，MTJ8的俯视形状呈长边长度为L、短边长度为W的长方形。这是为了利用起因于MTJ8的形状的各向异性，规定软强磁性体层24的易磁化轴。
其次，说明强磁性体层20的固定磁化方向的设定方法。在模板层15上淀积形成的初始强磁性体层16使晶体方位为{111}的面朝上生长。另外，在初始强磁性体层16上淀积由MnFe构成的反磁性体层18。
在朝向与后淀积的软强磁性体层24的易磁化轴方向相同的方向的磁场的作用下，淀积这些磁性体层，由此，规定强磁性体层20的固定磁化方向。
另外，由于在强磁性体层20和反磁性体层18之间磁通闭合，所以强磁性体层20的磁化方向与软强磁性体层24相比，不容易被外部磁场改变方向，在由流过字线和位线的电流产生的磁场大小的范围内，强磁性体层20的磁化方向是固定的。另外，由于MTJ8的俯视形状呈长方形，所以，发生起因于强磁性体层20的形状的磁化各向异性，这也对强磁性体层20的磁化方向的稳定有作用。
<MRAM的写入/读出工作的概要>
说明图43及图44所示的MRAM的写入及读出工作。
如果规定的电流流过进行地址选择用的字线及位线(称为选择字线及选择位线)，则在各线的周围产生电场，在两线的交叉部(选择地址)产生各磁场耦合的耦合磁场。如果施加该磁场，则设置在两线的交叉部上的MTJ8的软强磁性体层24的磁化方向便在层所在的平面内旋转，进行数据的写入。
该磁场的大小设计得比软强磁性体层24的转换磁场(磁化方向开始反转的磁场)大，主要由软强磁性体层24的顽磁力和磁化各向异性决定。
另外，在选择字线及选择位线的周围产生的磁场必须设计得足够小，以便不使强磁性体层20的固定磁化的方向旋转。这是为了不改变半选择(Half select)单元的磁化方向。另外，所谓半选择单元，是位于其上下的字线及位线两者中只有一者流过电流的单元。
这样，为了降低写入时的功耗，存储单元阵列的结构设计使写入电流不直接流过MTJ8。
另外，通过读出垂直流过pn结二极管7和MTJ8的电流，读出被写入MRAM单元9中的数据。另外，工作时隧道电流沿纵向流入MRAM单元9中，所以能减少MRAM单元9的占有面积。
MTJ8的由Al2O3构成的隧道阻挡层22的电阻相对于厚度大致呈指数关系变化。即，流过隧道阻挡层的电流随着厚度的增加而减少，只有通过结的电流相对于结垂直流过。
而且，通过监视比写入电流小很多的读出电流垂直流过MTJ8时发生的MRAM单元9的电压，读出MRAM单元9中的数据。
如上所述，与开始状态下的软强磁性体层24中的旋转极性极性相同的旋转状态密度，在结束状态下的强磁性体层20中存在得越多，MTJ8的通过概率越大。
因此，在软强磁性体层24和强磁性体层20的旋转状态相同的情况下，即，在两层的磁化方向相同的情况下，MTJ8的磁隧道电阻低，在磁化方向相反的情况下，MTJ8的磁隧道电阻高。因此，如果用微小的电流监视MTJ8的电阻，就能读出MRAM单元9的数据。
另外，可以忽视读出电流产生的磁场，因为其不会影响MRAM单元9的磁化状态。另外，由于MRAM单元9的读出/写入所必要的布线只是图43所示的位线和字线阵列，所以能构成效率好的存储单元阵列。
<写入工作>
以下，再用图45及图46说明MRAM的写入工作。
图45是图43所示的存储单元阵列的等效电路图，字线1～3的两端分别连接在字线控制电路33上，位线4～6的两端分别连接在位线控制电路31上。另外，为了谋求图46的说明的方便，有时将字线1～3表示成字线WL1～WL3，将位线4～6表示成位线BL4～BL6。
而且，在字线1～3及位线4～6的交点上配置用电阻符号表示的MTJ8及用二极管符号表示的pn结二极管7。
这里，如果设想选择字线1及位线4的情况，则选择位于两者的交点上的MRAM单元9a。
利用由流过位线4的电流IB和流过字线1的电流Iw产生的耦合磁场，写入被选择的MRAM单元9a。
电流IB及Iw两者中的任意一者在单元区域内单独产生的磁场，都比改变MTJ8的软强磁性体层24的磁化方向所需要的磁场小。
因此，在作为半选择单元的MRAM单元9b～9e(电流IB或Iw两者中只有一个流过字线及位线的单元)中不进行写入。
可是，如果由电流IB及Iw产生的磁场相耦合，则足可以改变被选择的存储单元9a的软强磁性体层24的磁化方向。
另外，电流IB及Iw两者中的至少一者设计得能双向流动，以便能使单元9a的软强磁性体层24的磁化方向呈相反的两个不同的磁化方向。另外，在图45中，由于位线控制电路31和字线控制电路33都由两个线对构成，电流IB及Iw两者都能改变电流方向。
图46表示位线4～6(位线BL4～BL6)及字线1～3(字线WL1～WL3)的电压及电流的时序图。
如图46所示，写入时位线BL4～BL6的电压设定成为能使电流易于双向流动的电压Vb。另外，字线WL1～WL3的电压设定得比电压Vb大，而且呈正电压Vw。
准备时，这些电压被设定，使逆偏压加在所有单元9的pn结二极管7上。因此，准备时电流IB及Iw不流过存储单元内。
<读出工作>
其次，再用图45及图46说明MRAM的读出工作。如图46所示，字线WL1的电压从Vw下降到Vb，位线BL4的电压从Vb上升到Vw，将偏压依次加在被选择的单元9a的pn结二极管7上。
读出过程中，非选择位线5及6仍然呈准备电压Vb，非选择字线WL2及3仍然呈准备电压Vw。
另外，在半选择单元9b～9e中，由于从字线到位线没有电压降(即，0V加在pn结二极管7上)，所以没有电流流过单元内。
选择单元9a的磁隧道电阻，决定从位线BL4通过单元9a流到字线WL1的读出电流30(参考图45)的大小。在构成位线控制电路31的一部分的读出电路中，将对应于单元的两个状态预测的两个电流值的平均值作为参考电流，与读出电流进行比较。然后，将两个电流的差放大，读出存储在选择单元9a中的数据。
另外，如图45中的读出电流30的波形所示，读出电流30呈相当于MTJ8的两个磁化状态的两种电流波形。
读出数据后，位线BL4和字线WL1的电压虽然返回各自的准备值，但存储单元9a的磁化状态在读出工作后，仍然维持。
<MRAM存储单元阵列的结构例>
图47模式地表示美国专利USP6,272,040“System and Methodfor programming a magnetorestive memory device”中公开的MRAM存储单元阵列的结构。
图47表示MRAM存储单元阵列的一部分结构，分别有磁隧道电阻元件MR91、MR92、MR93及MR94，示出了4个存储单元。
磁隧道电阻元件MR91及MR92各自的位线端子都连接在列存储线C1上，列存储线C1通过N沟道型的MOS晶体管Q91，导电性地连接在参考电源VR91上。
另外，磁隧道电阻元件MR91及MR92的选择线端子分别通过N沟道型的MOS晶体管Q93及Q94，共同连接在输出线D1上，输出线D1连接在输出缓冲器B91上。
而且，磁隧道电阻元件MR91及MR92各自的数字线端子共同连接在存储线R91上，存储线R91连接在电流源S93上。
另外，磁隧道电阻元件MR93及MR94各自的位线端子共同连接在列存储线C2上，列存储线C2通过N沟道型的MOS晶体管Q92导电性地连接在参考电源VR91上。
另外，磁隧道电阻元件MR93及MR94的选择线端子分别通过N沟道型的MOS晶体管Q95及Q96共同连接在输出线D2上，输出线D2连接在输出缓冲器B91上。输出线D1和D2的连接节点是节点N1。
而且，磁隧道电阻元件MR93及MR94各自的数字线端子共同连接在存储线R92上，存储线R92连接在电流源S94上。
这里，列存储线C1及C2分别连接在双向电流源S91及S92上。
双向电流源S91及S92分别配置在地(GND)和列存储线C1及C2之间，是能进行三种模式工作的电源。即，如果以双向电流源S91为例，则在控制信号C91为+的情况下，例如在列存储线C1中使电流在图面内向右流，在控制信号C91为-的情况下，使电流向左流。另外，在控制信号C91既不为+也不为-的情况下，双向电流源不工作，保持准备状态。
其次，参考图47，说明MRAM存储单元阵列的工作。
电流源S93根据信号RR91，使中间电平和阈值电平电流流向存储线R91。另外，在存储线R91中电流只沿一个方向流。
这里，所谓阈值电平电流，是指发生使强磁性体的磁化方向反转所必要的磁场的电流的大小，所谓中间电平电流，是指不使强磁性体的磁化方向反转的电流的大小。
MOS晶体管Q91及Q92两者都接收写入/读出控制信号R/W，根据控制信号R/W，将参考电压Vref加在列位线C1及C2上的开关工作。
在读出磁隧道电阻元件MR91的信息时，首先，将读出控制信号供给MOS晶体管Q1，MOS晶体管Q91导通，参考电压Vref加在列位线C1上。
接着，MOS晶体管Q93导通，电流流过磁隧道电阻元件。其他MOS晶体管呈截止状态，所以流过磁隧道电阻元件MR1的电流流到节点N1。这时，磁隧道电阻元件MR1的电流值由保持在磁隧道电阻元件MR1中的信息、即隧道磁阻值决定。
而且，流到节点N1的电流被缓冲器B91放大后作为输出电流Iout输出，利用图中未示出的读出放大器，读出电流或电压，判断保持在磁隧道电阻元件MR1中的信息是0还是1。
在将数据写入磁隧道电阻元件MR91时，控制信号C91和信号RR91接通，电流流过列位线C1及存储线R91。
由流过列位线C1的电流Ic1的方向决定写入磁隧道电阻元件MR91的信息(0或1)。而且，控制电流Ic1的方向的是供给双向电流源S91的控制信号C91。
然后，从双向电流源S91供给的电流Ic1和从电流源S93供给的电流IR1在磁隧道电阻元件MR91的附近产生交变磁场，决定构成电阻元件MR91的强磁性体的磁化矢量的方向。
这样的读出、写入工作在磁隧道电阻元件MR92～MR94中也一样。
[发明欲解决的课题]
在以上说明的常规的MRAM中，不能同时读出连接在同一位线上的不同地址的存储单元中的信息。
本发明就是为了解决上述的问题而完成的，目的在于提供一种能在任意的时刻读出连接在同一位线上的不同地址的存储单元中的信息的MRAM。
[解决课题用的方法]
本发明的第一方面所述的磁存储装置是一种备有将多个存储单元排列成矩阵状构成的存储单元阵列的磁存储装置，上述存储单元至少有多条位线、多条字线、以及磁隧道结元件，上述存储单元有导电性地连接在成对的第一及第二位线上、至少具有作为对上述磁隧道结元件的信息读出用的电流路径功能的第一电流路径，上述第一电流路径有配置在上述第一电流路径内的第一及第二开关元件，上述第一开关元件配置，可以控制上述第一位线和上述磁隧道结元件的导电性连接、非连接，上述第二开关元件配置，可以控制上述第二位线和上述磁隧道结元件的导电性连接、非连接。
本发明的第二方面所述的磁存储装置的上述第一电流路径还具有作为对上述磁隧道结元件的信息写入用的电流路径的功能，上述存储单元还有第二电流路径，该第二电流路径具有作为对上述磁隧道结元件的信息写入及读出用的电流路径的功能，上述第一及第二电流路径在俯视图中非接触地正交地配置，上述磁隧道结元件导电性地连接在上述第一及第二电流路径之间。
本发明的第三方面所述的磁存储装置的上述存储单元还有第三电流路径，该第三电流路径导电性地连接在成对的第三及第四位线上，具有作为对上述磁隧道结元件的信息写入及读出用的电流路径的功能，上述第三电流路径有配置在上述第三电流路径内的第三及第四开关元件，上述第三开关元件的配置，可以控制上述第三位线和上述磁隧道结元件的导电性连接及非连接，上述第四开关元件的配置，可以控制上述第四位线和上述磁隧道结元件的导电性连接及非连接。
本发明的第四方面所述的磁存储装置的呈矩阵状配置的多个上述存储单元中、位列不同且相邻配置的上述存储单元之间，共有配置在其间的上述第一及第二位线中的至少一者。
本发明的第五方面所述的磁存储装置的上述第一及第二开关元件分别根据从第一及第二字线供给的控制信号，进行开关工作。
本发明的第六方面所述的磁存储装置的上述第一及第二开关元件分别根据从第一及第二字线供给的控制信号，进行开关工作，上述第三及第四开关元件分别根据从第三及第四字线供给的控制信号，进行开关工作。
本发明的第七方面所述的磁存储装置的上述第一及第二开关元件根据从第一字线供给的控制信号，进行开关工作，上述第三及第四开关元件分别根据从第二及第三字线供给的控制信号，进行开关工作。
本发明的第八方面所述的磁存储装置还备有连接在上述第二电流路径上的电压源及电流源，有选择地进行对上述第二电流路径的来自上述电压源的电压供给、以及来自上述电流源的电流供给。
本发明的第九方面所述的磁存储装置的上述存储单元还有导电性地连接在第三位线上、具有作为对上述磁隧道结元件的信息读出用的电流路径的功能的第三电流路径，上述第三电流路径有配置在上述第三电流路径内的第三开关元件，上述第三开关元件配置，可以控制上述第三位线和上述磁隧道结元件的导电性地连接及非连接。
本发明的第十方面所述的磁存储装置的上述第一及第二开关元件根据从第一字线供给的控制信号，进行开关工作，上述第三开关元件根据从第二字线供给的控制信号，进行开关工作。
本发明的第十一方面所述的磁存储装置的上述存储单元还有具有作为对上述磁隧道结元件的信息写入用的电流路径的功能的第二电流路径；以及对上述磁隧道结元件的信息写入时，具有作为控制构成上述磁隧道结元件的磁性体的磁化方向用的电流路径的功能的第三电流路径，上述磁隧道结元件导电性地连接在上述第一及第二电流路径之间。
本发明的第十二方面所述的磁存储装置的上述磁隧道结元件备有层叠得至少构成一个磁隧道结的磁性体的多层膜，上述第一电流路径导电性地连接在上述多层膜的最上层及最下层中的一层上，上述第二电流路径导电性地连接在上述多层膜的最上层及最下层中的另一层上，上述第三电流路径与上述第二电流路径绝缘，配置在上述第二电流路径附近，在俯视图中与上述第一电流路径正交。
本发明的第十三方面所述的磁存储装置还备有连接在上述第二电流路径上的电流源及电压源，上述电流源是能选择流过上述第二电流路径的电流的方向的双向电流源，有选择地进行对上述第二电流路径的来自上述电压源的电压供给及来自上述电流源的电流供给。
本发明的第十四方面所述的磁存储装置的上述多条位线及上述多条字线是构成分级位线结构及分级字线结构的支线。
本发明的第十五方面所述的磁存储装置的上述第一及第二位线分别连接在读出放大器上。
本发明的第十六方面所述的磁存储装置的连接在上述读出放大器上的电源供给线是构成分级功率线路结构的支线。
本发明的第十七方面所述的磁存储装置的上述磁隧道结元件配置在与上述第一及第二开关元件的配置层相同的层中。
本发明的第十八方面所述的磁存储装置的上述磁隧道结元件配置在上述第一及第二位线的配置层的上层中。
[附图的简单说明]
图1是模式地表示一般的磁隧道电阻元件的断面结构的图；
图2是说明磁隧道电阻元件的符号标记的图；
图3是表示强磁性体的磁化方向变化所必要的磁场的大小及其方向的图；
图4是表示双端口MRAM的示意结构的框图；
图5是表示本发明的实施方案1的MRAM的平面布局图；
图6是表示本发明的实施方案1的MRAM的结构的剖面图；
图7是表示本发明的实施方案1的MRAM的磁隧道电阻元件的结构的剖面图；
图8是表示本发明的实施方案1的MRAM的磁隧道电阻元件的变形例的结构的剖面图；
图9是表示本发明的实施方案1的MRAM的结构的剖面图；
图10是表示本发明的实施方案1的MRAM的电路结构图；
图11是说明本发明的实施方案1的MRAM的工作的时序图；
图12是表示本发明的实施方案1的MRAM的变形例的结构的剖面图；
图13是表示本发明的实施方案2的MRAM的电路结构图；
图14是说明本发明的实施方案2的MRAM的工作的时序图；
图15是表示本发明的实施方案3的MRAM的电路结构图；
图16是表示本发明的实施方案3的MRAM的平面布局图；
图17是表示本发明的实施方案3的MRAM的结构的剖面图；
图18是说明本发明的实施方案3的MRAM的工作的时序图；
图19是说明本发明的实施方案3的MRAM的工作的时序图；
图20是表示本发明的实施方案3的MRAM的变形例的结构的剖面图；
图21是表示本发明的实施方案4的MRAM的电路结构图；
图22是说明本发明的实施方案4的MRAM的工作的时序图；
图23是说明本发明的实施方案4的MRAM的工作的时序图；
图24是表示本发明的实施方案4的MRAM的一个存储单元的平面布局图；
图25是表示本发明的实施方案4的MRAM的一个存储单元的最下层的平面布局图；
图26是表示本发明的实施方案4的MRAM的一个存储单元的位线以下的平面布局图；
图27是表示本发明的实施方案4的MRAM的一个存储单元的字线以下的平面布局图；
图28是表示本发明的实施方案4的MRAM的变形例1电路结构图；
图29是表示本发明的实施方案4的MRAM的变形例1的一个存储单元的平面布局图；
图30是表示本发明的实施方案4的MRAM的变形例1的一个存储单元的最下层的平面布局图；
图31是表示本发明的实施方案4的MRAM的变形例1的一个存储单元的位线以下的平面布局图；
图32是表示本发明的实施方案4的MRAM的变形例1的一个存储单元的字线以下的平面布局图；
图33是表示本发明的实施方案4的MRAM的变形例2电路结构图；
图34是说明本发明的实施方案4的MRAM的变形例2的工作的时序图；
图35是说明本发明的实施方案4的MRAM的变形例2的工作的时序图；
图36是表示本发明的实施方案4的MRAM的变形例2的一个存储单元的平面布局图；
图37是表示本发明的实施方案4的MRAM的变形例2的一个存储单元的最下层的平面布局图；
图38是表示本发明的实施方案4的MRAM的变形例2的一个存储单元的位线以下的平面布局图；
图39是表示磁隧道结的略图；
图40是说明隧道磁阻效应的示意图；
图41是说明隧道磁阻效应的示意图；
图42是表示旋转阀型磁隧道结元件的基本结构图；
图43是表示现有的MRAM单元阵列的结构的斜视图；
图44是表示现有的MRAM单元阵列的结构的剖面图；
图45是表示现有的MRAM单元阵列的等效电路图；
图46是说明现有的MRAM单元阵列的工作的时序图；
图47是表示现有的MRAM单元阵列的结构的电路图。
[发明的实施方案]
<磁隧道电阻元件>
在说明本发明的实施方案之前，用图1至图3更详细地说明一般的磁隧道电阻元件的结构及工作情况。另外，在以下的实施方案的说明中，虽然使用磁隧道电阻元件这样的称谓，但意味着至少有一个磁隧道结，有时也称为磁隧道结元件。
图1是模式地表示美国专利USP5,940,319“Magnetic RandomAccess Memory and Fabricating Method Thereof”及美国专利USP5,732,016“Memory Cell Structure in a MagneticRandom Access Memory and a Method For FabricatingThereof”中公开的磁隧道电阻元件的剖面结构图。
图1所示的磁隧道电阻元件MR在绝缘体层3的上部依次层叠强磁性体层2及1，在绝缘体层3的下部配置强磁性体层4，构成磁隧道结(MTJ)。
另外，反强磁性体层5配置在强磁性体层4的下部。反强磁性体层5用来固定强磁性体层4的磁化方向，将该结构称为旋转阀型磁隧道结。
而且，在强磁性体层1及2中，用顽磁力小的材料构成强磁性体层1，在外部磁场的作用下，强磁性体层1的磁化方向容易反转。其结果，强磁性体层2的磁化方向伴随强磁性体层1的磁化方向的反转而反转。
磁隧道电阻元件MR被埋入层间绝缘膜SZ内，布线插头PG10配置在强磁性体层1上，布线插头PG10的上端面在层间绝缘膜SZ的主面上露出。布线WR1配置在层间绝缘膜SZ上，以便连接在该布线插头PG10的上端面上。
另外，金属层6配置在反强磁性体层5的下部，金属层6连接在金属层7上。布线WR2配置在金属层7的下部，其延伸方向是在俯视图中与布线WR1的延伸方向正交的方向。另外，布线WR2和金属层7绝缘。
布线WR3配置在布线WR2的下方，金属层7通过在层间绝缘膜SZ中沿垂直方向延伸的布线插头PG20，导电性地与布线WR3连接。另外，布线WR3导电性地连接在N沟道MOS晶体管TR上。
另外，在图1中，布线WR1和布线插头PG1的连接节点为节点ND1，布线WR2和金属层7的连接节点为节点ND2，布线WR3和布线插头PG2的连接节点为节点ND3。
在这样的结构中，如果使电流从布线WR1朝向布线WR3流，则在强磁性体层1及2的磁化方向和强磁性体层3的磁化方向相同与不相同时，通过绝缘体层3的电流不同。
即，如果磁化的方向相同，则电阻变低，如果不同，则电阻变高，磁隧道结对应于强磁性体层的磁化方向的朝向，具有两个隧道磁阻(TRM)(隧道磁阻效应)。
隧道磁阻的变化率(TMRR)约为30％～50％左右。隧道磁阻的值除了强磁性体的磁场方向以外，随着夹持在强磁性体层之间的绝缘体层的物性和厚度等的变化而变化。另外，即使从强磁性体层1到反强磁性体层5的层叠结构上下颠倒，也能获得同样的效果。
为了改变隧道磁阻，具体地说改变强磁性体层1、2的磁化方向即可。为此，使电流流过布线WR2，在其周围发生的磁场比为了改变磁化方向所需要的临界磁场大即可。这时，虽然强磁性体层4也受到同样的磁场的影响，但由于反磁性体层5的存在，从强磁性体层4发出的磁通进入反强磁性体层5内，所以强磁性体层4的磁化方向不变。另外，在图1中虽然流过布线WR2的电流I的方向用箭头表示为双向，但它表示使电流沿哪个方向流都可以。
这里，在反强磁性体层5中，例如使用含有20～30atom.％Ir(铱)的IrMn，强磁性体层4及2使用顽磁力大的CoFe，作为构成隧道阻挡层的绝缘体层3使用Al2O3，在强磁性体层1中使用顽磁力和旋转极化率小的Ni80Fe20(坡莫合金)。
图2中示出了表示隧道磁阻元件MR的标记。这里，MR是磁阻的简称。
图2中的标记意味着节点ND1和节点ND3之间的电阻随着电流流过布线WR2而发生的磁场的变化而变化的电阻元件。因此，图2中的标记包括具有该特征的全部隧道磁阻元件，不只限定于图1所示的结构。
图3中示出了使强磁性体的磁化方向变化，所需要的磁场的大小及其方向。在图3中，示出了在磁场Hx和Hy的耦合磁场中，形成使磁化方向反转所需要的磁场(临界磁场)Hk时的上述三个磁场的关系。
这里，将强磁性体容易磁化的方向称为易磁化轴，将磁化难的方向称为难磁化轴，在图3中，横轴表示易磁化轴，纵轴表示难磁化轴，另外x轴方向的磁场分量用Hx表示，y轴方向的磁场分量用Hy表示。
如图3所示，在Hx+Hy＜Hk的范围内，磁化方向不变化。另一方面，在Hx+Hy＞Hk的范围内，磁化方向变化。另外，这些磁场是通过使电流流过具有导电性的布线而获得的。
在以下的说明中，将发生使磁化方向反转所需要的磁场的电流的大小称为“阈值电平电流”，将不能使磁化方向反转的电流的大小称为“中间电平电流”。
<双端口MRAM的概念>
至此如上所述，MRAM将双态信息存储在由磁隧道电阻元件构成的存储单元中，但在用图45说明的MRAM及用图47说明的MRAM中进行存储单元的双态信息的读出及写入的通路只有一个，称为单端口MRAM。
与此不同，以双端口MRAM为代表的多端口MRAM在各存储单元中有多个读出或写入的通路，能独立且非同步地进行双态信息的读出或写入。
图4是表示有独立的读出或写入控制电路的双端口MRAM的概念结构的框图。
在图4中，MRAM101有两个端口P1及P2，读出/写入控制电路102连接在端口P1上，读出/写入控制电路103连接在端口P2上。而且微处理机104及105分别连接在读出/写入控制电路102及103上，能通过读出/写入控制电路102及103访问MRAM101。
读出/写入控制电路102及103独立且非同步地工作，能对构成MRAM101的任何一个存储单元进行双态信息的写入、读出。
在以下说明的实施方案中，以双端口MRAM为前提进行说明。
<A.实施方案1>
<A-1.装置结构>
<A-1-1.平面结构>
图5模式地表示本发明的实施方案1的MRAM100的存储单元阵列部分的平面布局。
在图5中，存储单元阵列中，示出了4个MRAM存储单元，作为单位单元UC00、UC10、UC01及UC11分别用虚线表示。
如图5所示，位线BL0a、BL0b、BL1a、BL1b及空位线DBL平行配置，字线WL0a、WL0b、WL1a及WL1b平行配置，且在俯视图中与上述的位线正交。
而且，存储线ML0平行于位线，配置在被位线BL0a和BL0b夹持的区域的中央(单位单元的中央)，存储线ML1平行于位线，配置在被位线BL1a和BL1b夹持的区域的中央(单位单元的中央)。
另外，MOS晶体管Q1及Q2的栅极平行于位线，配置在单位单元UC00及UC01的激活区AA上，MOS晶体管Q10及Q11的栅极平行于位线，配置在单位单元UC10及UC11的激活区AA上。
而且，位线BL0a、BL0b、BL1a及BL1b在各单位单元中通过接触插头PG1，导电性地连接在激活区AA上。
另外，各MOS晶体管Q1的栅极通过接触插头PG2导电性地连接在字线WL0a上，所以有时称为字线WL0a，各MOS晶体管Q2的栅极通过接触插头PG2导电性地连接在字线WL0b上，所以有时称为字线WL0b。
另外，各MOS晶体管Q10的栅极通过接触插头PG2导电性地连接在字线WL1a上，所以有时称为字线WL1a，各MOS晶体管Q11的栅极通过接触插头PG2导电性地连接在字线WL1b上，所以有时称为字线WL1b。
这里，空区DA设置在图5的左端部。在空区DA中，空位线DBL、空字线(空栅极)DWL及空存储线DML(在其下部有空磁隧道电阻元件DMR)按照与存储单元区域同样的排列设置，空位线DBL通过接触插头PG1，导电性地连接在激活区AA上。
字线和位线有按照相同的间距重复配置的形状，在该重复形状的抗蚀剂复制工序中，发生沿着重复形状的间距的光的驻波。可是，在重复结束的布局端部，重复形状的周期性被破坏，发生不同间距的驻波，在布局端部最后获得的抗蚀剂形状的尺寸有可能偏离设计值。
另外，通过复制工序使抗蚀剂构成形状后，用该抗蚀剂进行各向异性刻蚀，在层间绝缘膜中形成埋入字线或位线用的槽时生成等离子体，但等离子体的密度有沿着上述的重复形状间距的周期性。因此，在布局端部重复形状的周期性被破坏。等离子体的密度在端部和端部以外的部分不同，通过刻蚀形成的槽的宽度和深度有可能不同。
为了解决这样的问题，设置了空区DA，即使在布局端部也能维持字线(即存储线)和位线、磁隧道电阻元件的重复形状，能抑制加工尺寸偏离设计值。
<A-1-2.剖面结构>
图6中示出了沿图5中的A-A线上的箭头方向的剖面结构。
如图6所示，MRAM100配置在硅基板SB上，用设置在硅基板SB的表面内的元件分离绝缘膜STI规定激活区AA。将氧化硅膜等绝缘膜埋入设置在硅基板SB的表面内的浅槽中，形成元件分离绝缘膜STI，称为浅槽隔离。
如图6所示，单位单元UC10备有两个MOS晶体管Q10及Q11、以及一个磁隧道电阻元件MR10(磁隧道结元件)。其他单位单元的结构也与该结构相同。
MOS晶体管Q10及Q11有同样的结构，在有选择地设置在硅基板SB上的栅极绝缘膜G1上，设有由含有不纯物而呈低电阻的掺杂多晶硅层G2、势垒金属层G3、金属层G4这样三层构成的多金属栅极，氮化硅膜G5配置在金属层G4上。
在表面沟道型的N沟道MOS晶体管的情况下，掺杂多晶硅层G2掺磷，在表面沟道型的P沟道MOS晶体管的情况下，掺杂多晶硅层G2掺硼。
而且，偏移绝缘膜G6配置在这些多层膜的侧面。偏移绝缘膜G6采用电容率比设置在其外侧的侧壁绝缘膜G7低的绝缘膜。
例如，在将氮化硅膜用于侧壁绝缘膜G7的情况下，其相对电容率为7.4～9，与此不同，相对电容率为3.9的氧化硅膜或相对电容率为2.8～2.9的SiOC膜等被用于偏移绝缘膜G6。
另外，也可以将SiC(相对电容率为4.8)或SiOC用于侧壁绝缘膜G7。相对电容率乘以真空中的电容率，可得电容率。
另外，也可以使用不备有掺杂多晶硅层G2的金属栅极，代替上述的多金属栅极。即，也可以采用将势垒金属层G3直接配置在掺杂多晶硅层G1上的结构。由于金属栅极能获得比多金属栅极低的电阻，所以能使电路工作迅速。
配置偏移绝缘膜G6的目的在于：降低栅极和与栅极接触的接触插头PG1之间的寄生电容；以及降低栅极和配置在激活区AA的表面内的源漏延伸层EX的重叠电容。
另外，源漏延伸层EX是比源漏层SD的结浅的杂层，与源漏层SD为同一导电型，具有作为源漏层的功能。
源漏延伸层EX是在偏移绝缘膜形成后通过离子注入等形成的，所以源漏延伸层EX和栅极重叠的面积0V减少偏移绝缘膜的厚度部分，所以重叠电容减少。
如果栅极和接触插头PG1之间的寄生电容、以及栅极和源漏延伸层EX之间的重叠电容减少，则电路工作速度增大。在图6的结构中，特别是给位线的信息的读出或来自位线的信息的写入工作速度增大。
金属硅化物层MS1配置在MOS晶体管Q10和Q11之间。金属硅化物层MS1不仅覆盖在激活区AA上，而且覆盖在元件分离绝缘膜STI上，磁隧道电阻元件MR10配置在对应于元件分离绝缘膜STI上的金属硅化物层MS1上。
另外，磁隧道电阻元件MR10被设置在金属硅化物层MS1上的层间绝缘膜IZ9包围着。而且，其最上部的表面在层间绝缘膜IZ9的表面上露出，将其覆盖着配置势垒金属层BM2，金属布线制的存储线ML0配置在势垒金属层BM2上。
磁隧道电阻元件MR10，隔着势垒金属层BM1配置在金属硅化物层MS1之上，在势垒金属层BM1上依次层叠反强磁性体层AFM、强磁性体层FM2、绝缘体层BT1及强磁性体层FM1。然后，强磁性体层FM1的上部被势垒金属BM2覆盖，与存储线ML0连接。
另外，强磁性体层FM1及FM2的易磁化轴方向可以与存储线ML1大致平行，也可以与存储线大致垂直。通过层叠反强磁性体层AFM和强磁性体层FM2，能使强磁性体层FM2的磁化矢量固定。
这里，金属硅化物MS1可以由CoSi2、NiSi2、TiSi2、WSi2、PtSi2及ZeSi2等任意一者构成，反强磁性体层AFM、以及设置在激活区AA的表面内的源漏层SD具有导电性地连接的功能。
另外，金属硅化物层MS1能这样形成：在适当的区域中形成多晶硅层或非晶硅层后，在它上面淀积金属层，通过施加RTA(RapidThermal Anneal)等热处理，使金属和多晶硅(或非晶硅)进行硅化物反应。
例如，在形成CoSi2时，作为第一次的RTA，进行450～600℃的热处理，作为第二次的RTA，进行700～850℃的热处理，使钴和多晶硅(或非晶硅)进行硅化物反应即可形成。
另外，将强磁性体层失去磁化性能的温度称为居里温度，但大多数强磁性体层的居里温度比它们的RTA的温度低，所以最好在晶体管的源漏层上形成了金属硅化物层后，形成磁隧道电阻元件。
另外，MOS晶体管Q10及Q11的不被金属硅化物层MS1覆盖的源漏层，通过由具有导电性的材料构成的接触插头PG1，导电性地连接在位线BL0a及BL0b上。
例如，将掺杂多晶硅或钨等填充在贯通层间绝缘膜IZ1的接触孔内，构成接触插头PG1。
另外，在以上的说明中，虽然说明了单位单元UC10的结构，但其他单位单元也有同样的结构。
位线BL0a、BL0b、BL1a及BL1b(第一层的金属层)配置在被设置在层间绝缘膜IZ1上的层间绝缘膜IZ2中，层间绝缘膜IZ3及IZ4依次配置在层间绝缘膜IZ2上。另外，在图6中省略了层间绝缘膜IZ4的上层的结构。
其次，在图7中示出了沿图5中的B-B线上的箭头方向剖面结构。
图7表示跨越单位单元UC10和UC00的存储线ML0、以及它下面的磁隧道电阻元件MR10及MR00的纵向剖面，在配置在金属硅化物层MS1上的势垒金属层BM1上，依次层叠反强磁性体层AFM、强磁性体层FM2、绝缘体层BT1及强磁性体层FM1，构成磁隧道电阻元件MR10及MR00。
然后，在磁隧道电阻元件MR10及MR00上配置势垒金属层BM2，在势垒金属层BM2上配置存储线ML0。之所以将势垒金属层BM2夹在存储线ML0和磁隧道电阻元件MR10及MR00之间，是为了防止构成存储线ML0及磁隧道电阻元件MR10、MR00的原子之间互相扩散。
另外，磁隧道电阻元件MR10及MR00用单位单元UC10和UC00进行电气分离，在单位单元UC10的磁隧道电阻元件MR10和单位单元UC00的磁隧道电阻元件MR00之间配置层间绝缘膜IZ8。
这里，在图8中，作为磁隧道电阻元件的变形例，示出了没有反强磁性体层AFM的磁隧道电阻元件MRX的剖面结构。
如图8所示，在配置在金属硅化物层MS1上的势垒金属层BM1上，依次层叠强磁性体层FM2、绝缘体层BT1及强磁性体层FM1，构成磁隧道电阻元件MRX。省去了反强磁性体层，能降低制造成本。
其次，在图9中示出了沿图5中的C-C线上的箭头方向剖面结构。
图9表示单位单元UC10及UC00中的MOS晶体管Q11及Q2的栅极(称为字线WL1b及字线WL0b时)沿纵向的剖面结构。
如图9所示，每个单位单元中各栅极在电气上独立，在相邻的栅极之间配置着层间绝缘膜IZ9。
而且，各栅极在元件分离绝缘膜STI上通过接触插头PG21及PG2连接在字线WL0b及WL1b上。更具体地说，接触插头PG21的一端配置，贯通层间绝缘膜IZ1及氮化硅膜G5，到达各栅极的金属层G4上，接触插头PG21的另一端连接在被设置在层间绝缘膜IZ2中的填充层PD1上。另外，填充层PD1是与各位线同样的第一层的金属层，配置它的目的在于确保接触插头PG2和PG21的对准余量。
而且，接触插头PG2的一端设置，贯通层间绝缘膜IZ5及IZ4，到达各填充层PD1，接触插头PG2的另一端连接在被设置在层间绝缘膜IZ5中的字线WL0b及WL1b上。另外，在层间绝缘膜IZ5上依次配置层间绝缘膜IZ6及IZ7。
这里，接触插头PG2及PG21、各填充层PD1、字线WL0b及WL1b的表面被势垒金属覆盖，这样配置的目的在于防止构成它们的金属原子向周围的绝缘膜进行热扩散。
另外，以下给出各层间绝缘膜IZ1～IZ9的材质的一例。即，层间绝缘膜IZ1、IZ2、IZ5、IZ7由作为低电容率(low-k)材料的SiOC构成，层间绝缘膜IZ3、IZ4、IZ6由SiC构成，层间绝缘膜IZ8及IZ9由NSG(无掺杂硅酸盐玻璃)或TEOS(四乙基正硅酸盐)等构成即可。另外，层间绝缘膜IZ8及IZ9也可以由作为low-k材料的SiOC、SiOF等构成。
这里，如层间绝缘膜IZ3及IZ6，之所以用SiC构成金属层上部的层间绝缘膜，是为了防止金属层的氧化，但只要能防止金属层氧化，任何一种材料都可以。但是，如果考虑金属布线的寄生电容，最好是电容率尽可能小的绝缘材料。
另外，作为金属布线层、阻挡层、接触插头的材料，能使用铜、铝、硅酸铝、铝和硅和铜的合金、银、金、钼、钨等。
另外，在以上的说明中，虽然给出了在块状硅基板SB上形成MRAM100的结构，但也可以用SOI(绝缘体外延硅)基板或SON(SiliconOn Nothing)基板，代替块状硅基板SB。这在以下说明的其他实施方案的MRAM中也一样。
这里，所谓SON基板，是一种在半导体元件的形成区域下的硅层中设有空洞的基板，氢、空气、氩或氮被封入空洞内。
<A-2.工作>
用图10及图11说明MRAM100的工作。
图10中示出了MRAM100的电路图。另外，在图10中，还示出了对应于图5所示的单位单元UC00、UC10、UC01及UC11的部分的结构，将其他存储单元省略。
另外，在以下的说明中，将对应于单位单元UC00、UC10、UC01及UC11的结构表示成地址为AD00、AD10、AD01及AD11的存储单元。另外，在图10中，用可变电阻的标记记载磁阻元件。
如图10所示，地址为AD00的存储单元备有串联连接在位线BL0a和BL0b之间的MOS晶体管Q1及Q2、以及磁隧道电阻元件MR00，MOS晶体管Q1及Q2的栅极连接在字线WL0a及WL0b上。
而且，磁隧道电阻元件MR00连接在MOS晶体管Q1与Q2的连接节点和存储线ML0之间，将磁隧道电阻元件MR00和存储线ML0的连接节点称为节点N1，将MOS晶体管Q1和Q2的连接节点称为节点N2，将MOS晶体管Q1和位线BL0a的连接节点称为节点N3，将MOS晶体管Q2和位线BL0b的连接节点称为节点N4。
地址为AD01的存储单元备有串联连接在位线BL1a和BL1b之间的MOS晶体管Q1及Q2、以及磁隧道电阻元件MR01，MOS晶体管Q1及Q2的栅极连接在字线WL0a及WL0b上。
而且，磁隧道电阻元件MR01连接在MOS晶体管Q1与Q2的连接节点和存储线ML1之间，将磁隧道电阻元件MR01和存储线ML1的连接节点称为节点N1，将MOS晶体管Q1和Q2的连接节点称为节点N2，将MOS晶体管Q1和位线BL1a的连接节点称为节点N3，将MOS晶体管Q2和位线BL1b的连接节点称为节点N4。
另外，地址为AD10的存储单元备有串联连接在位线BL0a和BL0b之间的MOS晶体管Q10及Q11、以及磁隧道电阻元件MR10，MOS晶体管Q10及Q11的栅极连接在字线WL1a及WL1b上。
而且，磁隧道电阻元件MR10连接在MOS晶体管Q10与Q11的连接节点和存储线ML0之间，将磁隧道电阻元件MR10和存储线ML0的连接节点称为节点N5，将MOS晶体管Q10和Q11的连接节点称为节点N6，将MOS晶体管Q10和位线BL0a的连接节点称为节点N7，将MOS晶体管Q11和位线BL0b的连接节点称为节点N8。
地址为AD11的存储单元备有串联连接在位线BL1a和BL1b之间的MOS晶体管Q10及Q11、以及磁隧道电阻元件MR11，MOS晶体管Q10及Q11的栅极连接在字线WL1a及WL1b上。
而且，磁隧道电阻元件MR11连接在MOS晶体管Q10与Q11的连接节点和存储线ML1之间，将磁隧道电阻元件MR11和存储线ML1的连接节点称为节点N5，将MOS晶体管Q10和Q11的连接节点称为节点N6，将MOS晶体管Q10和位线BL1a的连接节点称为节点N7，将MOS晶体管Q11和位线BL1b的连接节点称为节点N8。
另外，以上说明的MOS晶体管Q1、Q2、Q10及Q11如果是开关元件，则不限定于MOS晶体管。
存储线ML0及ML1分别通过N沟道型的MOS晶体管Q3及Q31共同连接在参考电压源VR1上，同时分别连接在带有开关的电流源S1及S2上。
位线BL0a、BL0b、BL1a及BL1b分别连接在带有开关的缓冲器B1、B2、B3及B4的输入端上，电流I0a、I0b、I1a及I1b供给带开关的缓冲器B1～B4，在带有开关的缓冲器B1～B4中放大后电流的输出分别供给读出放大器SA1。
读出放大器SA1备有：有P沟道型的MOS晶体管Q4及Q5，MOS晶体管Q4及Q5的栅极和源极互相交叉连接的电流读出电路(第一级电路)；以及接收电流读出电路的输出的第一及第二电压放大器(第二级电路)。
第一电压放大器有串联连接构成倒相电路的P沟道型的MOS晶体管Q6和N沟道型的MOS晶体管Q7，MOS晶体管Q6及Q7的栅极共同连接在MOS晶体管Q4的栅极上，MOS晶体管Q6和Q7的连接节点成为输出节点。
第二电压放大器有串联连接构成倒相电路的P沟道型的MOS晶体管Q8和N沟道型的MOS晶体管Q9，MOS晶体管Q8及Q9的栅极共同连接在MOS晶体管Q5的栅极上，MOS晶体管Q8和Q9的连接节点成为输出节点。
在电流读出电路中，MOS晶体管Q4及Q5的源极分别通过电阻R10及R20连接在电位Vss(接地电位)上。
另外，在以下的说明中，以连接在带有开关的缓冲器B1上的读出放大器SA1为例进行说明。
缓冲器B1的输出供给MO8晶体管Q4及Q6的漏极，电流读出电路接收被缓冲器B1放大了的输出电流，经过电流-电压变换后，将其输出电压(栅压)供给第一电压放大器，进行电压放大后作为输出电压V0a输出。
另外参考电流Iref从带有开关的电流源S3供给MOS晶体管Q5及Q8的漏极，在电流读出电路中，使参考电流Iref进行电流-电压变换后，将其输出电压(栅压)供给第二电压放大器，进行电压放大后作为输出电压 V0a输出。
由于从缓冲器B1输出的电流产生的信号电压定时地改变MOS晶体管Q6及Q7的逻辑阈值电压，所以阈值电压沿着与栅极电位的变化相反的方向变化。即，如果栅极电位上升，则倒相电路的逻辑阈值电压下降。其结果，对电流读出电路和第一电压放大器的工作点的失配，能获得大的工作余量。这在电流读出电路和第二电压放大器的关系中也一样。
这样，读出放大器SA1虽然由第一及第二电压放大器放大电流读出电路的输出，但不一定必须呈两级结构，也可以只有电流读出电路。
另外，图10所示的结构以外的电流读出电路也好、或电压读出电路也好，更希望电流读出电路的工作速度快和工作电压低。
另外，如果读出放大器的放大增益足够的话，也可以不设置缓冲器B1～B4。
另外，也可以用将开关BB1～BB4作为栅极的MOS晶体管，代替缓冲器B1～B4。
另外，接收带有开关的缓冲器B2～B4的输出的读出放大器SA1也与上述相同，但分别从代替带有开关的电流源S3的带有开关的电流源S4、S5及S6供给参考电流Ifef，分别成对地输出：输出电压V0b及V0b、输出电压V1a及 V1a、输出电压V1b及 V1b。
其次，参考图10，用图11所示的时序图，说明MRAM100的工作。另外，在以下的说明中，以对地址AD00进行数据的写入工作及读出工作为例进行说明。
<A-2-1.写入工作>
图11是对MRAM100中的地址AD00进行数据的写入工作及读出工作时的各种电压及电流的时序图。
对地址AD00进行数据写入时，将规定的电压供给开关W1，使电流源S1的开关W1导通，电流I1流过存储线ML0。由于流过电流，所以如图11所示，存储线ML0的电位朝高于电压Vss的方向变化。而且，在写入所需要的规定期间，将电压Vdd供给位线BL0a，在该期间将电压Vss供给位线BL0b。另外，位线BL1a及BL1b、字线WL1a及WL1b由于与对地址AD00的数据的写入工作及读出工作无关，所以保持电压Vss的状态。
另外，在规定期间，将电压Vdd一同供给字线WL0a及WL0b，使N沟道型的MOS晶体管Q1及Q2呈导通状态。因此电流I2从节点N3流向节点N4。
其结果，由电流I1及I2生成的交变磁场，决定磁隧道电阻元件MR00的强磁性体层FM1的磁化矢量，进行写入。另外强磁性体层FM2的磁化矢量固定不变。
通过上述的一系列工作，信息被写入磁隧道电阻元件MR00(即地址AD00)中。将这时写入的信息作为逻辑0。
接着，使带开关的电流源S1的开关W1截止，电流I1不流过存储线ML0。此后，将存储线ML0的电位预充电到电压Vss。
另外，将字线WL0a及WL0b的电压都设定为电压Vss，使MOS晶体管Q1及Q2呈截止状态。另外，将电压Vss供给位线BL0a及BL0b。将该期间称为等待期间。
另外，在将与上述的逻辑相反的逻辑1写入磁隧道电阻元件MR00时，在写入所需要的规定期间，将电压Vdd供给位线BL0b，在该期间将电压Vss供给位线BL0a。
另外，将规定的电压供给开关W1，使带开关的电流源S1的开关W1导通，电流I1流过存储线ML0。由于流过电流，所以如图11所示，存储线ML0的电位朝高于电压Vss的方向变化。而且，在规定期间，将电压Vdd同时供给字线WL0a及WL0b，使N沟道型的MOS晶体管Q1及Q2呈导通状态。因此电流I2从节点N4流向节点N3。
其结果，由电流I1及I2生成的交变磁场(耦合磁场)，决定磁隧道电阻元件MR00的强磁性体层FM1的磁化矢量，进行写入，但由于电流I2从节点N4流向节点N3，所以磁化矢量的方向与写入逻辑0时不同，写入与逻辑0相反的逻辑1。这时，强磁性体层FM2的磁化矢量不变。
<A-2-2.读出工作>
从地址AD00读出数据时，首先，供给规定的电压作为栅极控制信号RR1，使作为参考电压源VR1的输出开关的MOS晶体管Q3呈导通状态。另外，将供给规定电压的期间设定在读出所需要的规定期间以上。
通过该工作，参考电压Vref供给存储线ML0。这里，参考电压Vref不管与电压Vdd相同、还是不同都没关系，但参考电压Vref的设定，应使隧道磁阻的变化率(TMRR)充分大。
即，TMRR和供给存储线的电压(这里为参考电压Vref)的关系，一般说来，如果参考电压Vref变大，则TMRR变小。因此，参考电压Vref的值设定，应使TMRR能获得一定值以上的值。
这里，在MOS晶体管Q1导通之前，几乎没有电流流过磁隧道电阻元件MR00，所以不发生由磁隧道电阻元件MR00产生的电压降。因此，节点N1及N2都被设定为电压Vref。
在对位线BL0a进行信息读出时，通过将电压Vdd供给字线WL0a，将电压Vss供给字线WL0b，使MOS晶体管Q1呈导通状态，MOS晶体管Q2保持截止状态。
如果MOS晶体管Q1呈导通状态，则电流流过磁隧道电阻元件MR00，发生对应于磁隧道电阻元件MR00的电阻值(由强磁性体的磁化方向决定)的电压降(下降电压Vmr)，参考电压Vref-下降电压Vmr的电压加在节点N2上。
这里，下降电压Vmr应使流过MOS晶体管Q1的电流和流过磁隧道电阻元件MR00的电流I0a大致一致。
而且，由于MOS晶体管Q2呈截止状态，所以流过磁隧道电阻元件MR00的电流几乎全部通过MOS晶体管Q1，作为电流I0a流过位线BL0a。
如果规定电压供给带开关的缓冲器B1的开关BB1，使缓冲器B1导通，则电流I0a被放大后，供给读出放大器SA1，在读出放大器SA1中，检测被放大的电流I0a、以及从电流源S3输出的参考电流Iref的大小，读出信息。
对位线BL0a进行信息读出后，规定电压供给带开关的缓冲器B1的开关BB1，使缓冲器B1呈截止状态。
另外，电压Vss同时供给字线WL0a及WL0b，MOS晶体管Q1及Q2都呈截止状态。
结果，电压Vss供给作为参考电压源VR1的输出开关的MOS晶体管Q3的栅极控制信号RR1，MOS晶体管Q3呈截止状态。另外，将存储线ML0的电位预充电到电压Vss。
因此，电压Vss供给字线WL0a及WL0b、位线BL0a及BL0b，存储线ML0的电位被预充电到电压Vss，等待期间开始。
另外，带开关的电流源S2及作为参考电压源VR的输出开关的MOS晶体管Q31，由于与对地址AD00的数据的写入工作及读出工作没有关系，所以供给带开关的电流源S2的开关W2的电压、以及MOS晶体管Q31的栅极控制信号RR2保持电压Vss的状态。另外，存储线ML1保持电压Vss的状态。
另外，为了对位线BL0b进行信息读出，将电压Vss供给字线WL0a，将电压Vdd供给字线WL0b，使MOS晶体管Q2呈导通状态，MOS晶体管Q1保持截止状态即可。
如上所述，象MOS晶体管Q1及Q2那样串联连接在位线之间的MOS晶体管，由于使流过磁隧道电阻元件的电流流过位线，或构成对磁隧道电阻元件的信息进行写入用的电流路径，所以有时称为通路晶体管或通路。另外，有时将连接MOS晶体管Q1及Q2的布线统称为对磁隧道结元件进行信息的写入及读出用的电流路径的布线。
<A-2-3.非同步读出>
其次，说明从共用位线的不同地址的存储单元，按照分别独立的时序(非同步地)读出信息的工作。另外，在以下的说明中，说明读出磁隧道电阻元件MR00及MR10的信息的工作。
首先，供给规定的电压作为栅极控制信号RR1，使作为参考电压源VR1的输出开关的MOS晶体管Q3呈导通状态。通过该工作，使参考电压Vref供给存储线ML0。
然后，将电压Vdd供给字线WL0a及WL1b，将电压Vss供给字线WL0b及WL1a，使MOS晶体管Q1及Q11呈导通状态，MOS晶体管Q2及Q10保持截止状态。
如果MOS晶体管Q1及Q11呈导通状态，则电流流过磁隧道电阻元件MR00及MR10，发生对应于磁隧道电阻元件MR00及MR10的电阻值(由强磁性体的磁化方向决定)的电压降(下降电压Vmr)，参考电压Vref-下降电压Vmr的电压加在节点N2及N6上。
这里，下降电压Vmr使流过MOS晶体管Q1及Q11的电流和流过磁隧道电阻元件MR00及MR10的电流I0a及I0b大致一致。
而且，由于MOS晶体管Q2呈截止状态，所以流过磁隧道电阻元件MR00的电流几乎全部通过MOS晶体管Q1，作为电流I0a流过位线BL0a。
另外，由于MOS晶体管Q10呈截止状态，所以流过磁隧道电阻元件MR10的电流几乎全部通过MOS晶体管Q11，作为电流I0b流过位线BL0。
如果规定电压供给带开关的缓冲器B1及B2的开关BB1及BB2，使缓冲器B1及B2导通，则电流I0a及I0b被放大后，分别供给读出放大器SA1，分别在读出放大器SA1中被放大后读出信息。以后，至进行下一次的写入或读出工作之前呈等待状态。
<A-3.工作效果>
如上所述，在MRAM100中，由于对一个存储单元配置一对位线，将开关元件分别插在两条位线和磁隧道电阻元件之间，所以读出磁隧道电阻元件的信息时，通过控制使开关元件有选择地导通，能从共用位线的不同地址的存储单元，按照分别独立的时序(非同步地)读出信息。
另外，在共用位线的不同地址的存储单元中，如果以两个地址作为对象，则不用说，能同时读出两个地址的信息。在此情况下，使将规定的电压供给分别连接在两个地址的存储单元上的字线对的时序、以及使连接在各位线上的缓冲器导通的时序同步即可。
<A-4.变形例1>
在以上说明的MRAM100中，虽然在用图6进行的说明中给出了将磁隧道电阻元件MR00、MR10、MR01及MR11配置在与MOS晶体管的栅极所在的层相同的层上的结构，但也可以采用如图12所示的MRAM100A那样的结构。
图12是对应于图6的图，与图6相同的结构标以相同的标记，省略其重复的说明。
如图12所示，在MRAM100A中，将磁隧道电阻元件MR00、MR10、MR01及MR11(在图12中只示出了MR10及MR11)配置在形成位线BL0a、BL0b、BL1a及BL1b的层的上部。
即，MOS晶体管Q10及Q11各自的源漏层SD都连接在具有导电性的材料构成的接触插头PG1上。其中，在同一单位单元内的MOS晶体管Q10及Q11的两个接触插头PG1连接在共同布线CL上，上述两个接触插头连接在将元件分离绝缘膜ST1夹在中间的相邻的源漏层SD上。
公用布线CL用相同的材质配置在与各位线所在的层相同的层上，上述的两个接触插头PG1之间导电性地连接。
另外，不连接在公用布线CL上的接触插头PG1在单位单元UC10中连接在位线BL0a及BL0b上，在单位单元UC11中连接在位线BL1a及BL1b上。
而且，磁隧道电阻元件MR10及MR11隔着势垒金属层BM1配置在公用布线上。依次层叠反强磁性体层AFM、强磁性体层FM2、绝缘体层BT1及强磁性体层FM1构成磁隧道电阻元件MR10及MR11。
而且，磁隧道电阻元件MR10及MR11各自的强磁性体层FM1与存储线ML0及ML1连接。
磁隧道电阻元件MR10及MR11配置在层间绝缘膜IZ3及IZ4中，存储线ML0及ML1配置在层间绝缘膜IZ5中，层间绝缘膜IZ6及IZ7依次配置在层间绝缘膜IZ5上。
另外，在以上的说明中虽然说明了单位单元UC10及UC11的结构，但其他单位单元也有同样的结构，空区也一样。另外，MRAM100A的工作与MRAM100相同。
这样，在MRAM100A中，由于在位线的形成层的上层形成磁隧道电阻元件，所以在制造工序中，在位线之后形成。
如果将比居里温度高的温度加在磁隧道电阻元件上，则虽然磁性体失去磁性，但在达到居里温度之前，如果进行热处理的时间及次数多，则磁性体的磁化强度逐渐减弱，有可能使磁隧道电阻元件的特性劣化。因此，在MRAM的制造工序中，最好在尽可能靠后的工序中形成磁隧道电阻元件，在这方面MRAM100A是有效的结构。
<B.实施方案2>
在本发明的实施方案1中说明的MRAM100中，虽然给出了将磁隧道电阻元件配置在存储线和位线电流流过的布线之间的结构，但也可以如用图1说明的磁隧道电阻元件MR，采用使磁隧道电阻元件具有改变强磁性体层的磁化方向专用的布线的结构。
以下，作为本发明的实施方案2，说明使用用图1说明的磁隧道电阻元件MR的MRAM200的结构及工作。
<B-1.装置结构>
如图13所示，在地址为AD21、AD22、AD23及AD24的存储单元中，MRAM200分别有磁隧道电阻元件MR21、MR22、MR23及MR24。
这里，磁隧道电阻元件MR21、MR22、MR23及MR24分别有控制强磁性体层的磁化方向用的控制布线WR21、WR22、WR23及WR24，是利用使电流流过控制布线WR21、WR22、WR23及WR24所发生的磁场，改变电阻值的电阻元件。
在地址为AD21的存储单元中，磁隧道电阻元件MR21的一端通过N沟道型的MOS晶体管Q11，导电性地连接在参考电压源VR11上，磁隧道电阻元件MR21的另一端通过N沟道型的MOS晶体管Q12及Q13，导电性地连接在位线BL1b及BL1a上。另外，位线BL1b及BL1a分别连接在带开关的缓冲器B11及B12上。缓冲器B11及B12分别输出电流Iout1及Iout2。
另外，MOS晶体管Q12及Q13的栅极分别连接在字线WL1b及WL1a上。
磁隧道电阻元件MR21的一端还连接在双向电流源S11上，磁隧道电阻元件MR21的控制布线WR21连接在从带开关的电流源S13供给电流的布线R1上。
在地址为AD22的存储单元中，磁隧道电阻元件MR22的一端通过N沟道型的MOS晶体管Q11，导电性地连接在参考电压源VR11上，磁隧道电阻元件MR22的另一端通过N沟道型的MOS晶体管Q16及Q17，导电性地连接在位线BL1b及BL1a上。
另外，MOS晶体管Q16及Q17的栅极分别连接在字线WL2b及WL2a上。
另外，磁隧道电阻元件MR22的一端还连接在双向电流源S11上，磁隧道电阻元件MR22的控制布线WR22连接在从带开关的电流源S14供给电流的布线R2上。
在地址为AD23的存储单元中，磁隧道电阻元件MR23的一端通过N沟道型的MOS晶体管Q14，导电性地连接在参考电压源VR11上，磁隧道电阻元件MR23的另一端通过N沟道型的MOS晶体管Q14及Q15，导电性地连接在位线BL2b及BL2a上。另外，位线BL2b及BL2a分别连接在带开关的缓冲器B13及B14上。缓冲器B13及B14分别输出电流Iout3及Iout4。
另外，MOS晶体管Q14及Q15的栅极分别连接在字线WL1b及WL1a上。
另外，磁隧道电阻元件MR23的一端还连接在双向电流源S12上，磁隧道电阻元件MR23的控制布线WR23连接在从带开关的电流源S13供给电流的布线R1上。
在地址为AD24的存储单元中，磁隧道电阻元件MR24的一端通过N沟道型的MOS晶体管Q14，导电性地连接在参考电压源VR11上，磁隧道电阻元件MR24的另一端通过N沟道型的MOS晶体管Q18及Q19，导电性地连接在位线BL2b及BL2a上。
另外，MOS晶体管Q18及Q19的栅极分别连接在字线WL2b及WL2a上。
另外，磁隧道电阻元件MR24的一端还连接在双向电流源S12上，磁隧道电阻元件MR24的控制布线WR24连接在从带开关的电流源S14供给电流的布线R2上。
另外双向电流源S11及S12是有三种工作模式的电源。即，以采用双向电流源S11为例，在控制信号C1为+的情况下，例如，在布线WC1中使电流沿图面向右流，在控制信号C1为-的情况下，使电流向左流。另外，在控制信号C1既不是+、也不是-的情况下，双向电流源S11不工作，保持等待状态。这在双向电流源S12中也一样。
其次，参考图13，用图14所示的时序图，说明MRAM100的工作。另外，在以下的说明中，采用对地址AD21进行数据的写入工作及读出工作为例进行说明。
<B-2.工作>
图14是对MRAM200中的地址AD21进行数据的写入工作及读出工作时的各种电压及电流的时序图。
<B-2-1.写入工作>
对地址AD21进行数据写入时，在写入所需要的规定期间，作为双向电流源S11的控制信号C1，供给+的信号，在布线WC1中流过沿图面向右的电流Ic1(+Ic1)。
另外，为了使带开关的电流源S13呈导通状态，将导通信号供给开关W13，使电流IR1从电流源S13流过布线R1。
利用由电流Ic1(这时为+Ic1)和电流IR1生成的交变磁场，决定磁隧道电阻元件MR21的强磁性体层的磁化矢量，进行写入。以后，至进行下一次的写入或读出工作之前，呈等待状态。
通过上述的一系列工作，信息被写入磁隧道电阻元件MR21(即地址AD21)中。将这时写入的信息作为逻辑0。
另外，在将与上述的逻辑相反的逻辑1写入磁隧道电阻元件MR21时，在写入所需要的规定期间，作为双向电流源S11的控制信号C1，供给-的信号，在布线WC1中流过沿图面向左的电流Ic1(-Ic1)。
另外，为了使带开关的电流源S13呈导通状态，将导通信号供给开关W13，使电流IR1从电流源S13流过布线R1。
利用由电流Ic1(这时为-Ic1)和电流IR1生成的交变磁场，决定磁隧道电阻元件MR21的强磁性体层的磁化矢量，进行写入。
通过上述的一系列工作，逻辑1的信息被写入磁隧道电阻元件MR21。以后，在进行下一次的写入或读出工作之前，呈等待状态。
另外，位线BL2a及BL2b、字线WL2a及WL2b由于与对地址AD21的数据的写入工作及读出工作无关，所以保持电压Vss的状态。
这里，虽然流过布线WC1的电流Ic1产生的磁场作用于地址为AD22的磁隧道电阻元件MR22上，但由于电流不流过布线R2，所以信息不被写入磁隧道电阻元件MR22中。
另外，电流Ic1虽然流过布线R1，但由于电流不流过布线WC2，所以信息不被写入地址为AD23的磁隧道电阻元件MR23中。另外，如磁隧道电阻元件MR22及MR23，将控制磁化方向用的两种电流中只供给一者的状态的磁隧道电阻元件称为半选择性的磁隧道电阻元件。
<B-2-2.读出工作>
从地址AD21读出数据时，作为栅极控制信号RR11供给电压Vdd，使作为参考电压源VR11的输出开关的MOS晶体管Q11呈导通状态。
通过该工作，参考电压Vref供给磁隧道电阻元件MR21的一端。这里，参考电压Vref不管与电压Vdd相同、还是不同都没关系，但参考电压Vref设定，使隧道磁阻的变化率(TMRR)充分大。
在对位线BL1a读出信息时，通过将电压Vdd供给字线WL1a，将电压Vss供给字线WL1b，使MOS晶体管Q13呈导通状态，MOS晶体管Q12保持截止状态。
如果作为通路晶体管的MOS晶体管Q13呈导通状态，则电流通过磁隧道电阻元件MR21，流过对应于磁隧道电阻元件MR21的电阻值(由强磁性体的磁化方向决定)的电流，但由于MOS晶体管Q12呈截止状态，所以流过磁隧道电阻元件MR21的电流几乎全部通过MOS晶体管Q13流过位线BL1a。
另外，如果电压Vdd被供给带开关的缓冲器B12的开关BB12，使缓冲器B12导通，则流过位线BL1a的电流被放大，作为电流Iout2输出。
另外，电流Iout2供给图中未示出的读出放大器、例如图10所示的读出放大器SA1，被放大后读出信息。以后，至进行下一次的写入或读出工作之前，呈等待状态。
另外，对位线BL1b读出信息时，将电压Vdd供给字线WL1b，将电压Vss供给字线WL1a，使MOS晶体管Q12呈导通状态，MOS晶体管Q13保持截止状态。
如果作为通路晶体管的MOS晶体管Q12呈导通状态，则电流通过磁隧道电阻元件MR21，流过对应于磁隧道电阻元件MR21的电阻值(由强磁性体的磁化方向决定)的电流，但由于MOS晶体管Q13呈截止状态，所以流过磁隧道电阻元件MR21的电流几乎全部通过MOS晶体管Q12流过位线BL1b。
另外，如果电压Vdd被供给带开关的缓冲器B11的开关BB11，使缓冲器B11导通，则流过位线BL1b的电流被放大，作为电流Iout1输出。
另外，电流Iout1供给图中未示出的读出放大器、例如图10所示的读出放大器SA1，放大后读出信息。以后，至进行下一次的写入或读出工作之前，呈等待状态。
这里，象MOS晶体管Q12及Q13那样串联连接在位线之间的MOS晶体管，由于使流过磁隧道电阻元件的电流流过位线，或构成对磁隧道电阻元件的进行信息写入用的电流路径，所以有时称为通路。另外，有时将连接MOS晶体管Q12及Q13的布线统称为对磁隧道结元件进行信息的写入及读出用的电流路径的布线。
<B-2-3.非同步读出>
其次，说明从共用位线的不同地址的存储单元，按照分别独立的时序(非同步地)读出信息的工作。另外，在以下的说明中，说明读出磁隧道电阻元件MR21及MR22的信息的工作。
首先，作为栅极控制信号RR11，供给电压Vdd，使作为参考电压源VR11的输出开关的MOS晶体管Q11呈导通状态。
通过该工作，参考电压Vref供给磁隧道电阻元件MR21及MR22的一端。
然后，通过将电压Vdd供给字线WL1a及WL2b，将电压Vss供给字线WL1b及WL2a，使MOS晶体管Q13及Q16呈导通状态，MOS晶体管Q12及Q17保持截止状态。
如果MOS晶体管Q13呈导通状态，则电流通过磁隧道电阻元件MR21，流过对应于磁隧道电阻元件MR21的电阻值(由强磁性体的磁化方向决定)的电流，但由于MOS晶体管Q12呈截止状态，所以流过磁隧道电阻元件MR21的电流几乎全部通过MOS晶体管Q13流过位线BL1a。
如果MOS晶体管Q16呈导通状态，则电流通过磁隧道电阻元件MR21，流过对应于磁隧道电阻元件MR22的电阻值(由强磁性体的磁化方向决定)的电流，但由于MOS晶体管Q17呈截止状态，所以流过磁隧道电阻元件MR22的电流几乎全部通过MOS晶体管Q16流过位线BL1b。
如果电压Vdd供给带开关的缓冲器B11及B12的开关BB11及BB12，使缓冲器B11及B12导通，则流过位线BL1b及BL1a的电流被放大，作为电流Iout1及Iout2输出。
<B-3.工作效果>
如上所述，在MRAM200中，由于对一个存储单元配置一对位线，将开关元件分别插在两条位线和磁隧道电阻元件之间，所以读出磁隧道电阻元件的信息时，通过控制，使开关元件有选择地导通，能从共用位线的不同地址的存储单元，按照分别独立的时序(非同步地)读出信息。
另外，在共用位线的不同地址的存储单元中，如果以两个地址作为对象，则不用说，能同时读出两个地址的信息。在此情况下，使将规定的电压供给分别连接在两个地址的存储单元上的字线对的时序、以及使连接在各位线上的缓冲器导通的时序同步即可。
<C.实施方案3>
<C-1.装置结构>
<C-1-1.电路结构>
图15中示出了本发明的实施方案3的MRAM300的电路图。
在图15中，示出了地址为AD00、AD10、AD01、AD11、AD0n及AD1n的存储单元，地址AD01和地址AD0n之间的存储单元、地址AD11和地址AD1n之间的存储单元省略了记载。另外，在图15中，与在实施方案1中说明的MRAM100同样，将磁隧道电阻元件配置在存储线和位线之间，用可变电阻的标记记载。
如图15所示，地址为AD00的存储单元备有串联连接在位线BL0和BL1之间的MOS晶体管Q1及Q2、以及磁隧道电阻元件MR00，MOS晶体管Q1及Q2的栅极连接在字线WL0a及WL0b上。
而且，磁隧道电阻元件MR00连接在MOS晶体管Q1与Q2的连接节点和存储线ML0之间，将磁隧道电阻元件MR00和存储线ML0的连接节点称为节点N1，将MOS晶体管Q1和Q2的连接节点称为节点N2，将MOS晶体管Q1和位线BL0的连接节点称为节点N3，将MOS晶体管Q2和位线BL1的连接节点称为节点N4。
地址为AD01的存储单元备有串联连接在位线BL1和BL2之间的MOS晶体管Q1及Q2、以及磁隧道电阻元件MR01，MOS晶体管Q1及Q2的栅极连接在字线WL0a及WL0b上。而且，磁隧道电阻元件MR01连接在MOS晶体管Q1与Q2的连接节点和存储线ML1之间。
另外，在地址AD01中，为了后面的工作说明的方便，将磁隧道电阻元件MR01和存储线ML1的连接节点称为节点N10，将MOS晶体管Q1和Q2的连接节点称为节点N9，将MOS晶体管Q1和位线BL1的连接节点称为节点N4。
另外，地址为AD10的存储单元备有串联连接在位线BL0和BL1之间的MOS晶体管Q10及Q11、以及磁隧道电阻元件MR10，MOS晶体管Q10及Q11的栅极连接在字线WL1a及WL1b上。
而且，磁隧道电阻元件MR10连接在MOS晶体管Q10与Q11的连接节点和存储线ML0之间，将磁隧道电阻元件MR10和存储线ML0的连接节点称为节点N5，将MOS晶体管Q10和Q11的连接节点称为节点N6，将MOS晶体管Q10和位线BL0的连接节点称为节点N7，将MOS晶体管Q11和位线BL1的连接节点称为节点N8。
地址为AD11的存储单元备有串联连接在位线BL11和BL2之间的MOS晶体管Q10及Q11、以及磁隧道电阻元件MR11，MOS晶体管Q10及Q11的栅极连接在字线WL1a及WL1b上。
而且，磁隧道电阻元件MR11连接在MOS晶体管Q10与Q11的连接节点和存储线ML1之间。
地址为AD11的MOS晶体管Q10、以及地址为AD10的MOS晶体管Q11共同连接在位线BL1上，将其连接节点称为节点N8。
这样，相邻的存储单元之间共有配置在其间的位线，该结构一直继续到地址AD0n及地址AD1n为止。
存储线ML0、ML1及MLn分别通过N沟道型的MOS晶体管Q3、Q31及Q3n共同连接在参考电压源VR1上，同时分别连接在带开关的电流源S0、S1及Sn上。
位线BL0、BL1、BL2、BLn及BLn+1分别连接在带开关的缓冲器B0、B1、B2、Bn及Bn+1的输入端上，电流I00、I01、I02、I0n及I0n+1被带开关的缓冲器B0～Bn+1进行电流放大后，分别供给读出放大器SA1。
另外，读出放大器SA1的结构利用图10说明过，所以其说明从略。
这里，读出放大器SA1工作时，虽然需要电压Vss(接地电压)，但在MRAM300中，将电压Vss供给读出放大器SA1的线路共同连接在布线SNL上，布线SNL通过N沟道型的MOS晶体管Qd，导电性地连接在辅助功率线SVss上。
另外，在MRAM300中，位线或字线、电压Vss的供给线路等功率线路呈分级结构(有时分别称为分级位线结构、分级字线结构、分级功率线结构)，辅助功率线SVss连接在构成主线的功率线Vss1及Vss2上。
这里，所谓分级结构，是从构成主线的布线分成支线的结构，在主布线和分支线之间设有控制对该分支线的电流或电压的供给及停止的供给控制装置。
因此，在存储单元阵列的规模变大时，通过将存储区分成多个块，从支线将电流或电压供给各块，停止向不使用的块供给电流或电压，另外，能降低主布线的负载容量。
另外，位线BL0～BLn及字线WL0a、WL0b、WL1a、WL1b也连接在图中未示出的主位线及主字线上，存储单元阵列的规模即使变大，也能防止信号传递的延迟。
返回读出放大器SA1的工作的说明，只有当读出放大器SA1工作时，接通信号作为MOS晶体管Qd的控制信号φ供给连接在MOS晶体管Qd的栅极上的控制信号线SDL，电压Vss通过MOS晶体管Qd被供给布线SNL。
当读出放大器SA1不工作时，供给截止信号作为控制信号φ，布线SNL呈浮置状态。因此，读出放大器SA1不工作时能降低功耗。
另外，由电压Vss从布线SNL供给各读出放大器SA1的速度决定读出放大器SA1的读出速度。因此，如果读出放大器SA1同时工作，而供给布线SNL的电流不充分的话，则辅助功率线SVss或布线SNL的电位变化，读出放大器SA1的工作速度降低，信息的读出时间有可能变长，但例如对每8～16位，从功率线Vss1及Vss2供给电压Vss，使电位固定，能确保读出放大器SA1的工作速度。
另外，在用图10说明的实施方案1的MRAM100中，位线、字线及功率线不用说，可以呈分级结构。
<C-1-2.平面结构>
图16中模式地示出了MRAM300的存储单元阵列部分的平面布局。
在图16中，存储单元阵列中，示出了对应于4个地址AD00、AD10、AD01、AD11的MRAM存储单元，作为单位单元UC00、UC10、UC01及UC11分别用虚线表示。
如图16所示，位线BL0、BL1及BL2平行配置，字线WL0a、WL0b、WL1a及WL1b平行配置。
而且，存储线ML0平行于位线配置在被位线BL0和BL1夹持的区域的中央(单位单元的中央)，存储线ML1平行于位线配置在被位线BL1和BL2夹持的区域的中央(单位单元的中央)。
另外，MOS晶体管Q1及Q2的栅极平行于位线配置在单位单元UC00及UC01的激活区AA上，MOS晶体管Q10及Q11的栅极平行于位线配置在单位单元UC10及UC11的激活区AA上。
而且，位线BL0、BL1及BL2在各单位单元中通过接触插头PG12(与图中未示出的PG11呈两级结构)，导电性地连接在激活区AA上。
另外，各MOS晶体管Q1的栅极通过接触插头PG2导电性地连接在字线WL0a上，所以有时称为字线WL0a，各MOS晶体管Q2的栅极通过接触插头PG2导电性地连接在字线WL0b上，所以有时称为字线WL0b。
另外，各MOS晶体管Q10的栅极通过接触插头PG2导电性地连接在字线WL1a上，所以有时称为字线WL1a，各MOS晶体管Q11的栅极通过接触插头PG2导电性地连接在字线WL1b上，所以有时称为字线WL1b。
这里，空区DA设置在图16的左端部。在空区DA中，空字线(空栅极)DWL及空存储线DML的设置与存储单元区域的排列相同。
<C-1-3.断面结构>
图17中示出了沿图16中的A-A线上的箭头方向的剖面结构。另外，与用图6说明的MRAM100相同的结构标以相同的标记，省略其重复的说明。
如图17所示，MRAM300配置在硅基板SB上，由设置在硅基板SB的表面内的元件分离绝缘膜STI规定激活区AA。
如图17所示，单位单元UC10备有两个MOS晶体管Q10及Q11、以及一个磁隧道电阻元件MR10。其他单位单元的结构也与该结构相同。
金属硅化物层MS11配置在MOS晶体管Q10和Q11之间。金属硅化物层MS11不仅覆盖在激活区AA上，而且覆盖在元件分离绝缘膜STI上，磁隧道电阻元件MR10配置在对应于元件分离绝缘膜STI上的金属硅化物层MS11上。
另外，磁隧道电阻元件MR10被设置在金属硅化物层MS11上的层间绝缘膜IZ9包围着。而且，只有其最上部的端面在层间绝缘膜IZ9的表面上露出，配置势垒金属层BM2将其覆盖，金属布线制的存储线ML0配置在势垒金属层BM2上。
另外，MOS晶体管Q10及Q11不被金属硅化物层MS11覆盖的源漏层SD，通过由具有导电性的材料构成的接触插头PG11及PG12，导电性地连接在位线BL0及BL1上。
例如，将掺杂多晶硅或钨等填充在贯通层间绝缘膜IZ1的接触孔内，构成接触插头PG11。另外，例如，将掺杂多晶硅或钨等填充在贯通层间绝缘膜IZ2的接触孔内，构成接触插头PG12。而且，金属硅化物层MS12配置在接触插头PG11的上端部，接触插头PG11和PG12将金属硅化物层MS12夹在中间，导电性地连接。
另外，单位单元UC10的MOS晶体管Q11和单位单元UC11的MOS晶体管Q10配置在公用的激活区AA上，呈具有公用的源漏层的结构。而且，接触插头PG11连接在该公用的源漏层SD上。
另外，在以上的说明中，虽然说明了单位单元UC10的结构，但其他单位单元也有同样的结构。
位线BL0、BL1及BL2(第一层的金属层)配置在被设置在层间绝缘膜IZ1上的层间绝缘膜IZ3中，接触插头PG12的上端部分别连接在位线BL0、BL1及BL2上。
另外，层间绝缘膜IZ4配置在层间绝缘膜IZ3上，在图17中省略了层间绝缘膜IZ4的上层的结构。
另外，沿图16中的B-B及C-C线的剖面结构与用图7及图8说明的结构相同。
<C-2.工作>
其次，参考图15，用图18及图19所示的时序图，说明MRAM300的工作。另外，在以下的说明中，采用对地址AD00进行数据的写入工作及读出工作为例进行说明。
<C-2-1.写入工作>
图18及图19是对MRAM300中的地址AD00进行数据的写入工作及读出工作时的各种电压及电流的时序图。
对地址AD00进行数据写入时，将规定的电压供给开关W0，使带开关的电流源S0的开关W0导通，电流I1流过存储线ML0。然后，在写入所需要的规定期间，将电压Vdd供给位线BL0，在此期间将电压Vss供给位线BL1。
另外，在规定期间，将电压Vdd同时供给字线WL0a及WL0b，N沟道型的MOS晶体管Q1及Q2呈导通状态。因此电流I2从节点N3流向节点N4。将该电流I2的方向作为+方向，称为电流+I2。
在图19中示出了流过MOS晶体管Q1及Q2的电流的时序图，在上述的时序中示出了电流+I2的流动情况。另外，在图19中流过MOS晶体管Q1的电流，将从节点N3流向N2时表示为正(+)，将相反的方向表示为负(-)，流过MOS晶体管Q2的电流，将从节点N2流向N4时表示为正(+)，将相反的方向表示为负(-)。
其结果，由电流I1及I2生成的交变磁场，决定磁隧道电阻元件MR00的强磁性体层FM1的磁化矢量，进行写入。另外强磁性体层FM2的磁化矢量固定不变。
通过上述的一系列工作，信息被写入磁隧道电阻元件MR00(即地址AD00)中。将这时写入的信息作为逻辑0。
接着，使带开关的电流源S0的开关W0截止，电流I1不流过存储线ML0。此后，将存储线ML0的电位预充电到电压Vss。
另外，将字线WL0a及WL0b的电压都设定为电压Vss，使MOS晶体管Q1及Q2呈截止状态。另外，将电压Vss供给位线WL0a及WL0b。将该期间称为等待期间。
另外，在将与上述的逻辑相反的逻辑1写入磁隧道电阻元件MR00时，将规定的电压供给开关W0，使带开关的电流源S0的开关W0导通，电流I1流过存储线ML0。由于流过电流，所以如图18所示，存储线ML0的电位朝高于电压Vss的方向变化。而且，在写入所需要的规定期间，将电压Vdd供给位线BL1，在该期间将电压Vss供给位线BL0。
另外，在规定期间，将电压Vdd同时供给字线WL0a及WL0b，N沟道型的MOS晶体管Q1及Q2呈导通状态。因此电流I2从节点N4流向节点N3。将该电流I2的方向作为-方向，称为电流-I2。
在图19所示的流过MOS晶体管Q1及Q2的电流的时序图中，示出了在上述的时序中电流-I2的流动情况。
其结果，由电流I1及I2生成的交变磁场，决定磁隧道电阻元件MR00的强磁性体层FM1的磁化矢量，进行写入，但由于电流I2从节点N4流向节点N3，所以磁化矢量的方向与写入逻辑0时不同，写入与逻辑0相反的逻辑1。这时，强磁性体层FM2的磁化矢量不变。
<C-2-2.读出工作>
从地址AD00读出数据时，首先，作为栅极控制信号RR0供给规定的电压，使作为参考电压源VR1的输出开关的MOS晶体管Q3呈导通状态。另外，如图19所示，将供给规定电压的期间设定在读出所需要的规定期间以上。
通过该工作，参考电压Vref供给存储线ML0。
这里，在MOS晶体管Q1导通之前，由于电流几乎不流过磁隧道电阻元件MR00，所以不会发生由磁隧道电阻元件MR00产生的电压降。因此，节点N1及N2都被设定为电压Vref。
在对位线BL0进行信息读出时，通过将电压Vdd供给字线WL0a，将电压Vss供给字线WL0b，使MOS晶体管Q1呈导通状态，MOS晶体管Q2保持截止状态。
如果MOS晶体管Q1呈导通状态，则电流通过磁隧道电阻元件MR00，电流从节点N1通过节点N2流到节点N3。这时流过的电流的大小由磁隧道电阻元件MR00的电阻值决定(由强磁性体的磁化方向决定)。
在图19中，作为-电流示出了通过该读出流过MOS晶体管Q1的电流。
另外，由于MOS晶体管Q2呈截止状态，所以流过磁隧道电阻元件MR00的电流几乎全部通过MOS晶体管Q1，作为电流I00流过位线BL0。
如果电压Vdd供给带开关的缓冲器B0的开关BB0，使缓冲器B0导通，则电流I00被放大后，供给读出放大器SA1。在读出放大器SA1中，被放大的电流I00被读出放大，读出信息。
对位线BL0读出了信息后，电压Vss供给带开关的缓冲器B0的开关BB0，使缓冲器B0呈截止状态。
另外，电压Vss同时供给字线WL0a及WL0b，MOS晶体管Q1及Q2都呈截止状态。
结果，电压Vss供给作为参考电压源VR1的输出开关的MOS晶体管Q3的栅极控制信号RR1，MOS晶体管Q3呈截止状态。另外，将存储线ML0的电位预充电到电压Vss。
因此，电压Vss供给字线WL0a及WL0b、位线BL0及BL1，存储线ML0的电位被预充电到电压Vss，等待期间开始。
另外，带开关的电流源S1及作为参考电压源VR的输出开关的MOS晶体管Q31，由于与对地址AD00的数据的写入工作及读出工作没有关系，所以供给带开关的电流源S1的开关W1的电压、以及MOS晶体管Q31的栅极控制信号RR1保持电压Vss的状态。另外，存储线ML1保持电压Vss的状态。
另外，对位线BL1进行信息读出时，将电压Vss供给字线WL0a，将电压Vdd供给字线WL0b，使MOS晶体管Q2呈导通状态，电流流过磁隧道电阻元件MR00，电流从节点N1通过节点N2流到节点N4。这时流过的电流的大小由磁隧道电阻元件MR00的电阻值决定(由强磁性体的磁化方向决定)。
在图19中，作为+电流示出了通过该读出流过MOS晶体管Q1的电流。
<C-2-3.非同步读出>
其次，说明从共用位线的不同地址的存储单元，按照分别独立的时序(非同步地)读出信息的工作。另外，在以下的说明中，说明读出磁隧道电阻元件MR00及MR01的信息的工作。
首先，作为栅极控制信号RR0及RR1供给规定电压，使作为参考电压源VR1的输出开关的MOS晶体管Q3及Q31呈导通状态。通过该工作，参考电压Vref供给存储线ML0及ML1。
然后，通过将电压Vdd供给字线WL0a，将电压Vss供给字线WL0b，使地址为AD00及AD01的MOS晶体管Q1呈导通状态，地址为AD00及AD01的MOS晶体管Q2保持截止状态。
如果MOS晶体管Q1呈导通状态，则电流通过磁隧道电阻元件MR00及MR01，在地址AD00中，电流从节点N1通过节点N2流向节点N3。在地址AD01中，电流从节点N10通过节点N9流向节点N4。这里，在地址AD01中，将从节点N4流向节点N9的电流的方向作为+方向。
另外，在图19中流过地址为AD01的MOS晶体管Q1的电流将从节点N4流向N9时表示为正(+)，将相反的方向表示为负(-)。
其结果，对位线BL0读出磁隧道电阻元件MR00的信息，对位线BL1读出磁隧道电阻元件MR01的信息。
另外，在图19中，作为-电流示出了通过该读出流过地址为AD00及AD01的MOS晶体管Q1的电流。
然后，如果电压Vdd供给带开关的缓冲器B0及B1的开关BB0及BB1，缓冲器B0及B1导通，则电流I00及I01被放大，分别供给读出放大器SA1，在各自的读出放大器SA1中，进行读出放大，读出信息。以后，直到下一次的写入或读出工作之前，MRAM300呈等待状态。
另外，在以上的说明中，虽然说明了非同步地读出磁隧道电阻元件MR00及MR01的信息的工作，但当然也能象在实施方案1中说明的那样，非同步地读出磁隧道电阻元件MR00及MR01的信息，这时的工作与用图11说明的工作相同。
<C-3.工作效果>
如上所述，在MRAM300中，由于对一个存储单元配置一对位线，将开关元件分别插在两条位线和磁隧道电阻元件之间，所以读出磁隧道电阻元件的信息时，通过控制有选择地使开关导通，能从共用位线的不同地址的存储单元，按照分别独立的时序(非同步地)读出信息。
另外，位串不同而相邻配置的存储单元之间共有配置在其间的位线，能减少位线的条数，所以能减少存储区占有的面积。另外，在位串不同而相邻配置的存储单元中，也能按照分别独立的时序(非同步地)读出信息。
<D-4.变形例>
在以上说明的MRAM300中，虽然在用图17进行的说明中给出了将磁隧道电阻元件MR00、MR10、MR01及MR11配置在与MOS晶体管的栅极所在的层相同的层上的结构，但也可以采用如图20所示的MRAM300A那样的结构。
图20是对应于图17的图，与图17相同的结构标以相同的标记，省略其重复的说明。
如图20所示，在MRAM300A中，将磁隧道电阻元件MR00、MR10、MR01及MR11(在图17中只示出了MR10及MR11)配置在形成位线BL0、BL1及BL2的层的上部。
即，MOS晶体管Q10及Q11各自的源漏层SD都连接在具有导电性的材料构成的接触插头PG1上。其中，在同一单位单元内的MOS晶体管Q10及Q11的两个接触插头PG1连接在公用布线CL上，上述两个接触插头PG1连接在将元件分离绝缘模ST1夹在中间的相邻的源漏层SD上。
公用布线CL用相同的材质配置在与各位线所在的层相同的层上，上述的两个接触插头PG1之间导电性地连接。
另外，不连接在公用布线CL上的接触插头PG1在单位单元UC10中连接在位线BL0及BL1上，在单位单元UC11中连接在位线BL1及BL2上。
而且，磁隧道电阻元件MR10及MR11隔着势垒金属层BM1，配置在公用布线CL上。磁隧道电阻元件MR10及MR11由依次层叠反强磁性体层AFM、强磁性体层FM2、绝缘体层BT1及强磁性体层FM1而构成。
而且，磁隧道电阻元件MR10及MR11各自的强磁性体层FM1与存储线ML0及ML1连接。
磁隧道电阻元件MR10及MR11配置在层间绝缘膜IZ3及IZ4中，存储线ML0及ML1配置在层间绝缘膜IZ5中，层间绝缘膜IZ6及IZ7依次配置在层间绝缘膜IZ5上。
另外，在以上的说明中虽然说明了单位单元UC10及UC11的结构，但其他单位单元也有同样的结构，空区也一样。另外，MRAM300A的工作与MRAM300相同。
这样，在MRAM300A中，由于在位线的形成层的上层形成磁隧道电阻元件，所以在制造工序中，在位线之后形成。
将高于居里温度的温度加在磁隧道电阻元件上，则虽然磁性体失去磁性，但在达到居里温度之前，如果进行热处理的时间及次数多，则磁性体的磁化强度逐渐减弱，有可能使磁隧道电阻元件的特性劣化。因此，在MRAM的制造工序中，最好在尽可能靠后的工序中形成磁隧道电阻元件，在这方面MRAM300A是有效的结构。
<D.实施方案4>
<D-1.装置结构>
图2 1中示出了本发明的实施方案4的MRAM400的电路图。
在图21中，示出了地址为AD00、AD10、AD01、AD11的四个存储单元。在图21中，与在实施方案1中说明的MRAM100同样，将磁隧道电阻元件配置在存储线和位线之间，用可变电阻的标记记载。另外，磁隧道电阻元件的结构与用图6说明的MRAM100相同。
如图21所示，地址为AD00的存储单元备有串联连接在位线WBL0a和WBL0b之间的N沟道型的MOS晶体管Q21及Q22、串联连接在位线RBL0a和RBL0b之间的N沟道型的MOS晶体管Q23及Q24、以及磁隧道电阻元件MR00。而且，MOS晶体管Q21及Q22的栅极连接在字线WWL0a及WWL0b上，MOS晶体管Q23及Q24的栅极连接在字线RWL0a及RWL0b上。
磁隧道电阻元件MR00连接在MOS晶体管Q21与Q22的连接节点和存储线ML0之间，将磁隧道电阻元件MR00和存储线ML0的连接节点称为节点N1，将MOS晶体管Q21和Q22的连接节点称为节点N2，将MOS晶体管Q21和位线WBL0a的连接节点称为节点N3，将MOS晶体管Q22和位线WBL0b的连接节点称为节点N4，将MOS晶体管Q23和Q24的连接节点称为节点N5，将MOS晶体管Q23和位线RBL0a的连接节点称为节点N6，将MOS晶体管Q24和位线RBL0b的连接节点称为节点N7。另外，节点N2和N5导电性地连接。
地址为AD01的存储单元备有串联连接在位线WBL1a和WBL1b之间的N沟道型的MOS晶体管Q21及Q22、串联连接在位线RBL1a和RBL1b之间的N沟道型的MOS晶体管Q23及Q24、以及磁隧道电阻元件MR01。MOS晶体管Q21及Q22的栅极连接在字线WWL0a及WWL0b上，MOS晶体管Q23及Q24的栅极连接在字线RWL0a及RWL0b上。
而且，磁隧道电阻元件MR01连接在MOS晶体管Q21与Q22的连接节点和存储线ML1之间，将磁隧道电阻元件MR01和存储线ML1的连接节点称为节点N1，将MOS晶体管Q21和Q22的连接节点称为节点N2，将MOS晶体管Q21和位线WBL1a的连接节点称为节点N3，将MOS晶体管Q22和位线WBL1b的连接节点称为节点N4，将MOS晶体管Q23和Q24的连接节点称为节点N5，将MOS晶体管Q23和位线RBL1a的连接节点称为节点N6，将MOS晶体管Q24和位线RBL1b的连接节点称为节点N7。另外，节点N2和N5导电性地连接。
另外，地址为AD10的存储单元备有串联连接在位线WBL0a和WBL0b之间的N沟道型的MOS晶体管Q25及Q26、串联连接在位线RBL0a和RBL0b之间的N沟道型的MOS晶体管Q27及Q28、以及磁隧道电阻元件MR10。而且，MOS晶体管Q25及Q26的栅极连接在字线WWL1a及WWL1b上，MOS晶体管Q27及Q28的栅极连接在字线RWL1a及RWL1b上。
而且，磁隧道电阻元件MR10连接在MOS晶体管Q25与Q26的连接节点和存储线ML0之间，将磁隧道电阻元件MR10和存储线ML0的连接节点称为节点N8，将MOS晶体管Q25和Q26的连接节点称为节点N9，将MOS晶体管Q25和位线WBL0a的连接节点称为节点N10，将MOS晶体管Q26和位线WBL0b的连接节点称为节点N11，将MOS晶体管Q27和Q28的连接节点称为节点N12，将MOS晶体管Q27和位线RBL0a的连接节点称为节点N13，将MOS晶体管Q28和位线RBL0b的连接节点称为节点N14。另外，节点N9和N12导电性地连接。
地址为AD11的存储单元备有串联连接在位线WBL1a和WBL1b之间的N沟道型的MOS晶体管Q25及Q26、串联连接在位线RBL1a和RBL1b之间的N沟道型的MOS晶体管Q27及Q28、以及磁隧道电阻元件MR11。MOS晶体管Q25及Q26的栅极连接在字线WWL1a及WWL1b上，MOS晶体管Q27及Q28的栅极连接在字线RWL1a及RWL1b上。
而且，磁隧道电阻元件MR11连接在MOS晶体管Q25与Q26的连接节点和存储线ML1之间，将磁隧道电阻元件MR11和存储线ML0的连接节点称为节点N8，将MOS晶体管Q25和Q26的连接节点称为节点N9，将MOS晶体管Q25和位线WBL1a的连接节点称为节点N10，将MOS晶体管Q26和位线WBL1b的连接节点称为节点N11，将MOS晶体管Q27和Q28的连接节点称为节点N12，将MOS晶体管Q27和位线RBL1a的连接节点称为节点N13，将MOS晶体管Q28和位线RBL1b的连接节点称为节点N14。另外，节点N9和N12导电性地连接。
存储线ML0及ML1分别通过N沟道型的MOS晶体管Q3及Q31共同连接在参考电压源VR1上，同时分别连接在带开关的电流源S1及S2上。
位线RBL0a、RBL0b、RBL1a及RBL1b是读出信息用的位线，分别连接在带开关的缓冲器B1、B2、B3及B4的输入端上，电流I0a、I0b、I1a及I1b供给带开关的缓冲器B1～B4，由带开关的缓冲器B1～B4进行电流放大后的输出，分别被供给读出放大器SA1。
另外，位线WBL0a、WBL0b、WBL1a及WBL1b是写入信息用的位线。
另外，字线RWL0a、RWL0b、RWL1a及RWL1b是读出信息用的字线，字线WWL0a、WWL0b、WWL1a及WWL1b是写入信息用的字线。
<D-2.工作>
其次，参考图21，用图22及图23所示的时序图，说明MRAM400的工作。另外，在以下的说明中，采用对地址AD00进行数据的写入工作及读出工作为例进行说明。
<D-2-1.写入工作>
图22及图23是对MRAM400中的地址AD00进行数据的写入工作及读出工作时的各种电压及电流的时序图。
对地址AD00进行数据写入时，将规定的电压供给开关W1，使带开关的电流源S1的开关W1导通，电流I1流过存储线ML0。由于流过电流，所以如图22所示，存储线ML0的电位朝高于电压Vss的方向变化。然后，在写入所需要的规定期间，将电压Vdd供给位线WBL0a，在此期间将电压Vss供给位线WBL0b。
其次，在规定期间，将电压Vdd同时供给字线WWL0a及WWL0b，使MOS晶体管Q21及Q22呈导通状态。因此电流I3从节点N3流向节点N4。将该电流I3的方向作为+方向，称为电流+I3。
在图23中示出了流过MOS晶体管Q21及Q22的电流的时序图，在上述的时序中示出了电流+I3的流动情况。另外，在图23中流过MOS晶体管Q21的电流将从节点N3流向N2时表示为正(+)，将相反的方向表示为负(-)，流过MOS晶体管Q22的电流将从节点N2流向N4时表示为正(+)，将相反的方向表示为负(-)。
其结果，由电流I1及I3生成的交变磁场，决定磁隧道电阻元件MR00的强磁性体层FM1的磁化矢量，进行写入。另外强磁性体层FM2的磁化矢量固定不变。
通过上述的一系列工作，信息被写入磁隧道电阻元件MR00(即地址AD00)中。将这时写入的信息作为逻辑0。
接着，使带开关的电流源S1的开关W1截止，电流I1不流过存储线ML0。此后，将存储线ML0的电位预充电到电压Vss。
另外，将字线WWL0a及WWL0b的电压都设定为电压Vss，使MOS晶体管Q21及Q22呈截止状态。另外，将电压Vss供给位线WBL0a及WBL0b。将该期间称为等待期间。
另外，在将与上述的逻辑相反的逻辑1写入磁隧道电阻元件MR00时，将规定的电压供给开关W1，使带开关的电流源S1的开关W1导通，电流I1流过存储线ML0。由于流过电流，所以如图22所示，存储线ML0的电位朝高于电压Vss的方向变化。然后，在写入所需要的规定期间，将电压Vdd供给位线WBL0b，在该期间将电压Vss供给位线WBL0a。
另外，在规定期间，将电压Vdd同时供给字线WWL0a及WWL0b，使N沟道型的MOS晶体管Q21及Q22呈导通状态。因此电流I3从节点N4流向节点N3。将该电流I3的方向作为-方向，称为电流-I3。
在图23所示的流过MOS晶体管Q21及Q22的电流的时序图中，示出了在上述的时序中电流-I3的流动情况。
其结果，由电流I1及I3生成的交变磁场，决定磁隧道电阻元件MR00的强磁性体层FM1的磁化矢量，进行写入，但由于电流I3从节点N4流向节点N3，所以磁化矢量的方向与写入逻辑0时不同，写入与逻辑0相反的逻辑1。这时，强磁性体层FM2的磁化矢量不变。
<D-2-2.读出工作>
从地址AD00读出数据时，首先，作为栅极控制信号RR1供给规定的电压，使作为参考电压源VR1的输出开关的MOS晶体管Q3呈导通状态。另外，如图23所示，将供给规定电压的期间设定在读出所需要的规定期间以上。
通过该工作，参考电压Vref被供给存储线ML0。
在对位线RBL0a进行信息读出时，通过将电压Vdd供给字线RWL0a，将电压Vss供给字线RWL0b，使MOS晶体管Q23呈导通状态，MOS晶体管Q24保持截止状态。
如果MOS晶体管Q23呈导通状态，则电流流过磁隧道电阻元件MR00，从节点N1通过节点N2、N5流到节点N6。这时流过的电流的大小由磁隧道电阻元件MR00的电阻值决定(由强磁性体的磁化方向决定)。
在图23中，作为-电流示出了通过该读出流过MOS晶体管Q23的电流。
另外，由于MOS晶体管Q24呈截止状态，所以流过磁隧道电阻元件MR00的电流几乎全部通过MOS晶体管Q23，作为电流I0a流过位线RBL0a。
如果电压Vdd供给带开关的缓冲器B1的开关BB1，使缓冲器B1导通，则电流I0a被放大后，供给读出放大器SA1。在读出放大器SA1中，被放大的电流I0a被读出放大，读出信息。
对位线RBL0a读出了信息后，电压Vss供给带开关的缓冲器B1的开关BB1，使缓冲器B1呈截止状态。
另外，电压Vss同时供给字线RWL0a及RWL0b，MOS晶体管Q23及Q24都呈截止状态。
结果，电压Vss供给作为参考电压源VR1的输出开关的MOS晶体管Q3的栅极控制信号RR1，MOS晶体管Q3呈截止状态。另外，将存储线ML0的电位预充电到电压Vss。
因此，电压Vss供给字线RWL0a及RWL0b、位线RBL0a及RBL0b，存储线ML0的电位被预充电到电压Vss，等待期间开始。
另外，为了对位线RBL0b读出信息，将电压Vss供给字线RWL0a，将电压Vdd供给字线RWL0b，使M0S晶体管Q24呈导通状态，电流流过磁隧道电阻元件MR00，从节点N1通过节点N2及N5流到节点N7。这时流过的电流的大小由磁隧道电阻元件MR00的电阻值决定(由强磁性体的磁化方向决定)。
在图23中，作为+电流示出了通过该读出流过MOS晶体管Q24的电流。
另外，在MRAM400中，由于对应于一个磁隧道电阻元件备有：信息写入用的一对位线、信息读出用的一对位线、信息写入用的一对字线、信息读出用的一对字线，所以例如，能对磁隧道电阻元件MR00及MR10同时写入不同的信息。
即，在使电流I1从电流源S1流入存储线ML0时，如果将电压Vdd供给位线WBL0a及WBL0b，将电压Vss供给位线WBL0b及WBL0a，将电压Vdd供给字线RWL1a及RWL1b，另外，将电压Vdd供给字线WWL0a及WWL0b，则地址为AD10的MOS晶体管Q27及Q28呈导通状态，地址为AD00的MOS晶体管Q21及Q22呈导通状态，
这时，由于流过MOS晶体管Q27及Q28的电流I5的方向和流过MOS晶体管Q21及Q22的电流I3的方向左右相反，所以在磁隧道电阻元件MR00和MR10中，能同时写入不同的信息。
另外，在此情况下，读出信息用的位线RBL0a、RBL0b、RBL1a及RBL1b也具有作为信息写入用的位线的功能。
另外，在MRAM400中，由于对应于一个磁隧道电阻元件有4个通路晶体管(在地址AD00中，为MOS晶体管Q21～Q24)，所以读出信息时，对于同一位串来说，能从多个通路晶体管同时读出信息。
在此情况下，写入信息用的位线WBL0a、WBL0b、WBL1a及WBL1b也具有作为信息读出用的位线的功能。
另外，对于同一位串来说，显然能从地址不同的存储单元非同步地读出信息。
<D-3.平面结构>
在图24中模式地示出了构成MRAM400的一个存储单元的平面布局。
图24表示将地址为AD00的存储单元的各层的平面布局重合起来的状态，MOS晶体管Q21～Q24各自的栅极GA以磁隧道电阻元件MR00为中心，并列配置两行两列。
即，MOS晶体管Q21及Q23的栅极GA沿横向并列配置，MOS晶体管Q22及Q24的栅极GA沿横向并列配置，另外，MOS晶体管Q21及Q22的栅极GA沿纵向配置成一列，MOS晶体管Q23及Q24的栅极GA沿纵向配置成一列。
而且，各栅极GA通过接触部CH0连接在上层的第一金属层M1上，第一金属层M1通过接触部CH2连接在上层的第二金属层M2上，第二金属层M2通过接触部CH3连接在上层的第三金属层M3上。
另外，磁隧道电阻元件MR00配置在第一金属层M1和第二金属层M2之间，第一金属层M1通过接触部CH1导电性地连接在激活区AA上。
图25是表示第一金属层M1以下的结构的平面布局，各第一金属层M1通过接触部CH1连接在激活区AA上。
图26是表示以第二金属层M2为主的平面布局，对应于存储线ML0的第二金属层M2配置在磁隧道电阻元件MR00上，对应于位线RBL0a、WBL0a、RBL0b及WBL0b的多个第二金属层M2在图中按照从左向右的顺序配置在两个激活区上AA上。
另外，多个第二金属层M2在俯视图中相对于各栅极GA的纵向正交地并列配置。
图27是表示以第三金属层M3为主的平面布局，对应于字线WWL0a、WWL0b、RWL0a及RWL0b的多个第三金属层M3在图中按照从上向下的顺序横跨在两个激活区AA上。另外，多个第三金属层M3在俯视图中相对于各栅极GA的纵向平行地并列配置多个。
这样，在MRAM400的平面布局中，由于一个存储单元内的MOS晶体管的所有栅极以磁隧道电阻元件为中心，并列地配置成两行两列，所以在制造工序中进行栅极的构图(包括复制工序及刻蚀工序)时，能降低CD(临界尺寸)漂移。
这里，加工尺寸比设计值小为CD损失，加工尺寸比设计值大为CD增益，将CD损失及CD增益统称为CD漂移。
之所以采用上述的布局结构来降低CD漂移，是因为作为总体看存储单元阵列时，栅极的排列图形一定，能防止抗蚀剂复制工序中的光的驻波的干扰，以及刻蚀工序中的等离子体密度的偏移。关于这些机理，作为设置空区的理由，在实施方案1中已说明过。
<D-4.工作效果>
如上所述，在MRAM400中，由于对一个存储单元配置两对位线，将开关元件分别插在4条位线和磁隧道电阻元件之间，所以读出磁隧道电阻元件的信息时，通过控制，有选择地使开关元件导通，能从共用位线的不同地址的存储单元，按照分别独立的时序(非同步地)读出信息。
另外，由于对一个磁隧道电阻元件配置两对字线，所以对同一位串的地址不同的两个存储单元，能同时写入不同的信息。
另外，一个存储单元内的MOS晶体管的所有栅极以磁隧道电阻元件为中心，并列地配置成两行两列构成平面布局，所以在制造工序中进行栅极的构图时，能降低CD漂移。
<D-5.变形例1>
在图21所示的MRAM400中，作为信息读出用的字线，给出了备有字线RWL0a、RWL0b、RWL1a及RWL1b的结构，作为信息写入用的字线，给出了备有字线WWL0a、WWL0b、WWL1a及WWL1b的结构，但如图28所示的MRAM400A，信息写入用的字线也可以对存储单元只设置一条。
即，如图28所示，在地址AD00及地址AD01的存储单元中，也可以将MOS晶体管Q21及Q22的栅极连接在字线WWL0上，在地址AD10及地址AD11的存储单元中，也可以将MOS晶体管Q25及Q26的栅极连接在字线WWL1上。其他结构与图21所示的MRAM400相同。
采用这样的结构，虽然不能对同一位串中的不同地址的存储单元同时写入信息，但能从同一位串中的不同地址的存储单元同时读出信息，能使存储区占有的面积减少字线所减少的条数的部分。
在图29中模式地示出了构成MRAM400A的一个存储单元的平面布局。
图29示出了地址为AD00的存储单元的各层平面布局重叠的状态，MOS晶体管Q21及Q22的公用化的栅极GA1沿横向并列，配置MOS晶体管Q23及Q24各自的栅极GA。另外，MOS晶体管Q23及Q24各自的栅极GA沿纵向配置成一列。而且，在被栅极GA1和栅极GA的排列夹持的位置的中央，设置磁隧道电阻元件MR00。因此，可以说栅极GA1及栅极GA左右对称。
而且，栅极GA1及各栅极GA通过接触部CH0连接在上层的第一金属层M1上，第一金属层M1通过接触部CH2连接在上层的第二金属层M2上，第二金属层M2通过接触部CH3连接在上层的第三金属层M3上。
另外，磁隧道电阻元件MR00配置在第一金属层M1和第二金属层M2之间，第一金属层M1通过接触部CH1导电性地连接在激活区AA上。
图30是表示第一金属层M1以下的结构的平面布局，各第一金属层M1通过接触部CH1连接在激活区AA上。
图31是表示以第二金属层M2为主的平面布局，对应于存储线ML0的第二金属层M2配置在磁隧道电阻元件MR00上，对应于位线RBL0a、WBL0a、RBL0b及WBL0b的多个第二金属层M2在图中按照从左向右的顺序配置在两个激活区AA上。另外，多个第二金属层M2在俯视图中相对于栅极GA1及各栅极GA的纵向正交地并列配置。
图32是表示以第三金属层M3为主的平面布局，对应于字线WWL0、RWL0a及RWL0b的多个第三金属层M3在图中按照从上向下的顺序横跨在两个激活区AA上。另外，多个第三金属层M3在俯视图中相对于各栅极GA的纵向平行地并列配置多个。
这样，在MRAM400的平面布局中，由于一个存储单元内的MOS晶体管的所有栅极以磁隧道电阻元件为中心，左右对称地配置，所以在制造工序中进行栅极的构图时，能降低CD漂移。
<D-6.变形例2>
<D-6-1.装置结构>
在图21所示的MRAM400中，作为信息读出用的字线，备有字线RWL0a、RWL0b、RWL1a及RWL1b；作为信息写入用的字线，备有字线WWL0a、WWL0b、WWL1a及WWL1b；作为信息读出用的位线，备有位线RBL0a、RBL0b、RBL1a及RBL1b；作为信息写入用的位线，备有位线WBL0a、WBL0b、WBL1a及WBL1b；但也可以如图33所示的400B，对存储单元各设置一条信息写入用的字线及信息读出用的字线，另外，也可以对存储单元只设置一条信息读出用的位线。
即，在图33中，地址为AD00的存储单元只备有MOS晶体管Q23，作为写入用的MOS晶体管，MOS晶体管Q23导电性地连接在位线RBL0和节点N9之间。
另外，地址为AD01的存储单元只备有MOS晶体管Q23，作为写入用的MOS晶体管，MOS晶体管Q23导电性地连接在位线RBL1和节点N9之间。
地址为AD10的存储单元只备有MOS晶体管Q27，作为写入用的MOS晶体管，MOS晶体管Q27导电性地连接在位线RBL0和节点N9之间。
另外，地址为AD11的存储单元只备有MOS晶体管Q27，作为写入用的MOS晶体管，MOS晶体管Q27导电性地连接在位线RBL1和节点N9之间。
而且，在地址为AD00及地址为AD01的存储单元中，MOS晶体管Q21及Q22的栅极连接在字线WWL0上，MOS晶体管Q23的栅极连接在字线RWL0上。
另外，在地址为AD10及地址为AD11的存储单元中，MOS晶体管Q25及Q26的栅极连接在字线WWL1上，MOS晶体管Q27的栅极连接在字线RWL1上。其他结构与图21所示的MRAM400相同。
<D-6-2.工作>
其次，用图34及图35所示的时序图，说明MRAM400B的工作。
图34及图35是对MRAM400B中的地址AD00进行数据的写入工作及读出工作时的各种电压及电流的时序图。
<D-6-2-1.写入工作>
对地址AD00进行数据写入时，将规定的电压供给开关W1，使带开关的电流源S1的开关W1导通，电流I1流过存储线ML0。
然后，在写入所需要的规定期间，将电压Vdd供给位线WBL0a，在此期间将电压Vss供给位线WBL0b。
其次，在规定期间，将电压Vdd供给字线WWL0，使MOS晶体管Q21及Q22呈导通状态。因此电流I3从节点N3流向节点N4。将该电流I3的方向作为+方向，称为电流+I3。
在图34中示出了流过MOS晶体管Q21及Q22的电流的时序图，在上述的时序中示出了电流+I3的流动情况。另外，在图35中流过MOS晶体管Q21的电流将从节点N3流向N2时表示为正(+)，将相反的方向表示为负(-)，流过MOS晶体管Q22的电流将从节点N2流向N4时表示为正(+)，将相反的方向表示为负(-)。
其结果，由电流I1及I3生成的交变磁场，决定磁隧道电阻元件MR00的强磁性体层FM1的磁化矢量，进行写入。另外强磁性体层FM2的磁化矢量固定不变。
通过上述的一系列工作，信息写入磁隧道电阻元件MR00(即地址AD00)中。将这时写入的信息作为逻辑0。
接着，使带开关的电流源S1的开关W1截止，电流I1不流过存储线ML0。此后，将存储线ML0的电位预充电到电压Vss。
另外，将字线WWL0设定为电压Vss，使MOS晶体管Q21及Q22呈截止状态。另外，将电压Vss供给位线WBL0a及WBL0b。将该期间称为等待期间。
另外，在将与上述的逻辑相反的逻辑1写入磁隧道电阻元件MR00时，将规定的电压供给开关W1，使带开关的电流源S1的开关W1导通，电流I1流过存储线ML0。
然后，在写入所需要的规定期间，将电压Vdd供给位线WBL0b，在该期间将电压Vss供给位线WBL0a。
其次，在规定期间，将电压Vdd供给字线WWL0，使MOS晶体管Q21及Q22呈导通状态。因此电流I3从节点N4流向节点N3。将该电流I3的方向作为-方向，称为电流-I3。
在图35所示的流过MOS晶体管Q21及Q22的电流的时序图中，示出了在上述的时序中电流-I3的流动情况。
其结果，由电流I1及I3生成的交变磁场，决定磁隧道电阻元件MR00的强磁性体层FM1的磁化矢量，进行写入，但由于电流I3从节点N4流向节点N3，所以磁化矢量的方向与写入逻辑0时不同，写入与逻辑0相反的逻辑1。这时，强磁性体层FM2的磁化矢量不变。
<D-6-2-2.读出工作>
从地址AD00读出数据时，首先，作为栅极控制信号RR1，供给规定的电压，使作为参考电压源VR1的输出开关的MOS晶体管Q3呈导通状态。另外，如图35所示，将供给规定电压的期间设定在读出所需要的规定期间以上。
通过该工作，参考电压Vref供给存储线ML0。
在对位线RBL0a进行信息读出时，通过将电压Vdd供给字线RWL0，使MOS晶体管Q23呈导通状态。
如果MOS晶体管Q23呈导通状态，则电流流过磁隧道电阻元件MR00，从节点N1通过节点N2流到节点N6。这时流过的电流的大小由磁隧道电阻元件MR00的电阻值决定(由强磁性体的磁化方向决定)。
在图35中，作为-电流示出了通过该读出流过MOS晶体管Q23的电流。
另外，流过磁隧道电阻元件MR00的电流几乎全部通过MOS晶体管Q23，作为电流I00流过位线RBL0。
如果电压Vdd被供给带开关的缓冲器B1的开关BB1，使缓冲器B1导通，则电流I00被放大后，供给读出放大器SA1。在读出放大器SA1中，被放大的电流I00被读出放大，读出信息。
对位线RBL0进行信息读出后，电压Vss供给带开关的缓冲器B1的开关BB1，使缓冲器B1呈截止状态。
另外，电压Vss供给字线RWL0，MOS晶体管Q23呈截止状态。
结果，电压Vss供给作为参考电压源VR1的输出开关的MOS晶体管Q3的栅极控制信号RR1，MOS晶体管Q3呈截止状态。另外，将存储线ML0的电位预充电到电压Vss。
因此，电压Vss供给字线RWL0、位线RBL0a及RBL0b，存储线ML0的电位被预充电到电压Vss，等待期间开始。
这样，在MRAM400中，单独备有存储单元的信息写入线、以及存储单元的信息读出线，能获得小型结构。
<D-6-3.平面结构>
在图36中模式地示出了构成MRAM400B的一个存储单元的平面布局。
图36示出了地址为AD00的存储单元的各层平面布局重叠的状态，MOS晶体管Q21及Q22的公用化的栅极GA1沿横向并列，配置MOS晶体管Q23的栅极GA及空栅极DGA。另外，MOS晶体管Q23的栅极GA及空栅极DGA沿纵向配置成一列。而且，在被栅极GA1和栅极GA及空栅极DGA的排列夹持的位置的中央，设置磁隧道电阻元件MR00。
而且，栅极GA1及GA通过接触部CH0连接在上层的第一金属层M1上，第一金属层M1通过接触部CH2连接在上层的第二金属层M2上，第二金属层M2通过接触部CH3连接在上层的第三金属层M3上。
另外，磁隧道电阻元件MR00配置在第一金属层M1和第二金属层M2之间，第一金属层M1通过接触部CH1导电性地连接在激活区AA上。
图37是表示第一金属层M1以下的结构的平面布局，各第一金属层M1通过接触部CH1连接在激活区AA上。
图38是表示以第二金属层M2为主的平面布局，对应于存储线ML0的第二金属层M2配置在磁隧道电阻元件MR00上，对应于位线WBL0a、RBL0a及WBL0b的多个第二金属层M2在图中按照从左向右的顺序配置在两个激活区AA上。另外，多个第二金属层M2在俯视图中相对于空栅极DGA、栅极GA1及GA的纵向正交地并列配置多个。
这样，在MRAM400B的平面布局中，由于一个存储单元内的MOS晶体管的个数为3个，所以为了防止栅极的排列图形不规则而备有空栅极，所以在制造工序中进行栅极的构图时，能降低CD漂移。
[发明的效果]
如果采用本发明的第一方面的磁存储装置，则由于将第一及第二开关元件配置在导电性地连接在第一及第二位线上、至少具有作为对磁隧道结元件读出信息用的电流路径的功能的第一电流路径内，所以读出磁隧道结元件的信息时，通过控制而有选择地使第一及第二开关元件导通，能按照分别独立的时序，从共用位线的不同地址的存储单元读出信息。
如果采用本发明的第二方面的磁存储装置，则由于磁隧道结元件导电性地连接在第二电流路径和第一电流路径之间，第一及第二电流路径在俯视图中非接触地正交配置，所以利用由流过第一及第二电流路径的电流产生的磁场可以对磁隧道结元件进行信息的写入、读出磁隧道结元件的信息时，可以通过控制而有选择地使第一及第二开关元件导通，从第二电流路径通过磁隧道结元件，对第一或第二位线读出信息。
如果采用本发明的第三方面的磁存储装置，则由于将第三及第四开关元件配置在具有作为对磁隧道结元件写入及读出信息用的电流路径的功能的第三电流路径内，所以能将第一电流路径作为磁隧道结元件的信息写入路径用，将第三电流路径作为磁隧道结元件的信息读出路径用，能对同一位串的不同地址的两个存储单元同时写入不同的信息。
如果采用本发明的第四方面的磁存储装置，则由于不同位串相邻配置的存储单元之间共有配置在其间的第一及第二位线中的至少一者，所以能减少位线的条数，从而能减少存储区占有的面积。另外，在不同位串相邻配置的存储单元中，也能按照分别独立的时序，读出信息。
如果采用本发明的第五方面的磁存储装置，则能有选择地控制第一及第二开关元件。
如果采用本发明的第六方面的磁存储装置，则能有选择地控制第一及第二开关元件、第三及第四开关元件。
如果采用本发明的第七方面的磁存储装置，则能减少字线的条数。
如果采用本发明的第八方面的磁存储装置，则通过对第二电流路径有选择地进行来自电压源的电压供给及来自电流源的电流供给，能实现对磁隧道结元件的信息写入及读出。
如果采用本发明的第九方面的磁存储装置，则在单独备有存储单元的信息写入线、以及存储单元的信息读出线的结构中，能获得最小的结构。
如果采用本发明的第十方面的磁存储装置，则能减少字线的条数。
如果采用本发明的第十一方面的磁存储装置，则利用流过第一及第三电流路径的电流产生的磁场对磁隧道结元件进行信息的写入，读出磁隧道结元件的信息时，通过控制而有选择地使第一及第二开关元件导通，从第二电流路径通过磁隧道结元件，对第一或第二位线读出信息。
如果采用本发明的第十二方面的磁存储装置，则能获得利用流过第一及第三电流路径的电流产生的磁场实现对磁隧道结元件进行信息的写入用的磁隧道结元件、以及第一至第三电流路径的具体的配置。
如果采用本发明的第十三方面的磁存储装置，则通过对第二电流路径有选择地进行来自电压源的电压供给及来自电流源的电流供给，能实现对磁隧道结元件的信息写入及读出。另外，通过用双向电流源作为电流源，能选择两种写入信息。
如果采用本发明的第十四方面的磁存储装置，则通过采用分级位线结构及分级字线结构，即使存储单元的规模变大，也能防止信号传递的延迟。
如果采用本发明的第十五方面的磁存储装置，则能对第一及第二位线上读出的信息进行读出放大。
如果采用本发明的第十六方面的磁存储装置，则通过对读出放大器的电源供给线采用分级功率线结构，读出放大器不工作时能降低功耗。
如果采用本发明的第十七方面的磁存储装置，则能容易地进行第一及第二开关元件和磁隧道结元件的导电性的连接。
如果采用本发明的第十八方面的磁存储装置，则在制造工序中，磁隧道结元件在位线之后形成，不受位线形成时的热处理的影响，能防止性能下降。

Claims (6)

1.一种磁存储装置，备有将多个存储单元排列成矩阵状的存储单元阵列，上述存储单元至少有多条位线、多条字线、以及磁隧道结元件，该磁存储装置的特征在于：
上述存储单元有：
导电性地连接在成对的第一及第二位线上，至少具有作为对上述磁隧道结元件的信息读出用的电流路径功能的第一电流路径；
上述第一电流路径有：
配置在上述第一电流路径内的第一及第二开关元件；
上述第一开关元件控制上述第一位线和上述磁隧道结元件的导电性连接、非连接；
上述第二开关元件配置成能控制上述第二位线和上述磁隧道结元件的导电性连接、非连接。
2.根据权利要求1所述的磁存储装置，其特征在于：
上述第一电流路径还具有作为对上述磁隧道结元件的信息写入用的电流路径的功能；
上述存储单元还有：
第二电流路径，该第二电流路径具有作为对上述磁隧道结元件的信息写入及读出用的电流路径的功能；
上述第一及第二电流路径在俯视图中非接触地正交地配置；
上述磁隧道结元件导电性地连接在上述第一及第二电流路径之间。
3.根据权利要求1所述的磁存储装置，其特征在于：上述第一及第二开关元件根据分别从第一及第二字线供给的控制信号，进行开关工作。
4.根据权利要求1所述的磁存储装置，其特征在于：
上述存储单元还有：
具有作为对上述磁隧道结元件的信息写入用的电流路径的功能的第二电流路径；以及
对上述磁隧道结元件进行信息写入时，具有作为控制构成上述磁隧道结元件的磁性体的磁化方向用的电流路径的功能的第三电流路径；
上述磁隧道结元件导电性地连接在上述第一及第二电流路径之间。
5.根据权利要求1所述的磁存储装置，其特征在于：上述多条位线及上述多条字线是构成分级位线结构及分级字线结构的支线。
6.根据权利要求1所述的磁存储装置，其特征在于：上述磁隧道结元件配置在上述第一及第二位线的配置层的上层中。
CNB021540497A 2002-04-03 2002-12-06 磁存储装置 Expired - Fee Related CN1329917C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP100806/2002 2002-04-03
JP100806/02 2002-04-03
JP2002100806A JP4047615B2 (ja) 2002-04-03 2002-04-03 磁気記憶装置

Publications (2)

Publication Number Publication Date
CN1448943A true CN1448943A (zh) 2003-10-15
CN1329917C CN1329917C (zh) 2007-08-01

Family

ID=28786236

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021540497A Expired - Fee Related CN1329917C (zh) 2002-04-03 2002-12-06 磁存储装置

Country Status (6)

Country Link
US (1) US6914806B2 (zh)
JP (1) JP4047615B2 (zh)
KR (1) KR100511017B1 (zh)
CN (1) CN1329917C (zh)
DE (1) DE10256977A1 (zh)
TW (1) TW594728B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097776B (zh) * 2006-06-28 2010-11-10 台湾积体电路制造股份有限公司 非易失性存储单元以及存储器系统
CN107039064A (zh) * 2015-10-21 2017-08-11 Hgst荷兰公司 具有堆叠中选择器的顶部钉扎sot‑mram结构
CN102017003B (zh) * 2008-02-20 2017-10-31 奥翁尼克斯公司 用于存取双向存储器的方法和装置
CN108630264A (zh) * 2017-03-15 2018-10-09 东芝存储器株式会社 半导体存储装置
CN111583981A (zh) * 2019-02-15 2020-08-25 铠侠股份有限公司 半导体存储装置
CN113160862A (zh) * 2020-01-07 2021-07-23 联华电子股份有限公司 存储器
CN113658627A (zh) * 2021-07-26 2021-11-16 安徽大学 一种能区分阻态交叉的10t4r单元电路
WO2021253716A1 (zh) * 2020-06-19 2021-12-23 长鑫存储技术有限公司 存储单元及其数据读写方法、存储阵列

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100406760B1 (ko) * 2001-11-16 2003-11-21 신코엠 주식회사 반도체 메모리 장치
DE10214159B4 (de) * 2002-03-28 2008-03-20 Qimonda Ag Verfahren zur Herstellung einer Referenzschicht für MRAM-Speicherzellen
US6818549B2 (en) * 2003-03-05 2004-11-16 Hewlett-Packard Development Company, L.P. Buried magnetic tunnel-junction memory cell and methods
US7050319B2 (en) * 2003-12-03 2006-05-23 Micron Technology, Inc. Memory architecture and method of manufacture and operation thereof
FR2867300B1 (fr) * 2004-03-05 2006-04-28 Commissariat Energie Atomique Memoire vive magnetoresistive a haute densite de courant
JP2005317739A (ja) * 2004-04-28 2005-11-10 Toshiba Corp 磁気記憶装置およびその製造方法
WO2005117118A1 (ja) * 2004-05-25 2005-12-08 Renesas Technology Corp. 半導体装置
KR100707170B1 (ko) * 2004-08-23 2007-04-13 삼성전자주식회사 균일한 스위칭 특성을 가지며 저 전류 스위칭이 가능한자기 메모리 소자 및 그 동작방법
JP2006080387A (ja) * 2004-09-10 2006-03-23 Tdk Corp 磁気メモリ
US7339813B2 (en) * 2004-09-30 2008-03-04 Sharp Laboratories Of America, Inc. Complementary output resistive memory cell
DE102004047638B4 (de) * 2004-09-30 2011-12-01 Qimonda Ag Nichtflüchtige Speicherzelle
US20080137399A1 (en) * 2005-01-25 2008-06-12 Chien-Chiang Chan Single Chip Having Magnetoresistive Memory
US7272035B1 (en) * 2005-08-31 2007-09-18 Grandis, Inc. Current driven switching of magnetic storage cells utilizing spin transfer and magnetic memories using such cells
US7272034B1 (en) * 2005-08-31 2007-09-18 Grandis, Inc. Current driven switching of magnetic storage cells utilizing spin transfer and magnetic memories using such cells
US7203089B1 (en) * 2005-11-17 2007-04-10 Macronix International Co., Ltd. Systems and methods for a magnetic memory device that includes two word line transistors
JP2007164938A (ja) * 2005-12-16 2007-06-28 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP4166820B2 (ja) * 2006-03-09 2008-10-15 松下電器産業株式会社 抵抗変化型素子、半導体装置、およびその製造方法
US7606055B2 (en) * 2006-05-18 2009-10-20 Micron Technology, Inc. Memory architecture and cell design employing two access transistors
US20080094874A1 (en) * 2006-10-23 2008-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple-read resistance-variable memory cell structure and method of sensing a resistance thereof
KR100833426B1 (ko) * 2006-12-04 2008-05-29 주식회사 하이닉스반도체 비휘발성 판독 전용 메모리 및 이의 형성 방법
JP5137390B2 (ja) * 2006-12-12 2013-02-06 ルネサスエレクトロニクス株式会社 不揮発性記憶装置
US7608538B2 (en) * 2007-01-05 2009-10-27 International Business Machines Corporation Formation of vertical devices by electroplating
US7508700B2 (en) * 2007-03-15 2009-03-24 Magic Technologies, Inc. Method of magnetic tunneling junction pattern layout for magnetic random access memory
JP5151370B2 (ja) * 2007-09-28 2013-02-27 ソニー株式会社 半導体装置
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
JP2009199695A (ja) * 2008-02-25 2009-09-03 Toshiba Corp 抵抗変化メモリ装置
US8034655B2 (en) 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US8134137B2 (en) 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
US9929211B2 (en) 2008-09-24 2018-03-27 Qualcomm Incorporated Reducing spin pumping induced damping of a free layer of a memory device
US8315081B2 (en) 2010-03-22 2012-11-20 Qualcomm Incorporated Memory cell that includes multiple non-volatile memories
US8400822B2 (en) * 2010-03-22 2013-03-19 Qualcomm Incorporated Multi-port non-volatile memory that includes a resistive memory element
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
US8956341B2 (en) 2010-06-10 2015-02-17 Carefusion 2200, Inc. Surgical device with reusable handle
US8351242B2 (en) 2010-09-29 2013-01-08 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US8441850B2 (en) * 2010-10-08 2013-05-14 Qualcomm Incorporated Magnetic random access memory (MRAM) layout with uniform pattern
US8759809B2 (en) 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
WO2012081453A1 (ja) 2010-12-14 2012-06-21 日本電気株式会社 半導体記憶装置
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
JP5677186B2 (ja) * 2011-05-06 2015-02-25 株式会社東芝 半導体記憶装置
JP2013064678A (ja) * 2011-09-20 2013-04-11 Renesas Electronics Corp 半導体集積回路装置の製造方法
US8670264B1 (en) * 2012-08-14 2014-03-11 Avalanche Technology, Inc. Multi-port magnetic random access memory (MRAM)
US9208870B2 (en) * 2012-09-13 2015-12-08 Adesto Technologies Corporation Multi-port memory devices and methods having programmable impedance elements
US8901687B2 (en) 2012-11-27 2014-12-02 Industrial Technology Research Institute Magnetic device with a substrate, a sensing block and a repair layer
US9224447B2 (en) * 2013-04-24 2015-12-29 Regents Of The University Of Minnesota General structure for computational random access memory (CRAM)
US20150263068A1 (en) * 2014-03-13 2015-09-17 Kabushiki Kaisha Toshiba Variable resistance memory and the method of controlling the same
KR102171264B1 (ko) * 2014-06-18 2020-10-28 삼성전자 주식회사 저 유전율 층을 가지는 메모리 소자 및 그 제조방법
JP6178451B1 (ja) * 2016-03-16 2017-08-09 株式会社東芝 メモリセルおよび磁気メモリ
CN109906483B (zh) * 2016-11-14 2023-08-15 索尼半导体解决方案公司 半导体电路和半导体电路系统
US10658425B2 (en) 2017-12-28 2020-05-19 Spin Memory, Inc. Methods of forming perpendicular magnetic tunnel junction memory cells having vertical channels
US10468293B2 (en) * 2017-12-28 2019-11-05 Spin Memory, Inc. Methods of forming perpendicular magnetic tunnel junction memory cells having vertical channels
US11222970B2 (en) 2017-12-28 2022-01-11 Integrated Silicon Solution, (Cayman) Inc. Perpendicular magnetic tunnel junction memory cells having vertical channels
US10460778B2 (en) 2017-12-29 2019-10-29 Spin Memory, Inc. Perpendicular magnetic tunnel junction memory cells having shared source contacts
CN110890394B (zh) * 2018-09-07 2022-07-26 联华电子股份有限公司 磁阻式随机存取存储器
CN113383389A (zh) * 2019-01-30 2021-09-10 华为技术有限公司 一种存储器及电子设备
US11176979B2 (en) 2019-02-28 2021-11-16 Regents Of The University Of Minnesota Computational random access memory (CRAM) based on spin-orbit torque devices
JP2020149736A (ja) * 2019-03-11 2020-09-17 キオクシア株式会社 半導体記憶装置
JP2021039808A (ja) * 2019-09-03 2021-03-11 ソニーセミコンダクタソリューションズ株式会社 半導体回路および半導体回路システム
US11145349B1 (en) * 2020-09-28 2021-10-12 Globalfoundries U.S. Inc. Physically unclonable function architecture including memory cells with parallel-connected access transistors and common write wordlines
US20220108158A1 (en) * 2020-10-02 2022-04-07 Sandisk Technologies Llc Ultralow power inference engine with external magnetic field programming assistance

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640343A (en) 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US5732016A (en) 1996-07-02 1998-03-24 Motorola Memory cell structure in a magnetic random access memory and a method for fabricating thereof
US5946227A (en) 1998-07-20 1999-08-31 Motorola, Inc. Magnetoresistive random access memory with shared word and digit lines
US6034887A (en) * 1998-08-05 2000-03-07 International Business Machines Corporation Non-volatile magnetic memory cell and devices
US5940319A (en) 1998-08-31 1999-08-17 Motorola, Inc. Magnetic random access memory and fabricating method thereof
KR100366702B1 (ko) 2000-02-03 2003-01-08 삼성전자 주식회사 쓰기 및 읽기 회로를 갖는 자기 터널 접합 소자를 이용한자기 랜덤 액세스 메모리
US6252471B1 (en) 2000-09-29 2001-06-26 Motorola Inc. Programmable oscillator using magnetoresistive memory technology
US6272040B1 (en) 2000-09-29 2001-08-07 Motorola, Inc. System and method for programming a magnetoresistive memory device
TW584976B (en) * 2000-11-09 2004-04-21 Sanyo Electric Co Magnetic memory device
JP3844117B2 (ja) * 2001-06-27 2006-11-08 インターナショナル・ビジネス・マシーンズ・コーポレーション メモリセル、記憶回路ブロック、データの書き込み方法及びデータの読み出し方法
JP2003016777A (ja) * 2001-06-28 2003-01-17 Mitsubishi Electric Corp 薄膜磁性体記憶装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097776B (zh) * 2006-06-28 2010-11-10 台湾积体电路制造股份有限公司 非易失性存储单元以及存储器系统
CN102017003B (zh) * 2008-02-20 2017-10-31 奥翁尼克斯公司 用于存取双向存储器的方法和装置
CN107039064A (zh) * 2015-10-21 2017-08-11 Hgst荷兰公司 具有堆叠中选择器的顶部钉扎sot‑mram结构
CN108630264A (zh) * 2017-03-15 2018-10-09 东芝存储器株式会社 半导体存储装置
CN108630264B (zh) * 2017-03-15 2022-05-13 铠侠股份有限公司 半导体存储装置
CN111583981A (zh) * 2019-02-15 2020-08-25 铠侠股份有限公司 半导体存储装置
CN111583981B (zh) * 2019-02-15 2023-08-22 铠侠股份有限公司 半导体存储装置
CN113160862A (zh) * 2020-01-07 2021-07-23 联华电子股份有限公司 存储器
CN113160862B (zh) * 2020-01-07 2024-04-16 联华电子股份有限公司 存储器
WO2021253716A1 (zh) * 2020-06-19 2021-12-23 长鑫存储技术有限公司 存储单元及其数据读写方法、存储阵列
CN113658627A (zh) * 2021-07-26 2021-11-16 安徽大学 一种能区分阻态交叉的10t4r单元电路
CN113658627B (zh) * 2021-07-26 2024-03-29 安徽大学 一种能区分阻态交叉的10t4r单元电路

Also Published As

Publication number Publication date
KR100511017B1 (ko) 2005-08-30
US6914806B2 (en) 2005-07-05
JP4047615B2 (ja) 2008-02-13
CN1329917C (zh) 2007-08-01
US20030223283A1 (en) 2003-12-04
DE10256977A1 (de) 2003-10-30
KR20030079663A (ko) 2003-10-10
TW594728B (en) 2004-06-21
JP2003297069A (ja) 2003-10-17

Similar Documents

Publication Publication Date Title
CN1448943A (zh) 磁存储装置
CN1231917C (zh) 可进行稳定的数据读出和数据写入的薄膜磁性体存储器
CN1294596C (zh) 磁随机存取存储器及其读出方法、制造方法
CN1210718C (zh) 具备高集成化的存储器阵列的薄膜磁性体存储器
CN1310253C (zh) 磁随机存取存储器及其制造方法
CN1199186C (zh) 备有具有磁隧道接合部的存储单元的薄膜磁性体存储装置
CN1269134C (zh) 磁随机存取存储器及其制造方法
CN1286115C (zh) 磁随机存取存储器及其读出电路、它的制造方法
CN1269133C (zh) 通过双向数据写入磁场实施数据写入的薄膜磁体存储装置
CN1197084C (zh) 磁随机存取存储器
CN1402254A (zh) 具有含磁隧道结的存储器单元的薄膜磁存储装置
CN1193374C (zh) 磁存储装置与磁基片
CN1263040C (zh) 通过磁场的施加进行数据写入的薄膜磁性体存储装置
CN1305140C (zh) 磁性随机防问存储器及其数据读取方法
CN1442859A (zh) 磁性随机存取存储器
CN1186780C (zh) 高速且稳定地进行数据读出工作的薄膜磁性体存储器
CN1207718C (zh) 容易控制数据写入电流的薄膜磁性体存储器
CN1841768A (zh) 自旋注入场效应晶体管、磁随机存取存储器和可重构逻辑电路
CN1469386A (zh) 磁随机存取存储器
CN1385860A (zh) 具有磁性隧道接合部的薄膜磁体存储装置
CN1956207A (zh) 自旋注入磁随机存取存储器
CN1490818A (zh) 薄膜磁性体存储器及与之相关的半导体集成电路器件
CN1497602A (zh) 磁随机存取存储器
CN1610001A (zh) 具有磁阻元件的半导体存储器件及其数据写入方法
CN1503270A (zh) 磁单元和磁存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070801

Termination date: 20101206