KR100366702B1 - 쓰기 및 읽기 회로를 갖는 자기 터널 접합 소자를 이용한자기 랜덤 액세스 메모리 - Google Patents

쓰기 및 읽기 회로를 갖는 자기 터널 접합 소자를 이용한자기 랜덤 액세스 메모리 Download PDF

Info

Publication number
KR100366702B1
KR100366702B1 KR10-2000-0005489A KR20000005489A KR100366702B1 KR 100366702 B1 KR100366702 B1 KR 100366702B1 KR 20000005489 A KR20000005489 A KR 20000005489A KR 100366702 B1 KR100366702 B1 KR 100366702B1
Authority
KR
South Korea
Prior art keywords
tunnel junction
magnetic tunnel
magnetic
read
write
Prior art date
Application number
KR10-2000-0005489A
Other languages
English (en)
Other versions
KR20010077599A (ko
Inventor
박상진
석중현
정일섭
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR10-2000-0005489A priority Critical patent/KR100366702B1/ko
Priority to US09/756,721 priority patent/US6479848B2/en
Priority to JP2001021041A priority patent/JP2001267524A/ja
Publication of KR20010077599A publication Critical patent/KR20010077599A/ko
Application granted granted Critical
Publication of KR100366702B1 publication Critical patent/KR100366702B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 쓰기 및 읽기 회로를 갖는 마그네틱 터널 접합 소자를 이용한 자기 메모리(Magnetic memory with circuits for write and read using magnetic tunnel junction (MTJ) devices)를 기재한다. 본 발명에 따른 읽기 및 쓰기 회로를 갖는 자기 터널 접합 소자를 이용한 자기 메모리는 워드라인들과 읽기용 비트라인들의 교차점들에 각각 자기 터널 접합(MTJ) 소자를 배치하여 메모리셀들을 형성하고, 쓰기용 비트라인을 읽기용 비트라인과 나란하게 배치한 다음 워드라인으로부터 전류가 쓰기용 비트라인으로 자기터널접합 소자의 측면 및 저면을 우회하여 흐를 수 있도록 하는 전류 우회 통로를 구비함으로써, 각각 선택된 셀(cell)에 한해서만 MTJ의 자화(magnetization) 방향을 바꿀 수 있는 크기의 전기장(field)을 인가할 수 있도록 하되, 쓰기 동작시에는 자기 터널 접합(MTJ)에서의 자유층(free layer)의 자화 방향이 워드라인과 전류 우회 통로를 따라 흐르는 전류에 의하여 고정된 강자성층(pinned ferromagnetic layer)의 자화(magnetization)의 방향과 평행(parallel) 또는 반평행(anti-parallel)한 방향이 되도록 형성한다.

Description

쓰기 및 읽기 회로를 갖는 자기 터널 접합 소자를 이용한 자기 랜덤 액세스 메모리{Magnetic random access memory with circuits for write and read using magnetic tunnel junction (MTJ) devices}
본 발명은 쓰기 및 읽기 회로를 갖는 마그네틱 터널 접합 소자를 이용한 자기 메모리(Magnetic memory with circuits for write and read using magnetic tunnel junction (MTJ) devices)에 관한 것이다.
비휘발성(nonvolatile) 자기 랜덤 액세스 메모리(magnetic random access memory; MRAM)는 각각의 자기 메모리 셀(magnetic memory cell)이 어레이(array) 형태로 각각의 메모리 셀은 자기 터널 접합(magnetic tunnel junction) 소자를 포함하고 있다. 이 자기 터널 접합 소자는, 자화(magnetization) 방향이 고정되어 있는 고정된 강자성층(pinned ferromagnetic layer)(12)과, 이를 고정시키기 위해 반강자성 결합(antiferromagnetic coupling)을 이용할 수 있도록반강자성층(antiferromagnetic layer)(11)이 존재하고, 자화(magnetization)의 방향이 고정된층(pinned layer)(12)에 대해 평행(parallel) 또는 반평행(antiparallel)으로 바뀔 수 있는 자유 강자성층(free ferromagnetic layer)(14) 및 고정된 강자성층(pinned ferromagnetic layer)(12)과 자유 강자성층(14) 사이의 절연성 터널 장벽(insulating tunnel barrier)(13)으로 이루어져 있다.
도 2는 이와같은 자기 터널 소자를 이용한 자기 메모리 어레이의 구조를 보여주는 사시도로서, US 5,640,343호에 기재되어 있다. 이와 같은 자기 메모리 어레이(magnetic memory array)에서 자기 터널 접합(MTJ)의 자유층(free layer)의 자기 상태(magnetic state)는 워드 라인(word line)과 비트라인(bit line)에 흐르는 전류(current)에 의한 자기장(magnetic field)의 영향으로 변화시킬 수 있다. 워드라인과 비트라인에 흐르는 전류에 의하여, 도 3a에 도시된 바와 같은 자기 터널 접합에 형성되는 자기장(magnetic field)의 방향이, 도 3b 및 도 3c에 도시된 바와 같이, 고정된 강자성층(pinned ferromagnetic layer)의 자화(magnetization)와 평행(parallel) 또는 반평행(anti-parallel)한 방향이 되도록 형성되지 못하는 문제가 있다.
본 발명은 상기와 같은 문제점을 개선하고자 창안한 것으로, 워드라인과 비트라인의 교차점에 형성된 자기 터널 접합 소자의 자유 강자성층(free ferromagnetic layer)의 자화(magnetization) 방향을 효과적으로 바꾸어 자유 강자성층(free ferromagnetic layer)의 자기 상태(magnetic state)를 읽기 및 쓰기(read, write) 동작을 할 수 있도록 하는 읽기 및 쓰기 회로를 갖는 자기 터널 접합 소자를 이용한 자기 랜덤 액세스 메모리를 제공하는데 그 목적이 있다.
도 1은 일반적인 자기 메모리셀의 기본 구조를 이루는 자기 터널 접합(MTJ)을 기본구조를 나타내는 도면,
도 2는 종래의 자기 터널 접합 소자를 이용한 자기 랜덤 액세스 메모리의 구조 및 동작을 보여주는 도면,
도 3a 및 도 3b와 도 3c는 도 2에 나타난 동작에 따라 각 자기 터널 접합 소자의 자성층에 형성되는 자기 모멘트의 방향을 나타낸 도면,
도 4는 본 발명에 따른 읽기 및 쓰기 회로를 갖는 자기 터널 접합 소자를 이용한 자기 랜덤 액세스 메모리의 구조 및 동작을 보여주는 도면,
도 5a 및 도 5b는 도 4에 나타난 동작에 따라 각 자기 터널 접합 소자의 자성층에 형성되는 자기 모멘트의 방향을 나타낸 도면,
도 6a 내지 도 6g는 각각 도 4의 읽기 및 쓰기 회로를 갖는 자기 터널 접합 소자를 이용한 자기 랜덤 액세스 메모리의 제작 방법을 공정 단계별로 보여주는 단면도들이다.
<도면의 주요부분에 대한 부호의 설명>
11. 반강자성층(antiferromagnetic layer) 12. 자화 방향이 고정된 강자성층
13. 터널 장벽(insulating tunnel barrier)
14. 자유 강자성층(free ferromagnetic layer)
100. 워드라인 110. 읽기용 비트라인
120. 쓰기용 비트라인 130. 전류 우회 통로
130a. 관통홀 부분 130b. 저면 통로부
200. 자기 터널 접합 소자 300, 301. 절연층
302. 관통홀 1000. 기판
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 읽기 및 쓰기 회로를 갖는 자기 터널 접합 소자를 이용한 자기 랜덤 액세스 메모리는, 읽기 및 쓰기 회로를 갖는 자기터널접합 소자를 이용한 자기 랜덤 액세스 메모리에 있어서, 일정한 간격의 스트라이프 상으로 배치된 워드라인들; 상기 워드라인과 교차하는 방향의 스트라이프 상으로 배치되고 서로 간에는 평행하게 배열된 읽기용 비트라인들 및 쓰기용 비트라인들; 상기 워드라인들 및 상기 읽기용 비트라인들이 서로 교차하는 지점의 상기 워드라인 및 읽기용 비트라인들 사이에 상기 두 전극들과 접촉하도록 형성된 자기터널접합소자들; 및 상기 워드라인에 그 일단이 접속되는 것으로 상기 자기터널접합소자에 인접한 위치에서 자기터널접합소자를 구성하는 적층물의 적층방향으로 연장되는 제1전류우회통로와, 상기 제1전류우회통회와 상기 쓰기용 비트라인에 그 양단이 접속되는 것으로 상기 자기터널접합소자의 하부에서 자기터널 접합소자의 평면방향으로 연장되는 제2전류우회통로를 포함하는 전류우회통로;를 구비한 것을 특징으로 한다.
본 발명에 있어서, 상기 자기 터널 접합 소자들은 각각, 자화 방향이 고정되어 있는 고정된 강자성층; 상기 고정된 강자성층의 자화 방향을 고정시키기 위해 반강자성 결합을 이용할 수 있도록 하는 반강자성층; 상기 자화의 방향이 고정된 강자성층에 대해 자화의 방향을 평행 또는 반평행 방향으로 바뀔 수 있는 자유 강자성층; 및 상기 자화 방향이 고정된 강자성층과 자유 강자성층 사이에 형성된 절연성 터널 장벽층;을 구비한다.
이하 도면을 참조하면서 본 발명에 따른 읽기 및 쓰기 회로를 갖는 자기 터널 접합 소자를 이용한 자기 메모리를 상세하게 설명한다.
본 발명에 따른 자기 메모리는 자유 강자성층(free ferromagnetic layer)의 자기 상태(magnetic state)를 읽기 및 쓰기(read, write)할 수 있도록 하는 회로(circuit)를 구비한 자기 터널 접합 소자를 이용한 자기 메모리이다. 이는 워드라인과 비트라인의 교차점에 형성된 자기 터널 접합 소자의 쓰기 회로(write circuit) 구조를 변경하여 자유 강자성층(free ferromagnetic layer)의 자화(magnetization) 방향을 효과적으로 바꿀 수 있고, 워드라인(word line)과 비트라인(bit line)의 교차점(cross point)에 무작위 접근(random accessing)을 할 수 있는 구조(architecture)를 갖추는 것을 주제로 한다.
도 4는 본 발명에 따른 읽기 및 쓰기 회로를 갖는 자기 터널 접합 소자를 이용한 자기 메모리의 개략적 구조를 보여주는 사시도이다. 도시된 바와 같이, 본 발명에 따른 읽기 및 쓰기 회로를 갖는 자기 터널 접합 소자를 이용한 자기 메모리는 선택된 자기 터널 접합 소자에 정보를 기록하기 위하여 쓰기 동작을 행하는 경우 전류가 자기 터널 접합 소자를 우회할 수 있도록 하는 전류 우회 통로(130)를 형성한 것을 특징으로 한다. 또한, 이와 같이 전류 우회 통로(130)를 실제로 활용할 수 있도록 하기 위해서는 두 개의 비트라인(110, 120)을 각각 구비한다. 이 두 개의비트라인들(110, 120)은 스트라이프 상으로 배열된 워드라인(100)들과 교차하는 방향의 스트라이프 상으로 나란하게 배열되는데, 하나는 읽기용 비트라인(110)들이고 다른 하나는 쓰기용 비트라인(120)들이다.
여기서, 자기터널소자(200)들은 워드라인(100)과 읽기용 비트라인(110) 이 교차하는 지점에서 두 전극과 접촉(contact)되도록 형성된다. 그리고, 전류 우회 통로(130)는 워드라인(100)과 수직으로 접속되어 자기 터널 접합 소자(200)의 일측면에 근접되어 지나도록 수직하방으로 형성된 관통홀 부분(130a)과 이 관통홀 부분(130a)의 종단부와 접속되어 자기 터널 접합 소자(200)의 저면을 비접촉으로 워드라인(100)과 평행하게 지나도록 하여 쓰기용 비트라인(120)과 수직으로 접속되는 저면 통로부(130b)로 구성된다. 이 경우 전류 우회 통로(130)의 저면 통로부(130b)는 자기터널접합소자(200)와 직접 접속된 읽기용 워드라인(110)의 저면을 절연층(미표시)에 의해 비접촉으로 지나게 된다. 따라서, 쓰기용 비트라인(120)들은 자기터널접합소자(200)를 평면적으로 벗어난 영역에서 읽기용 비트라인(110)들과 평행하게 배치된다.
이와 같이, 워드라인들과 비트라인들의 교차점들에 각각 자기 터널 접합(MTJ) 소자를 배치하여 메모리셀을 형성하고, 각각 선택된 셀(cell)에 한해서만 MTJ의 자화(magnetization) 방향을 바꿀 수 있는 크기의 전기장(field)을 인가할 수 있도록 하되, 쓰기용 비트라인을 읽기용 비트라인과 별도로 마련하여 쓰기 동작시 전류(current)가 선택된 각 MTJ 소자를 우회하여 쓰기용 비트라인을 통하여 흐르도록 제작함으로써 자기 터널 접합(MTJ)에서의 자유층(free layer)의 자화 방향이 워드라인과 전류 우회 통로를 따라 흐르는 전류에 의하여 고정된 강자성층(pinned ferromagnetic layer)의 자화(magnetization)의 방향과 평행(parallel) 또는 반평행(anti-parallel)한 방향이 되도록 형성한다. 따라서, 이러한 우회 전류는 MTJ에 영향을 미치는 자기장(magnetic field)을 증가시킬 수 있다. 또한, 이러한 구조로 함으로써, 쓰기시와 읽기시 공히 워드라인(word line)과 비트라인(bit line)의 교차점(cross point)에 랜덤 액세스(random accessing)를 할 수 있다.
이와 같은 구조를 갖는 자기터널접합소자를 이용한 자기 메모리는 다음과 같이 동작한다.
도 4에 도시된 바와 같이, 쓰기(write) '1'의 경우 전류가 화살표(50; 파란색) 방향으로 흐르면, MTJ 셀(cell)의 자기장(magnetic field)은 화살표(51; 갈색)의 방향으로 형성된다. 이 때 MTJ 셀의 자유 강자성층(free ferromagnetic layer)의 스핀(spin; 자기 모멘트) 방향이, 도 5a에 도시된 바와 같은 고정된 강자성층의 자화 방향과 반대인, 인가된 자기장(magnetic field)과 같은 방향이 되어, 메모리 어레이(memory array)에서 ‘1' 상태(state)로 기억된다. 쓰기(write) '0'의 경우 전류(current)의 방향이 반대이므로, 도 5b에 도시된 바와 같이 자화 방향이 고정된 강자성층의 자화방향과 평행인, 자기장(magnetic field)이 "1" 쓰기의 경우와 반대방향으로 형성되므로, 자기 터널 접합(MTJ) 소자로 이루어진 메모리셀의 자유 강자성층(free ferromagnetic layer)의 스핀(spin; 자기 모멘트) 방향은 메모리 어레이에서 0’상태로 기억된다.
읽기 회로(read circuit)의 경우 위와 같이 기록된 상태에서 MTJ 셀을 통과하는 전류의 크기가 자유 강자성층과 고정된 강자성층(pinned ferromagnetic layer)의 스핀(spin; 자기 모멘트) 방향이 평행(pararell) 또는 반평행(antipararell)한 지에 따라 달라지는 것을 이용하여 ‘1’,‘0’ 상태를 감지(sensing)한다.
이와 같이 동작하는 읽기 및 쓰기 회로를 갖는 자기 터널 접합 소자를 이용한 자기 메모리의 제작 방법은 다음과 같다.
먼저, 도 6a에 도시된 바와 같이, 기판(1000) 상에 금속을 증착하고 패터닝하여 쓰기용 비트라인(120) 및 전류 우회 통로의 저면 통로부(130b)를 형성한다.
다음에, 도 6b에 도시된 바와 같이, 기판(1000) 및 쓰기용 비트라인(120)과 저면 통로부(130b)의 상면에 절연층(300)을 도포한다.
다음에, 도 6c에 도시된 바와 같이, 절연층(300) 상에 금속을 증착하고 패터닝하여 쓰기용 비트라인(120)과 평행하게 읽기용 비트라인(110)을 형성한다.
다음에, 도 6d에 도시된 바와 같이, 읽기용 비트라인(110) 상에 자기 터널 접합 소자(200)를 형성한다.
다음에, 도 6e에 도시된 바와 같이, 자기 터널 소자(200)의 상면만 노출되도록 전면적으로 절연층(301)을 도포한다.
다음에, 도 6f에 도시된 바와 같이, 전류 우회 통로의 관통홀부를 형성하기 위한 관통홀(302)을 형성하고, 그 내부에 금속을 증착시켜 전류 우회 통로의 관통홀부(130a)를 형성한다.
다음에, 도 6g에 도시된 바와 같이, 금속을 증착하고 패터닝하여 관통홀부(130a)의 상면과 자기 터널 접합 소자(200)의 상면과 접촉되도록 상기 두 비트라인과 교차하는 방향으로 워드라인(100)을 형성한다.
이상 설명한 바와 같이, 본 발명에 따른 읽기 및 쓰기 회로를 갖는 자기 터널 접합 소자를 이용한 자기 메모리는 워드라인들과 읽기용 비트라인들의 교차점들에 각각 자기 터널 접합(MTJ) 소자를 배치하여 메모리셀들을 형성하고, 쓰기용 비트라인을 읽기용 비트라인과 나란하게 배치한 다음 워드라인으로부터 전류가 쓰기용 비트라인으로 자기터널접합 소자의 측면 및 저면을 우회하여 흐를수 있도록 하는 전류 우회 통로를 구비함으로써, 각각 선택된 셀(cell)에 한해서만 MTJ의 자화(magnetization) 방향을 바꿀 수 있는 크기의 전기장(field)을 인가할 수 있도록 하되, 쓰기 동작시에는 자기 터널 접합(MTJ)에서의 자유층(free layer)의 자화 방향이 워드라인과 전류 우회 통로를 따라 흐르는 전류에 의하여 고정된 강자성층(pinned ferromagnetic layer)의 자화(magnetization)의 방향과 평행(parallel) 또는 반평행(anti-parallel)한 방향이 되도록 형성한다. 따라서, 이러한 우회 전류는 MTJ에 영향을 미치는 자기장(magnetic field)을 증가시킬 수 있다. 또한, 이러한 구조로 함으로써, 쓰기시와 읽기시 공히 워드라인(word line)과 비트라인(bit line)의 교차점(cross point)에 랜덤 액세스(random accessing)를 할 수 있다.
이러한 구조는 기존의 금속과 유전체의 리소그래피(lithography) 공정과 자기 물질(magnetic material)의 다중층(multi-layer)의 증착 기술, 격벽(barrier) 형성 및 관통홀(via hole) 제조기술을 이용하여 구현할 수 있다.

Claims (3)

  1. 읽기 및 쓰기 회로를 갖는 자기터널접합 소자를 이용한 자기 랜덤 액세스 메모리에 있어서,
    일정한 간격의 스트라이프 상으로 배치된 워드라인들;
    상기 워드라인과 교차하는 방향의 스트라이프 상으로 배치되고 서로 간에는 평행하게 배열된 읽기용 비트라인들 및 쓰기용 비트라인들;
    상기 워드라인들 및 상기 읽기용 비트라인들이 서로 교차하는 지점의 상기 워드라인 및 읽기용 비트라인들 사이에 상기 두 전극들과 접촉하도록 형성된 자기터널접합소자들; 및
    상기 워드라인에 그 일단이 접속되는 것으로 상기 자기터널접합소자에 인접한 위치에서 자기터널접합소자를 구성하는 적층물의 적층방향으로 연장되는 제1전류우회통로와, 상기 제1전류우회통회와 상기 쓰기용 비트라인에 그 양단이 접속되는 것으로 상기 자기터널접합소자의 하부에서 자기터널 접합소자의 평면방향으로 연장되는 제2전류우회통로를 포함하는 전류우회통로;를
    구비한 것을 특징으로 하는 읽기 및 쓰기 회로를 갖는 자기 터널 접합 소자를 이용한 자기 랜덤 액세스 메모리.
  2. 삭제
  3. 제1항에 있어서,
    상기 자기 터널 접합 소자들은 각각,
    자화 방향이 고정되어 있는 고정된 강자성층;
    상기 고정된 강자성층의 자화 방향을 고정시키기 위해 반강자성 결합을 이용할 수 있도록 하는 반강자성층;
    상기 자화의 방향이 고정된 강자성층에 대해 자화의 방향을 평행 또는 반평행 방향으로 바뀔 수 있는 자유 강자성층; 및
    상기 자화 방향이 고정된 강자성층과 자유 강자성층 사이에 형성된 절연성 터널 장벽층;을
    구비한 것을 특징으로 하는 읽기 및 쓰기 회로를 갖는 자기 터널 접합 소자를 이용한 자기 랜덤 액세스 메모리.
KR10-2000-0005489A 2000-02-03 2000-02-03 쓰기 및 읽기 회로를 갖는 자기 터널 접합 소자를 이용한자기 랜덤 액세스 메모리 KR100366702B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2000-0005489A KR100366702B1 (ko) 2000-02-03 2000-02-03 쓰기 및 읽기 회로를 갖는 자기 터널 접합 소자를 이용한자기 랜덤 액세스 메모리
US09/756,721 US6479848B2 (en) 2000-02-03 2001-01-10 Magnetic random access memory with write and read circuits using magnetic tunnel junction (MTJ) devices
JP2001021041A JP2001267524A (ja) 2000-02-03 2001-01-30 書込み及び読出し回路を有する磁気トンネル接合素子を利用した磁気ランダムアクセスメモリ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0005489A KR100366702B1 (ko) 2000-02-03 2000-02-03 쓰기 및 읽기 회로를 갖는 자기 터널 접합 소자를 이용한자기 랜덤 액세스 메모리

Publications (2)

Publication Number Publication Date
KR20010077599A KR20010077599A (ko) 2001-08-20
KR100366702B1 true KR100366702B1 (ko) 2003-01-08

Family

ID=19644266

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0005489A KR100366702B1 (ko) 2000-02-03 2000-02-03 쓰기 및 읽기 회로를 갖는 자기 터널 접합 소자를 이용한자기 랜덤 액세스 메모리

Country Status (3)

Country Link
US (1) US6479848B2 (ko)
JP (1) JP2001267524A (ko)
KR (1) KR100366702B1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100390978B1 (ko) * 2000-12-28 2003-07-12 주식회사 하이닉스반도체 마그네틱 램
US6693821B2 (en) * 2001-06-28 2004-02-17 Sharp Laboratories Of America, Inc. Low cross-talk electrically programmable resistance cross point memory
US6925001B2 (en) * 2001-06-28 2005-08-02 Sharp Laboratories Of America, Inc. Electrically programmable resistance cross point memory sensing method
KR100802262B1 (ko) * 2001-06-30 2008-02-11 주식회사 하이닉스반도체 자기저항램과 그의 셀 및 셀 어레이
US6735111B2 (en) * 2002-01-16 2004-05-11 Micron Technology, Inc. Magnetoresistive memory devices and assemblies
JP3884312B2 (ja) * 2002-03-28 2007-02-21 株式会社東芝 磁気記憶装置
JP4047615B2 (ja) 2002-04-03 2008-02-13 株式会社ルネサステクノロジ 磁気記憶装置
US6897532B1 (en) * 2002-04-15 2005-05-24 Cypress Semiconductor Corp. Magnetic tunneling junction configuration and a method for making the same
JP4208500B2 (ja) * 2002-06-27 2009-01-14 株式会社ルネサステクノロジ 薄膜磁性体記憶装置
US6903964B2 (en) * 2002-06-28 2005-06-07 Freescale Semiconductor, Inc. MRAM architecture with electrically isolated read and write circuitry
CN1184643C (zh) * 2002-07-29 2005-01-12 财团法人工业技术研究院 具有低写入电流的磁性随机存取内存
JP4596229B2 (ja) * 2002-09-27 2010-12-08 日本電気株式会社 磁気ランダムアクセスメモリ及びその製造方法
JP4664573B2 (ja) * 2002-11-28 2011-04-06 ルネサスエレクトロニクス株式会社 磁気半導体記憶装置
US6711053B1 (en) * 2003-01-29 2004-03-23 Taiwan Semiconductor Manufacturing Company Scaleable high performance magnetic random access memory cell and array
CN100505086C (zh) * 2003-01-31 2009-06-24 Nxp股份有限公司 用于低功耗和高选择性的mram结构
JP2004273656A (ja) * 2003-03-07 2004-09-30 Taiyo Yuden Co Ltd Ｅｐｉｒ素子及びそれを利用した半導体装置
US20050230724A1 (en) * 2004-04-16 2005-10-20 Sharp Laboratories Of America, Inc. 3D cross-point memory array with shared connections
KR100817061B1 (ko) 2006-09-26 2008-03-27 삼성전자주식회사 기입 전류와 같은 방향의 금지 전류를 흐르게 하는마그네틱 램
US7859069B2 (en) * 2007-03-16 2010-12-28 Seagate Technology Llc Magnetic storage element with storage layer magnetization directed for increased responsiveness to spin polarized current
US8004881B2 (en) * 2007-12-19 2011-08-23 Qualcomm Incorporated Magnetic tunnel junction device with separate read and write paths
JP5633384B2 (ja) * 2011-01-19 2014-12-03 Tdk株式会社 スピン伝導素子
WO2013012800A2 (en) * 2011-07-15 2013-01-24 The Johns Hopkins University Magneto-electronic devices and methods of production
US11164638B2 (en) * 2018-07-03 2021-11-02 Samsung Electronics Co., Ltd. Non-volatile memory device
CN111833930B (zh) * 2019-04-22 2022-07-08 上海新微技术研发中心有限公司 磁随机存取存储器及其制备方法
CN111833931B (zh) * 2019-04-22 2022-07-08 上海新微技术研发中心有限公司 磁随机存取存储器及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640343A (en) * 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US5946228A (en) * 1998-02-10 1999-08-31 International Business Machines Corporation Limiting magnetic writing fields to a preferred portion of a changeable magnetic region in magnetic devices

Also Published As

Publication number Publication date
JP2001267524A (ja) 2001-09-28
KR20010077599A (ko) 2001-08-20
US6479848B2 (en) 2002-11-12
US20020122338A1 (en) 2002-09-05

Similar Documents

Publication Publication Date Title
KR100366702B1 (ko) 쓰기 및 읽기 회로를 갖는 자기 터널 접합 소자를 이용한자기 랜덤 액세스 메모리
KR101009891B1 (ko) 자기 저항 메모리 셀, 자기 저항 메모리 셀의 매트릭스,자기 저항 메모리 셀의 매트릭스에 값을 기록하는 방법 및자기 저항 메모리 셀 제조 방법
US6538920B2 (en) Cladded read conductor for a pinned-on-the-fly soft reference layer
US6404674B1 (en) Cladded read-write conductor for a pinned-on-the-fly soft reference layer
KR100832843B1 (ko) 기록 컨덕터 레이아웃 구조체
KR100536592B1 (ko) 자기 메모리 및 그 제조 방법
US8080471B2 (en) MRAM cell structure
US6861752B2 (en) Semiconductor device having wiring line with hole, and manufacturing method thereof
US6542398B2 (en) Magnetic random access memory
JP2007518216A (ja) 磁気トンネル接合用の分離書込みおよび読出しアクセスアーキテクチャ
GB2368982A (en) Nonvolatile semiconductor memory device and method for recording information
US6927468B2 (en) Magnetic random access memory
US7095648B2 (en) Magnetoresistive memory cell array and MRAM memory comprising such array
US20040257865A1 (en) Magnetic random access memory and method of manufacturing the same
KR100434958B1 (ko) 마그네틱 램
KR100541558B1 (ko) 양 단들에 구부러진 팁들을 구비하는 자기터널 접합구조체들, 이들을 채택하는 자기램 셀들 및 이들의 형성에사용되는 포토 마스크들
US7414882B2 (en) Magnetic memory devices having rotationally offset magnetic storage elements therein
KR100443120B1 (ko) 기억 셀 장치 및 제조 방법
US20090040663A1 (en) Magnetic memory
JP2005310971A (ja) 磁気記憶素子および磁気記憶装置
JP4080795B2 (ja) 磁気メモリ装置
JP2009146995A (ja) 磁気記憶装置
JP4370747B2 (ja) 情報記憶装置およびその書き込み方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121115

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 12