JP4370747B2 - 情報記憶装置およびその書き込み方法 - Google Patents
情報記憶装置およびその書き込み方法 Download PDFInfo
- Publication number
- JP4370747B2 JP4370747B2 JP2001393671A JP2001393671A JP4370747B2 JP 4370747 B2 JP4370747 B2 JP 4370747B2 JP 2001393671 A JP2001393671 A JP 2001393671A JP 2001393671 A JP2001393671 A JP 2001393671A JP 4370747 B2 JP4370747 B2 JP 4370747B2
- Authority
- JP
- Japan
- Prior art keywords
- information storage
- storage element
- word lines
- word line
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、情報記憶素子およびその書き込み方法に関し、詳しくは強磁性体からなる磁化領域に外部から磁界を与えることにより、磁化領域の磁化方向を制御する磁気抵抗効果素子からなる情報記憶素子およびその書き込み方法に関する。
【０００２】
【従来の技術】
情報通信機器、特に携帯端末などの個人用小型機器の飛躍的な普及にともない、これを構成するメモリ素子やロジック素子等の素子には、高集積化、高速化、低消費電力化など、一層の高性能化が要求されている。特に不揮発性メモリの高密度化、大容量化は、可動部分の存在により本質的に小型化が不可能なハードディスクや光ディスクを置き換える技術としてますます重要になってきている。
【０００３】
不揮発性メモリとしては、半導体を用いたフラッシュメモリや、強誘電体を用いたＦＲＡＭ（Ferro electric Random Access Memory）などがあげられる。しかしながら、フラッシュメモリは、構造が複雑なために高集積化が困難であり、しかも、アクセス時間が１００ｎｓ程度と遅いという欠点がある。一方、ＦＲＡＭにおいては、書き換え可能回数が少ないという問題が指摘されている。
【０００４】
これらの欠点を有さない不揮発性メモリとして注目されているのが、例えば「Wang et al., IEEE Trans. Magn. 33 (1997) p4498」に記載されているような、ＭＲＡＭ（Magnetic Random Access Memory）もしくはＭＲ（Magnetic resistance）メモリと呼ばれる磁気メモリであるＭＲＡＭは、構造が単純であるため高集積化が容易であり、また磁気モーメントの回転により記録を行うために、書き換え回数が大であると予測されている。しかも、提案された当初に問題があったアクセス時間についても、ＧＭＲ（Giant Magnetic Resistance）効果により高出力が得られるようになった現在では、大きく改善されてきている。
【０００５】
しかしながら、ＭＲＡＭには、構造上の本質的な課題が存在する。ＭＲＡＭにおける記録は、配線に電流を流すことによって発生する電流磁場によって記録層の磁化を回転させることによって行っている。ところが、高集積化によって、配線が細くなるにともない、書き込み線に流すことができる臨界電流値が下がるため、得られる磁界が小さくなり、被記録領域の保磁力を小さくせざるを得ない。これは、情報記憶素子の信頼性が低下することを意味する。また、磁界は、光や電子線のように絞ることができないため、高集積化した場合には、クロストークの大きな原因になると考えられる。これを防止するためにキーパ構造等も提案されているが、構造の複雑化は避けられない。以上のように、電流磁場による書き込みには本質的に多くの課題があり、電流磁場による書き込みが将来のＭＲＡＭにおける大きな欠点になる恐れがある。
【０００６】
ところで、このような欠点は、磁界を用いることなく磁化を制御することが可能であれば解消することができる。そして、磁界を用いることなく磁化を制御する手段として、例えば「Mattson et al., Phys. Rev. Lett. 77(1993) p.185」に記載されているように、強磁性体／半導体／強磁性体を積層して用いる手法が提案されている。
【０００７】
これは、強磁性体間の磁気的な結合が、中間層である半導体層のキャリア濃度に依存していることを利用するものである。強磁性体／半導体／強磁性体を積層した積層体では、中間層である半導体層のキャリア濃度を制御することにより、強磁性層間の磁気的結合を、例えば平行から反平行へと変化させることが可能である。そこで、一方の磁性層（固定層）の保磁力を大としておけば、他方の磁性層（可動層）の磁化を固定層に対して回転させることができる。特に電気的な入力で磁化を回転させる方法は、小型全固定素子を実現する技術として有望である。
【０００８】
これらの情報記憶素子の構造は種々報告されている。一例をあげると、特開平１１-３１７０７１号公報に開示されているように、情報記憶素子の構成要素を成す磁性体膜を含む各種膜がビット線およびワード線に対して平行に積層されている構造がある。これらの製造方法としては情報記憶素子の構成要素を成す磁性体膜を含む各種膜を形成後、フォトリソグラフィー技術とドライエッチング技術とによって所定の長方形等の形状に加工する。
【０００９】
上記構造を図４によって簡単に説明する。図４に示すように、ワード線１１（１１１、１１２、１１３）は例えば同一平面上に並列に配置されている。このワード線１１と所定の間隔を置いて、ビット線２１（２１１、２１２、２１３）が同一平面上にかつ上記ワード線１１に直交するように並列に配置されている。
【００１０】
さらに上記ワード線１１と上記ビット線２１とが交差するそれぞれの間には情報記憶素子３１（３１１〜３１９）が配置されている。この情報記憶素子３１は、例えば、磁気トンネル接合素子（ＭＴＪ素子：ＭＴＪはMagnetic Tunnel Junctionの略）もしくはトンネル磁気抵抗素子（ＴＭＲ素子：ＴＭＲはTunnel Magnetic Resistanceの略）で構成されている。
【００１１】
上記各情報記憶素子３１の上記ワード線１１側には反強磁性層を含む導電体層４１が形成されている。各導電体層４１は図示していない読み出し回路に接続されるコンタクト４５に接続している。
【００１２】
【発明が解決しようとする課題】
しかしながら、上記従来の技術では、以下のような課題が発生する。
【００１３】
課題の一つは、図５の（１）に示すように、記憶層３４を磁化するためにワード線１１およびビット線２１に電流を流さなければならない。簡単のためにワード線１１（１１１）に通電したときに発生する磁界のみを示し、ビット線２１に通電したときに発生する磁界は示さない。
【００１４】
今、書き換えたい情報記憶素子３１（３１１）と書き換えたくない情報記憶素子３１（３１２）に生じる磁界Ｈ１、Ｈ２の強度差が少ないため、電流値が適正ではない場合、例えば電流が過大に流れた場合には、隣接するビットの記憶層３４（３４２）の磁界まで書き換わる。逆に、過小な電流が流れた場合には、書き換えたいビットの記憶層３４（３４１）の磁界を書きかえることができないという問題を有している。この問題は、電流値の変動だけではなく、層間絶縁膜の厚さの変動等により各部位間の距離が変化する、もしくは磁性材料の感度の変化等によっても生じる。
【００１５】
課題の一つは、前記図５の（１）に示すように、情報記憶素子３１の直下にワード線１１を配置しているため、下層のトランジスタ回路と導通しているコンタクト４５をワード線１１、１１間に配置しようとすると、反強磁性層４２を横方向に延ばしてコンタクト４５を形成する必要が生じることである。
【００１６】
上記反強磁性層４２の端部では導通を確保するため、リソグラフィーによる合わせずれが発生した場合、図５の（２）に示すように、コンタクト４５と反強磁性層４２との接触面積（ｃ部）が狭くなる。これによって、抵抗値が上昇し、もしくは接触が確保できない状態になる。さらにずれの状態が悪化した場合、接触してはならない隣の反強磁性層と接触する、もしくは、それとの耐圧が確保できなくなる（ｄ部）という課題が発生する。
【００１７】
上記課題を解決するために各部の寸法を拡大する、各部位間の距離を広げる等の対策を講ずる必要がある。このような対策を行うと、素子の微細化が困難になる。
【００１８】
しかしながら、強磁性体／半導体／強磁性体を積層した積層体を製造する上で微細化が必要となるが、微細化を行うことによりコンタクトの合わせずれ等により、抵抗が上昇する、不良が発生することになる。さらに書き込みのための電流値の設定許容範囲が狭い。そこで本発明では、上記説明したような従来構造に伴う不具合を解決し、占有面積が小さく、特性に優れた情報記憶素子、その製造方法、およびその書き込み方法を提供する。
【００１９】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされた情報記憶装置およびその書き込み方法である。
【００２０】
本発明の情報記憶装置は、基板上に、同一平面上に並列に配置されたワード線と、前記ワード線と所定の間隔を置いて同一平面上にかつ前記ワード線に直交するように並列に配置されたビット線と、前記ワード線のうち隣接するワード線間と前記ビット線とが交差するそれぞれの位置に配置した情報記憶素子を備え、前記各情報記憶素子の記憶層が水平方向に磁化容易軸を有し、前記ビット線と前記ワード線とに電流を流して、所定の情報記憶素子に情報を書き込む情報記憶装置であり、前記情報を書き込む際には、前記ワード線のうち前記所定の情報記憶素子の下方領域を挟むように配置されている２本の第１ワード線に同方向の電流を流し、前記ワード線のうち前記所定の情報記憶素子に対し前記２本の第１ワード線のそれぞれ外側に配置された第２ワード線に前記第１ワード線とは逆方向に電流を流すものである。
【００２１】
上記情報記憶装置では、各情報記憶素子間下方にワード線が配置されていることから、一つの情報記憶素子に着目し、その情報記憶素子の下方領域両側に形成されている２本のワード線に同一方向に電流を流すことで、着目している情報記憶素子には２本のワード線で発生した合成磁界が発生することになり、着目している情報記憶素子の両側の情報記憶素子よりも強い磁界が発生することになる。したがって、着目した情報記憶素子のみを書きかえることが可能になる。このように、２本のワード線で発生する合成磁界によって情報記憶素子の書き換えが行えることから、書き換えたくない情報記憶素子に発生する磁界との差が大きくなるため、書き込みのための電流設定許容範囲が広くなる。また、着目している情報記憶素子に対し２本の第１ワード線のそれぞれ外側に配置された第２ワード線に第１ワード線とは逆方向に電流を流すことから、書き換えたくない隣接する情報記憶素子に生じる水平方向の磁界を緩和することができる。このように、２本のワード線で発生する合成磁界によって情報記憶素子の書き換えが行えることから、書き換えたくない情報記憶素子に発生する磁界との差が大きくなるため、書き込みのための電流設定許容範囲が広くなる。
【００２２】
本発明に係る情報記憶装置の書き込み方法は、基板上に、同一平面上に並列に配置されたワード線と、前記ワード線と所定の間隔を置いて同一平面上にかつ前記ワード線に直交するように並列に配置されたビット線と、前記ワード線のうち隣接するワード線間と前記ビット線とが交差するそれぞれの位置に配置した情報記憶素子を備え、前記各情報記憶素子の記憶層が水平方向に磁化容易軸を有し、前記ビット線と前記ワード線とに電流を流して、所定の情報記憶素子に情報を書き込む情報記憶装置の書き込み方法であり、前記ワード線のうち前記所定の情報記憶素子の下方領域を挟むように配置された２本の第１ワード線に同方向の電流を流し、かつ前記ワード線のうち前記所定の情報記憶素子に対し前記２本の第１ワード線のそれぞれ外側に配置された第２ワード線に前記第１ワード線とは逆方向に電流を流すことで前記２本の第１ワード線間上方の前記所定の情報記憶素子に情報を書き込む。
【００２３】
上記情報記憶装置の書き込み方法では、情報記憶素子間下方にワード線が配置され、情報記憶素子の下方領域を挟むように配置された２本の第１ワード線に同方向の電流を流し、かつ前記情報記憶素子に対し前記２本の第１ワード線のそれぞれ外側に配置された第２ワード線に前記第１ワード線とは逆方向に電流を流すことで前記２本の第１ワード線間上方の情報記憶素子に情報を書き込むことから、一つの情報記憶素子に着目すると、その情報記憶素子の下方領域を挟むように配置された２本のワード線に同方向の電流を流すことで、着目した情報記憶素子には２本のワード線で発生した合成磁界が発生することになり、着目している情報記憶素子の両側の情報記憶素子よりも強い磁界が発生することになる。したがって、着目した情報記憶素子のみを書きかえることが可能になる。また、着目している情報記憶素子に対し２本の第１ワード線のそれぞれ外側に配置された第２ワード線に第１ワード線とは逆方向に電流を流すことから、書き換えたくない隣接する情報記憶素子に生じる水平方向の磁界を緩和することができる。このように、２本のワード線で発生する合成磁界によって情報記憶素子の書き換えが行えることから、書き換えたくない情報記憶素子に発生する磁界との差が大きくなるため、書き込みのための電流設定許容範囲が広くなる。
【００２４】
【発明の実施の形態】
本発明の情報記憶装置に係る実施の形態を、図１によって説明する。図１は要部を示す斜視部分断面図である。なお、読み出し回路部分の図示は省略した。
【００２５】
図１に示すように、ワード線１１（１１１、１１２、１１３、１１４）は例えば同一平面上に並列に配置されている。このワード線１１と所定の間隔を置いて、ビット線２１（２１１、２１２、２１３）が同一平面上にかつ上記ワード線１１に直交するように並列に配置されている。
【００２６】
さらに上記隣接するワード線１１間と上記ビット線２１とが交差するそれぞれの位置には情報記憶素子３１（３１１〜３１９）が配置されている。この情報記憶素子３１は、例えば、磁気トンネル接合素子（ＭＴＪ素子：ＭＴＪはMagnetic Tunnel Junctionの略）もしくはトンネル磁気抵抗素子（ＴＭＲ素子：ＴＭＲはTunnel Magnetic Resistanceの略）で構成されている。
【００２７】
上記情報記憶素子３１の上記ワード線１１側には反強磁性層を含む導電体層４１が形成されている。各導電体層４１は図示していない読み出し回路に接続されるコンタクト４５に接続している。この図１に示した構造は一部であり、実デバイスでは上記構造の繰り返しとなる。
【００２８】
上記図１によって説明した情報記憶装置１はビット線２１とワード線１１とに電流を流したときに情報が記憶される。例えば、情報記憶素子３１（３１２）はその書き込み時にワード線１１（１１１）、ワード線１１（１１２）およびビット線２１（２１１）に電流を流して磁界を発生させ、情報記憶素子３１（３１２）の可変性強磁性層からなる記憶層３４に磁界の方向を記憶する。
【００２９】
一方、情報記憶素子３１の情報を読み出す時には、その情報記憶素子３１を挟むビット線２１とコンタクト４５との間に電圧を印加する。そして流れるセンス電流を検知して記憶情報の取り出しを行う。この情報記憶素子３１は、デジタル信号の０もしくは１を書き込むことにより、その抵抗値が変化することを利用している。
【００３０】
上記情報記憶装置１では、各情報記憶素子３１間下方にワード線１１が配置されていることから、一つの情報記憶素子３１に着目し、その情報記憶素子３１の下方領域両側に形成されている２本のワード線１１、１１に同一方向に電流を流した場合、着目している情報記憶素子３１には上記２本のワード線１１、１１で発生した合成磁界が発生することになり、着目している情報記憶素子３１の両側の情報記憶素子よりも強い磁界が発生することになる。したがって、着目した情報記憶素子３１のみを書きかえることが可能になる。このように、上記２本のワード線１１、１１で発生する合成磁界によって情報記憶素子３１の書き換えが行えることから、書き換えたくない情報記憶素子に発生する磁界との差が大きくなるため、書き込みのための電流設定許容範囲が広くなる。
【００３１】
また、上記情報記憶装置１では、ワード線１１、１１間に形成されるコンタクト４５が各導電体層４１直下に形成されることになる。そのため、各導電体層４１とコンタクト４５との合わせ余裕が大きくなり、各導電体層４１とコンタクト４５と接続不良が発生しなくなる。
【００３２】
次に、本発明に係る情報記憶装置の書き込み方法に係る実施の形態を以下に説明する。この書き込み方法は、隣り合う２本のワード線のさらに両側のワード線に逆方向の電流を流すことにより、書き換えたくない隣接する情報記憶素子３１の部分に生じる水平磁界を緩和する書き込み方法である。この場合、この方向の電流を強く流すことにより、この書き換えたくない隣接する情報記憶素子３１が逆方向に記録されることになるため、若干少ない電流を流したほうが良い場合もある。
【００３３】
この書き込み方法におけるワード線による磁界の発生方向を図４の（１）に示す。また、この場合の可変性強磁性層部分に生じる磁界およびその合成方向、強度を図４の（２）に示す。なお、図示は、主な磁界のみを示し、微弱な磁界の図示は省略した。
【００３４】
図４に示すように、書き換えたいビットの情報記憶素子３１（３１３）の記憶層３４（３４３）の水平方向の磁界は強くなり、その他の情報記憶素子３１（３１１）、３１（３１２）、３１（３１４）、３１（３１５）の水平方向の磁界は弱くなる。
【００３５】
以下、詳細を説明する。いま、図４の（１）に示すように、書き換えたい情報記憶素子３１（３１３）の下方両側のワード線１１（第１ワード線１１２、１１３）に図面下方の方向に電流を流す。また上記第１ワード線１１２、１１３の両側のワード線１１（第２ワード線１１１、１１４）に上記第１ワード線１１２、１１３とは反対の方向、すなわち図面上方の方向に電流を流す。この場合、各ワード線１１１、１１２、１１３、１１４より矢印で示す方向に磁界Ｈ１、Ｈ２、Ｈ３、Ｈ４が発生する。
【００３６】
次に、各記憶層３４における水平方向の磁界を検討する。図４（２）に示すように、ワード線１１２により発生した記憶層３４（３４３）を通る磁界Ｈ２−３とワード線１１３により発生した記憶層３４（３４３）を通る磁界Ｈ３−３とを合成すると磁界Ｈｓ−３となる。同様に、記憶層３４（３４２）、記憶層３４（３４４）に発生する磁界を合成すると磁界Ｈｓ−２、磁界Ｈｓ−４となる
【００３７】
いま、磁化容易軸が水平方向に設定されているとし、情報記憶素子３１の書き換えに寄与するＨｓの水平成分のみを見ると、記憶層３４２、記憶層３４４では小さく、記憶層３４３では大きいため、情報記憶素子３１（３１３）の情報のみ書き換えることができる。これは、磁界Ｈｓ−２、磁界Ｈｓ−４は、第２ワード線１１１、１１４により発生した磁界（水平方向成分）により第１ワード線１１２、１１３により発生した磁界（水平方向成分）が弱められるため、記憶層３４（３４３）を通る磁界Ｈｓ−３より十分に小さくなるからである。
【００３８】
よって、従来の構造と比較して、書き換えたい情報記憶素子と書き換えたくない情報記憶素子の磁界差が大きくなるため、書き込みのための電流設定許容範囲が広くなる。
【００３９】
なお、前記図１によって説明した情報記憶装置１においては、反強磁性層を含む導電体層４１の形成位置は、その導電体層４１上に形成された情報記憶素子３１の下方領域を挟んで隣り合う２本のワード線１１、１１間の中心上方に配置されている必要はなく、例えば図３の（１）に示すように、反強磁性層を含む導電体層４１は、隣り合う２本のワード線１１、１１間の中心上方からずれた位置に配置されていてもよい。すなわち、情報記憶素子３１が隣り合う２本のワード線１１、１１間の上方に配置されていればよい。このように、本発明の配置をとることによって、配置の自由度が向上する。
【００４０】
また、図３の（２）に示すように、隣り合う２本のワード線１１、１１間上方に反強磁性層を含む導電体層４１および情報記憶素子３１が平面レイアウト上、ワード線１１、１１に重なり合うことなく配置されていてもよい。
【００４１】
また図３の（３）に示すように、隣り合う２本のワード線１１、１１間上方に反強磁性層を含む導電体層４１および情報記憶素子３１が平面レイアウト上、ワード線１１、１１に重なり合うように配置して、情報記憶素子３１の断面積を広くして抵抗率を下げることも可能である。
【００４２】
【発明の効果】
以上、説明したように本発明の情報記憶装置によれば、各情報記憶素子間下方にワード線が配置されていることから、微細化が達成でき、従来の情報記憶素子に比べて単位面積当たりの情報記憶素子数を多くすることができる。また、書き込みのための電流設計許容範囲を広く設定することができる。
【００４４】
さらに、本発明の情報記憶装置の書き込み方法では、着目している情報記憶素子に対し２本の第１ワード線のそれぞれ外側に配置された第２ワード線に第１ワード線とは逆方向に電流を流すので、上記効果に加えて、書き換えたくない隣接する情報記憶素子に生じる水平方向の磁界を緩和することができる。このため、隣り合う２本のワード線で発生する合成磁界によって情報記憶素子の書き換えが行え、さらに書き換えたい情報記憶素子と書き換えたくない情報記憶素子とに発生する磁界の強さの差が大きくなるため、書き込みのための電流設定許容範囲がさらに広くできる。
【図面の簡単な説明】
【図１】 本発明の情報記憶装置に係る実施の形態の要部を示す斜視部分断面図である。
【図２】 本発明に係る第２の情報記憶装置の書き込み方法を説明する概略構成断面図である。
【図３】 本発明の情報記憶装置に係る実施の形態の変形例を示す概略構成断面図である。
【図４】 従来の情報記憶装置の要部を示す斜視部分断面図である。
【図５】 従来の情報記憶装置の課題を示す概略構成断面図である。
【符号の説明】
１…情報記憶装置、１１…ワード線、３１…情報記憶素子
【発明の属する技術分野】
本発明は、情報記憶素子およびその書き込み方法に関し、詳しくは強磁性体からなる磁化領域に外部から磁界を与えることにより、磁化領域の磁化方向を制御する磁気抵抗効果素子からなる情報記憶素子およびその書き込み方法に関する。
【０００２】
【従来の技術】
情報通信機器、特に携帯端末などの個人用小型機器の飛躍的な普及にともない、これを構成するメモリ素子やロジック素子等の素子には、高集積化、高速化、低消費電力化など、一層の高性能化が要求されている。特に不揮発性メモリの高密度化、大容量化は、可動部分の存在により本質的に小型化が不可能なハードディスクや光ディスクを置き換える技術としてますます重要になってきている。
【０００３】
不揮発性メモリとしては、半導体を用いたフラッシュメモリや、強誘電体を用いたＦＲＡＭ（Ferro electric Random Access Memory）などがあげられる。しかしながら、フラッシュメモリは、構造が複雑なために高集積化が困難であり、しかも、アクセス時間が１００ｎｓ程度と遅いという欠点がある。一方、ＦＲＡＭにおいては、書き換え可能回数が少ないという問題が指摘されている。
【０００４】
これらの欠点を有さない不揮発性メモリとして注目されているのが、例えば「Wang et al., IEEE Trans. Magn. 33 (1997) p4498」に記載されているような、ＭＲＡＭ（Magnetic Random Access Memory）もしくはＭＲ（Magnetic resistance）メモリと呼ばれる磁気メモリであるＭＲＡＭは、構造が単純であるため高集積化が容易であり、また磁気モーメントの回転により記録を行うために、書き換え回数が大であると予測されている。しかも、提案された当初に問題があったアクセス時間についても、ＧＭＲ（Giant Magnetic Resistance）効果により高出力が得られるようになった現在では、大きく改善されてきている。
【０００５】
しかしながら、ＭＲＡＭには、構造上の本質的な課題が存在する。ＭＲＡＭにおける記録は、配線に電流を流すことによって発生する電流磁場によって記録層の磁化を回転させることによって行っている。ところが、高集積化によって、配線が細くなるにともない、書き込み線に流すことができる臨界電流値が下がるため、得られる磁界が小さくなり、被記録領域の保磁力を小さくせざるを得ない。これは、情報記憶素子の信頼性が低下することを意味する。また、磁界は、光や電子線のように絞ることができないため、高集積化した場合には、クロストークの大きな原因になると考えられる。これを防止するためにキーパ構造等も提案されているが、構造の複雑化は避けられない。以上のように、電流磁場による書き込みには本質的に多くの課題があり、電流磁場による書き込みが将来のＭＲＡＭにおける大きな欠点になる恐れがある。
【０００６】
ところで、このような欠点は、磁界を用いることなく磁化を制御することが可能であれば解消することができる。そして、磁界を用いることなく磁化を制御する手段として、例えば「Mattson et al., Phys. Rev. Lett. 77(1993) p.185」に記載されているように、強磁性体／半導体／強磁性体を積層して用いる手法が提案されている。
【０００７】
これは、強磁性体間の磁気的な結合が、中間層である半導体層のキャリア濃度に依存していることを利用するものである。強磁性体／半導体／強磁性体を積層した積層体では、中間層である半導体層のキャリア濃度を制御することにより、強磁性層間の磁気的結合を、例えば平行から反平行へと変化させることが可能である。そこで、一方の磁性層（固定層）の保磁力を大としておけば、他方の磁性層（可動層）の磁化を固定層に対して回転させることができる。特に電気的な入力で磁化を回転させる方法は、小型全固定素子を実現する技術として有望である。
【０００８】
これらの情報記憶素子の構造は種々報告されている。一例をあげると、特開平１１-３１７０７１号公報に開示されているように、情報記憶素子の構成要素を成す磁性体膜を含む各種膜がビット線およびワード線に対して平行に積層されている構造がある。これらの製造方法としては情報記憶素子の構成要素を成す磁性体膜を含む各種膜を形成後、フォトリソグラフィー技術とドライエッチング技術とによって所定の長方形等の形状に加工する。
【０００９】
上記構造を図４によって簡単に説明する。図４に示すように、ワード線１１（１１１、１１２、１１３）は例えば同一平面上に並列に配置されている。このワード線１１と所定の間隔を置いて、ビット線２１（２１１、２１２、２１３）が同一平面上にかつ上記ワード線１１に直交するように並列に配置されている。
【００１０】
さらに上記ワード線１１と上記ビット線２１とが交差するそれぞれの間には情報記憶素子３１（３１１〜３１９）が配置されている。この情報記憶素子３１は、例えば、磁気トンネル接合素子（ＭＴＪ素子：ＭＴＪはMagnetic Tunnel Junctionの略）もしくはトンネル磁気抵抗素子（ＴＭＲ素子：ＴＭＲはTunnel Magnetic Resistanceの略）で構成されている。
【００１１】
上記各情報記憶素子３１の上記ワード線１１側には反強磁性層を含む導電体層４１が形成されている。各導電体層４１は図示していない読み出し回路に接続されるコンタクト４５に接続している。
【００１２】
【発明が解決しようとする課題】
しかしながら、上記従来の技術では、以下のような課題が発生する。
【００１３】
課題の一つは、図５の（１）に示すように、記憶層３４を磁化するためにワード線１１およびビット線２１に電流を流さなければならない。簡単のためにワード線１１（１１１）に通電したときに発生する磁界のみを示し、ビット線２１に通電したときに発生する磁界は示さない。
【００１４】
今、書き換えたい情報記憶素子３１（３１１）と書き換えたくない情報記憶素子３１（３１２）に生じる磁界Ｈ１、Ｈ２の強度差が少ないため、電流値が適正ではない場合、例えば電流が過大に流れた場合には、隣接するビットの記憶層３４（３４２）の磁界まで書き換わる。逆に、過小な電流が流れた場合には、書き換えたいビットの記憶層３４（３４１）の磁界を書きかえることができないという問題を有している。この問題は、電流値の変動だけではなく、層間絶縁膜の厚さの変動等により各部位間の距離が変化する、もしくは磁性材料の感度の変化等によっても生じる。
【００１５】
課題の一つは、前記図５の（１）に示すように、情報記憶素子３１の直下にワード線１１を配置しているため、下層のトランジスタ回路と導通しているコンタクト４５をワード線１１、１１間に配置しようとすると、反強磁性層４２を横方向に延ばしてコンタクト４５を形成する必要が生じることである。
【００１６】
上記反強磁性層４２の端部では導通を確保するため、リソグラフィーによる合わせずれが発生した場合、図５の（２）に示すように、コンタクト４５と反強磁性層４２との接触面積（ｃ部）が狭くなる。これによって、抵抗値が上昇し、もしくは接触が確保できない状態になる。さらにずれの状態が悪化した場合、接触してはならない隣の反強磁性層と接触する、もしくは、それとの耐圧が確保できなくなる（ｄ部）という課題が発生する。
【００１７】
上記課題を解決するために各部の寸法を拡大する、各部位間の距離を広げる等の対策を講ずる必要がある。このような対策を行うと、素子の微細化が困難になる。
【００１８】
しかしながら、強磁性体／半導体／強磁性体を積層した積層体を製造する上で微細化が必要となるが、微細化を行うことによりコンタクトの合わせずれ等により、抵抗が上昇する、不良が発生することになる。さらに書き込みのための電流値の設定許容範囲が狭い。そこで本発明では、上記説明したような従来構造に伴う不具合を解決し、占有面積が小さく、特性に優れた情報記憶素子、その製造方法、およびその書き込み方法を提供する。
【００１９】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされた情報記憶装置およびその書き込み方法である。
【００２０】
本発明の情報記憶装置は、基板上に、同一平面上に並列に配置されたワード線と、前記ワード線と所定の間隔を置いて同一平面上にかつ前記ワード線に直交するように並列に配置されたビット線と、前記ワード線のうち隣接するワード線間と前記ビット線とが交差するそれぞれの位置に配置した情報記憶素子を備え、前記各情報記憶素子の記憶層が水平方向に磁化容易軸を有し、前記ビット線と前記ワード線とに電流を流して、所定の情報記憶素子に情報を書き込む情報記憶装置であり、前記情報を書き込む際には、前記ワード線のうち前記所定の情報記憶素子の下方領域を挟むように配置されている２本の第１ワード線に同方向の電流を流し、前記ワード線のうち前記所定の情報記憶素子に対し前記２本の第１ワード線のそれぞれ外側に配置された第２ワード線に前記第１ワード線とは逆方向に電流を流すものである。
【００２１】
上記情報記憶装置では、各情報記憶素子間下方にワード線が配置されていることから、一つの情報記憶素子に着目し、その情報記憶素子の下方領域両側に形成されている２本のワード線に同一方向に電流を流すことで、着目している情報記憶素子には２本のワード線で発生した合成磁界が発生することになり、着目している情報記憶素子の両側の情報記憶素子よりも強い磁界が発生することになる。したがって、着目した情報記憶素子のみを書きかえることが可能になる。このように、２本のワード線で発生する合成磁界によって情報記憶素子の書き換えが行えることから、書き換えたくない情報記憶素子に発生する磁界との差が大きくなるため、書き込みのための電流設定許容範囲が広くなる。また、着目している情報記憶素子に対し２本の第１ワード線のそれぞれ外側に配置された第２ワード線に第１ワード線とは逆方向に電流を流すことから、書き換えたくない隣接する情報記憶素子に生じる水平方向の磁界を緩和することができる。このように、２本のワード線で発生する合成磁界によって情報記憶素子の書き換えが行えることから、書き換えたくない情報記憶素子に発生する磁界との差が大きくなるため、書き込みのための電流設定許容範囲が広くなる。
【００２２】
本発明に係る情報記憶装置の書き込み方法は、基板上に、同一平面上に並列に配置されたワード線と、前記ワード線と所定の間隔を置いて同一平面上にかつ前記ワード線に直交するように並列に配置されたビット線と、前記ワード線のうち隣接するワード線間と前記ビット線とが交差するそれぞれの位置に配置した情報記憶素子を備え、前記各情報記憶素子の記憶層が水平方向に磁化容易軸を有し、前記ビット線と前記ワード線とに電流を流して、所定の情報記憶素子に情報を書き込む情報記憶装置の書き込み方法であり、前記ワード線のうち前記所定の情報記憶素子の下方領域を挟むように配置された２本の第１ワード線に同方向の電流を流し、かつ前記ワード線のうち前記所定の情報記憶素子に対し前記２本の第１ワード線のそれぞれ外側に配置された第２ワード線に前記第１ワード線とは逆方向に電流を流すことで前記２本の第１ワード線間上方の前記所定の情報記憶素子に情報を書き込む。
【００２３】
上記情報記憶装置の書き込み方法では、情報記憶素子間下方にワード線が配置され、情報記憶素子の下方領域を挟むように配置された２本の第１ワード線に同方向の電流を流し、かつ前記情報記憶素子に対し前記２本の第１ワード線のそれぞれ外側に配置された第２ワード線に前記第１ワード線とは逆方向に電流を流すことで前記２本の第１ワード線間上方の情報記憶素子に情報を書き込むことから、一つの情報記憶素子に着目すると、その情報記憶素子の下方領域を挟むように配置された２本のワード線に同方向の電流を流すことで、着目した情報記憶素子には２本のワード線で発生した合成磁界が発生することになり、着目している情報記憶素子の両側の情報記憶素子よりも強い磁界が発生することになる。したがって、着目した情報記憶素子のみを書きかえることが可能になる。また、着目している情報記憶素子に対し２本の第１ワード線のそれぞれ外側に配置された第２ワード線に第１ワード線とは逆方向に電流を流すことから、書き換えたくない隣接する情報記憶素子に生じる水平方向の磁界を緩和することができる。このように、２本のワード線で発生する合成磁界によって情報記憶素子の書き換えが行えることから、書き換えたくない情報記憶素子に発生する磁界との差が大きくなるため、書き込みのための電流設定許容範囲が広くなる。
【００２４】
【発明の実施の形態】
本発明の情報記憶装置に係る実施の形態を、図１によって説明する。図１は要部を示す斜視部分断面図である。なお、読み出し回路部分の図示は省略した。
【００２５】
図１に示すように、ワード線１１（１１１、１１２、１１３、１１４）は例えば同一平面上に並列に配置されている。このワード線１１と所定の間隔を置いて、ビット線２１（２１１、２１２、２１３）が同一平面上にかつ上記ワード線１１に直交するように並列に配置されている。
【００２６】
さらに上記隣接するワード線１１間と上記ビット線２１とが交差するそれぞれの位置には情報記憶素子３１（３１１〜３１９）が配置されている。この情報記憶素子３１は、例えば、磁気トンネル接合素子（ＭＴＪ素子：ＭＴＪはMagnetic Tunnel Junctionの略）もしくはトンネル磁気抵抗素子（ＴＭＲ素子：ＴＭＲはTunnel Magnetic Resistanceの略）で構成されている。
【００２７】
上記情報記憶素子３１の上記ワード線１１側には反強磁性層を含む導電体層４１が形成されている。各導電体層４１は図示していない読み出し回路に接続されるコンタクト４５に接続している。この図１に示した構造は一部であり、実デバイスでは上記構造の繰り返しとなる。
【００２８】
上記図１によって説明した情報記憶装置１はビット線２１とワード線１１とに電流を流したときに情報が記憶される。例えば、情報記憶素子３１（３１２）はその書き込み時にワード線１１（１１１）、ワード線１１（１１２）およびビット線２１（２１１）に電流を流して磁界を発生させ、情報記憶素子３１（３１２）の可変性強磁性層からなる記憶層３４に磁界の方向を記憶する。
【００２９】
一方、情報記憶素子３１の情報を読み出す時には、その情報記憶素子３１を挟むビット線２１とコンタクト４５との間に電圧を印加する。そして流れるセンス電流を検知して記憶情報の取り出しを行う。この情報記憶素子３１は、デジタル信号の０もしくは１を書き込むことにより、その抵抗値が変化することを利用している。
【００３０】
上記情報記憶装置１では、各情報記憶素子３１間下方にワード線１１が配置されていることから、一つの情報記憶素子３１に着目し、その情報記憶素子３１の下方領域両側に形成されている２本のワード線１１、１１に同一方向に電流を流した場合、着目している情報記憶素子３１には上記２本のワード線１１、１１で発生した合成磁界が発生することになり、着目している情報記憶素子３１の両側の情報記憶素子よりも強い磁界が発生することになる。したがって、着目した情報記憶素子３１のみを書きかえることが可能になる。このように、上記２本のワード線１１、１１で発生する合成磁界によって情報記憶素子３１の書き換えが行えることから、書き換えたくない情報記憶素子に発生する磁界との差が大きくなるため、書き込みのための電流設定許容範囲が広くなる。
【００３１】
また、上記情報記憶装置１では、ワード線１１、１１間に形成されるコンタクト４５が各導電体層４１直下に形成されることになる。そのため、各導電体層４１とコンタクト４５との合わせ余裕が大きくなり、各導電体層４１とコンタクト４５と接続不良が発生しなくなる。
【００３２】
次に、本発明に係る情報記憶装置の書き込み方法に係る実施の形態を以下に説明する。この書き込み方法は、隣り合う２本のワード線のさらに両側のワード線に逆方向の電流を流すことにより、書き換えたくない隣接する情報記憶素子３１の部分に生じる水平磁界を緩和する書き込み方法である。この場合、この方向の電流を強く流すことにより、この書き換えたくない隣接する情報記憶素子３１が逆方向に記録されることになるため、若干少ない電流を流したほうが良い場合もある。
【００３３】
この書き込み方法におけるワード線による磁界の発生方向を図４の（１）に示す。また、この場合の可変性強磁性層部分に生じる磁界およびその合成方向、強度を図４の（２）に示す。なお、図示は、主な磁界のみを示し、微弱な磁界の図示は省略した。
【００３４】
図４に示すように、書き換えたいビットの情報記憶素子３１（３１３）の記憶層３４（３４３）の水平方向の磁界は強くなり、その他の情報記憶素子３１（３１１）、３１（３１２）、３１（３１４）、３１（３１５）の水平方向の磁界は弱くなる。
【００３５】
以下、詳細を説明する。いま、図４の（１）に示すように、書き換えたい情報記憶素子３１（３１３）の下方両側のワード線１１（第１ワード線１１２、１１３）に図面下方の方向に電流を流す。また上記第１ワード線１１２、１１３の両側のワード線１１（第２ワード線１１１、１１４）に上記第１ワード線１１２、１１３とは反対の方向、すなわち図面上方の方向に電流を流す。この場合、各ワード線１１１、１１２、１１３、１１４より矢印で示す方向に磁界Ｈ１、Ｈ２、Ｈ３、Ｈ４が発生する。
【００３６】
次に、各記憶層３４における水平方向の磁界を検討する。図４（２）に示すように、ワード線１１２により発生した記憶層３４（３４３）を通る磁界Ｈ２−３とワード線１１３により発生した記憶層３４（３４３）を通る磁界Ｈ３−３とを合成すると磁界Ｈｓ−３となる。同様に、記憶層３４（３４２）、記憶層３４（３４４）に発生する磁界を合成すると磁界Ｈｓ−２、磁界Ｈｓ−４となる
【００３７】
いま、磁化容易軸が水平方向に設定されているとし、情報記憶素子３１の書き換えに寄与するＨｓの水平成分のみを見ると、記憶層３４２、記憶層３４４では小さく、記憶層３４３では大きいため、情報記憶素子３１（３１３）の情報のみ書き換えることができる。これは、磁界Ｈｓ−２、磁界Ｈｓ−４は、第２ワード線１１１、１１４により発生した磁界（水平方向成分）により第１ワード線１１２、１１３により発生した磁界（水平方向成分）が弱められるため、記憶層３４（３４３）を通る磁界Ｈｓ−３より十分に小さくなるからである。
【００３８】
よって、従来の構造と比較して、書き換えたい情報記憶素子と書き換えたくない情報記憶素子の磁界差が大きくなるため、書き込みのための電流設定許容範囲が広くなる。
【００３９】
なお、前記図１によって説明した情報記憶装置１においては、反強磁性層を含む導電体層４１の形成位置は、その導電体層４１上に形成された情報記憶素子３１の下方領域を挟んで隣り合う２本のワード線１１、１１間の中心上方に配置されている必要はなく、例えば図３の（１）に示すように、反強磁性層を含む導電体層４１は、隣り合う２本のワード線１１、１１間の中心上方からずれた位置に配置されていてもよい。すなわち、情報記憶素子３１が隣り合う２本のワード線１１、１１間の上方に配置されていればよい。このように、本発明の配置をとることによって、配置の自由度が向上する。
【００４０】
また、図３の（２）に示すように、隣り合う２本のワード線１１、１１間上方に反強磁性層を含む導電体層４１および情報記憶素子３１が平面レイアウト上、ワード線１１、１１に重なり合うことなく配置されていてもよい。
【００４１】
また図３の（３）に示すように、隣り合う２本のワード線１１、１１間上方に反強磁性層を含む導電体層４１および情報記憶素子３１が平面レイアウト上、ワード線１１、１１に重なり合うように配置して、情報記憶素子３１の断面積を広くして抵抗率を下げることも可能である。
【００４２】
【発明の効果】
以上、説明したように本発明の情報記憶装置によれば、各情報記憶素子間下方にワード線が配置されていることから、微細化が達成でき、従来の情報記憶素子に比べて単位面積当たりの情報記憶素子数を多くすることができる。また、書き込みのための電流設計許容範囲を広く設定することができる。
【００４４】
さらに、本発明の情報記憶装置の書き込み方法では、着目している情報記憶素子に対し２本の第１ワード線のそれぞれ外側に配置された第２ワード線に第１ワード線とは逆方向に電流を流すので、上記効果に加えて、書き換えたくない隣接する情報記憶素子に生じる水平方向の磁界を緩和することができる。このため、隣り合う２本のワード線で発生する合成磁界によって情報記憶素子の書き換えが行え、さらに書き換えたい情報記憶素子と書き換えたくない情報記憶素子とに発生する磁界の強さの差が大きくなるため、書き込みのための電流設定許容範囲がさらに広くできる。
【図面の簡単な説明】
【図１】 本発明の情報記憶装置に係る実施の形態の要部を示す斜視部分断面図である。
【図２】 本発明に係る第２の情報記憶装置の書き込み方法を説明する概略構成断面図である。
【図３】 本発明の情報記憶装置に係る実施の形態の変形例を示す概略構成断面図である。
【図４】 従来の情報記憶装置の要部を示す斜視部分断面図である。
【図５】 従来の情報記憶装置の課題を示す概略構成断面図である。
【符号の説明】
１…情報記憶装置、１１…ワード線、３１…情報記憶素子
Claims (2)
- 基板上に、同一平面上に並列に配置されたワード線と、
前記ワード線と所定の間隔を置いて同一平面上にかつ前記ワード線に直交するように並列に配置されたビット線と、
前記ワード線のうち隣接するワード線間と前記ビット線とが交差するそれぞれの位置に配置した情報記憶素子を備え、
前記各情報記憶素子の記憶層が水平方向に磁化容易軸を有し、
前記ビット線と前記ワード線とに電流を流して、所定の前記情報記憶素子に情報を書き込む情報記憶装置であり、
前記情報を書き込む際には、前記ワード線のうち所定の情報記憶素子の下方領域を挟むように配置されている２本の第１ワード線に同方向の電流を流し、
前記ワード線のうち前記所定の情報記憶素子に対し前記２本の第１ワード線のそれぞれ外側に配置された第２ワード線に前記第１ワード線とは逆方向に電流を流す
情報記憶装置。 - 基板上に、同一平面上に並列に配置されたワード線と、
前記ワード線と所定の間隔を置いて同一平面上にかつ前記ワード線に直交するように並列に配置されたビット線と、
前記ワード線のうち隣接するワード線間と前記ビット線とが交差するそれぞれの位置に配置した情報記憶素子を備え、
前記各情報記憶素子の記憶層が水平方向に磁化容易軸を有し、
前記ビット線と前記ワード線とに電流を流して、所定の情報記憶素子に情報を書き込む情報記憶装置の書き込み方法であり、
前記ワード線のうち前記所定の情報記憶素子の下方領域を挟むように配置された２本の第１ワード線に同方向の電流を流し、かつ前記ワード線のうち前記所定の情報記憶素子に対し前記２本の第１ワード線のそれぞれ外側に配置された第２ワード線に前記第１ワード線とは逆方向に電流を流すことで前記２本の第１ワード線間上方の前記所定の情報記憶素子に情報を書き込む
情報記憶装置の書き込み方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001393671A JP4370747B2 (ja) | 2001-12-26 | 2001-12-26 | 情報記憶装置およびその書き込み方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001393671A JP4370747B2 (ja) | 2001-12-26 | 2001-12-26 | 情報記憶装置およびその書き込み方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003197870A JP2003197870A (ja) | 2003-07-11 |
| JP4370747B2 true JP4370747B2 (ja) | 2009-11-25 |
Family
ID=27600610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001393671A Expired - Fee Related JP4370747B2 (ja) | 2001-12-26 | 2001-12-26 | 情報記憶装置およびその書き込み方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4370747B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3002759B1 (en) * | 2014-10-03 | 2020-08-05 | Crocus Technology S.A. | Method for writing in a magnetic device |
-
2001
- 2001-12-26 JP JP2001393671A patent/JP4370747B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003197870A (ja) | 2003-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7382643B2 (en) | Magnetoresistive effect element and magnetic memory device | |
| JP3583102B2 (ja) | 磁気スイッチング素子及び磁気メモリ | |
| US6404674B1 (en) | Cladded read-write conductor for a pinned-on-the-fly soft reference layer | |
| US6538920B2 (en) | Cladded read conductor for a pinned-on-the-fly soft reference layer | |
| US5953248A (en) | Low switching field magnetic tunneling junction for high density arrays | |
| JP5338666B2 (ja) | 磁壁ランダムアクセスメモリ | |
| CN108010548B (zh) | 磁存储器 | |
| US7848137B2 (en) | MRAM and data read/write method for MRAM | |
| JP2002314164A (ja) | 磁気トンネル素子及びその製造方法、薄膜磁気ヘッド、磁気メモリ、並びに磁気センサ | |
| JP2007273495A (ja) | 磁気メモリ装置及びその駆動方法 | |
| JPH11224483A (ja) | 固体メモリおよびメモリ形成方法 | |
| JP5545213B2 (ja) | 磁気ランダムアクセスメモリ及びその初期化方法 | |
| JP2008211008A (ja) | 磁気抵抗効果素子及び磁気メモリ装置 | |
| JP2008171882A (ja) | 記憶素子及びメモリ | |
| JP5472832B2 (ja) | 磁気メモリ | |
| JP5146846B2 (ja) | 磁気メモリセル及び磁気ランダムアクセスメモリ | |
| JP4667763B2 (ja) | 磁気記憶素子および半導体装置 | |
| US7486548B2 (en) | Magnetic memory device | |
| US7414882B2 (en) | Magnetic memory devices having rotationally offset magnetic storage elements therein | |
| JP4370747B2 (ja) | 情報記憶装置およびその書き込み方法 | |
| JP4492052B2 (ja) | 磁気記憶セルおよび磁気メモリデバイス | |
| JP2004296858A (ja) | 磁気記憶素子及び磁気記憶装置 | |
| JP5625380B2 (ja) | 磁気抵抗記憶素子及び磁気ランダムアクセスメモリ | |
| JP4065486B2 (ja) | 磁気抵抗効果膜の製造方法 | |
| JP2009146995A (ja) | 磁気記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040915 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071017 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080418 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090811 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090824 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |