JP2001267524A - 書込み及び読出し回路を有する磁気トンネル接合素子を利用した磁気ランダムアクセスメモリ - Google Patents
書込み及び読出し回路を有する磁気トンネル接合素子を利用した磁気ランダムアクセスメモリInfo
- Publication number
- JP2001267524A JP2001267524A JP2001021041A JP2001021041A JP2001267524A JP 2001267524 A JP2001267524 A JP 2001267524A JP 2001021041 A JP2001021041 A JP 2001021041A JP 2001021041 A JP2001021041 A JP 2001021041A JP 2001267524 A JP2001267524 A JP 2001267524A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- tunnel junction
- read
- magnetic tunnel
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Abstract
トンネル接合素子を利用した磁気メモリを提供する。 【解決手段】 読出し及び書込み回路を有する磁気トン
ネル接合素子を利用した磁気メモリは、ワードライン1
00と読出し用ビットライン110とが交差する点にそ
れぞれMTJ素子を配置してメモリセルを形成し、書込
み用ビットライン120を読出し用ビットライン110
と並んで配置した後、ワードラインから電流が書込み用
ビットライン120に磁気トンネル接合素子200の側
面及び底面を迂回して流れることができるようにする電
流迂回通路130を具備して構成する。
Description
路を有するマグネチックトンネル接合素子を利用した磁
気ランダムアクセスメモリに関する。
メモリ(Magnetic Random Acces
s Memory:MRAM)はそれぞれの磁気メモリ
セルがアレイ形状を有し、それぞれのメモリセルは磁気
トンネル接合素子を含んで構成されている。図1は、従
来の一般的な磁気メモリセルに含まれる磁気トンネル接
合の基本構造を模式的に示す図面である。
磁化方向が固定されている固定された強磁性層12と、
この強磁性層12を固定するために反強磁性結合を利用
できるように反強磁性層11が存在し、磁化の方向が固
定された層12に対して平行、または反平行に変わりう
る自由強磁性層14、及び固定された強磁性層12と自
由強磁性層14との間の絶縁性トンネル障壁13から構
成されている。
素子を用いた磁気ランダムアクセスメモリアレイの構造
を模式的に示す斜視図である。なお、この図はUS特許
5,640,343号に記載されているものである。図
2に示される磁気メモリアレイにおいて、磁気トンネル
接合(Magnetic Tunnel Juncti
on:以下「MTJ」という)の自由層の磁気状態は、
ワードラインとビットラインの各々に流れる電流に依存
する磁場の影響によって変化する。
は、このようなワードラインとビットラインに流れる電
流により、図3(A)に示されるような磁気トンネル接
合で形成される磁場の方向が、図3(B)及び図3
(C)に示されるように、固定された強磁性層の磁化と
平行または反平行な方向となるように、意図的に形成す
ることができないという問題があった。
うな問題点を改善するために創作されたものであり、ワ
ードラインとビットラインとが交差する点に形成された
磁気トンネル接合素子の自由強磁性層の磁化方向を効果
的に変えて自由強磁性層の磁気状態を読出し及び書込み
動作ができるようにする読出し及び書込み回路を有する
磁気トンネル接合素子を利用した磁気ランダムアクセス
メモリを提供することを目的とする。
めに、本発明に係る読出し及び書込み回路を有する磁気
トンネル接合素子を利用した磁気ランダムアクセスメモ
リは、読出し及び書込み回路を有する磁気トンネル接合
素子を利用した磁気ランダムアクセスメモリにおいて、
一定の間隔にストライプ状に配置されたワードライン
と、前記ワードラインと交差する方向にストライプ状に
配置され、互いに平行に配列された読出し用ビットライ
ン及び書込み用ビットラインと、前記ワードライン及び
前記読出し用ビットラインが互いに交差する点で前記ワ
ードライン及び読出し用ビットラインと接触するように
形成された磁気トンネル接合素子と、前記ワードライン
と前記書込み用ビットラインとそれぞれ接続されて前記
各磁気トンネル接合素子の側面及び底面を迂回して通る
ように形成された電流迂回通路とを具備して構成される
ことを特徴とする。(請求項1)
電流迂回通路は、それぞれ前記ワードラインに接続され
て前記磁気トンネル接合素子を垂直下方に通る貫通ホー
ル部と、前記書込み用ビットライン及び前記貫通ホール
部に接続されて前記磁気トンネル接合素子と接触した前
記読出し用ビットラインの底面を通るように形成された
底面通路部とを具備して構成されることを特徴とする。
(請求項2)
れ、磁化方向が固定されている固定された強磁性層と、
前記固定された強磁性層の磁化方向を固定させるために
反強磁性結合を利用できるようにする反強磁性層と、前
記磁化の方向が固定された強磁性層に対して磁化の方向
を平行または反平行方向に変わりうる自由強磁性層と、
前記磁化方向が固定された強磁性層と自由強磁性層との
間に形成された絶縁性トンネル障壁層とを具備して構成
される。(請求項3)
に係る読出し及び書込み回路を有する磁気トンネル接合
素子を利用した磁気メモリについて詳細に説明する。な
お、本発明はこの実施の形態のみに限定されるものでは
なく、本発明の技術的思想に基づく限りにおいて適宜に
変更することが可能である。本発明に係る磁気メモリ
は、自由強磁性層の磁気状態の読出し及び書込みを実行
できるようにする回路を具備した磁気トンネル接合素子
を利用した磁気メモリである。本発明は、ワードライン
とビットラインとが交差する点に形成された磁気トンネ
ル接合素子の書込み回路の構造を変更することにより、
自由強磁性層の磁化方向を効果的に変えることができ、
ワードラインとビットラインとが交差する点にランダム
アクセスすることができる構造を備えた磁気メモリを具
現化する。
路を有する磁気トンネル接合素子を利用した磁気メモリ
の概略的構造を示す斜視図である。図4に示されるよう
に、本発明に係る読出し及び書込み回路を有する磁気ト
ンネル接合素子を利用した磁気メモリは、選択された磁
気トンネル接合素子に情報を記録するための書込み動作
を実行する場合、電流が磁気トンネル接合素子を迂回で
きるようにする電流迂回通路130を形成したことを特
徴とする。
路を有する磁気トンネル接合素子を利用した磁気メモリ
は、このような電流迂回通路130を実際に活用できる
ようにするために、二本のビットライン110、120
をそれぞれ具備する。これらの二本のビットライン11
0、120はストライプ状に配列されたワードライン1
00と交差する方向にストライプ状に並んで配列されて
いるが、これら二本のビットラインのうち、一本は読出
し用ビットライン110であり、他方は書込み用ビット
ライン120である。
ドライン100と読出し用ビットライン110とが交差
する点において、二つの電極と接触するように形成され
る。そして、電流迂回通路130は、ワードライン10
0に接続され、磁気トンネル接合素子200の一側面に
非接触で近接して通るように垂直下方に形成された貫通
ホール部130aと、この貫通ホール部130aの端部
と接続され、磁気トンネル接合素子200の底面を非接
触でワードライン100と平行に通るようにして書込み
用ビットライン120と垂直に接続される底面通路部1
30bとから構成される。
部130bは、磁気トンネル接合素子200と直接接続
された読出し用ワードライン110の底面を絶縁層(図
示せず)を介して非接触で通るように構成されている。
従って、書込み用ビットライン120は、磁気トンネル
接合素子200とは同一平面内で離れた領域で読出し用
ビットライン110と平行に配置されるようになる。
て、ワードラインとビットラインとが交差する点の各々
に、MTJ素子を配置してメモリセルを形成し、それぞ
れ選択されたセルのみに限ってMTJの磁化方向を変え
ることができるような強度の電場を印加するようにす
る。
ビットラインとは別に用意して、書込み動作時に電流が
選択された各MTJ素子を迂回して書込み用ビットライ
ンを通じて流れるように構成することにより、MTJで
の自由層の磁化方向がワードラインと電流迂回通路に沿
って流れる電流によって固定された強磁性層の磁化の方
向と平行または反平行な方向となるように形成する。
響を及ぼす磁場を増加させることができる。さらに、こ
のような構造とすることにより、書込み時と読出し時の
いずれにおいてもワードラインとビットラインとが交差
する点でランダムアクセスを行なうことができるように
なる。
素子を利用した磁気メモリは以下のように動作する。図
4で書込みが「1」の場合、電流が矢印50の方向に流
れれば、MTJセルの磁場は矢印51の方向に形成され
る。このとき、MTJセルの自由強磁性層のスピン(磁
気モーメント)方向が、図5(A)に示すような固定さ
れた強磁性層の磁化方向と反対である、すなわち、印加
された磁場と同じ方向になり、メモリアレイにおいて
「1」状態として記憶される。
が流れる方向が反対であるから、図5(B)に示すよう
に磁化方向が固定された強磁性層の磁化方向と平行であ
る、すなわち、磁場が「1」の書込みの場合と反対方向
に形成されるようになるので、MTJ素子から成るメモ
リセルの自由強磁性層のスピン方向はメモリアレイにお
いて「0」状態として記憶されるようになる。
された状態において、MTJセルを通過する電流の大き
さが自由強磁性層と固定された強磁性層のスピン方向が
平行または反平行であるかによって変わることを利用し
て「1」、「0」状態を感知する。
を有する磁気トンネル接合素子を利用した磁気メモリの
製作方法は次の通りである。まず、図6(A)に示すよ
うに、基板1000上にマスク等を介して従来公知の方
法で金属を蒸着することにより回路をパターニングし、
書込み用ビットライン120及び電流迂回通路の底面通
路部130bを形成する。
00及び書込み用ビットライン120と底面通路部13
0bの上面に絶縁層300を塗布する。続いて、図7
(A)に示すように、絶縁層300上にマスク等を介し
て従来公知の方法で金属を蒸着することにより回路をパ
ターニングし、書込み用ビットライン120と平行に読
出し用ビットライン110を形成する。
ビットライン110上に磁気トンネル接合素子200を
形成する。さらに、図8(A)に示すように、磁気トン
ネル素子200の上面のみが露出されるよう全面的に絶
縁層301を塗布する。
迂回通路の貫通ホール部を形成するための貫通ホール3
02を形成し、その内部に金属を蒸着させ電流迂回通路
の貫通ホール部130aを形成する。そして、図9に示
すように、マスク等を介して従来公知の方法を用いて金
属を蒸着することによりパターニングして貫通ホール部
130aの上面と磁気トンネル接合素子200の上面と
が接触するように前記したような書込みと読出しの二つ
のビットラインと交差する方向にワードライン100を
形成する。
係る読出し及び書込み回路を有する磁気トンネル接合素
子を利用した磁気メモリは、ワードラインと読出し用ビ
ットラインとが交差する点にそれぞれMTJ素子を配置
してメモリセルを形成し、書込み用ビットラインを読出
し用ビットラインと並んで配置した後、ワードラインか
ら電流が書込み用ビットラインに磁気トンネル接合素子
の側面及び底面を迂回して流れることができるようにす
る電流迂回通路を具備して構成される。
選択されたセルのみに限ってMTJの磁化方向を変える
ことができる強度の電場を印加できるようにするもので
ある。これによって書込み動作時にはMTJでの自由層
の磁化方向が、ワードラインと電流迂回通路に沿って流
れる電流により固定された強磁性層の磁化の方向と平
行、または反平行な方向になるように形成される。従っ
て、このような迂回電流がMTJに影響を及ぼす磁場を
増加させるように作用する。
路を有する磁気トンネル接合素子を利用した磁気メモリ
は、このような構造を有することにより、書込み時と読
出し時に共にワードラインとビットラインとが交差する
点でランダムアクセスすることができるようになる。こ
のような構造は、既存の金属と誘電体のリソグラフィ工
程と磁気物質の多重層の蒸着技術、隔壁形成及び貫通ホ
ールの製造技術を利用して具現化することができる。
構造を示す図面である。
ダムアクセスメモリの構造及び動作を示す図面である。
る動作により各磁気トンネル接合素子及びその磁性層に
形成される磁気モーメントの方向を示す図面である。
気トンネル接合素子を利用した磁気ランダムアクセスメ
モリの構造及び動作を示す図面である。
より各磁気トンネル接合素子の磁性層に形成される磁気
モーメントの方向を示す図面である。
及び書込み回路を有する磁気トンネル接合素子を利用し
た磁気ランダムアクセスメモリの製作方法を工程段階別
に示す断面図である。
及び書込み回路を有する磁気トンネル接合素子を利用し
た磁気ランダムアクセスメモリの製作方法を工程段階別
に示す断面図である。
及び書込み回路を有する磁気トンネル接合素子を利用し
た磁気ランダムアクセスメモリの製作方法を工程段階別
に示す断面図である。
ネル接合素子を利用した磁気ランダムアクセスメモリの
製作方法を工程段階別に示す断面図である。
Claims (3)
- 【請求項1】 読出し及び書込み回路を有する磁気トン
ネル接合素子を利用した磁気ランダムアクセスメモリに
おいて、 一定の間隔にストライプ状に配置されたワードライン
と、 前記ワードラインと交差する方向にストライプ状に配置
され、互いに平行に配列された読出し用ビットライン及
び書込み用ビットラインと、 前記ワードライン及び前記読出し用ビットラインが互い
に交差する点で前記ワードライン及び読出し用ビットラ
インと接触するように形成された磁気トンネル接合素子
と、 前記ワードラインと前記書込み用ビットラインとそれぞ
れ接続されて前記各磁気トンネル接合素子の側面及び底
面を迂回して通るように形成された電流迂回通路とを具
備して構成されることを特徴とする読出し及び書込み回
路を有する磁気トンネル接合素子を利用した磁気ランダ
ムアクセスメモリ。 - 【請求項2】 前記電流迂回通路は、 それぞれ前記ワードラインに接続されて前記磁気トンネ
ル接合素子を垂直下方に通る貫通ホール部と、 前記書込み用ビットライン及び前記貫通ホール部に接続
されて前記磁気トンネル接合素子と接触した前記読出し
用ビットラインの底面を通るように形成された底面通路
部とを具備して構成されることを特徴とする請求項1に
記載の読出し及び書込み回路を有する磁気トンネル接合
素子を利用した磁気ランダムアクセスメモリ。 - 【請求項3】 前記磁気トンネル接合素子はそれぞれ、 磁化方向が固定されている固定された強磁性層と、 前記固定された強磁性層の磁化方向を固定させるために
反強磁性結合を利用できるようにする反強磁性層と、 前記磁化の方向が固定された強磁性層に対して磁化の方
向を平行または反平行方向に変わりうる自由強磁性層
と、 前記磁化方向が固定された強磁性層と自由強磁性層との
間に形成された絶縁性トンネル障壁層とを具備して構成
されることを特徴とする請求項1に記載の読出し及び書
込み回路を有する磁気トンネル接合素子を利用した磁気
ランダムアクセスメモリ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR00-5489 | 2000-02-03 | ||
KR10-2000-0005489A KR100366702B1 (ko) | 2000-02-03 | 2000-02-03 | 쓰기 및 읽기 회로를 갖는 자기 터널 접합 소자를 이용한자기 랜덤 액세스 메모리 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001267524A true JP2001267524A (ja) | 2001-09-28 |
Family
ID=19644266
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001021041A Withdrawn JP2001267524A (ja) | 2000-02-03 | 2001-01-30 | 書込み及び読出し回路を有する磁気トンネル接合素子を利用した磁気ランダムアクセスメモリ |
Country Status (3)
Country | Link |
---|---|
US (1) | US6479848B2 (ja) |
JP (1) | JP2001267524A (ja) |
KR (1) | KR100366702B1 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004003921A2 (en) * | 2002-06-28 | 2004-01-08 | Freescale Semiconductor, Inc. | Mram architecture with electrically isolated read write circuitry |
JP2004119904A (ja) * | 2002-09-27 | 2004-04-15 | Nec Corp | 磁気ランダムアクセスメモリ及びその製造方法 |
JP2004179489A (ja) * | 2002-11-28 | 2004-06-24 | Renesas Technology Corp | 磁気半導体記憶装置 |
US6897532B1 (en) * | 2002-04-15 | 2005-05-24 | Cypress Semiconductor Corp. | Magnetic tunneling junction configuration and a method for making the same |
US6914806B2 (en) | 2002-04-03 | 2005-07-05 | Renesas Technology Corp. | Magnetic memory device |
JP2006518937A (ja) * | 2003-01-31 | 2006-08-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 低消費電力且つ高選択度のためのmramアーキテクチャ |
JP4811627B2 (ja) * | 2002-01-16 | 2011-11-09 | マイクロン テクノロジー, インク. | 磁気抵抗メモリデバイス及びアセンブリ、及び情報の記憶及び再生方法 |
JP2012151307A (ja) * | 2011-01-19 | 2012-08-09 | Tdk Corp | スピン伝導素子 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100390978B1 (ko) * | 2000-12-28 | 2003-07-12 | 주식회사 하이닉스반도체 | 마그네틱 램 |
US6693821B2 (en) * | 2001-06-28 | 2004-02-17 | Sharp Laboratories Of America, Inc. | Low cross-talk electrically programmable resistance cross point memory |
US6925001B2 (en) * | 2001-06-28 | 2005-08-02 | Sharp Laboratories Of America, Inc. | Electrically programmable resistance cross point memory sensing method |
KR100802262B1 (ko) * | 2001-06-30 | 2008-02-11 | 주식회사 하이닉스반도체 | 자기저항램과 그의 셀 및 셀 어레이 |
JP3884312B2 (ja) * | 2002-03-28 | 2007-02-21 | 株式会社東芝 | 磁気記憶装置 |
JP4208500B2 (ja) * | 2002-06-27 | 2009-01-14 | 株式会社ルネサステクノロジ | 薄膜磁性体記憶装置 |
CN1184643C (zh) * | 2002-07-29 | 2005-01-12 | 财团法人工业技术研究院 | 具有低写入电流的磁性随机存取内存 |
US6711053B1 (en) * | 2003-01-29 | 2004-03-23 | Taiwan Semiconductor Manufacturing Company | Scaleable high performance magnetic random access memory cell and array |
JP2004273656A (ja) * | 2003-03-07 | 2004-09-30 | Taiyo Yuden Co Ltd | Epir素子及びそれを利用した半導体装置 |
US20050230724A1 (en) * | 2004-04-16 | 2005-10-20 | Sharp Laboratories Of America, Inc. | 3D cross-point memory array with shared connections |
KR100817061B1 (ko) | 2006-09-26 | 2008-03-27 | 삼성전자주식회사 | 기입 전류와 같은 방향의 금지 전류를 흐르게 하는마그네틱 램 |
US7859069B2 (en) * | 2007-03-16 | 2010-12-28 | Seagate Technology Llc | Magnetic storage element with storage layer magnetization directed for increased responsiveness to spin polarized current |
US8004881B2 (en) * | 2007-12-19 | 2011-08-23 | Qualcomm Incorporated | Magnetic tunnel junction device with separate read and write paths |
US9172030B2 (en) * | 2011-07-15 | 2015-10-27 | The Johns Hopkins University | Magneto-electronic devices and methods of production |
US11164638B2 (en) * | 2018-07-03 | 2021-11-02 | Samsung Electronics Co., Ltd. | Non-volatile memory device |
CN111833931B (zh) * | 2019-04-22 | 2022-07-08 | 上海新微技术研发中心有限公司 | 磁随机存取存储器及其制备方法 |
CN111833930B (zh) * | 2019-04-22 | 2022-07-08 | 上海新微技术研发中心有限公司 | 磁随机存取存储器及其制备方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5640343A (en) * | 1996-03-18 | 1997-06-17 | International Business Machines Corporation | Magnetic memory array using magnetic tunnel junction devices in the memory cells |
US5946228A (en) * | 1998-02-10 | 1999-08-31 | International Business Machines Corporation | Limiting magnetic writing fields to a preferred portion of a changeable magnetic region in magnetic devices |
-
2000
- 2000-02-03 KR KR10-2000-0005489A patent/KR100366702B1/ko active IP Right Grant
-
2001
- 2001-01-10 US US09/756,721 patent/US6479848B2/en not_active Expired - Lifetime
- 2001-01-30 JP JP2001021041A patent/JP2001267524A/ja not_active Withdrawn
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4811627B2 (ja) * | 2002-01-16 | 2011-11-09 | マイクロン テクノロジー, インク. | 磁気抵抗メモリデバイス及びアセンブリ、及び情報の記憶及び再生方法 |
US6914806B2 (en) | 2002-04-03 | 2005-07-05 | Renesas Technology Corp. | Magnetic memory device |
US6897532B1 (en) * | 2002-04-15 | 2005-05-24 | Cypress Semiconductor Corp. | Magnetic tunneling junction configuration and a method for making the same |
WO2004003921A3 (en) * | 2002-06-28 | 2005-11-24 | Freescale Semiconductor Inc | Mram architecture with electrically isolated read write circuitry |
WO2004003921A2 (en) * | 2002-06-28 | 2004-01-08 | Freescale Semiconductor, Inc. | Mram architecture with electrically isolated read write circuitry |
CN100437818C (zh) * | 2002-06-28 | 2008-11-26 | 飞思卡尔半导体公司 | 具有电隔离的读写电路的mram结构 |
JP4596229B2 (ja) * | 2002-09-27 | 2010-12-08 | 日本電気株式会社 | 磁気ランダムアクセスメモリ及びその製造方法 |
JP2004119904A (ja) * | 2002-09-27 | 2004-04-15 | Nec Corp | 磁気ランダムアクセスメモリ及びその製造方法 |
JP4664573B2 (ja) * | 2002-11-28 | 2011-04-06 | ルネサスエレクトロニクス株式会社 | 磁気半導体記憶装置 |
JP2004179489A (ja) * | 2002-11-28 | 2004-06-24 | Renesas Technology Corp | 磁気半導体記憶装置 |
JP2006518937A (ja) * | 2003-01-31 | 2006-08-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 低消費電力且つ高選択度のためのmramアーキテクチャ |
JP4932471B2 (ja) * | 2003-01-31 | 2012-05-16 | エヌエックスピー ビー ヴィ | 低消費電力且つ高選択度のためのmramアーキテクチャ |
JP2012151307A (ja) * | 2011-01-19 | 2012-08-09 | Tdk Corp | スピン伝導素子 |
Also Published As
Publication number | Publication date |
---|---|
KR20010077599A (ko) | 2001-08-20 |
KR100366702B1 (ko) | 2003-01-08 |
US20020122338A1 (en) | 2002-09-05 |
US6479848B2 (en) | 2002-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001267524A (ja) | 書込み及び読出し回路を有する磁気トンネル接合素子を利用した磁気ランダムアクセスメモリ | |
US6538920B2 (en) | Cladded read conductor for a pinned-on-the-fly soft reference layer | |
US6404674B1 (en) | Cladded read-write conductor for a pinned-on-the-fly soft reference layer | |
KR100902696B1 (ko) | 스핀 주입 ram 및 그 기록방식 | |
KR100948009B1 (ko) | Mtj mram 셀, mtj mram 셀들의 어레이, 및 mtj mram 셀을 형성하는 방법 | |
JP3677455B2 (ja) | 不揮発性磁気記憶装置およびその製造方法 | |
US8791534B2 (en) | Magnetic memory device and magnetic memory | |
US6542398B2 (en) | Magnetic random access memory | |
JP2002520873A (ja) | 低切替磁界磁性トンネル接合 | |
JP2005229099A (ja) | 積層可能な構造を有する高密度磁気ランダムアクセスメモリ(mram)のための方法および装置 | |
US7095648B2 (en) | Magnetoresistive memory cell array and MRAM memory comprising such array | |
US7132707B2 (en) | Magnetic random access memory array with proximate read and write lines cladded with magnetic material | |
KR100434958B1 (ko) | 마그네틱 램 | |
WO2010053039A1 (ja) | 磁性記憶素子の初期化方法 | |
JP2003188359A (ja) | 磁気的に軟らかい合成フェリ磁性体基準層を含む磁気抵抗素子 | |
KR100975803B1 (ko) | Mtj mram 셀, mtj mram 셀들의 어레이, 및 mtj mram 셀을 형성하는 방법 | |
US7414882B2 (en) | Magnetic memory devices having rotationally offset magnetic storage elements therein | |
KR100443120B1 (ko) | 기억 셀 장치 및 제조 방법 | |
US20090040663A1 (en) | Magnetic memory | |
KR20040003479A (ko) | 자기 랜덤 액세스 메모리 디바이스의 셀 구조 및 그제조방법 | |
KR100624593B1 (ko) | Sal층을 갖는 mram | |
JP2004031640A (ja) | 磁気メモリ装置 | |
RU2704732C1 (ru) | Ячейка магнитной памяти с произвольным доступом | |
TW503393B (en) | Magneto-resistance random access memory array having pseudo spin valve | |
JP4370747B2 (ja) | 情報記憶装置およびその書き込み方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051003 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061102 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090514 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090525 |