JP2004273656A - Ｅｐｉｒ素子及びそれを利用した半導体装置 - Google Patents
Ｅｐｉｒ素子及びそれを利用した半導体装置 Download PDFInfo
- Publication number
- JP2004273656A JP2004273656A JP2003060965A JP2003060965A JP2004273656A JP 2004273656 A JP2004273656 A JP 2004273656A JP 2003060965 A JP2003060965 A JP 2003060965A JP 2003060965 A JP2003060965 A JP 2003060965A JP 2004273656 A JP2004273656 A JP 2004273656A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- epir
- thin film
- crystal grains
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of the switching material, e.g. layer deposition
- H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
Abstract
【課題】量産性に優れた実用性の高いＥＰＩＲ素子を提供する。
【解決手段】ＥＰＩＲ素子は、各種基板上に、下部電極層，ＣＭＲ薄膜層，上部電極層を順に積層したものである。下部電極層であるＰｔ多結晶薄膜１０は、柱状のＰｔ結晶粒１０Ａ，１０Ｂ，１０Ｃ，・・を含んでいるが、それらのうちの９０％以上が（１１１）配向を有する。Ｐｔ結晶粒１０Ａ，１０Ｂ，１０Ｃ，・・の各最表面上には、柱状のＰＣＭＯ結晶粒群２０Ａ，２０Ｂ，２０Ｃ，・・がそれぞれ局部的にエピタキシャル成長している。そして、各ＰＣＭＯ結晶粒群２０Ａ，２０Ｂ，２０Ｃ，・・に含まれる結晶粒の基板面法線方向に垂直な結晶面は、（１００）ｐ，（１１０）ｐ，（１１１）ｐのいずれか１つとなっている。
【選択図】 図１
【解決手段】ＥＰＩＲ素子は、各種基板上に、下部電極層，ＣＭＲ薄膜層，上部電極層を順に積層したものである。下部電極層であるＰｔ多結晶薄膜１０は、柱状のＰｔ結晶粒１０Ａ，１０Ｂ，１０Ｃ，・・を含んでいるが、それらのうちの９０％以上が（１１１）配向を有する。Ｐｔ結晶粒１０Ａ，１０Ｂ，１０Ｃ，・・の各最表面上には、柱状のＰＣＭＯ結晶粒群２０Ａ，２０Ｂ，２０Ｃ，・・がそれぞれ局部的にエピタキシャル成長している。そして、各ＰＣＭＯ結晶粒群２０Ａ，２０Ｂ，２０Ｃ，・・に含まれる結晶粒の基板面法線方向に垂直な結晶面は、（１００）ｐ，（１１０）ｐ，（１１１）ｐのいずれか１つとなっている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、磁気抵抗効果を有する材料におけるパルス電界誘起抵抗変化を利用した素子及びそれを用いた半導体装置に関するものである。
【０００２】
【背景技術】
近年、フラッシュメモリに代わる高速動作可能な次世代の不揮発性ランダムアクセスメモリＮＶＲＡＭ（Ｎｏｎｖｏｌａｔｉｌｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）として、ＦｅＲＡＭ（Ｆｅｒｒｏ−ｅｌｅｃｔｒｉｃ ＲＡＭ），ＭＲＡＭ（Ｍａｇｎｅｔｉｃ ＲＡＭ），ＯＵＭ（Ｏｖｏｎｉｃ Ｕｎｉｆｉｅｄ Ｍｅｍｏｒｙ）などの様々なデバイス構造が提案されており、高性能化，高信頼性化，低コスト化，及びプロセス整合性という観点から検討が行われている。
【０００３】
しかし、理想的な汎用のメモリ，いわゆるユニバーサルメモリには、ＳＲＡＭのような高速アクセスが可能，ＤＲＡＭのような高集積化が可能，フラッシュメモリのような不揮発性があること，低消費電力であることが要求されるが、上述した各メモリは、それらの要求に応えるものとはなっていない。
【０００４】
前記各メモリの特長を挙げると、次の通りである。
（１）ＦｅＲＡＭ−酸化物強誘電体の自発分極反転現象を利用したものであり、低消費電力、高速動作を特徴とする。既に実用化されているものの、信頼性，セル面積の縮小化，高コスト，破壊読出しという点で劣る。
（２）ＭＲＡＭ−巨大磁気抵抗効果（ＧＭＲ ； Ｇｉａｎｔ Ｍａｇｎｅｔｏ−ｒｅｓｉｓｔａｎｃｅ）を利用したものである。強磁性トンネル効果素子は、Ｆｅ，Ｃｏ，Ｎｉなどからなる２つの強磁性体層を、Ａｌ２Ｏ３などによる極めて薄い絶縁層（トンネル障壁層）で挟んだ構造を有し、強磁性体層の磁化（スピン）の向き変化させることにより、絶縁層を介して流れるトンネル電流の大きさを制御し、メモリ効果を発現する。書き込み時の磁化反転における消費電力が高い，微細化が困難という問題点がある。
（３）ＯＵＭ−カルコゲナイト材料の熱的相変態をベースとしたメモリである。低コスト，プロセス整合性の面において優位にたつが、熱的動作ゆえに微細化や高速動作の面で問題が残る。
【０００５】
このような既存のメモリに対し、よりユニバーサルメモリの概念に近づいた新たな不揮発性ランダムアクセスメモリとして、ヒューストン大学の Ｓｈａｎｇｑｕｉｎｇ Ｌｉｕや Ａｌｅｘ Ｉｇｎａｔｉｅｖ らによって発明された抵抗性ランダムアクセスメモリ（Ｒｅｓｉｓｔａｎｃｅ ＲＡＭ，以下「ＲＲＡＭ」という）がある。このＲＲＡＭは、コロサル（超巨大）磁気抵抗効果（Ｃｏｌｏｓｓａｌ Ｍａｇｎｅｔｏ−ｒｅｓｉｓｔａｎｃｅ：ＣＭＲ）を有する材料において新規に発見された現象である電界パルス誘起抵抗（Ｅｌｅｃｔｒｉｃａｌ−Ｐｕｌｓｅ−Ｉｎｄｕｃｅｄ Ｒｅｓｉｓｔａｎｃｅ）効果（以下「ＥＰＩＲ効果」という）を利用した抵抗ランダムアクセスメモリデバイスである（特許文献１，非特許文献１，非特許文献２参照）。なお、以下の説明では、コロサル（超巨大）磁気抵抗効果、すなわち磁場誘起による反強磁性絶縁体−強磁性金属転移（Ｆｉｅｌｄ−ｉｎｄｕｃｅｄ ａｎｔｉ−ｆｅｒｒｏｍａｇｎｅｔｉｃ ｉｎｓｕｌａｔｏｒ ｔｏ ｆｅｒｒｏｍａｇｎｅｔｉｃ ｍｅｔａｌ ｔｒａｎｓｉｔｉｏｎ）現象によって特徴付けられる磁場印加に伴う数桁にもおよぶ電気抵抗率変化を示すペロブスカイト型構造をもつ材料を、ＣＭＲ材料と定義する。また、ＥＰＩＲ効果を利用した素子を、ＥＰＩＲ素子と定義する。
【０００６】
ＣＭＲ材料としては、ペロブスカイト型構造を有するＭｎ系酸化物材料が代表的なものであり、上述したように、磁場誘起による反強磁性絶縁体−強磁性金属転移現象に関連した数桁にも及ぶ磁場依存の抵抗率変化を示す。しかし、材料単体で大きな磁気抵抗効果を得るためには、相当大きな印加磁場（数テスラオーダー）を必要とする。また、上述したＭＲＡＭと同様、ＣＭＲ材料の１００％に近いスピン偏極率を利用した０．１テスラ程度の弱磁場での動作を可能とする磁気トンネル構造をもった素子においても、高度な界面制御が必要であるなどの問題点がある。なお、これらＭｎ系酸化物材料においては、抵抗変化を制御するための外部摂動として、磁場以外の電場や光などでもスイッチング可能であることが発見されたが（特許文献２，特許文献３参照）、いずれも低温域における動作であり、必ずしも実用的とはいえない。
【０００７】
一方、ＥＰＩＲ効果を有するＣＭＲ材料としては、３ｄ遷移金属元素を中心とする酸素八面体のネットワークを基本としたペロブスカイト構造を有するもの，具体的には、Ｐｒ１−ｘＣａｘＭｎＯ３（以下「ＰＣＭＯ」という），Ｌａ１−ｘＣａｘＭｎＯ３，Ｌａ１−ｘＳｒｘＭｎＯ３，Ｇｄ０．７Ｃａ０．３ＢａＣｏ２Ｏ５＋５などが典型的な例である。これらのうち、ｘ＝０．３付近の組成をもつＰＣＭＯが最も広い抵抗値変化幅を持つとされている。
【０００８】
このようなＣＭＲ材料におけるＥＰＩＲ効果は、室温においても、磁場印加の必要なしに数桁にわたる抵抗変化が現われるという極めて画期的なものである。この現象を利用したＲＲＡＭは、磁場を一切必要としないため、上述したＭＲＡＭと異なって消費電力が極めて低い。また、微細化，高集積化も容易であり、抵抗変化のダイナミックレンジがＭＲＡＭに比べて格段に広いため、多値記憶が可能であるという優れた特長を有する。
【０００９】
実際のメモリデバイスにけるＣＭＲ材料部分の基本構造は極めて単純で、基板主面上に、下部電極層，ＣＭＲ薄膜層，上部電極層を順に積層すればよい。上部電極層及び下部電極層の間に印加する電気的パルスの極性，電圧，パルス幅を数十ｎｓから数μｓの広範囲で制御することで、上下の電極層に挟まれたＣＭＲ薄膜層の抵抗を変化させることで、メモリ動作を行うことができる。それらのパルス印加によって変化したＣＭＲ薄膜層の抵抗値は、パルス印加後も長期にわたって保持されるため、例えば低抵抗状態を論理値の”０”、高抵抗状態を論理値の”１”とすることで不揮発性のメモリ機能を得ることができる。更に、パルス幅，印加電圧，パルス数を制御することにより、ＭＲＡＭで得られている抵抗値変化の数百倍以上のマージンでの段階的抵抗値変化による多値記憶も実現可能である。
【００１０】
ところで、以上のような積層構造における電極材料としては、Ｐｔ，Ｉｒ，Ｒｕ，Ｐｈ，Ａｇ，Ａｕ，Ａｌ，Ｔａなどの金属系，あるいは、ＣＭＲ材料よりも導電性の高いＹＢａ２Ｃｕ３Ｏ７−ｘ，ＲｕＯ２，ＩｒＯ２，ＳｒＲｕＯ３などの酸化物，ＴａＳｉＮ，ＴｉＮ，ＴｉＳｉＮ，ＭｏＮなどの窒化物系化合物が用いられるが、下部電極層は、ＣＭＲ層形成時において４００℃〜６００℃の高温であって、かつ高酸素分圧雰囲気に暴露される。このため、下部電極層に使用する材料の選択幅は狭められる。
【００１１】
また、下部電極の選択にあたっては、ＣＭＲ材料との格子整合という観点も考慮する必要がある。優れたＥＰＩＲ効果を発現するＣＭＲ材料は、理想的な立方晶ペロブスカイト構造から歪んでおり、またそれに伴って遷移金属−酸素間の結合ネットワークが大きく屈曲して異方的性質を生ずる。このため、結晶軸配列を無視したランダム配向のＣＭＲ薄膜では、セル面積の微小化に伴って基板面内での特性均一性や、ロット間でのプロセス再現性の問題が顕在化する。また、このような格子整合に伴う下地構造伝達によるＣＭＲ材料の結晶化促進や、高結晶化による特性向上に対しても配慮する必要がある。
【００１２】
従って、量産を視野に入れた特性改善や特性制御を行うためには、▲１▼配向制御が容易であり、かつＣＭＲ材料と格子整合性をもつ下部電極材料を選択するとともに、▲２▼エピタキシャル成長するＣＭＲ結晶の基板法線方向における結晶軸の配向性を揃えることが有効であると考えられる。
【００１３】
【特許文献１】
米国特許第６，２０４，１３９号明細書
【特許文献２】
特開平１０−２６１２９１号公報
【特許文献３】
特開平１０−２５５４８１号公報
【非特許文献１】
Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒ， ７６， ２７４９−２７５１ （２０００）， ”Ｅｌｅｃｔｒｉｃａｌ−ｐｕｌｓｅ−ｉｎｄｕｃｅｄ ｒｅｖｅｒｓｉｂｌｅ ｒｅｓｉｓｔａｎｃｅ ｅｆｆｅｃｔ ｉｎ ｍａｇｎｅｔｏ−ｒｅｓｉｓｔｉｖｅ ｆｉｌｍｓ，”
【非特許文献２】
日経マイクロデバイス２００３年，１月号、ｐｐ．７２−８３
【００１４】
【発明が解決しようとする課題】
しかしながら、上述した従来のＣＭＲ薄膜層／下部電極層の積層構造における配向性制御の検討は、単結晶酸化物基板を用いた完全エピタキシャルによる構造のみを対象としており、量産性の面からすれば必ずしも現実的とはいえない。
【００１５】
本発明は、このような点に着目したもので、その目的は、量産性に優れた実用性の高いＥＰＩＲ素子及び半導体装置を提供することである。本発明の他の目的は、ＥＰＩＲ特性の向上，基板面内での特性均一性の改善，ロット間でのプロセス再現性の改善を図ったＥＰＩＲ素子及び半導体装置を提供することである。
【００１６】
【課題を解決するための手段】
前記目的を達成するため、本発明は、下部電極層，ＣＭＲ材料薄膜層，上部電極層の順で積層された構造を有するＥＰＩＲ素子であって、ＣＭＲ材料と格子整合性のよい多結晶貴金属系電極層上に、ＣＭＲ材料薄膜を配向制御して形成したことを特徴とする。
【００１７】
他の発明は、貴金属単体もしくはそれらの合金を主成分とした金属材料によって前記下部電極層を形成するとともに、該下部金属電極層の多くの基板面垂直方向の結晶方位の整列が（１１１）配向を有し、前記ＣＭＲ材料薄膜層の結晶粒の多くが、前記下部金属電極層の（１１１）面を最表面とする金属結晶粒上に局所的にエピタキシャル成長したことを特徴とする。
【００１８】
更に他の発明は、貴金属単体もしくはそれらの合金を主成分とした金属材料によって前記下部電極層を形成するとともに、前記ＣＭＲ材料薄膜層の結晶粒の多くが、前記下部金属電極層の結晶粒上に局所的にエピタキシャル成長し、該エピタキシャル成長したＣＭＲ材料薄膜層の結晶粒群の基板面法線方向に垂直な結晶面が、（１００）ｐ，（１１０）ｐ，（１１１）ｐのいずれか１つであることを特徴とする。
【００１９】
更に他の発明は、貴金属単体もしくはそれらの合金を主成分とした金属材料によって前記下部電極層を形成するとともに、該下部金属電極層の多くが（１１１）配向を有し、前記ＣＭＲ材料薄膜層の結晶粒の多くが、前記下部金属電極層の（１１１）面を最表面とする金属結晶粒上に局所的にエピタキシャル成長し、該エピタキシャル成長したＣＭＲ材料薄膜層の結晶粒群の基板面法線方向に垂直な結晶面が、（１００）ｐ，（１１０）ｐ，（１１１）ｐのいずれか１つであることを特徴とする。
【００２０】
本発明の前記及び他の目的，特徴，利点は、以下の詳細な説明及び添付図面から明瞭になろう。
【００２１】
【発明の実施の形態】
＜基本的事項＞・・・本発明は、次のようなＰｔ多結晶薄膜上に成長させたＰＣＭＯ薄膜に関する知見に基づくものである。すなわち、Ｐｔ多結晶薄膜は、結晶面（１１１）に対して高い配向性をもち（配向とは基板面垂直方向の結晶方位の整列をいう。以下同じ）、かつペロブスカイト型Ｍｎ系酸化物と格子整合性が高い。このようなＰｔ多結晶薄膜上に、ペロブスカイト型Ｍｎ系酸化物の一つであるＰＣＭＯ薄膜を成長させる場合、基板温度，酸素分圧，成膜速度，及び全圧力などの製膜条件を適切に設定することにより、ＰＣＭＯ薄膜結晶が各Ｐｔ結晶粒上に局所的にエピタキシャル成長し、高配向性のＰＣＭＯ薄膜が得られる。
【００２２】
また、上述したＰＣＭＯ薄膜の配向面は、単一の結晶面に限定されるものではなく、複数の結晶面を持つ。理解を容易にするため、斜方晶系であるＰＣＭＯ材料の結晶系を基本ペロブスカイト構造ユニットに対応する擬立方晶とみなし、擬立方晶での結晶面を便宜的に「ｐ」を付して（ｈｋｌ）ｐと表記した場合（ｈ，ｋ，ｌは整数）、成膜条件を適宜調整することにより、（１１１）ｐ，（１１０）ｐ，（１００）ｐの結晶軸配向をもつものが選択的に成長可能である。そして、それら高配向性ＰＣＭＯ薄膜は、優れたスイッチング特性を示すとともに、同一基板面内及び製造ロット間（連続する基板間）において優れた特性均一性を発現する。
【００２３】
ＰＣＭＯ（格子定数ａｐ＝０．３８５ｎｍ）とＰｔ（格子定数ａ＝０．３９２ｎｍ）との格子不整合は約２％と若干大きいが、構造的にも整合性が高く、十分にエピタキシャル成長する可能性がある。通常のエピタキシャル成長条件の観点から判断すると、（１１１）配向のＰｔ結晶粒上には、格子整合性の最も良好な（１１１）ｐ配向ＰＣＭＯ薄膜が最も安定にエピタキシャル成長するものと推測される。ところが、我々の知見によれば、実際には成膜条件を最適化することにより（１１０）ｐ配向や（１００）ｐ配向のＰＣＭＯ薄膜結晶粒も成長し、これらはすべて下地Ｐｔ結晶粒と基板面内で結晶学的方位関係をもったエピタキシャル成長形態を有する。例えば、（１１０）ｐでは、Ｐｔ（１１１）［１１−２］［１−１０］／／ＰＣＭＯ（１１０）ｐ［１−１０］ｐ［００１］ｐの方位関係をもつことが、後述する薄膜面内のＴＥＭ観察より確認されている。
【００２４】
上記のような界面構造の詳細な構造安定性に関するメカニズムについては、非平衡的な結晶成長が支配する複雑な現象のため厳密な議論が困難である。一般に、Ｐｔ−ＰＣＭＯ界面のような金属−イオン性酸化物の結晶界面では、他の共有結合性界面やイオン結合性界面と比較して自由度が高いため、高次での幾何学的整合により容易に安定化され、界面エネルギーの寄与も低下する傾向にある。従って、金属−イオン性酸化物界面では、必ずしも単位胞の格子定数差のみの界面エネルギーによる議論だけではなく、高次の格子整合での界面エネルギー低下，表面成長形態，表面エネルギーなどの様々な複合的要因によって結晶成長方位が決定される。なお、結晶配向性に影響を与えるプロセス上の因子として、結晶成長速度が挙げられる。一方、下部のＰｔ電極薄膜は、未最適の条件下では（１１１）配向と（１００）配向の混合相が得られやすいが、比較的容易な成膜条件最適化により、表面エネルギー低減を駆動力とする最密充填（１１１）結晶面への優先的な配向が生じ、一軸配向性の多結晶構造が得られる。また、スパッタ法成膜において酸素を導入すると、（１００）優先配向Ｐｔ薄膜も得られ、この場合はＰｔ電極層上により安定化した（１００）ｐ配向ＰＣＭＯ薄膜を形成することが可能である。
【００２５】
本発明のＥＰＩＲ素子は、各種基板上に、上述した知見に基づく下部電極層，ＣＭＲ薄膜層，上部電極層を順に積層したものである。図１には、下部電極層であるＰｔ多結晶薄膜１０上に形成したＰＣＭＯ薄膜２０の様子が模式的に示されている。Ｐｔ多結晶薄膜１０は、柱状のＰｔ結晶粒１０Ａ，１０Ｂ，１０Ｃ，・・を含んでいるが、それらのうちの７０％以上，好ましくは９０％以上の基板面垂直方向の結晶方位の整列が（１１１）配向を有する。（１１１）配向を有するＰｔ結晶粒１０Ａ，１０Ｂ，１０Ｃ，・・の各最表面上には、柱状のＰＣＭＯ結晶粒群２０Ａ，２０Ｂ，２０Ｃ，・・がそれぞれ局部的にエピタキシャル成長し、それら結晶群は更に微細な粒径をもつ柱状ＰＣＭＯ結晶粒２０Ｂａ，２０Ｂｂ，２０Ｂｃ，２０Ｂｄ，・・・により構成されている。２０Ｂａ，２０Ｂｂ，２０Ｂｃ，２０Ｂｄ・・・はそれぞれ同一の（１１１）に配向した柱状Ｐｔ結晶粒１０Ｂ上にエピタキシャル成長し、それらのうちの６０％以上、好ましくは８０％以上が（１００）ｐ，（１１０）ｐ，（１１１）ｐ、いずれか１つの配向を有し、ＣＭＲ薄膜層２０全体としても６０％以上、好ましくは８０％以上が（１００）ｐ，（１１０）ｐ，（１１１）ｐ、いずれか１つの配向を有する。なお、（１１１）配向を有するＰｔ結晶粒２０Ｂ上の柱状ＰＣＭＯ結晶粒２０Ｂａ，２０Ｂｂ，２０Ｂｃ，２０Ｂｄ・・・は同一の配向を有するものであっても必ずしも面内の方位は同一ではなく、数種の特定の結晶学的方位関係をもつ。例えば、ＣＭＲ薄膜層２０全体が（１１０）ｐの配向をもつとすると、結晶粒２０Ｂａと２０Ｂｃは同じ（１００）配向（斜方晶としての表示、擬立方晶では（１１０）ｐ）を有するがそれぞれ面内の方位である〔０１０〕のなす角は約１２０°であり、（１１２）配向（斜方晶としての表示、擬立方晶では（１１０）ｐ）を有する結晶粒２０Ｂｂと２０Ｂｄは面内で１２０°回転した関係になっているという具合である。
【００２６】
ＣＭＲ材料としては、例えば、Ｐｒ１−ｘＣａｘＭｎＯ３（ＰＣＭＯ），Ｐｒ１−ｘ（Ｃａ，Ｓｒ）ｘＭｎＯ３，Ｎｄ０．５Ｓｒ０．５ＭｎＯ３，Ｌａ１−ｘＣａｘＭｎＯ３，Ｌａ１−ｘＳｒｘＭｎＯ３，Ｇｄ０．７Ｃａ０．３ＢａＣｏ２Ｏ５＋５など数多く知られているが、本発明のＥＰＩＲ素子に用いられる材料としては、その中でも遷移金属−酸素結合のネットワークの歪が大きく、それによる電荷移動抑制のための電荷秩序相を形成しやすいＰＣＭＯ系が好適である。ＰＣＭＯ系の材料は、より大きなＥＰＩＲ効果を示し、更に外部摂動による電荷秩序相の融解現象を生じやすい。特に、ｘ＝０．３付近の相境界に近接した組成が好ましい。
【００２７】
下部電極層としては、ＣＭＲ材料との格子整合性が高く、高導電性，及び高耐酸化性をもつＰｔ（格子定数ａ＝０．３９２３ｎｍ），Ｉｒ（格子定数ａ＝０．３８３９ｎｍ），Ｒｈ（格子定数ａ＝０．３８０３ｎｍ），Ｐｄ（格子定数ａ＝０．３８９ｎｍ）に代表される白金族金属や、更にＡｕ（格子定数ａ＝０．４０７９ｎｍ）を含む貴金属の単体，あるいは貴金属間の合金，更にはそれら金属をベースとした多種の合金が好ましい。
【００２８】
一方、上部電極層としては、高温酸素雰囲気下に必ずしも晒されない。このため、上述した貴金属元素に限定されず、Ａｌ，Ｃｕ，Ｎｉ，Ｔｉ，Ｔａなどの金属や酸化物導電体など様々な材料が適用可能である。
【００２９】
基板としては、シリコン単結晶基板を用いてもよいが、ガラス基板などでもよい。本発明のＥＰＩＲ素子をメモリとして応用する場合、ダイオードもしくはトランジスタを接続する場合が多いと思われるが、それらの素子を同一基板上に形成できるように、基板を選択すると都合がよい。
【００３０】
なお、下部電極層と下地基板層との間に、反応防止及び密着性改善のためのバリア密着層を必要に応じて適宜挿入する。例えば、Ｐｔ−Ｓｉ間では、ＣＭＲ薄膜層形成時の高温雰囲気によって合金化が生じ、シリコン基板を用いて基板−下部電極層間の電気的接続を確保する場合に不都合が生ずる恐れがある。そこで、導電性・バリア性を有するＴｉ，ＴｉＮ，Ｔｉ１−ｘＡｌｘＮ，ＴａＮ，ＴｉＳｉＮ，ＴａＳｉＮなどを、シリコン基板と下部電極層との間にバリア層として挿入することが有効である。また、シリコン基板表面がＳｉＯ２層で被覆されている場合は、もちろん前記ＴｉやＴｉＮによるバリア層を適用することもできるが、酸化による問題が生じない酸化物ＴｉＯｘ，ＩｒＯ２などをバリア層として用いることがより有効である。
【００３１】
下部電極層の成膜手法としては、スパッタ法，真空蒸着法，ＭＯＣＶＤ法など公知の各種の手法を適宜用いることができるが、結晶粒の配向性制御，応力制御などの観点から成長パラメータを広範囲で設定できるスパッタ法が好ましい。
【００３２】
ＣＭＲ薄膜層の成膜手法としては、スピンコート法，レーザアブレーション法，ＭＢＥ法，スパッタ法，ＭＯＣＶＤ法など、各種の公知の方法を適用することができるが、エピタキシャル成長制御を行うため、初期成長過程において比較的低成膜レートでの高精度の成膜パラメータ制御が必要となることがある。この場合、初期成長過程における結晶成長制御が重要であり、数ｎｍ以上成膜した後の厳密な成長制御は必ずしも必要ではない。そこで、量産性向上を考慮に入れた２段階に条件を分けた成膜手法を用いるようにしてもよい。以下、本発明の実施形態について説明する。
【００３３】
＜実施形態１＞・・・まず、本発明の実施形態１について、図を参照しながら説明する。この例は、ＥＰＩＲ素子の例である。図２には、その積層構造が示されている。同図において、最初に、１００ｎｍ厚のＳｉＯ２層が主面に形成された下地基板としてのＳｉ基板３０を用意する。次に、Ｓｉ基板３０のＳｉＯ２層３２上に、反応性スパッタ法によりバリア密着層としてＴｉＯ２層３４を形成する。
【００３４】
次に、以上のようなＳｉＯ２層３２，ＴｉＯ２層３４を形成したＳｉ基板３０を４００℃に加熱し、１００％Ａｒによるスパッタ法により、２５０ｎｍの厚みをもつ貴金属電極としてＰｔ下部電極層３６を形成する。
【００３５】
このＰｔ下部電極層３６についてＸＲＤ（Ｘ線回折装置）及び断面ＴＥＭ（透過型電子顕微鏡）による観察を行ったところ、自己配向性の最密構造面（１１１）を最表面とする粒径２００ｎｍ程度の柱状結晶粒から主に構成され、それら柱状結晶粒のおおよそ９５％以上が（１１１）配向していることが確認された。ただし、これら結晶粒子間に面内での結晶学的方位関係はなく、Ｐｔ下部電極層３６は一軸配向性多結晶構造をもつ。
【００３６】
続いて、Ｐｔ下部電極層３６上に、ＣＭＲ薄膜層として（Ｐｒ０．７Ｃａ０．３）ＭｎＯ３の薄膜層（ＰＣＭＯ薄膜層）３８を、レーザアブレーション法により形成する。製膜条件は、２００ｍＴｏｒｒのＯ２雰囲気，基板温度６００℃，成膜速度８ｎｍ／分で、膜厚約２００ｎｍまで局所的にエピタキシャル成長させる。
【００３７】
この条件により作製したＰＣＭＯ薄膜層３８のＸＲＤプロファイルを示すと、図３（Ａ）に示すようなＸ線回折のグラフが得られた。同図中、横軸は２θ，縦軸は強度である。同図に示すように、ＰＣＭＯ薄膜層３８の（１１０）ｐ回折ピークＰＡ１と、Ｐｔ下部電極層３６の（１１１）回折ピークＰＡ２が明瞭に観察されている。
【００３８】
図３（Ｂ）には、Ｐｔ下部電極層３６とＰＣＭＯ薄膜層３８の積層部分の断面ＴＥＭ像が示されている。同図に示すように、Ｐｔ下部電極層３６上には、（１００）配向ＰＣＭＯドメインＤＡ１や、（１１２）配向ＰＣＭＯドメインＤＡ２が形成されている。なお、これら（１００）配向や（１１２）配向は、擬立方晶の（１１０）ｐ配向に属する。
【００３９】
図４（Ａ）には、ＰＣＭＯ薄膜層３８の表面ＴＥＭ像が示されている。また、同図（Ｂ）には、それを領域別に模式化した図が示されている。これらの図に示すように、ＰＣＭＯ薄膜層３８は、多数の結晶粒を含んでいる。上述した（１００）配向ＰＣＭＯドメインＤＡ１は、（１１０）ｐ［＝（１００）］配向ＰＣＭＯ柱状結晶粒ＲＡ１に相当し、（１１２）配向ＰＣＭＯドメインＤＡ２は（１１０）ｐ［＝（１１２）］配向ＰＣＭＯ柱状結晶粒ＲＡ２に相当する。なお、この例では、他に（１１１）ｐ配向ＰＣＭＯ柱状結晶粒ＲＢ１も存在する。
【００４０】
図５には、１つのＰｔ結晶粒とその上に成長した粒径２０〜３０ｎｍの複数のＰＣＭＯ柱状結晶粒を含む部分の制限視野電子線回折像を示す。同図中、丸印で囲んで示す回折スポットＳＰ１は（１１１）配向のＰｔ下部電極層３６の回折スポットであり、それ以外（中央の大きな点を除く）の回折スポットＳＰ２は（１１０）ｐ配向のＰＣＭＯ薄膜層３８の回折スポットである。これらＰｔ下部電極層３６及びＰＣＭＯ薄膜層３８の回折スポットがいずれも鮮明に観察されている。
【００４１】
以上の図３〜図５の観察結果から、ＰＣＭＯ薄膜の結晶粒は、下地である（１１１）配向のＰｔ結晶粒上に、ある特定の結晶学的方位関係をもって成長，すなわちエピタキシャル成長していることが理解できる。また、このときのＰＣＭＯ薄膜層３８の配向性は、（１１０）ｐ配向であり、配向度は９３％であった。
【００４２】
以上のようにして形成したＰＣＭＯ薄膜層３８上に、２００μｍ角，厚さ２００ｎｍのＰｔ上部電極層４０をメタルマスクにより形成する。これにより、電極層に高配向性のＣＭＲ薄膜層が挟まれた基本的な構造のＥＰＩＲ素子が得られる。もちろん、Ｓｉ基板３０の面内に複数個のＥＰＩＲ素子を設けてよい。
【００４３】
次に、以上のようにして得た簡易なＥＰＩＲ素子を利用して、図６に示すような測定系によりスイッチング特性評価を行った。すなわち、Ｐｔ下部電極層３６及びＰｔ上部電極層４０に、それぞれプローブ５０，５２を押し当ててコンタクトを取る。そして、上部電極層側を正極とし、上下電極層間にパルス電圧を加え、その後上下電極間の抵抗値を測定する。すなわち、印加パルス電圧が「０」の初期状態から、パルス印加によってどの程度抵抗が変化したかを測定する。
【００４４】
図７（Ａ）は、パルス電圧幅を１００ｎｓと固定し、パルス電圧値を変化させた場合のＥＰＩＲ素子の抵抗値変化を示したものである。同図中、横軸は印加パルス電圧値［Ｖ］，縦軸は抵抗値［Ω］（対数目盛）である。なお、縦軸の「Ｅ」は１０のべき乗を表す。例えば、「１．０Ｅ＋０３」は、１．０×１０３を表す。
【００４５】
同図に示すように、印加パルス電圧が１［Ｖ］では、ほとんど抵抗値は変化しない。しかし、４［Ｖ］のパルス電圧を印加すると、初期状態に対して２桁程度抵抗値が変化している。更に、５［Ｖ］のパルス電圧を印加すると３桁以上の幅で抵抗値が変化し、５［Ｖ］以上では抵抗値が飽和するようになる。
【００４６】
図７（Ｂ）は、上下の両電極層３６，４０に交互に電圧値５［Ｖ］，パルス幅１００ｎｓのパルス電圧を印加した場合の抵抗変化を示すグラフである。同図中、低抵抗側の測定点は、下部電極側がプラス，上部電極側がマイナスとなるようにパルス電圧を印加した場合であり、高抵抗側の測定点は、上部電極側がプラス，下部電極側がマイナスとなるようにパルス電圧を印加した場合である。同図に示すように、パルス電圧の極性反転においては、およそ３桁に及ぶ広いダイナミックレンジで低抵抗状態と高抵抗状態がスイッチングしている。
【００４７】
一方、比較例として、バリア層ＴｉＯ２を形成したＳｉＯ２熱酸化膜つきＳｉ基板上に多結晶Ｐｔ下部電極層を形成し、この下部電極層上にＰＣＭＯ薄膜層を成長させたＥＰＩＲ素子を作製した。なお、ＰＣＭＯ薄膜は、配向制御は行っていない。この比較例について、図３（Ａ）と同様のＸＲＤを行ったところ、図１０（Ａ）に示す結果が得られた。同図に示すように、無配向性を示すＰＣＭＯ薄膜の回折ピークとしてＰＢ１〜ＰＢ３が観察されており、Ｐｔ下部電極の回折ピークとしてＰＢ４が観察されている。
【００４８】
このような比較例のＥＰＩＲ素子について、図７（Ｂ）と同様の測定を行ったところ、図１０（Ｂ）に示す結果が得られた。同図に示すように、抵抗値の変化は１桁程度でしかなく、本実施形態のほうが優れていることが明瞭である。また、基板面上に多数のＥＰＩＲ素子を形成し、それらの特性のバラツキを検討したところ、おおよそ±１０％以内であり、比較例が±３０％であることから、面内均一性についても著しく改善されている。以上のような特性改善は、
（１）ＰＣＭＯ結晶粒の配向制御，
（２）柱状のＰｔ下部電極結晶粒上に、多数の柱状のＰＣＭＯ結晶粒が形成されているという構造上の特徴，
に起因するものと考えられる。
【００４９】
＜実施形態２＞・・・次に、本発明の実施形態２について説明する。（１１１）配向の多結晶Ｐｔ下部電極層３６を形成した後、（Ｐｒ０．７Ｃａ０．３）ＭｎＯ３の薄膜層（ＰＣＭＯ薄膜層）を、レーザアブレーション法により、２０ｍＴｏｒｒのＯ２雰囲気，基板温度６００℃，成膜速度２ｎｍ／分の低成長速度でおおよそ５ｎｍの膜厚まで局所的にエピタキシャル成長させる。
【００５０】
このような低成長速度では、Ｐｔの（１１１）結晶面に対して最も格子整合性が良好で界面エネルギーの小さい（１１１）ｐ面が優先的に成長することが、ＴＥＭ観察により確認されている。また、その後連続して成長させるＰＣＭＯ層の結晶配向性は、堆積速度が多少変化しても、界面エネルギーの寄与が極めて大きいため、初期成長層の配向性によって一義的に規定される。従って、初期ＰＣＭＯ成長層上に成膜速度のみを１０ｎｍ／分に変更し、形成膜厚約２００ｎｍまで成長させると、８０％以上の（１１１）ｐ優先配向性をもつＰＣＭＯ薄膜層が得られる。
【００５１】
本実施形態によるＥＰＩＲ素子について、図７（Ｂ）と同様に上下両電極間に交互に５Ｖ／１００ｎｓのパルス電圧を印加してスイッチング特性を求めたところ、およそ３桁に及ぶ広いダイナミックレンジの抵抗変化が得られた。また、課題となっている面内均一性についても、基板面内における特性バラツキは、およそ±１０％以内と著しく改善された。
【００５２】
＜実施形態３＞・・・次に、本発明の実施形態３について、図８及び図９を参照しながら説明する。図８には、本実施形態のＥＰＩＲ素子の積層構造が示されている。本実施形態では、不純物を高濃度にドープした低抵抗のＳｉ基板６０を下地基板として使用する。
【００５３】
このＳｉ基板６０の主面上に、まずＴｉＮ層６２を反応性スパッタ法により形成する。このＴｉＮ層６２は、ＥＰＩＲ素子の下部電極層とＳｉ基板６０との電気的コンタクトをとるとともに、下部電極層の材料とＳｉ基板６０の材料との反応を防止するために設けられる。次に、以上のようなＴｉＮ層６２を形成したＳｉ基板６０を４００℃に加熱し、１００％Ａｒによるスパッタ法により、２５０ｎｍの厚みをもつＰｔ下部電極層６４を形成する。このＰｔ下部電極層６４は、粒径２００ｎｍ程度の（１１１）配向多結晶柱状構造をもち、およそ９５％以上のＰｔ結晶粒が（１１１）配向していることが確認されている。
【００５４】
続いて、Ｐｔ下部電極層６４上にＰＣＭＯ，すなわち（Ｐｒ０．７Ｃａ０．３）ＭｎＯ３をマグネトロンスパッタ法により、１４ｍＴｏｒｒのＯ２雰囲気，基板温度６００℃，成膜速度１０ｎｍ／分で膜厚約２００ｎｍまで局所的にエピタキシャル成長させる。この条件により作製したＰＣＭＯ薄膜層６６に対して、ＸＲＤによる測定を行ったところ、図９（Ａ）に示す結果が得られた。この結果から、ＰＣＭＯ薄膜層６６は、（１００）ｐ優先配向性を持つことが分かる。また、断面ＴＥＭ像から（１１１）配向のＰｔ下部電極層６４の結晶粒上への局所エピタキシャル成長を確認した。本条件でのＰＣＭＯ薄膜層６６の（１００）ｐ配向度は、８９％であった。
【００５５】
続いて、上記ＰＣＭＯ薄膜層６６上に、Ｐｔ上部電極層６８を２００ｎｍの厚みに形成する。次に、フォトリソグラフィー法によってハードマスクをパターニングし、Ｐｔ上部電極層６８，ＰＣＭＯ薄膜層６６，Ｐｔ下部電極層６４をＢＣｌ３／Ａｒによるプラズマイオンエッチングにより加工する。これにより、電極層に高配向性のＣＭＲ薄膜層が挟まれた２μｍ２角の微小ＥＰＩＲ素子７０が形成される。その後、Ｓｉ基板６０の主面全体に、絶縁膜としてＳｉＯ２層７２をプラズマＣＶＤ法により成膜する。
【００５６】
次に、Ｐｔ上部電極層６８上のＳｉＯ２層７２に、フォトリソグラフィー法とプラズマエッチング法により、配線引き出し用のビアホール７４を開口形成する。そして、このビアホール７４に、Ａｌ／ＴｉＮによる上部電極引出配線７６を形成し、Ｐｔ上部電極層６８とインターコネクトする。
【００５７】
以上のようにして得たＥＰＩＲ素子７０に、上述した実施形態と同様にしてパルス電圧を印加する。本例では、導電性のＳｉ基板６０とＡｌ／ＴｉＮ上部電極引出配線７６との間に、交互に極性が逆になるように、５Ｖ／１００ｎｓのパルス電圧を印加する。このようにして得たＥＰＩＲ素子７０の抵抗変化は、図９（Ｂ）に示すようになった。同図のように、本実施形態においても、およそ３桁に及ぶ広いダイナミックレンジで低抵抗状態と高抵抗状態がスイッチングしていることが分かる。この抵抗値変化幅は、図１０に示した結晶性の高いＥＰＩＲ素子と比較して極めて広い。また、面内均一性についても、基板面内におけるＥＰＩＲ素子間の特性バラツキは６インチ基板内でおよそ±１５％以内と著しく改善された。
【００５８】
＜他の実施形態＞・・・本発明には数多くの実施形態があり、以上の開示に基づいて多様に改変することが可能である。例えば、次のようなものも含まれる。
（１）上述した製造方法，製造条件，各部の材料は一例であって何ら前記実施形態に限定されるものではなく、同様の作用を奏するように適宜変更してよい。
（２）本発明は、上述した不揮発性ランダムアクセスメモリの他、可変抵抗素子や赤外線センサなどにも適用可能である。
【００５９】
【発明の効果】
以上説明したように、本発明によれば、一軸配向性の貴金属下部電極層上に、ＣＭＲ材料薄膜を局所的にエピタキシャル成長させ、基板法線方向に高い優先結晶軸配向性をもったＣＭＲ材料を内包する電極／ＣＭＲ材料／電極の積層構造を形成することとしたので、次のような効果が得られる。
（１）多結晶性の薄膜構造のため、量産性に優れており、実用性が高い。
（２）ＥＰＩＲ特性の向上，基板面内での特性均一性の改善，ロット間でのプロセス再現性の改善を図ることができる。
【図面の簡単な説明】
【図１】本発明にかかるＥＰＩＲ素子の下部電極とＣＭＲ材料の結晶粒の様子を示す模式図である。
【図２】本発明の実施形態１のＥＰＩＲ素子の積層構造を示す斜視図である。
【図３】前記実施形態１における下部電極とＣＭＲ薄膜の観察結果を示す図である。（Ａ）はＸＲＤによる観察結果を示し、（Ｂ）はＴＥＭによる観察結果を示す。
【図４】前記実施形態１におけるＣＭＲ薄膜表面の結晶配向方向を示す図である。（Ａ）はＴＥＭ観察像を示し、（Ｂ）はその配向方向を模式的に示す。
【図５】前記実施形態１における主要部の電子線回折像を示す図である。
【図６】前記実施形態１のＥＰＩＲ素子にパルス電圧を印加する測定系を示す図である。
【図７】前記図６の測定系による測定結果を示す図である。（Ａ）はパルス電圧を変化させたときの抵抗変化を示すグラフであり、（Ｂ）はパルス極性を変化させたときの抵抗変化を示すグラフである。
【図８】本発明の実施形態３のＥＰＩＲ素子の主要部を示す断面図である。
【図９】前記実施形態３における下部電極とＣＭＲ薄膜の観察結果と抵抗変化を示す図である。（Ａ）はＸＲＤによる観察結果を示し、（Ｂ）は極性反転パルスを印加したときの抵抗値変化を示す。
【図１０】結晶性の高い基板を使用した場合におけるＥＰＩＲ素子の下部電極とＣＭＲ薄膜の観察結果と抵抗変化を示す図である。（Ａ）はＸＲＤによる観察結果を示し、（Ｂ）は極性反転パルスを印加したときの抵抗値変化を示す。
【符号の説明】
１０・・下地貴金属の多結晶薄膜
１０Ａ，１０Ｂ，１０Ｃ・・下地貴金属の多結晶薄膜の結晶粒
２０・・ＣＭＲ材料薄膜
２０Ａ，２０Ｂ，２０Ｃ・・ＣＭＲ材料薄膜の結晶粒群
２０Ｂａ，２０Ｂｂ，２０Ｂｃ，２０Ｂｄ・・結晶粒
３０・・Ｓｉ基板
３２・・ＳｉＯ２層
３４・・ＴｉＯ２層
３６・・Ｐｔ下部電極層
３８・・ＰＣＭＯ薄膜層
４０・・Ｐｔ上部電極層
５０，５２・・プローブ
６０・・Ｓｉ基板
６２・・ＴｉＮ層
６４・・Ｐｔ下部電極層
６６・・ＰＣＭＯ薄膜層
６８・・Ｐｔ上部電極層
７０・・ＥＰＩＲ素子
７２・・ＳｉＯ２層
７４・・ビアホール
７６・・Ａｌ／ＴｉＮ上部電極引出配線
ＤＡ１，ＤＡ２・・ＰＣＭＯドメイン
ＰＡ１，ＰＡ２・・回折ピーク
ＲＡ１，ＲＡ２，ＲＢ１・・ＰＣＭＯ柱状結晶粒
ＳＰ１，ＳＰ２・・回折スポット
【発明の属する技術分野】
本発明は、磁気抵抗効果を有する材料におけるパルス電界誘起抵抗変化を利用した素子及びそれを用いた半導体装置に関するものである。
【０００２】
【背景技術】
近年、フラッシュメモリに代わる高速動作可能な次世代の不揮発性ランダムアクセスメモリＮＶＲＡＭ（Ｎｏｎｖｏｌａｔｉｌｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）として、ＦｅＲＡＭ（Ｆｅｒｒｏ−ｅｌｅｃｔｒｉｃ ＲＡＭ），ＭＲＡＭ（Ｍａｇｎｅｔｉｃ ＲＡＭ），ＯＵＭ（Ｏｖｏｎｉｃ Ｕｎｉｆｉｅｄ Ｍｅｍｏｒｙ）などの様々なデバイス構造が提案されており、高性能化，高信頼性化，低コスト化，及びプロセス整合性という観点から検討が行われている。
【０００３】
しかし、理想的な汎用のメモリ，いわゆるユニバーサルメモリには、ＳＲＡＭのような高速アクセスが可能，ＤＲＡＭのような高集積化が可能，フラッシュメモリのような不揮発性があること，低消費電力であることが要求されるが、上述した各メモリは、それらの要求に応えるものとはなっていない。
【０００４】
前記各メモリの特長を挙げると、次の通りである。
（１）ＦｅＲＡＭ−酸化物強誘電体の自発分極反転現象を利用したものであり、低消費電力、高速動作を特徴とする。既に実用化されているものの、信頼性，セル面積の縮小化，高コスト，破壊読出しという点で劣る。
（２）ＭＲＡＭ−巨大磁気抵抗効果（ＧＭＲ ； Ｇｉａｎｔ Ｍａｇｎｅｔｏ−ｒｅｓｉｓｔａｎｃｅ）を利用したものである。強磁性トンネル効果素子は、Ｆｅ，Ｃｏ，Ｎｉなどからなる２つの強磁性体層を、Ａｌ２Ｏ３などによる極めて薄い絶縁層（トンネル障壁層）で挟んだ構造を有し、強磁性体層の磁化（スピン）の向き変化させることにより、絶縁層を介して流れるトンネル電流の大きさを制御し、メモリ効果を発現する。書き込み時の磁化反転における消費電力が高い，微細化が困難という問題点がある。
（３）ＯＵＭ−カルコゲナイト材料の熱的相変態をベースとしたメモリである。低コスト，プロセス整合性の面において優位にたつが、熱的動作ゆえに微細化や高速動作の面で問題が残る。
【０００５】
このような既存のメモリに対し、よりユニバーサルメモリの概念に近づいた新たな不揮発性ランダムアクセスメモリとして、ヒューストン大学の Ｓｈａｎｇｑｕｉｎｇ Ｌｉｕや Ａｌｅｘ Ｉｇｎａｔｉｅｖ らによって発明された抵抗性ランダムアクセスメモリ（Ｒｅｓｉｓｔａｎｃｅ ＲＡＭ，以下「ＲＲＡＭ」という）がある。このＲＲＡＭは、コロサル（超巨大）磁気抵抗効果（Ｃｏｌｏｓｓａｌ Ｍａｇｎｅｔｏ−ｒｅｓｉｓｔａｎｃｅ：ＣＭＲ）を有する材料において新規に発見された現象である電界パルス誘起抵抗（Ｅｌｅｃｔｒｉｃａｌ−Ｐｕｌｓｅ−Ｉｎｄｕｃｅｄ Ｒｅｓｉｓｔａｎｃｅ）効果（以下「ＥＰＩＲ効果」という）を利用した抵抗ランダムアクセスメモリデバイスである（特許文献１，非特許文献１，非特許文献２参照）。なお、以下の説明では、コロサル（超巨大）磁気抵抗効果、すなわち磁場誘起による反強磁性絶縁体−強磁性金属転移（Ｆｉｅｌｄ−ｉｎｄｕｃｅｄ ａｎｔｉ−ｆｅｒｒｏｍａｇｎｅｔｉｃ ｉｎｓｕｌａｔｏｒ ｔｏ ｆｅｒｒｏｍａｇｎｅｔｉｃ ｍｅｔａｌ ｔｒａｎｓｉｔｉｏｎ）現象によって特徴付けられる磁場印加に伴う数桁にもおよぶ電気抵抗率変化を示すペロブスカイト型構造をもつ材料を、ＣＭＲ材料と定義する。また、ＥＰＩＲ効果を利用した素子を、ＥＰＩＲ素子と定義する。
【０００６】
ＣＭＲ材料としては、ペロブスカイト型構造を有するＭｎ系酸化物材料が代表的なものであり、上述したように、磁場誘起による反強磁性絶縁体−強磁性金属転移現象に関連した数桁にも及ぶ磁場依存の抵抗率変化を示す。しかし、材料単体で大きな磁気抵抗効果を得るためには、相当大きな印加磁場（数テスラオーダー）を必要とする。また、上述したＭＲＡＭと同様、ＣＭＲ材料の１００％に近いスピン偏極率を利用した０．１テスラ程度の弱磁場での動作を可能とする磁気トンネル構造をもった素子においても、高度な界面制御が必要であるなどの問題点がある。なお、これらＭｎ系酸化物材料においては、抵抗変化を制御するための外部摂動として、磁場以外の電場や光などでもスイッチング可能であることが発見されたが（特許文献２，特許文献３参照）、いずれも低温域における動作であり、必ずしも実用的とはいえない。
【０００７】
一方、ＥＰＩＲ効果を有するＣＭＲ材料としては、３ｄ遷移金属元素を中心とする酸素八面体のネットワークを基本としたペロブスカイト構造を有するもの，具体的には、Ｐｒ１−ｘＣａｘＭｎＯ３（以下「ＰＣＭＯ」という），Ｌａ１−ｘＣａｘＭｎＯ３，Ｌａ１−ｘＳｒｘＭｎＯ３，Ｇｄ０．７Ｃａ０．３ＢａＣｏ２Ｏ５＋５などが典型的な例である。これらのうち、ｘ＝０．３付近の組成をもつＰＣＭＯが最も広い抵抗値変化幅を持つとされている。
【０００８】
このようなＣＭＲ材料におけるＥＰＩＲ効果は、室温においても、磁場印加の必要なしに数桁にわたる抵抗変化が現われるという極めて画期的なものである。この現象を利用したＲＲＡＭは、磁場を一切必要としないため、上述したＭＲＡＭと異なって消費電力が極めて低い。また、微細化，高集積化も容易であり、抵抗変化のダイナミックレンジがＭＲＡＭに比べて格段に広いため、多値記憶が可能であるという優れた特長を有する。
【０００９】
実際のメモリデバイスにけるＣＭＲ材料部分の基本構造は極めて単純で、基板主面上に、下部電極層，ＣＭＲ薄膜層，上部電極層を順に積層すればよい。上部電極層及び下部電極層の間に印加する電気的パルスの極性，電圧，パルス幅を数十ｎｓから数μｓの広範囲で制御することで、上下の電極層に挟まれたＣＭＲ薄膜層の抵抗を変化させることで、メモリ動作を行うことができる。それらのパルス印加によって変化したＣＭＲ薄膜層の抵抗値は、パルス印加後も長期にわたって保持されるため、例えば低抵抗状態を論理値の”０”、高抵抗状態を論理値の”１”とすることで不揮発性のメモリ機能を得ることができる。更に、パルス幅，印加電圧，パルス数を制御することにより、ＭＲＡＭで得られている抵抗値変化の数百倍以上のマージンでの段階的抵抗値変化による多値記憶も実現可能である。
【００１０】
ところで、以上のような積層構造における電極材料としては、Ｐｔ，Ｉｒ，Ｒｕ，Ｐｈ，Ａｇ，Ａｕ，Ａｌ，Ｔａなどの金属系，あるいは、ＣＭＲ材料よりも導電性の高いＹＢａ２Ｃｕ３Ｏ７−ｘ，ＲｕＯ２，ＩｒＯ２，ＳｒＲｕＯ３などの酸化物，ＴａＳｉＮ，ＴｉＮ，ＴｉＳｉＮ，ＭｏＮなどの窒化物系化合物が用いられるが、下部電極層は、ＣＭＲ層形成時において４００℃〜６００℃の高温であって、かつ高酸素分圧雰囲気に暴露される。このため、下部電極層に使用する材料の選択幅は狭められる。
【００１１】
また、下部電極の選択にあたっては、ＣＭＲ材料との格子整合という観点も考慮する必要がある。優れたＥＰＩＲ効果を発現するＣＭＲ材料は、理想的な立方晶ペロブスカイト構造から歪んでおり、またそれに伴って遷移金属−酸素間の結合ネットワークが大きく屈曲して異方的性質を生ずる。このため、結晶軸配列を無視したランダム配向のＣＭＲ薄膜では、セル面積の微小化に伴って基板面内での特性均一性や、ロット間でのプロセス再現性の問題が顕在化する。また、このような格子整合に伴う下地構造伝達によるＣＭＲ材料の結晶化促進や、高結晶化による特性向上に対しても配慮する必要がある。
【００１２】
従って、量産を視野に入れた特性改善や特性制御を行うためには、▲１▼配向制御が容易であり、かつＣＭＲ材料と格子整合性をもつ下部電極材料を選択するとともに、▲２▼エピタキシャル成長するＣＭＲ結晶の基板法線方向における結晶軸の配向性を揃えることが有効であると考えられる。
【００１３】
【特許文献１】
米国特許第６，２０４，１３９号明細書
【特許文献２】
特開平１０−２６１２９１号公報
【特許文献３】
特開平１０−２５５４８１号公報
【非特許文献１】
Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒ， ７６， ２７４９−２７５１ （２０００）， ”Ｅｌｅｃｔｒｉｃａｌ−ｐｕｌｓｅ−ｉｎｄｕｃｅｄ ｒｅｖｅｒｓｉｂｌｅ ｒｅｓｉｓｔａｎｃｅ ｅｆｆｅｃｔ ｉｎ ｍａｇｎｅｔｏ−ｒｅｓｉｓｔｉｖｅ ｆｉｌｍｓ，”
【非特許文献２】
日経マイクロデバイス２００３年，１月号、ｐｐ．７２−８３
【００１４】
【発明が解決しようとする課題】
しかしながら、上述した従来のＣＭＲ薄膜層／下部電極層の積層構造における配向性制御の検討は、単結晶酸化物基板を用いた完全エピタキシャルによる構造のみを対象としており、量産性の面からすれば必ずしも現実的とはいえない。
【００１５】
本発明は、このような点に着目したもので、その目的は、量産性に優れた実用性の高いＥＰＩＲ素子及び半導体装置を提供することである。本発明の他の目的は、ＥＰＩＲ特性の向上，基板面内での特性均一性の改善，ロット間でのプロセス再現性の改善を図ったＥＰＩＲ素子及び半導体装置を提供することである。
【００１６】
【課題を解決するための手段】
前記目的を達成するため、本発明は、下部電極層，ＣＭＲ材料薄膜層，上部電極層の順で積層された構造を有するＥＰＩＲ素子であって、ＣＭＲ材料と格子整合性のよい多結晶貴金属系電極層上に、ＣＭＲ材料薄膜を配向制御して形成したことを特徴とする。
【００１７】
他の発明は、貴金属単体もしくはそれらの合金を主成分とした金属材料によって前記下部電極層を形成するとともに、該下部金属電極層の多くの基板面垂直方向の結晶方位の整列が（１１１）配向を有し、前記ＣＭＲ材料薄膜層の結晶粒の多くが、前記下部金属電極層の（１１１）面を最表面とする金属結晶粒上に局所的にエピタキシャル成長したことを特徴とする。
【００１８】
更に他の発明は、貴金属単体もしくはそれらの合金を主成分とした金属材料によって前記下部電極層を形成するとともに、前記ＣＭＲ材料薄膜層の結晶粒の多くが、前記下部金属電極層の結晶粒上に局所的にエピタキシャル成長し、該エピタキシャル成長したＣＭＲ材料薄膜層の結晶粒群の基板面法線方向に垂直な結晶面が、（１００）ｐ，（１１０）ｐ，（１１１）ｐのいずれか１つであることを特徴とする。
【００１９】
更に他の発明は、貴金属単体もしくはそれらの合金を主成分とした金属材料によって前記下部電極層を形成するとともに、該下部金属電極層の多くが（１１１）配向を有し、前記ＣＭＲ材料薄膜層の結晶粒の多くが、前記下部金属電極層の（１１１）面を最表面とする金属結晶粒上に局所的にエピタキシャル成長し、該エピタキシャル成長したＣＭＲ材料薄膜層の結晶粒群の基板面法線方向に垂直な結晶面が、（１００）ｐ，（１１０）ｐ，（１１１）ｐのいずれか１つであることを特徴とする。
【００２０】
本発明の前記及び他の目的，特徴，利点は、以下の詳細な説明及び添付図面から明瞭になろう。
【００２１】
【発明の実施の形態】
＜基本的事項＞・・・本発明は、次のようなＰｔ多結晶薄膜上に成長させたＰＣＭＯ薄膜に関する知見に基づくものである。すなわち、Ｐｔ多結晶薄膜は、結晶面（１１１）に対して高い配向性をもち（配向とは基板面垂直方向の結晶方位の整列をいう。以下同じ）、かつペロブスカイト型Ｍｎ系酸化物と格子整合性が高い。このようなＰｔ多結晶薄膜上に、ペロブスカイト型Ｍｎ系酸化物の一つであるＰＣＭＯ薄膜を成長させる場合、基板温度，酸素分圧，成膜速度，及び全圧力などの製膜条件を適切に設定することにより、ＰＣＭＯ薄膜結晶が各Ｐｔ結晶粒上に局所的にエピタキシャル成長し、高配向性のＰＣＭＯ薄膜が得られる。
【００２２】
また、上述したＰＣＭＯ薄膜の配向面は、単一の結晶面に限定されるものではなく、複数の結晶面を持つ。理解を容易にするため、斜方晶系であるＰＣＭＯ材料の結晶系を基本ペロブスカイト構造ユニットに対応する擬立方晶とみなし、擬立方晶での結晶面を便宜的に「ｐ」を付して（ｈｋｌ）ｐと表記した場合（ｈ，ｋ，ｌは整数）、成膜条件を適宜調整することにより、（１１１）ｐ，（１１０）ｐ，（１００）ｐの結晶軸配向をもつものが選択的に成長可能である。そして、それら高配向性ＰＣＭＯ薄膜は、優れたスイッチング特性を示すとともに、同一基板面内及び製造ロット間（連続する基板間）において優れた特性均一性を発現する。
【００２３】
ＰＣＭＯ（格子定数ａｐ＝０．３８５ｎｍ）とＰｔ（格子定数ａ＝０．３９２ｎｍ）との格子不整合は約２％と若干大きいが、構造的にも整合性が高く、十分にエピタキシャル成長する可能性がある。通常のエピタキシャル成長条件の観点から判断すると、（１１１）配向のＰｔ結晶粒上には、格子整合性の最も良好な（１１１）ｐ配向ＰＣＭＯ薄膜が最も安定にエピタキシャル成長するものと推測される。ところが、我々の知見によれば、実際には成膜条件を最適化することにより（１１０）ｐ配向や（１００）ｐ配向のＰＣＭＯ薄膜結晶粒も成長し、これらはすべて下地Ｐｔ結晶粒と基板面内で結晶学的方位関係をもったエピタキシャル成長形態を有する。例えば、（１１０）ｐでは、Ｐｔ（１１１）［１１−２］［１−１０］／／ＰＣＭＯ（１１０）ｐ［１−１０］ｐ［００１］ｐの方位関係をもつことが、後述する薄膜面内のＴＥＭ観察より確認されている。
【００２４】
上記のような界面構造の詳細な構造安定性に関するメカニズムについては、非平衡的な結晶成長が支配する複雑な現象のため厳密な議論が困難である。一般に、Ｐｔ−ＰＣＭＯ界面のような金属−イオン性酸化物の結晶界面では、他の共有結合性界面やイオン結合性界面と比較して自由度が高いため、高次での幾何学的整合により容易に安定化され、界面エネルギーの寄与も低下する傾向にある。従って、金属−イオン性酸化物界面では、必ずしも単位胞の格子定数差のみの界面エネルギーによる議論だけではなく、高次の格子整合での界面エネルギー低下，表面成長形態，表面エネルギーなどの様々な複合的要因によって結晶成長方位が決定される。なお、結晶配向性に影響を与えるプロセス上の因子として、結晶成長速度が挙げられる。一方、下部のＰｔ電極薄膜は、未最適の条件下では（１１１）配向と（１００）配向の混合相が得られやすいが、比較的容易な成膜条件最適化により、表面エネルギー低減を駆動力とする最密充填（１１１）結晶面への優先的な配向が生じ、一軸配向性の多結晶構造が得られる。また、スパッタ法成膜において酸素を導入すると、（１００）優先配向Ｐｔ薄膜も得られ、この場合はＰｔ電極層上により安定化した（１００）ｐ配向ＰＣＭＯ薄膜を形成することが可能である。
【００２５】
本発明のＥＰＩＲ素子は、各種基板上に、上述した知見に基づく下部電極層，ＣＭＲ薄膜層，上部電極層を順に積層したものである。図１には、下部電極層であるＰｔ多結晶薄膜１０上に形成したＰＣＭＯ薄膜２０の様子が模式的に示されている。Ｐｔ多結晶薄膜１０は、柱状のＰｔ結晶粒１０Ａ，１０Ｂ，１０Ｃ，・・を含んでいるが、それらのうちの７０％以上，好ましくは９０％以上の基板面垂直方向の結晶方位の整列が（１１１）配向を有する。（１１１）配向を有するＰｔ結晶粒１０Ａ，１０Ｂ，１０Ｃ，・・の各最表面上には、柱状のＰＣＭＯ結晶粒群２０Ａ，２０Ｂ，２０Ｃ，・・がそれぞれ局部的にエピタキシャル成長し、それら結晶群は更に微細な粒径をもつ柱状ＰＣＭＯ結晶粒２０Ｂａ，２０Ｂｂ，２０Ｂｃ，２０Ｂｄ，・・・により構成されている。２０Ｂａ，２０Ｂｂ，２０Ｂｃ，２０Ｂｄ・・・はそれぞれ同一の（１１１）に配向した柱状Ｐｔ結晶粒１０Ｂ上にエピタキシャル成長し、それらのうちの６０％以上、好ましくは８０％以上が（１００）ｐ，（１１０）ｐ，（１１１）ｐ、いずれか１つの配向を有し、ＣＭＲ薄膜層２０全体としても６０％以上、好ましくは８０％以上が（１００）ｐ，（１１０）ｐ，（１１１）ｐ、いずれか１つの配向を有する。なお、（１１１）配向を有するＰｔ結晶粒２０Ｂ上の柱状ＰＣＭＯ結晶粒２０Ｂａ，２０Ｂｂ，２０Ｂｃ，２０Ｂｄ・・・は同一の配向を有するものであっても必ずしも面内の方位は同一ではなく、数種の特定の結晶学的方位関係をもつ。例えば、ＣＭＲ薄膜層２０全体が（１１０）ｐの配向をもつとすると、結晶粒２０Ｂａと２０Ｂｃは同じ（１００）配向（斜方晶としての表示、擬立方晶では（１１０）ｐ）を有するがそれぞれ面内の方位である〔０１０〕のなす角は約１２０°であり、（１１２）配向（斜方晶としての表示、擬立方晶では（１１０）ｐ）を有する結晶粒２０Ｂｂと２０Ｂｄは面内で１２０°回転した関係になっているという具合である。
【００２６】
ＣＭＲ材料としては、例えば、Ｐｒ１−ｘＣａｘＭｎＯ３（ＰＣＭＯ），Ｐｒ１−ｘ（Ｃａ，Ｓｒ）ｘＭｎＯ３，Ｎｄ０．５Ｓｒ０．５ＭｎＯ３，Ｌａ１−ｘＣａｘＭｎＯ３，Ｌａ１−ｘＳｒｘＭｎＯ３，Ｇｄ０．７Ｃａ０．３ＢａＣｏ２Ｏ５＋５など数多く知られているが、本発明のＥＰＩＲ素子に用いられる材料としては、その中でも遷移金属−酸素結合のネットワークの歪が大きく、それによる電荷移動抑制のための電荷秩序相を形成しやすいＰＣＭＯ系が好適である。ＰＣＭＯ系の材料は、より大きなＥＰＩＲ効果を示し、更に外部摂動による電荷秩序相の融解現象を生じやすい。特に、ｘ＝０．３付近の相境界に近接した組成が好ましい。
【００２７】
下部電極層としては、ＣＭＲ材料との格子整合性が高く、高導電性，及び高耐酸化性をもつＰｔ（格子定数ａ＝０．３９２３ｎｍ），Ｉｒ（格子定数ａ＝０．３８３９ｎｍ），Ｒｈ（格子定数ａ＝０．３８０３ｎｍ），Ｐｄ（格子定数ａ＝０．３８９ｎｍ）に代表される白金族金属や、更にＡｕ（格子定数ａ＝０．４０７９ｎｍ）を含む貴金属の単体，あるいは貴金属間の合金，更にはそれら金属をベースとした多種の合金が好ましい。
【００２８】
一方、上部電極層としては、高温酸素雰囲気下に必ずしも晒されない。このため、上述した貴金属元素に限定されず、Ａｌ，Ｃｕ，Ｎｉ，Ｔｉ，Ｔａなどの金属や酸化物導電体など様々な材料が適用可能である。
【００２９】
基板としては、シリコン単結晶基板を用いてもよいが、ガラス基板などでもよい。本発明のＥＰＩＲ素子をメモリとして応用する場合、ダイオードもしくはトランジスタを接続する場合が多いと思われるが、それらの素子を同一基板上に形成できるように、基板を選択すると都合がよい。
【００３０】
なお、下部電極層と下地基板層との間に、反応防止及び密着性改善のためのバリア密着層を必要に応じて適宜挿入する。例えば、Ｐｔ−Ｓｉ間では、ＣＭＲ薄膜層形成時の高温雰囲気によって合金化が生じ、シリコン基板を用いて基板−下部電極層間の電気的接続を確保する場合に不都合が生ずる恐れがある。そこで、導電性・バリア性を有するＴｉ，ＴｉＮ，Ｔｉ１−ｘＡｌｘＮ，ＴａＮ，ＴｉＳｉＮ，ＴａＳｉＮなどを、シリコン基板と下部電極層との間にバリア層として挿入することが有効である。また、シリコン基板表面がＳｉＯ２層で被覆されている場合は、もちろん前記ＴｉやＴｉＮによるバリア層を適用することもできるが、酸化による問題が生じない酸化物ＴｉＯｘ，ＩｒＯ２などをバリア層として用いることがより有効である。
【００３１】
下部電極層の成膜手法としては、スパッタ法，真空蒸着法，ＭＯＣＶＤ法など公知の各種の手法を適宜用いることができるが、結晶粒の配向性制御，応力制御などの観点から成長パラメータを広範囲で設定できるスパッタ法が好ましい。
【００３２】
ＣＭＲ薄膜層の成膜手法としては、スピンコート法，レーザアブレーション法，ＭＢＥ法，スパッタ法，ＭＯＣＶＤ法など、各種の公知の方法を適用することができるが、エピタキシャル成長制御を行うため、初期成長過程において比較的低成膜レートでの高精度の成膜パラメータ制御が必要となることがある。この場合、初期成長過程における結晶成長制御が重要であり、数ｎｍ以上成膜した後の厳密な成長制御は必ずしも必要ではない。そこで、量産性向上を考慮に入れた２段階に条件を分けた成膜手法を用いるようにしてもよい。以下、本発明の実施形態について説明する。
【００３３】
＜実施形態１＞・・・まず、本発明の実施形態１について、図を参照しながら説明する。この例は、ＥＰＩＲ素子の例である。図２には、その積層構造が示されている。同図において、最初に、１００ｎｍ厚のＳｉＯ２層が主面に形成された下地基板としてのＳｉ基板３０を用意する。次に、Ｓｉ基板３０のＳｉＯ２層３２上に、反応性スパッタ法によりバリア密着層としてＴｉＯ２層３４を形成する。
【００３４】
次に、以上のようなＳｉＯ２層３２，ＴｉＯ２層３４を形成したＳｉ基板３０を４００℃に加熱し、１００％Ａｒによるスパッタ法により、２５０ｎｍの厚みをもつ貴金属電極としてＰｔ下部電極層３６を形成する。
【００３５】
このＰｔ下部電極層３６についてＸＲＤ（Ｘ線回折装置）及び断面ＴＥＭ（透過型電子顕微鏡）による観察を行ったところ、自己配向性の最密構造面（１１１）を最表面とする粒径２００ｎｍ程度の柱状結晶粒から主に構成され、それら柱状結晶粒のおおよそ９５％以上が（１１１）配向していることが確認された。ただし、これら結晶粒子間に面内での結晶学的方位関係はなく、Ｐｔ下部電極層３６は一軸配向性多結晶構造をもつ。
【００３６】
続いて、Ｐｔ下部電極層３６上に、ＣＭＲ薄膜層として（Ｐｒ０．７Ｃａ０．３）ＭｎＯ３の薄膜層（ＰＣＭＯ薄膜層）３８を、レーザアブレーション法により形成する。製膜条件は、２００ｍＴｏｒｒのＯ２雰囲気，基板温度６００℃，成膜速度８ｎｍ／分で、膜厚約２００ｎｍまで局所的にエピタキシャル成長させる。
【００３７】
この条件により作製したＰＣＭＯ薄膜層３８のＸＲＤプロファイルを示すと、図３（Ａ）に示すようなＸ線回折のグラフが得られた。同図中、横軸は２θ，縦軸は強度である。同図に示すように、ＰＣＭＯ薄膜層３８の（１１０）ｐ回折ピークＰＡ１と、Ｐｔ下部電極層３６の（１１１）回折ピークＰＡ２が明瞭に観察されている。
【００３８】
図３（Ｂ）には、Ｐｔ下部電極層３６とＰＣＭＯ薄膜層３８の積層部分の断面ＴＥＭ像が示されている。同図に示すように、Ｐｔ下部電極層３６上には、（１００）配向ＰＣＭＯドメインＤＡ１や、（１１２）配向ＰＣＭＯドメインＤＡ２が形成されている。なお、これら（１００）配向や（１１２）配向は、擬立方晶の（１１０）ｐ配向に属する。
【００３９】
図４（Ａ）には、ＰＣＭＯ薄膜層３８の表面ＴＥＭ像が示されている。また、同図（Ｂ）には、それを領域別に模式化した図が示されている。これらの図に示すように、ＰＣＭＯ薄膜層３８は、多数の結晶粒を含んでいる。上述した（１００）配向ＰＣＭＯドメインＤＡ１は、（１１０）ｐ［＝（１００）］配向ＰＣＭＯ柱状結晶粒ＲＡ１に相当し、（１１２）配向ＰＣＭＯドメインＤＡ２は（１１０）ｐ［＝（１１２）］配向ＰＣＭＯ柱状結晶粒ＲＡ２に相当する。なお、この例では、他に（１１１）ｐ配向ＰＣＭＯ柱状結晶粒ＲＢ１も存在する。
【００４０】
図５には、１つのＰｔ結晶粒とその上に成長した粒径２０〜３０ｎｍの複数のＰＣＭＯ柱状結晶粒を含む部分の制限視野電子線回折像を示す。同図中、丸印で囲んで示す回折スポットＳＰ１は（１１１）配向のＰｔ下部電極層３６の回折スポットであり、それ以外（中央の大きな点を除く）の回折スポットＳＰ２は（１１０）ｐ配向のＰＣＭＯ薄膜層３８の回折スポットである。これらＰｔ下部電極層３６及びＰＣＭＯ薄膜層３８の回折スポットがいずれも鮮明に観察されている。
【００４１】
以上の図３〜図５の観察結果から、ＰＣＭＯ薄膜の結晶粒は、下地である（１１１）配向のＰｔ結晶粒上に、ある特定の結晶学的方位関係をもって成長，すなわちエピタキシャル成長していることが理解できる。また、このときのＰＣＭＯ薄膜層３８の配向性は、（１１０）ｐ配向であり、配向度は９３％であった。
【００４２】
以上のようにして形成したＰＣＭＯ薄膜層３８上に、２００μｍ角，厚さ２００ｎｍのＰｔ上部電極層４０をメタルマスクにより形成する。これにより、電極層に高配向性のＣＭＲ薄膜層が挟まれた基本的な構造のＥＰＩＲ素子が得られる。もちろん、Ｓｉ基板３０の面内に複数個のＥＰＩＲ素子を設けてよい。
【００４３】
次に、以上のようにして得た簡易なＥＰＩＲ素子を利用して、図６に示すような測定系によりスイッチング特性評価を行った。すなわち、Ｐｔ下部電極層３６及びＰｔ上部電極層４０に、それぞれプローブ５０，５２を押し当ててコンタクトを取る。そして、上部電極層側を正極とし、上下電極層間にパルス電圧を加え、その後上下電極間の抵抗値を測定する。すなわち、印加パルス電圧が「０」の初期状態から、パルス印加によってどの程度抵抗が変化したかを測定する。
【００４４】
図７（Ａ）は、パルス電圧幅を１００ｎｓと固定し、パルス電圧値を変化させた場合のＥＰＩＲ素子の抵抗値変化を示したものである。同図中、横軸は印加パルス電圧値［Ｖ］，縦軸は抵抗値［Ω］（対数目盛）である。なお、縦軸の「Ｅ」は１０のべき乗を表す。例えば、「１．０Ｅ＋０３」は、１．０×１０３を表す。
【００４５】
同図に示すように、印加パルス電圧が１［Ｖ］では、ほとんど抵抗値は変化しない。しかし、４［Ｖ］のパルス電圧を印加すると、初期状態に対して２桁程度抵抗値が変化している。更に、５［Ｖ］のパルス電圧を印加すると３桁以上の幅で抵抗値が変化し、５［Ｖ］以上では抵抗値が飽和するようになる。
【００４６】
図７（Ｂ）は、上下の両電極層３６，４０に交互に電圧値５［Ｖ］，パルス幅１００ｎｓのパルス電圧を印加した場合の抵抗変化を示すグラフである。同図中、低抵抗側の測定点は、下部電極側がプラス，上部電極側がマイナスとなるようにパルス電圧を印加した場合であり、高抵抗側の測定点は、上部電極側がプラス，下部電極側がマイナスとなるようにパルス電圧を印加した場合である。同図に示すように、パルス電圧の極性反転においては、およそ３桁に及ぶ広いダイナミックレンジで低抵抗状態と高抵抗状態がスイッチングしている。
【００４７】
一方、比較例として、バリア層ＴｉＯ２を形成したＳｉＯ２熱酸化膜つきＳｉ基板上に多結晶Ｐｔ下部電極層を形成し、この下部電極層上にＰＣＭＯ薄膜層を成長させたＥＰＩＲ素子を作製した。なお、ＰＣＭＯ薄膜は、配向制御は行っていない。この比較例について、図３（Ａ）と同様のＸＲＤを行ったところ、図１０（Ａ）に示す結果が得られた。同図に示すように、無配向性を示すＰＣＭＯ薄膜の回折ピークとしてＰＢ１〜ＰＢ３が観察されており、Ｐｔ下部電極の回折ピークとしてＰＢ４が観察されている。
【００４８】
このような比較例のＥＰＩＲ素子について、図７（Ｂ）と同様の測定を行ったところ、図１０（Ｂ）に示す結果が得られた。同図に示すように、抵抗値の変化は１桁程度でしかなく、本実施形態のほうが優れていることが明瞭である。また、基板面上に多数のＥＰＩＲ素子を形成し、それらの特性のバラツキを検討したところ、おおよそ±１０％以内であり、比較例が±３０％であることから、面内均一性についても著しく改善されている。以上のような特性改善は、
（１）ＰＣＭＯ結晶粒の配向制御，
（２）柱状のＰｔ下部電極結晶粒上に、多数の柱状のＰＣＭＯ結晶粒が形成されているという構造上の特徴，
に起因するものと考えられる。
【００４９】
＜実施形態２＞・・・次に、本発明の実施形態２について説明する。（１１１）配向の多結晶Ｐｔ下部電極層３６を形成した後、（Ｐｒ０．７Ｃａ０．３）ＭｎＯ３の薄膜層（ＰＣＭＯ薄膜層）を、レーザアブレーション法により、２０ｍＴｏｒｒのＯ２雰囲気，基板温度６００℃，成膜速度２ｎｍ／分の低成長速度でおおよそ５ｎｍの膜厚まで局所的にエピタキシャル成長させる。
【００５０】
このような低成長速度では、Ｐｔの（１１１）結晶面に対して最も格子整合性が良好で界面エネルギーの小さい（１１１）ｐ面が優先的に成長することが、ＴＥＭ観察により確認されている。また、その後連続して成長させるＰＣＭＯ層の結晶配向性は、堆積速度が多少変化しても、界面エネルギーの寄与が極めて大きいため、初期成長層の配向性によって一義的に規定される。従って、初期ＰＣＭＯ成長層上に成膜速度のみを１０ｎｍ／分に変更し、形成膜厚約２００ｎｍまで成長させると、８０％以上の（１１１）ｐ優先配向性をもつＰＣＭＯ薄膜層が得られる。
【００５１】
本実施形態によるＥＰＩＲ素子について、図７（Ｂ）と同様に上下両電極間に交互に５Ｖ／１００ｎｓのパルス電圧を印加してスイッチング特性を求めたところ、およそ３桁に及ぶ広いダイナミックレンジの抵抗変化が得られた。また、課題となっている面内均一性についても、基板面内における特性バラツキは、およそ±１０％以内と著しく改善された。
【００５２】
＜実施形態３＞・・・次に、本発明の実施形態３について、図８及び図９を参照しながら説明する。図８には、本実施形態のＥＰＩＲ素子の積層構造が示されている。本実施形態では、不純物を高濃度にドープした低抵抗のＳｉ基板６０を下地基板として使用する。
【００５３】
このＳｉ基板６０の主面上に、まずＴｉＮ層６２を反応性スパッタ法により形成する。このＴｉＮ層６２は、ＥＰＩＲ素子の下部電極層とＳｉ基板６０との電気的コンタクトをとるとともに、下部電極層の材料とＳｉ基板６０の材料との反応を防止するために設けられる。次に、以上のようなＴｉＮ層６２を形成したＳｉ基板６０を４００℃に加熱し、１００％Ａｒによるスパッタ法により、２５０ｎｍの厚みをもつＰｔ下部電極層６４を形成する。このＰｔ下部電極層６４は、粒径２００ｎｍ程度の（１１１）配向多結晶柱状構造をもち、およそ９５％以上のＰｔ結晶粒が（１１１）配向していることが確認されている。
【００５４】
続いて、Ｐｔ下部電極層６４上にＰＣＭＯ，すなわち（Ｐｒ０．７Ｃａ０．３）ＭｎＯ３をマグネトロンスパッタ法により、１４ｍＴｏｒｒのＯ２雰囲気，基板温度６００℃，成膜速度１０ｎｍ／分で膜厚約２００ｎｍまで局所的にエピタキシャル成長させる。この条件により作製したＰＣＭＯ薄膜層６６に対して、ＸＲＤによる測定を行ったところ、図９（Ａ）に示す結果が得られた。この結果から、ＰＣＭＯ薄膜層６６は、（１００）ｐ優先配向性を持つことが分かる。また、断面ＴＥＭ像から（１１１）配向のＰｔ下部電極層６４の結晶粒上への局所エピタキシャル成長を確認した。本条件でのＰＣＭＯ薄膜層６６の（１００）ｐ配向度は、８９％であった。
【００５５】
続いて、上記ＰＣＭＯ薄膜層６６上に、Ｐｔ上部電極層６８を２００ｎｍの厚みに形成する。次に、フォトリソグラフィー法によってハードマスクをパターニングし、Ｐｔ上部電極層６８，ＰＣＭＯ薄膜層６６，Ｐｔ下部電極層６４をＢＣｌ３／Ａｒによるプラズマイオンエッチングにより加工する。これにより、電極層に高配向性のＣＭＲ薄膜層が挟まれた２μｍ２角の微小ＥＰＩＲ素子７０が形成される。その後、Ｓｉ基板６０の主面全体に、絶縁膜としてＳｉＯ２層７２をプラズマＣＶＤ法により成膜する。
【００５６】
次に、Ｐｔ上部電極層６８上のＳｉＯ２層７２に、フォトリソグラフィー法とプラズマエッチング法により、配線引き出し用のビアホール７４を開口形成する。そして、このビアホール７４に、Ａｌ／ＴｉＮによる上部電極引出配線７６を形成し、Ｐｔ上部電極層６８とインターコネクトする。
【００５７】
以上のようにして得たＥＰＩＲ素子７０に、上述した実施形態と同様にしてパルス電圧を印加する。本例では、導電性のＳｉ基板６０とＡｌ／ＴｉＮ上部電極引出配線７６との間に、交互に極性が逆になるように、５Ｖ／１００ｎｓのパルス電圧を印加する。このようにして得たＥＰＩＲ素子７０の抵抗変化は、図９（Ｂ）に示すようになった。同図のように、本実施形態においても、およそ３桁に及ぶ広いダイナミックレンジで低抵抗状態と高抵抗状態がスイッチングしていることが分かる。この抵抗値変化幅は、図１０に示した結晶性の高いＥＰＩＲ素子と比較して極めて広い。また、面内均一性についても、基板面内におけるＥＰＩＲ素子間の特性バラツキは６インチ基板内でおよそ±１５％以内と著しく改善された。
【００５８】
＜他の実施形態＞・・・本発明には数多くの実施形態があり、以上の開示に基づいて多様に改変することが可能である。例えば、次のようなものも含まれる。
（１）上述した製造方法，製造条件，各部の材料は一例であって何ら前記実施形態に限定されるものではなく、同様の作用を奏するように適宜変更してよい。
（２）本発明は、上述した不揮発性ランダムアクセスメモリの他、可変抵抗素子や赤外線センサなどにも適用可能である。
【００５９】
【発明の効果】
以上説明したように、本発明によれば、一軸配向性の貴金属下部電極層上に、ＣＭＲ材料薄膜を局所的にエピタキシャル成長させ、基板法線方向に高い優先結晶軸配向性をもったＣＭＲ材料を内包する電極／ＣＭＲ材料／電極の積層構造を形成することとしたので、次のような効果が得られる。
（１）多結晶性の薄膜構造のため、量産性に優れており、実用性が高い。
（２）ＥＰＩＲ特性の向上，基板面内での特性均一性の改善，ロット間でのプロセス再現性の改善を図ることができる。
【図面の簡単な説明】
【図１】本発明にかかるＥＰＩＲ素子の下部電極とＣＭＲ材料の結晶粒の様子を示す模式図である。
【図２】本発明の実施形態１のＥＰＩＲ素子の積層構造を示す斜視図である。
【図３】前記実施形態１における下部電極とＣＭＲ薄膜の観察結果を示す図である。（Ａ）はＸＲＤによる観察結果を示し、（Ｂ）はＴＥＭによる観察結果を示す。
【図４】前記実施形態１におけるＣＭＲ薄膜表面の結晶配向方向を示す図である。（Ａ）はＴＥＭ観察像を示し、（Ｂ）はその配向方向を模式的に示す。
【図５】前記実施形態１における主要部の電子線回折像を示す図である。
【図６】前記実施形態１のＥＰＩＲ素子にパルス電圧を印加する測定系を示す図である。
【図７】前記図６の測定系による測定結果を示す図である。（Ａ）はパルス電圧を変化させたときの抵抗変化を示すグラフであり、（Ｂ）はパルス極性を変化させたときの抵抗変化を示すグラフである。
【図８】本発明の実施形態３のＥＰＩＲ素子の主要部を示す断面図である。
【図９】前記実施形態３における下部電極とＣＭＲ薄膜の観察結果と抵抗変化を示す図である。（Ａ）はＸＲＤによる観察結果を示し、（Ｂ）は極性反転パルスを印加したときの抵抗値変化を示す。
【図１０】結晶性の高い基板を使用した場合におけるＥＰＩＲ素子の下部電極とＣＭＲ薄膜の観察結果と抵抗変化を示す図である。（Ａ）はＸＲＤによる観察結果を示し、（Ｂ）は極性反転パルスを印加したときの抵抗値変化を示す。
【符号の説明】
１０・・下地貴金属の多結晶薄膜
１０Ａ，１０Ｂ，１０Ｃ・・下地貴金属の多結晶薄膜の結晶粒
２０・・ＣＭＲ材料薄膜
２０Ａ，２０Ｂ，２０Ｃ・・ＣＭＲ材料薄膜の結晶粒群
２０Ｂａ，２０Ｂｂ，２０Ｂｃ，２０Ｂｄ・・結晶粒
３０・・Ｓｉ基板
３２・・ＳｉＯ２層
３４・・ＴｉＯ２層
３６・・Ｐｔ下部電極層
３８・・ＰＣＭＯ薄膜層
４０・・Ｐｔ上部電極層
５０，５２・・プローブ
６０・・Ｓｉ基板
６２・・ＴｉＮ層
６４・・Ｐｔ下部電極層
６６・・ＰＣＭＯ薄膜層
６８・・Ｐｔ上部電極層
７０・・ＥＰＩＲ素子
７２・・ＳｉＯ２層
７４・・ビアホール
７６・・Ａｌ／ＴｉＮ上部電極引出配線
ＤＡ１，ＤＡ２・・ＰＣＭＯドメイン
ＰＡ１，ＰＡ２・・回折ピーク
ＲＡ１，ＲＡ２，ＲＢ１・・ＰＣＭＯ柱状結晶粒
ＳＰ１，ＳＰ２・・回折スポット
Claims (11)
- 下部電極層，ＣＭＲ材料薄膜層，上部電極層の順で積層された構造を有するＥＰＩＲ素子であって、
貴金属単体もしくはそれらの合金を主成分とした金属材料によって前記下部電極層を形成するとともに、該下部金属電極層の多くが（１１１）配向を有し、
前記ＣＭＲ材料薄膜層の結晶粒の多くが、前記下部金属電極層の（１１１）面を最表面とする金属結晶粒上に局所的にエピタキシャル成長したことを特徴とするＥＰＩＲ素子。 - 下部電極層，ＣＭＲ材料薄膜層，上部電極層の順で積層された構造を有するＥＰＩＲ素子であって、
貴金属単体もしくはそれらの合金を主成分とした金属材料によって前記下部電極層を形成するとともに、
前記ＣＭＲ材料薄膜層の結晶粒の多くが、前記下部金属電極層の結晶粒上に局所的にエピタキシャル成長し、
該エピタキシャル成長したＣＭＲ材料薄膜層の結晶粒群の基板面法線方向に垂直な結晶面が、（１００）ｐ，（１１０）ｐ，（１１１）ｐのいずれか１つであることを特徴とするＥＰＩＲ素子。 - 下部電極層，ＣＭＲ材料薄膜層，上部電極層の順で積層された構造を有するＥＰＩＲ素子であって、
貴金属単体もしくはそれらの合金を主成分とした金属材料によって前記下部電極層を形成するとともに、該下部金属電極層の多くが（１１１）配向を有し、
前記ＣＭＲ材料薄膜層の結晶粒の多くが、前記下部金属電極層の（１１１）面を最表面とする金属結晶粒上に局所的にエピタキシャル成長し、該エピタキシャル成長したＣＭＲ材料薄膜層の結晶粒群の基板面法線方向に垂直な結晶面が、（１００）ｐ，（１１０）ｐ，（１１１）ｐのいずれか１つであることを特徴とするＥＰＩＲ素子。 - 前記下部電極層を、白金族金属単体あるいはそれらの合金を主成分とする金属材料によって形成したことを特徴とする請求項１〜３のいずれかに記載のＥＰＩＲ素子。
- 前記下部電極層を、白金によって形成したことを特徴とする請求項１〜３のいずれかに記載のＥＰＩＲ素子。
- 前記ＥＰＩＲ素子を基板上に形成する際に、基板と前記下部電極層との間に、両者の反応を防止するバリア層を形成したことを特徴とする請求項１〜５のいずれかに記載のＥＰＩＲ素子。
- 前記下部金属電極層の基板面垂直方向の結晶方位の整列が、６０％以上の（１１１）配向を有することを特徴とする請求項１〜６のいずれかに記載のＥＰＩＲ素子。
- 前記下部金属電極層の基板面垂直方向の結晶方位の整列が、９０％以上の（１１１）配向を有することを特徴とする請求項１〜６のいずれかに記載のＥＰＩＲ素子。
- 前記ＣＭＲ材料薄膜層の結晶粒の６０％以上が、前記下部金属電極層の基板面垂直方向の結晶方位が整列した（１１１）面を最表面とする金属結晶粒上に局所的にエピタキシャル成長し、（１００）ｐ，（１１０）ｐ，（１１１）ｐのいずれか１つの配向を有することを特徴とする請求項１〜８のいずれかに記載のＥＰＩＲ素子。
- 前記ＣＭＲ材料薄膜層の結晶粒の８０％以上が、前記下部金属電極層の基板面垂直方向の結晶方位が整列した（１１１）面を最表面とする金属結晶粒上に局所的にエピタキシャル成長し、（１００）ｐ，（１１０）ｐ，（１１１）ｐのいずれか１つの配向を有することを特徴とする請求項１〜８のいずれかに記載のＥＰＩＲ素子。
- 請求項１〜１０のいずれかに記載のＥＰＩＲ素子を含むことを特徴とする半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003060965A JP2004273656A (ja) | 2003-03-07 | 2003-03-07 | Ｅｐｉｒ素子及びそれを利用した半導体装置 |
| US10/790,238 US7027322B2 (en) | 2003-03-07 | 2004-03-02 | EPIR device and semiconductor devices utilizing the same |
| CNB2004100080089A CN100380524C (zh) | 2003-03-07 | 2004-03-05 | 电场脉冲感应电阻元件及利用了它的半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003060965A JP2004273656A (ja) | 2003-03-07 | 2003-03-07 | Ｅｐｉｒ素子及びそれを利用した半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004273656A true JP2004273656A (ja) | 2004-09-30 |
Family
ID=33123306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003060965A Pending JP2004273656A (ja) | 2003-03-07 | 2003-03-07 | Ｅｐｉｒ素子及びそれを利用した半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7027322B2 (ja) |
| JP (1) | JP2004273656A (ja) |
| CN (1) | CN100380524C (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006077747A1 (ja) * | 2005-01-24 | 2006-07-27 | Sharp Kabushiki Kaisha | 不揮発性半導体記憶装置 |
| WO2007086325A1 (ja) * | 2006-01-24 | 2007-08-02 | Matsushita Electric Industrial Co., Ltd. | 電気素子，メモリ装置，および半導体集積回路 |
| CN100365157C (zh) * | 2005-11-11 | 2008-01-30 | 北京工业大学 | 硅基片上制备镧钡锰氧功能薄膜的方法 |
| US7981760B2 (en) | 2008-05-08 | 2011-07-19 | Panasonic Corporation | Method for manufacturing nonvolatile storage element and method for manufacturing nonvolatile storage device |
| CN103427018A (zh) * | 2013-07-10 | 2013-12-04 | 北京师范大学 | 一种具有磁畴壁可调控锰氧化物薄膜的器件及磁畴壁调控方法 |
| CN108313660A (zh) * | 2017-01-16 | 2018-07-24 | 北京想象无限科技有限公司 | 用于吸收体的定向系统及定向方法 |
| JP2022510249A (ja) * | 2018-11-30 | 2022-01-26 | 世宗大学校産学協力団 | 異常ホール効果を利用する磁気センサ、ホールセンサおよびホールセンサの製造方法 |
| CN108313660B (zh) * | 2017-01-16 | 2024-05-03 | 北京想象无限科技有限公司 | 用于吸收体的定向系统及定向方法 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6962648B2 (en) * | 2003-09-15 | 2005-11-08 | Global Silicon Net Corp. | Back-biased face target sputtering |
| US7060586B2 (en) * | 2004-04-30 | 2006-06-13 | Sharp Laboratories Of America, Inc. | PCMO thin film with resistance random access memory (RRAM) characteristics |
| US7235407B2 (en) * | 2004-05-27 | 2007-06-26 | Sharp Laboratories Of America, Inc. | System and method for forming a bipolar switching PCMO film |
| US7425504B2 (en) * | 2004-10-15 | 2008-09-16 | 4D-S Pty Ltd. | Systems and methods for plasma etching |
| US20060081466A1 (en) * | 2004-10-15 | 2006-04-20 | Makoto Nagashima | High uniformity 1-D multiple magnet magnetron source |
| US20060081467A1 (en) * | 2004-10-15 | 2006-04-20 | Makoto Nagashima | Systems and methods for magnetron deposition |
| US20130043452A1 (en) * | 2011-08-15 | 2013-02-21 | Unity Semiconductor Corporation | Structures And Methods For Facilitating Enhanced Cycling Endurance Of Memory Accesses To Re-Writable Non Volatile Two Terminal Memory Elements |
| US20130082232A1 (en) | 2011-09-30 | 2013-04-04 | Unity Semiconductor Corporation | Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells |
| CN100593214C (zh) * | 2005-05-27 | 2010-03-03 | 中国科学院物理研究所 | 钙钛矿类氧化物薄膜复合器件 |
| KR100647334B1 (ko) * | 2005-09-01 | 2006-11-23 | 삼성전자주식회사 | 강유전성 정보 저장 장치 및 정보 저장/재생방법 |
| US20070084717A1 (en) * | 2005-10-16 | 2007-04-19 | Makoto Nagashima | Back-biased face target sputtering based high density non-volatile caching data storage |
| US20070084716A1 (en) * | 2005-10-16 | 2007-04-19 | Makoto Nagashima | Back-biased face target sputtering based high density non-volatile data storage |
| JP4054347B2 (ja) * | 2005-12-16 | 2008-02-27 | シャープ株式会社 | 不揮発性半導体記憶装置 |
| US8395199B2 (en) * | 2006-03-25 | 2013-03-12 | 4D-S Pty Ltd. | Systems and methods for fabricating self-aligned memory cell |
| US8454810B2 (en) | 2006-07-14 | 2013-06-04 | 4D-S Pty Ltd. | Dual hexagonal shaped plasma source |
| US7932548B2 (en) * | 2006-07-14 | 2011-04-26 | 4D-S Pty Ltd. | Systems and methods for fabricating self-aligned memory cell |
| US20080011603A1 (en) * | 2006-07-14 | 2008-01-17 | Makoto Nagashima | Ultra high vacuum deposition of PCMO material |
| US8308915B2 (en) | 2006-09-14 | 2012-11-13 | 4D-S Pty Ltd. | Systems and methods for magnetron deposition |
| TWI340473B (en) * | 2007-01-12 | 2011-04-11 | Winbond Electronics Corp | Nonvolatile memory and fabrication method thereof |
| US8289748B2 (en) * | 2008-10-27 | 2012-10-16 | Seagate Technology Llc | Tuning a variable resistance of a resistive sense element |
| US9171613B2 (en) * | 2009-07-28 | 2015-10-27 | Hewlett-Packard Development Company, L.P. | Memristors with asymmetric electrodes |
| KR20130136435A (ko) * | 2010-12-09 | 2013-12-12 | 후지 덴키 가부시키가이샤 | 페로브스카이트형 망간 산화물 박막 |
| US10333064B2 (en) * | 2011-04-13 | 2019-06-25 | Micron Technology, Inc. | Vertical memory cell for high-density memory |
| US8637846B1 (en) * | 2012-08-31 | 2014-01-28 | Micron Technology, Inc. | Semiconductor structure including a zirconium oxide material |
| US9017832B2 (en) * | 2013-01-31 | 2015-04-28 | Seagate Technology Llc | Magnetic element electrode lamination |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5549978A (en) * | 1992-10-30 | 1996-08-27 | Kabushiki Kaisha Toshiba | Magnetoresistance effect element |
| JP2616561B2 (ja) * | 1994-07-05 | 1997-06-04 | 日本電気株式会社 | 磁気抵抗効果素子薄膜及びそれを用いた磁気抵抗効果素子 |
| US5640343A (en) * | 1996-03-18 | 1997-06-17 | International Business Machines Corporation | Magnetic memory array using magnetic tunnel junction devices in the memory cells |
| JP3030333B2 (ja) | 1997-03-14 | 2000-04-10 | 工業技術院長 | 電流及び電場誘起相転移を用いたスイッチング素子及びメモリー素子 |
| JP3012902B2 (ja) | 1997-03-18 | 2000-02-28 | 工業技術院長 | 光誘起相転移を用いたスイッチング素子及びメモリー素子 |
| JP2925542B1 (ja) * | 1998-03-12 | 1999-07-28 | ティーディーケイ株式会社 | 磁気抵抗効果膜および磁気抵抗効果型ヘッド |
| US6204139B1 (en) * | 1998-08-25 | 2001-03-20 | University Of Houston | Method for switching the properties of perovskite materials used in thin film resistors |
| KR100366702B1 (ko) * | 2000-02-03 | 2003-01-08 | 삼성전자 주식회사 | 쓰기 및 읽기 회로를 갖는 자기 터널 접합 소자를 이용한자기 랜덤 액세스 메모리 |
| JP2002151757A (ja) * | 2000-11-09 | 2002-05-24 | Alps Electric Co Ltd | 薄膜磁気素子及びその製造方法 |
| US6531371B2 (en) * | 2001-06-28 | 2003-03-11 | Sharp Laboratories Of America, Inc. | Electrically programmable resistance cross point memory |
| US6693821B2 (en) * | 2001-06-28 | 2004-02-17 | Sharp Laboratories Of America, Inc. | Low cross-talk electrically programmable resistance cross point memory |
| US6534326B1 (en) * | 2002-03-13 | 2003-03-18 | Sharp Laboratories Of America, Inc. | Method of minimizing leakage current and improving breakdown voltage of polycrystalline memory thin films |
| US7020009B2 (en) * | 2003-05-14 | 2006-03-28 | Macronix International Co., Ltd. | Bistable magnetic device using soft magnetic intermediary material |
| US6927074B2 (en) * | 2003-05-21 | 2005-08-09 | Sharp Laboratories Of America, Inc. | Asymmetric memory cell |
| US7029924B2 (en) * | 2003-09-05 | 2006-04-18 | Sharp Laboratories Of America, Inc. | Buffered-layer memory cell |
| JP2005167064A (ja) * | 2003-12-04 | 2005-06-23 | Sharp Corp | 不揮発性半導体記憶装置 |
| US6949435B2 (en) * | 2003-12-08 | 2005-09-27 | Sharp Laboratories Of America, Inc. | Asymmetric-area memory cell |
| JP2005203389A (ja) * | 2004-01-13 | 2005-07-28 | Sharp Corp | 不揮発性半導体記憶装置の製造方法 |
-
2003
- 2003-03-07 JP JP2003060965A patent/JP2004273656A/ja active Pending
-
2004
- 2004-03-02 US US10/790,238 patent/US7027322B2/en not_active Expired - Fee Related
- 2004-03-05 CN CNB2004100080089A patent/CN100380524C/zh not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006077747A1 (ja) * | 2005-01-24 | 2006-07-27 | Sharp Kabushiki Kaisha | 不揮発性半導体記憶装置 |
| JP2006203098A (ja) * | 2005-01-24 | 2006-08-03 | Sharp Corp | 不揮発性半導体記憶装置 |
| CN100365157C (zh) * | 2005-11-11 | 2008-01-30 | 北京工业大学 | 硅基片上制备镧钡锰氧功能薄膜的方法 |
| WO2007086325A1 (ja) * | 2006-01-24 | 2007-08-02 | Matsushita Electric Industrial Co., Ltd. | 電気素子，メモリ装置，および半導体集積回路 |
| US7855910B2 (en) | 2006-01-24 | 2010-12-21 | Panasonic Corporation | Electric element, memory device, and semiconductor integrated circuit |
| JP4832442B2 (ja) * | 2006-01-24 | 2011-12-07 | パナソニック株式会社 | 電気素子およびメモリ装置 |
| US7981760B2 (en) | 2008-05-08 | 2011-07-19 | Panasonic Corporation | Method for manufacturing nonvolatile storage element and method for manufacturing nonvolatile storage device |
| CN103427018A (zh) * | 2013-07-10 | 2013-12-04 | 北京师范大学 | 一种具有磁畴壁可调控锰氧化物薄膜的器件及磁畴壁调控方法 |
| CN108313660A (zh) * | 2017-01-16 | 2018-07-24 | 北京想象无限科技有限公司 | 用于吸收体的定向系统及定向方法 |
| CN108313660B (zh) * | 2017-01-16 | 2024-05-03 | 北京想象无限科技有限公司 | 用于吸收体的定向系统及定向方法 |
| JP2022510249A (ja) * | 2018-11-30 | 2022-01-26 | 世宗大学校産学協力団 | 異常ホール効果を利用する磁気センサ、ホールセンサおよびホールセンサの製造方法 |
| JP7207671B2 (ja) | 2018-11-30 | 2023-01-18 | 世宗大学校産学協力団 | 異常ホール効果を利用する磁気センサ、ホールセンサおよびホールセンサの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050040482A1 (en) | 2005-02-24 |
| CN100380524C (zh) | 2008-04-09 |
| CN1551239A (zh) | 2004-12-01 |
| US7027322B2 (en) | 2006-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004273656A (ja) | Ｅｐｉｒ素子及びそれを利用した半導体装置 | |
| US11502249B2 (en) | Memory element with a reactive metal layer | |
| US7259387B2 (en) | Nonvolatile semiconductor memory device | |
| US6759249B2 (en) | Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory | |
| US20050153504A1 (en) | Method for manufacturing nonvolatile semiconductor memory device | |
| JP4772188B2 (ja) | 強誘電コンデンサの作成方法および基板上にｐｚｔ層を成長させる方法 | |
| WO2006075574A1 (ja) | 抵抗変化素子とその製造方法 | |
| JP2005167064A (ja) | 不揮発性半導体記憶装置 | |
| JP3903323B2 (ja) | 抵抗変化素子及びそれを用いた不揮発性メモリ | |
| JPWO2006013819A1 (ja) | 抵抗変化素子とそれを用いた抵抗変化型メモリ | |
| CN102439724A (zh) | 铁电阻变存储器及其操作方法、制备方法 | |
| JP2005123361A (ja) | 抵抗変化型不揮発性メモリおよびその製造方法ならびに抵抗変化層の形成方法 | |
| WO2007055071A1 (ja) | 可変抵抗素子を備えた不揮発性半導体記憶装置の製造方法 | |
| US11889702B2 (en) | Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same | |
| US20210408020A1 (en) | Bonded memory devices and methods of making the same | |
| JP2006196566A (ja) | 可変抵抗薄膜素子およびそれを用いた不揮発性記憶素子 | |
| JP5048350B2 (ja) | メモリ装置 | |
| RU2790040C2 (ru) | Ячейка энергонезависимой памяти | |
| CN112567542B (zh) | 非易失性存储器单元 | |
| US11903218B2 (en) | Bonded memory devices and methods of making the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090805 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090811 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091208 |