CN1551239A - 电场脉冲感应电阻元件及利用了它的半导体器件 - Google Patents

电场脉冲感应电阻元件及利用了它的半导体器件 Download PDF

Info

Publication number
CN1551239A
CN1551239A CNA2004100080089A CN200410008008A CN1551239A CN 1551239 A CN1551239 A CN 1551239A CN A2004100080089 A CNA2004100080089 A CN A2004100080089A CN 200410008008 A CN200410008008 A CN 200410008008A CN 1551239 A CN1551239 A CN 1551239A
Authority
CN
China
Prior art keywords
electrode layer
epir
orientation
crystal
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100080089A
Other languages
English (en)
Other versions
CN100380524C (zh
Inventor
��ľ����
铃木利昌
֮
西汤二
藤本正之
粟屋信义
井上刚至
崎山惠三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Allogeneic Development Co ltd
Eicke Fout Intellectual Property Co
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1551239A publication Critical patent/CN1551239A/zh
Application granted granted Critical
Publication of CN100380524C publication Critical patent/CN100380524C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure

Abstract

本发明的课题是，提供在生产率方面优越的实用性高的EPIR元件。EPIR元件是在各种基板上依次层叠了下部电极层、CMR薄膜层、上部电极层的元件。作为下部电极层的Pt多晶薄膜10包含柱状的Pt晶粒10A、10B、10C、…，但它们之中的90％以上具有(111)取向。在Pt晶粒10A、10B、10C、…的各最表面上分别局部地外延生长柱状的PCMO晶粒群20A、20B、20C、…。于是，在各PCMO晶粒群20A、20B、20C、…中所包含的晶粒在垂直于基板法线方向的晶面为(100)p、(110)p、(111)p中的某1个。

Description

电场脉冲感应电阻元件及利用了它的半导体器件
技术领域
本发明涉及利用了具有磁阻效应的材料中的脉冲电场感应电阻变化的元件及利用了它的半导体器件。
背景技术
近年来，作为取代闪速存储器的可进行高速工作的下一代非易失性随机存取存储器NVRAM，提出了FeRAM(铁电RAM)、MRAM(磁RAM)、OUM(双向统一存储器)等各种器件结构，从提高性能、提高可靠性、降低成本和工艺匹配性的观点进行了研讨。
但是，对理想的通用存储器，即所谓广用存储器而言，要求能进行像SRAM那样的高速存取，能进行像DRAM那样的高集成化，具有像闪速存储器那样的非易失性，并要求功耗低，但上述各存储器却无法满足这些要求。
上述各存储器的特点可举出如下。
(1)FeRAM-这种存储器利用了氧化物铁电体的自发极化反转现象，其特征在于低功耗和高速工作。尽管它已实用化，但在可靠性、元件面积的缩小、高成本和破坏性读出等方面是很差的。
(2)MRAM-这种存储器利用了巨磁阻效应(GMR)。铁磁性隧道效应元件具有由Fe、Co、Ni等构成的2个铁磁体层，并具有被由Al2O3等构成的极薄绝缘层(隧道阻挡层)夹持的结构，通过使铁磁体层的磁化(自旋)的方向变化来控制经绝缘层流过的隧道电流的大小，从中发现存储效应。它存在写入时的磁化反转中的功耗高、微细化困难等问题。
(3)OUM-是以硫族化物材料的热相变态为基础的存储器。在低成本、工艺匹配性方面占有优势，但因为是热工作，所以在微细化及高速工作方面存在问题。
对这类现有的存储器而言，作为更接近于通用存储器的概念的新的非易失性随机存取存储器，有Houston大学的Shangquing Liu和AlexIgnatiev等人发明的电阻性随机存取存储器(以下称为“RRAM”)。该RRAM是利用了在具有超巨大(Colossal)磁阻效应(CMR)的材料中新发现的现象即电场脉冲感应电阻效应(以下称为“EPIR效应”)的电阻性随机存取存储器件(参照专利文献1、非专利文献1、非专利文献2)。再有，在以下的说明中，将具有以超巨大磁阻效应，即磁场感应引起的反铁磁性绝缘体-铁磁性金属转变现象为特征的表现出伴随磁场施加而高达几个数量级的电阻率变化的钙钛矿型结构的材料定义为CMR材料。另外，将利用了EPIR效应的元件定义为EPIR元件。
作为CMR材料，具有钙钛矿型结构的Mn类氧化物材料是有代表性的材料，如上所述，表现出与磁场感应引起的反铁磁性绝缘体-铁磁性金属转变现象相关的高达几个数量级的与磁场有关的电阻率变化。但是，为了用材料单体得到大的磁阻效应，需要相当大的施加磁场(几个泰斯拉的量级)。另外，与上述MRAM一样，即使在具有利用了接近于CMR材料的100％的自旋极化率的使之在0.1泰斯拉左右的弱磁场下可以工作的磁隧道结构的元件中，也存在有必要进行高度的界面控制等问题。再有，在这些Mn类氧化物材料中，作为用于控制电阻变化的外部摄动，发现除了磁场外，也可以用电场或光等来进行转换(参照专利文献2、专利文献3)，但这些均在低温区下工作，因而不能说是实用的。
另一方面，作为具有EPIR效应的CMR材料，以3d过渡金属元素为中心的氧八面体的网格、并以该网格为基础的具有钙钛矿结构的材料，具体地说，Pr1-xCaxMnO3(以下称为“PCMO”)、La1-xCaxMnO3、La1-xSrxMnO3、Gd0.7Ca0.3BaCo2O5+5等是典型的例子。在它们之中，具有x＝0.3附近的组成的PCMO具有最宽的电阻变化幅度。
这样的CMR材料中的EPIR效应是即使在室温下也无需施加磁场、可出现几个数量级的电阻变化的极其划时代的效应。利用了这种现象的RRAM由于完全无需磁场，从而与上述MRAM不同，功耗极低。另外，微细化、高集成化也很容易，与MRAM相比，电阻变化的动态范围格外地宽，具有可进行多值存储等卓越的特点。
实际的存储器件中的CMR材料部分的基本结构极为简单，在基板主面上可依次层叠下部电极层、CMR薄膜层、上部电极层。通过将上部电极层与下部电极层之间施加的电脉冲的极性、电压、脉冲宽度控制在数十ns至数μs的宽广范围内，并且通过使夹持于上下电极层中间的CMR薄膜层的电阻发生变化，可进行存储工作。因施加这些脉冲而发生变化的CMR薄膜层的电阻值由于在脉冲施加后也得以长期保持，所以例如通过假设低电阻状态为逻辑值“0”、高电阻状态为逻辑值“1”，可得到非易失性的存储功能。进而，通过控制脉冲宽度、施加电压、脉冲数目，也可实现在为用MRAM得到的电阻值变化的数百倍以上的容限内的阶梯式电阻变化而导致的多值存储。
可是，作为以上那样的层叠结构中的电极材料，可采用Pt、Ir、Ru、Ph、Ag、Au、Al、Ta等的金属类，或者比CMR材料的导电性高的YBa2Cu3O7-x、RuO2、IrO2、SrRuO3等的氧化物，TaSiN、TiN、TiSiN、MoN等的氮化物类化合物，但下部电极层处于CMR层形成时400℃～600℃的高温下，并且暴露在具有高的氧分压的气氛中。因此，使用于下部电极层的材料的选择范围变窄。
另外，在选择下部电极时，必须考虑与CMR材料的晶格匹配的观点。揭示了卓越的EPIR效应的CMR材料偏离理想的立方晶体钙钛矿结构而发生畸变，并且伴之以在过渡金属-氧之间的键合网格发生很大的弯曲，引起各向异性性质。因此，在忽略了晶轴排列的随机取向的CMR薄膜中，随着单元面积的微小化，在基板面内的特性均匀性及批与批之间的工艺可重复性的问题显现出来。另外，必须考虑因这种晶格匹配引起的基底结构传递造成对CMR材料的结晶的促进和高结晶化引起的特性改善。
从而，为了进行鉴于批量生产的特性改善和特性控制，认为①选择取向控制容易并且具有与CMR材料的晶格匹配性的下部电极材料，同时②使外延生长的CMR晶体的晶轴在基板法线方向的取向性一致是有效的。
[专利文献1]
美国专利6,204,139号说明书
[专利文献2]
特开平10-261291号公报
[专利文献3]
特开平10-255481号公报
[非专利文献1]
Applied Physics Letter，76，2749-2751(2000)，“Electrical-pulse-induced reversible resistance effect in magneto-resistive films”(“在磁阻膜中的电脉冲感应可逆电阻效应”)
[非专利文献2]
日经マイクロデバイス，2003年，1月号，pp.72-83
然而，上述现有的CMR薄膜层/下部电极层的层叠结构中的取向性控制的研讨仅仅以采用了单晶氧化物基板的完全外延形成的结构为对象，如从批量生产率方面看也不一定是现实的。
发明内容
本发明是着眼于这些方面而进行的，其目的在于，提供一种批量生产率优越的实用性高的EPIR元件和半导体器件。本发明的另一目的在于，提供一种谋求改善EPIR特性、改善基板面内的特性均匀性、改善批与批之间的工艺可重复性的EPIR元件和半导体器件。
为了达到上述目的，本发明是一种EPIR元件，它是具有按下部电极层、CMR材料薄膜层、上部电极层的顺序层叠的结构的EPIR元件，其特征在于，在与CMR材料的晶格匹配性良好的多晶贵金属类电极层上以可控制的取向形成CMR材料薄膜。
另一发明的特征在于，利用以贵金属单体或者它们的合金为主成分的金属材料形成上述下部电极层，同时该多个下部金属电极层的晶向在基板面垂直方向的排列具有(111)取向，上述CMR材料薄膜层的大量晶粒在以上述下部金属电极层的(111)面为最表面的金属晶粒上局部地外延生长。
又一发明的特征在于，利用以贵金属单体或者它们的合金为主成分的金属材料形成上述下部电极层，同时上述CMR材料薄膜层的大量晶粒在上述下部金属电极层的晶粒上局部地外延生长，该外延生长的CMR材料薄膜层的晶粒群在垂直于基板面法线方向的晶面是(100)p、(110)p、(111)p中的某1个。
再一发明的特征在于，利用以贵金属单体或者它们的合金为主成分的金属材料形成上述下部电极，同时该多个下部金属电极层具有(111)取向，上述CMR材料薄膜层的大量晶粒在以上述下部金属电极层的(111)面为最表面的金属晶粒上局部地外延生长，该外延生长的CMR材料薄膜层的晶粒群在垂直于基板面法线方向的晶面是(100)p、(110)p、(111)p中的某1个。
本发明的上述和其它的目的、特征、优点可从以下的详细说明和附图中变得明显。
附图说明
图1是示出本发明的EPIR元件的下部电极和CMR材料的晶粒的形态的示意图。
图2是示出本发明实施例1的EPIR元件的层叠结构的斜视图。
图3是示出上述实施例1中的下部电极和CMR薄膜的观察结果的图。(A)示出用XRD的观察结果，(B)示出用TEM的观察结果。
图4是示出上述实施例1中的CMR薄膜表面的晶向方向的图。(A)示出TEM观察像，(B)示意地示出其取向方向。
图5是示出上述实施例1中的主要部分的电子束衍射像的图。
图6是示出对上述实施例1的EPIR元件施加脉冲电压的测量系统的图。
图7是示出利用上述图6的测量系统所得到的测量结果的图。(A)是示出使脉冲电压发生变化时的电阻变化的曲线图，(B)是示出使脉冲极性发生变化时的电阻变化的曲线图。
图8是示出本发明实施例3的EPIR元件的主要部分的剖面图。
图9是示出上述实施例3中的下部电极和CMR薄膜的观察结果和电阻变化的图。(A)示出用XRD的观察结果，(B)示出施加了极性反转脉冲时的电阻值变化。
图10是示出使用了结晶性高的基板时的EPIR元件的下部电极和CMR薄膜的观察结果和电阻变化的图。(A)示出用XRD的观察结果，
(B)示出施加了极性反转脉冲时的电阻值变化。
具体实施方式
<基本事项>
本发明基于与在下面的Pt多晶薄膜上生长的PCMO薄膜相关的知识。即，Pt多晶薄膜对晶面(111)具有高取向性(所谓取向是指基板面垂直方向的晶向的排列。下同)，而且与钙钛矿型Mn类氧化物的晶格匹配性高。在这种Pt多晶薄膜上，使作为钙钛矿型Mn类氧化物之一的PCMO薄膜生长时，通过恰当地设定基板温度、氧分压、成膜速度和总压力等制膜条件，PCMO薄膜晶体在各Pt晶粒上局部地外延生长，可得到高取向性的PCMO薄膜。
另外，上述PCMO薄膜的取向面不限定于单一的晶面，也可具有多个晶面。为了容易理解起见，可将作为斜方晶系的PCMO材料的晶系视作与基本钙钛矿结构单元对应的准立方晶体，在为了方便将准立方晶体中的晶面标以「p」、记作(hkl)p时(h、k、l为整数)，通过对成膜条件进行适当的调整，就可以有选择地生长具有(111)p、(110)p、(100)p的晶轴取向的晶体。而且，这些高取向性PCMO薄膜表现出优越的转换特性，同时发现在同一基板面内和各制造批之间(在连续批的基板之间)其特性有优越的均匀性。
PCMO(晶格常数ap＝0.385nm)与Pt(晶格常数a＝0.392nm)的晶格失配约为2％，虽然稍大一些，但结构方面的匹配性很高，有充分的可能性进行外延生长。如从通常的外延生长条件的观点判断，则推测在(111)取向的Pt晶粒上可以最稳定地外延生长晶格匹配性最佳的(111)p取向的PCMO薄膜。可是，按照我们的知识，在实际上通过使成膜条件最佳，(110)p取向及(100)p取向的PCMO薄膜晶粒也在生长，它们全部表现出在基板面内具有与基底Pt晶粒在结晶学上的方位关系的外延生长形态。例如，在(110)p中，具有Pt(111)[11-2][1-10]//PCMO(110)p[1-10]p[001]p的方位关系，这种关系通过后述薄膜面内的TEM观察得到确认。
关于上述界面结构的详细的结构稳定性的机理，要进行用于控制非平衡晶体生长的复杂现象的严格论证是困难的。一般来说，在Pt-PCMO界面之类的金属-离子性氧化物的晶粒间界处，由于与其它的共价键界面及离子键界面相比，其自由度很高，通过高阶几何学匹配，容易做到稳定，界面能的贡献也有减少的趋势。从而，在金属-离子性氧化物界面处，不仅由只因单胞之间的晶格常数差异引起的界面能的讨论来决定，而且由高阶的晶格匹配中的界面能的降低、表面生长形态、表面能等的各种综合因素来决定晶体生长方位。再有，作为影响晶体匹配性的工艺上的因素，可举出晶体生长速度。另一方面，下部的Pt电极薄膜在非最佳的条件下容易得到(111)取向和(100)取向的混合相，但通过使比较容易的成膜条件最佳化，可生成对以表面能降低为驱动力的最密堆积(111)晶面的优先取向，得到单轴取向性的多晶结构。另外，如在溅射法成膜中引入氧，也可得到(100)优先取向Pt薄膜，在此时，可以形成在Pt电极层上更加稳定的(100)p取向PCMO薄膜。
本发明的EPIR元件是在各种基板上依次层叠基于上述知识的下部电极层、CMR薄膜层、上部电极层的一种元件。在图1中，示意地示出了在下部电极层即Pt多晶薄膜10上形成的PCMO薄膜20的形态。Pt多晶薄膜10中包含柱状的Pt晶粒10A、10B、10C、...，但它们之中的70％以上，最好是90％以上的基板面垂直方向的晶向的排列有(111)取向。在具有(111)取向的Pt晶粒10A、10B、10C、...的各最表面上局部地外延生长柱状的PCMO晶粒群20A、20B、20C、...，这些晶粒群由具有更加微细的粒径的柱状PCMO晶粒20Ba、20Bb、20Bc、20Bd、...构成。20Ba、20Bb、20Bc、20Bd、...分别在按同一(111)取向的柱状Pt晶粒10B上外延生长，它们之中的60％以上，最好是80％以上具有(100)p、(110)p、(111)p之中的某一取向，作为整个薄膜层20，其60％以上，最好是80％以上具有(100)p、(110)p、(111)p之中的某一取向。再有，即使具有(111)取向的Pt晶粒20B上的柱状PCMO晶粒20Ba、20Bb、20Bc、20Bd、...具有同一取向，其面内的方位也未必相同，而是具有数种特定的结晶学上的方位关系。例如，如假定整个CMR薄膜层20具有(110)p的取向，则晶粒20Ba与20Bc具有相同的(100)取向(作为斜方晶体的表示法，在准立方晶体的情形为(110)p)，但各自面内的方位即[010]的夹角约为120度，具有(112)取向(作为斜方晶体的表示法，在准立方晶体的情形为(110)p)的晶粒20Bb和20Bd，在面内形成120度的旋转关系是适当的。
作为CMR材料，例如已知有Pr1-xCaxMnO3(PCMO)、Pr1-x(Ca，Sr)xMnO3、Nd0.5Sr0.5MnO3、La1-xCaxMnO3、La1-xSrxMnO3、Gd0.7Ca0.3BaCo2O5+5等多种。作为用于本发明的EPIR元件的材料，在其中，在过渡金属-氧之间的键合网格有很大的畸变，从而，用于抑制电荷移动的容易形成电荷有序相的PCMO类的材料是合适的。PCMO类的材料表现出更大的EPIR效应，还容易产生因外部摄动导致的电荷有序相的熔融现象。尤其是，最好具有在x＝0.3附近接近于相边界的组成。
作为下部电极层，最好是包括与CMR材料的晶格匹配性高、具有高导电性和高耐氧化性的以Pt(晶格常数a＝0.3923nm)、Ir(晶格常数a＝0.3839nm)、Rh(晶格常数a＝0.3803nm)、Pd(晶格常数a＝0.389nm)为代表的铂族金属，最好还包括Au(晶格常数a＝0.4079nm)在内的贵金属的单体，或者贵金属之间的合金，如为以这些金属为基础的多种合金则更好。
另一方面，作为上部电极层，不一定暴露于高温氧气氛下。因此，不限定于上述贵金属元素，也能应用Al、Cu、Ni、Ti、Ta等金属及氧化物导电体等各种材料。
作为基板，可采用硅单晶基板，但也可采用玻璃基板等。在将本发明的EPIR元件用作存储器的情况下，被认为以连接二极管或晶体管的情况居多，但如选择基板，使这些元件在同一基板上形成，也是合适的。
再有，在下部电极层与基底基板层之间，可根据需要，适当地插入用于防止反应并改善附着性的阻挡层附着层。例如，在Pt-Si之间，在CMR薄膜层形成时因高温气氛而引起合金化现象，当使用硅基板并确保基板-下部电极层之间的电连接时有发生不良情况的可能性。因此，将具有导电性和阻挡性的Ti、TiN、Ti1-xAlxN、TaN、TiSiN、TaSiN等插入硅基板与下部电极层之间作为阻挡层是有效的。另外，在硅基板表面用SiO2层覆盖时，当然也可应用上述Ti及TiN所形成的阻挡层，但将没有因氧化而发生问题的氧化物TiOx、IrO2等用作阻挡层则更为有效。
作为下部电极层的成膜方法，可适当地采用溅射法、真空蒸镀法、MOCVD法等各种熟知的方法，但从晶粒的取向性控制、应力控制等观点看，最好采用可将生长参数设定在宽广范围内的溅射法。
作为CMR薄膜层的成膜方法，可采用转涂法、激光磨削法、MBE法、溅射法、MOCVD法等各种熟知的方法，但为了进行外延生长控制，在初始生长过程中，往往必须在较低的成膜速率下进行高精度的成膜参数控制。这时，初始生长过程中的晶体生长控制是重要的，在生成数nm厚以上的膜后，就不一定严格地进行生长控制了。因此，考虑到提高批量生产率，可采用分成2各阶段的成膜方法。以下，说明本发明的
实施例。
<实施例1>
首先，参照附图说明本发明的实施例1。本例是EPIR元件的例子。在图2中，示出了其层叠结构。在该图中，最初要准备Si基板30，作为在其主面上海形成了100nm厚的SiO2层的基底基板。其次，在Si基板30的SiO2层32上，利用反应性溅射法形成TiO2层34作为阻挡层附着层。
接着，将形成了以上那样的SiO2层32、TiO2层34的Si基板30加热至400℃。采用100％Ar的溅射法，形成Pt下部电极层36作为具有250nm厚度的贵金属电极。
用XRD(X射线衍射装置)和剖面TEM(透射型电子显微镜)观察该Pt下部电极层36时，以自取向性的最密堆积面(111)作为最表面的主要由粒径200nm左右的柱状晶粒构成的、这些柱状晶粒中的大约95％以上形成(111)取向已得到确认。但是，在这些晶粒之间，没有面内的结晶学上的方位关系，Pt下部电极层36具有单轴取向性的多晶结构。
接着，在Pt下部电极层36上，采用激光磨削法形成(Pr0.7Ca0.3)MnO3的薄膜层(PCMO薄膜层)38作为CMR薄膜层。制膜条件为200毫乇的O2气氛、600℃的基板温度、8nm/分钟的成膜速度，使之局部地外延生长至约200nm的膜厚为止。
如示出用该条件制作的PCMO薄膜层38的XRD剖面分布图，则得到图3(A)所示的X射线衍射曲线图。在该图中，横轴为2θ，纵轴为强度。如该图所示，可明显地观察到PCMO薄膜层38的(110)p衍射峰PA1和Pt下部电极层36的(111)衍射峰PA2。
在图3(B)中，示出了Pt下部电极层36和PCMO薄膜层38的层叠部分的剖面TEM像。如该图所示，在Pt下部电极层36上，形成(100)取向PCMO畴DAI及(112)取向PCMO畴DAI2。再有，这些(100)取向及(112)取向属于准立方晶体的(110)p取向。
在图4(A)中，示出PCMO薄膜层38的表面TEM像。另外，在图4(B)中，分区域示出对图4(A)进行了示意的图。如这些图所示，PCMO薄膜层38包含大量晶粒。上述(100)取向PCMO畴DAI相当于(110)p[＝(100)]取向PCMO柱状晶粒RA1，(112)取向PCMO畴DAI2相当于(110)p[＝(112)]取向PCMO柱状晶粒RA2。再有，在该例中，另外还存在(111)p取向PCMO柱状晶粒RB1。
在图5中，示出了包含1个Pt晶粒和在其上生长的粒径为20～30nm的多个PCMO柱状晶粒的部分的限制视野电子束衍射像。在该图中，用圆圈围起来示出的衍射点SP1是(111)取向的Pt下部电极层36的衍射点，除此以外(除了中央的大点外)的衍射点SP2是(110)p取向的PCMO薄膜38的衍射点。这些Pt下部电极层36和PCMO薄膜层38的衍射点均能清楚地观察到。
从以上图3～图5的观察结果可知，PCMO薄膜的晶粒在作为基底的(111)取向的Pt晶粒上以某特定的结晶学上的方位关系生长，即外延生长。另外，这时的PCMO薄膜层38的取向性是(110)p取向，取向度为93％。
在以上那样形成的PCMO薄膜层38上，用金属掩模形成200μm见方、厚度为200nm的Pt上部电极层40。由此，得到高取向性的CMR薄膜层被电极层夹持的基本的结构的EPIR元件。当然，在Si基板30的面内可设置多个EPIR元件。
接着，利用以上那样得到的简易的EPIR元件，用图6所示的测量系统进行转换特性评价。即，在Pt下部电极层36和Pt上部电极层40上，分别按压探针50、52供接触之用。然后，以上部电极层一侧为正极，在上下电极层之间施加脉冲电压，其后测量上下电极之间的电阻值。即，从施加脉冲电压为“0”的初始状态开始，测量因脉冲施加而电阻发生何种程度的变化。
图7(A)示出将脉冲电压宽度固定为100ns、使脉冲电压值变化时的EPIR元件的电阻值变化。在该图中，横轴为施加脉冲电压值[V]，纵轴为电阻值[Ω](对数标度)。再有，纵轴的“E”表示10的幂。例如「1.0E+03」表示1.0×103。
如该图所示，当施加电压为1[V]时，电阻值几乎没有变化。但是，在施加4[V]的脉冲电压后，相对于初始状态，电阻值改变2个数量级左右。还有，在施加5[V]的脉冲电压后，电阻值以3个数量级以上的幅度改变，在5[V]以上，电阻值趋于饱和。
图7(B)是示出对上下两电极层36、40交互地施加电压值为5[V]、脉冲宽度为100ns的脉冲电压时的电阻变化的曲线图。在该图中，低电阻一侧的测量点是使下部电极一侧为正、上部电极一侧为负施加脉冲电压的情形，高电阻一侧的测量点是使上部电极一侧为正、下部电极一侧为负施加脉冲电压的情形。如该图所示，在脉冲电压的极性反转时，在大约达3个数量级的宽广的动态范围内，低电阻状态与高电阻状态发生转换。
另一方面，作为比较例，制作在形成了阻挡层TiO2的带有SiO2热氧化膜的Si基板上形成多晶Pt下部电极层、在该下部电极层上生长PCMO薄膜层的EPIR元件。再有，对PCMO薄膜没有进行取向控制。对于该比较例，也进行与图3(A)同样的XRD，得到图10(A)所示的结果。如该图所示，作为表现出无取向性的PCMO薄膜的衍射峰，观察到PB1～PB3，作为Pt下部电极的衍射峰，观察到PB4。
对于这样的比较例的EPIR元件，进行了与图7(B)同样的测量，得到图10(B)所示的结果。如该图所示，电阻值的变化仅为1个数量级左右，显然本实施例这一方面是优越的。另外，在基板面上形成多个EPIR元件，对它们的特性的分散度作了检查，其结果在大约±10％以内，而比较例在±30％，可见面内均匀性得到显著的改善。以上的特性改善被认为起因于如下的结构方面的特点：
(1)PCMO晶粒的取向控制；以及
(2)在柱状的Pt下部电极晶粒上形成多个柱状的PCMO晶粒..
<实施例2>
接着，说明本发明的实施例2。在形成(111)取向的多晶Pt下部电极层36后，用激光磨削法，在20毫乇的O2气氛、600℃的基板温度、成膜速度2nm/分钟的低生长速度下，使(Pr0.7Ca0.3)MnO3局部地外延生长至大约5nm的膜厚。
在这样的低生长速度下，与Pt的(111)晶面的晶格匹配性最好且界面能低的(111)p面优先生长，此情况通过TEM观察得到确认。另外，由于即使淀积速度稍有变化，对界面能也有极大的贡献，所以其后连续生长的PCMO层的晶体匹配性基本上由初始生长层的匹配性决定。从而，如仅将成膜速度变更为10nm/分钟，使之在初始PCMO生长层上生长至所形成的膜厚约为200nm，则可得到80％以上的具有(111)p优先匹配性的PCMO薄膜层。
对于本实施例的EPIR元件，与图7(B)同样地在上下两电极之间交互地施加5V/100ns的脉冲电压去求转换特性，得到在大约达3个数量级的宽广的动态范围的电阻变化。另外，对于成为课题的面内均匀性，基板面内的特性分散度被显著地改善至大约±10以内。
<实施例3>
接着，参照图8和图9说明本发明的实施例3。在图8中，示出了本实施例的EPIR元件的层叠结构。在本实施例中，使用被掺以高浓度杂质的低阻Si基板60作为基底基板。
在该Si基板60的主面上首先用反应性溅射法形成TiN层62。该TiN层62被设置作为EPIR元件的下部电极层与Si基板60之间的电接触，同时用来防止下部电极层的材料与Si基板60的材料发生反应。其次，将以上那样形成了TiN层62的Si基板60加热至400℃，采用100％Ar的溅射法形成具有250nm厚度的Pt下部电极层64。确认了该Pt下部电极层64具有粒径为200nm左右的(111)取向多晶柱状结构，大约95％以上的Pt晶粒为(111)取向。
接着，在Pt下部电极层64上用磁控溅射法，在14毫乇的O2气氛、600℃的基板温度、10nm/分钟的成膜速度下，使(Pr0.7Ca0.3)MnO3局部地外延生长至膜厚大约200nm。对于用这样的条件制作的PCMO薄膜层66，用XRD进行了测量，得到图9所示的结果。从该结果可知，PCMO薄膜层66具有(100)p优先取向性。另外，从剖面TEM像确认了在(111)取向的Pt下部电极层64的晶粒上的局部外延生长。在本条件下的PCMO薄膜层66的(100)p取向度为89％。
接着，在上述PCMO薄膜层66上将Pt上部电极层68形成为200nm的厚度。其次，采用光刻法对硬掩模构图，采用BCl 3/Ar的等离子体离子刻蚀法加工Pt上部电极层68、PCMO薄膜层66、Pt下部电极层64。由此，形成高取向性的CMR薄膜层被电极层夹持的2μm见方的微小EPIR元件70。其后，在Si基板60的整个主面上，用等离子体CVD法形成SiO2层72作为绝缘膜。
接着，采用光刻法和等离子体刻蚀法，对Pt上部电极层68上的SiO2层72开孔，形成布线引出用的通路孔74。然后，在该通路孔74上形成由Al/TiN构成的上部电极引出布线76，与Pt上部电极层68互连。
与上述实施例同样地，对以上那样得到的EPIR元件70施加脉冲电压。在本例中，在导电性的Si基板60与Al/TiN上部电极引出布线76之间施加5V/100ns的脉冲电压，使其极性交互反转。如此得到的EPIR元件70的电阻变化如图9(B)所示。如该图所示，可知在本实施例中，在大约达3个数量级的宽广的动态范围内，在低电阻状态与高电阻状态之间发生转换。与图10所示的结晶性高的EPIR元件相比，该电阻值变化幅度极宽。另外，就面内均匀性而言，基板面内的EPIR元件之间的特性分散度在6英寸基板内被显著改善至大约±15％以内。
<其它实施例>
本发明有多个实施例，可基于上述公开的内容对这些实施例进行多种改变。例如，也可包含下述内容。
(1)上述制造方法、制造条件、各部分的材料只是例示性的，一点也不限定于上述实施例，可作适当的变更，使之起同样的作用。
(2)本发明除了上述非易失性随机存取存储器外，还可应用于可变电阻元件和红外线传感器等。
发明的效果
如上所述，按照本发明，由于在单轴取向性的贵金属下部电极层上使CMR材料薄膜局部地外延生长，形成包括在基板法线方向具有高优先晶轴取向性的CMR材料在内的电极/CMR材料/电极的层叠结构，所以得到下面的效果。
(1)由于是多晶性的薄膜结构，批量生产率优越，实用性高。
(2)可谋求提高EPIR特性，改善基板面内的特性均匀性，改善批于批之间的工艺可重复性。

Claims (11)

1.一种EPIR元件，它是具有按下部电极层、CMR材料薄膜层、上部电极层的顺序层叠的结构的EPIR元件，其特征在于：
利用以贵金属单体或者它们的合金为主成分的金属材料形成上述下部电极层，同时该多个下部金属电极层具有(111)取向，
上述CMR材料薄膜层的大量晶粒在以上述下部金属电极层的(111)面为最表面的金属晶粒上局部地外延生长。
2.一种EPIR元件，它是具有按下部电极层、CMR材料薄膜层、上部电极层的顺序层叠的结构的EPIR元件，其特征在于：
利用以贵金属单体或者它们的合金为主成分的金属材料形成上述下部电极层，
同时上述CMR材料薄膜层的大量晶粒在上述下部金属电极层的晶粒上局部地外延生长，
该外延生长的CMR材料薄膜层的晶粒群在垂直于基板面法线方向的晶面是(100)p、(110)p、(111)p中的某1个。
3.一种EPIR元件，它是具有按下部电极层、CMR材料薄膜层、上部电极层的顺序层叠的结构的EPIR元件，其特征在于：
利用以贵金属单体或者它们的合金为主成分的金属材料形成上述下部电极层，同时该多个下部金属电极层具有(111)取向，
上述CMR材料薄膜层的大量晶粒在以上述下部金属电极层的(111)面为最表面的金属晶粒上局部地外延生长，该外延生长的CMR材料薄膜层的晶粒群在垂直于基板面法线方向的晶面是(100)p、(110)p、(111)p中的某1个。
4.如权利要求1～3的任一项中所述的EPIR元件，其特征在于：
利用以铂族金属单体或者它们的合金为主成分的金属材料形成上述下部电极层。
5.如权利要求1～3的任一项中所述的EPIR元件，其特征在于：
用铂形成上述下部电极层。
6.如权利要求1～5的任一项中所述的EPIR元件，其特征在于：
在基板上形成上述EPIR元件时，在基板与上述下部电极层之间形成防止两者发生反应的阻挡层。
7.如权利要求1～6的任一项中所述的EPIR元件，其特征在于：
上述下部金属电极层的晶向在基板面垂直方向的排列具有60％以上的(111)取向。
8.如权利要求1～6的任一项中所述的EPIR元件，其特征在于：
上述下部金属电极层的晶向在基板面垂直方向的排列具有90％以上的(111)取向。
9.如权利要求1～8的任一项中所述的EPIR元件，其特征在于：
上述CMR材料薄膜层的晶粒的60％以上在以上述下部金属电极层的晶向在基板面垂直方向排列的(111)面为最表面的金属晶粒上局部地外延生长，具有(100)p、(110)p、(111)p中的某1个的取向。
10.如权利要求1～8的任一项中所述的EPIR元件，其特征在于：
上述CMR材料薄膜层的晶粒的80％以上在以上述下部金属电极层的晶向在基板面垂直方向排列的(111)面为最表面的金属晶粒上局部地外延生长，具有(100)p、(110)p、(111)p中的某1个的取向。
11.一种半导体器件，其特征在于：
包含权利要求1～10的任一项中所述的EPIR元件。
CNB2004100080089A 2003-03-07 2004-03-05 电场脉冲感应电阻元件及利用了它的半导体器件 Expired - Fee Related CN100380524C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP60965/03 2003-03-07
JP2003060965A JP2004273656A (ja) 2003-03-07 2003-03-07 Ｅｐｉｒ素子及びそれを利用した半導体装置
JP60965/2003 2003-03-07

Publications (2)

Publication Number Publication Date
CN1551239A true CN1551239A (zh) 2004-12-01
CN100380524C CN100380524C (zh) 2008-04-09

Family

ID=33123306

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100080089A Expired - Fee Related CN100380524C (zh) 2003-03-07 2004-03-05 电场脉冲感应电阻元件及利用了它的半导体器件

Country Status (3)

Country Link
US (1) US7027322B2 (zh)
JP (1) JP2004273656A (zh)
CN (1) CN100380524C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100593214C (zh) * 2005-05-27 2010-03-03 中国科学院物理研究所 钙钛矿类氧化物薄膜复合器件

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6962648B2 (en) * 2003-09-15 2005-11-08 Global Silicon Net Corp. Back-biased face target sputtering
US7060586B2 (en) * 2004-04-30 2006-06-13 Sharp Laboratories Of America, Inc. PCMO thin film with resistance random access memory (RRAM) characteristics
US7235407B2 (en) * 2004-05-27 2007-06-26 Sharp Laboratories Of America, Inc. System and method for forming a bipolar switching PCMO film
US7425504B2 (en) * 2004-10-15 2008-09-16 4D-S Pty Ltd. Systems and methods for plasma etching
US20060081466A1 (en) * 2004-10-15 2006-04-20 Makoto Nagashima High uniformity 1-D multiple magnet magnetron source
US20060081467A1 (en) * 2004-10-15 2006-04-20 Makoto Nagashima Systems and methods for magnetron deposition
JP2006203098A (ja) * 2005-01-24 2006-08-03 Sharp Corp 不揮発性半導体記憶装置
US20130082232A1 (en) 2011-09-30 2013-04-04 Unity Semiconductor Corporation Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells
US20130043452A1 (en) * 2011-08-15 2013-02-21 Unity Semiconductor Corporation Structures And Methods For Facilitating Enhanced Cycling Endurance Of Memory Accesses To Re-Writable Non Volatile Two Terminal Memory Elements
KR100647334B1 (ko) * 2005-09-01 2006-11-23 삼성전자주식회사 강유전성 정보 저장 장치 및 정보 저장/재생방법
US20070084717A1 (en) * 2005-10-16 2007-04-19 Makoto Nagashima Back-biased face target sputtering based high density non-volatile caching data storage
US20070084716A1 (en) * 2005-10-16 2007-04-19 Makoto Nagashima Back-biased face target sputtering based high density non-volatile data storage
CN100365157C (zh) * 2005-11-11 2008-01-30 北京工业大学 硅基片上制备镧钡锰氧功能薄膜的方法
JP4054347B2 (ja) * 2005-12-16 2008-02-27 シャープ株式会社 不揮発性半導体記憶装置
JP4832442B2 (ja) * 2006-01-24 2011-12-07 パナソニック株式会社 電気素子およびメモリ装置
US8395199B2 (en) * 2006-03-25 2013-03-12 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US7932548B2 (en) * 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US20080011603A1 (en) * 2006-07-14 2008-01-17 Makoto Nagashima Ultra high vacuum deposition of PCMO material
US8454810B2 (en) 2006-07-14 2013-06-04 4D-S Pty Ltd. Dual hexagonal shaped plasma source
US8308915B2 (en) 2006-09-14 2012-11-13 4D-S Pty Ltd. Systems and methods for magnetron deposition
TWI340473B (en) * 2007-01-12 2011-04-11 Winbond Electronics Corp Nonvolatile memory and fabrication method thereof
US7981760B2 (en) 2008-05-08 2011-07-19 Panasonic Corporation Method for manufacturing nonvolatile storage element and method for manufacturing nonvolatile storage device
US8289748B2 (en) * 2008-10-27 2012-10-16 Seagate Technology Llc Tuning a variable resistance of a resistive sense element
US9171613B2 (en) * 2009-07-28 2015-10-27 Hewlett-Packard Development Company, L.P. Memristors with asymmetric electrodes
EP2650407B1 (en) * 2010-12-09 2015-07-29 Fuji Electric Co., Ltd. Perovskite manganese oxide thin film
US10333064B2 (en) * 2011-04-13 2019-06-25 Micron Technology, Inc. Vertical memory cell for high-density memory
US8637846B1 (en) * 2012-08-31 2014-01-28 Micron Technology, Inc. Semiconductor structure including a zirconium oxide material
US9017832B2 (en) * 2013-01-31 2015-04-28 Seagate Technology Llc Magnetic element electrode lamination
CN103427018B (zh) * 2013-07-10 2016-01-27 北京师范大学 一种具有磁畴壁可调控锰氧化物薄膜的器件及磁畴壁调控方法
CN108313660B (zh) * 2017-01-16 2024-05-03 北京想象无限科技有限公司 用于吸收体的定向系统及定向方法
CN113167841A (zh) * 2018-11-30 2021-07-23 世宗大学校产学协力团 利用反常霍尔效应的磁传感器和霍尔传感器以及霍尔传感器的制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5549978A (en) * 1992-10-30 1996-08-27 Kabushiki Kaisha Toshiba Magnetoresistance effect element
JP2616561B2 (ja) * 1994-07-05 1997-06-04 日本電気株式会社 磁気抵抗効果素子薄膜及びそれを用いた磁気抵抗効果素子
US5640343A (en) * 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
JP3030333B2 (ja) 1997-03-14 2000-04-10 工業技術院長 電流及び電場誘起相転移を用いたスイッチング素子及びメモリー素子
JP3012902B2 (ja) 1997-03-18 2000-02-28 工業技術院長 光誘起相転移を用いたスイッチング素子及びメモリー素子
JP2925542B1 (ja) * 1998-03-12 1999-07-28 ティーディーケイ株式会社 磁気抵抗効果膜および磁気抵抗効果型ヘッド
US6204139B1 (en) * 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
KR100366702B1 (ko) * 2000-02-03 2003-01-08 삼성전자 주식회사 쓰기 및 읽기 회로를 갖는 자기 터널 접합 소자를 이용한자기 랜덤 액세스 메모리
JP2002151757A (ja) * 2000-11-09 2002-05-24 Alps Electric Co Ltd 薄膜磁気素子及びその製造方法
US6693821B2 (en) * 2001-06-28 2004-02-17 Sharp Laboratories Of America, Inc. Low cross-talk electrically programmable resistance cross point memory
US6531371B2 (en) * 2001-06-28 2003-03-11 Sharp Laboratories Of America, Inc. Electrically programmable resistance cross point memory
US6534326B1 (en) * 2002-03-13 2003-03-18 Sharp Laboratories Of America, Inc. Method of minimizing leakage current and improving breakdown voltage of polycrystalline memory thin films
US7020009B2 (en) * 2003-05-14 2006-03-28 Macronix International Co., Ltd. Bistable magnetic device using soft magnetic intermediary material
US6927074B2 (en) * 2003-05-21 2005-08-09 Sharp Laboratories Of America, Inc. Asymmetric memory cell
US7029924B2 (en) * 2003-09-05 2006-04-18 Sharp Laboratories Of America, Inc. Buffered-layer memory cell
JP2005167064A (ja) * 2003-12-04 2005-06-23 Sharp Corp 不揮発性半導体記憶装置
US6949435B2 (en) * 2003-12-08 2005-09-27 Sharp Laboratories Of America, Inc. Asymmetric-area memory cell
JP2005203389A (ja) * 2004-01-13 2005-07-28 Sharp Corp 不揮発性半導体記憶装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100593214C (zh) * 2005-05-27 2010-03-03 中国科学院物理研究所 钙钛矿类氧化物薄膜复合器件

Also Published As

Publication number Publication date
JP2004273656A (ja) 2004-09-30
CN100380524C (zh) 2008-04-09
US7027322B2 (en) 2006-04-11
US20050040482A1 (en) 2005-02-24

Similar Documents

Publication Publication Date Title
CN100380524C (zh) 电场脉冲感应电阻元件及利用了它的半导体器件
Lu et al. Multiferroic oxide thin films and heterostructures
Lee et al. Ionic conductivity increased by two orders of magnitude in micrometer-thick vertical yttria-stabilized ZrO2 nanocomposite films
MacManus-Driscoll et al. Strain control and spontaneous phase ordering in vertical nanocomposite heteroepitaxial thin films
CN1641879A (zh) 非易失性半导体存储器件
JP5826476B2 (ja) 強誘電体薄膜の製造方法
Li et al. High-performance photovoltaic readable ferroelectric nonvolatile memory based on La-doped BiFeO3 films
Yin et al. Multiferroic tunnel junctions
CN1437241A (zh) 可变电阻器件、可变电阻储存器的制造方法及储存器
CN104009156B (zh) 一种多晶铁电薄膜基铁电阻变存储器
CN1641880A (zh) 非易失性半导体存储器件的制造方法
Sun et al. Voltage-driven room-temperature resistance and magnetization switching in ceramic TiO2/PAA nanoporous composite films
CN101335326A (zh) 用于电阻式存储器的电诱发电阻材料及其制备方法
EP2650407B1 (en) Perovskite manganese oxide thin film
Bai et al. Enhancement of polarization in ferroelectric films via the incorporation of gold nanoparticles
Ma et al. A perspective on electrode engineering in ultrathin ferroelectric heterostructures for enhanced tunneling electroresistance
JP2003338607A (ja) 可逆的抵抗変化特性を有するｌｃｐｍｏ薄膜の作成
Yi et al. Outstanding Ferroelectricity in Sol–Gel-Derived Polycrystalline BiFeO3 Films within a Wide Thickness Range
Khan et al. Energy Efficient Neuro‐Inspired Phase–Change Memory Based on Ge4Sb6Te7 as a Novel Epitaxial Nanocomposite
Tselev et al. Growth mode transition in complex oxide heteroepitaxy: Atomically resolved studies
Sheeraz et al. Freestanding Oxide Membranes for Epitaxial Ferroelectric Heterojunctions
Singh et al. Polarization controlled resistive switching in bulk ferroelectric ceramics: A universal phenomenon
Yang et al. A revew of in situ transmission electron microscopy study on the switching mechanism and packaging reliability in non-volatile memory
Kolhatkar et al. Thermionic Emission Based Resistive Memory with Ultrathin Ferroelectric BiFe1–x Cr x O3 Films Deposited by Mineralizer-Free Microwave-Assisted Hydrothermal Synthesis
Zankat et al. Current–voltage characteristics of manganite based p–n interfaces: role of swift heavy ion irradiation and defect annihilation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ICAN TREFFERT INTELLECTUAL PROPERTY

Free format text: FORMER OWNER: SHARP CORPORATION

Effective date: 20130201

Owner name: ALLOGENE DEVELOPMENT CO., LTD.

Free format text: FORMER OWNER: ICAN TREFFERT INTELLECTUAL PROPERTY

Effective date: 20130201

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130201

Address after: Delaware

Patentee after: Allogeneic Development Co.,Ltd.

Address before: Budapest

Patentee before: Eicke Fout intellectual property Co.

Effective date of registration: 20130201

Address after: Budapest

Patentee after: Eicke Fout intellectual property Co.

Address before: Osaka, Japan

Patentee before: Sharp Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080409

Termination date: 20160305

CF01 Termination of patent right due to non-payment of annual fee