CN102439724A - 铁电阻变存储器及其操作方法、制备方法 - Google Patents

铁电阻变存储器及其操作方法、制备方法 Download PDF

Info

Publication number
CN102439724A
CN102439724A CN2011800017399A CN201180001739A CN102439724A CN 102439724 A CN102439724 A CN 102439724A CN 2011800017399 A CN2011800017399 A CN 2011800017399A CN 201180001739 A CN201180001739 A CN 201180001739A CN 102439724 A CN102439724 A CN 102439724A
Authority
CN
China
Prior art keywords
ferro
rram
film layer
semiconductor film
electric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800017399A
Other languages
English (en)
Other versions
CN102439724B (zh
Inventor
江安全
刘骁兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jinjiang Hengyuan Technology Development Co ltd
Original Assignee
Jinjiang Hengyuan Technology Development Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN2010101021187A external-priority patent/CN101789490B/zh
Priority claimed from CN 201010175142 external-priority patent/CN101859779B/zh
Application filed by Jinjiang Hengyuan Technology Development Co ltd filed Critical Jinjiang Hengyuan Technology Development Co ltd
Priority to CN2011800017399A priority Critical patent/CN102439724B/zh
Publication of CN102439724A publication Critical patent/CN102439724A/zh
Application granted granted Critical
Publication of CN102439724B publication Critical patent/CN102439724B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/003Cell access
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of the switching material, e.g. layer deposition
    • H10N70/026Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8836Complex metal oxides, e.g. perovskites, spinels
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • G11C2013/0073Write using bi-directional cell biasing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/72Array wherein the access device being a diode
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/73Array where access device function, e.g. diode function, being merged with memorizing function of memory element

Abstract

提供了一种铁电阻变存储器及其操作方法、制备方法,属于存储器技术领域。该铁电阻变存储器包括上电极(101)、下电极(103)以及设置于该上电极(101)和下电极(103)之间的用作存储层的铁电半导体薄膜层(102);其中,该铁电半导体薄膜层(102)可被操作地通过铁电电畴产生二极管导通特性、并可被操作地通过该电畴的变化调制该二极管导通特性;该铁电阻变存储器根据该二极管导通特性的调制变化存储信息。该铁电阻变存储器具有结构简单、制备方法简单、可非破坏性读取、且非易失性存储的特点。

Description

铁电阻变存储器及其操作方法、 制备方法 技术领域
本发明属于存储器技术领域, 尤其涉及一种基于铁电半导体薄膜 层的铁电阻变存储器 ( Ferro-Resistive Random Access Memory , Ferro-RRAM ) 、 该铁电阻变存储器的操作方法和制备方法。 背景技术
非易失性 (nonvolatile ) 存储器是一种在断电情况仍可以保存信息 存储器, 其在便携式电子设备等中被广泛应用并在整个存储器市场中的 份额也越来越大。 目前, 市场上的非易失性存储器仍以闪存 (FLASH ) 为主。 但是, 由于闪存的存储电荷的要求, FLASH的浮栅不能随技术代 发展无限制减薄,有报道预测 FLASH技术的极限在 32nm左右, 这就迫使 人们寻找性能更为优越的新型非易失性存储器。
已经被提出的新型非易失性存储器中, 主要有铁电存储器
( Ferroelectric Random Access Memory, FeRAM )、磁存储器 ( Magnetic Random Access Memory, MRAM )、相变存储器 ( Phase Change Random Access Memory , PRAM ) 以及阻变存者器 ( Resistive Random Access Memory, RRAM ) 等类型。 其中, 相变存储器和阻变存储器都是通过 偏置读电压时所读出的电流大小来区分信息状态, 因此, 行业也通常将 二者统称为基于电阻的存储器。
其中, 传统的铁电存储器主要是利用铁电电容中的铁电极化 ( polarization )来存储信息,例如,铁电存储单元有 1T1C和 2T2C结构(其 中, T为选通管、 C为铁电电容) 。 在该铁电电容中, 铁电材料是用作电 容的绝缘介质层, 并且铁电存储器中是基于该电容的电荷变化来存储信 息。 因此, 传统铁电存储器的电容单元面积太大, 参考电容单元不能和 铁电电容按同样的速度缩小, 难以形成高密度存储器, 并且具有严重的 破坏性读出导致器件可靠性降低的缺点。 发明内容
本发明的目的在于提出一种新型的非破坏读取的铁电阻变存储 器。
确认本 按照本发明的一方面,提供一种铁电阻变存储器,其包括上电极、. 下电极、 以及设置于所述上电极和所述下电极之间的用作存储功能层 的铁电半导体薄膜层;
其中, 所述铁电半导体薄膜层可被操作地通过电畴产生二极管导 通特性、 并可被操作地通过所述电畴的变化调制所迷二极管导通特 性; 所述铁电阻变存储器根据所述二极管导通特性的调制变化存储信 息。
较佳地, 所述上电极为 Pt、 Au、 Ir、 Ti或 TaN的金属层, 或者为 以上所述金属层所组成的金属复合层, 或者为 SrRu03、 Ir02、 LaNi03 的金属氧化物电极。
较佳地, 所述下电极为 Pt、 Au、 Ir、 Ti或 TaN的金属层, 或者为 以上所述金属层所组成的金属复合层, 或者为 SrRu03、 lrO2 LaNi03 的金属氧化物电极。
按照本发明提供的铁电阻变存储器的一实施例, 其中, 所述铁电 半导体薄膜层为 BiFe03、 BaTi03、 SrBi2Ta209、(Ba,Sr)Ti03、 Pb(Zr,Ti)03 或 Bi3.25La0.75Ti3Oi2。
按照本发明提供的铁电阻变存储器的又一实施例, 其中, 所述铁 复合结构薄膜层。
较佳地, 所述铁电氧化物为 BiFe03、 BaTi03、 SrBi2Ta209^ ( Ba,
Sr ) Ti03、 Pb(Zr,Ti)03或 Bi3.25La。.75Ti3012, 或者为以上所迷及的铁电 氧化物的組合; 所述半导体纳米晶为所迷铁电氧化物中的相应过量組 分形成的金属氧化物半导体, 或者为 ITO或氧化锌。
较佳地,所述铁电半导体薄膜层的厚度范围为 5纳米至 500纳米。 按照本发明的又一方面, 提供一种以上所述及的铁电阻变存储器 的制备方法, 其包括以下步骤:
( 1 ) 构图形成所述下电极;
( 2 ) 在所述下电极上构图形成所述铁电半导体薄膜层; 以及
( 3 )在所述铁电半导体薄膜层上构图形成所述上电极。
较佳地, 步骤 (2 ) 中, 通过脉沖激光淀积、 溶胶-凝胶、 分子 束外延、金属有机化学气相淀积、原子层淀积或者磁控溅射生长形成。
按照本发明的再一方面, 提供一种以上所述及的铁电阻变存储器 的操作方法, 其中,
在写 "0" I " 1 " 操作中, 在上电极和下电极之间偏置负向脉冲 电信号以实现在所述铁电半导体薄膜层中产生负向电畴、 进而产生负 向导通的二极管导通特性;
在写 " Γ I "0" 操作中, 在上电极和下电极之间偏置正向脉沖 电信号以实现在所述铁电半导体薄膜层中正向电畴、 进而产生正向导 通的二极管导通特性; 以及 /或者
在读操作中, 在上电极和下电极之间偏置读电压信号, 读取流经 所述铁电半导体薄膜层的电流大小以实现存储信息的读取。
较佳地, 所述电信号为电压脉冲信号。
较佳地, 所述电压脉冲信号的电压大于使电畴翻转的矫顽电压; 所述读电压信号的读电压小于使电畴翻转的矫顽电压。
按照本发明提供的操作方法, 其中, 所述电压脉冲信号的写电压 正比于所述铁电半导体薄膜层的厚度。
本发明的技术效果是, 本发明提供的铁电阻变存储器区别于传统 的 FeRAM的存储机理, 并且也不同于 RRAM的存储机理, 其具有结 构简单、 制备方法简单、 可非破坏性读出、 且非易失性存储的特点。 附图说明
从结合附图的以下详细说明中, 将会使本发明的上述和其它目的 及优点更加完全清楚,其中,相同或相似的要素采用相同的标号表示。
图 1是按照本发明实施例提供的铁电阻变存储器的基本结构示意 图;
图 2是制备图 1所示铁电阻变存储器的方法流程实施例示意图; 图 3是图 1所示铁电阻变存储器的电学特性示意图;
图 4是铁电阻变存储器的极化 -电压 (P-V ) 滞回曲线和二极管 电流的比对示意图;
图 5是铁电阻变存储器的数据保持特性示意图;
图 6是图 1所示铁电阻变存储器的等效电路图。 具体实施方式
下面介绍的是本发明的多个可能实施例中的一些, 旨在提供对本发 明的基本了解, 并不旨在确认本发明的关键或决定性的要素或限定所要 保护的范围。
在附图中, 为了清楚起见, 夸大了层和区域的厚度, 并且, 由于 刻蚀引起的圓润等形状特征未在附图中示意出。
在以下实施例中, "正向" 和 "负向,, 是相对于上电极定义的, 例如, 在上电极上偏置正电压时, 定义为 "正向" 电压, 极化的方向、 电畴的方向、 电流的方向等也依此来定义。
图 1所示为按照本发明实例提供的铁电阻变存储器的基本结构示 意图。 以下结合图 1所示对该发明实例的铁电阻变存储器 100进行具 体说明。
如图 1所示, 铁电阻变存储器 100包括下电极 103、 铁电半导体 薄膜层 102以及上电极 101。 下电极 103具体地可以选择为铂( Pt ) 、 金 Au、 铱(Ir ) 、 钛(Ti ) 、 TaN等金属层, 或者可以选择为以上金 属层所组成的金属复合层, 还可以选择为 Ir02、 LaNi03或钌酸锶 ( SrRu03 ) ; 在该实例中, 下电极 103为单晶钌酸锶(SrRu03 ) 。 另 外, 下电极可以在衬底上生长形成, 例如对于单晶钌酸锶 (SrRu03 ) 作为下电极的情形, 优选地, 下电极 103 的生长衬底为晶向 ( 100 ) 钛酸锶 ( SrTi03 ) 。 下电极 103还可以在 Si衬底或者 Si/Si02复合层 的村底上生长形成。
上电极 101具体地可以选择为铂(Pt )、金 Au、铱(Ir )、钛( Ti )、
TaN等金属层, 或者可以选择为以上金属层所组成的金属复合层, 还 可以选择为 Ir02、 LaNiO3或钌酸锶( SrRu03 ); 在该实例中, 上电极 101为 Pt的金属层。
铁电半导体薄膜层 102被置于上电极 101和下电极 103之间, 铁 电半导体薄膜层 102可以为铁酸铋(BiFe03 ) 、 钛酸钡 ( BaTi03 ) 、 SrBi2Ta209、 Pb(Zr,Ti)03、 (Ba,Sr ) Ti03、 或 Bi3.25La。.75Ti3012等钙钛 矿结构半导体铁电材料的单层薄膜。 需要说明的是, 以上铁电材料的 单层薄膜中, 可以掺入一定的功能微量元素 (掺杂) , 在此不对所掺 入的微量元素的种类进行列举。 另外, 电半导体薄膜层 102的厚度范 围可以为 5-500纳米, 其厚度大小的具体选择因素将在以下揭示。
与其它铁电材料类型一样, 铁电半导体薄膜层 102首先具有铁电 极化特性。 另外, 其同时又具有半导体特性, 因此, 在上电极和下电 极之间偏置电压信号 (例如电压脉冲信号)使铁电半导体薄膜层 102 极化后, 铁电半导体薄膜层 102表面感生的电荷将使铁电半导体薄膜 层 102体内的载流子重新分布, 载流子的在铁电半导体薄膜层 102内 的区域集聚使其可能在体内产生势垒差, 从而形成二极管导通特性, 也即电畴 (domain ) 使铁电半导体薄膜层 102产生二极管导通特性。 此时, 铁电半导体薄膜层 102可以等效为某一方向导通的二极管。
并且, 随着在上电极和下电极之间偏置电压的方向变化(也即电 压脉冲信号的正负方向变化) , 铁电半导体薄膜层 102的极化方向发 生变化, 也即电畴发生变化, 铁电半导体薄膜层 102体内的载流子再 次重新分布, 铁电半导体薄膜层 102体内的势垒分布也发生变化, 从 而使二极管的导通方向发生变化, 此时, 铁电半导体薄膜层 102可以 等效为另一方向导通的二极管。 该铁电阻变存储器 100的具体存储机 理将在其后实例中进一步详细描述。
图 2所示为制备图 1所示铁电阻变存储器的方法流程实施例示意 图。 结合图 1和图 2所示对该制备方法实施例进行详细说明。
首先, 步骤 S110, 提供单晶钛酸锶用作下电极的村底。
在该实施例中, 单晶钛酸锶的晶向为 ( 100 ) , 在单晶钛酸锶上 可以另外生长薄膜层 (例如钌酸锶) , 从而可以形成铁电阻变存储器 的下电极 103 , 因此, 单晶钛酸锶是用作下电极的村底。 在其它实施 例中, 也可以选择其它材料用作下电极的衬底, 例如, Si、 或者在 Si 上生长 Si02的复合结构衬底 ( Si/Si02 ) 。
进一步, 步骤 S120, 外延生长钌酸锶以形成下电极。
在该实施例中, 在单晶钛酸锶上外延生长钌酸锶薄膜层从而形成 下电极 103 ,钌酸锶薄膜层的具体厚度可以在 50-150纳米的厚度范围, 但是, 这不是限制性的。 钌酸锶薄膜层的生长方法也不限于外延生长 法, 在其它实例中, 其还可以为脉冲激光淀积、 溶胶-凝胶法、 MBE (分子束外延) 、 MOCVD (金属有机化学气相淀积) 、 ALD (原子 层淀积)或者磁控溅射等适合生长氧化物的物理和化学薄膜制备方法 生长。 下电极的材料种类也不限于钌酸锶, 在其它实施例中, 单晶钛 酸锶上生长的下电极材料还可以为镍酸镧或金属薄膜层。
进一步,步骤 S130,脉冲激光淀积( Pulsed Laser Deposition, PLD ) 生长铁酸铋薄膜层作为存储功能层。 • 在该实施例中, 铁酸铋薄膜层为半导体薄膜层, 其厚度范围可以 为 5-500纳米。具体地, PLD生长的条件可以为:氧气压力为 10-30Pa, 激光量为 l-1.5J/cm2。 铁酸铋薄膜层的具体生长方法也不是限制性的, 例如, 在其它实例中, 可以用脉沖激光淀积、 溶胶-凝胶法、 MBE、 MOCVD, ALD或者磁控溅射等适合生长氧化物的物理和化学薄膜制 备方法生长, 本领域技术人员可以通过控制具体的生长条件, 使铁酸 铋薄膜层具有半导体薄膜特性。 在此, 铁酸铋薄膜层为同时具有铁电 极化特性和半导体特性的铁电半导体薄膜层 102,并用作存储功能层。 但是, 铁电半导体薄膜层 102的具体材料种类并不受本实施例限制, 在其它实施例中, 铁电半导体薄膜层 102还可以为铁酸铋(BiFe03 ) 、 钛酸钡 (BaTi03 ) 或 SrBi2Ta209、 Pb(Zr,Ti)03、 ( Ba。,Sr ) Ti03、 或 Bi3.25LaQ.75Ti3012铁电半导体材料。
进一步, 步骤 S140, 溅射生长铂金属上电极。
在实施例中, 选择单层结构的铂金属作为上电极 101, 具体地, 通过直流磁控溅射生长铂金属层,铂金属的厚度范围为 100-150纳米。 但是, 上电极的材料种类及其生长方法并不受本发明实施例限制。 例 如, 在其他实例中, 上电极 101还可以为 Au、 Ir、 Ti或 TaN的金属 层, 或者为以上述及金属层所组成的金属复合层, 上电极 101还可以 为 SrRu03、 Ir02、 LaNi03的金属氧化物电极。
至此, 图 1所示的铁电阻变存储器 100基本形成。 图 3所示为图 1所示铁电阻变存储器的电学特性示意图。 对图 2 所示方法制备形成的铁电阻变存储器进行了电学特性测量。 如图 3所 示, 在该实例中, 在上电极 101和下电极 103之间偏置正向电压脉冲 (例如, 脉冲高度为 + 18V、 脉冲时间为 5微秒)时, 铁电半导体薄膜 层 102 (例如铁酸铋薄膜) 将被正向极化形成正畴, 铁电半导体薄膜 层 102中的载流子在其电畴的作用下形成正向导通的二极管特性; 相 反地, 在上电极 101和下电极 103之间偏置负向电压脉冲 (例如, 脉 冲高度为 -18V、 脉冲时间为 5微秒) 时, 铁电半导体薄膜层 102 (例 如铁酸铋薄膜)将被负向极化形成负畴, 铁电半导体薄膜层 102中的 载流子在其电畴的作用下形成负向向导通的二极管特性。 因此, 在正 向极化操作后和在负向极化操作后, 分别以同一电压偏置于上电极 101和下电极 103之间时, 可以读取出不同的电流, 在该发明中, 以 该电流信息作为存储信息, 例如, 上电极 101偏置 +4V作为读取电压 时, 正向极化后的电流密度为 ImA/cm2左右; 其可以定义为存储状态 " 1 " ( "on" ,低阻态); 同时, 负向极化后的电流密度为 l(T2mA/cm2 左右, 其可以定义为存储状态 "0" ( "off , 高阻态)。 因此,在 +4V 处, 其存储状态 "0" 和 " Γ 的电阻比达到 100: 1。 进一步, 可以将 以上所迷的正向极化操作和负向极化操作分别定义为写 " 1 " 操作和 写 "0" 操作, 在该实例中, 写 "0" 和写 " 的写电压分别为 -18V 和 +18V。 因此, 铁电阻变存储器 100可以通过电压脉冲信号改变铁电 双稳极化状态实现写操作, 并可以偏置读电压来读取电流信号实现信 息读取。 因此, 铁电阻变存储器 100是基于电阻的存储器, 并且是非 易失性存储, 其读取具有非破坏性 (nondestructive ) 。 在此, 写操作 的电压脉冲信号大于使电畴翻转的矫顽电压。 需要说明的是, 铁电阻变存储器 100的读电压大小并不受以上实 例限制。 本领域技术人员可以根据 " 1 " "0" 状态的电流比 (on/off ratio ) 、 读功 毛等因素选择读电压, 例如, 也可以在 -0.1—- 4V范围中 选取读电压, 此时, 负向极化后读取的电流大于正向极化后读取的电 流, 因此, 分别定义为存储状态 " 1 " 和 "0" 。 为避免读取数据时出 现误写操作, 一般读电压相对小于使电畤翻转的矫顽电压。 并且, 在 该实施例中, 写操作电压是正比于铁酸铋薄膜的厚度, 例如, 写操作 电压随铁酸铋薄膜的厚度的减小而减小, 本领域技术人员可以根据这 个因素来具体选择铁酸铋薄膜的厚度尺寸。 图 4所示为铁电阻变存储器的极化-电压 (P-V ) 滞回曲线和二 极管电流的比对示意图。 其中, 图 4 ( a )为 P-V滞回( hysteresis loop ) 曲线示意图, 图 4 ( b ) 为电流密度-电压 (J-V ) 滞回曲线示意图。 在该实施例中, P- V滞回曲线是基本对称的, 在 0伏时的剩余极化强 度 Pr基本在 ± 60 C/cm2。 对比图 4 ( a ) 和图 4 ( b ) 可以发现, 铁电 半导体薄膜层的电流随电压的变化基本上与电畴随电压的变化的步 调一致, 反映出铁电半导体薄膜层的电畴的变化可以调制二极管的电 流的变化, 也即, 以上所迷及的二极管导通特性的变化是由于电畴的 变化所引起。 因此, 该发明的铁电阻变存储器 100的存储机理既完全 不同于常规的 RRAM的存储机理(例如, 氧空位的电迁移或者导通路 径的建立或断裂),也完全不同于其它铁电阻变存储器的存储机理(在 其它铁电阻变存储器中, 铁电薄膜材料是用作介质层而不是半导体薄 膜层, 其读电流是通过介质层的遂穿效应实现, 通过势垒的变化来调 制读电流大小) , 并且其它已有的铁电阻变存储器中, 由于是利用铁 电介质层的遂穿电流来实现信息读取, 通常其电流较小 (例如 3mA/cm2 ), 存储信息难以被读出。 而在本发明的铁电阻变存储器中, 在通过降低铁酸铋薄膜的厚度(例如降至 270nm ) , 可以进一步提高 读电流的大小 (例如可以达到 5.4A/cm2, 但此时 on/off比减小) 。 图 5所示为铁电阻变存储器的数据保持特性示意图,其中图 5( a ) 为 "on" 、 "off 状态的数据保持特性示意图, 图 5 ( b )对应为电 畴剩余极化随写操作次数的变化以及二极管电流(Jdide ) 随写操作次 数的变化的示意图。 在该实例中, 写 "off" 的电压信号为 -lOV/l s的 电压脉沖, 写 "on" 的电压信号为 +10V/l s 的电压脉沖, 读电压为 -2.0V。 从图 5可见, 铁电阻变存储器 100具有良好的数据保持特性, 并从该图 5 ( b )进一步可以反映出以上所述及的电畴的变化调制二极 管导通特性。 图 6所示为图 1所示铁电阻变存储器的等效电路图。 将铁电半导 体薄膜层 102在剩余极化状态下可以等效为一个二极管, 二极管的导 通方向随极化方向变化, 也即随电畴的变化而变化。 因此, 在上电极 101 上偏置负电压脉冲后, 也即写 "0" 操作后, 铁电半导体薄膜层 102等效为反向导通的二极管; 在上电极 101上偏置正电压脉冲后, 也即写 " 1 " 操作后, 铁电半导体薄膜层 102 等效为正向导通的二极 管。 因此, 综上所述, 图 1所示的铁电阻变存储器与 RRAM—样, 其 为一个类似三明治的结构, 因此与 RRAIV [—样具有结构筒单的特点, 因此, 其制备方法也相对简单。 一个铁电阻变存储器 100与一个选通 管串联在一起可以形成一个存储单元, 多个存储单元按行和列的形式 排列可以形成存储阵列。 对于图 1所示的铁电阻变存储器 100, 可以采用以下方法进行操 作: 写 " 1 " 操作时, 在上电极 101上偏置 +18V/5 s的写电压, 铁电 半导体薄膜层 102中将发生正向极化, 产生正向电畴, 进而产生正向 导通的二极管导通特性; 写 "0" 操作时, 在上电极 101 上偏置 - 18V/5 s的写电压, 铁电 半导体薄膜层 102中将发生负向极化, 产生负向电畴, 进而产生负向 导通的二极管导通特性; 读操作时, 在上电极 101上偏置 IV左右的读电压, 在不同的二 极管导通特性的状态下,流经铁电半导体薄膜层 102的电流大小不同; " 1 " 状态时, 铁电半导体薄膜层 102 等效为正向导通的二极管, 偏 置 IV 时的正向导通电流被读出; "0" 状态时, 铁电半导体薄膜层 102等效为负向导通的二极管, 偏置 IV时的反向电流被读出; 所读 出的电流与预定电流进行比较, 从而区分其存储状态。
在又一实施例中, 铁电半导体薄膜层 102可以为主要由铁电氧化 物与半导体纳米晶所组成的复合结构薄膜, 铁电氧化物可以为以下铁 电氧化物中的一种或两种以上铁电氧化物的组合, 包括 BiFe03、 BaTi03、 SrBi2Ta209、 (Ba,Sr ) Ti03、 Pb(Zr,Ti)03或 Bi3.25 0 75TiO12 等, 优选地, 所述半导体纳米晶为三氧化二铁等由构成铁电氧化物中 的相应过量组分(例如, BiFe03的相应过量组分为三氧化二铁, 钛酸 钡的相应过量组分为钡的氧化物, 所以钡的氧化物为其半导体纳米 晶)形成的金属氧化物半导体,这样半导体纳米晶相对容易制备形成。 另外, 半导体纳米晶也可以为 ITO ( Indium Tin Oxide, 铟锡金属氧化 物) 、 氧化锌等非铁电氧化物組分元素所对应的半导体。
具体实例中,复合结构薄膜可以为 BiFe03/Fe203 , Fe203纳米晶可 以在 BiFe03 纳米柱中垂直分布形成连接上下电极的纳米丝。 BiFe03/Fe2O3复合薄膜结构在不同的极化状态下, 类似于图 1 所示实 施例, 其中所夹杂的半导体纳米丝阻态发生可逆的转化: 当写脉沖电压 大于电畴翻转的矫顽电压时, 电畴会沿电场方向取向; 这时沿着电畴的 方向施加一个较小的读电压 (小于铁电电畴的矫顽电压) , 可以读出一 个电流信号, 所读出的电流的变化可达 100倍, 即表现出二极管的单向 导通特性。 该二极管的极性会随写电压或电畴的方向而发生变化。 写电 压的大小和膜厚呈正比, 读电流的大小可通过单位体积内纳米丝的含量 进行调节。 通过改变铁电双稳极化状态, 记录 " 、 "0" 信息; 通 过利用以上二极管特性, 可以非破坏性读取所存储的逻辑信息。
需要说明的是, "0" 和 " 1 " 的数据状态的定义可以根据不同情况 进行变换。 备方法, 尽管只对其中一些本发明的实施方式进:了描述, 但是本领 域普通技术人员应当了解, 本发明可以在不偏离其主旨与范围内以许 多其他的形式实施。 因此, 所展示的例子与实施方式被视为示意性的 而非限制性的, 在不脱离如所附各权利要求所定义的本发明精神及范 围的情况下, 本发明可能涵盖各种的修改与替换。

Claims (10)

  1. 权 利 要 求
    1. 一种铁电阻变存储器, 包括上电极和下电极, 其特征在于, 还包括设置于所述上电极和所述下电极之间的用作存储功能层的铁 电半导体薄膜层;
    其中, 所述铁电半导体薄膜层可被操作地通过电畴产生二极管导 通特性、 并可被操作地通过所述电畴的变化调制所述二极管导通特 性; 所述铁电阻变存储器根据所述二极管导通特性的调制变化存储信 息。
  2. 2. 如权利要求 1 所述的铁电阻变存储器, 其特征在于, 所述上 电极为 Pt、 Au、 Ir、 Ti或 TaN的金属层, 或者为以上所述金属层所组 成的金属复合层, 或者为 SrRu0<sub>3</sub>、 Ir0<sub>2</sub>、 LaNi0<sub>3</sub>的金属氧化物电极。
  3. 3. 如权利要求 1 所述的铁电阻变存储器, 其特征在于, 所述下 电极为 Pt、 Au、 Ir、 Ti或 TaN的金属层, 或者为以上所述金属层所组 成的金属复合层, 或者为 SrRu0<sub>3</sub>、 Ir0<sub>2</sub>、 LaNi0<sub>3</sub>的金属氧化物电极。 4. 如权利要求 1 所述的铁电阻变存储器, 其特征在于, 所述铁 电半导体薄膜层为 BiFe0<sub>3</sub>、 BaTi0<sub>3</sub>、 SrBi<sub>2</sub>Ta<sub>2</sub>0<sub>9</sub>、 (Ba,Sr)Ti0<sub>3</sub>、 Pb(Zr,Ti)0<sub>3</sub>或 Bi<sub>3 25</sub>La<sub>0</sub>.<sub>75</sub>TiO<sub>12</sub>。
  4. 5. 如权利要求 1 所述的铁电阻变存储器, 其特征在于, 所述铁 电半导体薄膜层为主要由铁电氧化物与半导体材料纳米晶所组成的 复合结构薄膜层。
  5. 6. 如权利要求 5 所述的铁电阻变存储器, 其特征在于, 所述铁 电氧化物为 BiFe0<sub>3</sub>、 BaTi0<sub>3</sub>、 SrBi<sub>2</sub>Ta<sub>2</sub>0<sub>9</sub> ( Ba, Sr ) Ti0<sub>3</sub>、 Pb(Zr,Ti)0<sub>3</sub> 或 Bi<sub>3</sub>.<sub>25</sub>La。.<sub>75</sub>Ti0<sub>12</sub>, 或者为以上所述及的铁电氧化物的组合; 所述半 导体纳米晶为所述铁电氧化物中的相应过量组分形成的金属氧化物 半导体, 或者为铟锡金属氧化物或氧化锌。
  6. 7. 如权利要求 1 所述的铁电阻变存储器, 其特征在于, 所述铁 电半导体薄膜层的厚度范围为 5纳米至 500纳米。 8. 一种如权利要求 1 所述的铁电阻变存储器的制备方法, 其特 征在于, 包括以下步骤:
    ( 1 )构图形成所述下电极;
    ( 2 )在所述下电极上构图形成所述铁电半导体薄膜层; 以及
    ( 3 )在所述铁电半导体薄膜层上构图形成所述上电极。
  7. 9. 如权利要求 8所述的制备方法, 其特征在于, 步骤 (2 ) 中, 通过脉沖激光淀积、 溶胶-凝胶、 分子束外延、 金属有机化学气相淀 积、 原子层淀积或者磁控溅射生长形成。 10. 一种如权利要求 1所述的铁电阻变存储器的操作方法, 其特 征在于,
    在写 "0" I " 1 " 操作中, 在上电极和下电极之间偏置负向脉冲 电信号以实现在所述铁电半导体薄膜层中产生负向电畴、 进而产生负 向导通的二极管导通特性;
    在写 " Γ I "0" 操作中, 在上电极和下电极之间偏置正向脉沖 电信号以实现在所述铁电半导体薄膜层中正向电畴、 进而产生正向导 通的二极管导通特性; 以及 /或者
    在读操作中, 在上电极和下电极之间偏置读电压信号, 读取流经 所述铁电半导体薄膜层的电流大小以实现存储信息的读取。
  8. 1 1. 如权利要求 10 所述的操作方法, 其特征在于, 所述电信号 为电压脉冲信号。
  9. 12. 如权利要求 1 1 所述的操作方法, 其特征在于, 所述电压脉 冲信号的电压大于使电畴翻转的矫顽电压; 所述读电压信号的读电压 小于使电畴翻转的矫顽电压。
  10. 13. 如权利要求 11 所述的操作方法, 其特征在于, 所述电压脉 冲信号的电压正比于所迷铁电半导体薄膜层的厚度。
CN2011800017399A 2010-01-28 2011-01-12 铁电阻变存储器及其操作方法、制备方法 Expired - Fee Related CN102439724B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011800017399A CN102439724B (zh) 2010-01-28 2011-01-12 铁电阻变存储器及其操作方法、制备方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
CN201010102118.7 2010-01-28
CN2010101021187A CN101789490B (zh) 2010-01-28 2010-01-28 一种铁电氧化物/半导体复合薄膜二极管阻变存储器
CN201010175142.3 2010-05-13
CN 201010175142 CN101859779B (zh) 2010-05-13 2010-05-13 一种极化调谐铁电薄膜二极管存储器
CN2011800017399A CN102439724B (zh) 2010-01-28 2011-01-12 铁电阻变存储器及其操作方法、制备方法
PCT/CN2011/000050 WO2011091709A1 (zh) 2010-01-28 2011-01-12 铁电阻变存储器及其操作方法、制备方法

Publications (2)

Publication Number Publication Date
CN102439724A true CN102439724A (zh) 2012-05-02
CN102439724B CN102439724B (zh) 2013-12-04

Family

ID=44318657

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800017399A Expired - Fee Related CN102439724B (zh) 2010-01-28 2011-01-12 铁电阻变存储器及其操作方法、制备方法

Country Status (3)

Country Link
US (1) US8687401B2 (zh)
CN (1) CN102439724B (zh)
WO (1) WO2011091709A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104880577A (zh) * 2015-05-22 2015-09-02 重庆科技学院 原位观察铁电材料在电场作用前后电畴结构的装置及方法
CN109949843A (zh) * 2019-03-29 2019-06-28 中国科学院上海技术物理研究所 一种铁电畴调控的光读出模式存储器及制备方法
CN112753070A (zh) * 2018-07-31 2021-05-04 弗劳恩霍夫应用研究促进协会 铁电半导体器件和用于制造存储器单元的方法
CN113257996A (zh) * 2020-02-12 2021-08-13 中国科学院物理研究所 基于铁电畴反转的两端神经形态器件

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103065679B (zh) * 2012-12-03 2016-06-22 中国科学技术大学 电场写入电阻读出固态存储元器件、存储器及其读写方法
JP6260764B2 (ja) * 2013-09-26 2018-01-17 セイコーエプソン株式会社 光電変換素子及びその製造方法
US9503656B2 (en) * 2013-12-11 2016-11-22 Seiko Epson Corporation Solid state imaging device and image acquisition method using solid state imaging elements having a PN junction
CN103811473B (zh) * 2014-01-28 2017-01-18 天津师范大学 一种多层膜结构的多源调控的阻变存储器及其制备方法
UA115716C2 (uk) * 2016-04-18 2017-12-11 Генрік Генрікович Шумінський Генератор електроенергії
EP3542402A4 (en) * 2016-11-21 2020-07-22 The Government of the United States of America, as represented by the Secretary of the Navy TWO-DIMENSIONAL MATERIALS INTEGRATED WITH MULTIFERROIC LAYERS
KR20180134121A (ko) * 2017-06-08 2018-12-18 에스케이하이닉스 주식회사 저항 변화 메모리 소자
KR20180136304A (ko) * 2017-06-14 2018-12-24 포항공과대학교 산학협력단 문턱 스위칭 소자
KR20190067668A (ko) 2017-12-07 2019-06-17 에스케이하이닉스 주식회사 저항 변화 소자
CN110277493A (zh) * 2018-03-14 2019-09-24 山东建筑大学 一种新型的具有较低漏电的多层结构
CN109599486B (zh) * 2018-11-30 2020-08-28 中国科学技术大学 一种基于多铁异质结构的阻变存储器
CN112259537A (zh) * 2020-10-22 2021-01-22 中国科学院微电子研究所 可编程二极管的制备方法及铁电存储器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1519939A (zh) * 2003-02-04 2004-08-11 ���ǵ�����ʽ���� 铁电电容器及其制造方法
US20060131627A1 (en) * 2004-12-22 2006-06-22 Fujitsu Limited Ferroelectric material, its manufacture method and ferroelectric memory
CN101587936A (zh) * 2009-06-10 2009-11-25 中国科学院宁波材料技术与工程研究所 基于铁酸铋薄膜体系的电阻式随机存储器及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1860609A (zh) * 2004-07-22 2006-11-08 日本电信电话株式会社 双稳态电阻值获得器件、其制造方法、金属氧化物薄膜及其制造方法
WO2006114904A1 (en) * 2005-04-22 2006-11-02 Matsushita Electric Industrial Co., Ltd. Non volatile memory cell and semiconductor memory device
KR100745761B1 (ko) * 2006-02-07 2007-08-02 삼성전자주식회사 다이오드겸용 저항소자를 구비하는 상변화 램과 그 제조 및동작 방법
CN101789490B (zh) * 2010-01-28 2012-09-05 复旦大学 一种铁电氧化物/半导体复合薄膜二极管阻变存储器
CN101859779B (zh) * 2010-05-13 2013-05-29 复旦大学 一种极化调谐铁电薄膜二极管存储器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1519939A (zh) * 2003-02-04 2004-08-11 ���ǵ�����ʽ���� 铁电电容器及其制造方法
US20060131627A1 (en) * 2004-12-22 2006-06-22 Fujitsu Limited Ferroelectric material, its manufacture method and ferroelectric memory
CN101587936A (zh) * 2009-06-10 2009-11-25 中国科学院宁波材料技术与工程研究所 基于铁酸铋薄膜体系的电阻式随机存储器及其制备方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
KOHTAROH GOTOH ET AL.: "Pt/PZT/n-SrTiO3 Ferroelectric Memory Diode", 《JPN.J.APPL.PHYS.》, vol. 35, 31 January 1996 (1996-01-31), pages 39 - 43 *
SUN JING-LAN: "Electrical Transport Properties of BiFeO3 Thin Film", 《红外与毫米波学报》, 31 December 2006 (2006-12-31) *
T. CHOI ET AL,: "Switchable Ferroelectric Diode and Photovoltaic Effect in BiFeO3", 《SCIENCE》, 3 April 2009 (2009-04-03) *
王华等: "Au/PZT/BIT/p-Si结构铁电存储二极管的可靠性", 《中国科学(E辑)》, 30 June 2001 (2001-06-30) *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104880577A (zh) * 2015-05-22 2015-09-02 重庆科技学院 原位观察铁电材料在电场作用前后电畴结构的装置及方法
CN104880577B (zh) * 2015-05-22 2018-09-14 重庆科技学院 原位观察铁电材料在电场作用前后电畴结构的装置及方法
CN112753070A (zh) * 2018-07-31 2021-05-04 弗劳恩霍夫应用研究促进协会 铁电半导体器件和用于制造存储器单元的方法
CN109949843A (zh) * 2019-03-29 2019-06-28 中国科学院上海技术物理研究所 一种铁电畴调控的光读出模式存储器及制备方法
CN109949843B (zh) * 2019-03-29 2023-11-14 中国科学院上海技术物理研究所 一种铁电畴调控的光读出模式存储器及制备方法
CN113257996A (zh) * 2020-02-12 2021-08-13 中国科学院物理研究所 基于铁电畴反转的两端神经形态器件

Also Published As

Publication number Publication date
US8687401B2 (en) 2014-04-01
WO2011091709A1 (zh) 2011-08-04
CN102439724B (zh) 2013-12-04
US20120281451A1 (en) 2012-11-08

Similar Documents

Publication Publication Date Title
CN102439724B (zh) 铁电阻变存储器及其操作方法、制备方法
Wen et al. Ferroelectric tunnel junctions: modulations on the potential barrier
US7759771B2 (en) Resistance random access memory and method of manufacturing the same
CN101789490B (zh) 一种铁电氧化物/半导体复合薄膜二极管阻变存储器
US8350247B2 (en) Resistive random access memory having a solid solution layer and method of manufacturing the same
US8519376B2 (en) Nonvolatile resistive memory devices
US20050145910A1 (en) Nonvolatile semiconductor memory device
CN1641880A (zh) 非易失性半导体存储器件的制造方法
JP2004273656A (ja) Epir素子及びそれを利用した半導体装置
CN102282673A (zh) 用于透明电子装置的透明存储器
CN1641879A (zh) 非易失性半导体存储器件
JP2006324447A (ja) 不揮発性記憶素子及びその製造方法
JPWO2006013819A1 (ja) 抵抗変化素子とそれを用いた抵抗変化型メモリ
CN107123648A (zh) 一种面内读/写操作铁电忆阻器及其制备方法
CN108281544B (zh) 基于铁电共存畴的多阻态铁电量子隧道结及制备方法
US7935952B2 (en) Non-volatile memory device having threshold switching resistor, memory array including the non-volatile memory device and methods of manufacturing the same
JP3903323B2 (ja) 抵抗変化素子及びそれを用いた不揮発性メモリ
CN103633242A (zh) 一种具有自整流特性的阻变存储器及其制备方法
CN108389962A (zh) 面内读写的铁电阻变存储器及其增强读/写信号的方法
CN101859779B (zh) 一种极化调谐铁电薄膜二极管存储器
CN102157686B (zh) 一种表面阻态随电畴变化的存储器及其制备方法
WO2007007606A1 (ja) 可変抵抗素子
Chen Electronic effect resistive switching memories
JPH07263646A (ja) 強誘電体ダイオード素子、並びにそれを用いたメモリー装置、フィルター素子及び疑似脳神経回路
CN105679933A (zh) 一种基于导电丝和极化共控制的多值存储单元

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131204

CF01 Termination of patent right due to non-payment of annual fee